JP2019215726A - 表示装置及び駆動方法 - Google Patents

Abstract

【課題】寄生容量の影響を受けにくいタッチ検出機能を備える表示装置及び駆動方法を提供する。【解決手段】駆動回路ＧＤ、ＳＬＤは、表示駆動期間、一定の第１電圧を複数の駆動電極Ｔｘ１〜Ｔｘ４とシールド電極ＳＬＥに供給し、ミューチュアルモードのタッチ駆動期間、駆動パルスを複数の駆動電極に順次供給し、一定の第２電圧をシールド電極に供給し、セルフモードのタッチ駆動期間、駆動パルスを複数の駆動電極に同時に供給し、駆動パルスと同じ波形のパルス電圧を前記シールド電極に供給する。【選択図】図１０

Description

本発明の実施形態はタッチ検出機能を備える表示装置及び駆動方法に関する。

近年、スマートフォンやタブレット型のパーソナルコンピュータ等の携帯可能な電子機器の表示装置は、人間の指やタッチペン等の導電体の接触あるいは近接（以下、接触あるいは近接をタッチと総称される）を検知する、いわゆるタッチセンサを備えるものがある。このような電子機器は、例えば多数のアイコンを含むメニュー画像を画面に表示し、いずれのアイコンがタッチされたことを検出すると、電子機器に対する操作を受け付ける。従って、ユーザは、キーボード、マウスあるいはキーパッドのような入力装置を用いることなく電子機器を操作することが可能である。

タッチ検出の方式としては、光学式、抵抗式、静電容量式などがあるが、比較的単純な構造を有し、消費電力が少ない静電容量式が多く用いられている。静電容量式のタッチセンサは、導電体の存在により電極の静電容量が変化することを利用してタッチ位置を検出する。

特開2017-201449号公報

このようなタッチセンサを含むタッチパネルは表示装置の画面上に外付けもできるが、近年は、表示装置に組み込まれることが多い。タッチパネルが組み込まれた表示装置では、薄型化が進むと、タッチセンサの電極と表示装置の表示駆動のための種々の配線とが近接あるいは配線同士が近接し、これらの間に寄生容量が生じる。静電容量式のタッチセンサでは、寄生容量が生じると、駆動信号の波形が劣化し、駆動信号の伝搬に遅延が生じ、タッチ検出の精度が低下する、あるいは検出時間が長くなる。このように、静電容量式のタッチセンサは、寄生容量の影響を受け易いという課題がある。

本発明の目的は、寄生容量の影響を受けにくいタッチ検出機能を備える表示装置及び駆動方法を提供することである。

実施形態による表示装置は、第１基板と、前記第１基板の上に配置される第２基板とを具備し、表示領域と非表示領域を含む。前記表示装置は、前記第１基板の前記表示領域に形成された複数の画素電極と複数の駆動電極と、前記第１基板の前記非表示領域に形成された駆動回路及び検出回路と、前記検出回路に接続されたリード線と、前記第２基板の前記表示領域に形成された複数の検出電極と、前記第２基板の前記非表示領域に形成された貫通孔と、前記貫通孔に設けられ、前記リード線の他端と前記非表示領域まで延出された前記検出電極とを接続する導電性の接続部材と、前記第１基板の前記リード線を覆うシールド電極と、を具備する。前記駆動回路は、表示駆動期間、一定の第１電圧を前記複数の駆動電極と前記シールド電極に供給し、ミューチュアルモードのタッチ駆動期間、駆動パルスを前記複数の駆動電極に順次供給し、一定の第２電圧を前記シールド電極に供給し、セルフモードのタッチ駆動期間、前記駆動パルスを前記複数の駆動電極に同時に供給し、前記駆動パルスと同じ波形のパルス電圧を前記シールド電極に供給する。

実施形態に係る液晶表示装置の構造の一例を示す斜視図である。 液晶表示装置の基本的な構成の一例を示す回路図である。 画素ＰＸの構成の一例を示す回路図である。 表示領域の構造の一例を示す断面図である。 センサＳＥの構成の一例を示す平面図である。 センサＳＥの一部を拡大して示す平面図である。 センサＳＥの一部を含む表示パネルＰＮＬの構造の一例を示す断面図である。 相互容量方式のタッチ検出の原理を説明する図である。 自己容量方式のタッチ検出の原理を説明する図である。 シールド電極の駆動の一例を説明する図である。 シールド電極の駆動の一例を説明するタイミングチャートである。 シールド電極の駆動の比較例を説明する図である。 シールド電極の駆動の他の例を説明する図である。

以下、実施の形態について図面を参照して説明する。なお、開示はあくまで一例にすぎず、以下の実施形態に記載した内容により発明が限定されるものではない。当業者が容易に想到し得る変形は、当然に開示の範囲に含まれる。説明をより明確にするため、図面において、各部分のサイズ、形状等を実際の実施態様に対して変更して模式的に表す場合もある。複数の図面において、対応する要素には同じ参照数字を付して、詳細な説明を省略する場合もある。

［第１実施形態］
実施形態に係る表示装置は、例えば、スマートフォン、携帯電話、タブレット型パーソナルコンピュータ、ノートブック型パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に用いることができる。表示装置の種類としては、液晶表示装置、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置があるが、一例として、液晶表示装置を説明する。しかし、本発明は有機ＥＬ表示装置、プラズマディスプレイ表示装置等にも適用可能である。

［全体構成］
図１は、本実施形態に係る液晶表示装置の一例の構成を示す斜視図である。液晶表示装置ＤＳＰは、アクティブマトリクス型の液晶を含む表示パネルＰＮＬ、表示パネルＰＮＬを駆動する駆動ＩＣチップＩＣ１、静電容量式のセンサＳＥ、センサＳＥを駆動する駆動ＩＣチップＩＣ２、表示パネルＰＮＬを照明するバックライトユニットＢＬ、液晶表示装置ＤＳＰ全体を制御する制御モジュールＣＭ及びフレキシブル配線基板ＦＰＣ１、ＦＰＣ２等を備える。表示パネルＰＮＬは、ガラスや樹脂等の透明な平板状の第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向配置されたガラスや樹脂等の透明な平板状の第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持された液晶層（後述する液晶層ＬＣ）を備える。

第１基板ＳＵＢ１の２つの面のうち第２基板ＳＵＢ２と対向する面ではない面（裏面と称されることもある）側にはバックライトユニットＢＬが設けられる。第１基板ＳＵＢ１の裏面側は表示パネル２８の背面側と称されることもある。バックライトユニットＢＬの光源としては、発光ダイオード（ＬＥＤ）、冷陰極管（ＣＣＦＬ）等を利用できる。バックライトユニットＢＬとしては、第１基板ＳＵＢ１の裏面側に配置される導光板とその側面側に配置されるＬＥＤ又は冷陰極管を用いた照明装置が使用可能であるし、第１基板ＳＵＢ１の裏面側に発光素子を平面的に配列した点状光源を用いた照明装置も使用可能である。バックライトに限らず、表示パネルＰＮＬの表示面側に配置されるフロントライトも使用可能である。表示装置が反射型の表示装置である場合、又は表示パネルＰＮＬが有機ＥＬを用いる場合、照明装置を備えない構成でもよい。

図１の例では、表示パネルＰＮＬは、バックライトユニットＢＬからの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型の表示パネルである。しかし、表示パネルＰＮＬは、第２基板ＳＵＢ２側から入射した外光や補助光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型の表示パネルでもよい。さらに、表示パネルＰＮＬは、透過表示機能及び反射表示機能を備えた半透過型の表示パネルでもよい。

後述するが、第１基板ＳＵＢ１には画素ＰＸ（図２、図３に示す）が第１方向Ｘおよび第２方向Ｙに２次元アレイ状（マトリクス状と称されることもある）に配置されるので、第１基板ＳＵＢ１は画素基板又はアレイ基板と称されることもある。第２基板ＳＵＢ２は対向基板と称されることもある。表示パネルＰＮＬは第２基板ＳＵＢ２側から観察される。このため、第２基板ＳＵＢ２は上側基板、第１基板ＳＵＢ１は下側基板と称されることもある。表示パネルＰＮＬ（第１基板ＳＵＢ１又は第２基板ＳＵＢ２）において、画素ＰＸが２次元アレイ状に配置される領域はアクティブエリア又は表示領域ＤＡと称され、表示領域ＤＡ以外の領域は非表示領域ＮＤＡと称される。

表示パネルＰＮＬは矩形の平板形状であり、短辺が沿う方向を第１方向Ｘ、長辺が沿う方向を第２方向Ｙとする。第１基板ＳＵＢ１と第２基板ＳＵＢ２は短辺のサイズは略同じであるが、長辺のサイズは異なる。第１基板ＳＵＢ１の長辺は第２基板ＳＵＢ２の長辺より長い。第１基板ＳＵＢ１の一方の短辺と第２基板ＳＵＢ１の一方の短辺の位置が揃っている。そのため、第１基板ＳＵＢ１の他方の短辺は第２基板ＳＵＢ２の他方の短辺より外側に位置する。

センサＳＥは、複数の検出電極Ｒｘを備える。複数の検出電極Ｒｘは、例えば表示パネルＰＮＬの表示面、つまり第２基板ＳＵＢ２の外面に設けられる。ここでは、検出電極Ｒｘは、概略的に示される。図示した例では、検出電極Ｒｘは概ね第１方向Ｘに沿う細長い形状であり、複数の検出電極Ｒｘが第２方向Ｙに並んでいる。なお、検出電極Ｒｘは第２方向Ｙに沿う細長い形状であり、複数の検出電極Ｒｘが第１方向Ｘに並んでいてもよい。ここでは、第１方向Ｘ及び第２方向Ｙは、互いに直交するが、第１方向Ｘ及び第２方向Ｙは、９０°以外の角度で交差していてもよい。第３方向Ｚは、第１方向Ｘ及び第２方向Ｙのそれぞれと互いに直交する。

第２方向Ｙにおいて第２基板ＳＵＢ２より突出する第１基板ＳＵＢ１の部分には、表示パネルＰＮＬを駆動する駆動ＩＣチップＩＣ１とセンサＳＥを駆動する駆動ＩＣチップＩＣ２が搭載される。駆動ＩＣチップＩＣ１は、表示ＩＣ又は表示コントローラＩＣと称されることもある。駆動ＩＣチップＩＣ２は、タッチ検出ＩＣ又はタッチコントローラＩＣと称されることもある。フレキシブル配線基板ＦＰＣ１は、第１基板ＳＵＢ１と制御モジュールＣＭとを接続する。フレキシブル配線基板ＦＰＣ２は、バックライトユニットＢＬと制御モジュールＣＭとを接続する。図１の例では、駆動ＩＣチップＩＣ１、ＩＣ２は第１基板ＳＵＢ１上に搭載されるが、フレキシブル配線基板ＦＰＣ１上に搭載されてもよいし、制御モジュールＣＭに含まれてもよい。

駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２は互いに接続される。駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２のいずれか一方の駆動ＩＣチップがセンサＳＥの駆動時期を示すタイミング信号（例えば、垂直同期信号ＴＳＶＤ、水平同期信号ＴＳＨＤ）を生成し、このタイミング信号を他方の駆動ＩＣチップに与えることができる。垂直同期信号ＴＳＶＤはフレームの開始を表す同期信号である。水平同期信号ＴＳＨＤはフレーム中の１ライン毎の動作に対応する同期信号である。駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２のいずれか一方の駆動ＩＣチップが後述する共通電極ＣＥの駆動時期を示すタイミング信号を生成し、このタイミング信号を他方の駆動ＩＣチップに与えることができる。又は、制御モジュールＣＭが上記タイミング信号を駆動ＩＣチップＩＣ１及びＩＣ２に与えてもよい。上記タイミング信号により、駆動ＩＣチップＩＣ１の駆動と、駆動ＩＣチップＩＣ２の駆動との同期化を図ることができる。また、駆動ＩＣチップＩＣ２は水平同期信号ＴＳＨＤに同期して、タッチ検出のためのサンプリングタイミングに同期した駆動同期信号ＥＸＶＣＯＭを駆動ＩＣチップＩＣ１へ出力する。駆動ＩＣチップＩＣ１は、駆動同期信号ＥＸＶＣＯＭをレベルシフト及びインピーダンス変換した駆動パルスＴＳＶＣＯＭを生成する。駆動パルスＴＳＶＣＯＭは、後述する駆動電極Ｔｘに供給される。図示していないが、液晶表示装置ＤＳＰは２次電池と電源回路等を備える。

図２は、図１に示した液晶表示装置ＤＳＰの基本的な構成の一例を示す回路図である。液晶表示装置ＤＳＰは、表示パネルＰＮＬに加えて、表示領域ＤＡの外側の非表示領域ＮＤＡにおいて、ソース線駆動回路ＳＤ、ゲート線駆動回路ＧＤ、共通電極駆動回路ＣＤなどを備える。ソース線駆動回路ＳＤ及び共通電極駆動回路ＣＤの少なくとも一部は、駆動ＩＣチップＩＣ１に内蔵されてもよい。非表示領域ＮＤＡは表示領域ＤＡを囲む額縁状の形状を有するので、非表示領域ＮＤＡは額縁領域と称されることもある。

表示パネルＰＮＬは、第１基板ＳＵＢ１の表示領域ＤＡにおいて、複数の画素ＰＸを備える。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状にｍｘｎ個配列される。ｍ及びｎは自然数である。第１方向Ｘに並んだ複数の画素ＰＸは画素行を構成し、第２方向Ｙに並んだ複数の画素ＰＸは画素列を構成する。表示パネルＰＮＬは、第１基板ＳＵＢ１の表示領域ＤＡにおいて、ｎ本のゲート線Ｇ１〜Ｇｎ（Ｇと総称される）、ｍ本のソース線（信号線と称されることもある）Ｓ１〜Ｓｍ（Ｓと総称される）、共通電極ＣＥなどを備える。

ゲート線Ｇは、第１方向Ｘに沿って延び、両端が表示領域ＤＡの外側に引き出される。ゲート線Ｇの一端はゲート線駆動回路ＧＤに接続される。図２の例では、１つのゲート線駆動回路ＧＤがゲート線Ｇの一端に接続されるが、２つのゲート線駆動回路ＧＤがゲート線Ｇの両端にそれぞれ接続されてもよい。ゲート線Ｇは、第２方向Ｙに間隔を置いて配列される。ソース線Ｓは、第２方向Ｙに沿って延び、両端が表示領域ＤＡの外側に引き出される。ソース線の一端はソース線駆動回路ＳＤに接続される。ソース線Ｓは、第１方向Ｘに間隔を置いて配列され、ゲート線Ｇと交差する。なお、ゲート線Ｇ及びソース線Ｓは、必ずしも直線的に延びていなくても良く、それらの一部が屈曲していてもよい。共通電極ＣＥは、共通電極駆動回路ＣＤに接続される。１つの共通電極ＣＥが複数の画素ＰＸに対して設けられる。共通電極ＣＥの詳細については後述する。

共通電極ＣＥは、タッチ検出のための電極として用いられるとともに、表示のため液晶を駆動する駆動電極としても用いられる。このため、１フレーム期間に複数の表示期間が設定され、表示期間と次の表示期間の間にタッチ検出期間（非表示期間とも称する）が設定され、表示動作とタッチ検出動作とが時分割的に行われる。表示期間に、表示用の一定の直流電圧である駆動信号が全ての共通電極ＣＥに供給され、制御モジュールＣＭから１又は複数行の画像信号が画素ＰＸに書込まれ、画像信号に応じた画像が表示される。タッチ検出期間に、駆動信号が共通電極ＣＥに順次供給される。

［回路構成］
図３は、図２に示した画素ＰＸの等価回路の一例を示す。画素ＰＸは、スイッチング素子ＰＳＷ、画素電極ＰＥ、共通電極ＣＥ及び液晶層ＬＣ等を備える。スイッチング素子ＰＳＷは、例えば薄膜トランジスタによって構成される。スイッチング素子ＰＳＷのゲートはゲート線Ｇに、スイッチング素子ＰＳＷのソースはソース線Ｓに電気的に接続される。スイッチング素子ＰＳＷは、トップゲート型あるいはボトムゲート型のいずれであってもよい。スイッチング素子ＰＳＷの半導体層は、例えば、ポリシリコンによって形成されてもよいし、アモルファスシリコンや酸化物半導体などによって形成されてもよい。画素電極ＰＥは、スイッチング素子ＰＳＷのドレインに電気的に接続される。画素電極ＰＥは、共通電極ＣＥと対向する。共通電極ＣＥと画素電極ＰＥとの間に液晶層ＬＣが形成される。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。

図４は、表示領域ＤＡの構造の一例を示す断面図である。図４は、図１又は図２の第１方向Ｘに沿った断面図である。表示パネルＰＮＬは、基板主面の法線に沿った縦電界を利用する表示モード、あるいは、基板主面の法線に対して斜め方向に傾斜した傾斜電界を利用する表示モード、あるいは、基板主面に沿った横電界を利用する表示モードのいずれに対応した構成を有していてもよい。表示パネルＰＮＬは、上記の縦電界、横電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応した構成を有していてもよい。基板主面とは、互いに直交する第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面と平行な面である。縦電界あるいは傾斜電界を利用する表示モードでは、例えば、画素電極ＰＥが第１基板ＳＵＢ１に設けられ、共通電極ＣＥが第２基板ＳＵＢ２に設けられる。横電界を利用する表示モードでは、画素電極ＰＥ及び共通電極ＣＥの双方が第１基板ＳＵＢ１に備えられる。図４に示した例では、表示パネルＰＮＬは、横電界を利用する表示モードに対応した構成を有する。表示パネルＰＮＬにおいて、第２基板ＳＵＢ２は、第１基板ＳＵＢ１に所定の隙間を置いて対向配置される。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との隙間に位置する。

第１基板ＳＵＢ１は、ガラス基板や樹脂基板などの光透過性を有する第１絶縁基板１０を備える。第１基板ＳＵＢ１は、第１絶縁基板１０の上方、つまり第２基板ＳＵＢ２と対向する側に、ソース線Ｓ、共通電極ＣＥ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１（積層の順番は記載の順番ではない）などを備える。なお、ゲート線Ｇとスイッチング素子ＰＳＷは画素電極ＰＥが形成される層に近い層に形成されるが、図４では図示しない。

各画素電極ＰＥは、隣り合うソース線Ｓの間にそれぞれ位置し、第３絶縁膜１３を介して共通電極ＣＥと対向する。各画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有する。このような共通電極ＣＥ及び画素電極ＰＥは、例えば、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明な導電材料によって形成される。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３の上に形成され、画素電極ＰＥ及び第３絶縁膜１３を覆う。

このように、共通電極ＣＥは、ゲート線やソース線Ｓ、或いは画素電極ＰＥとは異なる層に位置する。このため、共通電極ＣＥは、Ｘ−Ｙ平面において、ゲート線やソース線Ｓ、或いは画素電極ＰＥと平面視で交差する位置関係で配置することが可能である。すなわち、共通電極ＣＥは、隣り合う画素ＰＸにわたって配置可能である。本実施形態では、共通電極ＣＥは、帯状に形成され、第２方向Ｙに沿って延在し、複数列の画素列と対向可能な幅を有する。

第２基板ＳＵＢ２は、ガラス基板や樹脂基板などの光透過性を有する第２絶縁基板２０を備える。第２基板ＳＵＢ２は、第２絶縁基板２０の下方、つまり第１基板ＳＵＢ１と対向する側に、遮光層ＢＭ、赤、緑、青に対応するカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備える。遮光層ＢＭは、第２絶縁基板２０の内面に位置し、各画素を区画する。カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、それぞれ第２絶縁基板２０の内面に位置し、それらの一部が遮光層ＢＭに重なる。

図４に示した例は、カラー画像を構成する最小単位である単位画素が赤色画素、緑色画素及び青色画素の３色のサブ画素によって構成された場合に相当する。但し、単位画素は、上記の３色のサブ画素の組み合わせによるものに限られない。例えば、単位画素は、赤色画素、緑色画素、青色画素に加えて、白色画素の４色のサブ画素によって構成されてもよい。この場合、白色あるいは透明のカラーフィルタが白色画素に配置されてもよいし、白色画素のカラーフィルタそのものを省略してもよい。オーバーコート層ＯＣは、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢの下側に配置され、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢを覆う。オーバーコート層ＯＣは、透明な樹脂材料によって形成される。第２配向膜ＡＬ２は、オーバーコート層ＯＣの下側に配置され、オーバーコート層ＯＣを覆う。

液晶層ＬＣは、共通電極ＣＥと画素電極ＰＥとの間に発生する電界に応じて動作する表示機能層として機能する。第１絶縁基板１０及び第２絶縁基板２０からなる一対の基板間に、共通電極ＣＥ、複数の画素電極ＰＥ、液晶層ＬＣなどが位置する。
検出電極Ｒｘは、第２絶縁基板２０の上側表面に形成される。図４に示した例では、検出電極Ｒｘは、第２絶縁基板２０の表面に露出するが、検出電極Ｒｘの上に絶縁部材が形成されてもよい。検出電極Ｒｘの詳細な構造については後述する。このような検出電極Ｒｘは、例えば、後述するアルミニウムなどの金属材料によって形成される。検出電極Ｒｘの電気抵抗値を低くすることにより、検出に要する時間を短縮することができる。このため、金属製の検出電極Ｒｘを適用することは、表示パネルＰＮＬの大型化及び高精細化に対して有利になる。

なお、検出電極Ｒｘは、ＩＴＯやＩＺＯなどの透明な導電材料（例えば、帯状の導電層）と、金属材料（例えば、微細な金属線）との組合せ（集合体）によって構成されてもよい。各検出電極Ｒｘは、第２絶縁基板２０、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、オーバーコート層ＯＣ、第２配向膜ＡＬ２、液晶層ＬＣ、第１配向膜ＡＬ１、第３絶縁膜１３等の誘電体を介して共通電極ＣＥと対向する。

第１光学素子ＯＤ１は、第１絶縁基板１０とバックライトユニットＢＬとの間に配置される。第２光学素子ＯＤ２は、検出電極Ｒｘの上方に配置される。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、それぞれ少なくとも偏光板を含んでおり、必要に応じて位相差板を含んでもよい。第１光学素子ＯＤ１に含まれる偏光板及び第２光学素子ＯＤ２に含まれる偏光板は、例えば、それぞれの吸収軸が直交するクロスニコルの位置関係となるように配置される。第２光学素子ＯＤ２は、検出電極Ｒｘと対向して表示領域ＤＡを覆う導電層を備える。

［センサＳＥ］
次に、本実施形態に係る液晶表示装置ＤＳＰに搭載されるセンサＳＥについて説明する。図５は、本実施形態におけるセンサＳＥの構成の一例を示す平面図である。本実施形態では、センサＳＥは、第１基板ＳＵＢ１の共通電極ＣＥ及び第２基板ＳＵＢ２の複数の検出電極Ｒｘを備える。つまり、共通電極ＣＥは、画素電極ＰＥとの間で電界を発生させることにより表示用の電極として機能するとともに、検出電極Ｒｘとの間で容量を発生させることでセンサ駆動電極としても機能する。

共通電極ＣＥは、表示領域ＤＡに配置される。図５に示した例では、共通電極ＣＥは、複数の第１電極Ｃａ１〜Ｃａｋ（Ｃａと総称されることもある）を備える。ｋは２以上の自然数である。複数の第１電極Ｃａは、表示領域ＤＡにおいて、第１方向Ｘに間隔を置いて並んでいる。第１電極Ｃａの各々は、帯状の形状を有し、第２方向Ｙに沿って略直線的に延びている。

これら複数の第１電極Ｃａは、共通電極駆動回路ＣＤから、それぞれ個別にセンサ駆動信号が順次供給されることで複数のセンサ駆動電極Ｔｘとして機能する。センサＳＥは、複数のセンサ駆動電極Ｔｘ及び複数の検出電極Ｒｘを備える。本実施形態の複数のセンサ駆動電極Ｔｘは、第１センサ駆動電極Ｔｘ１から第ｈセンサ駆動電極Ｔｘｈまでのｈ個のセンサ駆動電極Ｔｘ１，Ｔｘ２，…Ｔｘｈである。ｈは２以上の自然数である。本実施形態において、各々のセンサ駆動電極Ｔｘは、対応する１個の第１電極Ｃａで構成される（ｈ＝ｋ）。そのため、第１駆動電極はＣａ（Ｔｘ）と称されることもある。

検出電極Ｒｘは、拡幅部ＲＳＬ及び本体部ＲＲを備える。拡幅部ＲＳＬは、第２方向Ｙに沿っている。拡幅部ＲＳＬの少なくとも一部は、表示領域ＤＡに配置される。１つの検出電極Ｒｘは、２個の拡幅部ＲＳＬを有し、２つの本体部ＲＲが２個の拡幅部ＲＳＬに挟まれている。本体部ＲＲは、表示領域ＤＡに配置され、第２方向Ｙに並んでいる。本体部ＲＲの各々は、第１方向Ｘに沿って略直線的に延びている。つまり、本体部ＲＲは、第１電極Ｃａと交差する方向に延びている。なお、本体部ＲＲは、巨視的に見ると、図示したような帯状を呈するが、厳密には微細な金属線の集合体によって構成される。また、拡幅部ＲＳＬについても、巨視的には図示したような四角形状を呈するが、厳密には微細な金属線の集合体、または、帯状の金属膜などによって構成される。

非表示領域ＮＤＡのうち、第２基板ＳＵＢ２の右側の領域であり第２方向Ｙに沿って延びる帯状の領域は第１領域Ａ１、第２基板ＳＵＢ２の左側の領域であり第２方向Ｙに沿って延びる帯状の領域は第２領域Ａ２、第２基板ＳＵＢ２の下側の領域であり第１方向Ｘに沿って延びる帯状の領域は第３領域Ａ３、第２基板ＳＵＢ２の上側の領域であり第１方向Ｘに沿って延びる帯状の領域は第４領域Ａ４と称される。

第２方向Ｙに並んだ拡幅部ＲＳＬは、拡幅部群ＳＲを構成する。図示した例では、拡幅部ＲＳＬは、第１領域Ａ１及び第２領域Ａ２に沿った表示領域ＤＡの左右端部にそれぞれ配置される。なお、ここでは簡略化して図示するが、隣り合う拡幅部ＲＳＬの間の隙間は微小であり、拡幅部ＲＳＬの各々は、電界の漏れを抑制できる構成を有する。

表示パネルＰＮＬは、上記の共通電極ＣＥ及び検出電極Ｒｘに加えて、さらにリード線Ｌを備える。リード線Ｌは、第１基板ＳＵＢ１において、非表示領域ＮＤＡに配置される。
検出電極Ｒｘの拡幅部ＲＳＬは、非表示領域ＮＤＡに突出する端子部ＲＴ１を含む。第１基板ＳＵＢ１は、非表示領域ＮＤＡの第１領域Ａ１及び第２領域Ａ２において、パッドＰ１を備える。パッドＰ１は、平面視で端子部ＲＴ１と重なる位置に形成される。リード線Ｌの一端は、パッドＰ１に接続され、リード線の他端は第２方向Ｙに沿って延び、第１基板ＳＵＢ１上の駆動チップＩＣ２内の検出回路ＲＣと電気的に接続される。

第２基板ＳＵＢ２の端子部ＲＴ１と第１基板ＳＵＢ１のパッドＰ１と対応する位置に第２基板ＳＵＢ２を貫通する接続孔Ｖ１が形成される。図７を参照して後述するが、接続孔Ｖ１には導電性の接続部材Ｃが設けられる。これにより、端子部ＲＴ１とパッドＰ１とが電気的に接続される。つまり、第２基板ＳＵＢ２に設けられた検出電極Ｒｘ１は、接続孔Ｖ１に充填された接続部材Ｃ及び第１基板ＳＵＢ１に形成されたリード線Ｌを介して検出回路ＲＣと電気的に接続される。検出回路ＲＣは、例えば、駆動ＩＣチップＩＣ２に内蔵される。センサ駆動信号により共通電極ＣＥを駆動した時に検出電極Ｒｘで検出される信号は被検出物の有無によりレベルが変化する。検出回路ＲＣは、リード線Ｌを介して検出電極Ｒｘから供給される検出信号のレベル変化をセンサ出力値として読み出す。このような機能を有する検出回路ＲＣは、検出電極Ｒｘからのセンサ出力値の変化に基づいて、液晶表示装置ＤＳＰへの被検出物の接触あるいは接近を検出する。さらに、検出回路ＲＣは、被検出物が接触あるいは接近した箇所の位置情報を検出することも可能である。なお、検出回路ＲＣは、制御モジュールＣＭに備えられていてもよい。

図５に示した例では、リード線Ｌは、第１基板ＳＵＢ１の第１領域Ａ１、第２領域Ａ２に配置される。例えば、第２方向Ｙに並んだ検出電極Ｒｘのうち、奇数番目の検出電極Ｒｘに接続されたリード線Ｌは第２領域Ａ２に配置され、また、偶数番目の検出電極Ｒｘに接続されたリード線Ｌは第１領域Ａ１に配置される。上記のようなリード線Ｌのレイアウトは、第１領域Ａ１及び第２領域Ａ２の第１方向Ｘの幅の均一化及び液晶表示装置ＤＳＰの狭額縁化に対応したものである。

なお、リード線Ｌのレイアウトは、図示した例に限られない。例えば、表示領域ＤＡにおける上半分の複数の検出電極Ｒｘと接続されるリード線Ｌは、第１領域Ａ１及び第２領域Ａ２の一方の領域に位置し、表示領域ＤＡにおける下半分の複数の検出電極Ｒｘと接続されるリード線Ｌは、第１領域Ａ１及び第２領域Ａ２の他方の領域に位置するレイアウトを採用することも可能である。

平面視で、左側の拡幅部群ＳＲは、左端の第１電極Ｃａ１の第２領域Ａ２側の側縁部と対向する。本実施形態において、左側の拡幅部群ＳＲの第２領域Ａ２側の側縁と、左端の第１電極Ｃａ１の第２領域Ａ２側の側縁とは、表示領域ＤＡ及び非表示領域ＮＤＡの境界に沿って延在し、第３方向Ｚに揃っている。右側の拡幅部群ＳＲは、上記の左側の拡幅部群ＳＲと同様に構成される。

第１電極Ｃａの各々は、共通電極駆動回路ＣＤに電気的に接続される。一例では、共通電極駆動回路ＣＤの少なくとも一部は、駆動ＩＣチップＩＣ１に内蔵されるが、この例に限られない。例えば、共通電極駆動回路ＣＤは、駆動ＩＣチップＩＣ１の外部に設けられてもよい。共通電極駆動回路ＣＤは、共通電極ＣＥに対して、画像を表示する表示駆動時に一定電圧のコモン駆動信号を供給し、タッチ検出を行うタッチ検出期間に高周波パルスからなるセンサ駆動信号を供給する駆動部として機能する。

非表示領域、特に第１領域Ａ１と第２領域Ａ２が狭くなると、センサ駆動電極Ｔｘとリード線Ｌとが接近し、センサ駆動電極Ｔｘとリード線Ｌとの間の容量結合によって、リード線Ｌがセンサの如く機能してしまうことがある。例えば、表示領域ＤＡの最外周付近に被検出物が接触あるいは接近した場合、リード線Ｌでの静電容量の変化が検出されてしまう。このため、本来被検出物を検出すべき位置の検出電極とは異なる位置で、当該リード線に接続された検出電極があたかも被検出物を検出したかの如く、誤動作してしまう。

これを防ぐために、非表示領域の第１領域Ａ１と第２領域Ａ２にシールド電極ＳＬＥが配置される。シールド電極ＳＬＥは、表示領域ＤＡにおける第１方向Ｘに沿った両端部（図面の左側端部及び右側端部）にそれぞれ配置される。シールド電極ＳＬＥは、それぞれ第２方向Ｙに略直線的に延び、分割電極Ｃと間隔をおいて並んでいる。このようなシールド電極ＳＬＥは、例えば、共通電極ＣＥと同様に、第１基板ＳＵＢ１に配置される。

シールド電極ＳＬＥはシールド電極駆動回路ＳＬＤに電気的に接続される。一例では、シールド電極駆動回路ＳＬＤの少なくとも一部は、駆動ＩＣチップＩＣ１に内蔵されるが、この例に限られない。例えば、シールド電極駆動回路ＳＬＤは、駆動ＩＣチップＩＣ１の外部に設けられてもよい。シールド電極駆動回路ＳＬＤはシールド電極ＳＬＥの電位を制御する。

図６に拡大図を示すように、共通電極ＣＥの各第１電極Ｃａは、表示領域ＤＡにおいて、第１方向Ｘに並んでいる。第１電極Ｃａは、それぞれ第１方向Ｘに第１幅Ｗｃａを有する。第１幅Ｗｃａは、帯状に形成された第１電極Ｃａの長辺間の間隔であり、第１電極Ｃａの長さ方向にわたって一定である。第１幅Ｗｃａは、画素ＰＸの第１方向Ｘに沿ったピッチである画素ピッチＰｕの整数倍であってもよい。画素ピッチＰｕとは、図４に示した隣り合うソース線Ｓの中心の第１方向Ｘのピッチに等しい。画素ピッチＰｕは特定されるものではないが、本実施形態における画素ピッチＰｕは３０〜６０μｍである。

各々の第１電極Ｃａの第１幅Ｗｃａのうち、最も外側に位置する端の第１電極Ｃａ１，Ｃａｋの第１幅Ｗｃａ１は、他の各々の第１電極Ｃａ（Ｃａ２，Ｃａ３，…Ｃａ（ｋ−１））の第１方向Ｘの第１幅Ｗｃａ２より小さい。本実施形態において、左端の第１電極Ｃａ１と、右端の第１電極Ｃａｋとは、同一の第１幅Ｗｃａ１を有する。端以外の第１電極Ｃａ（Ｃａ２，Ｃａ３，…Ｃａ（ｋ−１））の各々は、同一の第１幅Ｗｃａ２を有する。

本明細書において、同一の幅とは、幅が完全に同一であることを言う。ただし、各々の第１電極Ｃａを利用する複数の画素ＰＸのうち第１方向Ｘに並ぶ画素ＰＸの個数の差が３個以内であることも含む。さらには、各々の第１電極Ｃａの第１方向Ｘの幅の差が１８０μｍ以内であることも含む。本実施形態において、端の第１電極Ｃａ１，Ｃａｋのそれぞれの第１幅Ｗｃａ１は同一であり、端以外の第１電極Ｃａ（Ｃａ２，Ｃａ３，…Ｃａ（ｋ−１））の各々の第１幅Ｗｃａ２は同一である。

上述したように、本実施形態に係る各々のセンサ駆動電極Ｔｘは、１個の第１電極Ｃａで構成される。例えば、第１センサ駆動電極Ｔｘ１は、端の第１電極Ｃａ１で構成される。
本実施形態において、複数のセンサ駆動電極Ｔｘのうち、端の第１電極Ｃａ１で構成される第１センサ駆動電極Ｔｘ１と、端の第１電極Ｃａｋで構成される第ｈセンサ駆動電極Ｔｘｈとは、それぞれ、同様の形状及びサイズを有する。複数のセンサ駆動電極Ｔｘのうち、端の第１電極Ｃａ１，Ｃａｋを含まない第２乃至第（ｈ−１）センサ駆動電極Ｔｘ２乃至Ｔｘ（ｈ−１）は、それぞれ、第１及び第ｈセンサ駆動電極Ｔｘ１及びＴｘｈの各々と異なる形状及びサイズを有する。また、第１及び第ｈセンサ駆動電極Ｔｘ１及びＴｘｈの各々の駆動幅Ｗｔを第１駆動幅Ｗｔ１とし、第２乃至第（ｈ−１）センサ駆動電極Ｔｘ２乃至Ｔｘ（ｈ−１）の各々の駆動幅Ｗｔを第２駆動幅Ｗｔ２とする。

本実施形態において、センサ駆動電極Ｔｘの第１方向Ｘの駆動幅Ｗｔは、対応する第１電極Ｃａの第１幅Ｗｃａと同一である。例えば、第１駆動幅Ｗｔ１は、第１幅Ｗｃａ１と同一である。また、第２駆動幅Ｗｔ２は、第１幅Ｗｃａ２と同一である。第１駆動幅Ｗｔ１は第２駆動幅Ｗｔ２より小さい。

共通電極ＣＥのうち、端の第１電極Ｃａ１，Ｃａｋの非表示領域ＮＤＡ側の端辺は、図示した例では、表示領域ＤＡ及び非表示領域ＮＤＡの境界Ｂと重なる位置に配置される。但し、共通電極ＣＥが第１基板ＳＵＢ１に備えられ、遮光層ＢＭが第２基板ＳＵＢ２に備えられた構成では、第１基板ＳＵＢ１と第２基板ＳＵＢ２との貼り合せに際してズレが生ずることがある。このため、第１電極Ｃａ１，Ｃａｋの端辺は、必ずしも境界Ｂと揃うとは限らず、基板の合せズレに相当する距離だけ、境界Ｂよりも表示領域ＤＡ側または非表示領域ＮＤＡ側にずれる場合もあり得る。

検出電極Ｒｘは、互いに接続された拡幅部ＲＳＬ及び本体部ＲＲを備える。拡幅部ＲＳＬから突出された端子部ＲＴ１は接続孔Ｖ１に設けられた接続部を介してリード線Ｌと電気的に接続される。また、拡幅部ＲＳＬは、平面視で、非表示領域ＮＤＡと重なることはなく、表示領域ＤＡに配置される。端子部ＲＴ１は、平面視で、非表示領域ＮＤＡに配置される。拡幅部ＲＳＬは、複数の第１電極Ｃａのうち、端の第１電極Ｃａ１又は端の第１電極Ｃａｋのみと重なっている。図６に示した例では、拡幅部ＲＳＬの非表示領域ＮＤＡ側の端辺は、境界Ｂに位置する。このような拡幅部ＲＳＬは、第２方向Ｙに延びた縦長の領域に位置しており、第２方向Ｙに第１幅Ｗｓｌを有する。

本体部ＲＲは、帯状に形成されるとともに端部を拡幅部ＲＳＬにつなげて形成され、表示領域ＤＡに配置される。表示領域ＤＡにおいて、本体部ＲＲは、共通電極ＣＥと対向する。このような本体部ＲＲは、第１方向Ｘに延びた横長の領域に位置する。本実施形態において、本体部ＲＲは、２個の分割部ＲＲ１，ＲＲ２を有しており、これら分割部の間にはスリットが設けられる。分割部ＲＲ１，ＲＲ２は、それぞれ、帯状に形成され第１方向Ｘに延びている。なお、本体部ＲＲの有する分割部の個数は、２個に限定されるものではなく、単個又は３個以上であってもよい。また、本体部ＲＲの形状及びサイズは、特に限定されるものではなく、種々変形可能である。

分割部ＲＲ１は、第２方向Ｙに第２幅Ｗｒ１を有する。分割部ＲＲ２は、第２方向Ｙに第２幅Ｗｒ２を有する。本体部ＲＲの第２方向Ｙの本体幅Ｗｒは、第２幅Ｗｒ１と第２幅Ｗｒ２との和である（Ｗｒ＝Ｗｒ１＋Ｗｒ２）。本実施形態において、本体幅Ｗｒは、表示領域ＤＡ内の全域において均一である。ここでは、第２幅Ｗｒ１，Ｗｒ２は、それぞれ表示領域ＤＡ内の全域において均一である。そして、本体幅Ｗｒは、第１幅Ｗｓｌよりも小さい。つまり、拡幅部ＲＳＬは、本体部ＲＲよりも幅広である。

図示した例では、拡幅部ＲＳＬは、第２方向Ｙに並んだ２個の分割部ＲＲ１，ＲＲ２に接続される。また、拡幅部ＲＳＬは、本体部ＲＲに対して第１方向Ｘに並び、本体部ＲＲに対して第２方向Ｙの両方向に突出するような領域にわたって位置する。
図示した検出電極Ｒｘの一部（１個の分割部ＲＲ１及び１個の拡幅部ＲＳＬ）に着目すると、検出電極Ｒｘは略Ｔ字状の形状を有する。なお、検出電極Ｒｘは、図示しない表示領域ＤＡの反対側についても同様の形状を有しており、１つの検出電極Ｒｘは略Ｉ字状の形状を有する。

本実施形態では、検出電極Ｒｘは、金属製の検出線ＬＢによって構成される。図示した例では、検出線ＬＢは、格子状（メッシュ状）の形状を有する。格子を構成する各セグメントは、第１方向Ｘ及び第２方向Ｙのいずれとも異なる方向に延びている。検出線ＬＢは、拡幅部ＲＳＬを形成する第１検出線ＬＢ１と、分割部ＲＲ１，ＲＲ２を形成する第２検出線ＬＢ２と、端子部ＲＴ１とが一体となって形成される。

検出線ＬＢの形状は、格子状に限定されるものではなく、種々変形可能である。例えば、検出電極Ｒｘは、波形（より具体的には三角波形）の形状を有する複数の検出線で形成されてもよい。また、検出電極Ｒｘの拡幅部ＲＳＬは、直線波型形状に限定されず、サイン波等の円形波型形状等も採用できる。すなわち、第２方向Ｙに隣り合う拡幅部ＲＳＬの端部同士で凹部と凸部とが噛み合い、これによってこれらの境界が一直線上に形成されるものでない方が望ましい。

なお、これら隣り合う検出線ＬＢの間隔は著しく小さく、当該検出線によって包囲される小空間（本実施例であれば菱形状の小空間）から電界の漏れはほとんどなく、これら検出線ＬＢによって捕捉される。かかる観点から、以下の説明では、検出電極Ｒｘの本体部ＲＲ及び拡幅部ＲＳＬは、中央部や端部にてこれらを貫通する電界（或いは電界の抜け）を生じさせない帯状を呈するものとして説明する。

ここで、拡幅部ＲＳＬの第１幅Ｗｓｌは、第１検出線ＬＢ１の第２方向Ｙの距離に相当する。分割部ＲＲ１の第２幅Ｗｒ１及び分割部ＲＲ２の第２幅Ｗｒ２は、それぞれ第２検出線ＬＢ２の第２方向Ｙの距離に相当する。また、拡幅部ＲＳＬの領域は、第１検出線ＬＢ１と重なる領域のみではなく、図中、二点鎖線で囲んだ領域に相当し、第１検出線ＬＢ１は、その二点鎖線上まで広がっている。分割部ＲＲ１，ＲＲ２の領域は、第２検出線ＬＢ２と重なる領域のみではなく、図中、二点鎖線で囲んだ領域に相当し、第２検出線ＬＢ２は、その二点鎖線上まで広がっている。

表示領域ＤＡにおいて、隣り合う分割部ＲＲ１及びＲＲ２の間、並びに隣り合う本体部ＲＲの間には、ダミー電極ＤＲが配置される。ダミー電極ＤＲは、検出線ＬＢに対応する複数のセグメントで形成される。例えば、ダミー電極ＤＲの複数のセグメントは、間隔を置いて格子状に並べられている。このようなダミー電極ＤＲは、リード線Ｌや検出線ＬＢなどの配線には接続されず、電気的にフローティング状態にある。図示した例では、ダミー電極ＤＲは、隣り合う本体部ＲＲの間や、隣り合う本体部ＲＲの間や、分割部ＲＲ１及びＲＲ２の間に配置され、隣り合う拡幅部ＲＳＬの間には配置されていない。

複数の検出電極Ｒｘは、第２方向Ｙに並んでいる。第２方向Ｙに並んだ検出電極Ｒｘの各々の拡幅部ＲＳＬは、互いに電気的に絶縁され、且つ、隣り合って配置される。つまり、各検出電極Ｒｘにおいては、拡幅部ＲＳＬを構成する検出線ＬＢのセグメントがほぼ一定の間隔で並び、隣り合う検出電極Ｒｘの拡幅部ＲＳＬにおいても、一方の拡幅部と他方の拡幅部との間にダミー電極ＤＲが介在することなく、それぞれの検出線ＬＢのセグメントがほぼ一定の間隔で第２方向Ｙに並んでいる。上記のように検出線ＬＢが配置されることにより、第２方向Ｙに並ぶ拡幅部ＲＳＬの間の領域からの電界の漏れは、抑制される。

拡幅部群ＳＲを構成する拡幅部ＲＳＬは、それぞれ物理的に分離されるものの、上記のように検出線ＬＢが配置される。このため、拡幅部群ＳＲは、表示領域ＤＡと第１領域Ａ１との境界に沿った全域と、表示領域ＤＡと第２領域Ａ２との境界に沿った全域と、において、実質的に隙間なく電界を遮蔽する電界遮蔽機能を発揮することができる。表示領域ＤＡから第１領域Ａ１及び第２領域Ａ２の両方に電気力線が抜けることはなく、当該電気力線はいずれかの拡幅部ＲＳＬに捕捉され、当該拡幅部ＲＳＬと共通電極ＣＥとの間で電界が形成されるものとなる。

つまり、本体部ＲＲ間の隙間や、分割部ＲＲ１，ＲＲ２間の隙間を通じて、共通電極ＣＥと拡幅部ＲＳＬとの間で静電容量が形成され、結果として、当該隙間を通じての共通電極ＣＥとリード線Ｌとの間での容量形成を抑制することができる。例えば、共通電極ＣＥの検出電極Ｒｘの隙間に位置する部分と、当該検出電極Ｒｘとは異なる検出電極と接続されるリード線Ｌとの間での容量形成を抑制することができるため、センサＳＥの誤検出を抑制することができる。

図７は、センサＳＥの一部を含む表示パネルＰＮＬの構造の一例を示す断面図である。図７は図５の検出電極Ｒｘの端子部ＲＴ１を含む本体部ＲＲに沿った断面図である。ここでは説明に必要な主要部のみを図示する。
第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間には、平面視で非表示領域ＮＤＡとなる領域に枠状のシール材ＳＥＡが設けられており、これによって液晶層ＬＣが第１基板ＳＵＢ１と第２基板ＳＵＢ２とシール材ＳＥＡとで囲まれた空間に封入されるものとなる。共通電極ＣＥ及び画素電極ＰＥは、第１基板ＳＵＢ１の第２基板ＳＵＢ２と対向する内面側に位置する。すなわち、共通電極ＣＥは、第２絶縁膜１２の上に位置し、第３絶縁膜１３によって覆われている。画素電極ＰＥは、第３絶縁膜１３の上に位置し、共通電極ＣＥと対向する。なお、共通電極ＣＥの直上に位置する画素電極ＰＥの個数はこの例に限られない。なお、ソース線などの各種配線や第１配向膜の図示は省略する。

遮光層ＢＭ、カラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢ、オーバーコート層ＯＣ、及び周辺遮光層ＬＳは、第２基板ＳＵＢ２の第１基板ＳＵＢ１と対向する内面側に位置する。すなわち、表示領域ＤＡにおいては、カラーフィルタＣＦＲ，ＣＦＧ，ＣＦＢは、各画素電極ＰＥと対向する。遮光層ＢＭは、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢの境界に位置する。非表示領域ＮＤＡにおいて、周辺遮光層ＬＳは、第２絶縁基板２０の内面に位置する。この周辺遮光層ＬＳは、遮光層ＢＭと同一材料によって形成可能である。オーバーコート層ＯＣは、表示領域ＤＡ及び非表示領域ＮＤＡにわたって延在する。なお、第２配向膜の図示は省略する。

Ｘ方向に延びる検出電極Ｒｘは、第２基板ＳＵＢ２の第１基板ＳＵＢ１と対向する側とは反対の外面側に位置する。Ｙ方向に延びるリード線Ｌは、非表示領域ＮＤＡにおいて、第１基板ＳＵＢ１の第２基板ＳＵＢ１と対向する内面側に位置する。リード線Ｌは第１絶縁基板１０の上に形成され、第３絶縁膜１３で覆われている。検出電極Ｒｘ及びリード線Ｌは、同一材料によって形成可能であり、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料及びこれらの金属材料を利用した合金によって形成される。また、検出電極Ｒｘ及びリード線Ｌは、これらの金属材料の単層体であってもよいし、層状に積層した積層体であってもよい。さらに、検出電極Ｒｘ及びリード線Ｌは、金属材料によって形成された単層体または積層体と、ＩＴＯ等の透明導電膜との集合体で形成されてもよい。

非表示領域ＮＤＡにおいて、Ｙ方向に延びるシールド電極ＳＬＥは、第１基板ＳＵＢ１の第２基板ＳＵＢ２と対向する内面側に位置する。シールド電極ＳＬＥは、第３絶縁膜１３内に形成される。シールド電極ＳＬＥは、共通電極ＣＥと同様に、ＩＴＯやＩＺＯなどの透明な導電材料によって形成される。

第２基板ＳＵＢ２に形成された検出電極Ｒｘと第１基板ＳＵＢ１に形成されたリード線Ｌとの接続のために、第２基板ＳＵＢ２の第２絶縁基板２０には貫通孔である接続孔Ｖ１が形成されている。接続孔Ｖ１の上部は検出電極Ｒｘを貫通し、上部の先端は検出電極Ｒｘを覆う保護膜ＰＴ内に位置する。このような保護膜ＰＴは、例えば、透明な樹脂材料や、透明な無機系材料によって形成される。図示しないが、保護膜ＰＴの上には図４に示す第２光学素子ＯＤ２が配置される。

接続孔Ｖ１の下部は周辺遮光層ＬＳ、オーバーコート層ＯＣ、シール材ＳＥＡ、第３絶縁膜１３、リード線Ｌを貫通し、接続孔Ｖ１の下部の先端は第１基板ＳＵＢ１の第１絶縁基板１０内に位置する。図示しないが、第１絶縁基板１０の下には図４に示す第１光学素子ＯＤ１が配置される。接続孔Ｖ１の中には接続部材Ｃが設けられる。接続部材Ｃは、銀などの金属材料を含み、その粒径が数ナノメートルから数十ナノメートルのオーダーの微粒子を含むものであることが望ましい。図７に示した例では、接続部材Ｃは、接続孔Ｖ１を埋めるように充填されるが、少なくとも孔Ｖ１の内面に設けられていればよい。接続部材Ｃは、リード線Ｌと検出電極Ｒｘとの間において途切れることなく連続的に形成される。非表示領域ＮＤＡに位置する検出電極Ｒｘの端部は接続部材Ｃの上部に接続され、非表示領域ＮＤＡに位置するリード線Ｌの端部は接続部材Ｃの下部に接続される。接続部材Ｃが検出電極Ｒｘの上面にも接触するため、接続部材Ｃと検出電極Ｒｘの接触面積を拡大することができ、接続部材Ｃと検出電極Ｒｘとの接続不良を抑制することができる。

これにより、第２基板ＳＵＢ２上の検出電極Ｒｘと第１基板ＳＵＢ１上のリード線Ｌとが接続孔Ｖ１の中の接続部材Ｃにより接続される。第２基板ＳＵＢ２上にリード線Ｌを形成する場合は、第１基板ＳＵＢ１上に形成される検出回路ＲＣとリード線Ｌとを第３のフレキシブル配線基板を用いて接続しなければならないが、図７の例によれば、第２基板ＳＵＢ２上でリード線Ｌを引き回す必要がないとともに、第３のフレキシブル配線基板を使用する必要がない。このため、第１方向Ｘ及び第２方向Ｙで規定されるＸ-Ｙ平面において、第２基板ＳＵＢ２の基板サイズを縮小することができるとともに、表示装置ＤＳＰの周縁部の額縁幅を縮小することができる。また、不要となる第３のフレキシブル配線基板のコストを削減することができる。

次に、上記した液晶表示装置ＤＳＰにおいて被検出物の接触あるいは接近を検出するためのタッチ検出の原理を説明する。図８を参照しながら一例を説明する。図示の簡略化のため、リード線Ｌは第２基板ＳＵＢ２上に示されているが、実際は図７に示すように、リード線Ｌは第１基板ＳＵＢ１上に形成される。共通電極駆動回路ＣＤは所定の周期でパルス状の書込信号（センサ駆動信号）Ｖｗを複数のセンサ駆動電極Ｔｘに対して順次供給する。図８では、センサ駆動信号Ｖｗは１つのパルスとして示すが、実際は高周波の複数のパルスからなる。センサ駆動電極Ｔｘと検出電極Ｒｘとの間には、静電容量Ｃｃが存在する。被検出物となるユーザの指が特定の検出電極Ｒｘとセンサ駆動電極Ｔｘとが交差する位置に近接して存在するものとする。検出電極Ｒｘに近接する被検出物により、検出電極Ｃｘと指との間に容量Ｃｘが生ずる。センサ駆動電極Ｔｘにセンサ駆動信号Ｖｗが供給されたときに、特定の検出電極Ｒｘからは、他の検出電極から得られるパルスよりもレベルの低いパルス状の読取信号（センサ出力値）Ｖｒが得られる。

検出回路ＲＣでは、書込信号Ｖｗがセンサ駆動電極Ｔｘに供給されるタイミングと、各検出電極Ｒｘからの読取信号Ｖｒのタイミングとに基づいて、センサＳＥのＸ−Ｙ平面内での被検出物の２次元位置情報を検出することができる。容量Ｃｘは、被検出物が検出電極Ｒｘに近い場合と、遠い場合とで異なる。このため、読取信号Ｖｒのレベルも被検出物が検出電極Ｒｘに近い場合と、遠い場合とで異なる。したがって、検出回路ＲＣでは、読取信号Ｖｒのレベルに基づいて、センサＳＥに対する被検出物の近接度（センサＳＥへの第３方向Ｚの距離）を検出することもできる。以上説明した方式は、相互容量方式又はミューチャル検出方式と称される。

図９に示すように、検出電極Ｒｘを使わずにセンサ駆動電極Ｔｘにより表示領域ＤＡに接触或いは近接する物体を検出することもできる。検出回路ＲＣは、センサ駆動電極Ｔｘ自体が有する容量の変化に基づいて物体の接触、或いは近接を検出することができる。このような検出方式は、自己容量検出方式又はセルフ検出方式と称される。

実施形態は、ミューチャル検出方式又はセルフ検出方式のいずれかを採用してもよいし、両方式を併用し、両方式の検出結果を統合してもよい。
実施形態の表示装置の動作期間はタッチ検出期間と表示期間を含み、これらが交互に実施される。表示期間にセンサ駆動電極Ｔｘは表示駆動のための一定の電位とされる。
［シールド電極駆動回路］
図１０を参照してシールド電極の駆動について説明する。ゲート線駆動回路ＧＤは高電圧ＶＧＨと低電圧ＶＧＬを生成する。高電圧ＶＧＨは、例えばレベルが０Ｖ〜＋５．５Ｖで周期的に変化するパルス電圧であり、スイッチＳＷａ１、ＳＷａ２、…を介してゲート線Ｇ１、Ｇ２、…に供給される。低電圧ＶＧＬは、例えば０Ｖの一定電圧であり、スイッチＳＷｂ１、ＳＷｂ２、…を介してゲート線Ｇ１、Ｇ２、…に供給される。スイッチＳＷａ１、ＳＷａ２、…とスイッチＳＷｂ１、ＳＷｂ２、…は一方がオンの時、他方がオフする相補的なスイッチである。スイッチＳＷａ、ＳＷｂはゲートドライバ（ＤＧ）によりオン／オフ制御される。

リード線Ｌは、第２方向Ｙに沿い、図示しない検出回路ＲＣに接続される第１部分と、第１方向Ｘに沿い、検出電極Ｒｘの下に位置し、検出電極Ｒｘより幅広の第２部分とからなり、第２部分の先端が接続孔Ｖ１に接続される。第１部分の幅はリード線Ｌ毎に異なり、検出回路ＲＣから一番遠い検出電極Ｒｘ１に接続されるリード線の第１部分の幅が一番広く、検出回路ＲＣに近い検出電極に接続されるリード線程、第１部分の幅は狭くなる。リード線Ｌの抵抗は長さに比例するので、検出回路ＲＣから一番遠い検出電極Ｒｘ１に接続されるリード線の抵抗が大きい。そのため、検出回路ＲＣから一番遠い検出電極Ｒｘ１に接続されるリード線を最も幅広とすることにより、抵抗を低くすることができる。

タッチ駆動期間、スイッチＳＷａはオフされ、スイッチＳＷｂはオンされ、画素のスイッチング素子ＰＳＷに低電圧ＶＧＬが供給され、スイッチング素子ＰＳＷはオフされる。
シールド電極駆動回路ＳＬＤはＲｘシールド電圧を生成し、シールド電極ＳＬＥをＲｘシールド電圧に設定する。シールド電極駆動回路ＳＬＤは、表示駆動時にコモン駆動信号と同じ電圧（振幅）の信号をＲｘシールド電圧としてシールド電極ＳＬＥに供給する。シールド電極駆動回路ＳＬＤは、ミューチュアル方式のタッチ検出期間、コモン駆動信号と同じ電圧（振幅）の信号をＲｘシールド電圧としてシールド電極ＳＬＥに供給する。シールド電極駆動回路ＳＬＤは、セルフ方式のタッチ検出期間、駆動電極Ｔｘに供給される駆動パルスと同じ電圧（振幅）の信号をＲｘシールド電圧としてシールド電極ＳＬＥに供給する。すなわち、シールド電極ＳＬＥは、表示駆動時にコモン駆動信号と同じ電圧に設定されるので、寄生容量が生じることがない。さらに、ミューチュアル方式のタッチ検出期間も、シールド電極ＳＬＥはコモン駆動信号と同じ電圧とされ、シールド電極ＳＬＥはリード線Ｌをシールドし、セルフ方式のタッチ検出期間、シールド電極ＳＬＥを駆動電極Ｔｘと同じ波形・周波数の信号でガード駆動する。これにより、セルフ方式のタッチ検出期間、シールド電極ＳＬＥと駆動電極Ｔｘは同様な電位変化を生じ、両者の間に寄生容量が生じない。

図１１はシールド電極の駆動の一例を示すタイミングチャートである。図１１の例では、１フレーム期間にミューチャル検出とセルフ検出が共に実施されるが、１フレーム期間にミューチャル検出期間又はセルフ検出期間が実施され、フレーム毎にミューチャル検出期間とセルフ検出期間が交互に実施されてもよい。
駆動ＩＣチップＩＣ２は、水平同期信号ＴＳＨＤに同期して、タッチ検出のためのサンプリングタイミングに同期した駆動同期信号ＥＸＶＣＯＭを駆動ＩＣチップＩＣ１へ出力する。駆動同期信号ＥＸＶＣＯＭの振幅は、例えば０Ｖ〜１．８Ｖである。駆動ＩＣチップＩＣ１は、駆動同期信号ＥＸＶＣＯＭをレベルシフト及びインピーダンス変換した駆動パルスＴＳＶＣＯＭを生成する。駆動パルスＴＳＶＣＯＭの振幅は、例えば０Ｖ〜５Ｖである。ミューチュアル検出期間では、駆動ＩＣチップＩＣ２から駆動ＩＣチップＩＣ１へ駆動同期信号ＥＸＶＣＯＭが供給され、駆動ＩＣチップＩＣ１で生成された駆動パルスＴＳＶＣＯＭが駆動電極Ｔｘに供給されるが、セルフ検出期間では、駆動ＩＣチップＩＣ２が駆動電極Ｔｘ、検出電極Ｒｘを直接駆動するように構成されているので、駆動同期信号ＥＸＶＣＯＭ、駆動パルスＴＳＶＣＯＭは生成されない。

駆動ＩＣチップＩＣ１内の共通電極駆動回路ＣＤは、表示期間、全駆動電極Ｔｘに表示駆動のための一定電圧のコモン駆動信号を供給する。共通電極駆動回路ＣＤは、ミューチュアル方式のタッチ検出期間、駆動電極Ｔｘ１〜Ｔｘｈに駆動パルスＴＳＶＣＯＭを順次供給する。共通電極駆動回路ＣＤは、セルフ方式のタッチ検出期間、全駆動電極Ｔｘに駆動パルスＴＳＶＣＯＭを供給する。

シールド電極駆動回路ＳＬＤは、表示駆動時にコモン駆動信号と同じ電圧（振幅）の信号をＲｘシールド電圧としてシールド電極ＳＬＥに供給する。シールド電極駆動回路ＳＬＤは、ミューチュアル方式のタッチ検出期間、コモン駆動信号と同じ電圧（振幅）の電圧をＲｘシールド電圧としてシールド電極ＳＬＥに供給する。シールド電極駆動回路ＳＬＤは、セルフ方式のタッチ検出期間、駆動パルスＴＳＶＣＯＭをＲｘシールド電圧としてシールド電極ＳＬＥに供給する。すなわち、シールド電極駆動回路ＳＬＤは、セルフ方式のタッチ検出期間、シールド電極ＳＬＥを駆動電極Ｔｘと同じ電位に設定し、シールド電極ＳＬＥをガード駆動する。これにより、セルフ方式のタッチ検出期間、シールド電極ＳＬＥと駆動電極Ｔｘは同じ電位となり、両者の間に寄生容量が生じない。一方、ミューチュアル方式のタッチ検出期間、シールド電極ＳＬＥは一定電圧が印加され、シールドされる。

上記した電圧とは異なるＲｘシールド電圧を用いる比較例を図１２に示す。比較例では、低電圧ＶＧＬがＲｘシールド電圧としてシールド電極ＳＬＥに供給される。この場合、シールド電極駆動回路ＳＬＤは不要であり、ゲートドライバＧＤから出力される低電圧ＶＧＬがシールド電極ＳＬＥに供給される。ミューチュアル方式では、駆動電極Ｔｘ１〜Ｔｘｈに駆動パルスＴＳＶＣＯＭが順次供給される。駆動電極Ｔｘ３に駆動パルスＴＳＶＣＯＭが供給されているとする。ゲート線Ｇと選択駆動電極Ｔｘ３との間の寄生容量により、ゲート線Ｇの電位が駆動パルスＴＳＶＣＯＭに応じて変動する。ゲート線Ｇの電圧変動波形は、駆動パルスの矩形波形が鈍った波形である。ミューチュアル方式のタッチ検出期間、スイッチＳＷｂがオンされ、ゲート線Ｇには低電圧ＶＧＬが供給されているので、ゲート線Ｇの電位が変動すると、低電圧ＶＧＬも同様に変動する。すると、シールド電極ＳＬＥの電圧も変動してしまい、シールド電極ＳＬＥが選択駆動電極Ｔｘとして動作してしまい、あたかもシールド電極がタッチされたかの如く、誤検出してしまう。

比較例では、リード線Ｌの抵抗を小さくするためにリード線Ｌの面積をできるだけ広くしている。具体的には、第１方向Ｘに沿い検出電極Ｒｘの下に位置する第２部分は図１０では線状であるが、図１１では面状とすることにより第２部分の面積を広くしている。この場合、リード線Ｌの第２部分とシールド電極ＳＬＥの間に寄生容量が生じる。この寄生容量は受信回路ＲＣから遠い検出電極（図１２では最も上側の検出電極）に接続されるリード線程大きいので、受信回路ＲＣから遠い検出電極Ｒｘ１のベースライン（指が近づいていない時の駆動電極Ｔｘと検出電極Ｒｘの容量差）がオーバーシュートする。このオーバーシュートはタッチ検出結果に対してノイズとなる。図１１に示す実施形態では、寄生容量の発生を避けるために、第２部分を線状としている。第２部分が線状であっても、第１部分の幅が広いので、リード線の抵抗は十分小さい。

実施形態では、図１１に示すように、セルフ方式のタッチ検出期間において、シールド電極ＳＬＥの電圧が駆動電極Ｔｘと同様に変動するので、寄生容量の影響を受けない。
図１３はシールド電極の駆動の他の例を示す。図１３に示す例では、高電圧ＶＧＨがシールド電圧としてシールド電極ＳＬＥに供給される。この場合も、シールド電極駆動回路ＳＬＤは不要である。高電圧ＶＧＨをシールド電極ＳＬＥに供給することにより、セルフ方式のタッチ検出期間において、シールド電極ＳＬＥの電圧が駆動電極Ｔｘと同様に変動するので、寄生容量の影響を受けない。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、ＩＣ１、ＩＣ２…駆動ＩＣチップ、ＧＤ…ゲート線駆動回路、ＣＤ…共通電極駆動回路、ＳＤ…ソース線駆動回路、ＣＥ…共通電極、ＰＥ…画素電極、Ｒｘ…検出電極、Ｔｘ…センサ駆動電極、Ｌ…リード線、Ｖ１…接続孔、ＳＬＥ…シールド電極、ＳＬＤ…シールド電極駆動回路。

Claims (8)

1. 第１基板と、前記第１基板に対向して配置される第２基板とを具備し、表示領域と非表示領域を含む表示装置であって、
   前記第１基板の前記表示領域に形成された複数の画素電極と複数の駆動電極と、
   前記第１基板の前記非表示領域に形成された駆動回路及び検出回路と、
   前記検出回路に接続されたリード線と、
   前記第２基板の前記表示領域に形成された複数の検出電極と、
   前記第２基板の前記非表示領域に形成された貫通孔と、
   前記貫通孔に設けられ、前記リード線の他端と前記非表示領域まで延出された前記検出電極とを接続する導電性の接続部材と、
   前記第１基板の前記リード線を覆うシールド電極と、を具備し、
   前記駆動回路は、
   表示駆動期間、一定の第１電圧を前記複数の駆動電極と前記シールド電極に供給し、
   ミューチュアルモードのタッチ駆動期間、駆動パルスを前記複数の駆動電極に順次供給し、一定の第２電圧を前記シールド電極に供給し、
   セルフモードのタッチ駆動期間、前記駆動パルスを前記複数の駆動電極に同時に供給し、前記駆動パルスと同じ波形のパルス電圧を前記シールド電極に供給する表示装置。
2. 前記複数の画素電極は第１方向と第２方向に沿って二次元的に配列され、
   前記複数の駆動電極は前記第１方向に沿って一次元的に配列され、
   前記複数の検出電極は前記第２方向に沿って一次元的に配列され、
   前記第２方向の前記第１基板のサイズは前記第２方向の前記第２基板のサイズより大きく、
   前記第２基板で覆われていない前記第１基板の領域に前記検出回路と前記駆動回路が形成され、
   前記第１基板はフレキシブル配線を介して制御モジュールに接続される請求項１記載の表示装置。
3. 前記複数の画素電極の中の前記第１方向に沿って配列される複数行の画素電極は複数のゲート線にそれぞれ接続され、
   前記駆動回路は、
   表示期間、前記画素電極をオンするための信号を前記複数のゲート線に順次供給し、
   タッチ検出期間、前記画素電極をオフするための信号を前記複数のゲート線の全てに供給する請求項２記載の表示装置。
4. 前記リード線は、前記第２方向に沿う第１部分と、前記前記接続部材に接続され、前記第１方向に沿う第２部分とを含み、
   前記検出回路から一番遠い前記検出電極に接続される前記リード線の前記第２部分の幅は一番広く、
   前記検出回路から一番近い前記検出電極に接続される前記リード線の前記第２部分の幅は一番狭い請求項２記載の表示装置。
5. 第１基板と、前記第１基板と対向して配置される第２基板とを具備し、表示領域と非表示領域を含み、
   前記第１基板の前記表示領域に形成された複数の画素電極と複数の駆動電極と、
   前記第１基板の非表示領域に形成された駆動回路及び検出回路と、
   前記検出回路に接続されたリード線と、
   前記第２基板の前記表示領域に形成された複数の検出電極と、
   前記第２基板の前記非表示領域に形成された貫通孔と、
   前記貫通孔に設けられ、前記リード線の他端と前記非表示領域まで延出された前記検出電極とを接続する導電性の接続部材と、
   前記第１基板の前記リード線を覆うシールド電極と、を具備した表示装置の駆動方法であって、
   前記駆動回路により、表示駆動期間、一定の第１電圧を前記複数の駆動電極と前記シールド電極に供給し、ミューチュアルモードのタッチ駆動期間、駆動パルスを前記複数の駆動電極に順次供給し、一定の第２電圧を前記シールド電極に供給し、セルフモードのタッチ駆動期間、前記駆動パルスを前記複数の駆動電極に同時に供給し、前記駆動パルスと同じ波形のパルス電圧を前記シールド電極に供給する駆動方法。
6. 前記複数の画素電極は第１方向と第２方向に沿って二次元的に配列され、
   前記複数の駆動電極は前記第１方向に沿って一次元的に配列され、
   前記複数の検出電極は前記第２方向に沿って一次元的に配列され、
   前記第２方向の前記第１基板のサイズは前記第２方向の前記第２基板のサイズより大きく、
   前記第２基板で覆われていない前記第１基板の領域に前記検出回路と前記駆動回路が形成され、
   前記第１基板はフレキシブル配線を介して制御モジュールに接続される請求項５記載の駆動方法。
7. 前記複数の画素電極の中の前記第１方向に沿って配列される複数行の画素電極は複数のゲート線にそれぞれ接続され、
   前記駆動回路により、表示期間、前記画素電極をオンするための信号を前記複数のゲート線に順次供給し、タッチ検出期間、前記画素電極をオフするための信号を前記複数のゲート線の全てに供給する請求項６記載の駆動方法。
8. 前記リード線は、前記第２方向に沿う第１部分と、前記前記接続部材に接続され、前記第１方向に沿う第２部分とを含み、
   前記検出回路から一番遠い前記検出電極に接続される前記リード線の前記第２部分の幅は一番広く、
   前記検出回路から一番近い前記検出電極に接続される前記リード線の前記第２部分の幅は一番狭い請求項６記載の駆動方法。

Images