JP2019212567A - Electron emission element and manufacturing method thereof - Google Patents
Electron emission element and manufacturing method thereof Download PDFInfo
- Publication number
- JP2019212567A JP2019212567A JP2018109822A JP2018109822A JP2019212567A JP 2019212567 A JP2019212567 A JP 2019212567A JP 2018109822 A JP2018109822 A JP 2018109822A JP 2018109822 A JP2018109822 A JP 2018109822A JP 2019212567 A JP2019212567 A JP 2019212567A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- layer
- electrode layer
- insulator layer
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
本発明は、電子放出素子とその製造方法に関する。 The present invention relates to an electron-emitting device and a method for manufacturing the same.
近年、ナノスケールの電子放出素子に注目が集まっている。電子放出素子によって放出される電子の輸送媒体は真空である。そのため、電子放出素子は、チャネルでの電子散乱がなく高速動作が可能であるという特徴、低温から300℃以上の高温でも動作可能であるという特徴、耐放射線特性に優れているという特徴を有する。これらの特徴により、電子放出素子は、CMOSを補完するデバイスとして期待されている(例えば、非特許文献1参照)。 In recent years, attention has been focused on nanoscale electron-emitting devices. The transport medium for electrons emitted by the electron-emitting device is a vacuum. Therefore, the electron-emitting device has a feature that it can operate at high speed without electron scattering in the channel, a feature that it can operate at a low temperature to 300 ° C. or higher, and a feature that is excellent in radiation resistance. Due to these characteristics, the electron-emitting device is expected as a device that complements CMOS (see, for example, Non-Patent Document 1).
電子放出素子としては、ナノサイズの針状の金属陰極構造を有するもの、MIS(Metal/Insulator/Semiconductor)構造およびMIM(Metal/Insulator/Metal)構造を有する平面型のもの等が知られている(例えば、特許文献1〜3、非特許文献2、3参照)。平面型の電子放出素子は、放出電子の安定性が高い、放出電子の直進性が高い、10V以下の低電圧で動作可能、既存の半導体プロセスで作製可能、低真空でも安定動作可能、電子を面放出できる等の特徴を有している。 Known electron-emitting devices include nano-sized needle-shaped metal cathode structures, MIS (Metal / Insulator / Semiconductor) structures, and planar types having MIM (Metal / Insulator / Metal) structures. (For example, refer to Patent Documents 1 to 3, Non-Patent Documents 2 and 3). The planar electron-emitting device has high stability of emitted electrons, high straightness of emitted electrons, can be operated at a low voltage of 10 V or less, can be manufactured by an existing semiconductor process, can be stably operated even at a low vacuum, It has features such as surface release.
このような背景の下、本発明者らは、特許文献4において、上部電極にグラフェンを用いることにより、高効率の電子放出を可能とする電子放出素子(電子源)の構造について開示している。図5は、この電子放出素子400の構成を模式的に示す断面図である。電子放出素子400は、下部電極基板401、絶縁体層402、および電子透過電極層403より構成される。電子透過電極層403の材料には、1層のグラフェンもしくは数層程度のグラファイトが用いられている。絶縁体層402は、その一部分の厚さが5nm〜20nmとなるように形成されており、電子放出面405として機能する。電子放出面以外の部分の絶縁体層402は、通常は電子放出面よりも厚く設計されており、数十から数百nm程度の厚さとなっている。電子透過電極層403のうち、電子放出面405と重ならない部分の上には、電圧を印加するための上部電極層404が形成されている。
Under these circumstances, the present inventors have disclosed a structure of an electron-emitting device (electron source) that enables high-efficiency electron emission by using graphene as an upper electrode in Patent Document 4. . FIG. 5 is a cross-sectional view schematically showing the configuration of the electron-
下部電極基板401と上部電極層404との間に5Vから20V程度の電圧を印加すると、絶縁体層402に形成されるポテンシャル障壁が薄くなり、下部電極基板401中の電子が量子力学的トンネル効果により、絶縁体層402のコンダクションバンドにトンネリングする。絶縁体層402のコンダクションバンドに出た電子は、格子振動の散乱によってエネルギーの一部を失うが、電子透過電極層403の仕事関数より高いエネルギーを有する電子は、電子透過電極層403を通り抜けて真空中に放出される。放出される電子は、印加電圧に対して指数関数的に増加することが知られている。このことは、逆に言うと、電子透過電極層403に印加する電圧が少し下がっただけでも、放出される電子の数が指数関数的に減少することになる。
When a voltage of about 5 V to 20 V is applied between the
下部電極基板401から絶縁体層402へトンネリングする全電流をIcとし、全電流Icのうち電子透過電極層303に回収される電流をIdとし、真空中に放出される電流をIeとすると、Ic=Id+Ieが成り立ち、Ie/Icを電子放出効率という。絶縁体層402に欠陥が存在する場合、トンネリングには依らずに絶縁体層402を流れるリーク電流が存在する。リーク電流はIcを増加させるが、リーク電流を構成する電子はエネルギーを有していないので、放出電流Ieに寄与することはない。したがって、絶縁体層402に欠陥が存在する場合には、電子放出効率が下がることになる。
Assuming that the total current tunneling from the
電子放出面が10mmφ程度の大きい面積を有するデバイス(大面積デバイス)を製造する場合、100μmφ程度の小さい面積を有するデバイスを製造する場合に比べて、歩留まりが著しく低下してしまうことが知られている。本発明者が鋭意研究を重ねた結果、大面積デバイスの歩留まりの低下は、絶縁体層中に存在する欠陥によってリーク電流が増大し、そのリーク電流によって上部電極の電位が下がり、適切な電圧が印加できず、電子放出が妨げられてしまうことに起因していることが明らかとなった。 It is known that when manufacturing a device having a large area with an electron emission surface of about 10 mmφ (large area device), the yield is remarkably reduced as compared with manufacturing a device with a small area of about 100 μmφ. Yes. As a result of intensive research conducted by the present inventors, a decrease in the yield of large area devices is caused by an increase in leakage current due to defects present in the insulator layer. It was clarified that this was caused by the fact that it could not be applied and the electron emission was hindered.
下部電極基板としてシリコン基板を用い、絶縁体層としてシリコン基板に形成される熱酸化膜を用いる場合、熱酸化を行う工程で不純物等に起因して発生する欠陥が問題となるが、シリコン結晶中にはじめから存在する欠陥も問題となる。非特許文献4に開示されているように、通常のシリコン結晶中には、シリコンが溶融状態から冷えて固体になる際に発生する酸素析出物に起因する欠陥が、108個/cm3程度存在する。絶縁体層22の厚さが10nm(=10−6cm)の場合には、1cm2当たりに100個の欠陥が存在することになる。 When a silicon substrate is used as the lower electrode substrate and a thermal oxide film formed on the silicon substrate is used as the insulator layer, defects caused by impurities in the process of thermal oxidation become a problem. In addition, defects existing from the beginning also become a problem. As disclosed in Non-Patent Document 4, in normal silicon crystals, there are about 10 8 defects / cm 3 due to oxygen precipitates generated when silicon cools from a molten state and becomes solid. Exists. When the thickness of the insulator layer 22 is 10 nm (= 10 −6 cm), 100 defects exist per 1 cm 2 .
本発明は上記事情に鑑みてなされたものであり、電子透過電極層に印加される電圧が、欠陥の影響によって低下するのを抑えることが可能な、電子放出素子を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide an electron-emitting device capable of suppressing the voltage applied to the electron-transmissive electrode layer from being lowered due to the influence of defects. .
上記課題を解決するため、本発明は以下の手段を採用している。 In order to solve the above problems, the present invention employs the following means.
(1)本発明の一態様に係る電子放出素子は、金属または半導体からなる下部電極基板と、前記下部電極基板の一方の主面に形成された第一絶縁体層と、前記第一絶縁体層上に形成された電子透過電極層と、前記電子透過電極層上に形成された上部電極層と、を備え、前記第一絶縁体層が上層側に突出部を有し、前記突出部と重なる領域に前記上部電極層が形成されており、各層の積層方向からの平面視において、前記電子透過電極層が、前記第一絶縁体層に含まれる欠陥部と重なる位置に貫通孔を有する。 (1) An electron-emitting device according to an aspect of the present invention includes a lower electrode substrate made of a metal or a semiconductor, a first insulator layer formed on one main surface of the lower electrode substrate, and the first insulator An electron transmissive electrode layer formed on the layer; and an upper electrode layer formed on the electron transmissive electrode layer, wherein the first insulator layer has a protrusion on the upper layer side, and the protrusion The upper electrode layer is formed in an overlapping region, and the electron transmission electrode layer has a through hole at a position overlapping with a defect portion included in the first insulator layer in plan view from the stacking direction of each layer.
(2)前記(1)に記載の電子放出素子において、前記欠陥部が、単数の欠陥からなる第1欠陥部、複数の欠陥からなる第二欠陥部のいずれかであり、前記積層方向からの平面視において、前記貫通孔が、前記第一欠陥部からの距離が1μm以下となる領域、または、前記二欠陥部からの距離が1μm以下となる領域と重なっていることが好ましい。 (2) In the electron-emitting device according to (1), the defect portion is any one of a first defect portion including a single defect and a second defect portion including a plurality of defects. In plan view, it is preferable that the through hole overlaps a region where the distance from the first defect portion is 1 μm or less or a region where the distance from the two defect portions is 1 μm or less.
(3)前記(1)または(2)のいずれかに記載の電子放出素子において、前記貫通孔の内部に第二絶縁体層が形成されていてもよい。 (3) In the electron-emitting device according to any one of (1) and (2), a second insulator layer may be formed inside the through hole.
(4)本発明の一態様に係る電子放出素子の製造方法は、前記(1)〜(3)のいずれか一つに記載の電子放出素子の製造方法であって、前記下部電極基板の一方の主面に、電子放出領域を他の領域より薄くした第一絶縁体層を形成する工程と、前記第一絶縁体層上に電子透過電極層を形成する工程と、前記電子透過電極層のうち、前記他の領域と重なる部分の上に上部電極層を形成する工程と、前記下部電極基板と前記上部電極層との間に電圧を印加する工程と、を有する。 (4) The method for manufacturing an electron-emitting device according to one aspect of the present invention is the method for manufacturing an electron-emitting device according to any one of (1) to (3), wherein one of the lower electrode substrates is provided. Forming a first insulator layer in which the electron emission region is thinner than other regions, forming an electron transmissive electrode layer on the first insulator layer, and Among them, the method includes a step of forming an upper electrode layer on a portion overlapping with the other region, and a step of applying a voltage between the lower electrode substrate and the upper electrode layer.
本発明の電子放出素子では、電子透過電極層が、絶縁体層中の欠陥と重なる領域を避けて形成されており、欠陥を経由したリーク電流の発生を抑えることができる。したがって、本発明の電子放出素子では、電子透過電極層に印加される電圧が、欠陥の影響によって低下するのを抑えることができる。 In the electron-emitting device of the present invention, the electron transmissive electrode layer is formed so as to avoid a region overlapping with a defect in the insulator layer, and generation of a leak current via the defect can be suppressed. Therefore, in the electron-emitting device of the present invention, it is possible to suppress the voltage applied to the electron transmission electrode layer from being lowered due to the influence of defects.
以下、本発明を適用した実施形態に係る電子放出素子について、図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。 Hereinafter, an electron-emitting device according to an embodiment to which the present invention is applied will be described in detail with reference to the drawings. In addition, in the drawings used in the following description, in order to make the features easy to understand, there are cases where the portions that become the features are enlarged for the sake of convenience, and the dimensional ratios of the respective components are not always the same as the actual ones. Absent. In addition, the materials, dimensions, and the like exemplified in the following description are examples, and the present invention is not limited to them, and can be appropriately changed and implemented without changing the gist thereof.
<第一実施形態>
(電子放出素子)
図1(a)は、本発明の第一実施形態に係る電子放出素子100を、上部電極層側から見た平面図である。図1(b)は、図1(a)の電子放出素子100のAA’線における断面図である。電子放出素子100は、下部電極基板101と、下部電極基板の一方の主面101aに形成された第一絶縁体層102と、第一絶縁体層102上に形成された電子透過電極層103と、電子透過電極層103上に形成された上部電極層104と、を備えている。
<First embodiment>
(Electron emitting device)
FIG. 1A is a plan view of the electron-emitting
下部電極基板101は、金属または半導体の材料からなる。金属の材料としては、例えば、金、銀、アルミニウム、チタン等が挙げられる。半導体の材料としては、例えば、シリコン等が挙げられる。半導体の材料を用いる場合、電子を放出しやすくする観点から、高ドープのn型シリコン等を選択することが望ましい。
The
第一絶縁体層102は、下部電極基板の一方の主面101aのほぼ全体を覆うように形成されている。第一絶縁体層102の材料としては、例えば、SiO2、Al2O3、TiO2等が挙げられる。
The
第一絶縁体層102は、電子放出素子100を動作させた際の電子放出領域105に薄膜部を有し、電子放出領域を除いた領域において、上層側(電子透過電極層103側)に突出部102aを有する。第一絶縁体層102は、突出部102aを有する領域において、電子放出領域より厚く形成されている。
The
第一絶縁体層102の薄膜部の厚さは、5nm〜30nmであることが望ましく、5〜15nmであればより望ましい。また、突出部102aを有する厚膜部における第一絶縁体層102の厚さは、100nm〜1000nmであることが望ましく、100nm〜500nmであればより望ましい。
The thickness of the thin film portion of the
薄膜部を薄く形成することにより、下部電極基板101から放出される電子が、第一絶縁体層102において散乱されるのを抑えることができる。さらに、薄膜部をトンネリングしようとする放出電子にとって、エネルギー障壁が小さくなるため、トンネリングに必要な電圧を低くすることができる。
By forming the thin film portion thin, it is possible to suppress scattering of electrons emitted from the
第一絶縁体層102の内部には、単数または複数の欠陥部Pが存在する。この欠陥部Pには、下部電極基板101に存在する欠陥に起因し、第一絶縁体層102の形成初期の段階で発生する初期欠陥、第一絶縁体層102の形成過程において、様々なプロセス条件に起因して発生するプロセス欠陥等が含まれる。これらの欠陥の存在は、原子間力顕微鏡(AFM)等を用いて確認することができる。
Inside the
電子透過電極層103は、少なくとも第一絶縁体層102の薄膜部のうち欠陥部Pを除いた部分の表面、望ましくは第一絶縁体層102の表面全体のうち欠陥部Pを除いた大部分を覆うように形成されている。電子透過電極層103は、高い電子透過性能を有するように薄く形成されていることが望ましく、厚さが7nm以下であることがより望ましく、原子一層分程度であればさらに望ましい。
The electron
各層の積層方向Lからの平面視において、電子透過電極層103は、第一絶縁体層102に含まれる欠陥部Pおよびその近傍と重なる位置に、貫通孔103aを有する。本実施形態では、欠陥部Pのそれぞれが、単数の欠陥からなる第1欠陥部P1であるとする。積層方向Lからの平面視において、貫通孔103aは、第一欠陥部P1からの距離が約1μm以下となる略円形の領域と重なっている。
In a plan view from the stacking direction L of each layer, the electron
また、電子透過電極層103は、電気抵抗が高いことが望ましく、シート抵抗が10kΩ/□程度であればより望ましい。このような電気抵抗を満足するように、第一絶縁体層102の段差のある領域をひずみやシワを生じさせることなく覆うために、電子透過電極層103は、単結晶よりも多結晶で構成される方が望ましく、1つの結晶の大きさ(グレインサイズ)が、200nmから500nm程度であることが望ましい。
The electron
電子透過電極層103の材料としては、例えば、電子の透過確率が高く、電気抵抗が高い多結晶のグラフェン、グラファイト等が挙げられる。
Examples of the material of the electron
上部電極(コンタクト電極)層104は、放出電子の透過を阻害しないように、電子放出領域外、すなわち、第一絶縁体層の突出部102aを有する領域の上に形成されている。第一絶縁体層の突出部102aと上部電極層104との間には、電子透過電極層103が挟まれる場合もある。上部電極層104は、電子透過電極103への通電をサポートするのものであり、かつ、後述するように、欠陥の影響による電位低下を抑えるものである。
The upper electrode (contact electrode)
上部電極層104の材料としては、高い導電性を有するものであればよく、例えば、金、銀、アルミニウム、クロム、チタン、ニッケル、またはこれらの積層体等が挙げられる。
The material of the
(電子放出素子の製造方法)
電子放出素子100の製造方法の一例について、図2(a)〜(f)を用いて説明する。電子放出素子100は、主に、次の工程(A)〜(F)を経て製造することができる。
(Method for manufacturing electron-emitting device)
An example of a method for manufacturing the electron-emitting
(A)まず、図2(a)に示すように、下部電極基板101の一方の主面101aに、十分な絶縁性能を有する厚さ(300nm程度)の第一絶縁体層(絶縁膜)102を形成する。第一絶縁体層102の形成方法としては、特に制限されることはないが、例えば、熱酸化法、化学気相合成(CVD)法、陽極酸化法等が挙げられる。
(A) First, as shown in FIG. 2A, a first insulator layer (insulating film) 102 having a sufficient thickness (about 300 nm) having a sufficient insulating performance is formed on one
例えば、下部電極基板101に高ドープのn型シリコンを用いた場合には、n型シリコン基板の表面を800℃〜1100℃程度の高温で熱酸化処理することにより、第一絶縁体層102として緻密なSiO2膜を形成することができる。また、下部電極基板101にアルミニウム基板を用いた場合には、アルミニウム基板の表面を陽極酸化することにより、第一絶縁体層102としてアルミナ層を形成することができる。あるいは、公知のスパッタ等の方法で第一絶縁体層102を形成してもよい。
For example, when highly doped n-type silicon is used for the
(B)次に、第一絶縁体層102のうち、電子放出領域105と重なる部分102Bをエッチングし、図2(b)に示すように、下部電極基板の一方の主面101aを露出させる。エッチングする方法としては、下地となる下部電極基板101に対してダメージを与えない方法が望ましく、例えば、緩衝フッ酸によるエッチングが挙げられる。
(B) Next, a
(C)次に、工程(B)を経た被処理体に対し、可能な限り欠陥を減らすためにRCA洗浄等の洗浄処理を行った上で、熱酸化を行い、図2(c)に示すように、下部電極基板の一方の主面101aの露出した部分に、第一絶縁体層の薄膜部分102C(102)を形成する。ここでの熱酸化は、例えば電気炉等を用いて行うことができ、処理温度、処理時間については、形成される第一絶縁体層102Cの厚さが、4nm〜20nm程度になるように調整することが望ましい。
(C) Next, the object subjected to the step (B) is subjected to a cleaning process such as RCA cleaning in order to reduce defects as much as possible, and then subjected to thermal oxidation, as shown in FIG. As described above, the
第一絶縁体層102Cが4nmよりも薄い場合には、下部電極基板101とこの後に形成する電子透過電極層103との間に、十分な電圧を印加する前にトンネル電流が流れる。電子透過電極層103の電位が仕事関数よりも低い状態でトンネル電流が流れても、トンネル電流中の電子はエネルギーが低く、電子透過電極層103を透過することができないので、その分の電子放出が得られない。したがって、第一絶縁体層102Cの厚さは4nm以上であることが望ましい。
When the
第一絶縁体層102Cが20nmよりも厚い場合には、トンネリングした電子の第一絶縁体層102C中での移動距離が長くなり、移動の間に格子振動の散乱の影響を受けてエネルギーを失ってしまう。したがって、この場合にも仕事関数以上のエネルギーを有する電子が減ってしまい、電子放出効率が悪くなる。本発明者らが研究を重ねた結果によれば、第一絶縁体層102Cの厚さは、20nm以下であることが望ましく、10nm以下であればより望ましい。
When the
工程(C)を経た時点で、第一絶縁体層102は、電子放出領域105が他の領域より薄くなっている。言い換えると、第一絶縁体層102は、電子放出領域と重なる薄膜部分102Cと、後で形成される上部電極と重なる厚膜部分102Aとで構成され、両者の間に段差が形成された状態となる。厚膜部分102Aは、図1に示す突出部102aに相当する。
At the time when the step (C) is performed, the
(D)次に、ガリウム蒸気とメタンガスの混合雰囲気に曝すことにより、図2(d)に示すように、工程(C)を経て形成されている第一絶縁体層102上に、電子透過電極層103を形成する。処理温度、処理時間については、形成される電子透過電極層103の厚さが、0.3nm〜10nm程度になるように調整することが望ましい。
(D) Next, by exposing to a mixed atmosphere of gallium vapor and methane gas, as shown in FIG. 2 (d), an electron transmission electrode is formed on the
(E)次に、図2(e)に示すように、電子透過電極層103の表面のうち、第一絶縁体層102の厚膜部分102Aと重なる位置にのみ、上部電極104を形成する。
(E) Next, as shown in FIG. 2 (e), the
上部電極104の形成方法としては、二通りの方法が考えられる。一つは、全面に上部電極層104を構成する金属の膜を形成した後、電子放領域105と重なる部分のみを、フォトリソグラフィーを用いてパターンニング・エッチングする方法である。もう一つは、フォトリソグラフィーにより電子放出領域105上にフォトレジストを塗布した上で、上部電極層104を構成する金属の膜を形成し、最後にフォトレジストを溶液で溶かして、上部電極層104の上の金属の膜をリフトオフする方法である。
There are two possible methods for forming the
どちらの方法でも構わないが、電子透過電極層103の電子放出領域105と重なる部分は非常に薄いので、エッチングを行う際に、この部分にダメージが入らないようにする。例えば、電子透過電極層103がグラフェン、グラファイトからなる場合には、これをエッチングしないような酸・アルカリ等を用いる方法が挙げられる。プラズマ等によるドライエッチングは行わないことが望ましい。
Either method may be used, but the portion of the electron
一方、リフトオフによる方法では、電子放出領域105と重なる部分に塗布したフォトレジストを完全に除去することが望ましい。フォトレジストの有機物成分が電子放出面上に残渣として残っていると、電子放出効率が低下する。本発明者らが行った実験では、有機溶剤によりフォトレジストを除去した後、真空中にて約300℃で加熱することにより、有機物成分の残らない正常な電子放出面が得られている。
On the other hand, in the lift-off method, it is desirable to completely remove the photoresist applied to the portion overlapping the
上部電極層104の材料については、特に制限はされないが、電子透過電極層103がグラフェン、グラファイトからなる場合、それに対する付着力の強い材料であることが望ましく、例えば、グラフェンの膜を形成する際の触媒金属、具体的には、鉄、コバルト、ニッケル等が挙げられる。その他にも、一般的に付着力の強い材料、例えば、クロム、チタン等も挙げられる。上部電極104は、グラフェンに接する部分にのみ、これらの金属の膜を薄く形成し、その上に他の金属の膜を形成したような、二層構造を有するものであってもよい。
The material of the
(F)最後に、工程(E)を経た被処理体において、下部電極基板101と上部電極層104との間に、10V〜20V程度の高めの電圧を印加する。これにより、電子透過電極層103のうち、欠陥部Pと重なる部分103bのみにリーク電流が流れ、この部分103bが局所的に加熱されて導電性を失う。印加する電圧によっては、この部分103bを消失させることもできる。図1(b)では、部分103bが消失した場合の状態を例示しているが、図2(f)では、部分103bを消失せずに導電性を失った場合の状態を例示している。工程(A)〜(F)を経ることにより、本実施形態の電子放出素子100を得ることができる。
(F) Finally, a higher voltage of about 10V to 20V is applied between the
以上のように、本実施形態に係る電子放出素子100では、電子透過電極層103が、第一絶縁体層102中の欠陥と重なる領域を避けて形成されており、欠陥を経由したリーク電流の発生を抑えることができる。したがって、本実施形態に係る電子放出素子100では、電子透過電極層103に印加される電圧が、欠陥の影響によって低下するのを抑えることができる。
As described above, in the electron-emitting
<第二実施形態>
図3(a)は、本発明の第二実施形態に係る電子放出素子200を、上部電極層側から見た平面図である。図3(b)は、図3(a)の電子放出素子200のAA’線における断面図である。
<Second embodiment>
FIG. 3A is a plan view of the electron-emitting
電子放出素子200の第一絶縁体層102中には、欠陥部Pとして、単数の欠陥からなる第一欠陥部P1と複数の欠陥(欠陥群)からなる第2欠陥部P2の両方が存在している。それに合わせて、電子透過電極層103には、第一欠陥部P1、第二欠陥部P2と重なるそれぞれの位置に、貫通孔103aが形成されている。その他の構成については、上述した電子放出素子100の構成と同様であり、電子放出素子100と同等の効果を奏することができる。電子放出素子100と同じ構成箇所については、形状の違いによらず、同じ符号で示している。
During the
積層方向Lからの平面視において、貫通孔103aは、第一欠陥部P1からの距離が1μm以下となる領域、または、第二欠陥部P2からの距離が1μm以下となる領域と重なっていることが望ましい。この場合、第一欠陥部P1同士の距離、第二欠陥部P2同士の距離、第一欠陥部P1と第二欠陥部P2との距離は、いずれも1μmより大きいとする。そして、第二欠陥部P2を構成する複数の欠陥同士の距離は、1μm未満であるとする。
In plan view from the stacking direction L, the through
なお、第一実施形態では、欠陥部Pのそれぞれが第1欠陥部P1である場合について例示し、本実施形態では、欠陥部Pのそれぞれが、第1欠陥部P1か第2欠陥部P2のいずれかである場合について例示したが、欠陥部Pのそれぞれが第2欠陥部P2であってもよい。 In the first embodiment, the case where each of the defect portions P is the first defect portion P 1 is exemplified, and in the present embodiment, each of the defect portions P is the first defect portion P 1 or the second defect portion. Although the case where it is any one of P 2 is illustrated, each of the defect portions P may be the second defect portion P 2 .
<第三実施形態>
図4は、本発明の第三実施形態に係る電子放出素子300の断面図である。電子放出素子300では、電子透過電極層の貫通孔103aの内部に第二絶縁体層106が形成されている。その他の構成については、上述した電子放出素子100の構成と同様であり、電子放出素子100と同等の効果を奏することができる。電子放出素子100と同じ構成箇所については、形状の違いによらず、同じ符号で示している。
<Third embodiment>
FIG. 4 is a cross-sectional view of an electron-emitting
第二絶縁体層106の材料としては、例えば、SiO2、Al2O3、TiO2等が挙げられる。第二絶縁体層106の材料は、第一絶縁体層102の材料と同じであってもよいし、異なっていてもよい。第二絶縁体層106は、CVD法、スッパリング法等の公知の方法を用いて形成することができる。
Examples of the material of the
100、200、300、400・・・電子放出素子
101、401・・・下部電極基板
102、402・・・第一絶縁体層
102a・・・突出部
102A・・・厚膜部分
102B・・・第一絶縁体層のエッチング部分
102C・・・薄膜部分
103、403・・・電子透過電極層
103a・・・貫通孔
103b・・・欠陥部と重なる部分
104、404・・・上部電極層102a・・・突出部
105、405・・・電子放出領域
106・・・第二絶縁体層
L・・・積層方向
P・・・欠陥部
P1・・・第一欠陥部
P2・・・第二欠陥部
100, 200, 300, 400 ... electron-emitting
Claims (4)
前記下部電極基板の一方の主面に形成された第一絶縁体層と、
前記第一絶縁体層上に形成された電子透過電極層と、
前記電子透過電極層上に形成された上部電極層と、を備え、
前記第一絶縁体層が上層側に突出部を有し、前記突出部と重なる領域に前記上部電極層が形成されており、
各層の積層方向からの平面視において、前記電子透過電極層が、前記第一絶縁体層に含まれる欠陥部と重なる位置に貫通孔を有することを特徴とする電子放出素子。 A lower electrode substrate made of metal or semiconductor;
A first insulator layer formed on one main surface of the lower electrode substrate;
An electron transmissive electrode layer formed on the first insulator layer;
An upper electrode layer formed on the electron transmissive electrode layer,
The first insulator layer has a protrusion on the upper layer side, and the upper electrode layer is formed in a region overlapping the protrusion,
An electron-emitting device, wherein the electron-transmissive electrode layer has a through hole at a position overlapping with a defect portion included in the first insulator layer in a plan view from the stacking direction of each layer.
前記積層方向からの平面視において、前記貫通孔が、前記第一欠陥部からの距離が1μm以下となる領域、または、前記二欠陥部からの距離が1μm以下となる領域と重なっていることを特徴とする請求項1に記載の電子放出素子。 The defect part is either a first defect part consisting of a single defect or a second defect part consisting of a plurality of defects,
In a plan view from the stacking direction, the through hole overlaps a region where the distance from the first defect portion is 1 μm or less or a region where the distance from the two defect portions is 1 μm or less. The electron-emitting device according to claim 1.
前記下部電極基板の一方の主面に、電子放出領域を他の領域より薄くした第一絶縁体層を形成する工程と、
前記第一絶縁体層上に電子透過電極層を形成する工程と、
前記電子透過電極層のうち、前記他の領域と重なる部分の上に上部電極層を形成する工程と、
前記下部電極基板と前記上部電極層との間に電圧を印加する工程と、を有することを特徴とする電子放出素子の製造方法。 A method for manufacturing an electron-emitting device according to any one of claims 1 to 3,
Forming a first insulator layer having an electron emission region thinner than the other region on one main surface of the lower electrode substrate;
Forming an electron transmissive electrode layer on the first insulator layer;
A step of forming an upper electrode layer on a portion of the electron transmissive electrode layer that overlaps with the other region;
And a step of applying a voltage between the lower electrode substrate and the upper electrode layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018109822A JP7097580B2 (en) | 2018-06-07 | 2018-06-07 | Electron emitting device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018109822A JP7097580B2 (en) | 2018-06-07 | 2018-06-07 | Electron emitting device and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019212567A true JP2019212567A (en) | 2019-12-12 |
JP7097580B2 JP7097580B2 (en) | 2022-07-08 |
Family
ID=68845418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018109822A Active JP7097580B2 (en) | 2018-06-07 | 2018-06-07 | Electron emitting device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7097580B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05342995A (en) * | 1992-06-08 | 1993-12-24 | Olympus Optical Co Ltd | Mis type cold cathode electron emitting apparatus |
JPH0757620A (en) * | 1993-07-26 | 1995-03-03 | Samsung Display Devices Co Ltd | Micro-chip, field emission array and preparation thereof |
JPH11297190A (en) * | 1998-04-10 | 1999-10-29 | Matsushita Electric Ind Co Ltd | Laminated electron emitting element and image display device |
JP2006065172A (en) * | 2004-08-30 | 2006-03-09 | Hitachi Ltd | Display substrate |
JP2013037784A (en) * | 2011-08-03 | 2013-02-21 | Sharp Corp | Electron emission element and manufacturing method thereof |
JP2017045639A (en) * | 2015-08-27 | 2017-03-02 | 国立大学法人 筑波大学 | Graphene film, electron permeable electrode and electron emission element |
-
2018
- 2018-06-07 JP JP2018109822A patent/JP7097580B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05342995A (en) * | 1992-06-08 | 1993-12-24 | Olympus Optical Co Ltd | Mis type cold cathode electron emitting apparatus |
JPH0757620A (en) * | 1993-07-26 | 1995-03-03 | Samsung Display Devices Co Ltd | Micro-chip, field emission array and preparation thereof |
JPH11297190A (en) * | 1998-04-10 | 1999-10-29 | Matsushita Electric Ind Co Ltd | Laminated electron emitting element and image display device |
JP2006065172A (en) * | 2004-08-30 | 2006-03-09 | Hitachi Ltd | Display substrate |
US20060205103A1 (en) * | 2004-08-30 | 2006-09-14 | Takuo Tamura | Methods for repairing and manufacturing display device |
JP2013037784A (en) * | 2011-08-03 | 2013-02-21 | Sharp Corp | Electron emission element and manufacturing method thereof |
JP2017045639A (en) * | 2015-08-27 | 2017-03-02 | 国立大学法人 筑波大学 | Graphene film, electron permeable electrode and electron emission element |
Also Published As
Publication number | Publication date |
---|---|
JP7097580B2 (en) | 2022-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10804061B2 (en) | Surface-tunneling micro electron source and array and realization method thereof | |
JP2017045639A (en) | Graphene film, electron permeable electrode and electron emission element | |
TW558733B (en) | Display device | |
JP4611228B2 (en) | Field electron emission device and manufacturing method thereof | |
JP4703270B2 (en) | Electronic devices using nanostructures | |
JP7097580B2 (en) | Electron emitting device and its manufacturing method | |
JP2006294387A (en) | Nanocarbon emitter and its manufacturing method | |
JP2900837B2 (en) | Field emission type cold cathode device and manufacturing method thereof | |
JP7057972B2 (en) | Electron emission element | |
JP4988369B2 (en) | Method for manufacturing carbon nanotube transistor | |
JP2005515584A (en) | Silicon-based dielectric tunnel emitter | |
JP7254287B2 (en) | ELECTRON-EMITTING DEVICE AND MANUFACTURING METHOD THEREOF, HYDROGEN PRODUCTION APPARATUS, AND METHOD OF MANUFACTURING HYDROGEN | |
JP2005310724A (en) | Field emission type electron source and manufacturing method for it | |
JPH11144607A (en) | Structure of mim or mis electron source and manufacture thereof | |
JP2017183180A (en) | Field emission element and device including field emission element | |
JP2763219B2 (en) | Field emission type electronic device | |
JP4168989B2 (en) | Electron source for electron beam exposure | |
WO2023105899A1 (en) | Field emission element and method for producing same | |
JP3985445B2 (en) | Manufacturing method of field emission electron source | |
US20220406556A1 (en) | Electron source for generating an electron beam | |
US20070262320A1 (en) | Electron emitter and the method of manufacturing the same apparatus | |
JP2010067398A (en) | Electron beam apparatus | |
JP2007227407A (en) | Tunnel junction element, and manufacturing method thereof | |
Deka | Design, Development and Applications of Portable Field Emission Devices | |
JP4093997B2 (en) | Anodizing method for improving electron emission in electronic devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180726 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7097580 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |