JP2019208303A - Gate driving circuit and power conversion device - Google Patents

Gate driving circuit and power conversion device Download PDF

Info

Publication number
JP2019208303A
JP2019208303A JP2018101708A JP2018101708A JP2019208303A JP 2019208303 A JP2019208303 A JP 2019208303A JP 2018101708 A JP2018101708 A JP 2018101708A JP 2018101708 A JP2018101708 A JP 2018101708A JP 2019208303 A JP2019208303 A JP 2019208303A
Authority
JP
Japan
Prior art keywords
gate
gate current
current
value
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018101708A
Other languages
Japanese (ja)
Other versions
JP7134714B2 (en
Inventor
恒毅 河村
Tsunenori Kawamura
恒毅 河村
光浩 沼崎
Mitsuhiro Numazaki
光浩 沼崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2018101708A priority Critical patent/JP7134714B2/en
Publication of JP2019208303A publication Critical patent/JP2019208303A/en
Application granted granted Critical
Publication of JP7134714B2 publication Critical patent/JP7134714B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

To provide a gate driving circuit in which consumption power and consumption current are suppressed, heat generated in the gate driving circuit is reduced, and downsizing is achieved.SOLUTION: A gate driving circuit according to an embodiment drives a switching element by applying a gate voltage to a gate terminal of the switching element. The gate driving circuit includes a gate current detection unit that detects the value of the gate current flowing to the gate terminal, and a gate current control unit that, on the basis of a predetermined gate current reference value, blocks the gate current when the gate current value has exceeded the gate current reference value, and supplies the gate current when the gate current value is equal to or lower than the gate current reference value.SELECTED DRAWING: Figure 2

Description

本発明は、ゲート駆動回路及び電力変換装置に関する。   The present invention relates to a gate drive circuit and a power conversion device.

近年、大電力が必要とされる半導体電力変換装置におけるスイッチング素子としては、主にＩＧＢＴが使用されている。
ＩＧＢＴにおいては、ゲート電極に正負の電圧信号を印加することでオン／オフが制御される。ＩＧＢＴによる電力変換装置では、電力変換対象となる電圧・電流クラスにもよるが、そのスイッチング周波数としては、１ｋＨｚ〜２ｋＨｚ程度が一般的であった。ゲートを制御する正負の電圧信号を生成する回路としては、ｎｐｎトランジスタとｐｎｐトランジスタを組み合わせ、またその出力に抵抗器（一般にゲート抵抗と呼ばれる）を接続して、ゲート電極（コンデンサと等価と考えることができる）への充電電流を制限するのが一般的であった。 In recent years, IGBTs are mainly used as switching elements in semiconductor power conversion devices that require high power.
In the IGBT, on / off is controlled by applying positive and negative voltage signals to the gate electrode. In the power conversion device by IGBT, although it depends on the voltage / current class to be converted into power, the switching frequency is generally about 1 kHz to 2 kHz. As a circuit for generating a positive / negative voltage signal for controlling the gate, an npn transistor and a pnp transistor are combined, and a resistor (generally referred to as a gate resistor) is connected to an output thereof, and a gate electrode (equivalent to a capacitor is considered) It was common to limit the charging current.

一方、最近では、ＳｉＣ（シリコンカーバイド）などのワイドギャップ半導体の開発が実用化段階に入っており、従来のＳｉ（シリコン）を用いたスイッチング素子より高耐圧化が可能になったため、従来はＩＧＢＴを使っていた分野にもＭＯＳＦＥＴを適用することが可能となった。   On the other hand, the development of wide gap semiconductors such as SiC (silicon carbide) has recently been put into practical use, and it has become possible to achieve higher breakdown voltage than conventional switching elements using Si (silicon). It has become possible to apply MOSFETs to the fields where the devices have been used.

特開２０１７−１６９３４４号公報JP 2017-169344 A

しかしながら、単純にスイッチング素子だけを置き換えた場合、スイッチング周波数を上げるほど、ゲート抵抗での消費電力が増え、より電力容量の大きな抵抗器を使用しなければならなくなるとともに、ゲート駆動回路の消費電流増大によりゲート駆動回路電源の容量も増大する虞があった。   However, if only the switching element is replaced, the higher the switching frequency, the more power is consumed at the gate resistance, and a resistor with a larger power capacity must be used, and the current consumption of the gate drive circuit increases. As a result, the capacity of the gate drive circuit power supply may increase.

上記課題を達成するために本発明は、ゲート駆動回路における消費電力及び消費電流を抑制し、ゲート駆動回路における発熱を低減し、小型化を図ることが可能なゲート駆動回路及び電力変換装置を提供することを目的としている。   To achieve the above object, the present invention provides a gate drive circuit and a power conversion device capable of suppressing power consumption and current consumption in a gate drive circuit, reducing heat generation in the gate drive circuit, and reducing the size. The purpose is to do.

実施形態のゲート駆動回路は、スイッチング素子のゲート端子にゲート電圧を印加してスイッチング素子を駆動するゲート駆動回路であって、ゲート端子に流れ込むゲート電流値を検出するゲート電流検出部と、所定のゲート電流基準値に基づいて、ゲート電流値が前記ゲート電流基準値を超えた場合にゲート電流を遮断し、ゲート電流値がゲート電流基準値以下の場合にゲート電流の供給を行うゲート電流制御部と、を備える。   The gate drive circuit of the embodiment is a gate drive circuit that drives the switching element by applying a gate voltage to the gate terminal of the switching element, and includes a gate current detection unit that detects a gate current value flowing into the gate terminal, Based on the gate current reference value, the gate current control unit cuts off the gate current when the gate current value exceeds the gate current reference value and supplies the gate current when the gate current value is equal to or less than the gate current reference value And comprising.

図１は、実施形態の鉄道車両用の電力変換装置の概要構成図である。Drawing 1 is an outline lineblock diagram of a power converter for rail cars of an embodiment. 図２は、ゲート駆動回路の構成例の説明図である。FIG. 2 is an explanatory diagram of a configuration example of the gate drive circuit. 図３は、ゲート駆動回路の動作説明図である。FIG. 3 is an operation explanatory diagram of the gate drive circuit.

次に図面を参照して実施形態について詳細に説明する。
図１は、実施形態の鉄道車両用の電力変換装置の概要構成図である。
電力変換装置１０は、直流架線（直流き電線）１１から直流電力が供給されるパンタグラフ１２と、線路１３を介して接地された車輪１４と、の間の電流経路に開放接触器（遮断器）１５が直列に接続されている。 Next, embodiments will be described in detail with reference to the drawings.
Drawing 1 is an outline lineblock diagram of a power converter for rail cars of an embodiment.
The power converter 10 has an open contactor (breaker) in a current path between a pantograph 12 to which DC power is supplied from a DC overhead wire (DC feeder) 11 and a wheel 14 grounded via a line 13. 15 are connected in series.

さらに開放接触器１５の後段には、入力直流電圧を昇圧する昇圧チョッパ１６（非絶縁型昇圧チョークコンバータ）１６が接続されている。
ここで、昇圧チョッパ１６は、開放接触器１５に直列に接続されたコイル（チョッパリアクトル）３１と、制御部２２の制御下でチョッピング動作を行うスイッチング素子３２と、逆流防止ダイオード３３と、を備えている。
さらに昇圧チョッパ１６の後段には、昇圧チョッパ１６の出力である昇圧後の直流電力を交流電力に変換して出力するインバータ１７が接続されている。 Further, a boost chopper 16 (non-insulated boost choke converter) 16 that boosts the input DC voltage is connected to the subsequent stage of the open contactor 15.
Here, the step-up chopper 16 includes a coil (chopper reactor) 31 connected in series to the open contactor 15, a switching element 32 that performs a chopping operation under the control of the control unit 22, and a backflow prevention diode 33. ing.
Further, an inverter 17 that converts the boosted DC power, which is the output of the boost chopper 16, into AC power and outputs the AC power is connected to the subsequent stage of the boost chopper 16.

また、インバータ１７は、出力端子から出力する交流電力の周波数を商用電源の周波数（５０Ｈｚあるいは６０Ｈｚ）のｎ倍（ｎ：２以上の整数、実際には、数倍から数十倍）とする。   Further, the inverter 17 sets the frequency of the AC power output from the output terminal to n times (n: an integer of 2 or more, actually several times to several tens times) of the frequency (50 Hz or 60 Hz) of the commercial power source.

インバータ１７の出力端子には、インバータ１７の出力電圧をさらに昇圧して出力する（絶縁）トランス１８の一次側端子が接続されている。
また、インバータ１７は、直列接続されたスイッチング素子３４（上アーム）及びスイッチング素子３５（下アーム）並びに直列接続されたスイッチング素子３６（上アーム）及びスイッチング素子３７（下アーム）を備えている。ここで、スイッチング素子３４〜３７は、例えば、シリコン（Ｓｉ）と比較して、ワイドバンドギャップの材料であるガリウムナイトライド（ＧａＮ：窒化ガリウム）半導体で形成されている。
トランス１８の二次側端子には、トランス１８が出力した交流電力の全波整流を行って再び直流電力とするダイオード整流器１９が接続されている。 The output terminal of the inverter 17 is connected to the primary side terminal of the transformer 18 that further boosts and outputs the output voltage of the inverter 17 (insulation).
The inverter 17 includes a switching element 34 (upper arm) and a switching element 35 (lower arm) connected in series, and a switching element 36 (upper arm) and a switching element 37 (lower arm) connected in series. Here, the switching elements 34 to 37 are made of, for example, a gallium nitride (GaN: gallium nitride) semiconductor, which is a material having a wide band gap as compared with silicon (Si).
The secondary side terminal of the transformer 18 is connected to a diode rectifier 19 that performs full-wave rectification of the AC power output from the transformer 18 to obtain DC power again.

ダイオード整流器１９は、上アームを構成するダイオード４１、４２と、下アームを構成するダイオード４３、４４と、を備え、ダイオード４１及びダイオード４３は直列接続され、ダイオード４２及びダイオード４４は、直列接続されている。   The diode rectifier 19 includes diodes 41 and 42 constituting an upper arm and diodes 43 and 44 constituting a lower arm. The diode 41 and the diode 43 are connected in series, and the diode 42 and the diode 44 are connected in series. ing.

さらにダイオード整流器１９の後段には、フィルタコンデンサ２０と、直流を三相交流に変換する三相インバータ２１と、を備えている。   Further, a diode capacitor rectifier 19 is provided with a filter capacitor 20 and a three-phase inverter 21 that converts direct current into three-phase alternating current.

さらに電力変換装置１０は、当該電力変換装置１０全体の制御を行う制御部２２と、昇圧チョッパ１６の入力電流を検出し、第１検出信号ＳＤ１を制御部２２に出力する第１電流検出器２３と、三相インバータ２１の各相の出力電流をそれぞれ検出し、第２検出信号ＳＤ２Ａ〜ＳＤ２Ｃを制御部２２に出力する３個の第２電流検出器２４Ａ〜２４Ｃと、を備えている。   Furthermore, the power conversion device 10 detects the input current of the control unit 22 that controls the entire power conversion device 10 and the step-up chopper 16, and outputs the first detection signal SD1 to the control unit 22. And three second current detectors 24 </ b> A to 24 </ b> C that detect the output currents of the respective phases of the three-phase inverter 21 and output the second detection signals SD <b> 2 </ b> A to SD <b> 2 </ b> C to the control unit 22.

この場合において、３個の第２電流検出器２４Ａ〜２４Ｃは、三相インバータ２１を設ける場合に三相インバータ６０を制御するために一般的に設けられるものである。なお、第２電流検出器は、３個設ける必要は無く、２個でも同様に適用が可能である。この場合には、第２電流検出器を設けていない相については、二つの第２電流検出器の検出電流の差として電流を検出するようにする。
さらにまた電力変換装置１０は、制御部２２の制御下で三相インバータ２１を構成しているスイッチング素子を駆動するゲート駆動部２５を備えている。 In this case, the three second current detectors 24 </ b> A to 24 </ b> C are generally provided to control the three-phase inverter 60 when the three-phase inverter 21 is provided. In addition, it is not necessary to provide three second current detectors, and two second current detectors can be similarly applied. In this case, for the phase not provided with the second current detector, the current is detected as the difference between the detected currents of the two second current detectors.
Furthermore, the power conversion device 10 includes a gate drive unit 25 that drives the switching elements constituting the three-phase inverter 21 under the control of the control unit 22.

ここで、三相インバータ２１及びゲート駆動部２５の構成について説明する。
三相インバータ２１は、直列接続されたスイッチング素子６１（上アーム）及びスイッチング素子６２（下アーム）、直列接続されたスイッチング素子６３（上アーム）及びスイッチング素子６４（下アーム）、並びに直列接続されたスイッチング素子６５（上アーム）及びスイッチング素子６６（下アーム）を備えている。
上記構成において、スイッチング素子６１〜スイッチング素子６６は、ゲート端子を有するＮチャネルＭＯＳＦＥＴとして構成されている。 Here, the configuration of the three-phase inverter 21 and the gate drive unit 25 will be described.
The three-phase inverter 21 includes a switching element 61 (upper arm) and a switching element 62 (lower arm) connected in series, a switching element 63 (upper arm) and a switching element 64 (lower arm) connected in series, and a series connection. The switching element 65 (upper arm) and the switching element 66 (lower arm) are provided.
In the above configuration, the switching elements 61 to 66 are configured as N-channel MOSFETs having gate terminals.

ゲート駆動部２５は、スイッチング素子６１を構成しているＮチャネルＭＯＳＦＥＴのゲート端子に接続されて、スイッチング素子６１を駆動するゲート駆動回路７１を備えている。   The gate drive unit 25 includes a gate drive circuit 71 that is connected to the gate terminal of the N-channel MOSFET constituting the switching element 61 and drives the switching element 61.

ゲート駆動部２５は、スイッチング素子６２を構成しているＮチャネルＭＯＳＦＥＴのゲート端子に接続されて、スイッチング素子６２を駆動するゲート駆動回路７２を備えている。   The gate drive unit 25 includes a gate drive circuit 72 that is connected to the gate terminal of the N-channel MOSFET constituting the switching element 62 and drives the switching element 62.

ゲート駆動部２５は、スイッチング素子６３を構成しているＮチャネルＭＯＳＦＥＴのゲート端子に接続されて、スイッチング素子６３を駆動するゲート駆動回路７３を備えている。   The gate drive unit 25 includes a gate drive circuit 73 that is connected to the gate terminal of the N-channel MOSFET constituting the switching element 63 and drives the switching element 63.

ゲート駆動部２５は、スイッチング素子６４を構成しているＮチャネルＭＯＳＦＥＴのゲート端子に接続されて、スイッチング素子６４を駆動するゲート駆動回路７４を備えている。   The gate drive unit 25 includes a gate drive circuit 74 that is connected to the gate terminal of the N-channel MOSFET that constitutes the switching element 64 and drives the switching element 64.

ゲート駆動部２５は、スイッチング素子６５を構成しているＮチャネルＭＯＳＦＥＴのゲート端子に接続されて、スイッチング素子６５を駆動するゲート駆動回路７５を備えている。   The gate drive unit 25 includes a gate drive circuit 75 that is connected to the gate terminal of the N-channel MOSFET that constitutes the switching element 65 and drives the switching element 65.

ゲート駆動部２５は、スイッチング素子６６を構成しているＮチャネルＭＯＳＦＥＴのゲート端子に接続されて、スイッチング素子６６を駆動するゲート駆動回路７６を備えている。   The gate drive unit 25 includes a gate drive circuit 76 that is connected to the gate terminal of the N-channel MOSFET constituting the switching element 66 and drives the switching element 66.

次にゲート駆動回路７１〜ゲート駆動回路７６の構成について説明する。
ゲート駆動回路７１〜ゲート駆動回路７６は同一構成であるので、ゲート駆動回路７１を例として説明する。 Next, the configuration of the gate drive circuit 71 to gate drive circuit 76 will be described.
Since the gate drive circuit 71 to the gate drive circuit 76 have the same configuration, the gate drive circuit 71 will be described as an example.

図２は、ゲート駆動回路の構成例の説明図である。
ゲート駆動回路７１は、大別すると、フォトカプラ８１と、プルアップ回路（プルアップ抵抗）８２と、ベース電流制限抵抗８３と、ＮＰＮトランジスタ８４と、ＰＮＰトランジスタ８５と、ゲート電流検出抵抗８６と、電圧増幅器８７と、ヒステリシスコンパレータ８８と、電流平滑用インダクタ８９と、電流遮断用トランジスタ９０と、を備えている。 FIG. 2 is an explanatory diagram of a configuration example of the gate drive circuit.
The gate drive circuit 71 is roughly divided into a photocoupler 81, a pull-up circuit (pull-up resistor) 82, a base current limiting resistor 83, an NPN transistor 84, a PNP transistor 85, a gate current detection resistor 86, A voltage amplifier 87, a hysteresis comparator 88, a current smoothing inductor 89, and a current cutoff transistor 90 are provided.

ここで、ゲート電流とは、スイッチング素子６１のゲート端子がコンデンサ（容量成分）として機能する場合に、コンデンサであるゲート端子に対する充放電電流のことである。
上記構成において、フォトカプラ８１は、フォトダイオード８１Ａ及びフォトトランジスタ８１Ｂを有する入力端子を介してフォトダイオード８１Ａにゲート指令信号ＧＣが入力され、フォトトランジスタ８１Ｂを介してゲート指令信号ＧＣを絶縁状態で出力する。 Here, the gate current is a charge / discharge current for the gate terminal which is a capacitor when the gate terminal of the switching element 61 functions as a capacitor (capacitance component).
In the above configuration, the photocoupler 81 receives the gate command signal GC input to the photodiode 81A via the input terminal having the photodiode 81A and the phototransistor 81B, and outputs the gate command signal GC in an insulated state via the phototransistor 81B. To do.

プルアップ回路８２は、フォトカプラ８１を構成しているフォトトランジスタ８１Ｂあるいは電流遮断用トランジスタ９０のうち少なくともいずれか一方がオフ状態（開状態）である場合にＮＰＮトランジスタ８４のベース端子及びＰＮＰトランジスタ８５のベース端子の電位レベルを高電位側電源ＬＨの電位レベルとして、ベース電流制限抵抗８３を介してＮＰＮトランジスタ８４のベース端子及びＰＮＰトランジスタ８５のベース端子にベース電流を供給する。
ベース電流制限抵抗８３は、ＮＰＮトランジスタ８４のベース端子及びＰＮＰトランジスタ８５のベース端子に供給されるベース電流を制限する。 The pull-up circuit 82 includes a base terminal of the NPN transistor 84 and a PNP transistor 85 when at least one of the phototransistor 81B and the current cutoff transistor 90 constituting the photocoupler 81 is in an off state (open state). A base current is supplied to the base terminal of the NPN transistor 84 and the base terminal of the PNP transistor 85 through the base current limiting resistor 83 with the potential level of the base terminal of the NPN transistor as the potential level of the high potential side power supply LH.
The base current limiting resistor 83 limits the base current supplied to the base terminal of the NPN transistor 84 and the base terminal of the PNP transistor 85.

また、ＮＰＮトランジスタ８４のエミッタ端子と、ＰＮＰトランジスタ８５のエミッタ端子とは共通接続され、ＮＰＮトランジスタ８４のベース端子と、ＰＮＰトランジスタ８５のベース端子とは共通接続されてトランジスタ対を構成し、ベース端子の電位に応じて、ＮＰＮトランジスタ８４あるいはＰＮＰトランジスタ８５のいずれか一方がオン状態となってスイッチング素子６１のゲート端子には、ゲート電流検出抵抗８６及び電流平滑用インダクタ８９を介して、高電位側電源ＬＨの電位レベルあるいは低電位側電源ＬＬの電位レベルが印加され、スイッチング素子６１がオン／オフ（閉／開）することとなる。   The emitter terminal of the NPN transistor 84 and the emitter terminal of the PNP transistor 85 are commonly connected, and the base terminal of the NPN transistor 84 and the base terminal of the PNP transistor 85 are commonly connected to form a transistor pair. In accordance with the potential of the NPN transistor 84 or the PNP transistor 85, the gate terminal of the switching element 61 is connected to the high potential side via the gate current detection resistor 86 and the current smoothing inductor 89. The potential level of the power supply LH or the potential level of the low potential side power supply LL is applied, and the switching element 61 is turned on / off (closed / opened).

電圧増幅器８７は、ゲート電流検出抵抗８６を流れるゲート電流値に対応する電圧値をヒステリシスコンパレータ８８の反転入力端子に印加する。   The voltage amplifier 87 applies a voltage value corresponding to the gate current value flowing through the gate current detection resistor 86 to the inverting input terminal of the hysteresis comparator 88.

ヒステリシスコンパレータ８８は、非反転入力端子に入力されている基準電圧Ｖｒｅｆに相当する基準ゲート電流値を超えるゲート電流値が検出された場合に、電流遮断用トランジスタ９０をオン状態（閉状態）とする。この場合において、ヒステリシスコンパレータ８８のヒステリシス特性は、スイッチングのばたつきが生じないように、かつ、遅延が必要以上に大きくならないように設定されている。   The hysteresis comparator 88 turns on the current cutoff transistor 90 (closed state) when a gate current value exceeding a reference gate current value corresponding to the reference voltage Vref input to the non-inverting input terminal is detected. . In this case, the hysteresis characteristic of the hysteresis comparator 88 is set so that the switching fluctuation does not occur and the delay is not increased more than necessary.

次にゲート駆動回路７１の動作を説明する。
図３は、ゲート駆動回路の動作説明図である。
図３（ａ）は、ゲート指令信号ＧＣの波形例の説明図である。
図３（ｂ）は、ゲート電流制限抵抗をスイッチング素子６１のゲート端子に接続した場合の従来のゲート駆動電圧信号ＧＣＲＰの波形例の説明図である。
図３（ｃ）は、本実施形態のゲート指令信号ＧＣ１の波形例の説明図である。
図３（ｄ）は、本実施形態のゲート駆動電圧信号ＧＣＲの波形例の説明図である。 Next, the operation of the gate drive circuit 71 will be described.
FIG. 3 is an operation explanatory diagram of the gate drive circuit.
FIG. 3A is an explanatory diagram of a waveform example of the gate command signal GC.
FIG. 3B is an explanatory diagram of a waveform example of the conventional gate drive voltage signal GCRP when the gate current limiting resistor is connected to the gate terminal of the switching element 61.
FIG. 3C is an explanatory diagram of a waveform example of the gate command signal GC1 of the present embodiment.
FIG. 3D is an explanatory diagram of a waveform example of the gate drive voltage signal GCR of this embodiment.

フォトカプラ８１の入力端子に制御部２２からゲート指令信号ＧＣが入力されると、フォトカプラ８１は、ゲート指令信号ＧＣを絶縁状態で出力する。   When the gate command signal GC is input from the control unit 22 to the input terminal of the photocoupler 81, the photocoupler 81 outputs the gate command signal GC in an insulated state.

これにより、プルアップ回路８２は、ゲート指令信号ＧＣが“Ｌ”レベルでありフォトカプラ８１を構成しているフォトトランジスタ８１Ｂが閉状態であると、ＮＰＮトランジスタ８４のベース端子及びＰＮＰトランジスタ８５のベース端子の電位レベルを高電位側電源ＬＨの電位レベルとして、ベース電流制限抵抗８３によりベース電流を制限した状態でＮＰＮトランジスタ８４のベース端子及びＰＮＰトランジスタ８５のベース端子にベース電流を供給することとなる。   As a result, the pull-up circuit 82 causes the base terminal of the NPN transistor 84 and the base of the PNP transistor 85 when the gate command signal GC is at “L” level and the phototransistor 81B constituting the photocoupler 81 is closed. The base current is supplied to the base terminal of the NPN transistor 84 and the base terminal of the PNP transistor 85 in a state where the base current is limited by the base current limiting resistor 83 with the terminal potential level set to the potential level of the high potential side power supply LH. .

これにより、ＮＰＮトランジスタ８４はオン状態、ＰＮＰトランジスタ８５はオフ状態へと遷移する。   As a result, the NPN transistor 84 is turned on and the PNP transistor 85 is turned off.

従って、ＮＰＮトランジスタ８４のコレクタ端子、ＮＰＮトランジスタ８４のエミッタ端子、ゲート電流検出抵抗８６及び電流平滑用インダクタ８９を介して、スイッチング素子６１のゲート端子がコンデンサとして機能している間は、ゲート電流が流れ込むこととなる。   Therefore, while the gate terminal of the switching element 61 functions as a capacitor via the collector terminal of the NPN transistor 84, the emitter terminal of the NPN transistor 84, the gate current detection resistor 86, and the current smoothing inductor 89, the gate current is reduced. Will flow.

この結果、ゲート電流検出抵抗８６の両端子には、ゲート電流の電流値に相当する電圧が発生し、電圧増幅器８７は、ゲート電流検出抵抗８６を流れるゲート電流値に対応する電圧値をヒステリシスコンパレータ８８の反転入力端子に印加する。   As a result, a voltage corresponding to the current value of the gate current is generated at both terminals of the gate current detection resistor 86, and the voltage amplifier 87 sets the voltage value corresponding to the gate current value flowing through the gate current detection resistor 86 to the hysteresis comparator. Apply to 88 inverting input terminals.

ヒステリシスコンパレータ８８は、非反転入力端子に入力されている基準電圧Ｖｒｅｆに相当する基準ゲート電流値を超えるゲート電流値が検出された場合に、電流遮断用トランジスタ９０をオン状態（閉状態）とし、非反転入力端子に入力されている基準電圧Ｖｒｅｆに相当する基準ゲート電流値以下のゲート電流値が検出された場合には電流遮断用トランジスタ９０をオフ状態（開状態）とする。   When the gate current value exceeding the reference gate current value corresponding to the reference voltage Vref input to the non-inverting input terminal is detected, the hysteresis comparator 88 turns on the current cutoff transistor 90 (closed state). When a gate current value equal to or lower than the reference gate current value corresponding to the reference voltage Vref input to the non-inverting input terminal is detected, the current cutoff transistor 90 is turned off (opened).

これにより、フォトカプラ８１を介して供給されたゲート指令信号ＧＣは、図３（ｃ）に示すように、ゲート指令信号ＧＣの周波数が高くなった状態に相当するゲート指令信号ＧＣ１となり、実際に印加されるゲート駆動電圧信号ＧＣＲは、図３（ｄ）に示すように、図３（ｂ）に示した従来のゲート駆動電圧信号ＧＣＲＰの波形に相似な波形となる。   As a result, the gate command signal GC supplied via the photocoupler 81 becomes a gate command signal GC1 corresponding to a state in which the frequency of the gate command signal GC is increased, as shown in FIG. As shown in FIG. 3D, the applied gate drive voltage signal GCR has a waveform similar to the waveform of the conventional gate drive voltage signal GCRP shown in FIG.

この場合において、ゲート電流検出抵抗８６の抵抗値は、従来スイッチング素子のゲート端子に設けられるゲート電流制限抵抗の抵抗値と比較して、数分の１〜数十分の１の抵抗値で良い。
より具体的には、従来のゲート電流制限抵抗の値が２Ωである場合、ゲート電流検出抵抗８６の抵抗値は、０．１Ω程度である。 In this case, the resistance value of the gate current detection resistor 86 may be a resistance value of 1 to several tenths to several tenths compared with the resistance value of the gate current limiting resistor provided at the gate terminal of the conventional switching element. .
More specifically, when the value of the conventional gate current limiting resistor is 2Ω, the resistance value of the gate current detecting resistor 86 is about 0.1Ω.

従って、ゲート電流検出抵抗８６によりスイッチング素子のゲート端子がコンデンサとして機能することに起因する、ゲート端子の充電電流あるいはゲート端子の放電電流によるゲート電流検出抵抗８６における消費電力は、従来のゲート電流制限抵抗と比較して数分の１〜数十分の１とすることができる。
これと並行して、ゲート電流検出抵抗８６を流れるゲート電流に起因する発熱も抑制することができる。 Therefore, the power consumption in the gate current detection resistor 86 due to the charge current of the gate terminal or the discharge current of the gate terminal caused by the gate terminal of the switching element functioning as a capacitor by the gate current detection resistor 86 is the conventional gate current limit. Compared with the resistance, it can be set to 1 / several 1 to several tenths.
In parallel with this, heat generation due to the gate current flowing through the gate current detection resistor 86 can also be suppressed.

すなわち、本実施形態のゲート駆動回路７１（〜ゲート駆動回路７６）によれば、ゲート駆動回路の消費電力を抑制できるととともに、発熱を抑制してゲート駆動回路の小型化を図ることができる。   That is, according to the gate drive circuit 71 (to gate drive circuit 76) of the present embodiment, the power consumption of the gate drive circuit can be suppressed, and the gate drive circuit can be downsized by suppressing heat generation.

以上の説明においては、ゲート指令信号ＧＣ１の周波数と、ゲート指令信号ＧＣの周波数の関係については、詳細に述べなかったが、少なくともゲート指令信号ＧＣ１の周波数をゲート指令信号ＧＣの周波数の２倍以上とすれば、同様の効果を得ることが可能である。   In the above description, the relationship between the frequency of the gate command signal GC1 and the frequency of the gate command signal GC has not been described in detail, but at least the frequency of the gate command signal GC1 is at least twice the frequency of the gate command signal GC. If so, the same effect can be obtained.

また技術的には、ゲート指令信号ＧＣ１の周波数をゲート指令信号ＧＣの周波数に対して高くすればするほど、実際に印加されるゲート駆動電圧信号ＧＣＲの波形は、従来のゲート駆動電圧信号ＧＣＲＰにより近づきつつ、消費電力及び発熱を抑制することができる。   Further, technically, as the frequency of the gate command signal GC1 is increased with respect to the frequency of the gate command signal GC, the waveform of the gate drive voltage signal GCR that is actually applied depends on the conventional gate drive voltage signal GCRP. Power consumption and heat generation can be suppressed while approaching.

以上の説明は、電力変換装置を鉄道車両用の電力変換装置に適用した場合のものであったが、これに限定されるものではなく、他の種類の電力変換装置に適用することが可能である。   The above description is for the case where the power conversion device is applied to a power conversion device for a railway vehicle, but is not limited to this and can be applied to other types of power conversion devices. is there.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

１０ 電力変換装置
１２ パンタグラフ
１３ 線路
１４ 車輪
１５ 開放接触器
１６ 昇圧チョッパ
１７ インバータ
１８ トランス
１９ ダイオード整流器
２０ フィルタコンデンサ
２１ 三相インバータ
２２ 制御部
２３ 第１電流検出器
２４Ａ 第２電流検出器
２５ ゲート駆動部
６０ 三相インバータ
６１〜６６ スイッチング素子
７１〜７６ ゲート駆動回路
８１ フォトカプラ
８１Ａ フォトダイオード
８１Ｂ フォトトランジスタ
８２ プルアップ回路
８３ ベース電流制限抵抗
８４ ＮＰＮトランジスタ
８５ ＰＮＰトランジスタ
８６ ゲート電流検出抵抗
８７ 電圧増幅器
８８ ヒステリシスコンパレータ
８９ 電流平滑用インダクタ
９０ 電流遮断用トランジスタ
ＧＣ、ＧＣ１ ゲート指令信号
ＧＣＲ ゲート駆動電圧信号
Ｖｒｅｆ 基準電圧 DESCRIPTION OF SYMBOLS 10 Power converter 12 Pantograph 13 Line 14 Wheel 15 Open contactor 16 Boost chopper 17 Inverter 18 Transformer 19 Diode rectifier 20 Filter capacitor 21 Three-phase inverter 22 Control part 23 1st current detector 24A 2nd current detector 25 Gate drive part 60 Three-phase inverter 61-66 Switching element 71-76 Gate drive circuit 81 Photocoupler 81A Photodiode 81B Phototransistor 82 Pull-up circuit 83 Base current limiting resistor 84 NPN transistor 85 PNP transistor 86 Gate current detection resistor 87 Voltage amplifier 88 Hysteresis comparator 89 Inductor for current smoothing 90 Transistor for current interruption GC, GC1 Gate command signal GCR Gate drive voltage signal Vref Reference voltage

Claims (4)

スイッチング素子のゲート端子にゲート電圧を印加して前記スイッチング素子を駆動するゲート駆動回路であって、
前記ゲート端子に流れ込むゲート電流値を検出するゲート電流検出部と、
所定のゲート電流基準値に基づいて、前記ゲート電流値が前記ゲート電流基準値を超えた場合に前記ゲート電流を遮断し、前記ゲート電流値が前記ゲート電流基準値以下の場合に前記ゲート電流の供給を行うゲート電流制御部と、
を備えたゲート駆動回路。 A gate driving circuit for driving the switching element by applying a gate voltage to a gate terminal of the switching element,
A gate current detector for detecting a gate current value flowing into the gate terminal;
Based on a predetermined gate current reference value, the gate current is cut off when the gate current value exceeds the gate current reference value, and when the gate current value is less than or equal to the gate current reference value, A gate current control unit for supplying,
A gate drive circuit comprising: 前記ゲート電流制御部は、入力されたゲート制御信号の周波数の少なくとも２倍以上の周波数で前記ゲート電流の供給／遮断を行うことで、前記ゲート電流値を前記ゲート電流基準値以下とする、
請求項１記載のゲート駆動回路。 The gate current control unit supplies / cuts off the gate current at a frequency at least twice as high as the frequency of the input gate control signal, thereby setting the gate current value to be equal to or less than the gate current reference value.
The gate drive circuit according to claim 1. 前記ゲート端子の前段に前記ゲート電流値を測定するためのゲート電流検出用抵抗を設け、
前記ゲート電流制御部は、ゲート電流検出用抵抗の両端電圧と、所定の基準電圧に基づいて前記ゲート電流値が前記ゲート電流基準値を超えたか否かを判別する、
請求項１又は請求項２記載のゲート駆動回路。 A gate current detection resistor for measuring the gate current value is provided in a previous stage of the gate terminal,
The gate current control unit determines whether the gate current value exceeds the gate current reference value based on a voltage across the gate current detection resistor and a predetermined reference voltage;
The gate drive circuit according to claim 1 or 2. 複数のスイッチング素子を備えたインバータ装置と、
前記複数のスイッチング素子のそれぞれに対応するゲート駆動回路と、を有し、
前記ゲート駆動回路は、前記スイッチング素子のゲート端子に流れ込むゲート電流値を検出するゲート電流検出部と、
所定のゲート電流基準値に基づいて、前記ゲート電流値が前記ゲート電流基準値を超えた場合に前記ゲート電流を遮断し、前記ゲート電流値が前記ゲート電流基準値以下の場合に前記ゲート電流の供給を行うゲート電流制御部と、を備えた、
電力変換装置。 An inverter device comprising a plurality of switching elements;
A gate drive circuit corresponding to each of the plurality of switching elements,
The gate driving circuit detecting a gate current value flowing into a gate terminal of the switching element;
Based on a predetermined gate current reference value, the gate current is cut off when the gate current value exceeds the gate current reference value, and when the gate current value is less than or equal to the gate current reference value, A gate current control unit for supplying,
Power conversion device.
JP2018101708A 2018-05-28 2018-05-28 Gate drive circuit and power converter Active JP7134714B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018101708A JP7134714B2 (en) 2018-05-28 2018-05-28 Gate drive circuit and power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018101708A JP7134714B2 (en) 2018-05-28 2018-05-28 Gate drive circuit and power converter

Publications (2)

Publication Number Publication Date
JP2019208303A true JP2019208303A (en) 2019-12-05
JP7134714B2 JP7134714B2 (en) 2022-09-12

Family

ID=68767915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018101708A Active JP7134714B2 (en) 2018-05-28 2018-05-28 Gate drive circuit and power converter

Country Status (1)

Country Link
JP (1) JP7134714B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113794469A (en) * 2021-09-03 2021-12-14 中国科学院电工研究所 Frequency multiplication grid driving circuit and frequency multiplication control method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274828A (en) * 2006-03-31 2007-10-18 Denso Corp Drive circuit
US20130257177A1 (en) * 2012-03-27 2013-10-03 Raytheon Company Adaptive gate drive control method and circuit for composite power switch
JP2014075694A (en) * 2012-10-04 2014-04-24 Renesas Electronics Corp Gate driver and switching method
JP2014147237A (en) * 2013-01-30 2014-08-14 Hitachi Power Semiconductor Device Ltd Gate drive circuit of semiconductor device and power conversion apparatus using the same
JP2014241671A (en) * 2013-06-11 2014-12-25 ローム株式会社 Electronic circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274828A (en) * 2006-03-31 2007-10-18 Denso Corp Drive circuit
US20130257177A1 (en) * 2012-03-27 2013-10-03 Raytheon Company Adaptive gate drive control method and circuit for composite power switch
JP2014075694A (en) * 2012-10-04 2014-04-24 Renesas Electronics Corp Gate driver and switching method
JP2014147237A (en) * 2013-01-30 2014-08-14 Hitachi Power Semiconductor Device Ltd Gate drive circuit of semiconductor device and power conversion apparatus using the same
JP2014241671A (en) * 2013-06-11 2014-12-25 ローム株式会社 Electronic circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113794469A (en) * 2021-09-03 2021-12-14 中国科学院电工研究所 Frequency multiplication grid driving circuit and frequency multiplication control method thereof
CN113794469B (en) * 2021-09-03 2023-09-22 中国科学院电工研究所 Frequency multiplication gate driving circuit and frequency multiplication control method thereof

Also Published As

Publication number Publication date
JP7134714B2 (en) 2022-09-12

Similar Documents

Publication Publication Date Title
TWI608690B (en) Boost inductor demagnetization detection for bridgeless boost pfc converter operating in boundary-conduction mode
US10003249B2 (en) Insulated gate semiconductor device including switchable insulated gate semiconductor element
US20120037616A1 (en) Power inverter
JP2010252451A (en) Switching element drive circuit of power converter
JP2009011013A (en) Power conversion equipment
JP2013141409A (en) Switching element drive circuit for electric power conversion system
US20200112202A1 (en) High Efficiency Power Converting Apparatus and Control Method
US9887539B2 (en) Power conversion device
KR102362713B1 (en) Power transforming apparatus having thermal protection function
US6999325B2 (en) Current/voltage converter arrangement
JP7134714B2 (en) Gate drive circuit and power converter
JP6467524B2 (en) Power converter and railway vehicle
WO2017158867A1 (en) Power converter
US9853572B2 (en) Bridge leg circuit
KR101227374B1 (en) Motor circuit including an overcurrent detecting circuit for inverter and power supporting method of an overcurrent detecting circuit
JP7356102B2 (en) Wireless power supply device
JP5769886B2 (en) Power converter
JP6808471B2 (en) Initial charging device and load drive system
JP6696690B2 (en) Power converter
JP2018082525A (en) Switching device
JP2013219921A (en) Dc power supply device
US10530236B2 (en) Auxiliary power supply for a gate driver
JP2017192265A (en) Switching power supply apparatus and switching control circuit
JP2017099100A (en) Switching circuit
JP4207734B2 (en) Gate power circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220831

R150 Certificate of patent or registration of utility model

Ref document number: 7134714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150