JP2013219921A - Dc power supply device - Google Patents

Dc power supply device Download PDF

Info

Publication number
JP2013219921A
JP2013219921A JP2012088380A JP2012088380A JP2013219921A JP 2013219921 A JP2013219921 A JP 2013219921A JP 2012088380 A JP2012088380 A JP 2012088380A JP 2012088380 A JP2012088380 A JP 2012088380A JP 2013219921 A JP2013219921 A JP 2013219921A
Authority
JP
Japan
Prior art keywords
power supply
circuit
voltage
switching element
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012088380A
Other languages
Japanese (ja)
Inventor
Yasushi Suzuki
康司 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012088380A priority Critical patent/JP2013219921A/en
Publication of JP2013219921A publication Critical patent/JP2013219921A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a DC power supply device capable of being reduced in cost and size, causing no short-circuit accident and securing safety.SOLUTION: A bias power supply for applying positive and negative bias voltages to FETs 14 and 15 constituted using a wide bandgap semiconductor material so as to prevent the FETs from being improperly operated is realized not by using another power supply but by using a primary coil N1 having a transformer structure for a choke coil of a chopper circuit, and charging capacitors 21 and 22 (a, b) for positive and negative bias connected via diodes 26 and 27 to secondary coils N2 and N3 with intermediate taps corresponding to auxiliary coils added to the choke coil. Accordingly, there is obtained a DC power supply device capable of being reduced in cost and size, causing no short-circuit accident and securing safety.

Description

本発明は、様々な電圧と周波数の交流電源を入力とする直流電源装置に関するものである。   The present invention relates to a DC power supply apparatus that receives AC power supplies of various voltages and frequencies.

様々な電圧と周波数の交流電源を入力とする直流電源装置は、例えば、家庭用電子機器から地上用設備や艦船設備または航空機用の電源システムまでの様々な技術分野で用いられている。   A DC power supply device that receives AC power supplies of various voltages and frequencies is used in various technical fields, for example, from household electronic devices to ground equipment, ship equipment, and power supply systems for aircraft.

ところで、AC100V〜AC440Vの単相交流電圧を一次電源とし比較的大きな直流電力を必要とする電子機器では、一次電源を全波整流した際に発生する高調波リプル電流が、一次電源や該一次電源を共有する他の機器に悪影響を与えるのを防ぐため、極めて低い高調波リプルで、高力率かつ高効率に、AC/DC変換できる直流電源装置が要求されている。   By the way, in an electronic device that uses a single-phase AC voltage of AC 100 V to AC 440 V as a primary power source and requires a relatively large DC power, a harmonic ripple current generated when the primary power source is full-wave rectified is generated by the primary power source or the primary power source. Therefore, there is a demand for a DC power supply device capable of AC / DC conversion with extremely low harmonic ripple, high power factor and high efficiency.

そのため、近年では、交流電力の入力段に整流電圧を昇圧しつつ力率を改善するスイッチング方式の力率改善回路を備え、力率改善回路の出力段に負荷装置が必要とする所定電圧を高効率に出力することができるDC/DCコンバータを接続し、高力率と高効率とを実現するようにした直流電源装置が知られている。   Therefore, in recent years, an AC power input stage has a switching type power factor improvement circuit that improves the power factor while boosting the rectified voltage, and a predetermined voltage required by the load device is increased at the output stage of the power factor improvement circuit. 2. Description of the Related Art A DC power supply device is known in which a DC / DC converter that can output efficiently is connected to achieve high power factor and high efficiency.

スイッチング方式の力率改善回路は、全波整流回路と、昇圧チョッパー回路とで構成される。昇圧チョッパー回路は、全波整流回路の正極端に直列に接続配置されるチョークコイルおよび逆流阻止ダイオードと、チョークコイルおよび逆流阻止ダイオード同士の接続端と全波整流回路の負極端(回路グランド)との間に配置されるスイッチング素子と、逆流阻止ダイオードの出力端(カソード端子)と全波整流回路の負極端(回路グランド)との間に配置される出力用コンデンサとで構成される。   The switching type power factor correction circuit includes a full-wave rectifier circuit and a boost chopper circuit. The step-up chopper circuit includes a choke coil and a reverse current blocking diode connected in series with the positive terminal of the full wave rectifier circuit, a connection terminal between the choke coil and the reverse current blocking diode, and a negative terminal (circuit ground) of the full wave rectifier circuit. And an output capacitor arranged between the output terminal (cathode terminal) of the backflow blocking diode and the negative terminal (circuit ground) of the full-wave rectifier circuit.

昇圧チョッパー回路では、スイッチング素子がオンしている間にチョークコイルにエネルギーを蓄え、その蓄えたエネルギーにより、スイッチング素子がオフしている間に逆流阻止ダイオードを介して出力コンデンサが充電される。スイッチング方式の力率改善回路では、この昇圧チョッパー回路の出力コンデンサに入力電圧(整流電圧)を超える直流電圧を蓄電させるようにスイッチング素子がオン/オフ制御されるとともに、入力電圧(全波整流された脈流電圧)の波形と全波整流回路の負極端へ昇圧チョッパー回路から帰還してくる帰還電流(スイッチング素子を流れる電流であり昇圧チョッパー回路の入力電流である)の包絡線波形とが同相かつ相似した波形となるように、スイッチング素子のオン/オフ比が制御される。これによって、スイッチング方式の力率改善回路は、高力率なAC/DC変換が行える。   In the step-up chopper circuit, energy is stored in the choke coil while the switching element is on, and the stored energy charges the output capacitor via the backflow prevention diode while the switching element is off. In the switching type power factor correction circuit, the switching element is on / off controlled so that a DC voltage exceeding the input voltage (rectified voltage) is stored in the output capacitor of the boost chopper circuit, and the input voltage (full-wave rectified) is used. The waveform of the ripple voltage) and the envelope waveform of the feedback current (current flowing through the switching element and input current of the boost chopper circuit) fed back from the boost chopper circuit to the negative terminal of the full-wave rectifier circuit are in phase In addition, the on / off ratio of the switching element is controlled so as to obtain a similar waveform. Accordingly, the switching type power factor correction circuit can perform AC / DC conversion with a high power factor.

また、力率改善回路が昇圧出力する直流電圧を負荷装置で必要な所定電圧に変換するDC/DCコンバータは、スイッチング素子とトランスとを用いたスイッチング方式によるDC/DCコンバータとするのが一般的であるが、小型軽量で低損失なものが要求されている。   Further, a DC / DC converter that converts a DC voltage boosted and output by the power factor correction circuit into a predetermined voltage required by the load device is generally a DC / DC converter based on a switching method using a switching element and a transformer. However, there is a demand for a compact, lightweight, low loss product.

ところが、このスイッチング方式によるDC/DCコンバータにおけるスイッチング素子は、一般に、珪素(シリコン:Si)を用いたパワー半導体素材で構成されており、オン抵抗や飽和電圧の低減化などが技術的な限界にきているので、DC/DCコンバータの高効率化も頭打ちの状況にある。   However, a switching element in a DC / DC converter by this switching method is generally composed of a power semiconductor material using silicon (silicon: Si), and reduction of on-resistance and saturation voltage are technical limits. As a result, the efficiency of DC / DC converters has reached its peak.

そこで、近年では、ワイドバンドギャップ半導体の研究が進められた結果、低オン抵抗で高耐圧、大電流かつ高速スイッチングが可能なGaN(窒化ガリウム)やSiC(炭化珪素:シリコンカーバイト)を用いたスイッチング素子(以降、単に「FET」と略記)が使用され始めている。一般的に、GaNやSiCを用いたFETを使用すれば、導通損失が大幅に改善されるとともに、スイッチング周波数を高くすることができ、小型で高効率なDC/DCコンバータが提供できることが知られている。   Therefore, in recent years, as a result of research on wide band gap semiconductors, GaN (gallium nitride) and SiC (silicon carbide: silicon carbide) that have low on-resistance, high breakdown voltage, large current, and high-speed switching were used. Switching elements (hereinafter simply abbreviated as “FET”) are beginning to be used. In general, it is known that the use of FETs using GaN or SiC can significantly improve conduction loss, increase the switching frequency, and provide a small and highly efficient DC / DC converter. ing.

しかし、現在、実用化されつつあるGaNやSiCで作られたFETは、オン抵抗を小さくするためにゲート電圧のしきい値が低いので、ゲート電圧が与えられていない状態でドレイン・ソース間に電圧を印加すると、オン状態になってしまう素子がほとんどを占めている。   However, FETs made of GaN or SiC, which are currently in practical use, have a low gate voltage threshold in order to reduce the on-resistance, so that the gate voltage is not applied between the drain and source. Most elements are turned on when a voltage is applied.

そのため、従来では、GaNやSiCで作られたFETを駆動するために正の電源と負の電源とを用意し、オンさせるときはゲートに正の電圧を印加し、オフさせておきたいときはゲートに負の電圧を印加しておくことができるFET駆動回路が必要であった。   Therefore, conventionally, a positive power source and a negative power source are prepared to drive an FET made of GaN or SiC. When turning on, a positive voltage is applied to the gate, and when turning off An FET driving circuit that can apply a negative voltage to the gate is required.

また、ゲート電圧を印加していないとオン状態になってしまう可能性のあるGaNやSiCで作られたFETをDC/DCコンバータのスイッチング素子に使用する場合、DC/DCコンバータのトランスの1次巻線に入力される電圧が常に短絡してしまう危険性があることから、短絡防止用の保護素子やパワーリレー回路などが必要となり、例えば特許文献1に開示されているような保護方法を考えなければならないという問題もあった。   When a FET made of GaN or SiC, which may be turned on when no gate voltage is applied, is used as a switching element of a DC / DC converter, the primary of the transformer of the DC / DC converter Since there is a risk that the voltage input to the winding is always short-circuited, a protection element for preventing a short circuit, a power relay circuit, and the like are required. For example, a protection method disclosed in Patent Document 1 is considered. There was also the problem of having to.

以上のことから、低オン抵抗で高耐圧、大電流かつ高速スイッチングが可能なGaNやSiCで作られたFETをDC/DCコンバータのスイッチング素子に使用する場合は、DC/DCコンバータが停止の状態においても常にFETのゲートに負の電圧を印加しておくための別電源が必要となる。   From the above, when using FETs made of GaN or SiC that have low on-resistance, high breakdown voltage, large current, and high-speed switching as the switching element of the DC / DC converter, the DC / DC converter is in a stopped state. In this case, a separate power source is required for always applying a negative voltage to the gate of the FET.

すなわち、シングルフォワード方式のDC/DCコンバータでは、FETは1個であるので、正と負の2種類の電源が1組必要となる。出力電力の大きい電源回路で用いられるハーフブリッジ方式のDC/DCコンバータでは、2個のFETが用いられるので、正と負の2種類の電源が2組必要となる。フルブリッジ方式のDC/DCコンバータでは、電圧の高い方に接続された2つのFETを駆動するための電源として、2組必要となる他、電圧の低い方に接続された2つのFET用にも正と負の両電圧を出力できる電源が最低1組必要となることから、合計で3組以上もの電源が必要となってしまう。そのため、電源回路も複雑となり、直流電源装置を小型化することが困難な状況にあった。   That is, in the single forward DC / DC converter, since there is one FET, one set of two types of positive and negative power supplies is required. In a half-bridge type DC / DC converter used in a power supply circuit with a large output power, two FETs are used, so two sets of two types of positive and negative power supplies are required. In the full bridge type DC / DC converter, two sets are required as power sources for driving the two FETs connected to the higher voltage, and also for the two FETs connected to the lower voltage. Since at least one set of power supplies that can output both positive and negative voltages is required, a total of three or more sets of power supplies are required. For this reason, the power supply circuit is complicated, and it is difficult to reduce the size of the DC power supply device.

この問題に対し、低電圧側のFETにのみ電源停止状態でも負のゲート電圧が印加できるように別電源を用意する方法などが提案されている(例えば特許文献2,3)。   To solve this problem, a method has been proposed in which a separate power supply is prepared so that a negative gate voltage can be applied only to the low-voltage side FET even when the power supply is stopped (for example, Patent Documents 2 and 3).

特許第2696270号公報Japanese Patent No. 2696270 特開2004−242475号公報JP 2004-242475 A 特開2007−252048号公報JP 2007-252048 A

しかし、特許文献2,3に示す構成の電源においては、入力電圧が印加される前に起動する必要がある負の別電源や、制御系を動作させるための別電源が必要であり、小型化を図ることが困難である。その上、駆動回路が複雑となり、電源回路の規模が大きくなってしまうという問題があった。   However, the power supplies having the configurations shown in Patent Documents 2 and 3 require a separate negative power supply that needs to be started before the input voltage is applied, and a separate power supply for operating the control system, and are thus downsized. It is difficult to plan. In addition, there is a problem that the drive circuit becomes complicated and the scale of the power supply circuit becomes large.

また、艦船用や航空機用の電源システムで使用される電圧を、力率改善回路を用いて昇圧した場合、出力電圧はDC600V〜DC800V以上と非常に高い電圧となってしまうため、FETを駆動する電源にも高耐圧のものが必要となり、回路全体が大型化してしまうという問題もあった。   In addition, when the voltage used in power supply systems for ships and aircraft is boosted using a power factor correction circuit, the output voltage becomes extremely high, such as DC600V to DC800V or more, so the FET is driven. There is also a problem that the power source needs to have a high withstand voltage and the entire circuit becomes large.

本発明は、上記に鑑みてなされたものであり、低価格化かつ小型化が可能で、短絡事故のない安全な直流電源装置を得ることを目的とする。   The present invention has been made in view of the above, and an object of the present invention is to obtain a safe direct-current power supply apparatus that can be reduced in price and reduced in size and free from a short-circuit accident.

上述した課題を解決し、目的を達成するために、本発明は、交流電源から交流電力が入力される全波整流回路と、前記全波整流回路の出力直流電圧をチョークコイルと第1のスイッチング素子とによって昇圧または降圧するチョッパー回路と、前記チョッパー回路が生成した直流電源を第2のスイッチング素子とトランスとによって所定電圧の直流電源へ変換するDC/DCコンバータとを備えた直流電源装置において、前記第2のスイッチング素子は、ワイドバンドギャップ半導体素材を用いて構成されるFETであり、該FETの駆動回路に該FETのゲート端子に正と負のバイアス電圧を印加するための第1および第2のコンデンサを備え、前記チョークコイルは、1次巻線と中間タップを有する2次巻線とを備えるトランス構造における1次巻線であり、前記第1および第2のコンデンサはそれぞれダイオードを介して前記2次巻線の片端と中間タップとの間に接続されていることを特徴とする。   In order to solve the above-described problems and achieve the object, the present invention provides a full-wave rectifier circuit to which AC power is input from an AC power supply, and an output DC voltage of the full-wave rectifier circuit using a choke coil and a first switching circuit. A DC power supply device comprising: a chopper circuit that boosts or lowers voltage by an element; and a DC / DC converter that converts a DC power generated by the chopper circuit to a DC power having a predetermined voltage by a second switching element and a transformer. The second switching element is an FET configured using a wide band gap semiconductor material, and first and second bias voltages for applying positive and negative bias voltages to the gate terminal of the FET in the drive circuit of the FET. The choke coil has a transformer structure including a primary winding and a secondary winding having an intermediate tap. That a primary winding, characterized in that connected between the one end and the center tap of the first and second capacitors respectively through diodes the secondary winding.

本発明によれば、ワイドバンドギャップ半導体素材を用いて構成されるFETに、不用意な動作をさせないよう正と負のバイアス電圧を印加するバイアス電源を、別電源によるのではなく、チョッパー回路のチョークコイルにトランス構造における1次巻線を使用し、そのチョークコイルに付加した補助巻線に相当する中間タップ付きの2次巻線にダイオードを介して正と負のバイアス用コンデンサである第1および第2のコンデンサを接続し、1次巻線に流れる電流に基づきその正と負のバイアス用コンデンサを充電することにより、実現したので、低価格化かつ小型化が可能で、短絡事故のない安全な直流電源装置を実現することができるという効果を奏する。   According to the present invention, a bias power source that applies positive and negative bias voltages to an FET configured using a wide band gap semiconductor material so as not to perform inadvertent operation is not a separate power source, but a chopper circuit. A primary winding in a transformer structure is used as a choke coil, and a positive and negative bias capacitor is connected to a secondary winding with an intermediate tap corresponding to an auxiliary winding added to the choke coil via a diode. This is realized by connecting the second capacitor and charging the positive and negative bias capacitors based on the current flowing in the primary winding, so that the price can be reduced and the size can be reduced, and there is no short circuit accident. There is an effect that a safe DC power supply device can be realized.

図1は、本発明の実施の形態1による直流電源装置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a DC power supply device according to Embodiment 1 of the present invention. 図2は、図に示す正バイアス用コンデンサおよび負バイアス用コンデンサへの充電動作を説明する波形図である。FIG. 2 is a waveform diagram for explaining the charging operation to the positive bias capacitor and the negative bias capacitor shown in FIG. 図3は、本発明の実施の形態2による直流電源装置の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a DC power supply device according to Embodiment 2 of the present invention.

以下に、本発明にかかる直流電源装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。   Hereinafter, embodiments of a DC power supply device according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.

実施の形態1.
図1は、本発明の実施の形態1による直流電源装置の構成を示すブロック図である。本実施の形態1では、全波整流回路と、昇圧チョッパー回路と、ハーフブリッジ方式のスイッチング方式DC/DCコンバータとで構成される直流電源装置のDC/DCコンバータにおけるスイッチング素子に、ワイドバンドギャップ半導体素材(GaNやSiC)で作られたFETを用いた場合の該FETの駆動方式を示す。
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a configuration of a DC power supply device according to Embodiment 1 of the present invention. In the first embodiment, a wide bandgap semiconductor is used as a switching element in a DC / DC converter of a DC power supply device including a full-wave rectifier circuit, a boost chopper circuit, and a half-bridge switching DC / DC converter. A method of driving the FET when an FET made of a material (GaN or SiC) is used will be described.

図1において、交流電源1は、例えば家庭用の商用電源や、艦船用または航空機用の電源システムにおいて一次電源として使用されている発電機である。艦船用または航空機用の電源システムにおいて一次電源として使用されている発電機が出力する電圧は、例えばAC130Vrms〜AC312Vrmsの範囲内の所定電圧である。   In FIG. 1, an AC power source 1 is a generator that is used as a primary power source in, for example, a commercial power source for home use or a power supply system for ships or aircraft. The voltage output from the generator used as the primary power source in the power system for ships or aircraft is a predetermined voltage within a range of AC 130 Vrms to AC 312 Vrms, for example.

交流電源1の一端は、フィルタ回路を構成するリアクトル2を介して全波整流回路を構成するダイオードブリッジ3の一方の入力端に接続され、交流電源1の他端は、パワーリレー回路28を介してダイオードブリッジ3の他方の入力端に接続されている。要するにダイオードブリッジ3には、交流電源1から交流電力が、重畳されるノイズ成分ないし脈流成分が除去ないし平滑化されて入力される。   One end of the AC power supply 1 is connected to one input terminal of the diode bridge 3 constituting the full-wave rectifier circuit via the reactor 2 constituting the filter circuit, and the other end of the AC power supply 1 is connected via the power relay circuit 28. Are connected to the other input terminal of the diode bridge 3. In short, the AC power from the AC power supply 1 is input to the diode bridge 3 after removing or smoothing the superimposed noise component or pulsating current component.

ダイオードブリッジ3の出力直流電圧(全波整流された脈流電圧)は、昇圧チョッパー回路の入力電圧であり、ダイオードブリッジ3の正極端と負極端(回路グランド)との間に設けられる入力電圧検出抵抗器4にて検出され、PWM制御回路25へ送られる。入力電圧検出抵抗器4は、2個の抵抗器を用いた分圧回路であり、その分圧出力端から検出された入力電圧が出力される。   The output DC voltage (full-wave rectified pulsating voltage) of the diode bridge 3 is an input voltage of the step-up chopper circuit, and an input voltage detection provided between the positive terminal and the negative terminal (circuit ground) of the diode bridge 3. It is detected by the resistor 4 and sent to the PWM control circuit 25. The input voltage detection resistor 4 is a voltage dividing circuit using two resistors, and an input voltage detected from the voltage dividing output terminal is output.

昇圧チョッパー回路は、トランス5の一次巻線N1(チョークコイルに相当)と、第1のスイッチング素子(図示例ではIGBT)6と、駆動回路9と、逆流阻止ダイオード7と、出力コンデンサ(電解コンデンサ)8とで構成されている。トランス5の一次巻線N1の一端(図示例では巻き始め端)はダイオードブリッジ3の正極端に接続され、一次巻線N1の他端(図示例では巻き終わり端)には第1のスイッチング素子6の一端(図示例ではコレクタ端子)と逆流阻止ダイオード7のアノード端子とが接続されている。第1のスイッチング素子6の他端(図示例ではエミッタ端子)は電流検出抵抗器10を介してダイオードブリッジ3の負極端に接続されている。第1のスイッチング素子6の駆動回路9はPWM制御回路25により制御される。出力コンデンサ8は、逆流阻止ダイオード7のカソード端子と、第1のスイッチング素子6の他端が接続される回路グランドとの間に接続されている。   The step-up chopper circuit includes a primary winding N1 (corresponding to a choke coil) of a transformer 5, a first switching element (IGBT in the illustrated example) 6, a drive circuit 9, a backflow prevention diode 7, an output capacitor (electrolytic capacitor). ) 8. One end (winding start end in the illustrated example) of the primary winding N1 of the transformer 5 is connected to the positive end of the diode bridge 3, and the other end (winding end end in the illustrated example) of the primary winding N1 is a first switching element. One end (collector terminal in the illustrated example) of 6 and the anode terminal of the backflow prevention diode 7 are connected. The other end (emitter terminal in the illustrated example) of the first switching element 6 is connected to the negative end of the diode bridge 3 via the current detection resistor 10. The drive circuit 9 for the first switching element 6 is controlled by the PWM control circuit 25. The output capacitor 8 is connected between the cathode terminal of the backflow prevention diode 7 and the circuit ground to which the other end of the first switching element 6 is connected.

ダイオードブリッジ3とこの昇圧チョッパー回路との全体が力率改善回路である。ダイオードブリッジ3の負極端に繋がる回路グランドのラインに介在する電流検出抵抗器10は、力率改善回路の構成要素である第1のスイッチング素子6に流れるスイッチング電流を、昇圧チョッパー回路の入力電流として検出するため設けてある。電流検出抵抗器10にて検出された昇圧チョッパー回路の入力電流は、PWM制御回路25と異常検出回路29とへ送られる。異常検出回路29は、PWM制御回路25により制御される。   The whole of the diode bridge 3 and the step-up chopper circuit is a power factor correction circuit. The current detection resistor 10 interposed in the circuit ground line connected to the negative electrode end of the diode bridge 3 uses the switching current flowing through the first switching element 6 which is a component of the power factor correction circuit as the input current of the boost chopper circuit. It is provided for detection. The input current of the boost chopper circuit detected by the current detection resistor 10 is sent to the PWM control circuit 25 and the abnormality detection circuit 29. The abnormality detection circuit 29 is controlled by the PWM control circuit 25.

出力コンデンサ8に並列に接続された出力電圧検出抵抗器11は、出力コンデンサ8の端子間電圧を昇圧チョッパー回路の出力電圧として(つまり、力率改善回路の出力電圧として)検出する。出力電圧検出抵抗器11にて検出された力率改善回路の出力電圧は、PWM制御回路25へ送られる。出力電圧検出抵抗器11は、2個の抵抗器を用いた分圧回路であり、分圧出力端から検出された出力電圧が出力される。   The output voltage detection resistor 11 connected in parallel with the output capacitor 8 detects the voltage between the terminals of the output capacitor 8 as the output voltage of the boost chopper circuit (that is, as the output voltage of the power factor correction circuit). The output voltage of the power factor correction circuit detected by the output voltage detection resistor 11 is sent to the PWM control circuit 25. The output voltage detection resistor 11 is a voltage dividing circuit using two resistors, and an output voltage detected from a voltage dividing output terminal is output.

力率改善回路では、PWM制御回路25が駆動回路9を通して第1のスイッチング素子6をオン/オフ駆動することにより、昇圧動作と力率改善動作とが並行して行われる。まず、昇圧動作は、次のように実現される。   In the power factor correction circuit, the PWM control circuit 25 drives the first switching element 6 on / off through the drive circuit 9, whereby the boosting operation and the power factor correction operation are performed in parallel. First, the boosting operation is realized as follows.

第1のスイッチング素子6がオンすると、トランス5の一次巻線N1には、入力電圧がそのまま印加され、入力電圧と第1のスイッチング素子6のオン時間とに比例した電流が流れるので、最大電流値の二乗に比例したエネルギーが蓄えられる。そして、第1のスイッチング素子6がオフすると、直前に一次巻線N1に蓄えられたエネルギーにより、直前に一次巻線N1に流れていた電流が、そのオフ後も一次巻線N1を同方向にそのまま流れ続ける結果、逆流阻止ダイオード7を介して出力コンデンサ8に電荷が蓄積される。第1のスイッチング素子6がオン/オフ動作を繰り返すことにより、出力コンデンサ8に入力電圧以上に昇圧された所定の出力電圧が形成される。   When the first switching element 6 is turned on, the input voltage is applied as it is to the primary winding N1 of the transformer 5, and a current proportional to the input voltage and the on-time of the first switching element 6 flows. Energy proportional to the square of the value is stored. When the first switching element 6 is turned off, the current that was flowing in the primary winding N1 immediately before due to the energy stored in the primary winding N1 in the primary winding N1 in the same direction after the turning off. As a result of continuing to flow as it is, charges are accumulated in the output capacitor 8 via the backflow blocking diode 7. When the first switching element 6 repeats the on / off operation, a predetermined output voltage boosted to the input voltage or higher is formed in the output capacitor 8.

その過程で、力率改善動作が次のように行われる。すなわち、PWM制御回路25は、電流検出抵抗器10にて検出された昇圧チョッパー回路への入力電流の実効値(包絡線波形)が入力電圧検出抵抗器4にて検出された昇圧チョッパー回路への入力電圧の脈流波形と同相かつ相似となるよう駆動回路9を通して第1のスイッチング素子6のオン/オフ比を制御し、力率を限りなく値1に近づけるように動作する。   In the process, the power factor correction operation is performed as follows. That is, the PWM control circuit 25 supplies the effective value (envelope waveform) of the input current to the boost chopper circuit detected by the current detection resistor 10 to the boost chopper circuit detected by the input voltage detection resistor 4. The on / off ratio of the first switching element 6 is controlled through the drive circuit 9 so as to be in phase with and similar to the pulsating waveform of the input voltage, and the power factor operates as close as possible to the value 1.

次に、出力電圧検出抵抗器11の両端間に、コンデンサ12,13の直列回路と、第2のスイッチング素子14,15の直列回路とが並列に接続されている。そして、コンデンサ12,13同士の接続端は、トランス16の一次巻線の一端(図示例では巻き始め端)に接続され、第2のスイッチング素子14,15同士の接続端は、トランス16の一次巻線の他端(図示例では巻き終わり端)に接続されている。第2のスイッチング素子14,15は、それぞれ駆動回路23,24により駆動される。駆動回路23,24は、それぞれ同じ構成である。詳細は後述する。   Next, a series circuit of capacitors 12 and 13 and a series circuit of second switching elements 14 and 15 are connected in parallel between both ends of the output voltage detection resistor 11. The connection end of the capacitors 12 and 13 is connected to one end (the winding start end in the illustrated example) of the primary winding of the transformer 16, and the connection end of the second switching elements 14 and 15 is the primary end of the transformer 16. The other end of the winding (in the illustrated example, the end of winding) is connected. The second switching elements 14 and 15 are driven by driving circuits 23 and 24, respectively. The drive circuits 23 and 24 have the same configuration. Details will be described later.

ここで、コンデンサ12,13の直列回路と、第2のスイッチング素子14,15の直列回路と、トランス16と、駆動回路23,24との全体はハーフブリッジ方式のスイッチング方式DC/DCコンバータを構成している。このハーフブリッジ方式のスイッチング方式DC/DCコンバータは、第2のスイッチング素子14,15が互いに逆相の関係でオン/オフすると、トランス16の一次巻線に交流電圧が印加され、それがトランス16の2次巻線へ伝送され、直流電圧へ変換され、DC/DCコンバータの出力電圧30が生成される。   Here, the series circuit of the capacitors 12 and 13, the series circuit of the second switching elements 14 and 15, the transformer 16, and the drive circuits 23 and 24 constitute a half-bridge switching DC / DC converter. doing. In this half-bridge switching DC / DC converter, when the second switching elements 14 and 15 are turned on / off in a reverse phase relationship, an alternating voltage is applied to the primary winding of the transformer 16, which is the transformer 16. Are converted to a DC voltage, and an output voltage 30 of the DC / DC converter is generated.

PWM制御回路25は、そのDC/DCコンバータの出力電圧30を監視し、出力電圧30が、負荷装置が必要とする所定電圧となるように、出力電圧検出抵抗器11から通知される出力コンデンサ8が形成した出力電圧に応じて第2のスイッチング素子14,15のオン/オフ比を制御している。   The PWM control circuit 25 monitors the output voltage 30 of the DC / DC converter, and the output capacitor 8 notified from the output voltage detection resistor 11 so that the output voltage 30 becomes a predetermined voltage required by the load device. The on / off ratio of the second switching elements 14 and 15 is controlled in accordance with the output voltage formed by.

次に、PWM制御回路25は、当該直流電源装置を動作させる際に、入力電圧検出抵抗器4から通知された入力電圧並びに当該直流電源装置の内部回路が正常なときに、異常検出回路29に正常起動を通知してパワーリレー回路28をオンさせる。   Next, when operating the DC power supply device, the PWM control circuit 25 causes the abnormality detection circuit 29 to operate when the input voltage notified from the input voltage detection resistor 4 and the internal circuit of the DC power supply device are normal. The normal activation is notified and the power relay circuit 28 is turned on.

異常時では次のような保護動作が行われる。まず、PWM制御回路25は、当該直流電源装置を動作させる際に、入力電圧検出抵抗器4から通知された入力電圧並びに当該直流電源装置の内部回路が異常な場合は、異常検出回路29に異常起動を通知してパワーリレー回路28をオフさせる。これによって、例えば、力率改善回路が停止しているときに、DC/DCコンバータにおいて直列に接続された第2のスイッチング素子14,15にワイドバンドギャップ半導体素材(GaNやSiC)で作られたFETを用いた場合に想定されるアーム短絡状態が起こっても過大な短絡電流が流れ続けて回路が破損することがないように保護される。   At the time of abnormality, the following protection operation is performed. First, when the PWM control circuit 25 operates the DC power supply device, if the input voltage notified from the input voltage detection resistor 4 and the internal circuit of the DC power supply device are abnormal, the PWM control circuit 25 causes the abnormality detection circuit 29 to malfunction. The activation is notified and the power relay circuit 28 is turned off. Thus, for example, when the power factor correction circuit is stopped, the second switching elements 14 and 15 connected in series in the DC / DC converter are made of a wide band gap semiconductor material (GaN or SiC). Even if the arm short circuit state assumed when using the FET occurs, an excessive short circuit current continues to flow to protect the circuit from being damaged.

また、異常検出回路29は、電流検出抵抗器10から、第1のスイッチング素子6に流れる電流がゼロになったとの通知、或いは、必要以上に電流が流れたとの通知があった場合に、異常電流を検出したとして、パワーリレー回路28をオフさせて回路全体を保護する。電流検出抵抗器10からは、PWM制御回路25にも平衡して通知されるので、確実な保護が行われる。   In addition, the abnormality detection circuit 29 generates an abnormality when there is a notification from the current detection resistor 10 that the current flowing through the first switching element 6 has become zero, or a notification that current has flowed more than necessary. When the current is detected, the power relay circuit 28 is turned off to protect the entire circuit. Since the current detection resistor 10 notifies the PWM control circuit 25 in a balanced manner, reliable protection is performed.

さて、この実施の形態1では、入力される交流電圧を力率改善しつつ全波整流と昇圧とを行いながら直流電圧に変換する力率改善回路と、例えば2個の直列接続された第2のスイッチング素子14,15同士の接続端と同じく2個の直列接続されたコンデンサ12,13同士の接続端とをトランス16の一次巻線の互いに異なる端部に接続したハーフブリッジ方式のDC/DCコンバータとで構成される直流電源装置において、ハーフブリッジ方式のDC/DCコンバータにおける第2のスイッチング素子14,15を導通損失が少なく高周波でスイッチングできるワイドバンドギャップ半導体素材(GaNやSiC)で作られたFETで構成し、小型で高効率な直流電源装置を実現することを目的としている。以降、第2のスイッチング素子14,15は、FET14,15と称し、駆動回路23,24は、FET駆動回路23,24と称する。   In the first embodiment, a power factor correction circuit that converts an input AC voltage into a DC voltage while performing full-wave rectification and boosting while improving the power factor and, for example, two second power supplies connected in series. DC / DC of a half bridge system in which the connection ends of the two switching elements 14 and 15 as well as the connection ends of the two capacitors 12 and 13 connected in series are connected to different ends of the primary winding of the transformer 16. In a DC power supply device composed of a converter, the second switching elements 14 and 15 in a half-bridge DC / DC converter are made of a wide band gap semiconductor material (GaN or SiC) that can be switched at a high frequency with little conduction loss. The purpose is to realize a small and highly efficient DC power supply device. Hereinafter, the second switching elements 14 and 15 are referred to as FETs 14 and 15, and the drive circuits 23 and 24 are referred to as FET drive circuits 23 and 24.

その場合に問題となるのは、GaNやSiCで作られたFET14,15を駆動するためには、正と負の2種類の電源が必要となる他、高電圧側に接続されたFET14はGND電位から浮いた状態で使用されるため、低電圧側に接続されたFET15とは異なる電源が必要であり、複数の電源回路をFET駆動回路23,24の中に持たなくてはならず回路を小型化することが困難となる点であった。   In that case, the problem is that in order to drive the FETs 14 and 15 made of GaN or SiC, two types of positive and negative power supplies are required, and the FET 14 connected to the high voltage side is connected to the GND. Since it is used in a state floating from the potential, a power supply different from that of the FET 15 connected to the low voltage side is required, and a plurality of power supply circuits must be provided in the FET drive circuits 23 and 24. It was difficult to reduce the size.

この問題点に関し本実施の形態1では、図1に示すように、FET駆動回路23,24の中に、正と負の電源回路を設ける代わりに、正バイアス用コンデンサ21a,21bと負バイアス用コンデンサ22a,22bとを配置した。そして、昇圧チョッパー回路で用いるチョークコイルに、該チョークコイル(1次巻線N1)に2つの補助巻線(中間タップ付き2次巻線N2,N3)を付加して構成したトランス5の1次巻線N1を用いることにし、第1のスイッチング素子6のオン・オフ動作に伴って1次巻線N1に流れる電流に基づき、2つの2次巻線N2,N3およびダイオード26,27を介して正バイアス用コンデンサ21a,21bと負バイアス用コンデンサ22a,22bとが充電され、正バイアス用コンデンサ21a,21bおよび負バイアス用コンデンサ22a,22bの充電電圧により、GaNやSiCで作られたFET14,15のゲート端子に正または負のバイアス電圧を印加できる構成とした。   With respect to this problem, in the first embodiment, as shown in FIG. 1, instead of providing positive and negative power supply circuits in the FET drive circuits 23 and 24, positive bias capacitors 21a and 21b and negative bias capacitors are provided. Capacitors 22a and 22b are arranged. The primary of transformer 5 is configured by adding two auxiliary windings (secondary windings N2, N3 with intermediate taps) to the choke coil (primary winding N1) to the choke coil used in the boost chopper circuit. The winding N1 is used, and through the two secondary windings N2 and N3 and the diodes 26 and 27 based on the current flowing through the primary winding N1 as the first switching element 6 is turned on / off. The positive bias capacitors 21a and 21b and the negative bias capacitors 22a and 22b are charged, and the FETs 14 and 15 made of GaN or SiC are charged by the charging voltages of the positive bias capacitors 21a and 21b and the negative bias capacitors 22a and 22b. A positive or negative bias voltage can be applied to the gate terminal.

具体的に説明する。図1に示すように、高電圧側のFET14を駆動するFET駆動回路23と低電圧側のFET15を駆動するFET駆動回路24とは、同じ構成であり、それぞれ直列に接続されたNPN型トランジスタ17a,17bおよびPNP型トランジスタ18a,18bと、電流制限抵抗器19a,19bと、駆動回路20a,20bと、直列に接続された正バイアス用コンデンサ21a,21bおよび負バイアス用コンデンサ22a,22bとを備えている。   This will be specifically described. As shown in FIG. 1, the FET drive circuit 23 that drives the high-voltage side FET 14 and the FET drive circuit 24 that drives the low-voltage side FET 15 have the same configuration, and are each connected in series with an NPN transistor 17a. 17b and PNP transistors 18a and 18b, current limiting resistors 19a and 19b, drive circuits 20a and 20b, and positive bias capacitors 21a and 21b and negative bias capacitors 22a and 22b connected in series. ing.

駆動回路20a,20bはPWM制御回路25により制御される。直列に接続されたNPN型トランジスタ17aおよびPNP型トランジスタ18aの、共通接続されるベース端子同士が駆動回路20aの出力端に接続され、共通接続されるエミッタ端子同士が電流制限抵抗器19aを介してFET14のゲート端子に接続される。また、直列に接続されたNPN型トランジスタ17bおよびPNP型トランジスタ18bの、共通接続されるベース端子同士が駆動回路20bの出力端に接続され、共通接続されるエミッタ端子同士が電流制限抵抗器19bを介してFET15のゲート端子に接続される。   The drive circuits 20a and 20b are controlled by the PWM control circuit 25. The commonly connected base terminals of the NPN transistor 17a and the PNP transistor 18a connected in series are connected to the output terminal of the drive circuit 20a, and the commonly connected emitter terminals are connected via the current limiting resistor 19a. Connected to the gate terminal of the FET 14. In addition, the commonly connected base terminals of the NPN transistor 17b and the PNP transistor 18b connected in series are connected to the output terminal of the drive circuit 20b, and the emitter terminals connected in common are connected to the current limiting resistor 19b. To the gate terminal of the FET 15.

トランス5の2次巻線N2の両端は、ダイオード26を介して、FET駆動回路23における、駆動回路20aの電源端子に接続され、また、NPN型トランジスタ17aとPNP型トランジスタ18aとの直列回路の両端と、正バイアス用コンデンサ21aと負バイアス用コンデンサ22aとの直列回路の両端とに接続されている。そして、トランス5の2次巻線N2に設けられる中間タップは、FET駆動回路23における、正バイアス用コンデンサ21aおよび負バイアス用コンデンサ22a同士の接続端と、FET14のドレイン端子とに接続されている。   Both ends of the secondary winding N2 of the transformer 5 are connected to the power supply terminal of the drive circuit 20a in the FET drive circuit 23 through the diode 26, and a series circuit of an NPN transistor 17a and a PNP transistor 18a. Both ends are connected to both ends of a series circuit of a positive bias capacitor 21a and a negative bias capacitor 22a. The intermediate tap provided in the secondary winding N2 of the transformer 5 is connected to the connection terminal between the positive bias capacitor 21a and the negative bias capacitor 22a in the FET drive circuit 23 and the drain terminal of the FET 14. .

また、トランス5の2次巻線N3の両端は、ダイオード26を介して、FET駆動回路24において、駆動回路20bの電源端子に接続され、また、NPN型トランジスタ17bとPNP型トランジスタ18bの直列回路の両端と、正バイアス用コンデンサ21bと負バイアス用コンデンサ22bの直列回路の両端とに接続されている。そして、トランス5の2次巻線N3に設けられる中間タップは、FET駆動回路24における、正バイアス用コンデンサ21bおよび負バイアス用コンデンサ22b同士の接続端と、FET15のドレイン端子とに接続されている。   Further, both ends of the secondary winding N3 of the transformer 5 are connected to the power supply terminal of the drive circuit 20b in the FET drive circuit 24 via the diode 26, and a series circuit of the NPN transistor 17b and the PNP transistor 18b. And both ends of a series circuit of a positive bias capacitor 21b and a negative bias capacitor 22b. The intermediate tap provided in the secondary winding N3 of the transformer 5 is connected to the connection end of the positive bias capacitor 21b and the negative bias capacitor 22b in the FET drive circuit 24 and the drain terminal of the FET 15. .

以上の構成において、FET駆動回路23,24は、共に同じ動作を行う。FET駆動回路23は、高電圧側のFET14を次のように駆動制御する。例えば、駆動回路20aが出力する駆動信号が高レベルになると、PNP型トランジスタ18aがオフ状態でNPN型トランジスタ17aがオンとなり、正バイアス用コンデンサ21aの電圧が電流制限抵抗19aを介してFET14のゲートに印加されFET14はオン状態となる。また、駆動回路20aが出力する駆動信号が低レベルになると、NPN型トランジスタ17aがオフすると同時にPNP型トランジスタ18aがオン状態となり、電流制限抵抗19aを介してFET14のゲートに蓄えられた電荷が急速に放電され、負バイアス用コンデンサ22aに蓄えられた負の電圧までFET14のゲート電圧を下げてFET14をオフさせるとともに、そのオフ状態を維持させる。FET駆動回路24は、低電圧側のFET15について同様な動作を行う。   In the above configuration, the FET drive circuits 23 and 24 perform the same operation. The FET drive circuit 23 drives and controls the high-voltage side FET 14 as follows. For example, when the drive signal output from the drive circuit 20a becomes a high level, the PNP transistor 18a is turned off and the NPN transistor 17a is turned on, and the voltage of the positive bias capacitor 21a passes through the current limiting resistor 19a to the gate of the FET 14. The FET 14 is turned on. When the drive signal output from the drive circuit 20a becomes low level, the NPN transistor 17a is turned off and the PNP transistor 18a is turned on at the same time, and the charge stored in the gate of the FET 14 through the current limiting resistor 19a is rapidly increased. The gate voltage of the FET 14 is lowered to the negative voltage stored in the negative bias capacitor 22a to turn off the FET 14 and maintain the off state. The FET drive circuit 24 performs the same operation for the FET 15 on the low voltage side.

トランス5では、1次巻線N1と2次巻線N2,N3の各巻線比は、入力電圧の実効値をVinとし、FET14,15を駆動するのに必要な電圧を±Vgとした場合、Vin/2Vg=N1/N2=N1/N3の関係となるように構成されている。   In the transformer 5, when the winding ratio of the primary winding N1 and the secondary windings N2 and N3 is Vin, and the voltage required to drive the FETs 14 and 15 is ± Vg, The configuration is such that Vin / 2Vg = N1 / N2 = N1 / N3.

ここで、第1のスイッチング素子6がオンすると、2次巻線N2に発生した電圧によりダイオード26を介してFET駆動回路23の正バイアス用コンデンサ21aと負バイアス用コンデンサ22aとに電荷が蓄えられる。それぞれに蓄えられる電荷量は、中間タップの位置によって決められる。例えば、中間タップの位置が2次巻線N2の丁度真ん中であれば正バイアス用コンデンサ21aと負バイアス用コンデンサ22aとの電位は、それぞれVgとなるように充電される。同様に、第1のスイッチング素子6がオンすると、もう一つの2次巻線N3に発生した電圧によりダイオード27を介してFET駆動回路24の正バイアス用コンデンサ21bと負バイアス用コンデンサ22bとの電位は、それぞれVgとなるように充電される。   Here, when the first switching element 6 is turned on, electric charges are stored in the positive bias capacitor 21a and the negative bias capacitor 22a of the FET drive circuit 23 through the diode 26 by the voltage generated in the secondary winding N2. . The amount of charge stored in each is determined by the position of the intermediate tap. For example, if the position of the intermediate tap is just in the middle of the secondary winding N2, the potentials of the positive bias capacitor 21a and the negative bias capacitor 22a are charged to Vg, respectively. Similarly, when the first switching element 6 is turned on, the potentials of the positive bias capacitor 21b and the negative bias capacitor 22b of the FET drive circuit 24 via the diode 27 by the voltage generated in the other secondary winding N3. Are charged to Vg respectively.

次に、図1と図2を参照して、実施の形態1に関わる部分の動作、つまり正と負のバイアス用コンデンサへの充電動作について説明する。なお、図2は、図に示す正バイアス用コンデンサおよび負のバイアス用コンデンサへの充電動作を説明する波形図である。図2(ア)では、入力電圧35と力率改善された入力電流36との各波形が示され、図2(イ)では、正バイアス用コンデンサ21a,21bへの充電電流37と充電電圧38との各波形が示されている。   Next, with reference to FIGS. 1 and 2, the operation of the portion related to the first embodiment, that is, the operation of charging the positive and negative bias capacitors will be described. FIG. 2 is a waveform diagram for explaining the charging operation to the positive bias capacitor and the negative bias capacitor shown in FIG. 2A shows the waveforms of the input voltage 35 and the input current 36 whose power factor has been improved. In FIG. 2A, the charging current 37 and the charging voltage 38 for the positive bias capacitors 21a and 21b are shown. Each waveform is shown.

図2(ア)において、入力電圧35は、交流電圧を全波整流するダイオードブリッジ3から昇圧チョッパー回路へ入力される電圧であり脈流波形をしている。PWM制御回路25は、この入力電圧35の波形と第1のスイッチング素子6を流れる電流の波形とが同相かつ相似した波形となるように、第1のスイッチング素子6のオン/オフ比を制御するので、トランス5の1次巻線N1に流れる入力電流36は、鋸波状の電流となるが、その包絡線の波形は入力電圧35の波形と同相かつ相似した波形となる。なお、入力電圧35の最大値は、図示例では321・√2Vであるとしている。   In FIG. 2A, an input voltage 35 is a voltage that is input to the step-up chopper circuit from the diode bridge 3 that performs full-wave rectification of the AC voltage, and has a pulsating waveform. The PWM control circuit 25 controls the on / off ratio of the first switching element 6 so that the waveform of the input voltage 35 and the waveform of the current flowing through the first switching element 6 have the same and similar waveforms. Therefore, the input current 36 flowing through the primary winding N1 of the transformer 5 is a sawtooth current, but the envelope waveform is in-phase and similar to the waveform of the input voltage 35. Note that the maximum value of the input voltage 35 is 321 · √2 V in the illustrated example.

このとき、トランス5の2次巻線N2,N3には、巻線比N2/N1およびN3/N1に相当する電圧が発生するが、正バイアス用コンデンサ21a,21bでは、蓄えられた電圧よりも大きな電圧が発生した時だけ充電電流が流れることになるので、図2(イ)に示す鋸波状の充電電流37が流れ、FET14,15を駆動するのに必要な正バイアス電圧Vgの充電電圧38に充電される。負バイアス用コンデンサ22a,22bへの充電電流および充電電圧についても同様に示すことができる。以上の動作により、正と負の電源回路を用いずに、GaNやSiCで作られたFET14,15を駆動するのに必要なバイアス電圧が得られることになる。   At this time, voltages corresponding to the winding ratios N2 / N1 and N3 / N1 are generated in the secondary windings N2 and N3 of the transformer 5, but the positive bias capacitors 21a and 21b have a voltage higher than the stored voltage. Since the charging current flows only when a large voltage is generated, the sawtooth charging current 37 shown in FIG. 2 (a) flows, and the charging voltage 38 of the positive bias voltage Vg necessary for driving the FETs 14 and 15 is obtained. Is charged. The charging current and charging voltage for the negative bias capacitors 22a and 22b can be similarly shown. With the above operation, a bias voltage necessary to drive the FETs 14 and 15 made of GaN or SiC can be obtained without using positive and negative power supply circuits.

以上のように、本実施の形態1によれば、スイッチング方式の力率改善回路とハーフブリッジ方式のスイッチング方式DC/DCコンバータとを備える直流電源装置において、ハーフブリッジ方式のDC/DCコンバータにおける2つのスイッチング素子に、ワイドバンドギャップ半導体素材(GaNやSiC)で作られたFETを使用する構成とした場合に、FET駆動回路に、正と負のバイアス用コンデンサを直列接続して設けるとともに、力率改善回路を構成する昇圧チョッパー回路におけるチョークコイルを、1次巻線と中間タップを有する2次巻線とを備えるトランス構造における1次巻線により実現し、直列接続した正と負のバイアス用コンデンサの両端と2次巻線の両端との対応端とをそれぞれダイオードを介して接続し、直列接続した正と負のバイアス用コンデンサ同士の接続端と2次巻線の中間タップとを直接接続し、昇圧チョッパー回路においてスイッチング素子がオン・オフして昇圧動作を行っている過程でチョークコイルである1次巻線に流れる電流に基づき2次巻線およびダイオードを介して正と負のバイアス用コンデンサを充電することにより、正と負のバイアス用コンデンサに、GaNやSiCで作られたFETに不用意な動作をさせないように印加する正と負のバイアス電圧を蓄電生成することができる。   As described above, according to the first embodiment, in a DC power supply device including a switching power factor correction circuit and a half-bridge switching DC / DC converter, 2 in the half-bridge DC / DC converter. In the case where a FET made of a wide band gap semiconductor material (GaN or SiC) is used for one switching element, a positive and negative bias capacitor is connected in series to the FET drive circuit, and A choke coil in a step-up chopper circuit constituting a rate improvement circuit is realized by a primary winding in a transformer structure including a primary winding and a secondary winding having an intermediate tap, for positive and negative biases connected in series. Connect the both ends of the capacitor and the corresponding ends of the secondary winding via diodes respectively. The connecting end of the connected positive and negative bias capacitors and the intermediate tap of the secondary winding are directly connected. In the step-up chopper circuit, the switching element is turned on / off and the boost operation is performed. By charging the positive and negative bias capacitors via the secondary winding and diode based on the current flowing through a certain primary winding, the FET made of GaN or SiC can be used for the positive and negative bias capacitors. It is possible to store and generate positive and negative bias voltages to be applied so as not to cause an inadvertent operation.

このように、GaNやSiCで作られたFETに不用意な動作をさせないように正と負のバイアス電圧を印加するバイアス電源を、別電源によるのではなく、昇圧チョッパー回路のチョークコイルにトランス構造の1次巻線を使用し、そのチョークコイルに付加した補助巻線に相当する中間タップ付きの2次巻線にダイオードを介して接続した正と負のバイアス用コンデンサを充電することにより実現したので、低価格化かつ小型化が可能で、短絡事故のない安全な直流電源装置を実現することができる。   In this way, a bias power supply that applies positive and negative bias voltages to prevent the FET made of GaN or SiC from being inadvertently operated is not a separate power supply, but a choke coil in the boost chopper circuit is a transformer structure. This is realized by charging positive and negative bias capacitors connected via a diode to a secondary winding with an intermediate tap corresponding to the auxiliary winding added to the choke coil. Therefore, it is possible to realize a safe direct-current power supply apparatus that can be reduced in price and reduced in size and free from a short circuit accident.

実施の形態2.
図3は、本発明の実施の形態2による直流電源装置の構成を示すブロック図である。本実施の形態2では、全波整流回路と、降圧チョッパー回路と、ハーフブリッジ方式のスイッチング方式DC/DCコンバータとを備える直流電源装置のDC/DCコンバータにおけるスイッチング素子に、ワイドバンドギャップ半導体素材(GaNやSiC)で作られたFETを用いた場合の該FETの駆動方式を示す。
Embodiment 2. FIG.
FIG. 3 is a block diagram showing a configuration of a DC power supply device according to Embodiment 2 of the present invention. In the second embodiment, a wide band gap semiconductor material (as a switching element in a DC / DC converter of a DC power supply device including a full-wave rectifier circuit, a step-down chopper circuit, and a half-bridge switching DC / DC converter) A method of driving the FET when an FET made of GaN or SiC) is used will be described.

つまり、図3では、図1(実施の形態1)に示した直流電源装置において、スイッチング方式の力率改善回路に代えて、降圧チョッパー回路を用いた直流電源装置が示されている。その他の構成は、図1と同様である。PWM制御回路25は、図1にて説明した力率改善制御動作を行わない点が異なっているだけである。GaNやSiCで作られたFET14,15を用いた場合の該FET14,15を駆動する構成は、図1と同様であり、ここでは、図1と同じ符号を付してその説明を割愛する。降圧チョッパー回路の構成要素の大部分は、昇圧チョッパー回路の構成要素と重複するが、図3では、符号を違えて示してある。   That is, FIG. 3 shows a DC power supply device using a step-down chopper circuit in place of the switching type power factor correction circuit in the DC power supply device shown in FIG. 1 (Embodiment 1). Other configurations are the same as those in FIG. The PWM control circuit 25 is different only in that the power factor correction control operation described in FIG. 1 is not performed. When the FETs 14 and 15 made of GaN or SiC are used, the configuration for driving the FETs 14 and 15 is the same as that in FIG. 1, and here, the same reference numerals as those in FIG. Most of the components of the step-down chopper circuit overlap with those of the step-up chopper circuit, but in FIG. 3, the reference numerals are different.

図3において、降圧チョッパー回路は、入力コンデンサ40と、第1のスイッチング素子(図示例ではIGBT)41と、駆動回路42と、逆流阻止ダイオード43と、トランス44の一次巻線N1と、出力コンデンサ45とで構成されている。   3, the step-down chopper circuit includes an input capacitor 40, a first switching element (IGBT in the illustrated example) 41, a drive circuit 42, a reverse current blocking diode 43, a primary winding N1 of a transformer 44, and an output capacitor. 45.

ダイオードブリッジ3の正極端には、入力コンデンサ40の一端と第1のスイッチング素子41の一方の信号端子(図示例ではコレクタ端子)とが接続されている。ダイオードブリッジ3の負極端(回路グランド)には、入力コンデンサ40の他端と、逆流阻止ダイオード43のアノード端子と、出力コンデンサ(電解コンデンサ)45の負極端とが接続されている。電流検出抵抗器10は、図示例では、逆流阻止ダイオード43のアノード端子と出力コンデンサ(電解コンデンサ)45の負極端との間の接続ラインに設けられている。   One end of the input capacitor 40 and one signal terminal (collector terminal in the illustrated example) of the first switching element 41 are connected to the positive terminal of the diode bridge 3. The other end of the input capacitor 40, the anode terminal of the backflow prevention diode 43, and the negative end of the output capacitor (electrolytic capacitor) 45 are connected to the negative end (circuit ground) of the diode bridge 3. In the illustrated example, the current detection resistor 10 is provided in a connection line between the anode terminal of the backflow prevention diode 43 and the negative terminal of the output capacitor (electrolytic capacitor) 45.

第1のスイッチング素子41の他方の信号端子(図示例ではエミッタ端子)には、逆流阻止ダイオード43のカソード端子とトランス44の一次巻線N1の一端(図示例では巻き始め端)とが接続されている。トランス44の一次巻線N1の他端(図示例では巻き終わり端)には出力コンデンサ(電解コンデンサ)45の正極端(+)が接続されている。   The other signal terminal (the emitter terminal in the illustrated example) of the first switching element 41 is connected to the cathode terminal of the reverse current blocking diode 43 and one end (the winding start end in the illustrated example) of the primary winding N1 of the transformer 44. ing. A positive terminal (+) of an output capacitor (electrolytic capacitor) 45 is connected to the other end of the primary winding N1 of the transformer 44 (winding end in the illustrated example).

以上の構成において、入力コンデンサ40は、ダイオードブリッジ3が全波整流して出力する脈流波形をした直流電圧を平滑して降圧チョッパー回路の入力電圧を生成する。第1のスイッチング素子41がオンしているとき、入力コンデンサ40からの電流がトランス44の一次巻線N1を通って出力コンデンサ45に流れ込むことが続けられ、トランス44の一次巻線N1に電流を出力コンデンサ45の方向へ流し続けようとするエネルギーが蓄積される。この過程では、出力コンデンサ45は入力コンデンサ40が生成する入力電圧を昇圧する方向に向かって充電される。   In the above configuration, the input capacitor 40 smoothes the DC voltage having a pulsating waveform output from the diode bridge 3 after full-wave rectification to generate the input voltage of the step-down chopper circuit. When the first switching element 41 is on, the current from the input capacitor 40 continues to flow into the output capacitor 45 through the primary winding N1 of the transformer 44, and current is supplied to the primary winding N1 of the transformer 44. Energy that continues to flow in the direction of the output capacitor 45 is accumulated. In this process, the output capacitor 45 is charged in the direction of boosting the input voltage generated by the input capacitor 40.

その後、スイッチング素子41がオフすると、トランス44の一次巻線N1に蓄積された、電流を巻き始め端から巻き終わり端の方向へ流し続けようとするエネルギーによってトランス44の一次巻線N1の巻き始め端にカソード端子が接続される逆流阻止ダイオード43がオン状態になり、マイナスの電荷が出力コンデンサ45に送り込まれ、出力コンデンサ45は入力コンデンサ40が生成する入力電圧を降圧する方向に向かって充電される。   After that, when the switching element 41 is turned off, the winding start of the primary winding N1 of the transformer 44 is performed by the energy accumulated in the primary winding N1 of the transformer 44 and continuing to flow the current from the winding start end to the winding end end. The reverse current blocking diode 43 having the cathode terminal connected to the end is turned on, negative charges are sent to the output capacitor 45, and the output capacitor 45 is charged in a direction to step down the input voltage generated by the input capacitor 40. The

結局、PWM制御回路25は、第1のスイッチング素子41のスイッチング周波数に対するオン時間の割合が、出力コンデンサ45に入力コンデンサ40が生成する入力電圧を降圧した所定出力電圧が生成される割合となるように、出力コンデンサ45の充電電圧に基づいて駆動回路42を通して第1のスイッチング素子41を駆動制御する。   Eventually, in the PWM control circuit 25, the ratio of the ON time to the switching frequency of the first switching element 41 is such that a predetermined output voltage is generated by stepping down the input voltage generated by the input capacitor 40 in the output capacitor 45. In addition, the first switching element 41 is driven and controlled through the driving circuit 42 based on the charging voltage of the output capacitor 45.

ここで、トランス44の巻線比「N1/N2」「N1/N3」について説明する。入力コンデンサ40の両端電圧をVinとし、出力コンデンサ45の両端電圧をVoとし、FET14,15を駆動するのに必要な電圧を±Vgとした場合、巻線比「N1/N2」「N1/N3」は、(Vin−Vo)/2Vg=N1/N2=N1/N3の関係となるよう構成されている。   Here, the winding ratios “N1 / N2” and “N1 / N3” of the transformer 44 will be described. When the voltage across the input capacitor 40 is Vin, the voltage across the output capacitor 45 is Vo, and the voltage required to drive the FETs 14 and 15 is ± Vg, the winding ratios “N1 / N2” “N1 / N3” Is configured such that (Vin−Vo) / 2Vg = N1 / N2 = N1 / N3.

本実施の形態2におけるGaNやSiCで作られたFET14,15の駆動方式は、実施の形態1にて説明したのと同じ原理により、実現される。すなわち、スイッチング素子41がオンすると、1次巻線N1を通して2次巻線N2,N3に発生した電圧によりダイオード26,27を介してFET駆動回路23,24の正バイアス用コンデンサ21a,21bと負バイアス用コンデンサ22a,22bとに電荷が蓄えられる。それぞれに蓄えられる電荷量は2次巻線N2,N3に設けられる中間タップの位置によって決められる。例えば、中間タップの位置が2次巻線N2,N3の丁度真ん中であれば、正バイアス用コンデンサ21a,21bと負バイアス用コンデンサ22a,22bの電位は、それぞれFET14,15を駆動するのに必要な電圧Vgとなるように充電される。   The driving method of the FETs 14 and 15 made of GaN or SiC in the second embodiment is realized by the same principle as described in the first embodiment. That is, when the switching element 41 is turned on, the voltages generated in the secondary windings N2 and N3 through the primary winding N1 and the negative bias capacitors 21a and 21b of the FET drive circuits 23 and 24 via the diodes 26 and 27 are negative. Electric charges are stored in the bias capacitors 22a and 22b. The amount of charge stored in each is determined by the position of the intermediate tap provided in the secondary windings N2 and N3. For example, if the position of the intermediate tap is exactly in the middle of the secondary windings N2 and N3, the potentials of the positive bias capacitors 21a and 21b and the negative bias capacitors 22a and 22b are necessary to drive the FETs 14 and 15, respectively. The battery is charged so as to have a stable voltage Vg.

以上のように、本実施の形態2によれば、全波整流回路と、降圧チョッパー回路と、ハーフブリッジ方式のスイッチング方式DC/DCコンバータとを備える直流電源装置において、DC/DCコンバータにおける2つのスイッチング素子に、ワイドバンドギャップ半導体素材(GaNやSiC)で作られたFETを使用する構成とした場合に、実施の形態1と同様に、GaNやSiCで作られたFETに不用意な動作をさせないように正と負のバイアス電圧を印加するバイアス電源を、別電源によるのではなく、降圧チョッパー回路のチョークコイルにトランス構造の1次巻線を使用し、そのチョークコイルに付加した補助巻線に相当する中間タップ付きの2次巻線にダイオードを介して接続した正と負のバイアス用コンデンサを充電することにより実現したので、低価格化かつ小型化が可能で、短絡事故のない安全な直流電源装置を実現することができる。   As described above, according to the second embodiment, in the DC power supply device including the full-wave rectifier circuit, the step-down chopper circuit, and the half-bridge switching DC / DC converter, the two DC / DC converters When the switching element is configured to use an FET made of a wide bandgap semiconductor material (GaN or SiC), the FET made of GaN or SiC is inadvertently operated as in the first embodiment. A bias power supply for applying positive and negative bias voltages is not a separate power supply, but a transformer-structure primary winding is used for the choke coil of the step-down chopper circuit, and an auxiliary winding added to the choke coil is used. Charging positive and negative bias capacitors connected via a diode to a secondary winding with an intermediate tap equivalent to Having realized and, can be low cost and downsizing, it is possible to realize a safe direct-current power supply without short circuit.

以上のように、本発明にかかる直流電源装置は、低価格化かつ小型化が可能で、短絡事故のない安全な直流電源装置として有用であり、特に、車載用や艦船用または航空機用の電源システムで使用する直流電源装置に適している。   As described above, the DC power supply according to the present invention can be reduced in price and reduced in size, and is useful as a safe DC power supply without a short-circuit accident. Suitable for DC power supply used in the system.

1 交流電源(商用電源または発電機)
2 リアクトル
3 全波整流回路(ダイオードブリッジ)
4 入力電圧検出抵抗器
5,44 トランス
N1 1次巻線(チョークコイル)
N2,N3 2次巻線(補助巻線)
6,41 第1のスイッチング素子
7,43 逆流阻止ダイオード
8,45 出力コンデンサ
9,42 駆動回路
10 電流検出抵抗器
11 出力電圧検出抵抗器
12,13 コンデンサ
14,15 ワイドバンドギャップ半導体素材で作られたFET(第2のスイッチング素子)
16 DC/DCコンバータを構成するトランス
17a,17b NPN型トランジスタ
18a,18b PNP型トランジスタ
19a,19b 電流制限抵抗器
20a,20b 駆動回路
21a,21b 正バイアス用コンデンサ
22a,22b 負バイアス用コンデンサ
23,24 FET駆動回路
25 PWM制御回路
26,27 ダイオード
28 パワーリレー回路
29 異常検出回路
30 DC/DCコンバータの出力電圧
36 入力電圧
36 入力電流
37 充電電流
38 充電電圧
40 入力コンデンサ
1 AC power (commercial power or generator)
2 Reactor 3 Full-wave rectifier circuit (diode bridge)
4 Input voltage detection resistor 5,44 Transformer N1 Primary winding (choke coil)
N2, N3 Secondary winding (auxiliary winding)
6, 41 First switching element 7, 43 Backflow blocking diode 8, 45 Output capacitor 9, 42 Drive circuit 10 Current detection resistor 11 Output voltage detection resistor 12, 13 Capacitor 14, 15 Made of wide band gap semiconductor material FET (second switching element)
16 Transformer constituting DC / DC converter 17a, 17b NPN type transistor 18a, 18b PNP type transistor 19a, 19b Current limiting resistor 20a, 20b Drive circuit 21a, 21b Positive bias capacitor 22a, 22b Negative bias capacitor 23, 24 FET drive circuit 25 PWM control circuit 26, 27 Diode 28 Power relay circuit 29 Abnormality detection circuit 30 Output voltage of DC / DC converter 36 Input voltage 36 Input current 37 Charging current 38 Charging voltage 40 Input capacitor

Claims (3)

交流電源から交流電力が入力される全波整流回路と、前記全波整流回路の出力直流電圧をチョークコイルと第1のスイッチング素子とによって昇圧または降圧するチョッパー回路と、前記チョッパー回路が生成した直流電源を第2のスイッチング素子とトランスとによって所定電圧の直流電源へ変換するDC/DCコンバータとを備えた直流電源装置において、
前記第2のスイッチング素子は、ワイドバンドギャップ半導体素材を用いて構成されるFETであり、該FETの駆動回路に該FETのゲート端子に正と負のバイアス電圧を印加するための第1および第2のコンデンサを備え、
前記チョークコイルは、1次巻線と中間タップを有する2次巻線とを備えるトランス構造における1次巻線であり、前記第1および第2のコンデンサはそれぞれダイオードを介して前記2次巻線の片端と中間タップとの間に接続されている
ことを特徴とする直流電源装置。
A full-wave rectifier circuit to which AC power is input from an AC power source, a chopper circuit that steps up or down the output DC voltage of the full-wave rectifier circuit by a choke coil and a first switching element, and a direct current generated by the chopper circuit In a DC power supply device including a DC / DC converter that converts a power supply to a DC power supply having a predetermined voltage by a second switching element and a transformer,
The second switching element is an FET configured using a wide band gap semiconductor material, and first and second bias voltages for applying positive and negative bias voltages to the gate terminal of the FET in the drive circuit of the FET. With two capacitors,
The choke coil is a primary winding in a transformer structure including a primary winding and a secondary winding having an intermediate tap, and the first and second capacitors are respectively connected to the secondary winding via a diode. A direct current power supply device connected between one end of the power supply and the intermediate tap.
前記チョッパー回路が昇圧チョッパー回路である場合に、前記第1のスイッチング素子のオン・オフ比は、所定の昇圧電圧を生成出力する過程において該第1のスイッチング素子に流れる入力電流の包絡線波形が入力電圧である前記全波整流回路の出力直流電圧の波形と同相でかつ相似となるように制御されることを特徴とする請求項1に記載の直流電源装置。   When the chopper circuit is a step-up chopper circuit, the on / off ratio of the first switching element is determined by the envelope waveform of the input current flowing through the first switching element in the process of generating and outputting a predetermined boosted voltage. 2. The DC power supply device according to claim 1, wherein the DC power supply device is controlled so as to be in phase and similar to a waveform of an output DC voltage of the full-wave rectifier circuit that is an input voltage. 前記チョッパー回路の第1のスイッチング素子に異常電流が流れた場合に、前記交流電源からの電力入力をオン/オフするパワーリレー回路をオフさせる異常検出回路
を備えたことを特徴とする請求項1または2に記載の直流電源装置。
The abnormality detection circuit which turns off the power relay circuit which turns on / off the electric power input from the said alternating current power supply when the abnormal current flows into the 1st switching element of the said chopper circuit is provided. Or the direct-current power supply device of 2.
JP2012088380A 2012-04-09 2012-04-09 Dc power supply device Pending JP2013219921A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012088380A JP2013219921A (en) 2012-04-09 2012-04-09 Dc power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012088380A JP2013219921A (en) 2012-04-09 2012-04-09 Dc power supply device

Publications (1)

Publication Number Publication Date
JP2013219921A true JP2013219921A (en) 2013-10-24

Family

ID=49591407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012088380A Pending JP2013219921A (en) 2012-04-09 2012-04-09 Dc power supply device

Country Status (1)

Country Link
JP (1) JP2013219921A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105302025A (en) * 2015-11-16 2016-02-03 固安信通信号技术股份有限公司 Safety output module
CN108087755A (en) * 2017-12-30 2018-05-29 珠海商照光电科技有限公司 A kind of high efficiency is without the low dazzle eye-protecting lamp of stroboscopic

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105302025A (en) * 2015-11-16 2016-02-03 固安信通信号技术股份有限公司 Safety output module
CN105302025B (en) * 2015-11-16 2018-02-06 固安信通信号技术股份有限公司 Safety output module
CN108087755A (en) * 2017-12-30 2018-05-29 珠海商照光电科技有限公司 A kind of high efficiency is without the low dazzle eye-protecting lamp of stroboscopic
CN108087755B (en) * 2017-12-30 2024-03-29 珠海商照光电科技有限公司 High-efficiency stroboflash-free low-glare eye-protection lamp

Similar Documents

Publication Publication Date Title
US11909326B2 (en) Parallel hybrid converter apparatus and method
US8233298B2 (en) Power factor correction rectifier that operates efficiently over a range of input voltage conditions
US9548668B2 (en) Hybrid power converter and method
US10833594B2 (en) System and method of controlling a power converter having an LC tank coupled between a switching network and a transformer winding
JP5584089B2 (en) Drive circuit with increased power factor
US9461554B2 (en) Hybrid converter using a resonant stage and a non-isolated stage
US20140354247A1 (en) Bridgeless pfc power converter with reduced emi noise
US9906169B1 (en) DC-AC conversion circuit having a first double ended DC pulse stage and a second AC stage
US20100259240A1 (en) Bridgeless PFC converter
US9595877B2 (en) Secondary side hybrid converter apparatus and method
CN111193400B (en) Power supply device
JP2013538544A (en) AC / DC power conversion method and apparatus
WO2020120562A1 (en) Ac-dc power converter with power factor correction
JP2015035851A (en) Switching power supply device
US20110019439A1 (en) Power supply apparatus with current-sharing function
AU2017394665A1 (en) Transformer based gate drive circuit
JP2010124567A (en) Switching power supply device
US6999325B2 (en) Current/voltage converter arrangement
KR101377124B1 (en) An isolated single switch resonant converter and an isolated interleaving single switch resonant converter using the same
US11356029B2 (en) Rectifying circuit and switched-mode power supply incorporating rectifying circuit
JPWO2018123552A1 (en) Snubber circuit and power conversion system using the same
JP2014011907A (en) Switching power-supply device
JP2013219921A (en) Dc power supply device
JP2016123148A (en) Switching power supply
JP6485366B2 (en) Phase shift type full bridge type power supply circuit