JP2019201148A - Manufacturing method of bonded SOI wafer - Google Patents

Manufacturing method of bonded SOI wafer Download PDF

Info

Publication number
JP2019201148A
JP2019201148A JP2018095737A JP2018095737A JP2019201148A JP 2019201148 A JP2019201148 A JP 2019201148A JP 2018095737 A JP2018095737 A JP 2018095737A JP 2018095737 A JP2018095737 A JP 2018095737A JP 2019201148 A JP2019201148 A JP 2019201148A
Authority
JP
Japan
Prior art keywords
wafer
heat treatment
layer
soi
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018095737A
Other languages
Japanese (ja)
Other versions
JP6927143B2 (en
Inventor
今井 正幸
Masayuki Imai
正幸 今井
和久 ▲高▼見澤
和久 ▲高▼見澤
Kazuhisa Takamizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2018095737A priority Critical patent/JP6927143B2/en
Publication of JP2019201148A publication Critical patent/JP2019201148A/en
Application granted granted Critical
Publication of JP6927143B2 publication Critical patent/JP6927143B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

To provide a manufacturing method of a bonded SOI wafer that can suppress the deterioration of a SOI layer film thickness range due to flattening heat treatment without reducing the flattening effect by the flattening heat treatment.SOLUTION: In a manufacturing method of a bonded SOI wafer, an ion implantation layer is formed by ion implantation of at least one gas ion of hydrogen ions or rare gas ions from the surface of a bond wafer made of a silicon single crystal, and after the ion implanted surface of the bond wafer and the surface of a base wafer made of the silicon single crystal are bonded through a silicon oxide film, the bond wafer is peeled off with the ion implantation layer to manufacture the bonded SOI wafer having a BOX layer and an SOI layer on the base wafer, and flattening heat treatment on the bonded SOI wafer in an atmosphere containing an argon gas is performed. The flattening heat treatment is performed in a reduced-pressure atmosphere.SELECTED DRAWING: Figure 1

Description

本発明は、貼り合わせSOIウェーハの製造方法に関し、特に、イオン注入剥離法を用いたSOIウェーハの製造方法に関する。   The present invention relates to a method for manufacturing a bonded SOI wafer, and more particularly to a method for manufacturing an SOI wafer using an ion implantation separation method.

SOI(Silicon on Insulator)ウェーハの製造方法、特に先端集積回路の高性能化を可能とする薄膜SOIウェーハの製造方法として、イオン注入したウェーハを貼り合わせ後に剥離してSOIウェーハを製造する方法(イオン注入剥離法:スマートカット法(登録商標)とも呼ばれる技術)が注目されている。   An SOI (Silicon on Insulator) wafer manufacturing method, particularly a thin film SOI wafer manufacturing method capable of improving the performance of advanced integrated circuits, is a method of manufacturing an SOI wafer by peeling an ion-implanted wafer after bonding (ion) An injection peeling method: a technique called a smart cut method (registered trademark)) has attracted attention.

このイオン注入剥離法は、二枚のシリコンウェーハのうち、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウェーハ(ボンドウェーハ)の上面から水素イオンまたは希ガスイオン等のガスイオンを注入し、該ウェーハ内部にイオン注入層(微小気泡層又は封入層とも呼ぶ)を形成する。その後、イオンを注入した方の面を、酸化膜を介して他方のシリコンウェーハ(ベースウェーハ)と密着させ、その後熱処理(剥離熱処理)を加えて微小気泡層を劈開面として一方のウェーハ(ボンドウェーハ)を薄膜状に剥離して貼り合わせSOIウェーハを製造する技術である。また、剥離後のSOIウェーハに対し、熱処理(結合熱処理)を加えて強固に結合する方法がある(特許文献1参照)。   In this ion implantation separation method, an oxide film is formed on at least one of two silicon wafers, and gas ions such as hydrogen ions or rare gas ions are implanted from the upper surface of one silicon wafer (bond wafer), An ion implantation layer (also referred to as a microbubble layer or an encapsulation layer) is formed inside the wafer. After that, the surface into which the ions are implanted is brought into close contact with the other silicon wafer (base wafer) through an oxide film, and then a heat treatment (peeling heat treatment) is applied to form a microbubble layer as a cleaved surface on one wafer (bond wafer). ) In the form of a thin film and bonded to produce a SOI wafer. In addition, there is a method of firmly bonding the peeled SOI wafer by applying a heat treatment (bonding heat treatment) (see Patent Document 1).

この段階では、劈開面(剥離面)がSOI層の表面となっており、SOI層膜厚が薄くてかつ均一性も高いSOIウェーハが比較的容易に得られている。しかし、剥離後のSOIウェーハ表面にはイオン注入によるダメージ層が存在し、また、表面粗さが通常のシリコンウェーハの鏡面に比べて大きなものとなっている。したがって、イオン注入剥離法では、このようなダメージ層と表面粗さを除去することが必要になる。   At this stage, the cleaved surface (peeling surface) is the surface of the SOI layer, and an SOI wafer having a thin SOI layer thickness and high uniformity can be obtained relatively easily. However, a damaged layer due to ion implantation exists on the surface of the SOI wafer after peeling, and the surface roughness is larger than that of a normal mirror surface of a silicon wafer. Therefore, in the ion implantation separation method, it is necessary to remove such a damaged layer and surface roughness.

このSOI層表面の表面粗さやダメージ層を除去する方法の一つとして、アルゴン含有雰囲気で高温熱処理を行うアニール法がある。このアニール法によれば、SOI層表面を平坦化しつつ、イオン注入剥離法により得られたSOI層の膜厚均一性を高く維持することができる(特許文献1、2)。   One method for removing the surface roughness and damage layer on the SOI layer surface is an annealing method in which high-temperature heat treatment is performed in an argon-containing atmosphere. According to this annealing method, the film thickness uniformity of the SOI layer obtained by the ion implantation separation method can be kept high while the surface of the SOI layer is planarized (Patent Documents 1 and 2).

再公表公報 WO2003/009386号Republication publication WO2003 / 009386 再公表公報 WO2011/027545号Republication publication WO2011 / 027545

しかしながら、バッチ式常圧高温Arアニール熱処理装置においてはSOI構造のシリコン表面と、その表面のシリコン酸化膜界面での酸化還元反応によりエッチングが進行するため、高温Arアニール(以下、単に平坦化熱処理ともいう)前後でSOI層膜厚が減少する。その際、SOI層膜厚の減量は面内でバラツキがあるためArアニール後のSOI層膜厚均一性が悪化する問題がある。   However, in the batch type normal pressure high temperature Ar annealing heat treatment apparatus, etching proceeds by a redox reaction between the silicon surface of the SOI structure and the silicon oxide film interface on the surface, so that high temperature Ar annealing (hereinafter simply referred to as planarization heat treatment). The SOI layer thickness decreases before and after. At this time, there is a problem in that the uniformity of the SOI layer thickness after Ar annealing deteriorates because the reduction of the SOI layer thickness varies in the plane.

本発明は、上記問題を解決するためになされたものであり、貼り合わせSOIウェーハの製造において、平坦化熱処理による平坦化効果を低下させずに、平坦化熱処理によるSOI層膜厚レンジの劣化を抑制できる貼り合わせSOIウェーハの製造方法を提供すること目的とする。   The present invention has been made to solve the above-described problems. In the manufacture of bonded SOI wafers, the SOI layer thickness range is reduced by flattening heat treatment without reducing the flattening effect by flattening heat treatment. It is an object to provide a method for manufacturing a bonded SOI wafer that can be suppressed.

上記課題を達成するために、本発明では、シリコン単結晶からなるボンドウェーハの表面から水素イオン又は希ガスイオンのうち少なくとも1種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハの前記イオン注入した表面と、シリコン単結晶からなるベースウェーハの表面とをシリコン酸化膜を介して貼り合わせた後、前記イオン注入層で前記ボンドウェーハを剥離することにより、前記ベースウェーハ上にBOX層とSOI層とを有する貼り合わせSOIウェーハを作製し、該貼り合わせSOIウェーハに対してアルゴンガス含有雰囲気で平坦化熱処理を行う貼り合わせSOIウェーハの製造方法において、前記平坦化熱処理を減圧雰囲気で行うことを特徴とする貼り合わせSOIウェーハの製造方法を提供する。   In order to achieve the above object, in the present invention, an ion-implanted layer is formed by ion-implanting at least one gas ion of hydrogen ions or rare gas ions from the surface of a bond wafer made of a silicon single crystal, After bonding the ion-implanted surface of the wafer and the surface of the base wafer made of a silicon single crystal through a silicon oxide film, the bond wafer is peeled off by the ion-implanted layer, whereby the surface of the base wafer is removed. In a method for manufacturing a bonded SOI wafer, in which a bonded SOI wafer having a BOX layer and an SOI layer is manufactured, and the bonded SOI wafer is subjected to a planarizing heat treatment in an argon gas-containing atmosphere, the planarizing heat treatment is performed under a reduced pressure atmosphere. Provided is a method for manufacturing a bonded SOI wafer characterized by .

このように、平坦化熱処理を減圧雰囲気で行うことで、平坦化効果を低下させずに、平坦化熱処理によるSOI層膜厚レンジの劣化を抑制することができる。   Thus, by performing the planarization heat treatment in a reduced-pressure atmosphere, it is possible to suppress the deterioration of the SOI layer film thickness range due to the planarization heat treatment without reducing the planarization effect.

また、このとき、前記減圧雰囲気を0.05〜0.5気圧とすることが好ましい。   At this time, the reduced-pressure atmosphere is preferably set to 0.05 to 0.5 atm.

一般的にバッチ式減圧システムにおいてはオーリングシールを採用している場合が多いが、熱処理炉のオーリングシール部は温度上昇と減圧化でオーリングシールからの有機物が脱離する場合がある。したがって、0.05気圧以上にすれば、オーリングシールから脱離した有機物(例えばメタン)とSOI表面の活性なシリコンが反応してSiC欠陥を形成してしまう恐れがないため好ましい。一方、0.5気圧以下とすることでSOI層膜厚レンジの劣化を十分に抑制することができる。   In general, O-ring seals are often used in batch-type decompression systems, but organic substances from O-ring seals may be desorbed due to temperature rise and pressure reduction in the O-ring seal part of the heat treatment furnace. Therefore, it is preferable to set the pressure to 0.05 atm or higher because there is no fear that an organic substance (for example, methane) desorbed from the O-ring seal reacts with active silicon on the SOI surface to form SiC defects. On the other hand, the deterioration of the SOI layer thickness range can be sufficiently suppressed by setting the pressure to 0.5 atm or less.

また、前記アルゴンガス含有雰囲気を100%アルゴンガス雰囲気とすることもできる。   The argon gas-containing atmosphere may be a 100% argon gas atmosphere.

このように平坦化熱処理を100%アルゴンガス雰囲気で行った場合にも、本発明の貼り合わせSOIウェーハの製造方法を好適に利用できる。   Thus, even when the planarization heat treatment is performed in a 100% argon gas atmosphere, the method for manufacturing a bonded SOI wafer according to the present invention can be suitably used.

以上のように、本発明の貼り合わせSOIウェーハの製造方法であれば、平坦化熱処理による平坦化効果を低下させずに、平坦化熱処理によるSOI層膜厚レンジの劣化を抑制することができる。   As described above, according to the bonded SOI wafer manufacturing method of the present invention, it is possible to suppress deterioration of the SOI layer film thickness range due to the planarization heat treatment without reducing the planarization effect due to the planarization heat treatment.

本発明の貼り合わせSOIウェーハの製造方法の一例を示した工程フロー図である。It is the process flowchart which showed an example of the manufacturing method of the bonding SOI wafer of this invention.

上述のように、平坦化熱処理後のSOI層膜厚均一性が悪化することを防止できる貼り合わせSOIウェーハの製造方法の開発が求められていた。   As described above, there has been a demand for the development of a method for manufacturing a bonded SOI wafer that can prevent deterioration in SOI layer film thickness uniformity after planarization heat treatment.

本発明者らは、上記課題について鋭意検討を重ねた結果、バッチ式常圧高温ArアニールによるSOI層膜厚の減量バラツキの一因は、SOI層のエッチングのレートが副生成物であるSiOの分圧に依存し、バッチ式ボートの場合、ウェーハの中心部のSiO分圧が高く、外周部では低くなるため外周部でのエッチングレートが高くなることを知見し、平坦化熱処理を減圧環境下で行うことでウェーハ中心部のSiO分圧を下げ、外周部との差を少なくすることで平坦化熱処理後のSOI層膜厚均一性を改善できることを見出し、本発明を完成させた。   As a result of intensive studies on the above problems, the inventors of the present invention contributed to the variation in the thickness reduction of the SOI layer by batch-type atmospheric high-temperature Ar annealing. Depending on the partial pressure, in the case of a batch boat, it is found that the SiO partial pressure at the center of the wafer is high and lower at the outer periphery, so that the etching rate at the outer periphery is increased. It was found that the uniformity of the SOI layer thickness after the planarization heat treatment can be improved by lowering the SiO partial pressure at the center of the wafer and reducing the difference from the outer peripheral portion.

即ち、本発明は、シリコン単結晶からなるボンドウェーハの表面から水素イオン又は希ガスイオンのうち少なくとも1種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハの前記イオン注入した表面と、シリコン単結晶からなるベースウェーハの表面とをシリコン酸化膜を介して貼り合わせた後、前記イオン注入層で前記ボンドウェーハを剥離することにより、前記ベースウェーハ上にBOX層とSOI層とを有する貼り合わせSOIウェーハを作製し、該貼り合わせSOIウェーハに対してアルゴンガス含有雰囲気で平坦化熱処理を行う貼り合わせSOIウェーハの製造方法において、前記平坦化熱処理を減圧雰囲気で行うことを特徴とする貼り合わせSOIウェーハの製造方法である。   That is, the present invention forms an ion-implanted layer by ion-implanting at least one gas ion of hydrogen ions or rare gas ions from the surface of a bond wafer made of a silicon single crystal, and implants the ions of the bond wafer. After bonding the surface and the surface of the base wafer made of silicon single crystal through a silicon oxide film, the bond wafer is peeled off by the ion implantation layer, whereby a BOX layer and an SOI layer are formed on the base wafer. In a method for manufacturing a bonded SOI wafer, in which a bonded SOI wafer is manufactured and a planarized heat treatment is performed on the bonded SOI wafer in an argon gas-containing atmosphere, the planarized heat treatment is performed in a reduced-pressure atmosphere. This is a method for manufacturing a bonded SOI wafer.

なお、特開2013−125909号公報の(0053)段落には、平坦化熱処理によりSOI層膜厚分布が悪化する旨が記載されているが、これを解決するために、本発明のように減圧雰囲気下で平坦化熱処理を行うことについては、開示も示唆もない。
更に、特開2017−5201号公報で、SOI層表面を平坦化する熱処理として、Arアニールを行うことが記載されているが、それを減圧雰囲気で行うことについては開示も示唆もない。
Note that paragraph (0053) of JP2013-125909A describes that the SOI layer film thickness distribution deteriorates due to the planarization heat treatment, but in order to solve this, the pressure reduction is performed as in the present invention. There is no disclosure or suggestion of performing planarization heat treatment in an atmosphere.
Furthermore, Japanese Patent Application Laid-Open No. 2017-5201 describes that Ar annealing is performed as a heat treatment for planarizing the SOI layer surface, but there is no disclosure or suggestion of performing it in a reduced-pressure atmosphere.

以下、図面を参照して本発明について詳細に説明するが、本発明はこれらに限定されるものではない。   Hereinafter, the present invention will be described in detail with reference to the drawings, but the present invention is not limited thereto.

図1は、本発明の貼り合わせSOIウェーハの製造方法の一例を示すフロー図である。以下、図1のフロー図に沿って本発明の貼り合わせSOIウェーハの製造方法について説明する。
本発明の貼り合わせSOIウェーハの製造方法では、まずシリコン単結晶からなるボンドウェーハ及びベースウェーハを用意し、ボンドウェーハにイオン注入層を形成する(図1(A))。
FIG. 1 is a flowchart showing an example of a method for manufacturing a bonded SOI wafer according to the present invention. Hereinafter, a method for manufacturing a bonded SOI wafer according to the present invention will be described with reference to the flowchart of FIG.
In the bonded SOI wafer manufacturing method of the present invention, first, a bond wafer and a base wafer made of a silicon single crystal are prepared, and an ion implantation layer is formed on the bond wafer (FIG. 1A).

なお、ボンドウェーハ及びベースウェーハの少なくとも一方には、表面にシリコン酸化膜が形成されたものを用いる。   Note that at least one of the bond wafer and the base wafer has a silicon oxide film formed on the surface.

ボンドウェーハにおけるイオン注入層の形成は、ボンドウェーハの表面から水素イオン、希ガスイオンのうち少なくとも1種類のガスイオンをイオン注入して、ウェーハ内部にイオン注入層を形成すればよく、公知の方法で行えばよい。   The ion-implanted layer in the bond wafer may be formed by injecting at least one kind of gas ion from hydrogen ions and rare gas ions from the surface of the bond wafer to form an ion-implanted layer inside the wafer. Just do it.

次いで、ボンドウェーハのイオン注入した表面と、シリコン単結晶からなるベースウェーハの表面とを、シリコン酸化膜を介して貼り合わせる(図1(B))。この貼り合わせは、例えば、常温の清浄な雰囲気下でボンドウェーハとベースウェーハとを接触させることにより、接着剤等を用いることなくウェーハ同士が接着する。   Next, the ion-implanted surface of the bond wafer is bonded to the surface of the base wafer made of a silicon single crystal through a silicon oxide film (FIG. 1B). In this bonding, for example, the bond wafer and the base wafer are brought into contact with each other in a clean atmosphere at room temperature, whereby the wafers are bonded to each other without using an adhesive or the like.

次いで、剥離熱処理を行ってイオン注入層でボンドウェーハを剥離することにより、ベースウェーハ上に埋め込み酸化膜層(BOX層)とSOI層とを有するSOIウェーハを作製する(図1(C))。この剥離熱処理としては、例えば、窒素等の不活性ガス雰囲下、通常400℃以上700℃以下、30分以上熱処理を加えればボンドウェーハをイオン注入層で剥離することができ、例えば500℃30分とすることができる。また、貼り合わせ面にあらかじめプラズマ処理を施すことによって、熱処理を加えずに(あるいは、剥離しない程度の温度で熱処理を加えた後)、外力を加えて剥離することもできる。   Next, an SOI wafer having a buried oxide film layer (BOX layer) and an SOI layer on the base wafer is manufactured by performing a peeling heat treatment to peel off the bond wafer with the ion implantation layer (FIG. 1C). As this peeling heat treatment, for example, the bond wafer can be peeled off by an ion implantation layer by applying a heat treatment in an atmosphere of an inert gas such as nitrogen, usually 400 ° C. or more and 700 ° C. or less for 30 minutes or more. Can be minutes. In addition, by performing plasma treatment on the bonding surface in advance, it is possible to perform peeling by applying an external force without performing heat treatment (or after performing heat treatment at a temperature that does not peel).

その後、剥離後のSOI層とベースウェーハとの貼り合わせ界面の結合力を高めるために、酸化性雰囲気での結合熱処理を行ってもよい(図1(D))。この結合熱処理条件も特に限定されないが、例えば酸化性雰囲気下で900℃以上の温度で、10分〜数時間(例えば2時間)行うことができる。   Thereafter, in order to increase the bonding strength of the bonded interface between the SOI layer after peeling and the base wafer, bonding heat treatment in an oxidizing atmosphere may be performed (FIG. 1D). The bonding heat treatment conditions are not particularly limited, but can be performed, for example, in an oxidizing atmosphere at a temperature of 900 ° C. or higher for 10 minutes to several hours (for example, 2 hours).

作製したSOIウェーハに対してアルゴンガス含有雰囲気で平坦化熱処理を行う。本発明では、この平坦化熱処理は減圧雰囲気で行う(図1(E))。圧力の範囲は特に限定されないが、0.05〜0.5気圧とすることが好ましい。一般的にバッチ式減圧システムにおいてはオーリングシールを採用している場合が多く、熱処理炉のオーリングシール部は温度上昇と減圧化でオーリングシールからの有機物が脱離する場合がある。したがって、このような気圧の範囲とすることで、オーリングシールから脱離した有機物(例えばメタン)とSOI表面の活性なシリコンが反応してSiC欠陥が形成されることを防ぎ、かつ、SOI層膜厚レンジの劣化を十分に抑制することができる。   A planarization heat treatment is performed on the manufactured SOI wafer in an atmosphere containing argon gas. In the present invention, this planarization heat treatment is performed in a reduced pressure atmosphere (FIG. 1E). The range of the pressure is not particularly limited, but is preferably 0.05 to 0.5 atm. In general, an O-ring seal is often employed in a batch-type decompression system, and an organic substance may be desorbed from the O-ring seal due to temperature increase and pressure reduction in a heat treatment furnace. Therefore, by setting the pressure in such a range, it is possible to prevent the organic substance (for example, methane) desorbed from the O-ring seal from reacting with active silicon on the SOI surface to form SiC defects, and to form the SOI layer. Degradation of the film thickness range can be sufficiently suppressed.

本発明では、平坦化熱処理はアルゴンガス含有雰囲気で行うが、100%アルゴンガス雰囲気で行ってもよいし、アルゴンと水素等の混合ガス雰囲気(例えば、体積比でAr:H=50:50)で行ってもよい。 In the present invention, the planarization heat treatment is performed in an argon gas-containing atmosphere, but may be performed in a 100% argon gas atmosphere, or a mixed gas atmosphere such as argon and hydrogen (for example, Ar: H 2 by volume ratio = 50: 50). ).

また、本発明において、平坦化熱処理の温度及び時間は特に限定されず、公知の温度及び時間で行うことができる。例えば1,100℃以上1,300℃以下で、数分から数時間とすることができ、特には1,150℃〜1,250℃、5分〜3時間とすることができる。   In the present invention, the temperature and time of the planarization heat treatment are not particularly limited, and can be performed at a known temperature and time. For example, the temperature may be from 1,100 ° C. to 1,300 ° C. and from several minutes to several hours, and in particular, from 1,150 ° C. to 1,250 ° C. and from 5 minutes to 3 hours.

このように、本発明の貼り合わせSOIウェーハの製造方法では、平坦化熱処理を減圧雰囲気で行うため、ウェーハ中心部のSiO分圧を下げ外周部との差を少なくすることができる。これにより、平坦化熱処理による平坦化効果を低下させずに、平坦化熱処理によるSOI層膜厚レンジの劣化を抑制することができる。   As described above, in the method for manufacturing a bonded SOI wafer according to the present invention, since the planarization heat treatment is performed in a reduced-pressure atmosphere, the SiO partial pressure at the center of the wafer can be lowered to reduce the difference from the outer peripheral portion. Thereby, the deterioration of the SOI layer film thickness range due to the planarization heat treatment can be suppressed without reducing the planarization effect due to the planarization heat treatment.

以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。   EXAMPLES Hereinafter, although this invention is demonstrated concretely using an Example and a comparative example, this invention is not limited to these.

(実施例1〜2)
図1のフロー図に沿って下記表1の製造条件により、イオン注入を行った酸化膜付きボンドウェーハと、ベースウェーハとを貼り合わせ、イオン注入層でボンドウェーハを剥離し、その後、結合熱処理及びアルゴンガス含有雰囲気で減圧して平坦化熱処理を行った。ここで、平坦化熱処理は、ガス雰囲気と雰囲気圧力を変更して行った。
平坦化熱処理前後のSOI層膜厚を、光学的膜厚測定器(ADE社製Acumap)を用いて1mmピッチで全面測定し、SOI層膜厚レンジ(面内のSOI層膜厚のP−V値)を求めた。また、平坦化熱処理前後のSOI層の中央部の表面粗さ(1μm角のRMS)を、AFM(原子間力顕微鏡)を用いて測定した。結果を表1中に示した。
(Examples 1-2)
In accordance with the manufacturing conditions shown in Table 1 below along the flow chart of FIG. 1, the oxide-bonded bond wafer with the oxide film and the base wafer are bonded together, and the bond wafer is peeled off with the ion-implanted layer. Flattening heat treatment was performed under reduced pressure in an atmosphere containing argon gas. Here, the planarization heat treatment was performed by changing the gas atmosphere and the atmospheric pressure.
The SOI layer film thickness before and after the planarization heat treatment is measured on the entire surface at a pitch of 1 mm using an optical film thickness measuring instrument (Acumap manufactured by ADE). Value). Moreover, the surface roughness (1 μm square RMS) of the SOI layer before and after the planarization heat treatment was measured using an AFM (atomic force microscope). The results are shown in Table 1.

(比較例)
平坦化熱処理を常圧で行い、減圧雰囲気で行わなかったこと以外は、実施例1と同様にして貼り合わせSOIウェーハを製造して、SOI層膜厚レンジ及びSOI層表面粗さを測定した。結果を表1中に示した。
(Comparative example)
A bonded SOI wafer was manufactured in the same manner as in Example 1 except that the planarization heat treatment was performed at normal pressure and not performed in a reduced pressure atmosphere, and the SOI layer thickness range and the SOI layer surface roughness were measured. The results are shown in Table 1.

Figure 2019201148
Figure 2019201148

表1に示したように、平坦化熱処理を減圧雰囲気で行った実施例1及び実施例2では、平坦化熱処理を減圧雰囲気で行わなかった比較例と比べて、平坦化熱処理後のSOI層膜厚レンジが良好であり、平坦化熱処理後SOI層膜厚均一性が良好であった。特に、SOI層膜厚レンジが改善したのは中心部と周辺部との差が小さくなったことに基づくものであった。   As shown in Table 1, in Example 1 and Example 2 in which the planarization heat treatment was performed in a reduced pressure atmosphere, the SOI layer film after the planarization heat treatment was compared with the comparative example in which the planarization heat treatment was not performed in the reduced pressure atmosphere. The thickness range was good, and the SOI layer thickness uniformity after the planarization heat treatment was good. In particular, the improvement of the SOI layer film thickness range was based on the fact that the difference between the central portion and the peripheral portion became smaller.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

Claims (3)

シリコン単結晶からなるボンドウェーハの表面から水素イオン又は希ガスイオンのうち少なくとも1種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハの前記イオン注入した表面と、シリコン単結晶からなるベースウェーハの表面とをシリコン酸化膜を介して貼り合わせた後、前記イオン注入層で前記ボンドウェーハを剥離することにより、前記ベースウェーハ上にBOX層とSOI層とを有する貼り合わせSOIウェーハを作製し、該貼り合わせSOIウェーハに対してアルゴンガス含有雰囲気で平坦化熱処理を行う貼り合わせSOIウェーハの製造方法において、
前記平坦化熱処理を減圧雰囲気で行うことを特徴とする貼り合わせSOIウェーハの製造方法。
An ion-implanted layer is formed by ion implantation of at least one gas ion of hydrogen ions or rare gas ions from the surface of a bond wafer made of a silicon single crystal, and the ion-implanted surface of the bond wafer and a silicon single crystal A bonded SOI wafer having a BOX layer and an SOI layer on the base wafer by peeling the bond wafer with the ion-implanted layer after bonding the surface of the base wafer made of silicon via a silicon oxide film In the method for manufacturing a bonded SOI wafer, the planarized heat treatment is performed in an argon gas-containing atmosphere on the bonded SOI wafer.
A method for producing a bonded SOI wafer, wherein the planarizing heat treatment is performed in a reduced-pressure atmosphere.
前記減圧雰囲気を0.05〜0.5気圧とすることを特徴とする請求項1に記載の貼り合わせSOIウェーハの製造方法。   The method for producing a bonded SOI wafer according to claim 1, wherein the reduced-pressure atmosphere is set to 0.05 to 0.5 atm. 前記アルゴンガス含有雰囲気を100%アルゴンガス雰囲気とすることを特徴とする請求項1又は請求項2に記載の貼り合わせSOIウェーハの製造方法。   The method for producing a bonded SOI wafer according to claim 1 or 2, wherein the argon gas-containing atmosphere is a 100% argon gas atmosphere.
JP2018095737A 2018-05-17 2018-05-17 Manufacturing method of bonded SOI wafer Active JP6927143B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018095737A JP6927143B2 (en) 2018-05-17 2018-05-17 Manufacturing method of bonded SOI wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018095737A JP6927143B2 (en) 2018-05-17 2018-05-17 Manufacturing method of bonded SOI wafer

Publications (2)

Publication Number Publication Date
JP2019201148A true JP2019201148A (en) 2019-11-21
JP6927143B2 JP6927143B2 (en) 2021-08-25

Family

ID=68611354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018095737A Active JP6927143B2 (en) 2018-05-17 2018-05-17 Manufacturing method of bonded SOI wafer

Country Status (1)

Country Link
JP (1) JP6927143B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582332A (en) * 2020-12-08 2021-03-30 上海新昇半导体科技有限公司 Silicon-on-insulator structure and method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294754A (en) * 1999-04-07 2000-10-20 Denso Corp Semiconductor substrate, manufacture thereof, and manufacturing apparatus thereof
JP2007527604A (en) * 2003-12-03 2007-09-27 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ Method for improving the surface roughness of a wafer
JP2012004387A (en) * 2010-06-17 2012-01-05 Shin Etsu Handotai Co Ltd Manufacturing method of laminated wafer
JP2016201454A (en) * 2015-04-09 2016-12-01 信越半導体株式会社 Soi wafer manufacturing method
WO2018061523A1 (en) * 2016-09-27 2018-04-05 信越半導体株式会社 Bonded soi wafer manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294754A (en) * 1999-04-07 2000-10-20 Denso Corp Semiconductor substrate, manufacture thereof, and manufacturing apparatus thereof
JP2007527604A (en) * 2003-12-03 2007-09-27 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ Method for improving the surface roughness of a wafer
JP2012004387A (en) * 2010-06-17 2012-01-05 Shin Etsu Handotai Co Ltd Manufacturing method of laminated wafer
JP2016201454A (en) * 2015-04-09 2016-12-01 信越半導体株式会社 Soi wafer manufacturing method
WO2018061523A1 (en) * 2016-09-27 2018-04-05 信越半導体株式会社 Bonded soi wafer manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582332A (en) * 2020-12-08 2021-03-30 上海新昇半导体科技有限公司 Silicon-on-insulator structure and method thereof

Also Published As

Publication number Publication date
JP6927143B2 (en) 2021-08-25

Similar Documents

Publication Publication Date Title
JP4830290B2 (en) Manufacturing method of directly bonded wafer
JP5415676B2 (en) Manufacturing method of SOI wafer
JP2004221198A (en) Soi wafer and manufacturing method therefor
KR100890792B1 (en) Thermal treatment for bonding interface stabilization
WO2015136834A1 (en) Process for producing bonded soi wafer
JPWO2004075298A1 (en) Manufacturing method of SOI wafer and SOI wafer
WO2009110174A1 (en) Method for manufacturing bonded wafer
EP2953153B1 (en) Production method of soi wafer, and soi wafer
JP5522175B2 (en) Manufacturing method of SOI wafer
JP2010098167A (en) Method of manufacturing laminated wafer
US10600677B2 (en) Method for manufacturing bonded SOI wafer
KR101543748B1 (en) Soi wafer manufacturing method
JP2019201148A (en) Manufacturing method of bonded SOI wafer
JP2016201454A (en) Soi wafer manufacturing method
JP5541136B2 (en) Method for manufacturing bonded SOI wafer
JP2010092909A (en) Method of manufacturing soi wafer
WO2016059748A1 (en) Method for manufacturing bonded wafer
JP4613656B2 (en) Manufacturing method of semiconductor wafer
KR102317552B1 (en) Method of manufacturing bonded SOI wafer
KR20150070096A (en) Soi wafer manufacturing method
JP5572914B2 (en) Manufacturing method of directly bonded wafer
JP2011151267A (en) Method of manufacturing laminated wafer
JP2009252948A (en) Method of manufacturing stuck wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210719

R150 Certificate of patent or registration of utility model

Ref document number: 6927143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150