JP5541136B2 - Manufacturing method of a bonded soi wafer - Google Patents

Manufacturing method of a bonded soi wafer Download PDF

Info

Publication number
JP5541136B2
JP5541136B2 JP2010279163A JP2010279163A JP5541136B2 JP 5541136 B2 JP5541136 B2 JP 5541136B2 JP 2010279163 A JP2010279163 A JP 2010279163A JP 2010279163 A JP2010279163 A JP 2010279163A JP 5541136 B2 JP5541136 B2 JP 5541136B2
Authority
JP
Japan
Prior art keywords
wafer
heat treatment
layer
soi
surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010279163A
Other languages
Japanese (ja)
Other versions
JP2012129347A (en
Inventor
功 横川
正弘 加藤
哲史 岡
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to JP2010279163A priority Critical patent/JP5541136B2/en
Publication of JP2012129347A publication Critical patent/JP2012129347A/en
Application granted granted Critical
Publication of JP5541136B2 publication Critical patent/JP5541136B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Description

本発明は、SOIウエーハの製造方法に関し、特にボンドウエーハとベースウエーハを貼り合わせて作製する貼り合わせSOIウエーハの製造方法に関する。 The present invention relates to a method for manufacturing an SOI wafer, more particularly, to a method of manufacturing a bonded SOI wafer to produce by bonding the bond wafer and the base wafer.

半導体素子用のウエーハの一つとして、絶縁膜であるシリコン酸化膜の上にシリコン層(以下、SOI層と呼ぶことがある)を形成したSOI(Silicon On Insulator)ウエーハがある。 One of the wafers for semiconductor devices, the silicon layer on the silicon oxide film is an insulating film (hereinafter sometimes referred to as SOI layer) is formed the SOI (Silicon On Insulator) wafer to. このSOIウエーハは、デバイス作製領域となる基板表層部のSOI層が埋め込み酸化膜層(BOX層)により基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。 The SOI wafer, since the SOI layer of the substrate surface layer portion serving as a device fabrication region is separated substrate inside and electrically by the buried oxide film layer (BOX layer), a parasitic capacitance is small, such as high resistance to radioactive capability having the features. そのため、SOIウエーハは高速・低消費電力動作、ソフトエラー防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。 Therefore, SOI wafer high-speed, low-power consumption operation, effects such as soft error prevention is expected, it is promising as a substrate for a high-performance semiconductor device.

このSOIウエーハを製造する代表的な方法として、ウエーハ貼り合わせ法やSIMOX法が挙げられる。 Representative methods for preparing this SOI wafer, a wafer bonding method or a SIMOX method. ウエーハ貼り合わせ法は、例えば2枚のシリコン単結晶ウエーハのうちの少なくとも一方の表面に熱酸化膜を形成した後、この形成した熱酸化膜を介して2枚のウエーハを密着させ、結合熱処理を施すことによって結合力を高め、その後に片方のウエーハ(SOI層を形成するウエーハ(以下、ボンドウエーハ))を鏡面研磨等により薄膜化することによってSOIウエーハを製造する方法である。 Wafer bonding method, for example, by forming a thermal oxide film on a surface of at least one of two silicon single crystal wafers, it is brought into close contact with two wafers through the formed thermal oxide film, a bonding heat treatment enhance bonding strength by applying, subsequent to the one of the wafer (wafer to form an SOI layer (hereinafter a bond wafer)) is a method for producing an SOI wafer by a thinned by mirror polishing or the like. また、この薄膜化の方法としては、ボンドウエーハを所望の厚さまで研削、研磨する方法や、ボンドウエーハの内部に水素イオンまたは希ガスイオンの少なくとも1種類を注入してイオン注入層を形成しておき、貼り合わせ後、イオン注入層においてボンドウエーハを剥離するイオン注入剥離法と呼ばれる方法等がある。 As a method for this thinning, grinding the bond wafer to a desired thickness, a method of polishing or, to form an ion-implanted layer by implanting at least one internal hydrogen ions or rare gas ions of the bond wafer Place, after bonding, and a method called an ion implantation delamination method of separating the bond wafer at the ion implanted layer.

一方、SIMOX法は、単結晶シリコン基板の内部に酸素をイオン注入し、その後に高温熱処理(酸化膜形成熱処理)を行って注入した酸素とシリコンとを反応させてBOX層を形成することによってSOIウエーハを製造する方法である。 On the other hand, SIMOX method, SOI by oxygen ion implantation into the interior of the single crystal silicon substrate, and then the high-temperature heat treatment by reacting oxygen and silicon injected performed (oxide film forming heat treatment) forming a BOX layer it is a method of manufacturing a wafer.

上記の代表的な2つの手法のうち、ウエーハ貼り合わせ法は、作製されるSOI層やBOX層の厚さが自由に設定できるという優位性があるため、様々なデバイス用途に適用することが可能である。 Among the two typical techniques, the wafer bonding method, since the thickness of the SOI layer and the BOX layer to be fabricated is superior that can be freely set, can be applied to various device applications it is.

特に、ウエーハ貼り合わせ法の一つである前記イオン注入剥離法は、上記優位性に加えて、さらに優れた膜厚均一性を有するという特徴があり、該方法によればウエーハ全面で安定したデバイス特性を得ることが出来る。 Device in particular, the ion implantation delamination method, which is one of the wafer bonding method, in addition to the above advantages, is characterized as having a better film thickness uniformity, which stabilized at wafer entire According to this method it is possible to obtain a characteristic.

しかしながら、SOI層の厚さが数μmと厚くなると、イオン注入機の最大加速電圧の制限から、イオン注入剥離法だけでは対応することが出来なくなる。 However, when the thickness of the SOI layer is thick as several [mu] m, from the restriction of the maximum acceleration voltage of the ion implanter, is unable to be accommodated only ion implantation separation method. これを解決する方法として、イオン注入剥離法で作製した貼り合わせウエーハの表面にエピタキシャル成長を行う方法がある(特許文献1)。 As a method for solving this, there is a method of performing epitaxial growth on the surface of the bonded wafer produced by the ion implantation delamination method (Patent Document 1). この方法を用いることで、SOI層の厚さを数μmと自由に厚く設定出来ると同時に、研削・研磨法による貼り合わせウエーハで得ることが出来ない、高いSOI層厚均一性を得ることが出来る。 By using this method, at the same time the thickness of the SOI layer several μm and freely thick can be set, can not be obtained by wafer bonding according to grinding and polishing method, it is possible to obtain a high SOI layer thickness uniformity .

しかしながら、前記方法によりイオン注入剥離法で作製した貼り合わせウエーハ上にエピタキシャル成長を行って、SOI層が数μmの厚さの貼り合わせウエーハを作製した際、ウエーハ表面に多数のエピタキシャル層の欠陥が存在することが明らかとなった。 However, by performing the method ion implantation epitaxially grown on a bonding was produced wafer by the separation method by, when SOI layer was manufactured thickness of the bonded wafer having [mu] m, a defect of a large number of epitaxial layers on the wafer surface there it became clear that to. そのため、エピタキシャル層の欠陥が抑制された貼り合わせSOIウエーハの製造方法の開発が望まれていた。 Therefore, defects in the epitaxial layer to develop a manufacturing method of a bonded SOI wafer was suppressed has been desired.

特開2000−30995号公報 JP 2000-30995 JP 特開2010−98167号公報 JP 2010-98167 JP

本発明は、前記問題を解決するためになされたものであり、イオン注入剥離法を用いて貼り合わせSOIウエーハを製造する方法であって、イオン注入剥離法を用いて作製した貼り合わせウエーハのSOI層の表面上にエピタキシャル成長を行った場合に、該エピタキシャル層の欠陥密度が少ない貼り合わせSOIウエーハの製造方法を提供すること目的とする。 The present invention has been made to solve the above problems, a method of manufacturing a bonded SOI wafer by an ion implantation delamination method, the bonding was produced by using an ion implantation delamination method wafer SOI when performing epitaxial growth on the surface of the layer, and an object to provide a method of manufacturing a bonded SOI wafer defect density of the epitaxial layer is small.

上記目的を達成するために、本発明では、 To achieve the above object, in the present invention,
ボンドウエーハの表面から水素イオン、希ガスイオン、及びハロゲンイオンのいずれか少なくとも一種類のガスイオンをイオン注入して該ボンドウエーハ内部にイオン注入層を形成し、前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、剥離熱処理を行うことによって前記ボンドウエーハの一部を前記イオン注入層で剥離して、前記ベースウェーハ上に前記ボンドウエーハの薄膜からなるSOI層を有する貼り合わせウエーハを作製し、その後、前記SOI層と前記ベースウエーハの貼り合わせ界面の結合強度を高めるための結合熱処理を行う貼り合わせSOIウエーハの製造方法であって、 Hydrogen ions from the surface of the bond wafer, rare gas ions, and any of at least one type of gas ions are implanted to form the ion-implanted layer inside the bond wafer, ions implanted side of the bond wafer of halogen ions after the surface of a base wafer surface was bonded through an insulating film, and peeling a portion of the bond wafer at the ion implantation layer by performing a delamination heat treatment, the bond wafer on the base wafer to prepare a bonded wafer having an SOI layer formed of a thin film, then, the method for manufacturing a bonded SOI wafer for performing a bonding heat treatment for increasing the bonding strength of the bonding interface of the SOI layer and the base wafer,
前記結合熱処理として、950℃未満の温度で前記SOI層表面に酸化膜を形成するための酸化熱処理を行った後に、5%以下の酸素を含む不活性ガス雰囲気で1000℃以上の温度で熱処理を行い、 As the bonding heat treatment, after the oxidation heat treatment for forming the oxide film on the SOI layer surface at a temperature below 950 ° C., a heat treatment at 1000 ° C. or higher temperature in an inert gas atmosphere containing 5% oxygen done,
該酸化膜を除去した後、前記SOI層の減厚を伴う平坦化処理を行い、 After removing the oxide film, planarization treatment is performed with a reduced thickness of the SOI layer,
その後、該平坦化処理を行った前記SOI層の表面にエピタキシャル成長を行うことを特徴とする貼り合わせSOIウエーハの製造方法を提供する。 Thereafter, to provide a manufacturing method of a bonded SOI wafer and carrying out epitaxial growth on the surface of the SOI layer subjected to the flattening process.

このように、前記SOI層と前記ベースウエーハの貼り合わせ界面の結合強度を高めるための結合熱処理を行う貼り合わせSOIウエーハの製造方法において、前記結合熱処理として、まず950℃未満の温度で酸化熱処理を行うことにより、格子間シリコン原子の発生を抑えてOSF等の結晶欠陥の発生を防止しながら、貼り合わせウェーハの薄膜表面に酸化膜を形成することができる。 Thus, in the manufacturing method of a bonded SOI wafer performing a bonding heat treatment for increasing the bonding strength of the bonding interface of the base wafer and the SOI layer, as the bonding heat treatment, the oxidizing heat treatment is first lower than 950 ° C. Temperature by performing, while preventing the occurrence of crystal defects OSF like by suppressing the generation of interstitial silicon atoms, it is possible to form an oxide film on the thin film surface of the bonded wafer. これにより、薄膜の機械的ダメージが残っている領域が酸化されて、後工程で膜厚均一性を保持しながら効率的に除去することができる。 Thus, the oxidized regions remain mechanical damage of the thin film, it can be efficiently removed while retaining the film thickness uniformity in a later step. そして、この酸化熱処理後に5%以下の酸素を含む不活性ガス雰囲気で1000℃以上の温度で結合熱処理を行うことにより、酸化膜のエッチングと成長の両方を抑えて、表面の面荒れを防止しながら貼り合わせ界面の結合強度を十分に高くすることができる。 By performing the bonding heat treatment at 1000 ° C. or higher temperature in an inert gas atmosphere after the oxidizing heat treatment with 5 percent oxygen, by suppressing both etch and growth of oxide film, to prevent the surface roughening of the surface the bonding strength of the bonding interface while it is possible to sufficiently high.

さらに、前記結合熱処理後、該酸化膜を除去した後、前記SOI層の減厚を伴う平坦化処理を行い、その後、該平坦化処理を行った前記SOI層の表面にエピタキシャル成長を行う貼り合わせSOIウエーハの製造方法であれば、貼り合わせウエーハのSOI層の表面上にエピタキシャル成長を行う前にSOI表面上の欠陥を著しく低減させることができるため、該SOI表面上に成長したエピタキシャル層の欠陥密度が少ない貼り合わせSOIウエーハの製造方法となる。 Furthermore, after the bonding heat treatment, after removing the oxide film, planarization treatment is performed with a reduced thickness of the SOI layer, then laminated performing epitaxial growth on the surface of the SOI layer subjected to the flattening process SOI if the manufacturing method of the wafer, since it is possible to significantly reduce the defects on the SOI surface before performing the epitaxial growth on the surface of the SOI layer of the bonded wafer, the defect density of the epitaxial layer grown on the SOI surface a method of manufacturing a less bonded SOI wafer.

また、前記酸化熱処理において、前記SOI層表面に膜厚200nm以下の酸化膜を形成することが好ましい。 Further, in the oxidizing heat treatment, it is preferable to form an oxide film equal to or less than a thickness 200nm on the SOI layer surface.

このように、前記酸化熱処理において、前記SOI層表面に膜厚200nm以下の酸化膜を形成するようにすれば、前記SOI層表面に形成される酸化膜は前記熱処理時に生じる格子間シリコンの注入や積層欠陥を抑制する上、最終的なエピタキシャル層の欠陥を著しく低減することができるため好ましい。 Thus, in the oxidizing heat treatment, if so as to form the SOI layer surface to a thickness of 200nm or less of the oxide film, oxide film formed on the SOI layer surface Ya injection of interstitial silicon generated during the heat treatment suppressing stacking faults, preferably for the defects of the final epitaxial layer can be significantly reduced.

さらに、前記平坦化処理が、不活性ガス雰囲気又は還元性ガス雰囲気の熱処理を行った後に、熱酸化膜形成と酸化膜除去を伴う犠牲酸化処理を行う処理であることが好ましい。 Furthermore, the planarization process, after the heat treatment of the inert gas atmosphere or reducing gas atmosphere is preferably a process of performing a sacrifice oxidation process with a thermal oxide film formed and the oxide film removal.

このような平坦化処理であれば、前記SOI層に残留するダメージ層をさらに除去することができるため、前記SOI層の表面上にエピタキシャル成長を行った場合に、該エピタキシャル層の欠陥密度が極めて少ない貼り合わせSOIウエーハの製造方法となる。 With such a flattening process, since it is possible to further remove the damage layer remaining on the SOI layer, when performing epitaxial growth on the surface of the SOI layer, is extremely small defect density of the epitaxial layer bonding a method for manufacturing an SOI wafer.

また、前記平坦化処理が、表面研磨のみを行う処理、及び不活性ガス雰囲気若しくは還元性ガス雰囲気の熱処理を行った後に表面研磨を行う処理のいずれかの処理であることが好ましい。 Further, the planarization process, processing for only the surface polishing, and it is preferable that any one of the processes of the processing to perform surface polishing after the heat treatment of the inert gas atmosphere or reducing gas atmosphere.

このような平坦化処理であっても、前記SOI層に残留するダメージ層をさらに除去することができるため、前記SOI層の表面上にエピタキシャル成長を行った場合に、該エピタキシャル層の欠陥密度が極めて少ない貼り合わせSOIウエーハの製造方法となる。 Even in such a flattening process, since it is possible to further remove the damage layer remaining on the SOI layer, when performing epitaxial growth on the surface of the SOI layer, the defect density of the epitaxial layer is very a method of manufacturing a less bonded SOI wafer.

さらに、前記犠牲酸化処理において、膜厚100nm以上の犠牲酸化膜を形成することが好ましい。 Further, in the sacrificial oxidation process, it is preferable to form the thickness 100nm or more sacrificial oxide film.

このように、前記犠牲酸化処理において、膜厚100nm以上の犠牲酸化膜を形成すれば、前記SOI層に残留するダメージ層をさらに除去することができるため、前記SOI層の表面上にエピタキシャル成長を行った場合に、該エピタキシャル層の欠陥密度が極めて少ない貼り合わせSOIウエーハの製造方法となる。 Thus, in the sacrificial oxidation process, by forming the thickness 100nm or more sacrificial oxide film, since the it is possible to further remove the damage layer remaining on the SOI layer, performing an epitaxial growth on the surface of the SOI layer If the defect density of the epitaxial layer is a manufacturing method of very small bonded SOI wafer.

また、前記エピタキシャル成長が、常圧エピタキシャル成長であることが好ましい。 Further, the epitaxial growth is preferably a normal pressure epitaxial growth.

このように、前記エピタキシャル成長を、常圧エピタキシャル成長とすれば、常圧エピタキシャル成長は減圧エピタキシャル成長に比べてエピタキシャル成長速度が高いため、エピタキシャル成長後のエピタキシャル層の欠陥密度をより低減することができる。 Thus, the epitaxial growth, if atmospheric pressure epitaxial growth, normal pressure epitaxial growth is high in the epitaxial growth rate compared to the reduced pressure epitaxial growth, it is possible to further reduce the defect density of the epitaxial layer after the epitaxial growth.

以上説明したように本発明によれば、結合熱処理中のSOI層の表面上の結晶欠陥発生を抑制できる上、結合熱処理後にSOI層の表面の結晶欠陥を除去することができるので、SOI層の表面上にエピタキシャル成長を行った場合に、該エピタキシャル層の欠陥密度が少ない貼り合わせSOIウエーハの製造方法を提供することができる。 According to the present invention described above not only the suppression of crystal defects on the surface of the SOI layer in the bonding heat treatment, it is possible to eliminate the crystal defects on the surface of the SOI layer after the bonding heat treatment, the SOI layer when performing epitaxial growth on the surface, bonding defect density of the epitaxial layer is small it is possible to provide a manufacturing method of an SOI wafer.

本発明に係る貼り合わせSOIウエーハの製造方法の一実施形態を示す工程フロー図である。 It is a process flow diagram of one embodiment of a manufacturing method of a bonded SOI wafer according to the present invention.

以下、本発明に係る貼り合わせSOIウエーハの製造方法の好適な実施形態について図面を参照して説明するが、本発明はこれに限定されるものではない。 Will now be described with reference to the accompanying drawings preferred embodiments of the manufacturing method of a bonded SOI wafer according to the present invention, the present invention is not limited thereto.
前述のように、エピタキシャル層の欠陥が抑制された貼り合わせSOIウエーハの製造方法の開発が望まれていた。 As described above, defects in the epitaxial layer to develop a manufacturing method of a bonded SOI wafer was suppressed has been desired.

エピタキシャル成長はウエーハ表面の欠陥に対して非常に敏感な為、通常のSOIエッチピット検査では検出することが出来ない微小なSOIウエーハ上の欠陥も、パーティクルカウンターなどで容易に検出出来る大きさのエピタキシャル層の欠陥に拡大してしまう。 For very sensitive to defects in epitaxial growth wafer surface, even flaws minute SOI wafer can not be detected in normal SOI etch pit test, epitaxial layer of readily detectable magnitude like particle counter It would expand to the defect of. この為、エピタキシャル成長後に生じるエピタキシャル層の欠陥を低減させる為には、エピタキシャル成長前のSOI層表面上の微小な欠陥を含む欠陥密度を低減させる必要がある。 Therefore, in order to reduce the defects in the epitaxial layer that occurs after the epitaxial growth, it is necessary to reduce the defect density including micro defect on the SOI layer surface before epitaxial growth.

非特許文献1によると、SOI層とベースウエーハの貼り合わせ界面の結合強度は、結合熱処理温度に依存し、その結合状態は、 According to Non-Patent Document 1, the bonding strength of the bonding interface of the SOI layer and the base wafer is dependent on the bonding heat treatment temperature, the bound form,
I相:<200℃ SiOH:(H O) :(H O) :HOSi Phase I: <200 ℃ SiOH: (H 2 O) 2: (H 2 O) 2: HOSi
II相:>200℃ SiOH:HOSi+(H O) Phase II:> 200 ℃ SiOH: HOSi + (H 2 O) 4
III相:>700℃ Si−O−Si+H Phase III:> 700 ℃ Si-O- Si + H 2 O
IV相:>1000℃ SiO Phase IV:> 1000 ℃ SiO X
であり、該貼り合わせ界面の結合強度を最も強くする為には、1000℃以上の温度で結合熱処理を行い、該貼り合わせ界面にSiO 結合を形成する必要がある。 , And the to the strongest bond strength of the interface mating Ri該貼performs bonding heat treatment at 1000 ° C. or higher, it is necessary to form a SiO X bond at the interface fit Ri該貼.

イオン注入剥離法で剥離熱処理を行った後の貼り合わせウエーハの剥離面には、剥離時に発生した機械的ダメージや水素等のイオン注入時に発生した注入ダメージが存在する。 The release surface of the bonded wafer after the delamination heat treatment in an ion implantation delamination method, there is implantation damage that occurs during ion implantation, such as mechanical damage or hydrogen generated at the time of peeling. この為、950℃以上の温度で、酸化性雰囲気にて結合熱処理を行うと、この処理の酸化時に発生した多量の格子間Si原子が、剥離時等に発生したダメージに集まり、OSFなどの結晶欠陥を引き起こしてしまう。 Therefore, at 950 ° C. or higher temperatures, when the bonding heat treatment at an oxidizing atmosphere, a large amount of interstitial Si atoms generated during the oxidation of the process is gathered to the damage that occurred peeling or the like, crystals such as OSF thereby causing the defect. この対策として、一度、950℃未満の温度でダメージ層を犠牲酸化したのち、1000℃以上の温度で5%以下の酸素を含む不活性ガス雰囲気にて結合熱処理を行う方法が、引用文献2に記載されている。 As a countermeasure, once, after sacrificial oxide damage layer at a temperature below 950 ° C., a method of performing a bonding heat treatment in an inert gas atmosphere containing 5% oxygen at 1000 ° C. or higher, in the cited document 2 Have been described.

しかしながら、たとえ、犠牲酸化の酸化温度が950℃未満の温度であっても、形成される酸化膜厚が厚い場合は、SOI層へ注入される格子間Siの量が多くなるため、微小欠陥が発生しやすくなる。 However, even if a temperature oxidation temperature is lower than 950 ° C. of sacrificial oxidation, if the oxide film thickness to be formed is thick, the amount of interstitial Si injected into the SOI layer is increased, minute defects It is likely to occur.

このような状況の中、結合熱処理後に、不活性ガス雰囲気や還元性ガス雰囲気等による平坦化処理を行っても、SOI層表面上の微小欠陥を十分に低減することが出来ない。 Under these circumstances, after the bonding heat treatment, it is subjected to flattening processing by an inert gas atmosphere or reducing gas atmosphere such as, can not be sufficiently reduced fine defects on the SOI layer surface. ここで、微小欠陥が十分に低減されていないSOI層表面に対してエピタキシャル成長を行うと、SOI層表面上の微小欠陥が強調されて巨大化し、エピタキシャル成長後のSOIウエーハ表面上にエピタキシャル層の欠陥が多発すると考えられる。 Here, the micro-defects perform epitaxial growth with respect to the SOI layer surface is not sufficiently reduced, is small defects on SOI layer surface enhancement giant, defects in the epitaxial layer on the SOI wafer surface after the epitaxial growth It believed to be multiple.

本発明者らは、鋭意検討を重ねたところ、イオン注入剥離法を用いて作製した貼り合わせウエーハの製造方法において、結合熱処理時の熱処理条件と、その後の平坦化処理条件を最適化することで、剥離熱処理後のSOI層表面上の微小欠陥を十分に低減することが出来ることを見出し、微小欠陥が十分に低減されたSOI層表面に対してエピタキシャル成長を行うことで、SOI層の表面上にエピタキシャル成長を行った場合に、該エピタキシャル層の欠陥密度が少ない貼り合わせSOIウエーハを製造できることを見出して本発明を完成させるに至った。 The present inventors have made intensive studies, the method for manufacturing a bonded wafer produced by an ion implantation delamination method, by optimizing the heat treatment conditions during the bonding heat treatment, a subsequent planarization process conditions , found to be able to sufficiently reduce the micro defects on the SOI layer surface after separation heat treatment, that minute defects conducting the epitaxial growth with respect to sufficiently reduced SOI layer surface, on the surface of the SOI layer when performing epitaxial growth, and completed the present invention have found to be able to manufacture a bonded SOI wafer defect density of the epitaxial layer is small.

すなわち、本発明は、 That is, the present invention is,
ボンドウエーハの表面から水素イオン、希ガスイオン、及びハロゲンイオンのいずれか少なくとも一種類のガスイオンをイオン注入して該ボンドウエーハ内部にイオン注入層を形成し、前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、剥離熱処理を行うことによって前記ボンドウエーハの一部を前記イオン注入層で剥離して、前記ベースウェーハ上に前記ボンドウエーハの薄膜からなるSOI層を有する貼り合わせウエーハを作製し、その後、前記SOI層と前記ベースウエーハの貼り合わせ界面の結合強度を高めるための結合熱処理を行う貼り合わせSOIウエーハの製造方法であって、 Hydrogen ions from the surface of the bond wafer, rare gas ions, and any of at least one type of gas ions are implanted to form the ion-implanted layer inside the bond wafer, ions implanted side of the bond wafer of halogen ions after the surface of a base wafer surface was bonded through an insulating film, and peeling a portion of the bond wafer at the ion implantation layer by performing a delamination heat treatment, the bond wafer on the base wafer to prepare a bonded wafer having an SOI layer formed of a thin film, then, the method for manufacturing a bonded SOI wafer for performing a bonding heat treatment for increasing the bonding strength of the bonding interface of the SOI layer and the base wafer,
前記結合熱処理として、950℃未満の温度で前記SOI層表面に酸化膜を形成するための酸化熱処理を行った後に、5%以下の酸素を含む不活性ガス雰囲気で1000℃以上の温度で熱処理を行い、 As the bonding heat treatment, after the oxidation heat treatment for forming the oxide film on the SOI layer surface at a temperature below 950 ° C., a heat treatment at 1000 ° C. or higher temperature in an inert gas atmosphere containing 5% oxygen done,
該酸化膜を除去した後、前記SOI層の減厚を伴う平坦化処理を行い、 After removing the oxide film, planarization treatment is performed with a reduced thickness of the SOI layer,
その後、該平坦化処理を行った前記SOI層の表面にエピタキシャル成長を行うことを特徴とする貼り合わせSOIウエーハの製造方法を提供する。 Thereafter, to provide a manufacturing method of a bonded SOI wafer and carrying out epitaxial growth on the surface of the SOI layer subjected to the flattening process.

このように、本発明ではイオン注入剥離法を用いた貼り合わせウエーハの製造における、結合熱処理工程において、まず、950℃未満の温度で薄い酸化膜を形成するための酸化熱処理を行った後に、5%以下の酸素を含む不活性ガス雰囲気で1000℃以上の温度で結合熱処理を行う。 Thus, in the manufacture of a bonded wafer using an ion implantation delamination method in the present invention, in the bonding heat treatment step, after the oxidation heat treatment for forming the thin oxide film at a temperature below 950 ° C., 5 % performing bonding heat treatment at 1000 ° C. or higher temperature in an inert gas atmosphere containing less oxygen. この時、950℃未満の温度の熱処理によりSOI層の表面に形成される酸化膜の膜厚は薄い。 In this case, the thin thickness of the oxide film formed on the surface of the SOI layer by a heat treatment temperature below 950 ° C.. 一方でイオン注入時のダメージ層はSOI層の表面に比較的厚く残っている。 Meanwhile ion implantation at the damaged layer is left relatively thick on the surface of the SOI layer. しかし、このダメージはSOI層の表面に近づくほど大きく、深さ方向に進むに従って小さいので、ダメージが最も大きい該表面付近のダメージは前記酸化熱処理で形成された前記酸化膜を結合熱処理工程後に除去することで十分に除去することが出来る。 However, the damage is increased closer to the surface of the SOI layer, is smaller with the progress in the depth direction, the largest surface damage in the vicinity of damage to remove the oxide film formed by the oxidation heat treatment after the bonding heat treatment step it is possible to sufficiently remove it. また、前記酸化熱処理により形成される酸化膜厚が薄いため、酸化により新たに注入される格子間Siの量が少ないので、OSFなどの積層欠陥は形成されにくい。 Moreover, the order oxide film thickness formed by the oxidation heat treatment is thin, the amount of interstitial Si newly injected little by oxidation, stacking defects such as OSF are difficult to be formed.

前記結合熱処理後に、前記酸化膜を除去した後、前記SOI層の減厚を伴う平坦化処理を行う。 After the bonding heat treatment, after removing the oxide film, planarization treatment is performed with a reduced thickness of the SOI layer. 該平坦化処理は、不活性ガス雰囲気又は還元性ガス雰囲気の熱処理を行った後に、熱酸化膜形成と酸化膜除去を伴う犠牲酸化処理を行う処理であることが好ましく、又は表面研磨のみを行う処理、及び不活性ガス雰囲気若しくは還元性ガス雰囲気の熱処理を行った後に表面研磨を行う処理のいずれかの処理であることが好ましい。 The planarization treatment, after the heat treatment of the inert gas atmosphere or reducing gas atmosphere is performed is preferably a process of performing a sacrifice oxidation process with a thermal oxide film formed and the oxide film removal, or the surface polishing only process, and is preferably any of the processing of the processing to perform surface polishing after the heat treatment of the inert gas atmosphere or reducing gas atmosphere.

例えば、1100℃以上の不活性ガス雰囲気下で熱処理を行うと、前記SOI層の格子間Si密度が大きく低下する。 For example, when a heat treatment is performed in an inert gas atmosphere above 1100 ° C., interstitial Si density of the SOI layer is greatly reduced. この後、熱酸化膜形成と酸化膜除去を伴う犠牲酸化処理を行うことで膜厚調整、剥離時のダメージ層の除去をすることができる。 Thereafter, it can be that a thickness adjustment to perform sacrificial oxidation process with a thermal oxide film formed and the oxide film removal, the removal of the damaged layer during peeling. 前記SOI層の格子間Siが少ない条件下で前記熱酸化膜形成が行われる為、該酸化で格子間Siが注入されても、積層欠陥などの微小な欠陥が成長できず、かつ、残留している剥離時のダメージ層は酸化膜により十分に除去される。 Since the thermal oxide film formation is performed under conditions interstitial Si is less of the SOI layer, even if interstitial Si are injected in the oxidation, not grow minute defects such as stacking faults, and the remaining damaged layer at the peeling and is sufficiently removed by an oxide film. ゆえに、エピタキシャル成長前の時点で、SOI層表面の微小な欠陥の密度を低くできるので、エピタキシャル成長後のエピタキシャル層の欠陥密度を大幅に低減できる。 Thus, at a time prior epitaxial growth, it is possible to lower the density of minute defects in the SOI layer surface, it is possible to significantly reduce the defect density of the epitaxial layer after the epitaxial growth.

一方、結合熱処理後に不活性ガス雰囲気下で1100℃以上の平坦化処理(SOI層の減厚を伴わない平坦化処理)のみを行った状態でもSOI層表面に観察される欠陥は多少低減されるが、剥離時のダメージ層の除去が十分ではないため、エピタキシャル成長によって顕在化するサイズの微小欠陥が残留している。 Meanwhile, defects observed on the SOI layer surface even when subjected only to bonding heat treatment after an inert gas atmosphere 1100 ° C. or more planarization (planarization process without thickness reduction of the SOI layer) is somewhat reduced but since the removal of the damaged layer during peeling is not sufficient, micro-defects of a size that manifested by epitaxial growth remaining. そのため、エピタキシャル成長後のエピタキシャル層の欠陥密度が増大してしまう。 Therefore, the defect density of the epitaxial layer after the epitaxial growth is increased.

図1は、本発明に係る貼り合わせSOIウエーハの製造方法の一実施形態を概略的に示す工程フロー図である。 Figure 1 is a process flow diagram schematically illustrating an embodiment of a manufacturing method of a bonded SOI wafer according to the present invention. 以下詳細に説明する。 It will be described in detail below.

[ボンドウエーハとベースウエーハの準備] [Preparation of the bond wafer and the base wafer]
図1において、まず、材料ウエーハとしてシリコン単結晶からなるベアウェーハを2枚用意する。 In Figure 1, first prepared two bare wafers made of silicon single crystal as a material wafer. ベアウェーハには、ポリッシュウェーハ、エピタキシャルウエーハ、熱処理ウエーハ等、様々なウエーハが存在するが、その種類に関係なく本発明に適用することが出来る。 The bare wafer, polished wafer, an epitaxial wafer, heat treatment wafer or the like, although various wafer exists, can be applied to the present invention regardless of its type. まず、ボンドウエーハ1として、前記ベアウエーハに絶縁膜として、例えば酸化膜2を形成する。 First, as a bond wafer 1, as an insulating film on the bare wafer, for example, to form an oxide film 2. 酸化膜2が形成されたボンドウエーハ1の表面から水素イオンの注入を行い、所望の深さに均一に水素高濃度層3(イオン注入層)を形成する。 It is implanted hydrogen ions from the surface of the bond wafer 1 which oxide film 2 is formed, uniformly to form a hydrogen-concentration layer 3 (ion implanted layer) to a desired depth. エピタキシャル成長を行わない通常のイオン注入剥離法による貼り合わせウエーハでは、水素高濃度層3の深さが最終的に得られるSOI層の厚さを決める。 The bonded wafer by conventional ion implantation delamination method that does not perform epitaxial growth, determining the thickness of the SOI layer depth of the hydrogen-rich layer 3 is finally obtained. ここで、注入イオンは水素としているが、水素ガスのみに限定されるものではなく、希ガスあるいはハロゲンガスでも構わない。 Here, the implanted ions are hydrogen, but is not limited only to hydrogen gas, may be a rare gas or a halogen gas. ベースウェーハ4としては前記ベアウェーハを用いる。 The base wafer 4 used the bare wafers. ここで、ボンドウエーハ1を水素高濃度層3を有するベアウェーハとし、ベースウェーハ4を酸化膜付ウエーハとしてもよい。 Here, the bond wafer 1 and bare wafers having a hydrogen-rich layer 3, the base wafer 4 may be an oxide film with the wafer. また、絶縁膜を介してボンドウエーハとベースウエーハが貼り合わされるのであれば酸化膜はいずれのウエーハにあっても良いし、共に酸化膜付ウエーハとすることもできる。 Further, oxide film may be in any of the wafer as long as a bond wafer and the base wafer are bonded through an insulating film, may be a both oxide film with the wafer.

[(a)貼り合わせ前洗浄工程] [(A) bonding pre-cleaning process]
材料ウエーハの表面に付着しているパーティクルおよび有機物などの汚染物を除去するため、前記ボンドウエーハ1と前記ベースウェーハ4の貼り合わせ前洗浄を行う。 To remove contaminants such as particles and organic substances adhering to the surface of the material wafer, performing a pre-bonding cleaning of the bond wafer 1 and the base wafer 4. この時、洗浄工程はRCA洗浄等を用いる。 In this case, cleaning process using RCA cleaning or the like.

[(b)貼り合わせ工程] [(B) bonding process]
洗浄された前記ボンドウエーハ1のイオン注入された側の表面と、前記ベースウェーハ4の表面とを絶縁膜を介して貼り合わせる。 And it washed the bond wafer 1 ion implanted side of the surface, and the base wafer 4 surface through an insulating film bonded.

[(c)剥離熱処理工程] [(C) separation heat treatment step]
貼り合わせ工程において貼り合わせた前記ボンドウエーハ1と前記ベースウェーハ4を、例えば窒素雰囲気で500℃程度の剥離熱処理を行うと、ボンドウエーハ1内の水素高濃度層3にキャビティと呼ばれる欠陥層が形成される。 Attaching the combined the bond wafer 1 and the base wafer 4 by bonding in step, for example, performs the separation heat treatment of about 500 ° C. in a nitrogen atmosphere, the defect layer called cavity hydrogen-concentration layer 3 of the bond wafer 1 is formed It is. この欠陥層がボンドウエーハ1内部で水平方向に繋がることで、ボンドウエーハ1の一部がボンドウエーハ1内の水素高濃度層3で剥離する。 The defect layer that leads to a horizontal direction inside the bond wafer 1, a portion of the bond wafer 1 is peeled off at a hydrogen-concentration layer 3 of the bond wafer 1. これにより、ボンドウエーハ1の他の一部がベースウェーハ4に転写され、SOI層5となり、貼り合わせSOIウエーハが形成される。 Thus, another portion of the bond wafer 1 is transferred to the base wafer 4, SOI layer 5 becomes, SOI bonded wafer is formed. この際、前記絶縁膜は埋め込み酸化膜層6(BOX層)となる。 At this time, the insulating film becomes a buried oxide film layer 6 (BOX layer).

[(d)結合熱処理工程] [(D) bonding heat treatment process]
前記SOI層と前記ベースウエーハの貼り合わせ界面の結合力を高めるため、結合熱処理を行う。 To increase the bonding strength of the bonding interface of the base wafer and the SOI layer, performing bonding heat treatment. 該結合熱処理として、まず、950℃未満の温度で酸化熱処理を行い、SOI層5の表面に例えば150nmの薄い酸化膜7を形成し、その後、5%以下の酸素を含む不活性ガス雰囲気で1000℃以上の熱処理を行う。 As the bonding heat treatment, first, oxidation heat treatment at temperatures below 950 ° C., a thin oxide film 7 is formed of e.g. 150nm on the surface of the SOI layer 5, then, in an inert gas atmosphere containing 5 percent oxygen 1000 ℃ performing the above heat treatment.

このように、結合熱処理においては、まず、950℃未満の低い温度で酸化熱処理を行うので、通常はSOI層5の表面に300nm以下の薄い熱酸化膜7が形成される。 Thus, in the bonding heat treatment, first, since the oxidation heat treatment at a low temperature of lower than 950 ° C., usually thinner than the thermal oxide film 7 300 nm is formed on the surface of the SOI layer 5. これにより、続く5%以下の酸素を含む不活性ガス雰囲気で1000℃以上の熱処理を行うとき、前記SOI層の剥離面への格子間シリコンの注入が少なく、積層欠陥も形成されにくい。 Thus, when performing a heat treatment of 1000 ° C. or higher in an inert gas atmosphere containing 5% oxygen followed the injection of interstitial silicon in the delaminated surface of the SOI layer is small, stacking faults hardly formed. この際、結合熱処理工程にてSOI層表面に形成する前記薄い酸化膜7の膜厚は200nm以下とすることが好ましい。 In this case, the thickness of the thin oxide film 7 is formed on the SOI layer surface at a bonding heat treatment step is preferably set to 200nm or less. 前記酸化熱処理で形成される酸化膜7の膜厚が200nm以下であれば、最終的なエピタキシャル層の欠陥を極めて低減することができ、ウエーハの製品品質が向上する。 If the oxide oxide film thickness of 7 at 200nm or less which is formed by the heat treatment, defects in the final epitaxial layer can be made extremely reduced, improving product quality wafers.

尚、950℃未満の温度で形成する薄い酸化膜厚は、その後に行われる5%以下の酸素を含む不活性ガス雰囲気での熱処理時に、酸化膜のエッチングによる面粗れを防止するため10nm以上形成することが好ましい。 Incidentally, a thin oxide film to be formed at temperatures below 950 ° C., at the time of heat treatment in an inert gas atmosphere containing 5 percent oxygen performed thereafter, or 10nm to prevent Re surface roughness by etching the oxide film formation it is preferable to. また、5%以下の酸素を含む不活性ガス雰囲気での熱処理における酸素濃度の下限値、及び、熱処理温度の上限値は特に限定されないが、酸化膜のエッチングによる面粗れを確実に防止するため、酸素濃度は0.5%以上とすることが好ましく、酸化膜の成長による格子間シリコンの過剰な注入を防止するため、熱処理温度は1200℃以下とすることが好ましい。 The lower limit of the oxygen concentration in the heat treatment in an inert gas atmosphere containing 5% oxygen, and the upper limit of the heat treatment temperature is not particularly limited, in order to reliably prevent the Re surface roughness by etching the oxide film , the oxygen concentration is preferably 0.5% or more, to prevent excessive injection of interstitial silicon due to the growth of the oxide film, the heat treatment temperature is preferably set to 1200 ° C. or less.

[(e)平坦化処理工程] [(E) planarizing step]
次に、結合熱処理で形成された表面酸化膜7を除去後、SOI層5の減厚を伴う平坦化処理工程を行う。 Next, after removing the surface oxide film 7 formed by bonding heat treatment, performing a flattening process step involving thickness reduction of the SOI layer 5. この平坦化処理としては、不活性ガス雰囲気または還元性ガス雰囲気の熱処理を行った後に、熱酸化膜形成と酸化膜除去を伴う犠牲酸化処理を行う処理とすることができ、また表面研磨のみを行う処理、或いは、不活性ガス雰囲気または還元性ガス雰囲気の熱処理を行った後に表面研磨を行う処理とすることができる。 As the planarization treatment, after the heat treatment of the inert gas atmosphere or reducing gas atmosphere, a sacrificial oxidation treatment with a thermal oxide film formed and the oxide film removal can be a process that performs, also only the surface polishing It performs processing, or may be a process for surface polishing after the heat treatment of the inert gas atmosphere or reducing gas atmosphere. 該平坦化処理工程により、前記SOI層5の表面に残留するダメージが除去されたSOI層8を得ることができる。 The by planarizing step, it is possible to obtain an SOI layer 8 damage has been removed remaining on the surface of the SOI layer 5.

前記不活性ガス雰囲気としては、例えばアルゴンガスなどの不活性ガスが100%雰囲気や、数%程度以下の微量の酸素ガスを含む不活性ガス雰囲気とすることができ、1200℃以上の温度で熱処理を行うことが好ましい。 Wherein the inert gas atmosphere, for example, inert gas or 100% atmosphere such as argon gas may be an inert gas atmosphere containing oxygen gas of the following trace several percent, a heat treatment at 1200 ° C. or higher temperature preferably it is carried out.

前記還元性ガス雰囲気としては、水素ガス100%雰囲気や水素ガスと不活性ガスの混合ガス雰囲気とすることができ、1100℃以上の温度で熱処理を行うことが好ましい。 The reducing gas atmosphere may be a mixed gas atmosphere of 100% hydrogen gas atmosphere or hydrogen gas and an inert gas, it is preferable to perform the heat treatment at 1100 ° C. or higher.

これらの不活性ガス雰囲気または還元性ガス雰囲気の熱処理だけでは前記SOI層5の減厚は伴わないので、エピタキシャル層の欠陥を十分に低減することはできない。 Since only the heat treatment of these inert gas atmosphere or reducing gas atmosphere without thickness reduction of the SOI layer 5 can not be sufficiently reduced defects in the epitaxial layer. そのため、前記平坦化処理として、不活性ガス雰囲気または還元性ガス雰囲気の熱処理を行った後に、熱酸化膜形成と酸化膜除去を伴う犠牲酸化処理を行うことができる。 Therefore, as the planarization treatment, after the heat treatment of the inert gas atmosphere or reducing gas atmosphere, it is possible to perform sacrificial oxidation process with a thermal oxide film formed and the oxide film removal. 該犠牲酸化処理により形成する熱酸化膜の膜厚は、前記SOI層5に残留するダメージ層を確実に除去するため、100nm以上とすることが好ましい。 The film thickness of the thermal oxide film formed by the sacrificial oxidation treatment, in order to reliably remove the damaged layer remaining on the SOI layer 5 is preferably set to 100nm or more.

一方、前記平坦化処理(SOI層の減厚を伴う平坦化処理)として、表面研磨のみを行う処理、及び不活性ガス雰囲気若しくは還元性ガス雰囲気の熱処理を行った後に表面研磨を行う処理のいずれかの処理を行うこともできる。 Meanwhile, examples of the planarization treatment (flattening processing with a reduced thickness of the SOI layer), processing for only the surface polishing, and any processing to perform surface polishing after the heat treatment of the inert gas atmosphere or reducing gas atmosphere it is also possible to carry out the Kano processing. その場合の研磨代としては、SOI層の膜厚均一性の低下を考慮し、100nm以下とすることが好ましい。 The stock removal of the case, taking into account the decrease in the film thickness uniformity of the SOI layer, it is preferable to 100nm or less.

[(f)エピタキシャル成長工程] [(F) epitaxial growth step]
次に、前記平坦化処理工程を行ったSOI層8の表面にエピタキシャル成長を行い、所定の厚さの厚膜SOI層9を形成する。 Next, the epitaxial growth was performed on the surface of the SOI layer 8 subjected to planarizing step, forming a thick SOI layer 9 having a predetermined thickness. エピタキシャル成長条件は特に限定されず、常圧エピタキシャル成長、減圧エピタキシャル成長のいずれも適用することができるが、常圧エピタキシャル成長は減圧エピタキシャル成長に比べてエピタキシャル成長速度が高く、本発明を適用した場合、エピタキシャル成長後のエピタキシャル層の欠陥の密度をより低減する効果が得られる。 Epitaxial growth conditions are not particularly limited, atmospheric pressure epitaxial growth, can be applied either vacuum epitaxial growth, normal pressure epitaxial growth is high in the epitaxial growth rate compared to the reduced pressure epitaxial growth, the case of applying the present invention, an epitaxial layer after the epitaxial growth effect to further reduce the density of defects is obtained.

以下、実施例、比較例を示し、本発明をより具体的に説明するが、本発明は下記の実施例に限定されるものではない。 Hereinafter, examples, shows a comparative example, the present invention will be described more specifically, the present invention is not intended to be limited to the following examples. 各実施例、比較例の結果は表1に示す。 Each example, the results of the comparative example shown in Table 1.

(実施例1) (Example 1)
材料ウエーハとして、直径300mm、結晶方位<100>のシリコンベアウエーハを用意する。 As material wafer diameter 300 mm, to prepare a silicon bare wafer crystal orientation <100>. 該シリコンベアウエーハをボンドウエーハとしてボンドウエーハ上に200nmの酸化膜を形成した。 Thereby forming a 200nm oxide film of the bond wafer on the silicon bare wafer as a bond wafer. 該ボンドウエーハに、加速電圧80keV、注入量7×10 16 /cm の水素イオンを注入して該ボンドウエーハ内部にイオン注入層を形成する。 To the bond wafer, accelerating voltage 80 keV, implantation dose 7 × 10 16 / by implanting hydrogen ions cm 2 to form an ion implanted layer inside the bond wafer. RCA洗浄等から構成される貼り合わせ前洗浄を行った後、室温にて前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを酸化膜を介して貼り合わせを行った。 After pre-bonding washing consists RCA cleaning and the like, were bonding between the bond wafer ion implanted side of the surface of a base wafer surface at room temperature through the oxide film. 該ベースウエーハとしては前記シリコンベアウエーハを用いた。 As the base wafer using the silicon bare wafer. その後、剥離熱処理は500℃で行い、ベースウェーハ上に酸化膜とSiとから成る薄膜層を転写してSOI層を有する貼り合わせウエーハを作製した。 Thereafter, separation heat treatment was carried out at 500 ° C., to produce a bonded wafer having an SOI layer by transferring a thin layer made of the oxide film and the Si on the base wafer.

続いて、前記SOI層を有する貼り合わせウエーハに対して結合熱処理を行った。 Subsequently, a bonding heat treatment was performed on bonded wafer having the SOI layer. 具体的には、まず、900℃にてパイロ酸化(酸化熱処理)を行い、150nmの酸化膜を形成後、Arを主体とした雰囲気に2%の酸素を導入して、1100℃、2時間の熱処理を行った。 Specifically, first, performs a pyrolytic oxidation (oxidation heat treatment) at 900 ° C., after forming a 150nm oxide film, by introducing 2% oxygen atmosphere mainly composed of Ar, 1100 ° C., for 2 hours It was subjected to a heat treatment.

前記結合熱処理後、SOI層表面の酸化膜をHF水溶液で除去した。 After the bonding heat treatment, the oxide film of the SOI layer surface was removed with an HF solution. その後、平坦化処理として、Arガス100%の不活性ガス雰囲気下、1200℃、1時間の熱処理を行い、犠牲酸化処理として300nmの酸化膜形成と酸化膜除去を行い、ダメージ除去とSOI層の膜厚調整を行った。 Thereafter, the planarization process, an inert gas atmosphere of 100% Ar gas, 1200 ° C., followed by heat treatment for one hour, subjected to oxide film formation and oxide film removal 300nm as a sacrificial oxidation treatment, remove damage and SOI layer It went the film thickness adjustment.

SOI層の膜厚調整後のSOIウエーハを1枚抜き取り、混酸エッチングによるSOI層表面の欠陥評価を行った結果、欠陥密度は20/cm であることが確認された。 Sampling one of the SOI wafer after the film thickness adjustment of the SOI layer, as a result of defect evaluation of the SOI layer surface by mixed acid etching, it was confirmed defect density is 20 / cm 2.

これと同一の製造条件で作製したSOIウエーハ上に、常圧によるエピタキシャル成長を行った。 On an SOI wafer produced in the same manufacturing conditions and this was epitaxially grown by atmospheric pressure. このエピタキシャル表面を観察したところ、エピタキシャル層の欠陥は3個/waferとなった。 Observation of the epitaxial surface, defects of the epitaxial layer became 3 / Wafer.
(エピタキシャル成長条件) (Epitaxial growth conditions)
原料ガス:トリクロロシラン、温度:1100℃、エピタキシャル層膜厚:3μm Source gas: trichlorosilane, Temperature: 1100 ° C., the epitaxial layer thickness: 3 [mu] m

常圧エピタキシャル成長を行ったSOIウエーハと同一の製造条件で作製したSOIウエーハ上に、減圧(107hPa(80torr))によるエピタキシャル成長を行った。 On an SOI wafer produced by the SOI wafer the same manufacturing conditions and subjected to atmospheric pressure epitaxial growth, was epitaxially grown by decompression (107hPa (80torr)). このエピタキシャル層の表面を観察したところ、エピタキシャル層の欠陥は6個/waferとなった。 Observation of the surface of the epitaxial layer, defects in the epitaxial layer became 6 / Wafer.
(エピタキシャル成長条件) (Epitaxial growth conditions)
原料ガス:ジクロロシラン、温度:1080℃、エピタキシャル層膜厚:3μm Source gas: dichlorosilane, Temperature: 1080 ° C., the epitaxial layer thickness: 3 [mu] m

(実施例2) (Example 2)
材料ウエーハとして、直径300mm、結晶方位<100>のシリコンベアウエーハを用意する。 As material wafer diameter 300 mm, to prepare a silicon bare wafer crystal orientation <100>. 該シリコンベアウエーハをボンドウエーハとしてボンドウエーハに200nmの酸化膜を形成した。 Thereby forming a 200nm oxide film of the bond wafer to the silicon bare wafer as a bond wafer. 該ボンドウエーハに、加速電圧80keV、注入量7×10 16 /cm の水素イオンを注入して該ボンドウエーハ内部にイオン注入層を形成する。 To the bond wafer, accelerating voltage 80 keV, implantation dose 7 × 10 16 / by implanting hydrogen ions cm 2 to form an ion implanted layer inside the bond wafer. RCA洗浄等から構成される貼り合わせ前洗浄を行った後、室温にて前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを酸化膜を介して貼り合わせを行った。 After pre-bonding washing consists RCA cleaning and the like, were bonding between the bond wafer ion implanted side of the surface of a base wafer surface at room temperature through the oxide film. 該ベースウエーハとしては前記シリコンベアウエーハを用いた。 As the base wafer using the silicon bare wafer. その後、剥離熱処理は500℃で行い、ベースウェーハ上に酸化膜とSiとから成る薄膜層を転写して、SOI層を有する貼り合わせウエーハを作製した。 Thereafter, separation heat treatment was carried out at 500 ° C., by transferring a thin layer made of the oxide film and the Si on the base wafer to prepare a bonded wafer having an SOI layer.

続いて、SOI層を有する貼り合わせウエーハに対して結合熱処理を行った。 Subsequently, a bonding heat treatment was performed on bonded wafer having an SOI layer. 具体的には、まず、900℃にてパイロ酸化(酸化熱処理)を行い、200nmの酸化膜を形成後、Arを主体とした雰囲気に2%の酸素を導入して、1100℃、2時間の熱処理を行った。 Specifically, first, performs a pyrolytic oxidation (oxidation heat treatment) at 900 ° C., after forming a 200nm oxide film, by introducing 2% oxygen atmosphere mainly composed of Ar, 1100 ° C., for 2 hours It was subjected to a heat treatment.

結合熱処理後、SOI層表面の酸化膜をHF水溶液で除去した。 After the bonding heat treatment, the oxide film of the SOI layer surface was removed with an HF solution. その後、平坦化処理として、Arガス100%の不活性ガス雰囲気下、1200℃、1時間の熱化処理を行い、犠牲酸化処理として250nmの酸化と酸化膜除去を行い、ダメージ除去とSOI層の膜厚調整を行った。 Thereafter, the planarization process, an inert gas atmosphere of 100% Ar gas, 1200 ° C., subjected to thermalization process of 1 hour, oxidation and oxide film removal 250nm as a sacrificial oxidation treatment, remove damage and SOI layer It went the film thickness adjustment.

SOI層の膜厚調整後のSOIウエーハを1枚抜き取り、混酸エッチングによるSOI層表面の欠陥評価を行った結果、欠陥密度は25/cm であることが確認された。 Sampling one thickness SOI wafer after the adjustment of the SOI layer, as a result of defect evaluation of the SOI layer surface by mixed acid etching, the defect density was confirmed to be 25 / cm 2.

これと同一の製造条件で作製したSOIウエーハ上に、常圧によるエピタキシャル成長を行った。 On an SOI wafer produced in the same manufacturing conditions and this was epitaxially grown by atmospheric pressure. このエピタキシャル層の表面を観察したところ、エピタキシャル層の欠陥5個/waferとなった。 The The surface of the epitaxial layer was observed and became defective five / Wafer epitaxial layer.
(エピタキシャル成長条件) (Epitaxial growth conditions)
原料ガス:トリクロロシラン、温度:1100℃、エピタキシャル層膜厚:3μm Source gas: trichlorosilane, Temperature: 1100 ° C., the epitaxial layer thickness: 3 [mu] m

常圧エピタキシャル成長を行ったSOIウエーハと同一の製造条件で作製したSOIウエーハ上に、減圧(107hPa(80torr))によるエピタキシャル成長を行った。 On an SOI wafer produced by the SOI wafer the same manufacturing conditions and subjected to atmospheric pressure epitaxial growth, was epitaxially grown by decompression (107hPa (80torr)). このエピタキシャル層の表面を観察したところ、エピタキシャル層の欠陥は9個/waferとなった。 Observation of the surface of the epitaxial layer, defects in the epitaxial layer became 9 / Wafer.
(エピタキシャル成長条件) (Epitaxial growth conditions)
原料ガス:ジクロロシラン、温度:1080℃、エピタキシャル層膜厚:3μm Source gas: dichlorosilane, Temperature: 1080 ° C., the epitaxial layer thickness: 3 [mu] m

(実施例3) (Example 3)
材料ウエーハとして、直径300mm、結晶方位<100>のシリコンベアウエーハを用意する。 As material wafer diameter 300 mm, to prepare a silicon bare wafer crystal orientation <100>. 該シリコンベアウエーハをボンドウエーハとしてボンドウエーハに200nmの酸化膜を形成した。 Thereby forming a 200nm oxide film of the bond wafer to the silicon bare wafer as a bond wafer. 該ボンドウエーハに、加速電圧80keV、注入量7×10 16 /cm の水素イオンを注入して該ボンドウエーハ内部にイオン注入層を形成する。 To the bond wafer, accelerating voltage 80 keV, implantation dose 7 × 10 16 / by implanting hydrogen ions cm 2 to form an ion implanted layer inside the bond wafer. RCA洗浄等から構成される貼り合わせ前洗浄を行った後、室温にて前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを酸化膜を介して貼り合わせを行った。 After pre-bonding washing consists RCA cleaning and the like, were bonding between the bond wafer ion implanted side of the surface of a base wafer surface at room temperature through the oxide film. 該ベースウエーハとしては前記シリコンベアウエーハを用いた。 As the base wafer using the silicon bare wafer. その後、剥離熱処理は500℃で行い、ベースウェーハ上に酸化膜とSiとから成る薄膜層を転写して、SOI層を有する貼り合わせウエーハを作製した。 Thereafter, separation heat treatment was carried out at 500 ° C., by transferring a thin layer made of the oxide film and the Si on the base wafer to prepare a bonded wafer having an SOI layer.

続いて、SOI層を有する貼り合わせウエーハに対して結合熱処理を行った。 Subsequently, a bonding heat treatment was performed on bonded wafer having an SOI layer. 具体的には、まず、900℃にてパイロ酸化(酸化熱処理)を行い、250nmの酸化膜を形成後、Arを主体とした雰囲気に2%の酸素を導入して、1100℃、2時間の熱処理を行った。 Specifically, first, performs a pyrolytic oxidation (oxidation heat treatment) at 900 ° C., after forming a 250nm oxide film, by introducing 2% oxygen atmosphere mainly composed of Ar, 1100 ° C., for 2 hours It was subjected to a heat treatment.

結合熱処理後、SOI層表面の酸化膜をHF水溶液で除去した。 After the bonding heat treatment, the oxide film of the SOI layer surface was removed with an HF solution. その後、平坦化処理として、Arガス100%の不活性ガス雰囲気下、1200℃、1時間の熱処理を行い、犠牲酸化処理として200nmの酸化と酸化膜除去を行い、ダメージ除去とSOI層の膜厚調整を行った。 Thereafter, the planarization process, an inert gas atmosphere of 100% Ar gas, 1200 ° C., followed by heat treatment of 1 hour, oxidation and oxide film removal 200nm as a sacrificial oxidation treatment, the thickness of the damage removal and SOI layer It was adjusted.

SOI層の膜厚調整後のSOIウエーハを1枚抜き取り、混酸エッチングによるSOI層表面の欠陥評価を行った結果、欠陥密度は10/cm と高品質であることが確認された。 Sampling one of the SOI wafer after the film thickness adjustment of the SOI layer, as a result of defect evaluation of the SOI layer surface by mixed acid etching, the defect density was confirmed to be of high quality and 10 / cm 2.

これと同一の製造条件で作製したSOIウエーハ上に、常圧によるエピタキシャル成長を行った。 On an SOI wafer produced in the same manufacturing conditions and this was epitaxially grown by atmospheric pressure. このエピタキシャル層の表面を観察したところ、エピタキシャル層の欠陥は30個/waferとなった。 Observation of the surface of the epitaxial layer, defects in the epitaxial layer became 30 / Wafer.
(エピタキシャル成長条件) (Epitaxial growth conditions)
原料ガス:トリクロロシラン、温度:1100℃、エピタキシャル層膜厚:3μm Source gas: trichlorosilane, Temperature: 1100 ° C., the epitaxial layer thickness: 3 [mu] m

常圧エピタキシャル成長を行ったSOIウエーハと同一の製造条件で作製したSOIウエーハ上に、減圧(107hPa(80torr))によるエピタキシャル成長を行った。 On an SOI wafer produced by the SOI wafer the same manufacturing conditions and subjected to atmospheric pressure epitaxial growth, was epitaxially grown by decompression (107hPa (80torr)). このエピタキシャル層の表面を観察したところ、エピタキシャル層の欠陥は200個/waferとなった。 Observation of the surface of the epitaxial layer, defects in the epitaxial layer became 200 / Wafer.
(エピタキシャル成長条件) (Epitaxial growth conditions)
原料ガス:ジクロロシラン、温度:1080℃、エピタキシャル層膜厚:3μm Source gas: dichlorosilane, Temperature: 1080 ° C., the epitaxial layer thickness: 3 [mu] m

実施例1〜3の結果より、イオン注入剥離法でウエーハを剥離後、一度、950℃未満の温度で薄い酸化膜を形成して結合熱処理を行った後、SOI層の減厚を伴う平坦化処理(不活性ガス雰囲気の熱処理+犠牲酸化処理)を行ったところ、エピタキシャル層の欠陥密度が低い、高品質の厚膜SOI層を有する貼り合わせSOIウエーハが作製出来た。 From the results of Examples 1 to 3, after being separated from its wafer at the ion implantation delamination method, once, after the bonding heat treatment was performed to form a thin oxide film at a temperature below 950 ° C., flattening with a reduced thickness of the SOI layer process was carried out (heat treatment + sacrificial oxidation process inert gas atmosphere), the defect density of the epitaxial layer is low, the bonded SOI wafer having a thick SOI layer of high quality could be produced. この際、結合熱処理時に形成する酸化膜厚が200nm以下の場合には、エピタキシャル層の欠陥を極めて低減することができたが、酸化膜厚が250nmの場合(実施例3)は、エピタキシャル層形成前の表面欠陥が少ないにもかかわらず酸化膜厚が200nm以下の場合と比較するとエピタキシャル層の欠陥が多くなる傾向があった。 In this case, when the oxide film thickness formed during the bonding heat treatment is 200nm or less, but was able to significantly reduce the defects in the epitaxial layer, if the oxide film thickness of 250 nm (Example 3) is an epitaxial layer formed despite the oxide film thickness of surface defects is small before had become much defects tend epitaxial layer as compared with the case of 200nm or less. また、常圧エピタキシャルと減圧エピタキシャルを比較すると、常圧エピタキシャルの方がエピタキシャル層の欠陥をより低減できる傾向が見られた。 Furthermore, a comparison of reduced pressure epitaxial normal pressure epitaxial Trip atmospheric epitaxial tended to be more reduced defects in the epitaxial layer.

(比較例1) (Comparative Example 1)
実施例1と同一条件で結合熱処理まで行ったSOIウエーハを用意し、SOI層表面の酸化膜をHF水溶液で除去し、平坦化処理を行わないでそのまま実施例1と同一条件でエピタキシャル成長を行った。 Providing a SOI wafer went to bonding heat treatment under the same conditions as in Example 1, the oxide film of the SOI layer surface was removed with an aqueous HF solution, was epitaxially grown as the same conditions as in Example 1 without performing the planarization process . 混酸エッチングによりSOI層表面の欠陥評価を行った結果、結合熱処理直後のSOI層表面の欠陥密度は20/cm であった。 Mixed acid result of defect evaluation of the SOI layer surface by etching, the defect density of the SOI layer surface immediately after bonding heat treatment was 20 / cm 2. このエピタキシャル表面を観察したところ、常圧エピタキシャル、減圧エピタキシャル共にエピタキシャル層の欠陥は多発(>300個/wafer)した。 The place where the epitaxial surface was observed, normal pressure epitaxial defects in the epitaxial layer in a vacuum epitaxial both had frequent (> 300 / Wafer).

(比較例2) (Comparative Example 2)
実施例1と同一条件で結合熱処理まで行ったSOIウエーハを用意し、SOI層表面の酸化膜をHF水溶液で除去した後、Arガス100%の不活性ガス雰囲気下、1200℃、1時間の平坦化処理のみを行い、実施例1と同一条件でエピタキシャル成長を行った。 Providing a SOI wafer went to bonding heat treatment under the same conditions as in Example 1, after removing the oxide film on the SOI layer surface with an aqueous HF solution, under an inert gas atmosphere 100% Ar gas, 1200 ° C., for one hour flat process performs only, was epitaxially grown under the same conditions as in example 1. 混酸エッチングによりSOI層表面の欠陥評価を行った結果、平坦化処理直後のSOI層表面の欠陥密度は20/cm であった。 Mixed acid result of defect evaluation of the SOI layer surface by etching, the defect density of the SOI layer surface after flattening treatment was 20 / cm 2. このエピタキシャル層の表面を観察したところ、常圧エピタキシャル、減圧エピタキシャル共にエピタキシャル層の欠陥は多発(>300個/wafer)した。 The The surface of the epitaxial layer was observed, normal pressure epitaxial defects in the epitaxial layer in a vacuum epitaxial both had frequent (> 300 / Wafer).

(実施例4) (Example 4)
実施例1と同一条件で結合熱処理まで行ったSOIウエーハを用意し、SOI層表面の酸化膜をHF水溶液で除去し、平坦化処理としてArガス100%の不活性ガス雰囲気下、1200℃、1時間の熱処理を行い、研磨代150nmの表面研磨を実施した。 Providing a SOI wafer went to bonding heat treatment under the same conditions as in Example 1, the oxide film of the SOI layer surface was removed with an HF solution, planarization Ar gas of 100% inert gas atmosphere as, 1200 ° C., 1 subjected to a heat treatment of the time, it was carried out the surface polishing of the cost 150nm. その後、実施例1と同一条件でエピタキシャル成長を行った。 This was followed by epitaxial growth under the same conditions as in Example 1. 混酸エッチングによりSOI層表面の欠陥評価を行った結果、表面研磨直後のSOI層表面の欠陥密度は20/cm であった。 Mixed acid etching result of defect evaluation of the SOI layer surface by the defect density in the SOI layer surface immediately after surface polishing was 20 / cm 2. このエピタキシャル層の表面を観察したところ、常圧ではエピタキシャル層の欠陥は4個/waferとなり、減圧ではエピタキシャル層の欠陥は7個/waferとなった。 This was the surface of the epitaxial layer was observed, at normal pressure became defective epitaxial layer 4 / Wafer, and the defects in the epitaxial layer under reduced from seven / Wafer.

(実施例5) (Example 5)
実施例2と同一条件で結合熱処理まで行ったSOIウエーハを用意し、SOI層表面の酸化膜をHF水溶液で除去し、平坦化処理として研磨代120nmの表面研磨のみを実施した。 Providing a SOI wafer went to bonding heat treatment under the same conditions as in Example 2, the oxide film of the SOI layer surface was removed with an HF solution, it was carried out the surface grinding of the grinding allowance 120nm only as a flattening process. その後、実施例1と同一条件でエピタキシャル成長を行った。 This was followed by epitaxial growth under the same conditions as in Example 1. 混酸エッチングによりSOI層表面の欠陥評価を行った結果、表面研磨直後のSOI層表面の欠陥密度は25/cm であった。 Mixed acid etching result of defect evaluation of the SOI layer surface by the defect density in the SOI layer surface immediately after surface polishing was 25 / cm 2. このエピタキシャル層の表面を観察したところ、常圧ではエピタキシャル層の欠陥は5個/waferとなり、減圧ではエピタキシャル層の欠陥は11個/waferとなった。 The The surface of the epitaxial layer was observed, defects in the epitaxial layer under normal pressure becomes 5 / Wafer, in vacuo defects of the epitaxial layer became 11 / Wafer.

(比較例3) (Comparative Example 3)
実施例1と同一条件で剥離熱処理まで行ったSOIウエーハを用意し、結合熱処理として、950℃でパイロ酸化(酸化膜150nm)した後、1100℃、2時間(2%酸素を含むアルゴン雰囲気)の熱処理を行った。 Providing a SOI wafer went to delamination heat treatment under the same conditions as in Example 1, as a bonding heat treatment at 950 ° C. After pyrolytic oxidation (oxide film 150 nm), 1100 ° C., 2 hours (argon atmosphere containing 2% oxygen) It was subjected to a heat treatment. 該結合熱処理直後のSOIウエーハに対して混酸エッチングによるSOI層表面の欠陥評価を行った結果、SOI表面にはOSFが多数(欠陥密度>300/cm )確認された。 The bonding heat treatment results of defect evaluation of the SOI layer surface by mixed acid etching on the SOI wafer immediately after, OSF many to SOI surface (defect density> 300 / cm 2) was confirmed. (平坦化処理、エピタキシャル成長は実施せず。) (Flattening processing, epitaxial growth was not carried out.)

以上より、平坦化処理をしていない比較例1、又は減厚を伴う平坦化処理をしていない比較例2ではSOI層表面に減圧又は常圧でエピタキシャル層を成長させた場合に多くの欠陥が生じることが示された。 Many defects when the above, an epitaxial layer is grown at a reduced pressure or normal pressure in Comparative Example 1, or reduced thickness Comparative Example 2 In the SOI layer surface is not planarized with no flattening processing It has been shown to occur. さらに、本発明の結合熱処理を施していない比較例3はエピタキシャル成長前からSOI表面の欠陥が多いことが明らかとなった。 Moreover, Comparative Example 3 not subjected to bonding heat treatment of the present invention has revealed that many defects in the SOI surface before epitaxial growth. 一方で、本発明の貼り合わせSOIウエーハの製造方法により貼り合わせSOIウエーハを製造した実施例1〜5の場合には、エピタキシャル成長前のSOI表面の欠陥は少ない上、減圧又は常圧でエピタキシャル層を成長させた場合のエピタキシャル層の欠陥は大幅に低減されていることが示された。 On the other hand, in the case of Examples 1 to 5 were produced SOI bonded wafer by the production method of a bonded SOI wafer of the present invention, on the defect is small epitaxial growth prior to the SOI surface, an epitaxial layer with reduced or normal pressure defects in the epitaxial layer when grown were shown to be significantly reduced.

なお、本発明は、上記実施形態に限定されるものではない。 The present invention is not limited to the above embodiment. 上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The above embodiments are examples, have the technical idea substantially the same configuration described in the claims of the present invention, which achieves the same effects are present be any one It is included in the technical scope of the invention.

1…ボンドウエーハ、 2…酸化膜、 3…水素高濃度層、 4…ベースウエーハ、 5…SOI層、 6…埋め込み酸化膜層、 7…酸化膜、 8…SOI層、 9…厚膜SOI層 1 ... bond wafer 2 ... oxide film, 3 ... hydrogen-concentration layer, 4 ... base wafer, 5 ... SOI layer, 6 ... buried oxide film layer, 7 ... oxide layer, 8 ... SOI layer, 9 ... thick SOI layer

Claims (1)

  1. ボンドウエーハの表面から水素イオン、希ガスイオン、及びハロゲンイオンのいずれか少なくとも一種類のガスイオンをイオン注入して該ボンドウエーハ内部にイオン注入層を形成し、前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、剥離熱処理を行うことによって前記ボンドウエーハの一部を前記イオン注入層で剥離して、前記ベースウェーハ上に前記ボンドウエーハの薄膜からなるSOI層を有する貼り合わせウエーハを作製し、その後、前記SOI層と前記ベースウエーハの貼り合わせ界面の結合強度を高めるための結合熱処理を行う貼り合わせSOIウエーハの製造方法であって、 Hydrogen ions from the surface of the bond wafer, rare gas ions, and any of at least one type of gas ions are implanted to form the ion-implanted layer inside the bond wafer, ions implanted side of the bond wafer of halogen ions after the surface of a base wafer surface was bonded through an insulating film, and peeling a portion of the bond wafer at the ion implantation layer by performing a delamination heat treatment, the bond wafer on the base wafer to prepare a bonded wafer having an SOI layer formed of a thin film, then, the method for manufacturing a bonded SOI wafer for performing a bonding heat treatment for increasing the bonding strength of the bonding interface of the SOI layer and the base wafer,
    前記結合熱処理として、950℃未満の温度で前記SOI層表面に膜厚200nm以下の酸化膜を形成するための酸化熱処理を行った後に、5%以下の酸素を含む不活性ガス雰囲気で1000℃以上の温度で熱処理を行い、 As the bonding heat treatment, after the oxidation heat treatment for forming the oxide film of less thickness 200nm on the SOI layer surface at a temperature below 950 ° C., 1000 ° C. or higher in an inert gas atmosphere containing 5% oxygen at a temperature of heat treatment is performed,
    該酸化膜を除去した後、前記SOI層の減厚を伴う平坦化処理として、不活性ガス雰囲気又は還元性ガス雰囲気の熱処理を行った後に、 膜厚100nm以上の熱酸化膜形成と酸化膜除去を伴う犠牲酸化処理を行う処理を行い、 After removing the oxide film, said as a planarization process with a reduced thickness of the SOI layer, after the heat treatment of the inert gas atmosphere or reducing gas atmosphere, an oxide film is removed with thickness 100nm or more thermal oxide film formed It performs a process of performing a sacrifice oxidation process involving,
    その後、該平坦化処理を行った前記SOI層の表面に常圧エピタキシャル成長を行うことを特徴とする貼り合わせSOIウエーハの製造方法。 Then, method for manufacturing the bonded SOI wafer and carrying out atmospheric pressure epitaxial growth on the surface of the SOI layer subjected to the flattening process.
JP2010279163A 2010-12-15 2010-12-15 Manufacturing method of a bonded soi wafer Active JP5541136B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010279163A JP5541136B2 (en) 2010-12-15 2010-12-15 Manufacturing method of a bonded soi wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010279163A JP5541136B2 (en) 2010-12-15 2010-12-15 Manufacturing method of a bonded soi wafer
PCT/JP2011/006164 WO2012081164A1 (en) 2010-12-15 2011-11-04 Method for manufacturing bonded soi wafer

Publications (2)

Publication Number Publication Date
JP2012129347A JP2012129347A (en) 2012-07-05
JP5541136B2 true JP5541136B2 (en) 2014-07-09

Family

ID=46244284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010279163A Active JP5541136B2 (en) 2010-12-15 2010-12-15 Manufacturing method of a bonded soi wafer

Country Status (2)

Country Link
JP (1) JP5541136B2 (en)
WO (1) WO2012081164A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202711B2 (en) * 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
JP2016201454A (en) * 2015-04-09 2016-12-01 信越半導体株式会社 Soi wafer manufacturing method
JP6473970B2 (en) * 2015-10-28 2019-02-27 信越半導体株式会社 Manufacturing method of bonded SOI wafer
JP6531743B2 (en) 2016-09-27 2019-06-19 信越半導体株式会社 Method of manufacturing bonded SOI wafer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3864495B2 (en) * 1997-05-15 2006-12-27 株式会社デンソー A method of manufacturing a semiconductor substrate
JP3358550B2 (en) * 1998-07-07 2002-12-24 信越半導体株式会社 soi wafer produced by the production method and the method of Soi wafer
JP2007317988A (en) * 2006-05-29 2007-12-06 Shin Etsu Handotai Co Ltd Manufacturing method of laminated wafer
JP2008159811A (en) * 2006-12-22 2008-07-10 Siltronic Ag Method for manufacturing soi wafer, and soi wafer
JP2010098167A (en) * 2008-10-17 2010-04-30 Shin Etsu Handotai Co Ltd Method of manufacturing laminated wafer

Also Published As

Publication number Publication date
JP2012129347A (en) 2012-07-05
WO2012081164A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
JP3500063B2 (en) Silicon wafer to be subjected to the method and reuse reusing the delaminated wafer
KR100874724B1 (en) Method of producing a bonded wafer
US6054363A (en) Method of manufacturing semiconductor article
KR20020031412A (en) Method for treating substrates for microelectronics and substrates obtained by said method
EP1635396A1 (en) Laminated semiconductor substrate and process for producing the same
EP0966034B1 (en) Method of manufacturing silicon-on-insulator substrate
JP3395661B2 (en) Manufacturing method of Soi wafer
EP1791174B1 (en) Processes for regenerating layer transferred wafer
US7855127B2 (en) Method for manufacturing semiconductor substrate
JP3358550B2 (en) soi wafer produced by the production method and the method of Soi wafer
US7315064B2 (en) Bonded wafer and method of producing bonded wafer
JP3943782B2 (en) Reproduction processing method and reproducing treated delaminated wafer of the delaminated wafer
US7586154B2 (en) Method for fabricating a substrate with useful layer on high resistivity support
WO2000019499A1 (en) Method for the transfer of thin layers of monocrystalline material onto a desirable substrate
JP4407127B2 (en) Manufacturing method of Soi wafer
JP2004507084A (en) Semiconductor products of the manufacturing process using a graded epitaxial growth
EP1688991A2 (en) SOI wafer production method
JP4828230B2 (en) Manufacturing method of Soi wafer
CN1954421A (en) Method of forming strained Si/SiGe on insulator with silicon germanium buffer
JP2000082679A (en) Semiconductor substrate and production thereof
JPWO2005022610A1 (en) Manufacturing method of a bonded wafer
JP4830290B2 (en) Method for manufacturing a direct bonded wafer
JP2006216807A (en) Process for producing soi substrate
JP2000124092A (en) Manufacture of soi wafer by hydrogen-ion implantation stripping method and soi wafer manufactured thereby
US20080315349A1 (en) Method for Manufacturing Bonded Wafer and Bonded Wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140421

R150 Certificate of patent or registration of utility model

Ref document number: 5541136

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250