JP2019201044A - Wiring board and manufacturing method of wiring board - Google Patents
Wiring board and manufacturing method of wiring board Download PDFInfo
- Publication number
- JP2019201044A JP2019201044A JP2018093218A JP2018093218A JP2019201044A JP 2019201044 A JP2019201044 A JP 2019201044A JP 2018093218 A JP2018093218 A JP 2018093218A JP 2018093218 A JP2018093218 A JP 2018093218A JP 2019201044 A JP2019201044 A JP 2019201044A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating layer
- wiring board
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本開示は、配線基板および配線基板の製造方法に関する。 The present disclosure relates to a wiring board and a manufacturing method of the wiring board.
集積回路を含む半導体素子や、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）素子などを含む高周波素子を垂直に積層した三次元実装技術が広く用いられている。また、各素子のさらなる高速応答を実現させるため、配線の微細化の開発が進められている。 A three-dimensional mounting technique in which a semiconductor element including an integrated circuit and a high frequency element including an RF (Radio Frequency) element are vertically stacked is widely used. In addition, in order to realize a further high-speed response of each element, development of miniaturization of wiring is being advanced.
一方で、配線の微細化に伴い、隣り合う配線同士が接近することとなる。このため、配線間の寄生容量が増加する。この結果、信号の遅延が生じてしまう。このような問題を解決する技術として、特許文献１乃至３および非特許文献１に開示されているように低誘電率の絶縁体が用いられている。 On the other hand, with the miniaturization of wiring, adjacent wirings approach each other. For this reason, the parasitic capacitance between wirings increases. As a result, signal delay occurs. As a technique for solving such a problem, an insulator having a low dielectric constant is used as disclosed in Patent Documents 1 to 3 and Non-Patent Document 1.
一方で、上記技術（特に特許文献１に記載された技術）を用いた場合、犠牲層を除去する必要がある。この場合、低誘電率の絶縁体上に犠牲層を除去するための開口部を設けなければない。また、開口部を設けない場合、絶縁層を透過させる必要があり、絶縁耐性が十分に保持されない恐れがある。これは、素子の信頼性を低下させる要因となる場合がある。 On the other hand, when the above technique (in particular, the technique described in Patent Document 1) is used, it is necessary to remove the sacrificial layer. In this case, an opening for removing the sacrificial layer must be provided on the low dielectric constant insulator. Further, when the opening is not provided, it is necessary to transmit the insulating layer, and the insulation resistance may not be sufficiently maintained. This may be a factor that reduces the reliability of the element.
このような課題に鑑み、本開示の実施形態における目的は、高速応答が可能であり、高い信頼性を有する配線基板を提供することにある。 In view of such a problem, an object of the embodiment of the present disclosure is to provide a wiring board capable of high-speed response and having high reliability.
本開示の一実施形態によると、基板と、基板上の第１配線と、第１配線と離間して配置された第２配線と、第１配線と第２配線との間に配置され、空隙を含む絶縁構造体と、第１配線、第２配線および絶縁構造体上の絶縁層と、を有し、第１配線および第２配線の少なくともいずれかの幅は、０．１μｍ以上２μｍ以下であり、絶縁構造体の幅は、０．１μｍ以上２μｍ以下であり、絶縁構造体のアスペクト比は、０．５以上１０以下である、配線基板が提供される。 According to an embodiment of the present disclosure, the substrate, the first wiring on the substrate, the second wiring spaced apart from the first wiring, the first wiring and the second wiring, A first wiring, a second wiring, and an insulating layer on the insulating structure, and the width of at least one of the first wiring and the second wiring is 0.1 μm or more and 2 μm or less A wiring board is provided in which the width of the insulating structure is 0.1 μm or more and 2 μm or less, and the aspect ratio of the insulating structure is 0.5 or more and 10 or less.
上記配線基板において、絶縁構造体は、気体で充填されてもよい。 In the wiring board, the insulating structure may be filled with a gas.
上記配線基板において、第１配線および第２配線の側面は、垂直形状または逆テーパー形状を有してもよい。 In the wiring board, the side surfaces of the first wiring and the second wiring may have a vertical shape or a reverse taper shape.
上記配線基板において、絶縁層は、第１配線および第２配線が配置される側に突出部を有してもよい。 In the above wiring board, the insulating layer may have a protrusion on the side where the first wiring and the second wiring are arranged.
上記配線基板において、突出部は、第１配線および第２配線の少なくともいずれかの側面と接してもよい。 In the wiring board, the protruding portion may be in contact with at least one side surface of the first wiring and the second wiring.
上記配線基板において、絶縁層は酸素または窒素を含む珪化物であってもよい。 In the wiring board, the insulating layer may be a silicide containing oxygen or nitrogen.
上記配線基板において、第１配線および第２配線と、絶縁層との間に拡散防止層をさらに含んでもよい。 The wiring board may further include a diffusion prevention layer between the first wiring and the second wiring and the insulating layer.
上記配線基板において、拡散防止層は、第１配線および第２配線の上面および側面を覆ってもよい。 In the above wiring board, the diffusion prevention layer may cover the upper surface and side surfaces of the first wiring and the second wiring.
上記配線基板において、拡散防止層と、絶縁層との間に第２拡散防止層をさらに含んでもよい。 The wiring board may further include a second diffusion preventing layer between the diffusion preventing layer and the insulating layer.
本開示の一実施形態によると、基板を準備し、基板上に第１配線および第１配線と離間した第２配線を形成し、第１配線と第２配線との間に空間を有した状態で、第１配線および第２配線上に絶縁層を形成する、配線基板の製造方法が提供される。 According to an embodiment of the present disclosure, a substrate is prepared, a first wiring and a second wiring separated from the first wiring are formed on the substrate, and a space is provided between the first wiring and the second wiring. Thus, a method of manufacturing a wiring board is provided, in which an insulating layer is formed on the first wiring and the second wiring.
上記配線基板の製造方法において、第１配線および第２配線はめっき法により形成されてもよい。 In the method for manufacturing a wiring board, the first wiring and the second wiring may be formed by a plating method.
上記配線基板の製造方法において、第１配線および第２配線と絶縁層との間に拡散防止層を形成してもよい。 In the method for manufacturing a wiring board, a diffusion prevention layer may be formed between the first wiring and the second wiring and the insulating layer.
上記配線基板の製造方法において、絶縁層は、第２基板の第１面に設けられた剥離層の上に設けられ、拡散防止層と、絶縁層とを接合し、第２基板の第２面側から光を照射して、剥離層を介して第２基板から絶縁層を剥離し、絶縁層を形成してもよい。 In the method for manufacturing a wiring board, the insulating layer is provided on the release layer provided on the first surface of the second substrate, the diffusion preventing layer and the insulating layer are joined, and the second surface of the second substrate. The insulating layer may be formed by irradiating light from the side, peeling the insulating layer from the second substrate through the peeling layer.
上記配線基板の製造方法において、接合する前に、拡散防止層の表面および絶縁層の表面にプラズマ処理を行ってもよい。 In the method for manufacturing a wiring board, plasma treatment may be performed on the surface of the diffusion prevention layer and the surface of the insulating layer before bonding.
本開示の一実施形態によると、高速応答が可能であり、高い信頼性を有する配線基板を提供することができる。 According to an embodiment of the present disclosure, it is possible to provide a wiring board that can respond at high speed and has high reliability.
以下、本開示の各実施形態に係る配線基板等について、図面を参照しながら詳細に説明する。なお、以下に示す各実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号（数字の後に−Ａ１、−Ａ２等を付しただけの符号）を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。 Hereinafter, a wiring board and the like according to each embodiment of the present disclosure will be described in detail with reference to the drawings. In addition, each embodiment shown below is an example of embodiment of this indication, Comprising: This indication is limited to these embodiment and is not interpreted. Note that, in the drawings referred to in this embodiment, the same portion or a portion having a similar function is denoted by the same reference symbol or a similar reference symbol (a reference number simply including -A1, -A2, etc. after a number), The repeated description may be omitted. In addition, the dimensional ratio in the drawing may be different from the actual ratio for convenience of explanation, or a part of the configuration may be omitted from the drawing.
＜第１実施形態＞
（１−１．配線基板の構成）
図１（Ａ）に配線基板１００の上面図および図１（Ｂ）に配線基板１００のＡ１−Ａ２間の断面図を示す。図１（Ａ）および図１（Ｂ）に示すように、配線基板１００は、基板１１０、絶縁層１２０、配線１３０、絶縁構造体１４０、絶縁層１５０および配線１６０を含む。
<First Embodiment>
(1-1. Configuration of wiring board)
FIG. 1A shows a top view of the wiring board 100, and FIG. 1B shows a cross-sectional view between A1-A2 of the wiring board 100. FIG. As shown in FIGS. 1A and 1B, the wiring substrate 100 includes a substrate 110, an insulating layer 120, a wiring 130, an insulating structure 140, an insulating layer 150, and a wiring 160.
基板１１０には、高抵抗な材料が用いられる。例えば、基板１１０には、無アルカリガラス基板が用いられる。なお、基板１１０は、石英ガラス基板に限定されず、石英ガラス基板、ソーダガラス基板、ホウ珪酸ガラス基板などのガラス基板の他、サファイア基板、シリコン基板、炭化シリコン基板、アルミナ（Ａｌ2Ｏ3）基板、窒化アルミニウム（ＡｌＮ）基板、ジルコニア（ＺｒＯ2）基板、アクリルまたはポリカーボネートなどを含む樹脂基板、またはこれらの基板が積層されたものが用いられてもよい。基板１１０の板厚は、特に限定されないが、１００μｍ以上７００μｍ以下の範囲で適宜設定すればよい。例えば、基板１１０の板厚を４００μｍとすることができる。また、基板１１０は、配線、貫通電極、トランジスタなどを含んでもよい。 A high resistance material is used for the substrate 110. For example, a non-alkali glass substrate is used for the substrate 110. Note that the substrate 110 is not limited to a quartz glass substrate, and other than a glass substrate such as a quartz glass substrate, a soda glass substrate, and a borosilicate glass substrate, a sapphire substrate, a silicon substrate, a silicon carbide substrate, and alumina (Al 2 O 3 ). A substrate, an aluminum nitride (AlN) substrate, a zirconia (ZrO 2 ) substrate, a resin substrate containing acrylic or polycarbonate, or a laminate of these substrates may be used. The thickness of the substrate 110 is not particularly limited, but may be set as appropriate within a range of 100 μm to 700 μm. For example, the thickness of the substrate 110 can be 400 μm. Further, the substrate 110 may include a wiring, a through electrode, a transistor, and the like.
絶縁層１２０は、基板１１０上に設けられる。例えば、絶縁層１２０には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、炭化窒化シリコン膜、酸化炭化シリコン膜、酸化フッ化シリコン膜などの無機絶縁材料が用いられる。なお、絶縁層１２０には、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂などの有機絶縁材料が用いられてもよい。また、絶縁層１２０は、基板１１０に含まれてもよい。 The insulating layer 120 is provided on the substrate 110. For example, the insulating layer 120 is formed using an inorganic insulating material such as a silicon oxide film, a silicon nitride film, a silicon oxynitride film, a silicon carbonitride film, a silicon oxycarbide film, or a silicon oxyfluoride film. Note that an organic insulating material such as an acrylic resin, an epoxy resin, or a polyimide resin may be used for the insulating layer 120. In addition, the insulating layer 120 may be included in the substrate 110.
配線１３０は、絶縁層１２０上に複数設けられる。配線１３０のうち配線１３０−１（第１配線という場合がある）は、配線１３０−２（第２配線という場合がある）と離間して配置される。また、配線１３０−２は、配線１３０−３と離間して配置される。配線１３０−１、配線１３０−２および配線１３０−３を分けて説明する必要がない場合には、配線１３０として説明する。配線１３０には、低抵抗の材料が用いられる。例えば、配線１３０には、銅（Ｃｕ）が用いられる。なお、配線１３０は、銅（Ｃｕ）に限定されず、アルミニウム（Ａｌ）、アルミニウム銅（ＡｌＣｕ）、アルミニウムネオジム（ＡｌＮｄ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）または錫（Ｓｎ）が用いられてもよい。 A plurality of wirings 130 are provided on the insulating layer 120. Of the wirings 130, the wiring 130-1 (sometimes referred to as a first wiring) is spaced apart from the wiring 130-2 (sometimes referred to as a second wiring). In addition, the wiring 130-2 is disposed apart from the wiring 130-3. When there is no need to separately explain the wiring 130-1, the wiring 130-2, and the wiring 130-3, the wiring 130 will be described. A material with low resistance is used for the wiring 130. For example, copper (Cu) is used for the wiring 130. Note that the wiring 130 is not limited to copper (Cu), but aluminum (Al), aluminum copper (AlCu), aluminum neodymium (AlNd), gold (Au), silver (Ag), nickel (Ni), or tin (Sn). ) May be used.
絶縁構造体１４０は、複数設けられた配線１３０の間に配置される。具体的には、絶縁構造体１４０は、配線１３０−１と配線１３０−２との間に配置される。絶縁構造体１４０は、比誘電率が１．５以下、好ましくは約１．０であることが望ましい。絶縁構造体１４０は、空隙を含む。具体的には、絶縁構造体１４０には、低誘電率材料である気体が充填されていてもよい。例えば、絶縁構造体１４０には、空気が充填されていてもよい。なお、絶縁構造体１４０は、空気に限定されず、酸素、窒素のほか、アルゴン、ヘリウムなどの希ガスが用いられてもよいし、真空でもよい。 The insulating structure 140 is disposed between a plurality of wirings 130 provided. Specifically, the insulating structure 140 is disposed between the wiring 130-1 and the wiring 130-2. The insulating structure 140 has a relative dielectric constant of 1.5 or less, preferably about 1.0. The insulating structure 140 includes a gap. Specifically, the insulating structure 140 may be filled with a gas that is a low dielectric constant material. For example, the insulating structure 140 may be filled with air. Note that the insulating structure 140 is not limited to air, and oxygen, nitrogen, a rare gas such as argon or helium, or a vacuum may be used.
上記において、配線１３０の幅は、０．１μｍ以上２μｍ以下であることが好ましい。また、配線１３０−１と配線１３０−２との間の領域（つまり絶縁構造体１４０）の幅は、０．１μｍ以上２μｍ以下であることが好ましい。また、配線１３０の厚さは、０．１μｍ以上２μｍ以下であることが好ましい。さらに、絶縁構造体１４０のアスペクト比は、０．５以上１０以下であることが好ましい。 In the above, the width of the wiring 130 is preferably 0.1 μm or more and 2 μm or less. In addition, the width of the region (that is, the insulating structure 140) between the wiring 130-1 and the wiring 130-2 is preferably 0.1 μm or more and 2 μm or less. In addition, the thickness of the wiring 130 is preferably 0.1 μm or more and 2 μm or less. Furthermore, the aspect ratio of the insulating structure 140 is preferably 0.5 or more and 10 or less.
絶縁層１５０は、配線１３０および絶縁構造体１４０上に設けられる。絶縁層１５０には、無機絶縁材料が用いられる。例えば、絶縁層１２０には、酸素または窒素を含むシリコン膜が用いられる。具体的には、絶縁層１２０として酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、炭化窒化シリコン膜、酸化炭化シリコン膜、酸化フッ化シリコン膜などが用いられる。なお、絶縁層１５０中には気泡（ポアともいう）を含んでもよい。また、絶縁層１５０の膜厚は、０．０５μｍ以上５０μｍであることが好ましい。 The insulating layer 150 is provided over the wiring 130 and the insulating structure 140. An inorganic insulating material is used for the insulating layer 150. For example, a silicon film containing oxygen or nitrogen is used for the insulating layer 120. Specifically, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, a silicon carbonitride film, a silicon oxycarbide film, a silicon oxyfluoride film, or the like is used as the insulating layer 120. Note that the insulating layer 150 may contain bubbles (also referred to as pores). The thickness of the insulating layer 150 is preferably 0.05 μm or more and 50 μm.
配線１６０は、絶縁層１５０上に設けられる。配線１６０は、絶縁層１５０に設けられた開口部１５０Ａを介して配線１３０と電気的に接続されている。配線１６０には、配線１３０と同じ材料が用いられてもよい。 The wiring 160 is provided over the insulating layer 150. The wiring 160 is electrically connected to the wiring 130 through an opening 150 </ b> A provided in the insulating layer 150. The same material as that of the wiring 130 may be used for the wiring 160.
図２に配線基板１００の一部を拡大した部分１００Ａの断面図を示す。図２に示すように、配線１３０−１の側面１３０−１Ｓおよび配線１３０−２の側面１３０−２Ｓは、垂直形状（図２（Ａ））または逆テーパー形状（図２（Ｂ））を有することが望ましい。 FIG. 2 shows a cross-sectional view of a portion 100A in which a part of the wiring board 100 is enlarged. As shown in FIG. 2, the side surface 130-1S of the wiring 130-1 and the side surface 130-2S of the wiring 130-2 have a vertical shape (FIG. 2A) or a reverse tapered shape (FIG. 2B). It is desirable.
（１−２．配線基板の製造方法）
次に、図１に示した配線基板１００の製造方法を図３乃至図１０を用いて説明する。
(1-2. Manufacturing method of wiring board)
Next, a method for manufacturing the wiring substrate 100 shown in FIG. 1 will be described with reference to FIGS.
図３に示すように、第１面１１０−１、および第１面１１０−１に対向する第２面１１０−２を有する基板１１０を準備する。例えば、基板１１０には、無アルカリガラス基板またはシリコン基板が用いられる。なお、基板１１０は、単一の材料で形成される必要はなく、トランジスタ、配線、絶縁層を含んでもよい。また、基板１１０は、貫通電極を含んでもよい。このとき、貫通電極は基板１１０の第２面１１０−２側に配置された配線と適宜接続されてもよい。 As shown in FIG. 3, a substrate 110 having a first surface 110-1 and a second surface 110-2 facing the first surface 110-1 is prepared. For example, as the substrate 110, an alkali-free glass substrate or a silicon substrate is used. Note that the substrate 110 is not necessarily formed of a single material and may include a transistor, a wiring, and an insulating layer. The substrate 110 may include a through electrode. At this time, the through electrode may be appropriately connected to the wiring disposed on the second surface 110-2 side of the substrate 110.
次に、図４に示すように、基板１１０の第１面１１０−１上に絶縁層１２０を形成する
。絶縁層１２０は、化学気相堆積（ＣＶＤ）法、スパッタリング法、印刷法、または塗布法を用いて形成される。絶縁層１２０には、プラズマＣＶＤ法により形成された酸化シリコン、窒化シリコン等の無機膜を用いてもよい。または、絶縁層１２０には、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ）樹脂などの有機樹脂が用いられてもよい。または、絶縁層１２０には、有機樹脂の他、シリカを含む有機無機ハイブリッド樹脂を用いてもよい。例えば、絶縁層１２０には、プラズマＣＶＤ法により形成された酸化シリコン膜を用いてもよい。なお、絶縁層１２０は、基板１１０に含まれてもよい。
Next, as illustrated in FIG. 4, the insulating layer 120 is formed on the first surface 110-1 of the substrate 110. The insulating layer 120 is formed using a chemical vapor deposition (CVD) method, a sputtering method, a printing method, or a coating method. As the insulating layer 120, an inorganic film such as silicon oxide or silicon nitride formed by a plasma CVD method may be used. Alternatively, for the insulating layer 120, an organic resin such as a polyimide resin, an acrylic resin, an epoxy resin, or a benzocyclobutene (BCB) resin may be used. Alternatively, for the insulating layer 120, an organic-inorganic hybrid resin containing silica may be used in addition to the organic resin. For example, the insulating layer 120 may be a silicon oxide film formed by a plasma CVD method. Note that the insulating layer 120 may be included in the substrate 110.
次に、図５に示す絶縁層１２０上に配線１３０を形成する。なお、配線１３０のうち配線１３０−１、配線１３０−２および配線１３０−３は、それぞれ離間して形成される。配線１３０は、めっき法、スパッタリング法、ＣＶＤ法、塗布法、印刷法により形成される。配線１３０には、低抵抗の材料が用いられる。例えば、配線１３０には、銅（Ｃｕ）が用いられる。なお、配線１３０は、銅（Ｃｕ）に限定されず、アルミニウム（Ａｌ）、アルミニウム銅（ＡｌＣｕ）、アルミニウムネオジム（ＡｌＮｄ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）または錫（Ｓｎ）が用いられてもよい。 Next, the wiring 130 is formed over the insulating layer 120 illustrated in FIG. Of the wiring 130, the wiring 130-1, the wiring 130-2, and the wiring 130-3 are formed separately from each other. The wiring 130 is formed by a plating method, a sputtering method, a CVD method, a coating method, or a printing method. A material with low resistance is used for the wiring 130. For example, copper (Cu) is used for the wiring 130. Note that the wiring 130 is not limited to copper (Cu), but aluminum (Al), aluminum copper (AlCu), aluminum neodymium (AlNd), gold (Au), silver (Ag), nickel (Ni), or tin (Sn). ) May be used.
例えば、配線１３０を形成するとき、以下の方法が用いられる。まず、図６に示すように、絶縁層１２０上にスパッタリング法を用いて銅（Ｃｕ）の薄膜１３１を形成する。 For example, when forming the wiring 130, the following method is used. First, as shown in FIG. 6, a copper (Cu) thin film 131 is formed on the insulating layer 120 by sputtering.
次に、図７に示すように、薄膜１３１上にレジスト膜を形成した後、フォトリソグラフィ法によりレジストパターン１３５を形成する。このとき、レジストパターン１３５の幅は、０．１μｍ以上２μｍ以下であることが望ましい。また、レジストパターン１３５の厚さは、０．１μｍ以上２μｍ以下であることが好ましい。 Next, as shown in FIG. 7, after forming a resist film on the thin film 131, a resist pattern 135 is formed by photolithography. At this time, the width of the resist pattern 135 is preferably 0.1 μm or more and 2 μm or less. Further, the thickness of the resist pattern 135 is preferably 0.1 μm or more and 2 μm or less.
次に、図８に示すように、電解めっき法により配線１３０を形成する。次に、レジストパターン１３５およびレジストパターン１３５下の薄膜１３１を除去する。以上により、配線１３０が形成される。上記方法は、セミアディティブ法と呼ばれる。なお、配線１３０は、セミアディティブ法に限定されず、ダマシン法により形成されてもよい。配線１３０は、セミアディティブ法およびダマシン法を含むめっき法を用いる場合、レジストパターン１３５の形状を合わせて形成される。このとき、レジストパターン１３５の側面は、垂直または順テーパー形状を有するため、配線１３０の側面は、垂直形状または逆テーパー形状を有することができる。配線１３０が上記形状を有することにより、その後の絶縁層１５０を形成しやすくなる。 Next, as shown in FIG. 8, the wiring 130 is formed by an electrolytic plating method. Next, the resist pattern 135 and the thin film 131 under the resist pattern 135 are removed. Thus, the wiring 130 is formed. The above method is called a semi-additive method. Note that the wiring 130 is not limited to the semi-additive method, and may be formed by a damascene method. The wiring 130 is formed in accordance with the shape of the resist pattern 135 when a plating method including a semi-additive method and a damascene method is used. At this time, since the side surface of the resist pattern 135 has a vertical or forward tapered shape, the side surface of the wiring 130 can have a vertical shape or a reverse tapered shape. When the wiring 130 has the above shape, the subsequent insulating layer 150 is easily formed.
次に、図９に示すように、配線１３０−１と配線１３０−２との間、および配線１３０−２と配線１３０−３との間に絶縁構造体１４０となる空間１３９を有した状態で、配線１３０−１および配線１３０−２上に絶縁層１５０を形成する。絶縁層１５０は、ＣＶＤ法により形成されることが望ましい。具体的には、テトラエトキシシラン（ＴＥＯＳ）および酸素（Ｏ2）を用いたプラズマＣＶＤ法により形成される。このとき、ＴＥＯＳのガス流量が２０ｓｃｃｍ以上４００ｓｃｃｍ以下、Ｏ2のガス流量はＴＥＯＳの約１０倍〜５０倍のガス流量であることが好ましい。具体的には、Ｏ2のガス流量４００ｓｃｃｍ以上２０００ｓｃｃｍ以下であることが好ましい。また、絶縁層１５０の形成温度は、１５０℃以上４００℃以下であることが好ましい。また、絶縁層１５０形成時の圧力は、３０Ｐａ以上１５０Ｐａ以下であることが好ましい。また、ＲＦパワー（電力）が基板側に印加され、このときの電力は３００Ｗ以上２０００Ｗ以下であることが好ましい。上記方法を用いることにより、ガスが空間１３９に滞留しやすくなる。したがって、空間１３９を保持したまま、絶縁層１５０を形成することができる。また、このとき、絶縁層１５０の形成と同時に絶縁構造体１４０が形成される。 Next, as illustrated in FIG. 9, with a space 139 serving as the insulating structure 140 between the wiring 130-1 and the wiring 130-2 and between the wiring 130-2 and the wiring 130-3. The insulating layer 150 is formed over the wiring 130-1 and the wiring 130-2. The insulating layer 150 is preferably formed by a CVD method. Specifically, it is formed by a plasma CVD method using tetraethoxysilane (TEOS) and oxygen (O 2 ). At this time, the gas flow rate of TEOS is preferably 20 sccm or more and 400 sccm or less, and the gas flow rate of O 2 is preferably about 10 to 50 times that of TEOS. Specifically, the O 2 gas flow rate is preferably 400 sccm or more and 2000 sccm or less. The formation temperature of the insulating layer 150 is preferably 150 ° C. or higher and 400 ° C. or lower. Moreover, it is preferable that the pressure at the time of the insulating layer 150 formation is 30 Pa or more and 150 Pa or less. In addition, RF power (power) is applied to the substrate side, and the power at this time is preferably 300 W or more and 2000 W or less. By using the above method, the gas tends to stay in the space 139. Therefore, the insulating layer 150 can be formed while the space 139 is maintained. At this time, the insulating structure 140 is formed simultaneously with the formation of the insulating layer 150.
なお、上記において、酸素に限定されず、一酸化二窒素（Ｎ2Ｏ）、オゾン（Ｏ3）などの酸化性ガスを用いてもよい。また、ＴＥＯＳに限定されず、シラン（ＳｉＨ4）を用いてもよい。また、絶縁層１５０を形成する場合、プラズマＣＶＤ法に限定されず、オゾン反応ＣＶＤ法、熱ＣＶＤ法により形成してもよい。 Note that in the above description, the present invention is not limited to oxygen, and an oxidizing gas such as dinitrogen monoxide (N 2 O) or ozone (O 3 ) may be used. The invention is not limited to TEOS, it may be used silane (SiH 4). The insulating layer 150 is not limited to the plasma CVD method, and may be formed by an ozone reaction CVD method or a thermal CVD method.
次に、図１０に示すように、絶縁層１５０に開口部１５０Ａを形成した後、配線１３０および絶縁層１５０上に配線１６０を形成する。配線１６０は、配線１３０と同様の材料および方法により形成される。以上の方法により、配線基板１００が製造される。 Next, as illustrated in FIG. 10, the opening 150 </ b> A is formed in the insulating layer 150, and then the wiring 160 is formed over the wiring 130 and the insulating layer 150. The wiring 160 is formed using the same material and method as the wiring 130. The wiring board 100 is manufactured by the above method.
図１１は、上記方法を用いて製造した配線基板１００の断面ＳＥＭ写真である。図１１に示すように、配線基板１００は配線１３０−１と配線１３０−２との間に空気で構成された絶縁構造体１４０を有している。 FIG. 11 is a cross-sectional SEM photograph of the wiring substrate 100 manufactured using the above method. As shown in FIG. 11, the wiring board 100 has an insulating structure 140 made of air between the wiring 130-1 and the wiring 130-2.
ここで、従来の配線基板の製造方法と比較しながら説明する。図２６および図２７は、従来の配線基板の製造方法を示す断面図である。なお、説明の関係上、本実施形態と同様の符号を用いる場合がある。 Here, it demonstrates, comparing with the manufacturing method of the conventional wiring board. 26 and 27 are cross-sectional views showing a conventional method for manufacturing a wiring board. For the sake of explanation, the same reference numerals as in the present embodiment may be used.
従来の配線基板の製造方法の場合、図２６（Ａ）に示すように、絶縁層１２０上および複数の配線３３０の間に犠牲層３４５が形成される。犠牲層３４５には、熱処理により気化する材料、または薬液により除去可能な材料が含まれる。犠牲層３４５は、図２６（Ｂ）に示すように配線３３０が露出するまで犠牲層３４５を除去する必要がある。 In the case of the conventional method for manufacturing a wiring board, a sacrificial layer 345 is formed on the insulating layer 120 and between the plurality of wirings 330 as shown in FIG. The sacrificial layer 345 includes a material that is vaporized by heat treatment or a material that can be removed by a chemical solution. As shown in FIG. 26B, the sacrificial layer 345 needs to be removed until the wiring 330 is exposed.
また、従来の配線基板の製造方法の場合、図２７（Ａ）に示すように、犠牲層３４５および配線３３０上に絶縁層３５０が形成されることとなる。この場合、図２７（Ｂ）に示すように、犠牲層３４５を除去するためには、絶縁層３５０に開口部３５０Ａの他に開口部３５１Ａを設ける必要がある。または、開口部３５１Ａを設けない場合、絶縁層３５０を密度の低い膜（例えば多孔質とする）とする必要がある。このため、従来の配線基板の製造方法では、製造工程が長くなってしまう、または絶縁耐性を十分に得ることができない場合がある。 In the case of a conventional method for manufacturing a wiring board, an insulating layer 350 is formed over the sacrificial layer 345 and the wiring 330 as shown in FIG. In this case, as shown in FIG. 27B, in order to remove the sacrificial layer 345, the insulating layer 350 needs to be provided with an opening 351A in addition to the opening 350A. Alternatively, when the opening 351A is not provided, the insulating layer 350 needs to be a low-density film (eg, porous). For this reason, in the conventional manufacturing method of a wiring board, a manufacturing process may become long or insulation resistance may not fully be obtained.
しかしながら、本実施形態を用いることにより、犠牲層を用いる必要がないため、低い比誘電率の絶縁構造体を形成するための製造工程が簡略化される。また、絶縁層を多孔質化する必要がなく、緻密な絶縁層を用いることができ、絶縁耐性を高めることができる。つまり、本実施形態を用いることにより、高速応答が可能であり、高い信頼性を有する配線基板を提供することができる。 However, by using this embodiment, it is not necessary to use a sacrificial layer, so that the manufacturing process for forming an insulating structure having a low relative dielectric constant is simplified. In addition, it is not necessary to make the insulating layer porous, a dense insulating layer can be used, and the insulation resistance can be increased. That is, by using this embodiment, it is possible to provide a wiring board that can respond quickly and has high reliability.
＜第２実施形態＞
（２−１．配線基板の構成）
次に、構造の異なる配線基板について説明する。なお、第１実施形態において示した構造、材料および方法については、その説明を援用する。
Second Embodiment
(2-1. Configuration of wiring board)
Next, wiring boards having different structures will be described. In addition, about the structure, material, and method which were shown in 1st Embodiment, the description is used.
図１２乃至図１４は、配線基板１００−１、配線基板１００−２および配線基板１００−３の一部を拡大した断面図を示す。図１２に示すように、配線基板１００−１において、絶縁層１５０は配線１３０−１および配線１３０−２が配置される側に突出部１５１を有する。突出部１５１の側面１５１Ｓは、図１２（Ａ）に示すように側面が直線状でもよいし、図１２（Ｂ）に示すように凸状でもよいし、図１２（Ｃ）に示すように凹状でもよい。また、突出部１５１は、配線１３０−１の側面１３０−１Ｓと接してもよい。 12 to 14 are enlarged cross-sectional views of a part of the wiring board 100-1, the wiring board 100-2, and the wiring board 100-3. As shown in FIG. 12, in the wiring board 100-1, the insulating layer 150 has a protrusion 151 on the side where the wiring 130-1 and the wiring 130-2 are arranged. The side surface 151S of the protrusion 151 may have a straight side surface as shown in FIG. 12 (A), a convex shape as shown in FIG. 12 (B), or a concave shape as shown in FIG. 12 (C). But you can. Further, the protruding portion 151 may be in contact with the side surface 130-1S of the wiring 130-1.
また、図１３（Ａ）、図１３（Ｂ）、および図１３（Ｃ）に示すように、配線基板１００−２において、突出部１５１は、配線１３０−１の側面１３０−１Ｓおよび配線１３０
−２の側面１３０−２Ｓと接するように設けられてもよい。
Further, as illustrated in FIGS. 13A, 13B, and 13C, in the wiring substrate 100-2, the protruding portion 151 includes the side surface 130-1S and the wiring 130 of the wiring 130-1.
-2 side 130-2S may be provided.
また、図１４に示すように、配線基板１００−３において、配線１３０−１の側面１３０−１Ｓおよび配線１３０−２の側面１３０−２Ｓのいずれかが、逆テーパー形状を有した状態で突出部１５１を有してもよい。 Further, as shown in FIG. 14, in the wiring substrate 100-3, either the side surface 130-1 </ b> S of the wiring 130-1 or the side surface 130-2 </ b> S of the wiring 130-2 has a reverse tapered shape. 151 may be included.
図１５は、実際に製造した配線基板１００−１の断面図である。図１５に示すように、配線基板１００−１は、配線１３０−１および配線１３０−２の間に空気で構成された絶縁構造体１４０を有するとともに、絶縁層１５０が突出部１５１を有する。絶縁層１５０は、配線１３０−２の側面１３０−２Ｓと接している。 FIG. 15 is a cross-sectional view of the actually manufactured wiring board 100-1. As shown in FIG. 15, the wiring board 100-1 has an insulating structure 140 made of air between the wiring 130-1 and the wiring 130-2, and the insulating layer 150 has a protrusion 151. The insulating layer 150 is in contact with the side surface 130-2S of the wiring 130-2.
本実施形態を用いることにより、配線１３０と絶縁層１５０との密着性を高めることができる。これにより、高速応答が可能であり、高い信頼性を有する配線基板を提供することができる。 By using this embodiment, the adhesion between the wiring 130 and the insulating layer 150 can be improved. As a result, it is possible to provide a wiring board capable of high-speed response and having high reliability.
＜第３実施形態＞
（３−１．配線基板の構成）
次に、構造の異なる配線基板について説明する。なお、第１実施形態および第２実施形態において示した構造、材料および方法については、その説明を援用する。
<Third Embodiment>
(3-1. Configuration of wiring board)
Next, wiring boards having different structures will be described. In addition, about the structure, material, and method shown in 1st Embodiment and 2nd Embodiment, the description is used.
図１６は、配線基板１００−４の断面図である。配線基板１００−４は、基板１１０、絶縁層１２０、配線１３０、絶縁構造体１４０、絶縁層１５０および配線１６０に加えて、拡散防止層１７０および絶縁層１８０を含む。 FIG. 16 is a cross-sectional view of the wiring board 100-4. Wiring substrate 100-4 includes diffusion preventing layer 170 and insulating layer 180 in addition to substrate 110, insulating layer 120, wiring 130, insulating structure 140, insulating layer 150, and wiring 160.
拡散防止層１７０は、配線１３０（例えば配線１３０−１および配線１３０−２）と、絶縁層１５０との間に配置される。また、拡散防止層１７０は、図１６に示すように、配線１３０の上面および側面を覆ってもよい。 The diffusion prevention layer 170 is disposed between the wiring 130 (for example, the wiring 130-1 and the wiring 130-2) and the insulating layer 150. Further, the diffusion prevention layer 170 may cover the upper surface and side surfaces of the wiring 130 as shown in FIG.
拡散防止層１７０は、金属の拡散を防止する機能を有する。例えば、拡散防止層１７０には、窒化シリコン（ＳｉＮｘ）膜、炭化シリコン（ＳｉＣ）、または窒化炭化シリコン（ＳｉＣＮ）などが用いられる。 The diffusion prevention layer 170 has a function of preventing metal diffusion. For example, a silicon nitride (SiNx) film, silicon carbide (SiC), silicon nitride carbide (SiCN), or the like is used for the diffusion prevention layer 170.
（３−２．配線基板の製造方法）
次に、配線基板１００−４の製造方法を図１７乃至図２１に示す。
(3-2. Manufacturing method of wiring board)
Next, a method for manufacturing the wiring board 100-4 is shown in FIGS.
まず、図１７に示すように、基板１１０の第１面１１０−１側に絶縁層１２０および配線１３０を形成した後、絶縁層１２０および配線１３０上に拡散防止層１７０を形成する。拡散防止層１７０は、プラズマＣＶＤ法、熱ＣＶＤ法、スパッタリング法、または蒸着法により形成される。拡散防止層１７０には、窒化シリコン（ＳｉＮｘ）の他、チタン、タンタル、窒化チタン（ＴｉＮｘ）、窒化タンタル（ＴａＮｘ）などが用いられてもよい。例えば、拡散防止層１７０にはプラズマＣＶＤ法に形成された窒化シリコン膜が用いられる。 First, as shown in FIG. 17, after forming the insulating layer 120 and the wiring 130 on the first surface 110-1 side of the substrate 110, the diffusion prevention layer 170 is formed on the insulating layer 120 and the wiring 130. The diffusion prevention layer 170 is formed by a plasma CVD method, a thermal CVD method, a sputtering method, or a vapor deposition method. In addition to silicon nitride (SiNx), titanium, tantalum, titanium nitride (TiNx), tantalum nitride (TaNx), or the like may be used for the diffusion prevention layer 170. For example, a silicon nitride film formed by plasma CVD is used for the diffusion preventing layer 170.
また、図１７に示すように、絶縁層１５０は、基板１１０と異なる基板２００に設けられてもよい。このとき、基板２００と絶縁層１５０との間（つまり、基板２００の第１面２００−１側）に絶縁層１８０および剥離層１９０が設けられる。絶縁層１８０には、ポリイミドなどの有機樹脂が用いられる。剥離層１９０には、ポリマーを含む有機樹脂材料が用いられる。なお、絶縁層１８０がポリイミドの場合、絶縁層１８０を剥離層として用いてもよい。 In addition, as illustrated in FIG. 17, the insulating layer 150 may be provided on a substrate 200 different from the substrate 110. At this time, the insulating layer 180 and the peeling layer 190 are provided between the substrate 200 and the insulating layer 150 (that is, on the first surface 200-1 side of the substrate 200). An organic resin such as polyimide is used for the insulating layer 180. For the release layer 190, an organic resin material containing a polymer is used. Note that in the case where the insulating layer 180 is polyimide, the insulating layer 180 may be used as a peeling layer.
次に、図１８に示すように、絶縁層１５０の表面および拡散防止層１７０の表面にプラズマ処理２１０を行う。例えば、プラズマ処理として、アルゴン（Ａｒ）ガスを用いたプラズマ処理を行ってもよい。プラズマ処理を行うことにより、絶縁層１５０および拡散防止層１７０の表面を改質し、活性化させることができる。なお、絶縁層１５０および拡散防止層１７０のいずれか一方にプラズマ処理を行ってもよい。また、アルゴン（Ａｒ）以外にＮ2Ｏなどのガスを用いてプラズマ処理を行ってもよい。 Next, as shown in FIG. 18, plasma treatment 210 is performed on the surface of the insulating layer 150 and the surface of the diffusion prevention layer 170. For example, plasma treatment using argon (Ar) gas may be performed as the plasma treatment. By performing the plasma treatment, the surfaces of the insulating layer 150 and the diffusion preventing layer 170 can be modified and activated. Note that plasma treatment may be performed on one of the insulating layer 150 and the diffusion prevention layer 170. Further, plasma treatment may be performed using a gas such as N 2 O in addition to argon (Ar).
次に、図１９に示すように、絶縁層１５０と拡散防止層１７０とを接合させる。このとき、常温接合を行ってもよいし、加熱接合を行ってもよいし、真空下で接合を行ってよい。接合界面に存在するＳｉ、Ｏ、Ｈ、Ｎなどが結合に寄与し、接合が行われる。 Next, as shown in FIG. 19, the insulating layer 150 and the diffusion prevention layer 170 are joined. At this time, normal temperature bonding may be performed, heat bonding may be performed, or bonding may be performed under vacuum. Si, O, H, N, and the like present at the bonding interface contribute to bonding, and bonding is performed.
次に、図２０に示すように、基板２００の第２面２００−２側からレーザー光２２０を照射する。レーザー光２２０の波長は限定されないが、絶縁層１８０にポリイミドなどの有機樹脂材料が用いられた場合、紫外領域の３０８ｎｍの波長の光に対して吸収が最大となり、３５０ｎｍ以上の波長の光は吸収しない。 Next, as shown in FIG. 20, the laser beam 220 is irradiated from the second surface 200-2 side of the substrate 200. The wavelength of the laser beam 220 is not limited, but when an organic resin material such as polyimide is used for the insulating layer 180, absorption is maximum for light having a wavelength of 308 nm in the ultraviolet region, and light having a wavelength of 350 nm or more is absorbed. do not do.
例えば、３０８ｎｍの波長のレーザー光が剥離層１９０および絶縁層１８０であるポリイミド膜に照射されると、吸収された光のエネルギーによって、剥離層１９０および絶縁層１８０の一部が蒸発（昇華）する。これにより、図２１に示すように、基板２００から剥離層１９０を介して絶縁層１５０および絶縁層１８０が剥離される。以上により、配線１３０と、絶縁層１５０との間に拡散防止層１７０が形成されるともに、配線１３０の空間には絶縁構造体１４０を形成することができる。さらに、配線１６０を形成することにより、配線基板１００−４が製造される。 For example, when laser light having a wavelength of 308 nm is irradiated onto the polyimide film that is the peeling layer 190 and the insulating layer 180, part of the peeling layer 190 and the insulating layer 180 is evaporated (sublimated) by the energy of the absorbed light. . As a result, as shown in FIG. 21, the insulating layer 150 and the insulating layer 180 are peeled from the substrate 200 through the peeling layer 190. As described above, the diffusion prevention layer 170 is formed between the wiring 130 and the insulating layer 150, and the insulating structure 140 can be formed in the space of the wiring 130. Further, by forming the wiring 160, the wiring substrate 100-4 is manufactured.
本実施形態を用いることにより、金属の拡散を防止できるため、さらに高い信頼性を有し、高速応答が可能な配線基板を提供することができる。 By using this embodiment, metal diffusion can be prevented, so that a wiring board having higher reliability and capable of high-speed response can be provided.
＜第４実施形態＞
本実施形態では、第１実施形態で説明した配線基板１００を含んだ半導体装置について説明する。
<Fourth embodiment>
In the present embodiment, a semiconductor device including the wiring substrate 100 described in the first embodiment will be described.
図２２は、半導体装置５００の断面図である。図２２に示すように、半導体装置５００は、回路素子６００と、トランジスタを含むチップ化された半導体素子６７０と、インターポーザ７００と、パッケージ基板８００とを有する。半導体素子６７０は、中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）としての機能、または記憶装置としての機能を有する。回路素子６００は、ノイズ消去用途または信号フィルタなどに用いられる。インターポーザ７００は、パッケージ基板８００と、半導体素子６７０および回路素子６００とを中継する機能を有する。回路素子６００、半導体素子６７０およびインターポーザ７００には、配線基板１００が設けられてもよい。回路素子６００および半導体素子６７０と、インターポーザ７００とは、金バンプ６９０などを用いて電気的に接続される。また、回路素子６００と、半導体素子６７０との間はモールド樹脂によって封止されていてもよい。また、インターポーザ７００と、パッケージ基板８００とは、錫、銀などを含むはんだバンプ７５０などを用いて接続される。また、インターポーザ７００と、パッケージ基板８００との間隙には、アンダーフィル樹脂が充填されることにより封止されてもよい。 FIG. 22 is a cross-sectional view of the semiconductor device 500. As illustrated in FIG. 22, the semiconductor device 500 includes a circuit element 600, a chip-shaped semiconductor element 670 including a transistor, an interposer 700, and a package substrate 800. The semiconductor element 670 has a function as a central processing unit (CPU) or a function as a storage device. The circuit element 600 is used for noise elimination or a signal filter. The interposer 700 has a function of relaying the package substrate 800 to the semiconductor element 670 and the circuit element 600. The circuit board 600, the semiconductor element 670, and the interposer 700 may be provided with the wiring board 100. The circuit element 600, the semiconductor element 670, and the interposer 700 are electrically connected using gold bumps 690 or the like. Further, the circuit element 600 and the semiconductor element 670 may be sealed with a mold resin. The interposer 700 and the package substrate 800 are connected using solder bumps 750 containing tin, silver, or the like. Further, the gap between the interposer 700 and the package substrate 800 may be sealed by being filled with an underfill resin.
＜第５実施形態＞
本実施形態では、第４実施形態において説明した半導体装置５００を電気機器に適用した例について説明する。
<Fifth Embodiment>
In this embodiment, an example in which the semiconductor device 500 described in the fourth embodiment is applied to an electric device will be described.
図２３は、電気機器を説明する図である。上述した半導体装置５００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ、ゲーム機器等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家庭用電気機器（電子レンジ、エアコン、洗濯機、冷蔵庫）、自動車等、様々な電気機器に搭載される。図２３（Ａ）はスマートフォン４０００である。図２３（Ｂ）は携帯用ゲーム機５０００である。図２３（Ｃ）は、ノート型パーソナルコンピュータ６０００である。 FIG. 23 is a diagram illustrating an electrical device. The semiconductor device 500 described above includes, for example, mobile terminals (mobile phones, smartphones and notebook personal computers, game devices, etc.), information processing devices (desktop personal computers, servers, car navigation systems, etc.), household electrical devices (microwave ovens). , Air conditioners, washing machines, refrigerators), and automobiles. FIG. 23A illustrates a smartphone 4000. FIG. 23B illustrates a portable game machine 5000. FIG. 23C illustrates a laptop personal computer 6000.
これらの電気機器において、回路素子６００、半導体素子６７０を含んだ半導体装置５００は、ノイズフィルタ、信号フィルタの他、アプリケーションプログラムを実行して各種機能を実現するＣＰＵ等で構成される制御部などの機能を有することができる。 In these electrical devices, the semiconductor device 500 including the circuit element 600 and the semiconductor element 670 includes a noise filter, a signal filter, a control unit configured by a CPU or the like that implements various functions by executing application programs, and the like. Can have functions.
＜変形例＞
本開示の第３実施形態では、拡散防止層１７０が配線１３０の上面および側面を覆う例を述べたが、これに限定されない。図２４に配線基板１００−５の断面図、図２５に配線基板１００−６の断面図を示す。図２４に示すように、配線基板１００−５は、基板１１０、絶縁層１２０、配線１３０、絶縁構造体１４０、絶縁層１５０および配線１６０の他に、拡散防止層１７１を有する。拡散防止層１７１には、拡散防止層１７０と同様の材料が用いられる。拡散防止層１７１は、配線１３０と絶縁層１５０との間に配置され、絶縁層１５０に重畳して配置されてもよい。また、図２５に示すように、配線基板１００−６は、配線基板１００−４は、基板１１０、絶縁層１２０、配線１３０、絶縁構造体１４０、絶縁層１５０および配線１６０の他に、拡散防止層１７０および拡散防止層１７１（第２拡散防止層ともいう）を含む。拡散防止層１７１は、拡散防止層１７０と絶縁層との間に配置されてもよい。これにより、さらに金属の拡散防止効果が高まる。したがって、高速応答が可能であり、高い信頼性を有する配線基板を提供することができる。
<Modification>
In the third embodiment of the present disclosure, the example in which the diffusion prevention layer 170 covers the upper surface and the side surface of the wiring 130 has been described, but the present invention is not limited to this. 24 is a cross-sectional view of the wiring board 100-5, and FIG. 25 is a cross-sectional view of the wiring board 100-6. As shown in FIG. 24, the wiring substrate 100-5 includes a diffusion prevention layer 171 in addition to the substrate 110, the insulating layer 120, the wiring 130, the insulating structure 140, the insulating layer 150, and the wiring 160. The same material as that of the diffusion prevention layer 170 is used for the diffusion prevention layer 171. The diffusion prevention layer 171 may be disposed between the wiring 130 and the insulating layer 150 and may be disposed so as to overlap the insulating layer 150. Further, as shown in FIG. 25, the wiring board 100-6 is the wiring board 100-4. A layer 170 and a diffusion prevention layer 171 (also referred to as a second diffusion prevention layer). The diffusion prevention layer 171 may be disposed between the diffusion prevention layer 170 and the insulating layer. This further increases the metal diffusion preventing effect. Therefore, it is possible to provide a wiring board that can respond at high speed and has high reliability.
本開示の第３実施形態では、レーザー光を照射して剥離する例を示したが、これに限定されない。例えば、物理的に剥離してもよいし、薬液処理などにより剥離してもよい。 In 3rd Embodiment of this indication, the example which irradiates and peels off with a laser beam was shown, However, It is not limited to this. For example, it may be physically peeled off or peeled off by chemical treatment or the like.
１００・・・配線基板、１１０・・・基板、１２０・・・絶縁層、１３０・・・配線、１３１・・・薄膜、１３５・・・レジストパターン、１３９・・・空間、１４０・・・絶縁構造体、１５０・・・絶縁層、１６０・・・配線、１７０・・・拡散防止層、１７１・・・拡散防止層、１８０・・・絶縁層、１９０・・・剥離層、２００・・・基板、２１０・・・プラズマ、２２０・・・レーザー光、３３０・・・配線、３４５・・・犠牲層、３５０・・・絶縁層、５００・・・半導体装置、６００・・・回路素子、６７０・・・半導体素子、６９０・・・金バンプ、７００・・・インターポーザ、７５０・・・バンプ、８００・・・パッケージ基板、４０００・・・スマートフォン、５０００・・・携帯用ゲーム機、６０００・・・ノート型パーソナルコンピュータ DESCRIPTION OF SYMBOLS 100 ... Wiring board, 110 ... Board, 120 ... Insulating layer, 130 ... Wiring, 131 ... Thin film, 135 ... Resist pattern, 139 ... Space, 140 ... Insulation Structure: 150 ... Insulating layer, 160 ... Wiring, 170 ... Diffusion prevention layer, 171 ... Diffusion prevention layer, 180 ... Insulation layer, 190 ... Release layer, 200 ... Substrate 210 ... plasma 220 ... laser light 330 ... wiring 345 ... sacrificial layer 350 ... insulating layer 500 ... semiconductor device 600 ... circuit element 670 ... Semiconductor element, 690 ... Gold bump, 700 ... Interposer, 750 ... Bump, 800 ... Package substrate, 4000 ... Smartphone, 5000 ... Portable game machine, 6000 ...・ Notebook type Over coarsely braided computer
Claims (14)
前記基板上の第１配線と、
前記第１配線と離間して配置された第２配線と、
前記第１配線と前記第２配線との間に配置され、空隙を含む絶縁構造体と、
前記第１配線、前記第２配線および前記絶縁構造体上の絶縁層と、を有し、
前記第１配線および前記第２配線の少なくともいずれかの幅は、０．１μｍ以上２μｍ以下であり、
前記絶縁構造体の幅は、０．１μｍ以上２μｍ以下であり、
前記絶縁構造体のアスペクト比は、０．５以上１０以下である、
配線基板。 A substrate,
A first wiring on the substrate;
A second wiring spaced apart from the first wiring;
An insulating structure disposed between the first wiring and the second wiring and including a gap;
The first wiring, the second wiring, and an insulating layer on the insulating structure,
The width of at least one of the first wiring and the second wiring is 0.1 μm or more and 2 μm or less,
The width of the insulating structure is not less than 0.1 μm and not more than 2 μm,
The aspect ratio of the insulating structure is not less than 0.5 and not more than 10.
Wiring board.
請求項１に記載の配線基板。 The insulating structure is filled with a gas;
The wiring board according to claim 1.
請求項１または２に記載の配線基板。 The side surface of the first wiring and the side surface of the second wiring have a vertical shape or a reverse taper shape,
The wiring board according to claim 1 or 2.
請求項１乃至３のいずれか一に記載の配線基板。 The insulating layer has a protrusion on a side where the first wiring and the second wiring are disposed.
The wiring board as described in any one of Claims 1 thru | or 3.
請求項１乃至５のいずれか一に記載の配線基板。 The insulating layer is a silicide containing oxygen or nitrogen.
The wiring board as described in any one of Claims 1 thru | or 5.
請求項１乃至６のいずれか一に記載の配線基板。 A diffusion prevention layer is further included between the first wiring and the second wiring and the insulating layer;
The wiring board as described in any one of Claims 1 thru | or 6.
請求項７に記載の配線基板。 The diffusion preventing layer covers the upper surface and side surfaces of the first wiring and the second wiring.
The wiring board according to claim 7.
請求項７または８に記載の配線基板。 A second diffusion preventing layer is further provided between the diffusion preventing layer and the insulating layer;
The wiring board according to claim 7 or 8.
前記基板上に第１配線および前記第１配線と離間した第２配線を形成し、
前記第１配線と前記第２配線との間に空間を有した状態で、前記第１配線および前記第２配線上に絶縁層を形成する、
配線基板の製造方法。 Prepare the board
Forming a first wiring and a second wiring spaced apart from the first wiring on the substrate;
Forming an insulating layer on the first wiring and the second wiring, with a space between the first wiring and the second wiring;
A method for manufacturing a wiring board.
請求項１０に記載の配線基板の製造方法。 The first wiring and the second wiring are formed by a plating method.
The manufacturing method of the wiring board of Claim 10.
請求項１０または１１に記載の配線基板の製造方法。 Forming a diffusion preventing layer between the first wiring and the second wiring and the insulating layer;
The manufacturing method of the wiring board of Claim 10 or 11.
前記拡散防止層と、前記絶縁層とを接合し、
前記第２基板の第２面側から光を照射して、前記剥離層を介して前記第２基板から前記絶縁層を剥離し、前記絶縁層を形成する、
請求項１２に記載の配線基板の製造方法。 The insulating layer is provided on a release layer provided on the first surface of the second substrate,
Bonding the diffusion preventing layer and the insulating layer;
Irradiating light from the second surface side of the second substrate, peeling the insulating layer from the second substrate through the peeling layer, and forming the insulating layer;
The manufacturing method of the wiring board of Claim 12.
請求項１３に記載の配線基板の製造方法。 Before the bonding, a plasma treatment is performed on the surface of the diffusion prevention layer and the surface of the insulating layer.
The method for manufacturing a wiring board according to claim 13.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018093218A JP7230340B2 (en) | 2018-05-14 | 2018-05-14 | Wiring board and method for manufacturing wiring board |
| JP2022186041A JP7464099B2 (en) | 2018-05-14 | 2022-11-21 | Wiring board and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018093218A JP7230340B2 (en) | 2018-05-14 | 2018-05-14 | Wiring board and method for manufacturing wiring board |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022186041A Division JP7464099B2 (en) | 2018-05-14 | 2022-11-21 | Wiring board and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019201044A true JP2019201044A (en) | 2019-11-21 |
| JP7230340B2 JP7230340B2 (en) | 2023-03-01 |
Family
ID=68613224
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018093218A Active JP7230340B2 (en) | 2018-05-14 | 2018-05-14 | Wiring board and method for manufacturing wiring board |
| JP2022186041A Active JP7464099B2 (en) | 2018-05-14 | 2022-11-21 | Wiring board and method for manufacturing the same |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022186041A Active JP7464099B2 (en) | 2018-05-14 | 2022-11-21 | Wiring board and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP7230340B2 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08125016A (en) * | 1994-10-24 | 1996-05-17 | Sony Corp | Manufacture of semiconductor device |
| JPH10233352A (en) * | 1996-12-18 | 1998-09-02 | Canon Inc | Manufacture of semiconductor member and semiconductor member |
| US5863832A (en) * | 1996-06-28 | 1999-01-26 | Intel Corporation | Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system |
| JP2007208128A (en) * | 2006-02-03 | 2007-08-16 | Oki Electric Ind Co Ltd | Forming method of insulating film |
| JP2011165876A (en) * | 2010-02-09 | 2011-08-25 | Consortium For Advanced Semiconductor Materials & Related Technologies | Semiconductor device, and method of manufacturing the same |
| JP2013197407A (en) * | 2012-03-21 | 2013-09-30 | Toshiba Corp | Semiconductor device |
| US20150037980A1 (en) * | 2013-08-01 | 2015-02-05 | Sangho Rha | Semiconductor devices including a capping layer and methods of forming semiconductor devices including a capping layer |
-
2018
- 2018-05-14 JP JP2018093218A patent/JP7230340B2/en active Active
-
2022
- 2022-11-21 JP JP2022186041A patent/JP7464099B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08125016A (en) * | 1994-10-24 | 1996-05-17 | Sony Corp | Manufacture of semiconductor device |
| US5863832A (en) * | 1996-06-28 | 1999-01-26 | Intel Corporation | Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system |
| JPH10233352A (en) * | 1996-12-18 | 1998-09-02 | Canon Inc | Manufacture of semiconductor member and semiconductor member |
| JP2007208128A (en) * | 2006-02-03 | 2007-08-16 | Oki Electric Ind Co Ltd | Forming method of insulating film |
| JP2011165876A (en) * | 2010-02-09 | 2011-08-25 | Consortium For Advanced Semiconductor Materials & Related Technologies | Semiconductor device, and method of manufacturing the same |
| JP2013197407A (en) * | 2012-03-21 | 2013-09-30 | Toshiba Corp | Semiconductor device |
| US20150037980A1 (en) * | 2013-08-01 | 2015-02-05 | Sangho Rha | Semiconductor devices including a capping layer and methods of forming semiconductor devices including a capping layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7230340B2 (en) | 2023-03-01 |
| JP7464099B2 (en) | 2024-04-09 |
| JP2023025704A (en) | 2023-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8772151B2 (en) | Passivation scheme | |
| US8198726B2 (en) | Through-hole electrode substrate and method of manufacturing the same | |
| TWI766918B (en) | Through-electrode substrate, semiconductor device, and method of manufacturing through-electrode substrate | |
| JP2011009769A (en) | Method of manufacturing semiconductor device and structure thereof | |
| US9257276B2 (en) | Organic thin film passivation of metal interconnections | |
| JP6056386B2 (en) | Wiring substrate with through electrode and method for manufacturing the same | |
| JPWO2018043184A1 (en) | Through electrode substrate, method of manufacturing through electrode substrate, and mounting substrate | |
| US20140167249A1 (en) | Interconnect structure and fabrication method | |
| US11309338B2 (en) | Display device and electronic apparatus | |
| JP2023179675A (en) | wiring structure | |
| JP7464099B2 (en) | Wiring board and method for manufacturing the same | |
| JP2005033164A (en) | Method of forming copper wiring for semiconductor element | |
| JP2016072433A (en) | Through electrode substrate and method of manufacturing the same | |
| US8476741B2 (en) | Semiconductor device | |
| JP2011253898A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| Mitsukura et al. | Proposal of ultra-fine and high reliable trench wiring process for organic interposer | |
| TWI834166B (en) | Through-electrode substrate, semiconductor device, and manufacturing method of through-electrode substrate | |
| JP2018125344A (en) | Wiring board, circuit element, and semiconductor device | |
| US20160064354A1 (en) | Method for electronic circuit assembly on a paper substrate | |
| TW201622134A (en) | Technique for oxidizing plasma post-treatment for reducing photolithography poisoning and associated structures | |
| JP2023159219A (en) | Wiring board and manufacturing method thereof | |
| JP6435893B2 (en) | Method for manufacturing through electrode substrate | |
| JP2024026314A (en) | Wiring boards and semiconductor devices | |
| KR20150049167A (en) | Semiconductor device and method of forming the same | |
| JP2019004104A (en) | Through electrode substrate and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220308 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220704 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221121 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20221121 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20221130 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20221206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7230340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |