JP2019197819A - 多層基板の製造方法及び電子部品パッケージの製造方法 - Google Patents
多層基板の製造方法及び電子部品パッケージの製造方法 Download PDFInfo
- Publication number
- JP2019197819A JP2019197819A JP2018091245A JP2018091245A JP2019197819A JP 2019197819 A JP2019197819 A JP 2019197819A JP 2018091245 A JP2018091245 A JP 2018091245A JP 2018091245 A JP2018091245 A JP 2018091245A JP 2019197819 A JP2019197819 A JP 2019197819A
- Authority
- JP
- Japan
- Prior art keywords
- region
- recess
- electronic component
- green sheet
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】凹部の加工精度の低下を抑制可能な多層基板の製造方法及び電子部品パッケージの製造方法を提供する。【解決手段】電子部品実装基板3の製造方法は、感光性材料を含む絶縁体グリーンシート34を露光し、現像処理により除去される領域R1を画定する工程と、感光性材料を含む絶縁体グリーンシート35を露光し、現像処理により除去される領域R2を画定する工程と、画定された領域R1及び領域R2が互いに重なるように、基台積層体36上に絶縁体グリーンシート34及び絶縁体グリーンシート35をこの順で積層し、積層体30を形成する工程と、積層体30に対して現像処理を施すことにより、領域R1及び領域R2を除去し、凹部4を形成する工程と、を含む。【選択図】図6
Description
本発明の一つの態様は、多層基板の製造方法及び電子部品パッケージの製造方法に関する。
例えば特許文献1には、キャビティ付き多層セラミック基板が記載されている。この多層セラミック基板では、キャビティを構成する凹部に電子部品を収容することができるので、電子部品及び多層セラミック基板からなる電子部品パッケージの薄型化を図ることができる。凹部は、例えば、凸部が設けられた金型を用いる金型加工によって形成される。
しかしながら、金型加工の場合、金型の使用回数が増えるにつれて加工部が劣化するので、凹部の加工精度が低下する。
本発明の一つの態様は、凹部の加工精度の低下を抑制可能な多層基板の製造方法及び電子部品パッケージの製造方法を提供する。
本発明の一つの態様に係る多層基板の製造方法は、感光性材料を含む第1シートを露光し、現像処理により除去される第1領域を画定する工程と、感光性材料を含む第2シートを露光し、現像処理により除去される第2領域を画定する工程と、画定された第1領域及び第2領域が互いに重なるように、基材上に第1シート及び第2シートをこの順で積層し、積層体を形成する工程と、積層体に現像処理を施すことにより、第1領域及び第2領域を除去し、凹部を形成する工程と、を含む。
上記一つの態様では、露光済みの第1シート及び第2シートが基材上に積層され、積層体が形成された後に、現像処理が施されることによって凹部が形成される。このように露光及び現像により凹部が形成されるので、凹部の加工精度の低下を抑制することができる。しかも、第1領域及び第2領域は、互いに重なるように配置されるので、一括した現像処理により第1領域及び第2領域を除去することができる。
上記一つの態様において、第1領域を画定する工程及び第2領域を画定する工程では、第1シート及び第2シートを積層した際に、積層方向から見て、互いに異なる形状を有する第1領域及び第2領域を画定してもよい。この場合、凹部の側面に段差面を形成することができる。
上記一つの態様において、積層体を形成する工程では、積層方向から見て、第1領域の全体が第2領域と重なるように、第1シート及び第2シートを積層してもよい。この場合、外側に配置された第2領域が現像処理によって除去されることで、内側に配置された第1領域の全体が露出する。よって、第1領域及び第2領域の除去を確実に行うことができる。
上記一つの態様は、凹部を形成する工程後に積層体を焼成する工程を更に含んでもよい。
上記一つの態様は、積層体を積層方向にプレスする工程を更に含んでもよい。これにより、第1シート及び第2シートが互いに密着する。
本発明の一つの態様に係る電子部品パッケージの製造方法は、上記多層基板の製造方法により多層基板を製造する工程と、凹部内に電子部品を配置する工程と、を含む。
上記一つの態様は、上記製造方法により上記多層基板を製造する工程を含んでいるので、凹部の加工精度の低下を抑制することができる。
本発明の一つの態様によれば、凹部の加工精度の低下を抑制可能な多層基板の製造方法及び電子部品パッケージの製造方法を提供する。
以下、添付図面を参照して、実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図1を参照して、一実施形態に係る電子部品パッケージ1について説明する。図1は、一実施形態に係る電子部品パッケージの断面図である。図1に示されるように、一実施形態に係る電子部品パッケージ1は、電子部品2と、電子部品実装基板3(多層基板)と、を備えている。電子部品2は、例えばICチップであり、具体的にはLCフィルタ、アンテナ、又はRFIC等である。
電子部品実装基板3は、電子部品2を実装するために用いられる基板である。電子部品実装基板3には、電子部品2を配置(収容)するための凹部4が設けられている。電子部品実装基板3は、素体10と、ビア導体21〜23と、内部電極24〜26と、一対の電極パッド27と、を有している。
素体10は、一対の主面10a,10bと、側面10cと、を有している。一対の主面10a,10bは、互いに対向している。側面10cは、一対の主面10a,10bを連結するように、一対の主面10a,10bの対向方向Dに沿って延在している。素体10は、例えば、直方体形状を呈している。直方体形状には、例えば、角及び稜線部が面取りされている直方体の形状、及び、角及び稜線部が丸められている直方体の形状が含まれる。
主面10aには、凹部4が設けられている。凹部4は、主面10bに向かって窪んでいる。凹部4は、凹部5と、電子部品2が配置された凹部6とからなっている。凹部5は、主面10aに設けられ、主面10bに向かって窪んでいる。凹部5は、側面5a及び底面5bを有している。側面5aは、主面10a及び底面5bを連結するように、対向方向Dに沿って延在している。底面5bは、主面10aと略平行に配置されている。凹部6は、底面5bに設けられ、主面10bに向かって窪んでいる。凹部6は、側面6a及び底面6bを有している。側面6aは、底面5b及び底面6bを連結するように、対向方向Dに沿って延在している。底面6bは、主面10aと略平行に配置されている。側面4a及び側面5aは、凹部4の側面を構成している。底面6bは、凹部4の底面を構成している。底面5bは、凹部4の側面における段差面を構成している。
凹部4には、電子部品2が配置(収容)されている。電子部品2は、具体的には、凹部6の底面6b上に配置され、凹部6に収容されている。
素体10は、複数の絶縁体層11〜15を有している。絶縁体層11〜15は、内部電極24〜26を介して対向方向Dに積層されている。すなわち、絶縁体層11〜15の積層方向は、対向方向Dと一致している。絶縁体層11〜15は、主面10b側から主面10a側に向けて、この順で配置されている。絶縁体層11は、主面10bを有している。絶縁体層15は、主面10aを有している。絶縁体層12〜14は、絶縁体層11と絶縁体層15との間に位置している。各絶縁体層11〜15の対向方向Dでの長さ(厚さ)は、例えば、0.8μm以上40μm以下である。実際の素体10では、絶縁体層11〜15は、絶縁体層11〜15の間の境界が認識できない程度に一体化されている。
各絶縁体層11〜15は、例えば、絶縁材料(誘電材料)と、感光性材料と、を含むセラミックグリーンシートの焼結体から構成される。絶縁材料としては、例えば、SiO2、Al2O3、B2O3、ZnO、MgOなどの無機材料が挙げられる。感光性材料は、露光及び現像により消失する成分である。感光性材料としては、例えば、側鎖にカルボキシル基及びエチレン性不飽和基を有する重合体、エチレン性不飽和基を有する化合物などの有機感光材料が挙げられる。感光性材料は、ネガ型及びポジ型のどちらであってもよい。
絶縁体層15には、絶縁体層15を対向方向Dに貫通し、絶縁体層14を露出させる貫通孔が設けられている。絶縁体層15の貫通孔の内面は、凹部5の側面5aを構成し、当該貫通孔により露出された絶縁体層14の表面は、凹部5の底面5bを構成している。凹部5の対向方向Dでの長さ(深さ)は、絶縁体層15の対向方向Dでの長さ(厚さ)に対応している。
絶縁体層14には、絶縁体層14を対向方向Dに貫通し、絶縁体層13を露出させる貫通孔が設けられている。絶縁体層14の貫通孔の内面は、凹部6の側面6aを構成し、当該貫通孔により露出された絶縁体層13の表面は、凹部6の底面6bを構成している。凹部6の対向方向Dでの長さ(深さ)は、絶縁体層14の対向方向Dでの長さ(厚さ)に対応している。
ビア導体21〜23及び内部電極24〜26は、素体10内に設けられている。複数のビア導体21は、互いに離間して絶縁体層11に設けられている。各ビア導体21は、絶縁体層11を対向方向Dに貫通している。複数のビア導体22は、互いに離間して絶縁体層12に設けられている。各ビア導体22は、絶縁体層12を対向方向Dに貫通している。複数のビア導体23は、絶縁体層13に設けられている。各ビア導体23は、絶縁体層13を対向方向Dに貫通している。
複数の内部電極24は、対向方向Dにおいて互いに同じ位置(層)に設けられている。複数の内部電極24は、互いに離間して、絶縁体層11と絶縁体層12との間に設けられている。複数の内部電極25は、対向方向Dにおいて互いに同じ位置(層)に設けられている。複数の内部電極25は、互いに離間して、絶縁体層12と絶縁体層13との間に設けられている。複数の内部電極26は、対向方向Dにおいて互いに同じ位置(層)に設けられている。複数の内部電極26は、互いに離間して、絶縁体層13と絶縁体層14との間に設けられている。各内部電極24〜26の対向方向Dでの長さ(厚さ)は、例えば1μm以上30μm以下である。
一対の電極パッド27は、互いに離間して底面5b上に設けられている。各電極パッド27の対向方向Dでの長さ(厚さ)は、例えば1μm以上10μm以下である。各電極パッド27は、ワイヤ7により電子部品2にワイヤボンディング(電気的接続)されている。
ビア導体21〜23、内部電極24〜26、及び一対の電極パッド27は、例えば、導電性材料からなる。導電性材料には、例えば、Ag、Cu、又はNi等が用いられる。ビア導体21〜23、内部電極24〜26、及び一対の電極パッド27は、例えば、上記導電性材料を含む導電性ペーストの焼結体として構成されている。ビア導体21〜23、内部電極24〜26、及び一対の電極パッド27は、例えば、導電性ペーストが絶縁体層11〜15となるセラミックグリーンシートと同時焼成されることにより形成される。ビア導体21〜23、内部電極24〜26、及び一対の電極パッド27は、焼き付け法、スパッタリング法、又は無電解メッキ法等により形成されてもよい。
ビア導体21の一部、ビア導体22の一部、及びビア導体23の一部は、互いに接続されて、サーマルビア8を構成している。サーマルビア8の一端(ビア導体23の一端)は、底面6bに露出しており、電子部品2と接続されている。サーマルビア8の他端(ビア導体21の他端)は、主面10bに露出している。サーマルビア8によれば、電子部品2の放熱性を向上させることができる。
図2〜図5を参照して、図1の電子部品パッケージ1の製造方法について説明する。図2〜図5は、図1の電子部品パッケージの製造方法を説明するための断面図である。
図2(a)に示されるように、基材F1上に絶縁体層14(図1参照)となる絶縁体グリーンシート34を形成する。絶縁体グリーンシート34は、絶縁体スラリーを基材F上に所定の厚さで塗布することにより形成される。基材F1には、例えばPETフィルム等が用いられる。絶縁体スラリーの塗布は、例えば、ドクターブレード、又はダイコーダ等により行われる。乾燥後の絶縁体グリーンシート34の厚さは、例えば、1μm以上50μm以下である。絶縁体スラリーは、絶縁材料の粉末及び感光性材料に溶媒を加えて混練することにより作製される。溶媒としては、例えば、メチルセルソルブ、エチルセルソルブ、ブチルセルソルブ、メチルエチルケトン、ジオキサン、アセトン、シクロヘキサノン、シクロペンタノン、イソブチルアルコール、イソプロピルアルコール、γ−ブチロラクトン、トルエンなどのうち1種以上を含有する有機溶媒又は有機溶媒混合物が用いられる。
次に、図2(b)に示されるように、感光性材料を含んで基材F1上に設けられた絶縁体グリーンシート34を露光する。露光処理には、凹部6(図1参照)の形成予定領域に対応するマスクM1が用いられる。ここでは、感光性材料がネガ型であるため、マスクM1は、凹部6の形成予定領域以外を露光可能に形成されている。なお、感光性材料がポジ型である場合、マスクM1は、凹部6の形成予定領域を露光可能に形成される。このような露光処理により、絶縁体グリーンシート34において、現像処理により除去される(消失する)領域R1が、凹部6の形成予定領域として画定される。
次に、図2(c)に示されるように、絶縁体グリーンシート34上に電極パッド27(図1参照)となる導体パターン47を形成する。導体パターン47は、例えば、導電性ペーストを用いたスクリーン印刷により形成される。導体パターン47は、絶縁体グリーンシート34における底面5b(図1参照)となる領域に形成される。導電性ペーストは、導電性材料の粉末に溶媒を加えて混練することにより、作製される。溶媒としては、グーンシートに対する親溶剤・非溶剤のバランスを考慮しながら、例えば、炭化水素系、エステル系、ケトン系、アルコール系、多価アルコール誘導体系等の混合溶剤が用いられる。
また、図3(a)に示されるように、基材F2上に絶縁体層15(図1参照)となる絶縁体グリーンシート35を形成する。絶縁体グリーンシート35は、例えば、絶縁体グリーンシート34と同様にして形成される。次に、図3(b)に示されるように、感光性材料を含んで基材F2上に設けられた絶縁体グリーンシート35を露光する。露光処理には、凹部5(図1参照)の形成予定領域に対応するマスクM2が用いられる。ここでは、感光性材料がネガ型であるため、マスクM2は、凹部5の形成予定領域以外を露光可能に形成されている。なお、感光性材料がポジ型である場合、マスクM2は、凹部5の形成予定領域を露光可能に形成される。このような露光処理により、絶縁体グリーンシート35において、現像処理により除去される領域R2が、凹部5の形成予定領域として画定される。
また、図4(a)に示されるように、基材F3上に絶縁体層11(図1参照)となる絶縁体グリーンシート31を形成する。絶縁体グリーンシート31は、例えば、絶縁体グリーンシート34と同様にして形成される。次に、図4(b)に示されるように、感光性材料を含んで基材F3上に設けられた絶縁体グリーンシート31を露光する。露光処理には、ビア導体21(図1参照)の形成予定領域に対応するマスクM3が用いられる。ここでは、感光性材料がネガ型であるため、マスクM3は、ビア導体21の形成予定領域以外を露光可能に形成されている。なお、感光性材料がポジ型である場合、マスクM3は、ビア導体21の形成予定領域を露光可能に形成される。
次に、絶縁体グリーンシート31を現像し、図4(c)に示されるように、貫通孔を形成する。現像液としては、ナトリウムやカリウムなどの金属アルカリ水溶液、又は有機アルカリ水溶液が用いられる。アルカリ水溶液の濃度は、例えば、通常0.1重量%以上5重量%以下とされる。
続いて、図4(d)に示されるように、例えば、導電性ペーストを用いたスクリーン印刷により、貫通孔に導電性ペーストを充填し、ビア導体21(図1参照)となる導体パターン41を形成する。続いて、例えば、導電性ペーストを用いたスクリーン印刷により、絶縁体グリーンシート31上に内部電極24(図1参照)となる導体パターン44を形成する。
また、導体パターン41,44が設けられた絶縁体グリーンシート31と同様にして、図5(a)に示されるように、導体パターン42,45が設けられた絶縁体グリーンシート32を基材F4上に形成すると共に、図5(b)に示されるように、導体パターン43,46が設けられた絶縁体グリーンシート33を基材F5上に形成する。
以上のようにして得られた露光済みの絶縁体グリーンシート31〜33を、図6(a)に示されるようにこの順で順次積層し、基台積層体36を形成する。続いて、基台積層体36上に、画定された領域R1及び領域R2が互いに重なるように、絶縁体グリーンシート34及び絶縁体グリーンシート35をこの順で積層することによって積層体30を形成する。続いて、積層体30を積層方向にプレスする。これにより、絶縁体グリーンシート31〜35が互いに密着する。絶縁体グリーンシート34及び絶縁体グリーンシート35の積層方向から見て、領域R1及び領域R2は互いに異なる形状を有している。絶縁体グリーンシート34及び絶縁体グリーンシート35の積層方向から見て、領域R1の全体が領域R2と重なっている。
続いて、図6(b)に示されるように、積層体30の領域R1及び領域R2(図6(a)参照)を現像処理により除去し、積層体30に凹部4を形成する。現像処理では、まず、外側に位置する絶縁体グリーンシート35が現像液に曝される。これにより、露光部分の領域R2が除去され、絶縁体グリーンシート35に凹部5が形成される。次に、凹部5を通じて、絶縁体グリーンシート34が現像液に曝される。露光部分の領域R1及び領域R2は、積層方向から見て、重なっているので、凹部5を通じて、領域R1が現像液に曝される。本実施形態では、領域R1の全体が領域R2と重なっているので、領域R1の全体が凹部5を通じて露出され、現像液に曝される。これにより、領域R1が除去され、絶縁体グリーンシート34に凹部6が形成される。
凹部5及び凹部6を含む凹部4を形成した後、積層体30を焼成する。焼成温度は、例えば、890〜900℃であり、焼成時間は、例えば、2〜3時間である。以上により、図1に示されるような電子部品実装基板3が製造される。続いて、製造された電子部品実装基板3の凹部4内に電子部品2を配置し、電子部品2と各電極パッド27とを各ワイヤ7によりワイヤボンディングする。これにより、電子部品パッケージ1が製造される。
以上説明したように、電子部品実装基板3の製造方法では、露光済みの絶縁体グリーンシート34及び絶縁体グリーンシート35が基台積層体36に積層され、積層体30が形成された後に、現像処理が施されることによって凹部4が形成される。このように、本実施形態では、露光及び現像により凹部4が形成されるので、凹部4の加工精度の低下を抑制することができる。
領域R1及び領域R2は、互いに重なるように配置されるので、一括した現像処理により領域R1及び領域R2を除去することができる。このように、本実施形態では、現像処理を一括して行うことができるので、絶縁体グリーンシート34及び絶縁体グリーンシート35を一層ずつ積層し、層ごとに露光及び現像する場合に比べて、効率よく凹部4を形成することができる。
予め現像処理により貫通孔を設けた後、絶縁体グリーンシート34及び絶縁体グリーンシート35を積層することが考えられる。しかしながら、この場合、絶縁体グリーンシート34及び絶縁体グリーンシート35のそれぞれに対して現像処理を行う必要がある。更に、プレス工程により各絶縁体グリーンシート31〜35及び凹部4が変形する懼れがある。特に、側面5aと主面10aとの間の角部に応力が集中し、角部が丸められた形状となり易い。また、凹部4が深く、幅(径)が小さい場合、凹部4が変形し易い。このようなプレス工程の際の凹部4の変形は、凹部4の形状に沿って配置されるラバー等を用いることにより抑制可能であるものの、完全に抑制することは困難である。
金型加工によって凹部4を形成する場合も、予め絶縁体グリーンシート34及び絶縁体グリーンシート35に貫通孔を設けることになるため、プレス工程の際に凹部4の形状が変形する懼れがある。レーザー照射によるレーザー加工によって、凹部4を形成することも考えられるが、この場合も、予め絶縁体グリーンシート34及び絶縁体グリーンシート35に貫通孔を設けることになるため、プレス工程の際に凹部4の形状が変形する懼れがある。
これに対し、本実施形態では、プレス工程によりプレスされる積層体30は、貫通孔が形成されていない絶縁体グリーンシート34及び絶縁体グリーンシート35が積層されてなる。したがって、プレス工程による凹部4の変形が生じ得ない。よって、凹部4の加工精度を更に向上させることができる。本実施形態では、深く、幅(径)が小さい凹部4であっても、精度よく形成することができる。電子部品2の対向方向Dでの長さ(厚さ)が長い場合でも、電子部品2を収容可能な凹部4を精度よく形成することができる。
レーザー加工では、凹部4の数に応じたレーザー照射が必要となり、製造時間(タクト)への負荷が大きいという問題もある。金型加工では、凹部4の加工精度が低下するという問題の他に、凹部4のパターンに応じた金型を準備する必要があることからコスト面での負荷が大きいという問題もある。本実施形態によれば、加工精度の低下を抑制しながら、これらの問題を解決し、効率よく凹部4を形成することができる。
領域R1を画定する工程及び領域R2を画定する工程では、絶縁体グリーンシート34及び絶縁体グリーンシート35を積層した際に、積層方向から見て、互いに異なる形状を有する領域R1及び領域R2が画定される。このため、凹部4を階段状に形成することができる。具体的には、側面5a及び側面6aからなる凹部4の側面に、底面5bからなる段差面を形成することができる。したがって、電極パッド27を底面5bに設けることができるので、電子部品パッケージの薄型化を図ることができる。
積層体30を形成する工程では、積層方向から見て、領域R1の全体が領域R2と重なるように、絶縁体グリーンシート34及び絶縁体グリーンシート35が積層される。したがって、外側に配置された領域R2が現像処理によって除去されることで、内側(基台積層体36側)に配置された領域R1の全体が露出する。よって、領域R1及び領域R2の除去を確実に行うことができる。
電子部品パッケージ1の製造方法は、上述の製造方法により、電子部品実装基板3を製造する工程を含んでいるので、凹部4の加工精度の低下を抑制することができる。
本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
上記実施形態では、積層体30に一つの凹部4を形成したが、二つ以上の凹部4を形成してもよい。
上記実施形態では、二層の絶縁体グリーンシート34,35を積層し、積層方向に重なる領域R1,R2を現像処理により一括で除去したが、三層以上の複数の絶縁体グリーンシートを積層し、積層方向に重なる三つ以上の複数の露光済み領域を現像処理により一括で除去してもよい。
領域R1を画定する工程及び領域R2を画定する工程では、絶縁体グリーンシート34及び絶縁体グリーンシート35を積層した際に、積層方向から見て、互いに同じ形状を有する領域R1及び領域R2が画定されてもよい。この場合、階段状ではない凹部4を形成することができる。すなわち、側面5a及び側面6aからなる凹部4の側面に、段差面が形成されない。このような形状の凹部4は、絶縁体グリーンシート34及び絶縁体グリーンシート35を積層後の一括した露光処理及び現像処理によっても形成することができる。しかしながら、凹部4の深い位置では、光が散乱して、十分な露光処理が行えない結果、凹部4の加工精度が低下する懼れがある。これに対して、本実施形態では、絶縁体グリーンシート34及び絶縁体グリーンシート35の積層前に一層ごとに露光処理が施されるので、凹部4が深い場合でも、凹部4の加工精度の低下を抑制することができる。
上記実施形態では、電子部品2と各電極パッド27とを各ワイヤ7によりワイヤボンディングするが、電子部品2は、底面6bと対向する面に電極を有し、例えば、はんだにより底面6bに表面実装されてもよい。
上記実施形態では、焼成後に電子部品2を凹部4に配置するが、焼成前に電子部品2を凹部4に配置してもよい。
1…電子部品パッケージ、2…電子部品、3…電子部品実装基板(多層基板)、4…凹部、30…積層体、34…絶縁体グリーンシート(第1シート)、35…絶縁体グリーンシート(第2シート)、36…基台積層体(基材)、R1,R2…領域。
Claims (6)
- 感光性材料を含む第1シートを露光し、現像処理により除去される第1領域を画定する工程と、
感光性材料を含む第2シートを露光し、現像処理により除去される第2領域を画定する工程と、
画定された前記第1領域及び前記第2領域が互いに重なるように、基材上に前記第1シート及び前記第2シートをこの順で積層し、積層体を形成する工程と、
前記積層体に現像処理を施すことにより、前記第1領域及び前記第2領域を除去し、凹部を形成する工程と、を含む、多層基板の製造方法。 - 前記第1領域を画定する工程及び前記第2領域を画定する工程では、前記第1シート及び前記第2シートを積層した際に、積層方向から見て、互いに異なる形状を有する前記第1領域及び前記第2領域を画定する、請求項1に記載の多層基板の製造方法。
- 前記積層体を形成する工程では、積層方向から見て、前記第1領域の全体が前記第2領域と重なるように、前記第1シート及び前記第2シートを積層する、請求項1又は2に記載の多層基板の製造方法。
- 前記凹部を形成する工程後に前記積層体を焼成する工程を更に含む、請求項1〜3のいずれか一項に記載の多層基板の製造方法。
- 前記積層体を積層方向にプレスする工程を更に含む、請求項1〜4のいずれか一項に記載の多層基板の製造方法。
- 請求項1〜5のいずれか一項に記載の多層基板の製造方法により多層基板を製造する工程と、
前記凹部内に電子部品を配置する工程と、を含む、電子部品パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018091245A JP2019197819A (ja) | 2018-05-10 | 2018-05-10 | 多層基板の製造方法及び電子部品パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018091245A JP2019197819A (ja) | 2018-05-10 | 2018-05-10 | 多層基板の製造方法及び電子部品パッケージの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019197819A true JP2019197819A (ja) | 2019-11-14 |
Family
ID=68538015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018091245A Pending JP2019197819A (ja) | 2018-05-10 | 2018-05-10 | 多層基板の製造方法及び電子部品パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019197819A (ja) |
-
2018
- 2018-05-10 JP JP2018091245A patent/JP2019197819A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008205073A (ja) | セラミックコンデンサ | |
JP2009206110A (ja) | 電子部品 | |
JP6870427B2 (ja) | 電子部品 | |
JP3683891B2 (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
JP2019197819A (ja) | 多層基板の製造方法及び電子部品パッケージの製造方法 | |
JP4372493B2 (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
TWI481321B (zh) | Electronic parts and manufacturing methods thereof | |
JP5585576B2 (ja) | 電子部品の製造方法 | |
CN112466653B (zh) | 电子部件的制造方法 | |
JPWO2014125930A1 (ja) | セラミック電子部品およびその製造方法 | |
CN115116737A (zh) | 层叠线圈部件的制造方法 | |
JP7182856B2 (ja) | 配線基板及びその製造方法 | |
JP6667184B2 (ja) | 配線基板の製造方法 | |
JP4205050B2 (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
US20220293332A1 (en) | Method for manufacturing multilayer coil component | |
JP4205049B2 (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
JP7498680B2 (ja) | 配線基板 | |
JP4573025B2 (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
US20140138132A1 (en) | Printed circuit board and manufacturing method thereof | |
JP4205045B2 (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
JP6844333B2 (ja) | 積層コイル部品の製造方法 | |
JP2008010674A (ja) | 電子部品の製造方法及び電子部品 | |
JP2005039071A (ja) | セラミック積層デバイスの製造方法 | |
JP2022138107A (ja) | 積層コイル部品の製造方法 | |
JP2019197774A (ja) | 積層電子部品の製造方法 |