JP2019193308A - R−2rラダー抵抗回路、ラダー抵抗型d/a変換回路、及び半導体装置 - Google Patents
R−2rラダー抵抗回路、ラダー抵抗型d/a変換回路、及び半導体装置 Download PDFInfo
- Publication number
- JP2019193308A JP2019193308A JP2019145795A JP2019145795A JP2019193308A JP 2019193308 A JP2019193308 A JP 2019193308A JP 2019145795 A JP2019145795 A JP 2019145795A JP 2019145795 A JP2019145795 A JP 2019145795A JP 2019193308 A JP2019193308 A JP 2019193308A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ladder
- resistance
- switch
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
一例として図1に示すように、半導体装置10は、参照電位生成回路12、回路14A1〜14An、及びラダー抵抗型D/A変換回路16を含む。
上記第1実施形態では、フィードスルーノイズを抵抗素子R1及び抵抗素子R3で減衰させる場合を例示したが、本第2実施形態では、一対のCMOSスイッチを用いてフィードスルーノイズを減衰する場合について説明する。なお、以下では、説明の便宜上、上記第1実施形態で説明した構成部材については同一の符号を付して、その説明を省略する。
12 参照電位生成回路
12A 供給端子
14 回路
16,52 ラダー抵抗型D/A変換回路
18,54 R−2Rラダー抵抗回路
18A1 一端
20A 出力端子
24 入力端子
56 CMOSスイッチ対
58,60 ダミーCMOSスイッチ
R0,R1,R2,R3 抵抗素子
SW スイッチ
Claims (7)
- 入力端子に接続された第1端と、基準電位を生成する参照電位生成回路に接続された第2端と、出力端子に接続された第3端とをそれぞれ有する複数の切替接続部と、
前記入力端子と複数の前記第1端の間にそれぞれ接続された複数の第1抵抗素子と、
前記参照電位生成回路と複数の前記第2端の間にそれぞれ接続された複数の第2抵抗素子と、
前記出力端子と複数の前記第3端の間にそれぞれ接続された複数の第3抵抗素子と、
を備えたR−2Rラダー抵抗回路。 - 前記複数の切替接続部の各々は、制御信号に応じて前記第3端を前記第1端と前記第2端とに切り替えて接続する請求項1に記載のR−2Rラダー抵抗回路。
- 前記複数の切替接続部の各々は、制御信号に応じて、前記第3端を前記第2端に接続せずに前記第1端に接続することで前記第3抵抗素子が前記第1抵抗素子に電気的に接続される第1接続状態と、第3端を前記第1端に接続せずに前記第2端に接続することで前記第3抵抗素子が前記第2抵抗素子に電気的に接続される第2接続状態を切り替える請求項1または請求項2に記載のR−2Rラダー抵抗回路。
- 前記複数の切替接続部の各々は、複数のCMOSスイッチを有する請求項3に記載のR−2Rラダー抵抗回路。
- 前記複数の切替接続部の各々は、
前記第1端と前記第3端との間に接続され、前記第1接続状態と前記第2接続状態とを切り替える第1CMOSスイッチと、
前記第2端と前記第3端との間に接続され、前記第1接続状態と前記第2接続状態とを切り替える第2CMOSスイッチと、
前記第1CMOSスイッチと前記第1端との間に接続され、ソース及びドレイン間が短絡され、前記第1CMOSスイッチと相反するスイッチング動作を行う第3CMOSスイッチと、
前記第2CMOSスイッチと前記第2端との間に接続され、ソース及びドレイン間が短絡され、前記第2CMOSスイッチと相反するスイッチング動作を行う第4CMOSスイッチと、
を有する請求項3または請求項4に記載のR−2Rラダー抵抗回路。 - 請求項1から請求項5の何れか1項に記載のR−2Rラダー抵抗回路と、
前記出力端子に接続された演算増幅器と、
を備えたラダー抵抗型D/A変換回路。 - 請求項6に記載のラダー抵抗型D/A変換回路と、
前記ラダー抵抗型D/A変換回路に前記基準電位を供給する前記参照電位生成回路と、
を備えた半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019145795A JP6785350B2 (ja) | 2019-08-07 | 2019-08-07 | R−2rラダー抵抗回路、ラダー抵抗型d/a変換回路、及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019145795A JP6785350B2 (ja) | 2019-08-07 | 2019-08-07 | R−2rラダー抵抗回路、ラダー抵抗型d/a変換回路、及び半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015068566A Division JP6767732B2 (ja) | 2015-03-30 | 2015-03-30 | R−2rラダー抵抗回路、ラダー抵抗型d/a変換回路、及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019193308A true JP2019193308A (ja) | 2019-10-31 |
JP6785350B2 JP6785350B2 (ja) | 2020-11-18 |
Family
ID=68390866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019145795A Active JP6785350B2 (ja) | 2019-08-07 | 2019-08-07 | R−2rラダー抵抗回路、ラダー抵抗型d/a変換回路、及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6785350B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112020005128T5 (de) | 2019-10-24 | 2022-07-21 | Sony Semiconductor Solutions Corporation | Abbildungsvorrichtung |
-
2019
- 2019-08-07 JP JP2019145795A patent/JP6785350B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112020005128T5 (de) | 2019-10-24 | 2022-07-21 | Sony Semiconductor Solutions Corporation | Abbildungsvorrichtung |
Also Published As
Publication number | Publication date |
---|---|
JP6785350B2 (ja) | 2020-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6767732B2 (ja) | R−2rラダー抵抗回路、ラダー抵抗型d/a変換回路、及び半導体装置 | |
US6714151B2 (en) | A/D converter | |
US5119095A (en) | D/a converter for minimizing nonlinear error | |
US4843394A (en) | Digital-to-analog converter with no offset-induced errors | |
US8937568B2 (en) | D/A converter | |
JP4140528B2 (ja) | A/d変換装置 | |
JP6785350B2 (ja) | R−2rラダー抵抗回路、ラダー抵抗型d/a変換回路、及び半導体装置 | |
JPH06303060A (ja) | ゲインコントロールアンプ回路 | |
US9621181B2 (en) | Digital to analog converter with output impedance compensation | |
KR20020059803A (ko) | 디지털/아날로그 변환기 | |
US6963238B2 (en) | Level shift circuit | |
JP3657580B2 (ja) | 段階的0データ検出ミュート回路 | |
WO2010137095A1 (ja) | 抵抗型デジタル/アナログ変換器 | |
JP6808990B2 (ja) | 半導体物理量センサ装置 | |
US4641131A (en) | Circuit arrangement for converting a digital input signal into an analog output signal | |
US6825717B2 (en) | Feedback network and amplifier and/or converter circuit with a feedback network | |
US20110204869A1 (en) | Calibration circuit | |
US6825718B2 (en) | Impedance matching circuit | |
JP3551200B2 (ja) | デジタル/アナログ変換回路 | |
US7183806B2 (en) | Output circuit | |
JPH09232961A (ja) | D/a変換器 | |
US20240072820A1 (en) | Multi-Bit Voltage-to-Delay Conversion in Data Converter Circuitry | |
JP2000151404A (ja) | ディジタル/アナログ変換回路 | |
JP4767051B2 (ja) | 利得可変増幅器 | |
JPH02202227A (ja) | D―a変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201026 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6785350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |