JP2019192264A - 省電力指向cpu電力グリッド設計 - Google Patents
省電力指向cpu電力グリッド設計 Download PDFInfo
- Publication number
- JP2019192264A JP2019192264A JP2019105472A JP2019105472A JP2019192264A JP 2019192264 A JP2019192264 A JP 2019192264A JP 2019105472 A JP2019105472 A JP 2019105472A JP 2019105472 A JP2019105472 A JP 2019105472A JP 2019192264 A JP2019192264 A JP 2019192264A
- Authority
- JP
- Japan
- Prior art keywords
- power
- subsystem
- cache memory
- memory
- soc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/62—Details of cache specific to multiprocessor cache arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0038—System on Chip
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Power Sources (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[C1]
装置であって、
少なくとも1つのシステムオンチップ(SoC)メモリと、少なくとも1つのキャッシュメモリとを備える複数のメモリユニットと、
前記少なくとも1つのSoCメモリに結合された第1のサブシステムと、ここにおいて、前記少なくとも1つのSoCメモリは、第1の電力領域に関連付けられる、
前記少なくとも1つのキャッシュメモリに結合された第2のサブシステムと、ここにおいて、前記少なくとも1つのキャッシュメモリは、第2の電力領域に関連付けられる、 を備える装置。
[C2]
前記第2のサブシステムは、中央処理ユニット(CPU)サブシステムである、C1に記載の装置。
[C3]
前記少なくとも1つのキャッシュメモリは、レベル2(L2)キャッシュメモリを備える、C2に記載の装置。
[C4]
前記CPUサブシステムは、1つ以上のプロセッサクラスタを備え、前記L2キャッシュメモリは、前記1つ以上のプロセッサクラスタのうちの1つに結合される、C3に記載の装置。
[C5]
前記少なくとも1つのキャッシュメモリは、レベル1(L1)キャッシュメモリを備え、前記CPUサブシステムは、複数のプロセッサを備え、前記L1キャッシュメモリは、前記複数のプロセッサのうちの1つに結合される、C2に記載の装置。
[C6]
前記第1のサブシステムは、第1の論理回路を備える、ここで、前記第1の論理回路は、第3の電力領域に関連付けられる、C1に記載の装置。
[C7]
前記第2のサブシステムは、第2の論理回路を備える、ここで、前記第2の論理回路は、前記第2の電力領域に関連付けられる、C6に記載の装置。
[C8]
前記第1のサブシステム及び前記第2のサブシステムは、SoC上に存在する、C1に記載の装置。
[C9]
第1の電源及び第2の電源を更に備える、ここにおいて、前記第1の電源は、前記第1の電力領域に電力を供給するように構成され、前記第2の電源は、前記第2の電力領域に電力を供給するように構成される、C1に記載の装置。
[C10]
ワイヤレスローカルエリアネットワーク(WLAN)無線周波数(RF)構成要素を更に備える、ここにおいて、前記複数のメモリユニットは、低電力DDR(LPDDR)を更に備え、前記第1の電源は、前記LPDDR又は前記WLAN RF構成要素のうちの少なくとも1つに電力を供給するように更に構成され、C9に記載の装置。
[C11]
前記第2の電力領域は、前記第2のサブシステムが低電力モードに入ったときに、前記少なくとも1つのキャッシュメモリにデータを保持するのに必要とされる最小電圧を保つ、C1に記載の装置。
[C12]
電力グリッドを供給する方法であって、
少なくとも1つのシステムオンチップ(SoC)メモリに第1の電力領域を設けることと、ここで、前記少なくとも1つのSoCメモリは、第1のサブシステムに結合される、 少なくとも1つのキャッシュメモリに第2の電力領域を設けることと、ここで、前記少なくとも1つのキャッシュメモリは、第2のサブシステムに結合される、
を備える方法。
[C13]
前記第2のサブシステムは、中央処理ユニット(CPU)サブシステムである、C12に記載の方法。
[C14]
前記少なくとも1つのキャッシュメモリは、レベル2(L2)キャッシュメモリを備える、C13に記載の方法。
[C15]
前記CPUサブシステムは、1つ以上のプロセッサクラスタを備え、前記L2キャッシュメモリは、前記1つ以上のプロセッサクラスタのうちの1つに結合される、C14に記載の方法。
[C16]
前記少なくとも1つのキャッシュメモリは、レベル1(L1)キャッシュメモリを備え、前記CPUサブシステムは、複数のプロセッサを備え、前記L1キャッシュメモリは、前記複数のプロセッサのうちの1つに結合される、C13に記載の方法。
[C17]
前記第1のサブシステムは、第1の論理回路を備え、前記方法は、前記第1の論理回路に第3の電力領域を設けることを更に備える、C12に記載の方法。
[C18]
前記第2のサブシステムは、第2の論理回路を備え、前記方法は、前記第2の論理回路に前記第2の電力領域を設けることを更に備える、C17に記載の方法。
[C19]
前記第1のサブシステム及び前記第2のサブシステムは、SoC上に存在する、C12に記載の方法。
[C20]
第1の電源は、前記第1の電力領域に電力を供給するように構成され、第2の電源は、前記第2の電力領域に電力を供給するように構成される、C12に記載の方法。
[C21]
前記第1の電源は、低電力DDR(LPDDR)又はワイヤレスローカルエリアネットワーク(WLAN)無線周波数(RF)構成要素のうちの少なくとも1つに電力を供給するように更に構成される、C20に記載の方法。
[C22]
電力グリッドを供給するための装置であって、
少なくとも1つのシステムオンチップ(SoC)メモリに第1の電力領域を設けるための手段と、ここで、前記少なくとも1つのSoCメモリは、第1のサブシステムに結合される、
少なくとも1つのキャッシュメモリに第2の電力領域を設けるための手段と、ここで、前記少なくとも1つのキャッシュメモリは、第2のサブシステムに結合される、
を備える装置。
[C23]
前記第2のサブシステムは、中央処理ユニット(CPU)サブシステムである、C22に記載の装置。
[C24]
前記少なくとも1つのキャッシュメモリは、レベル2(L2)キャッシュメモリを備える、C23に記載の装置。
[C25]
前記CPUサブシステムは、1つ以上のプロセッサクラスタを備え、前記L2キャッシュメモリは、前記1つ以上のプロセッサクラスタのうちの1つに結合される、C24に記載の装置。
[C26]
前記少なくとも1つのキャッシュメモリは、レベル1(L1)キャッシュメモリを備え、前記CPUサブシステムは、複数のプロセッサを備え、前記L1キャッシュメモリは、前記複数のプロセッサのうちの1つに結合される、C23に記載の装置。
[C27]
前記第1のサブシステムは、第1の論理回路を備え、前記装置は、前記第1の論理回路に第3の電力領域を設けるための手段を更に備える、C22に記載の装置。
[C28]
前記第2のサブシステムは、第2の論理回路を備え、前記少なくとも1つのキャッシュメモリに前記第2の電力領域を設けるための前記手段は、前記第2の論理回路に前記第2の電力領域を設けるように更に構成される、C27に記載の装置。
[C29]
前記第1のサブシステム及び前記第2のサブシステムは、SoC上に存在する、C22に記載の装置。
[C30]
前記第1の電力領域を設けるための前記手段は、前記第1の電力領域に電力を供給するように構成された第1の電源を備え、前記第2の電力領域を設けるための前記手段は、前記第2の電力領域に電力を供給するように構成された第2の電源を備える、C22に記載の装置。
Claims (30)
- 装置であって、
少なくとも1つのシステムオンチップ(SoC)メモリと、少なくとも1つのキャッシュメモリとを備える複数のメモリユニットと、
前記少なくとも1つのSoCメモリに結合された第1のサブシステムと、ここにおいて、前記少なくとも1つのSoCメモリは、第1の電力領域に関連付けられる、
前記少なくとも1つのキャッシュメモリに結合された第2のサブシステムと、ここにおいて、前記少なくとも1つのキャッシュメモリは、第2の電力領域に関連付けられる、 を備える装置。 - 前記第2のサブシステムは、中央処理ユニット(CPU)サブシステムである、請求項1に記載の装置。
- 前記少なくとも1つのキャッシュメモリは、レベル2(L2)キャッシュメモリを備える、請求項2に記載の装置。
- 前記CPUサブシステムは、1つ以上のプロセッサクラスタを備え、前記L2キャッシュメモリは、前記1つ以上のプロセッサクラスタのうちの1つに結合される、請求項3に記載の装置。
- 前記少なくとも1つのキャッシュメモリは、レベル1(L1)キャッシュメモリを備え、前記CPUサブシステムは、複数のプロセッサを備え、前記L1キャッシュメモリは、前記複数のプロセッサのうちの1つに結合される、請求項2に記載の装置。
- 前記第1のサブシステムは、第1の論理回路を備える、ここで、前記第1の論理回路は、第3の電力領域に関連付けられる、請求項1に記載の装置。
- 前記第2のサブシステムは、第2の論理回路を備える、ここで、前記第2の論理回路は、前記第2の電力領域に関連付けられる、請求項6に記載の装置。
- 前記第1のサブシステム及び前記第2のサブシステムは、SoC上に存在する、請求項1に記載の装置。
- 第1の電源及び第2の電源を更に備える、ここにおいて、前記第1の電源は、前記第1の電力領域に電力を供給するように構成され、前記第2の電源は、前記第2の電力領域に電力を供給するように構成される、請求項1に記載の装置。
- ワイヤレスローカルエリアネットワーク(WLAN)無線周波数(RF)構成要素を更に備える、ここにおいて、前記複数のメモリユニットは、低電力DDR(LPDDR)を更に備え、前記第1の電源は、前記LPDDR又は前記WLAN RF構成要素のうちの少なくとも1つに電力を供給するように更に構成され、請求項9に記載の装置。
- 前記第2の電力領域は、前記第2のサブシステムが低電力モードに入ったときに、前記少なくとも1つのキャッシュメモリにデータを保持するのに必要とされる最小電圧を保つ、請求項1に記載の装置。
- 電力グリッドを供給する方法であって、
少なくとも1つのシステムオンチップ(SoC)メモリに第1の電力領域を設けることと、ここで、前記少なくとも1つのSoCメモリは、第1のサブシステムに結合される、 少なくとも1つのキャッシュメモリに第2の電力領域を設けることと、ここで、前記少なくとも1つのキャッシュメモリは、第2のサブシステムに結合される、
を備える方法。 - 前記第2のサブシステムは、中央処理ユニット(CPU)サブシステムである、請求項12に記載の方法。
- 前記少なくとも1つのキャッシュメモリは、レベル2(L2)キャッシュメモリを備える、請求項13に記載の方法。
- 前記CPUサブシステムは、1つ以上のプロセッサクラスタを備え、前記L2キャッシュメモリは、前記1つ以上のプロセッサクラスタのうちの1つに結合される、請求項14に記載の方法。
- 前記少なくとも1つのキャッシュメモリは、レベル1(L1)キャッシュメモリを備え、前記CPUサブシステムは、複数のプロセッサを備え、前記L1キャッシュメモリは、前記複数のプロセッサのうちの1つに結合される、請求項13に記載の方法。
- 前記第1のサブシステムは、第1の論理回路を備え、前記方法は、前記第1の論理回路に第3の電力領域を設けることを更に備える、請求項12に記載の方法。
- 前記第2のサブシステムは、第2の論理回路を備え、前記方法は、前記第2の論理回路に前記第2の電力領域を設けることを更に備える、請求項17に記載の方法。
- 前記第1のサブシステム及び前記第2のサブシステムは、SoC上に存在する、請求項12に記載の方法。
- 第1の電源は、前記第1の電力領域に電力を供給するように構成され、第2の電源は、前記第2の電力領域に電力を供給するように構成される、請求項12に記載の方法。
- 前記第1の電源は、低電力DDR(LPDDR)又はワイヤレスローカルエリアネットワーク(WLAN)無線周波数(RF)構成要素のうちの少なくとも1つに電力を供給するように更に構成される、請求項20に記載の方法。
- 電力グリッドを供給するための装置であって、
少なくとも1つのシステムオンチップ(SoC)メモリに第1の電力領域を設けるための手段と、ここで、前記少なくとも1つのSoCメモリは、第1のサブシステムに結合される、
少なくとも1つのキャッシュメモリに第2の電力領域を設けるための手段と、ここで、前記少なくとも1つのキャッシュメモリは、第2のサブシステムに結合される、
を備える装置。 - 前記第2のサブシステムは、中央処理ユニット(CPU)サブシステムである、請求項22に記載の装置。
- 前記少なくとも1つのキャッシュメモリは、レベル2(L2)キャッシュメモリを備える、請求項23に記載の装置。
- 前記CPUサブシステムは、1つ以上のプロセッサクラスタを備え、前記L2キャッシュメモリは、前記1つ以上のプロセッサクラスタのうちの1つに結合される、請求項24に記載の装置。
- 前記少なくとも1つのキャッシュメモリは、レベル1(L1)キャッシュメモリを備え、前記CPUサブシステムは、複数のプロセッサを備え、前記L1キャッシュメモリは、前記複数のプロセッサのうちの1つに結合される、請求項23に記載の装置。
- 前記第1のサブシステムは、第1の論理回路を備え、前記装置は、前記第1の論理回路に第3の電力領域を設けるための手段を更に備える、請求項22に記載の装置。
- 前記第2のサブシステムは、第2の論理回路を備え、前記少なくとも1つのキャッシュメモリに前記第2の電力領域を設けるための前記手段は、前記第2の論理回路に前記第2の電力領域を設けるように更に構成される、請求項27に記載の装置。
- 前記第1のサブシステム及び前記第2のサブシステムは、SoC上に存在する、請求項22に記載の装置。
- 前記第1の電力領域を設けるための前記手段は、前記第1の電力領域に電力を供給するように構成された第1の電源を備え、前記第2の電力領域を設けるための前記手段は、前記第2の電力領域に電力を供給するように構成された第2の電源を備える、請求項22に記載の装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IN5180/CHE/2015 | 2015-09-28 | ||
IN5180CH2015 | 2015-09-28 | ||
US15/173,004 US9658671B2 (en) | 2015-09-28 | 2016-06-03 | Power-aware CPU power grid design |
US15/173,004 | 2016-06-03 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018515778A Division JP6567769B2 (ja) | 2015-09-28 | 2016-09-13 | 省電力指向cpu電力グリッド設計 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019192264A true JP2019192264A (ja) | 2019-10-31 |
Family
ID=58409235
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018515778A Active JP6567769B2 (ja) | 2015-09-28 | 2016-09-13 | 省電力指向cpu電力グリッド設計 |
JP2019105472A Pending JP2019192264A (ja) | 2015-09-28 | 2019-06-05 | 省電力指向cpu電力グリッド設計 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018515778A Active JP6567769B2 (ja) | 2015-09-28 | 2016-09-13 | 省電力指向cpu電力グリッド設計 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9658671B2 (ja) |
EP (1) | EP3356910B1 (ja) |
JP (2) | JP6567769B2 (ja) |
KR (1) | KR101910999B1 (ja) |
CN (1) | CN108139791B (ja) |
WO (1) | WO2017058509A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2662394C2 (ru) * | 2013-12-23 | 2018-07-25 | Интел Корпорейшн | Инструкция и логика для доступа к памяти в кластерной машине широкого исполнения |
US10466766B2 (en) * | 2017-11-09 | 2019-11-05 | Qualcomm Incorporated | Grouping central processing unit memories based on dynamic clock and voltage scaling timing to improve dynamic/leakage power using array power multiplexers |
US11803472B2 (en) | 2021-07-30 | 2023-10-31 | Qualcomm Incorporated | Integrated circuits (IC) employing subsystem shared cache memory for facilitating extension of low-power island (LPI) memory and related methods |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007305106A (ja) * | 2006-05-10 | 2007-11-22 | Marvell World Trade Ltd | 高電力プロセッサ及び低電力プロセッサ並びにスレッド転送を伴うシステム |
JP2010086030A (ja) * | 2008-09-29 | 2010-04-15 | Hitachi Ltd | 情報処理装置 |
JP2015064676A (ja) * | 2013-09-24 | 2015-04-09 | 株式会社東芝 | 情報処理装置、半導体装置、情報処理方法およびプログラム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6792551B2 (en) | 2001-11-26 | 2004-09-14 | Intel Corporation | Method and apparatus for enabling a self suspend mode for a processor |
US6976181B2 (en) | 2001-12-20 | 2005-12-13 | Intel Corporation | Method and apparatus for enabling a low power mode for a processor |
US7028196B2 (en) | 2002-12-13 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | System, method and apparatus for conserving power consumed by a system having a processor integrated circuit |
US8335122B2 (en) | 2007-11-21 | 2012-12-18 | The Regents Of The University Of Michigan | Cache memory system for a data processing apparatus |
US9411390B2 (en) | 2008-02-11 | 2016-08-09 | Nvidia Corporation | Integrated circuit device having power domains and partitions based on use case power optimization |
US8601302B2 (en) * | 2009-06-22 | 2013-12-03 | Amazon Technologies, Inc. | Processor system in low power state retention mode with linear regulator off and switch regulator low in power management IC |
US20110103391A1 (en) | 2009-10-30 | 2011-05-05 | Smooth-Stone, Inc. C/O Barry Evans | System and method for high-performance, low-power data center interconnect fabric |
US8977817B2 (en) | 2012-09-28 | 2015-03-10 | Apple Inc. | System cache with fine grain power management |
US9405357B2 (en) * | 2013-04-01 | 2016-08-02 | Advanced Micro Devices, Inc. | Distribution of power gating controls for hierarchical power domains |
JP6135276B2 (ja) * | 2013-04-23 | 2017-05-31 | 富士通株式会社 | ストレージ装置、制御装置、および制御プログラム |
US10523585B2 (en) * | 2014-12-19 | 2019-12-31 | Amazon Technologies, Inc. | System on a chip comprising multiple compute sub-systems |
-
2016
- 2016-06-03 US US15/173,004 patent/US9658671B2/en active Active
- 2016-09-13 EP EP16770168.9A patent/EP3356910B1/en active Active
- 2016-09-13 WO PCT/US2016/051470 patent/WO2017058509A1/en active Application Filing
- 2016-09-13 KR KR1020187012231A patent/KR101910999B1/ko active IP Right Grant
- 2016-09-13 CN CN201680056610.0A patent/CN108139791B/zh active Active
- 2016-09-13 JP JP2018515778A patent/JP6567769B2/ja active Active
-
2019
- 2019-06-05 JP JP2019105472A patent/JP2019192264A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007305106A (ja) * | 2006-05-10 | 2007-11-22 | Marvell World Trade Ltd | 高電力プロセッサ及び低電力プロセッサ並びにスレッド転送を伴うシステム |
JP2010086030A (ja) * | 2008-09-29 | 2010-04-15 | Hitachi Ltd | 情報処理装置 |
JP2015064676A (ja) * | 2013-09-24 | 2015-04-09 | 株式会社東芝 | 情報処理装置、半導体装置、情報処理方法およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
KR101910999B1 (ko) | 2018-10-23 |
WO2017058509A1 (en) | 2017-04-06 |
KR20180051648A (ko) | 2018-05-16 |
JP2018536214A (ja) | 2018-12-06 |
CN108139791A (zh) | 2018-06-08 |
BR112018006274A2 (pt) | 2018-10-16 |
CN108139791B (zh) | 2020-07-03 |
US9658671B2 (en) | 2017-05-23 |
EP3356910A1 (en) | 2018-08-08 |
EP3356910B1 (en) | 2021-06-02 |
JP6567769B2 (ja) | 2019-08-28 |
US20170090539A1 (en) | 2017-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101320289B (zh) | 提高多内核处理器性能的方法、系统和装置 | |
US9223383B2 (en) | Guardband reduction for multi-core data processor | |
TWI469045B (zh) | 透過多域處理器之非核心域來控制核心域的運作頻率之技術 | |
CN110109527B (zh) | 动态电压裕度恢复 | |
JP2019192264A (ja) | 省電力指向cpu電力グリッド設計 | |
CN104049715A (zh) | 平台不可知的功率管理 | |
US9477409B2 (en) | Accelerating boot time zeroing of memory based on non-volatile memory (NVM) technology | |
KR20120082836A (ko) | 복수의 회로들에서의 성능 파라미터들 조정 | |
JP7014778B2 (ja) | 動的信頼性品質モニタリング | |
JP2018506111A (ja) | 計算要素がアクティブであるときのシステム低電力状態有効化 | |
AU2017247094A1 (en) | Enhanced dynamic clock and voltage scaling (DCVS) scheme | |
US9772678B2 (en) | Utilization of processor capacity at low operating frequencies | |
US20160147577A1 (en) | System and method for adaptive thread control in a portable computing device (pcd) | |
US9760145B2 (en) | Saving the architectural state of a computing device using sectors | |
US20140059371A1 (en) | Power management of multiple compute units sharing a cache | |
US11791819B2 (en) | Low power flip-flop with reduced parasitic capacitance | |
JP2021177367A (ja) | プロセッサアイドル時間のインテリジェント予測装置及び方法 | |
US9471132B2 (en) | Techniques for putting platform subsystems into a lower power state in parallel | |
CN113093581A (zh) | 双边沿触发mux-d扫描触发器 | |
US9317100B2 (en) | Accelerated cache rinse when preparing a power state transition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190701 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200714 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210323 |