JP2019165395A - Central processing device - Google Patents

Central processing device Download PDF

Info

Publication number
JP2019165395A
JP2019165395A JP2018052994A JP2018052994A JP2019165395A JP 2019165395 A JP2019165395 A JP 2019165395A JP 2018052994 A JP2018052994 A JP 2018052994A JP 2018052994 A JP2018052994 A JP 2018052994A JP 2019165395 A JP2019165395 A JP 2019165395A
Authority
JP
Japan
Prior art keywords
circuit
current
detection
short
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018052994A
Other languages
Japanese (ja)
Other versions
JP7065658B2 (en
Inventor
和輝 那谷
Kazuki Natani
和輝 那谷
正裕 石原
Masahiro Ishihara
正裕 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018052994A priority Critical patent/JP7065658B2/en
Publication of JP2019165395A publication Critical patent/JP2019165395A/en
Application granted granted Critical
Publication of JP7065658B2 publication Critical patent/JP7065658B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To obtain a central processing device which can reduce a required time to detect the short-circuit of a transmission line.SOLUTION: A central processing device 1, which supplies power supply to a terminal through two transmission lines, transmits a control signal in a voltage mode and receives the response signal of a constant width from a terminal in a current mode, includes: a current detection circuit 11 which detects a current flowing through the terminal through the transmission line; a short-circuit detection circuit 12 which, based on the detection result by the current detection circuit 11, determines the existence or non-existence of a short-circuit in the two transmission lines; and a current cutoff circuit 13 which, when the short-circuit detection circuit 12 detects a short-circuit, cuts off the current flowing through the transmission line. The short-circuit detection circuit 12 includes: a filter circuit 121 which, when a detection result input from the current detection circuit 11 does not indicate a response signal from the terminal, outputs the detection result; and a comparison circuit which compares a detection result after filtering, which is output from the filter circuit 121, with a threshold.SELECTED DRAWING: Figure 2

Description

本発明は、被制御機器に対して2本の伝送線を介して給電を行いつつ制御信号を送信する中央処理装置に関する。   The present invention relates to a central processing unit that transmits a control signal while supplying power to a controlled device via two transmission lines.

被制御機器を制御する制御装置が、被制御機器に対して2本の伝送線を介して給電を行いつつ制御信号を送信する信号伝送方式は、照明機器の制御などに用いられる(例えば、特許文献1)。このような信号伝送方式を使用して照明機器の制御を行う場合、照明機器を制御する制御装置は、制御信号を電圧モードで照明機器へ送信する。一方、照明機器が制御装置へ信号を送信する場合、照明機器は、信号を電流モードで制御装置へ送信する。   A signal transmission method in which a control device that controls a controlled device transmits a control signal while supplying power to the controlled device via two transmission lines is used for controlling lighting devices (for example, patents). Reference 1). When controlling a lighting device using such a signal transmission method, a control device that controls the lighting device transmits a control signal to the lighting device in a voltage mode. On the other hand, when the lighting device transmits a signal to the control device, the lighting device transmits the signal to the control device in the current mode.

上記の信号伝送方式では伝送線間が短絡すると大きな電流が流れ、この状態が長く続くと部品が焼損に至るという問題がある。そのため、短絡が発生した場合にこれを検出して電流を遮断する保護機能が設けられている。   In the above signal transmission system, there is a problem that a large current flows when the transmission lines are short-circuited, and if this state continues for a long time, the parts are burnt. Therefore, when a short circuit occurs, a protection function is provided to detect this and interrupt the current.

特許文献1に記載の信号伝送システムでは、被制御機器である端末器が制御機器である中央制御装置へ送信する信号に短絡検出用のビットを設け、このビットの状態を確認することにより中央制御装置が伝送線の短絡を検出する。   In the signal transmission system described in Patent Document 1, a bit for short-circuit detection is provided in a signal transmitted from a terminal device as a controlled device to a central control device as a control device, and the central control is performed by checking the state of this bit. The device detects a short circuit in the transmission line.

特開平3−285429号公報JP-A-3-285429

特許文献1に記載の発明では、短絡検出用のビットを信号区間の先頭に配置することにより、伝送線が短絡してから短絡を検出するまでの所要時間の短縮化を実現している。しかしながら、部品保護の観点より、短絡発生を検出するまでの所要時間のさらなる短縮化が望まれている。また、特許文献1に記載の発明では、短絡検出用のビットが割り当てられている区間で短絡を検出するため、短絡が発生するタイミングによっては次の短絡検出用ビットまでの時間が長くなり、短絡の検出が遅くなるという問題があった。   In the invention described in Patent Document 1, a short-circuit detection bit is arranged at the head of a signal section, thereby reducing the time required from when the transmission line is short-circuited until the short-circuit is detected. However, from the viewpoint of component protection, it is desired to further shorten the time required until the occurrence of a short circuit is detected. Further, in the invention described in Patent Document 1, since a short circuit is detected in a section where a short circuit detection bit is allocated, depending on the timing at which the short circuit occurs, the time until the next short circuit detection bit becomes longer. There was a problem of slow detection.

本発明は、上記に鑑みてなされたものであって、伝送線の短絡を検出するまでの所要時間を短縮することが可能な中央処理装置を得ることを目的とする。   The present invention has been made in view of the above, and an object of the present invention is to obtain a central processing unit capable of shortening the time required to detect a short circuit of a transmission line.

上述した課題を解決し、目的を達成するために、本発明にかかる発明は、2本の伝送線を介して端末器に給電を行うとともに制御信号を電圧モードで送信し、端末器からの一定幅の応答信号を電流モードで受信する中央処理装置である。中央処理装置は、伝送線を介して端末器に流れる電流を検出する電流検出回路と、電流検出回路による検出結果に基づいて、2本の伝送線の短絡の有無を判定する短絡検知回路と、短絡検知回路が短絡を検出すると、伝送線に流れる電流を遮断する電流遮断回路と、を備える。短絡検知回路は、電流検出回路から入力される検出結果が端末器からの応答信号を示すものではない場合に検出結果を出力するフィルタ回路と、フィルタ回路から出力されるフィルタリング後の検出結果をしきい値と比較する比較回路と、を備える。   In order to solve the above-described problems and achieve the object, the invention according to the present invention supplies power to the terminal device via two transmission lines and transmits a control signal in a voltage mode, so that a constant signal from the terminal device can be obtained. A central processing unit for receiving a response signal of width in a current mode. The central processing unit includes a current detection circuit that detects a current flowing through the transmission line via the transmission line, a short-circuit detection circuit that determines whether or not the two transmission lines are short-circuited based on a detection result by the current detection circuit, When the short circuit detection circuit detects a short circuit, a current interrupt circuit that interrupts the current flowing through the transmission line is provided. The short-circuit detection circuit includes a filter circuit that outputs a detection result when the detection result input from the current detection circuit does not indicate a response signal from the terminal, and a detection result after filtering output from the filter circuit. A comparison circuit for comparing with a threshold value.

本発明によれば、伝送線の短絡を検出するまでの所要時間を短縮することが可能な中央処理装置が得られる、という効果を奏する。   According to the present invention, there is an effect that a central processing unit capable of shortening the time required to detect a short circuit of a transmission line is obtained.

実施の形態1にかかる中処理装置を含んで構成される信号伝送システムの一例を示す図The figure which shows an example of the signal transmission system comprised including the intermediate | middle processing apparatus concerning Embodiment 1. FIG. 実施の形態1にかかる中央処理装置の構成例を示す図The figure which shows the structural example of the central processing unit concerning Embodiment 1. 実施の形態1にかかる中央処理装置と端末器の通信動作の第1の例を示す図The figure which shows the 1st example of the communication operation of the central processing unit concerning Embodiment 1, and a terminal device. 実施の形態1にかかる中央処理装置と端末器の通信動作の第2の例を示す図The figure which shows the 2nd example of the communication operation of the central processing unit concerning Embodiment 1, and a terminal device. 実施の形態1にかかる中央処理装置の回路構成の一例を示す図The figure which shows an example of the circuit structure of the central processing unit concerning Embodiment 1. 実施の形態2にかかる中央処理装置の回路構成の一例を示す図The figure which shows an example of the circuit structure of the central processing unit concerning Embodiment 2.

以下に、本発明の実施の形態にかかる中央処理装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。   Below, the central processing unit concerning embodiment of this invention is demonstrated in detail based on drawing. Note that the present invention is not limited to the embodiments.

実施の形態1.
図1は、本発明の実施の形態1にかかる中処理装置を含んで構成される信号伝送システムの一例を示す図である。
Embodiment 1 FIG.
FIG. 1 is a diagram illustrating an example of a signal transmission system configured to include the intermediate processing device according to the first exemplary embodiment of the present invention.

本実施の形態にかかる信号伝送システム100は、中央処理装置1と、複数の端末器2とを備え、照明システムを実現する。中央処理装置1と各端末器2は、伝送線saおよび伝送線sbの2本の伝送線を介して接続される。また、中央処理装置1は交流電源3に接続され、交流電源3から交流電力の供給を受ける。   A signal transmission system 100 according to the present embodiment includes a central processing unit 1 and a plurality of terminals 2 to realize an illumination system. The central processing unit 1 and each terminal device 2 are connected via two transmission lines, a transmission line sa and a transmission line sb. The central processing unit 1 is connected to an AC power source 3 and receives supply of AC power from the AC power source 3.

中央処理装置1は、伝送線saおよび伝送線sbを介して各端末器2に電力を供給するとともに、制御信号を送信して各端末器2を制御する。各端末器2には照明機器が接続され、各端末器2は、中央処理装置1から受信する制御信号の内容に従い、接続されている照明機器の点灯、消灯、発光量の調整などを行う。   The central processing unit 1 supplies electric power to each terminal device 2 via the transmission line sa and the transmission line sb, and controls each terminal device 2 by transmitting a control signal. Lighting devices are connected to each terminal device 2, and each terminal device 2 performs lighting and extinguishing of the connected lighting device, adjustment of the light emission amount, and the like according to the content of the control signal received from the central processing unit 1.

中央処理装置1は、端末器2を制御するための制御信号を、例えば±24Vの電圧モードで送信する。具体的には、中央処理装置1は、2本の伝送線の間の電位差が24Vとなるように各伝送線に直流電圧を印加し、印加する直流電圧の極性を、制御信号に含まれる各ビットの状態に合わせて反転させる。例えば、‘0’を表すビットを伝送する場合、中央処理装置1は、予め定められた一定時間、伝送線saに対する伝送線sbの電圧が+24Vとなるよう制御する。また、‘1’を表すビットを伝送する場合、中央処理装置1は、予め定められた一定時間、伝送線saに対する伝送線sbの電圧が−24Vとなるよう制御する。一方、端末器2の各々は、一定時間伝送線を短絡することにより、例えば100μsのパルス幅を持った電流モードの信号を生成して中央処理装置1に応答する。このような信号伝送方式を、以下の説明では2線式伝送方式と称する。   The central processing unit 1 transmits a control signal for controlling the terminal 2 in a voltage mode of ± 24V, for example. Specifically, the central processing unit 1 applies a DC voltage to each transmission line so that the potential difference between the two transmission lines is 24 V, and the polarity of the applied DC voltage is included in each control signal. Invert according to the bit state. For example, when transmitting a bit representing “0”, the central processing unit 1 performs control so that the voltage of the transmission line sb with respect to the transmission line sa becomes + 24V for a predetermined time. When transmitting a bit representing “1”, the central processing unit 1 controls the transmission line sb so that the voltage of the transmission line sb becomes −24 V for a predetermined time. On the other hand, each terminal device 2 responds to the central processing unit 1 by generating a current mode signal having a pulse width of, for example, 100 μs by short-circuiting the transmission line for a certain time. Such a signal transmission method is referred to as a two-wire transmission method in the following description.

図2は、実施の形態1にかかる中央処理装置1の構成例を示す図である。中央処理装置1は、電流検出回路11、短絡検知回路12、電流遮断回路13、ドライブ回路14、ブリッジ回路15、受信回路16および制御回路17を備える。短絡検知回路12はフィルタ回路121を備える。ブリッジ回路15は、定電流回路151を備える。   FIG. 2 is a diagram illustrating a configuration example of the central processing unit 1 according to the first embodiment. The central processing unit 1 includes a current detection circuit 11, a short circuit detection circuit 12, a current cutoff circuit 13, a drive circuit 14, a bridge circuit 15, a reception circuit 16, and a control circuit 17. The short circuit detection circuit 12 includes a filter circuit 121. The bridge circuit 15 includes a constant current circuit 151.

電流検出回路11は、電源から中央処理装置1を経由し、伝送線saおよび伝送線sbを介して端末器2に流れる電流の値を検出する。なお、電源電圧Vcc1は、図示を省略したコンバータが、図1に示した交流電源3より供給される交流電力を整流することにより生成される。   The current detection circuit 11 detects the value of the current flowing from the power source to the terminal device 2 via the central processing unit 1 and the transmission line sa and the transmission line sb. The power supply voltage Vcc1 is generated by a converter (not shown) rectifying AC power supplied from the AC power supply 3 shown in FIG.

短絡検知回路12は、電流検出回路11が検出した電流値に基づいて、伝送線の短絡検知、すなわち、伝送線が短絡しているか否かの判定を行う。短絡検知回路12が備えるフィルタ回路121は、電流検出回路11による検出結果を時間でフィルタし、一定の条件を満たさない検出結果が短絡検知動作で用いられないようにして誤検出を防止する。   Based on the current value detected by the current detection circuit 11, the short circuit detection circuit 12 detects a short circuit of the transmission line, that is, determines whether or not the transmission line is short-circuited. The filter circuit 121 included in the short circuit detection circuit 12 filters the detection result by the current detection circuit 11 by time, and prevents a detection result that does not satisfy a certain condition from being used in the short circuit detection operation.

電流遮断回路13は、制御回路17により制御され、短絡検知回路12が短絡を検知した場合に端末器2への電流供給を遮断する。   The current interruption circuit 13 is controlled by the control circuit 17, and interrupts the current supply to the terminal device 2 when the short circuit detection circuit 12 detects a short circuit.

ドライブ回路14は、制御回路17により制御され、端末器2へ伝送する電圧モードの制御信号を生成して出力する。具体的には、ドライブ回路14は、ブリッジ回路15のオン、オフ動作を切り替えることにより、ブリッジ回路15から出力される電圧モード信号の極性を切り替え、制御信号を生成する。   The drive circuit 14 is controlled by the control circuit 17 to generate and output a voltage mode control signal to be transmitted to the terminal device 2. Specifically, the drive circuit 14 switches the polarity of the voltage mode signal output from the bridge circuit 15 by switching the on / off operation of the bridge circuit 15 and generates a control signal.

ブリッジ回路15は、端末器2に対する電圧モード信号の出力および電力の供給を行う。ブリッジ回路15の定電流回路151は、中央処理装置1から端末器2に供給される電流を制限して一定値を超える電流が流れないようにする。   The bridge circuit 15 outputs a voltage mode signal and supplies power to the terminal device 2. The constant current circuit 151 of the bridge circuit 15 limits the current supplied from the central processing unit 1 to the terminal device 2 so that no current exceeding a certain value flows.

受信回路16は、端末器2から出力される電流モード信号を受信する。制御回路17は、電流遮断回路13およびドライブ回路14を制御することにより、端末器2へ送信する電圧モード信号の出力を制御する。また、制御回路17は、端末器2からの応答信号を受信回路16を介して受け取る。   The receiving circuit 16 receives a current mode signal output from the terminal device 2. The control circuit 17 controls the output of the voltage mode signal transmitted to the terminal device 2 by controlling the current cutoff circuit 13 and the drive circuit 14. The control circuit 17 receives a response signal from the terminal device 2 via the receiving circuit 16.

ここで、信号伝送システム100に適用される2線式伝送方式について、図3および図4を参照しながら説明する。図3は、実施の形態1にかかる中央処理装置1と端末器2の通信動作の第1の例を示す図であり、通常時の動作、すなわち、伝送線の短絡が発生しない場合の動作を示している。また、図4は、実施の形態1にかかる中央処理装置1と端末器2の通信動作の第2の例を示す図であり、伝送線の短絡が発生した場合の動作を示している。   Here, a two-wire transmission system applied to the signal transmission system 100 will be described with reference to FIGS. 3 and 4. FIG. 3 is a diagram illustrating a first example of communication operation between the central processing unit 1 and the terminal device 2 according to the first embodiment, and illustrates an operation in a normal state, that is, an operation in a case where a transmission line short-circuit does not occur. Show. FIG. 4 is a diagram illustrating a second example of the communication operation between the central processing unit 1 and the terminal device 2 according to the first embodiment, and illustrates an operation when a transmission line short circuit occurs.

図3および図4において、「下り伝送」と記載された下り伝送区間は、制御装置である中央処理装置1が被制御装置である端末器2に対して電圧モードの制御信号を伝送する区間であり、「上り伝送」と記載された上り伝送区間は、端末器2が中央処理装置1に対して電流モードの応答信号を伝送する区間である。下り伝送区間および上り伝送区間で構成される、制御フレームとも呼ばれる信号伝送区間は、「トレーラ」と記載されたトレーラ区間を挟んで繰り返される。すなわち、図示したトレーラ区間の後には次の制御フレームの下り伝送区間が現れる。   3 and 4, the downlink transmission section described as “downlink transmission” is a section in which the central processing unit 1 as the control device transmits a voltage mode control signal to the terminal device 2 as the controlled device. The uplink transmission section described as “uplink transmission” is a section in which the terminal 2 transmits a current mode response signal to the central processing unit 1. A signal transmission section, also called a control frame, composed of a downlink transmission section and an uplink transmission section is repeated across a trailer section described as “trailer”. That is, a downstream transmission section of the next control frame appears after the illustrated trailer section.

図3に示したように、下り伝送区間において、中央処理装置1は、端末器2に向けて送信する制御情報の各ビットの値に応じた時間で2本の伝送線の間の電位差の極性を反転させる。また、上り伝送区間において、中央処理装置1は、一定の周期で、予め定められた一定時間、一方の伝送線の電位が他方の伝送線の電位に対して+24Vとなるよう、2本の伝送線の間の電位差を制御することで、同期信号を生成する。なお、中央処理装置1は、下り伝送区間において、例えば、端末器2の識別情報および指示内容を示す制御情報を送信することで、識別情報に対応する端末器2を制御する。   As shown in FIG. 3, in the downlink transmission section, the central processing unit 1 determines the polarity of the potential difference between the two transmission lines in a time corresponding to the value of each bit of the control information transmitted to the terminal 2. Is reversed. In the upstream transmission section, the central processing unit 1 performs two transmissions so that the potential of one transmission line becomes +24 V with respect to the potential of the other transmission line for a predetermined period of time at a constant period. A synchronization signal is generated by controlling the potential difference between the lines. The central processing unit 1 controls the terminal 2 corresponding to the identification information, for example, by transmitting the identification information of the terminal 2 and the control information indicating the instruction content in the downlink transmission section.

端末器2は、中央処理装置1へ応答信号を送信する場合、同期信号に基づくタイミングで応答信号を生成する。なお、各応答信号のパルス幅は一定である。しかし、図4に示したように、伝送線が短絡した場合、電流が流れ続けるため、中央処理装置1は、端末器2からの応答信号を検出することができなくなる。また、上述したように、電流が流れ続けるため、部品が焼損する可能性がある。なお、短絡が発生した場合に流れる電流の値は、図2に示した定電流回路151の作用により一定の値を超えないように制限される。図4は、下り伝送区間において短絡が発生した場合の例を示しているが、上り伝送区間およびトレーラ区間で短絡が発生した場合も同様である。   When transmitting a response signal to the central processing unit 1, the terminal device 2 generates a response signal at a timing based on the synchronization signal. Note that the pulse width of each response signal is constant. However, as shown in FIG. 4, when the transmission line is short-circuited, the current continues to flow, and thus the central processing unit 1 cannot detect the response signal from the terminal device 2. In addition, as described above, since the current continues to flow, there is a possibility that the parts are burned out. Note that the value of the current that flows when a short circuit occurs is limited so as not to exceed a certain value by the action of the constant current circuit 151 shown in FIG. FIG. 4 shows an example in which a short circuit occurs in the downstream transmission section, but the same is true when a short circuit occurs in the upstream transmission section and the trailer section.

図5は、実施の形態1にかかる中央処理装置1の回路構成の一例を示す図である。なお、中央処理装置1が備える各回路を構成する回路要素および各回路要素の接続関係は、図5に示したものに限定されない。後述する各回路の動作が実現できるのであれば、回路を構成する回路要素の種類、数および接続関係が異なっていてもよい。   FIG. 5 is a diagram illustrating an example of a circuit configuration of the central processing unit 1 according to the first embodiment. In addition, the circuit element which comprises each circuit with which the central processing unit 1 is provided, and the connection relation of each circuit element are not limited to what was shown in FIG. As long as the operation of each circuit described below can be realized, the types, number, and connection relationships of circuit elements constituting the circuit may be different.

次に、図5に示した構成の中央処理装置1の動作について説明する。本実施の形態では、伝送線が短絡していない状態である定常時の動作、および、伝送線が短絡している状態である伝送線短絡時の動作のそれぞれについて、説明する。   Next, the operation of the central processing unit 1 having the configuration shown in FIG. 5 will be described. In the present embodiment, each of an operation at a steady state where the transmission line is not short-circuited and an operation when the transmission line is short-circuited where the transmission line is short-circuited will be described.

(定常時の中央処理装置1の動作)
制御回路17は、例えばマイクロコントローラで実現され、ポート制御によりドライブ回路14の端子aおよび端子bのオン、オフ制御を行う。具体的には、制御回路17は、ドライブ回路14の端子aおよび端子bの一方がHigh状態となり、他方がLow状態となるように制御する。これにより、ブリッジ回路15は伝送線出力電圧の正負を切替える。
(Operation of the central processing unit 1 during normal operation)
The control circuit 17 is realized by a microcontroller, for example, and performs on / off control of the terminal a and the terminal b of the drive circuit 14 by port control. Specifically, the control circuit 17 performs control so that one of the terminal a and the terminal b of the drive circuit 14 is in a high state and the other is in a low state. Thereby, the bridge circuit 15 switches between positive and negative of the transmission line output voltage.

例えば、制御回路17がドライブ回路14の端子aをHighに制御するとともに、端子bをLowに制御する。これにより、ブリッジ回路15のトランジスタQ1がONになり、トランジスタQ2がOFFになる。また、トランジスタQ4がOFFになり、トランジスタQ5がONになる。すなわち、伝送線saの出力端子(以下、出力端子saと称する場合がある)は、伝送線sbの出力端子(以下、出力端子sbと称する場合がある)の電位に対し+24Vの電圧になり、電流は電源電圧Vcc1から、抵抗R7、トランジスタ(FET:Field Effect Transistor)Q8、トランジスタQ1を経由し、伝送線saへ流れ出る。伝送線saへ流れた電流は、端末器2を経由後、トランジスタQ5、抵抗R14を経由してGNDへ流れる。   For example, the control circuit 17 controls the terminal a of the drive circuit 14 to High and controls the terminal b to Low. As a result, the transistor Q1 of the bridge circuit 15 is turned on and the transistor Q2 is turned off. Further, the transistor Q4 is turned off and the transistor Q5 is turned on. That is, the output terminal of the transmission line sa (hereinafter sometimes referred to as the output terminal sa) has a voltage of + 24V with respect to the potential of the output terminal of the transmission line sb (hereinafter sometimes referred to as the output terminal sb). The current flows from the power supply voltage Vcc1 to the transmission line sa via the resistor R7, the transistor (FET: Field Effect Transistor) Q8, and the transistor Q1. The current flowing through the transmission line sa flows through the terminal 2 and then through the transistor Q5 and the resistor R14 to GND.

一方、制御回路17がドライブ回路14の端子aをLowに制御するとともに、端子bをHighに制御した場合、上記の端子aがHighかつ端子bがLowの場合とは論理が逆になる。すなわち、ブリッジ回路15のトランジスタQ1がOFFになり、トランジスタQ2がONになる。また、トランジスタQ4がONになり、トランジスタQ5がOFFになる。この場合、出力端子saの電位は、出力端子sbの電位に対して−24Vとなるため、伝送線saおよび伝送線sbを流れる電流の向きも上記の端子aがHighかつ端子bがLowの場合とは逆になる。   On the other hand, when the control circuit 17 controls the terminal a of the drive circuit 14 to Low and the terminal b to High, the logic is opposite to that when the terminal a is High and the terminal b is Low. That is, the transistor Q1 of the bridge circuit 15 is turned off and the transistor Q2 is turned on. Further, the transistor Q4 is turned on and the transistor Q5 is turned off. In this case, since the potential of the output terminal sa is −24 V with respect to the potential of the output terminal sb, the direction of the current flowing through the transmission line sa and the transmission line sb is also when the terminal a is High and the terminal b is Low. The opposite is true.

このようにして、制御回路17は、出力端子saおよび出力端子sbの端子電圧を切り替えるタイミングを変えながら、各端末器2への制御信号を電圧モードで送信する。なお、端末器2は伝送線saおよび伝送線sbを介して印加される電圧を整流して内部電源を生成して動作を行い、伝送線saと伝送線sbとの間の電位差が切り替わる時間を監視することで電圧モードによる制御信号を受信する。   In this way, the control circuit 17 transmits the control signal to each terminal device 2 in the voltage mode while changing the timing for switching the terminal voltages of the output terminal sa and the output terminal sb. The terminal device 2 operates by rectifying the voltage applied via the transmission line sa and the transmission line sb to generate an internal power supply, and takes a time for switching the potential difference between the transmission line sa and the transmission line sb. The control signal by voltage mode is received by monitoring.

端末器2は、中央処理装置1から受信した制御信号に対して応答を返す場合、制御フレームの予め決められた区間(図3および図4に示した上り伝送区間に相当)において、伝送線saおよび伝送線sbをトランジスタなどのスイッチング素子により、例えば100μsといった一定時間の間、短絡させる。これにより、定常時よりも大きな電流を一定時間の間伝送線上に流し、中央処理装置1に電流モードによる応答を行う。中央処理装置1は、端末器2からの応答信号を受信回路16で受信する。受信回路16は、抵抗R14に流れる電流の多寡をコンパレータComp2で監視しており、制御フレームの予め決められた区間において、一定以上の電流が抵抗R14に流れたことを検知すると、端末器2からの応答を受信したことを示す信号を制御回路17に出力する。   When returning a response to the control signal received from the central processing unit 1, the terminal device 2 transmits the transmission line sa in a predetermined section of the control frame (corresponding to the upstream transmission section shown in FIGS. 3 and 4). Further, the transmission line sb is short-circuited by a switching element such as a transistor for a certain time such as 100 μs. As a result, a current larger than that in the steady state is caused to flow on the transmission line for a fixed time, and a response in the current mode is made to the central processing unit 1. The central processing unit 1 receives the response signal from the terminal device 2 by the receiving circuit 16. The receiving circuit 16 monitors the amount of current flowing through the resistor R14 by the comparator Comp2, and when it detects that a certain amount or more of current flows through the resistor R14 in a predetermined section of the control frame, the receiving circuit 16 A signal indicating that the response is received is output to the control circuit 17.

(伝送線短絡時の中央処理装置1の動作)
ブリッジ回路15が備える定電流回路151aは、トランジスタQ3および抵抗R2を備え、抵抗R2に一定以上の電流が流れた場合、トランジスタQ3がONになり、トランジスタQ1が流すことのできる電流を制限する。また、ブリッジ回路15が備える定電流回路151bは、トランジスタQ6および抵抗R5を備え、抵抗R5に一定以上の電流が流れた場合、トランジスタQ6がONになり、トランジスタQ4が流すことのできる電流を制限する。これにより、伝送線が短絡した場合であっても、伝送線に流れ出る電流のピーク電流が一定になるように制限する。
(Operation of central processing unit 1 when transmission line is short-circuited)
The constant current circuit 151a included in the bridge circuit 15 includes a transistor Q3 and a resistor R2. When a current equal to or greater than a certain value flows through the resistor R2, the transistor Q3 is turned on and limits a current that can be passed through the transistor Q1. The constant current circuit 151b included in the bridge circuit 15 includes a transistor Q6 and a resistor R5. When a current exceeding a certain value flows through the resistor R5, the transistor Q6 is turned on, and the current that can be passed through the transistor Q4 is limited. To do. Thereby, even if the transmission line is short-circuited, the peak current of the current flowing out to the transmission line is limited to be constant.

電流検出回路11は、抵抗R7に流れる電流の多寡を電流検出用の検出回路111で監視しており、検出した電流値を短絡検知回路12へ出力する。なお、検出回路111は、例えば、電流検出用のIC(Integrated Circuit)を用いて実現できる。   The current detection circuit 11 monitors the amount of current flowing through the resistor R7 with the detection circuit 111 for current detection, and outputs the detected current value to the short circuit detection circuit 12. The detection circuit 111 can be realized using, for example, a current detection IC (Integrated Circuit).

短絡検知回路12は、フィルタ回路121および比較回路であるコンパレータComp1を含む。フィルタ回路121は、抵抗R8およびコンデンサC1で構成される。フィルタ回路121から出力された信号がコンパレータComp1の非反転入力端子に入力される。また、コンパレータComp1の反転入力端子には、伝送線路の短絡が発生したか否かを判定するためのしきい値である電圧Vref1が入力される。コンパレータComp1の出力端子はプルアップ抵抗R9を介して電源Vcc2に接続されている。   The short circuit detection circuit 12 includes a filter circuit 121 and a comparator Comp1 that is a comparison circuit. The filter circuit 121 includes a resistor R8 and a capacitor C1. The signal output from the filter circuit 121 is input to the non-inverting input terminal of the comparator Comp1. Further, a voltage Vref1, which is a threshold value for determining whether or not a transmission line short circuit has occurred, is input to the inverting input terminal of the comparator Comp1. The output terminal of the comparator Comp1 is connected to the power supply Vcc2 via the pull-up resistor R9.

短絡検知回路12において、フィルタ回路121は、電流検出回路11から出力される検出結果を時間でフィルタリングする。具体的には、フィルタ回路121は、電流検出回路11から入力される検出結果が一定値よりも大きい電流値を示す状態が一定時間継続すると、コンパレータComp1が短絡発生を示すHighレベルの信号を制御回路17に出力するよう、電流検出回路11における検出結果をフィルタリングする。すなわち、フィルタ回路121は、予め定められた一定値よりも大きい値の電流が抵抗R7に流れている状態が予め定められた一定時間継続すると、コンパレータComp1の非反転入力端子への入力信号のレベルがしきい値である電圧Vref1を超えた状態となるよう、フィルタリングを行う。フィルタ回路121でフィルタリングする時間は、端末器2の応答時間以上に設定する。例えば、端末器2の応答時間すなわち図3に示した応答信号のパルス幅が100μsの場合、フィルタ回路121でフィルタリングする時間を100μsに設定する。この場合、フィルタ回路121は、電流検出回路11による検出結果が電圧Vref1以上の状態が100μs継続すると、電圧Vref1を超える値の出力を開始する。これにより、短絡の誤検出を防止できる。すなわち、上述した定常時における端末器の応答動作により伝送線に電流が流れている状態を伝送線の短絡発生と判断しないようにする。このように、フィルタ回路121は、電流検出回路11から入力される検出結果が端末器2からの応答信号を示すものではない場合に検出結果を出力する。フィルタ回路121の抵抗R8およびコンデンサC1の定数は、端末器2が送信する応答信号のパルス幅およびコンパレータComp1の反転入力端子への入力電圧Vref1に基づいて設定される。   In the short circuit detection circuit 12, the filter circuit 121 filters the detection result output from the current detection circuit 11 by time. Specifically, when the detection result input from the current detection circuit 11 shows a current value larger than a certain value for a certain period of time, the filter circuit 121 controls the high-level signal indicating that the comparator Comp1 indicates the occurrence of a short circuit. The detection result in the current detection circuit 11 is filtered so as to be output to the circuit 17. That is, the filter circuit 121 determines the level of the input signal to the non-inverting input terminal of the comparator Comp1 when a state in which a current having a value larger than a predetermined constant value continues to flow through the resistor R7 continues for a predetermined time. Is filtered so that the voltage Vref1 exceeds the threshold voltage Vref1. The time for filtering by the filter circuit 121 is set to be longer than the response time of the terminal device 2. For example, when the response time of the terminal 2, that is, the pulse width of the response signal shown in FIG. 3 is 100 μs, the time for filtering by the filter circuit 121 is set to 100 μs. In this case, the filter circuit 121 starts outputting a value exceeding the voltage Vref1 when the detection result by the current detection circuit 11 continues for 100 μs or more. Thereby, the erroneous detection of a short circuit can be prevented. That is, the state where the current is flowing through the transmission line due to the response operation of the terminal at the above-described steady state is not determined as the occurrence of a short circuit in the transmission line. As described above, the filter circuit 121 outputs the detection result when the detection result input from the current detection circuit 11 does not indicate the response signal from the terminal device 2. The constants of the resistor R8 and the capacitor C1 of the filter circuit 121 are set based on the pulse width of the response signal transmitted by the terminal device 2 and the input voltage Vref1 to the inverting input terminal of the comparator Comp1.

制御回路17は、短絡検知回路12からの入力信号がHighレベルとなり短絡発生の通知を受けると、電流遮断回路13に制御信号を出力して電流を遮断させる。すなわち、制御回路17は、短絡検知回路12からの入力信号がLowレベルからHighレベルになると、電流遮断回路13への出力信号をLowレベルからHighレベルに切り替える。この結果、電流遮断回路13のトランジスタ(FET)Q7がON、トランジスタQ8がOFFになるため、電源電圧Vcc1からブリッジ回路15に電流が流れなくなり、中央処理装置1から伝送線に流れ出る電流の供給が遮断される。   When the input signal from the short circuit detection circuit 12 becomes High level and receives a notification of occurrence of a short circuit, the control circuit 17 outputs a control signal to the current interrupt circuit 13 to interrupt the current. That is, when the input signal from the short circuit detection circuit 12 changes from the Low level to the High level, the control circuit 17 switches the output signal to the current interrupt circuit 13 from the Low level to the High level. As a result, the transistor (FET) Q7 of the current cut-off circuit 13 is turned on and the transistor Q8 is turned off, so that no current flows from the power supply voltage Vcc1 to the bridge circuit 15, and the current flowing from the central processing unit 1 to the transmission line is supplied. Blocked.

このように、本実施の形態にかかる中央処理装置は、端末器との通信および端末器への電力供給に用いられる伝送線に流れる電流を検出する電流検出回路と、電流検出回路による検出結果に基づいて伝送線の短絡を検知する短絡検知回路と、短絡検知回路が短絡を検知した場合に伝送線に流れる電流を遮断する電流遮断回路と、を備える。また、短絡検知回路は、電流検出回路による検出結果をフィルタリングし、端末器が応答信号を送信したときの電流検出回路による検出結果を伝送線の短絡検知で用いないようにする。これにより、中央処理装置は、端末器による応答信号の送信を伝送線の短絡発生と判断するのを防止しつつ、短絡が発生してから検出するまでの所要時間を短縮することができる。本実施の形態にかかる信号伝送システムでは、中央処理装置が短絡を検出するための区間を制御フレーム内に設ける必要が無いため、どのようなタイミングで短絡が発生しても、短絡が発生してから検出するまでの所要時間が一定となる。また、制御フレームが必要以上に長くなるのを防止できる。   As described above, the central processing unit according to the present embodiment includes a current detection circuit that detects a current flowing in a transmission line used for communication with a terminal and power supply to the terminal, and a detection result by the current detection circuit. A short circuit detection circuit that detects a short circuit of the transmission line based on the current detection circuit, and a current interrupt circuit that interrupts a current flowing through the transmission line when the short circuit detection circuit detects the short circuit. The short circuit detection circuit filters the detection result by the current detection circuit so that the detection result by the current detection circuit when the terminal transmits a response signal is not used for short circuit detection of the transmission line. Thereby, the central processing unit can shorten the time required from the occurrence of the short circuit to the detection while preventing the transmission of the response signal from the terminal device from being determined as the occurrence of the short circuit of the transmission line. In the signal transmission system according to the present embodiment, it is not necessary to provide a section for the central processing unit to detect a short circuit in the control frame. Therefore, no matter what timing the short circuit occurs, the short circuit occurs. The required time from detection to detection is constant. In addition, the control frame can be prevented from becoming longer than necessary.

また、本実施の形態にかかる中央処理装置は、伝送線に一定値を超える電流が流れないように制限する定電流回路をブリッジ回路が備えるため、伝送線が短絡した場合に流れ続ける電流の量を抑制することができ、電流が流れる経路上の部品の発熱量を抑制し、部品を保護することができる。   In addition, since the central processing unit according to the present embodiment includes a constant current circuit that limits a current exceeding a certain value from flowing through the transmission line, the bridge circuit includes a current amount that continues to flow when the transmission line is short-circuited. The amount of heat generated by the component on the path through which the current flows can be suppressed, and the component can be protected.

実施の形態2.
図6は、実施の形態2にかかる中央処理装置の回路構成の一例を示す図である。実施の形態2にかかる中央処理装置1aは、実施の形態1にかかる中央処理装置1の短絡検出回路12を短絡検出回路12aに置き換えたものである。中央処理装置1aは、短絡検出回路12a以外の構成は中央処理装置1と同様であるため、短絡検出回路12a以外の構成については説明を省略する。
Embodiment 2. FIG.
FIG. 6 is a diagram of an example of a circuit configuration of the central processing unit according to the second embodiment. The central processing unit 1a according to the second embodiment is obtained by replacing the short circuit detection circuit 12 of the central processing unit 1 according to the first embodiment with a short circuit detection circuit 12a. Since the configuration of the central processing unit 1a is the same as that of the central processing unit 1 except for the short circuit detection circuit 12a, the description of the configuration other than the short circuit detection circuit 12a is omitted.

短絡検出回路12aは、フィルタ回路121aおよび比較回路であるコンパレータComp1を含む。コンパレータComp1の非反転入力端子には、電流検出回路11から出力される検出結果が入力され、コンパレータComp1の反転入力端子には、伝送線路の短絡が発生したか否かを判定するためのしきい値である電圧Vref1が入力される。コンパレータComp1が出力する信号はフィルタ回路121aに入力され、フィルタ回路121aが出力する信号は制御回路17に入力される。   The short circuit detection circuit 12a includes a filter circuit 121a and a comparator Comp1 that is a comparison circuit. A detection result output from the current detection circuit 11 is input to the non-inverting input terminal of the comparator Comp1, and a threshold for determining whether or not a transmission line short-circuit has occurred at the inverting input terminal of the comparator Comp1. A voltage Vref1, which is a value, is input. A signal output from the comparator Comp1 is input to the filter circuit 121a, and a signal output from the filter circuit 121a is input to the control circuit 17.

短絡検知回路12aの動作について説明する。短絡検知回路12aのコンパレータComp1は、電流検出回路11による検出結果と電圧Vref1とを比較し、電流検出回路11で検出された電流値が予め定められた一定の値よりも大きいか否かを判定する。コンパレータComp1は、例えば、電流検出回路11で検出された電流値が予め定められた一定の値よりも大きい場合にHighレベルの信号を出力し、これ以外の場合はLowレベルの信号を出力する。なお、コンパレータComp1は、電流検出回路11で検出された電流値が予め定められた一定の値よりも大きい場合にLowレベルの信号を出力し、これ以外の場合にHighレベルの信号を出力する構成であってもよい。   The operation of the short circuit detection circuit 12a will be described. The comparator Comp1 of the short circuit detection circuit 12a compares the detection result by the current detection circuit 11 with the voltage Vref1, and determines whether or not the current value detected by the current detection circuit 11 is larger than a predetermined value. To do. For example, the comparator Comp1 outputs a High level signal when the current value detected by the current detection circuit 11 is larger than a predetermined value, and outputs a Low level signal otherwise. The comparator Comp1 outputs a low level signal when the current value detected by the current detection circuit 11 is larger than a predetermined value, and outputs a high level signal otherwise. It may be.

フィルタ回路121aは、コンパレータComp1から信号が入力されると、入力された信号を時間でフィルタリングして制御回路17へ出力する。具体的には、フィルタ回路121aは、コンパレータComp1からの入力信号が、電流検出回路11で検出された電流値が予め定められた一定の値よりも大きいことを示す短絡検知状態となり、その後、短絡検知状態が一定時間継続すると、伝送線が短絡していることを示す信号の出力を開始する。短絡検知状態の信号は、伝送線が短絡していることを示す信号である。すなわち、フィルタ回路121aは、伝送線が短絡していることを示す信号の入力が予め定められた一定時間継続すると、伝送線が短絡していることを示す信号の出力を開始するよう、入力信号に対してフィルタリングを行う。フィルタ回路121aがフィルタリングする時間、すなわち、伝送線が短絡していることを示す信号のフィルタ回路121aへの入力が開始されてから、伝送線が短絡していることを示す信号の出力をフィルタ回路121aが開始するまでの時間は、実施の形態1で説明したフィルタ回路121と同様に、端末器2の応答時間以上に設定する。すなわち、フィルタ回路121aの抵抗R81およびコンデンサC11の定数は、端末器2が送信する応答信号のパルス幅に基づいて設定される。   When a signal is input from the comparator Comp <b> 1, the filter circuit 121 a filters the input signal by time and outputs the filtered signal to the control circuit 17. Specifically, the filter circuit 121a enters a short-circuit detection state in which the input signal from the comparator Comp1 indicates that the current value detected by the current detection circuit 11 is greater than a predetermined value, and then the short circuit is detected. When the detection state continues for a certain time, output of a signal indicating that the transmission line is short-circuited is started. The signal in the short circuit detection state is a signal indicating that the transmission line is short-circuited. That is, the filter circuit 121a receives the input signal so as to start outputting the signal indicating that the transmission line is short-circuited when the input of the signal indicating that the transmission line is short-circuited continues for a predetermined time. Filter for. The filter circuit 121a filters the time for filtering, that is, the output of the signal indicating that the transmission line is short-circuited after the input of the signal indicating that the transmission line is short-circuited to the filter circuit 121a is started. The time until the start of 121a is set to be equal to or longer than the response time of the terminal device 2 in the same manner as the filter circuit 121 described in the first embodiment. That is, the constants of the resistor R81 and the capacitor C11 of the filter circuit 121a are set based on the pulse width of the response signal transmitted by the terminal device 2.

本実施の形態にかかる中央処理装置1aは、実施の形態1にかかる中央処理装置1と同様の効果を奏することができる。   The central processing unit 1a according to the present embodiment can achieve the same effects as the central processing unit 1 according to the first embodiment.

以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。   The configuration described in the above embodiment shows an example of the contents of the present invention, and can be combined with another known technique, and can be combined with other configurations without departing from the gist of the present invention. It is also possible to omit or change the part.

1 中央処理装置、2 端末器、3 交流電源、11 電流検出回路、12 短絡検知回路、13 電流遮断回路、14 ドライブ回路、15 ブリッジ回路、16 受信回路、17 制御回路、100 信号伝送システム、111 検出回路、121 フィルタ回路、151,151a,151b 定電流回路。   DESCRIPTION OF SYMBOLS 1 Central processing unit, 2 Terminal device, 3 AC power supply, 11 Current detection circuit, 12 Short circuit detection circuit, 13 Current interruption circuit, 14 Drive circuit, 15 Bridge circuit, 16 Reception circuit, 17 Control circuit, 100 Signal transmission system, 111 Detection circuit, 121 filter circuit, 151, 151a, 151b constant current circuit.

Claims (7)

2本の伝送線を介して端末器に給電を行うとともに制御信号を電圧モードで送信し、前記端末器からの一定幅の応答信号を電流モードで受信する中央処理装置であって、
前記伝送線を介して前記端末器に流れる電流を検出する電流検出回路と、
前記電流検出回路による検出結果に基づいて、前記2本の伝送線の短絡の有無を判定する短絡検知回路と、
前記短絡検知回路が前記短絡を検出すると、前記伝送線に流れる電流を遮断する電流遮断回路と、
を備え、
前記短絡検知回路は、
前記電流検出回路から入力される検出結果が前記端末器からの応答信号を示すものではない場合に前記検出結果を出力するフィルタ回路と、
前記フィルタ回路から出力されるフィルタリング後の前記検出結果をしきい値と比較する比較回路と、
を備える中央処理装置。
A central processing unit that feeds power to a terminal through two transmission lines, transmits a control signal in a voltage mode, and receives a response signal of a certain width from the terminal in a current mode,
A current detection circuit for detecting a current flowing through the terminal via the transmission line;
Based on the detection result by the current detection circuit, a short circuit detection circuit for determining the presence or absence of a short circuit of the two transmission lines;
When the short circuit detection circuit detects the short circuit, a current interrupt circuit that interrupts a current flowing through the transmission line;
With
The short circuit detection circuit is:
A filter circuit that outputs the detection result when the detection result input from the current detection circuit does not indicate a response signal from the terminal;
A comparison circuit for comparing the detection result after filtering output from the filter circuit with a threshold value;
A central processing unit.
前記比較回路は、フィルタリング後の前記検出結果が前記しきい値よりも大きい場合、前記短絡が発生したことを示す信号を出力する、
請求項1に記載の中央処理装置。
The comparison circuit outputs a signal indicating that the short circuit has occurred when the detection result after filtering is larger than the threshold value.
The central processing unit according to claim 1.
前記フィルタ回路は、前記電流検出回路から出力される検出結果が予め定められた一定値よりも大きい電流値を示す状態が、前記一定幅に相当する時間継続すると、前記しきい値を超える電流値を示す検出結果の出力を開始する、
請求項1または2に記載の中央処理装置。
The filter circuit has a current value exceeding the threshold value when a state in which a detection result output from the current detection circuit shows a current value larger than a predetermined constant value continues for a time corresponding to the predetermined width. Start outputting detection results indicating
The central processing unit according to claim 1 or 2.
2本の伝送線を介して端末器に給電を行うとともに制御信号を電圧モードで送信し、前記端末器からの一定幅の応答信号を電流モードで受信する中央処理装置であって、
前記伝送線を介して前記端末器に流れる電流を検出する電流検出回路と、
前記電流検出回路による検出結果に基づいて、前記2本の伝送線の短絡の有無を判定する短絡検知回路と、
前記短絡検知回路が前記短絡を検出すると、前記伝送線に流れる電流を遮断する電流遮断回路と、
を備え、
前記短絡検知回路は、
前記電流検出回路から入力される検出結果をしきい値と比較する比較回路と、
前記比較回路から入力される比較結果が前記2本の伝送線が短絡している状態を示す短絡検知状態となり、かつ短絡検知状態が予め定められた一定時間継続すると、前記比較回路から入力される比較結果を出力するフィルタ回路と、
を備える中央処理装置。
A central processing unit that feeds power to a terminal through two transmission lines, transmits a control signal in a voltage mode, and receives a response signal of a certain width from the terminal in a current mode,
A current detection circuit for detecting a current flowing through the terminal via the transmission line;
Based on the detection result by the current detection circuit, a short circuit detection circuit for determining the presence or absence of a short circuit of the two transmission lines;
When the short circuit detection circuit detects the short circuit, a current interrupt circuit that interrupts a current flowing through the transmission line;
With
The short circuit detection circuit is:
A comparison circuit for comparing a detection result input from the current detection circuit with a threshold value;
When the comparison result inputted from the comparison circuit becomes a short-circuit detection state indicating a state where the two transmission lines are short-circuited, and the short-circuit detection state continues for a predetermined time, the comparison circuit inputs the result. A filter circuit for outputting a comparison result;
A central processing unit.
前記比較回路は、前記検出結果が前記しきい値よりも大きい場合、前記短絡検知状態に対応する比較結果を出力する、
請求項4に記載の中央処理装置。
The comparison circuit outputs a comparison result corresponding to the short-circuit detection state when the detection result is greater than the threshold value.
The central processing unit according to claim 4.
前記一定時間を前記一定幅に相当する時間とする、
請求項4または5に記載の中央処理装置。
The fixed time is set as a time corresponding to the fixed width,
The central processing unit according to claim 4 or 5.
前記伝送線に一定値を超える電流が流れないように制限する定電流回路、
を備える請求項1から6のいずれか一つに記載の中央処理装置。
A constant current circuit for limiting the current exceeding a certain value from flowing through the transmission line;
A central processing unit according to claim 1, comprising:
JP2018052994A 2018-03-20 2018-03-20 Central processing unit Active JP7065658B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018052994A JP7065658B2 (en) 2018-03-20 2018-03-20 Central processing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018052994A JP7065658B2 (en) 2018-03-20 2018-03-20 Central processing unit

Publications (2)

Publication Number Publication Date
JP2019165395A true JP2019165395A (en) 2019-09-26
JP7065658B2 JP7065658B2 (en) 2022-05-12

Family

ID=68064431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018052994A Active JP7065658B2 (en) 2018-03-20 2018-03-20 Central processing unit

Country Status (1)

Country Link
JP (1) JP7065658B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146644A (en) * 1984-08-11 1986-03-06 Matsushita Electric Works Ltd Time division multiplex transmitter
JPH03285429A (en) * 1990-03-31 1991-12-16 Toshiba Lighting & Technol Corp Signal transmission system
JPH0846647A (en) * 1994-07-29 1996-02-16 Nippondenso Co Ltd Short-circuit protection detector for transmission line
JP2013102307A (en) * 2011-11-07 2013-05-23 Panasonic Corp Communication system and transmission unit used for the same
JP2014033349A (en) * 2012-08-03 2014-02-20 Denso Corp Master unit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146644A (en) * 1984-08-11 1986-03-06 Matsushita Electric Works Ltd Time division multiplex transmitter
JPH03285429A (en) * 1990-03-31 1991-12-16 Toshiba Lighting & Technol Corp Signal transmission system
JPH0846647A (en) * 1994-07-29 1996-02-16 Nippondenso Co Ltd Short-circuit protection detector for transmission line
JP2013102307A (en) * 2011-11-07 2013-05-23 Panasonic Corp Communication system and transmission unit used for the same
JP2014033349A (en) * 2012-08-03 2014-02-20 Denso Corp Master unit

Also Published As

Publication number Publication date
JP7065658B2 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
RU2581048C1 (en) Light source control device and light source control method
US9083181B2 (en) Over-current protection circuit for light source driving module and related backlight module
JP2019129549A (en) Switching power supply and direct-current power supply
JP2014204573A (en) Power source device and image forming apparatus
JP2021022818A (en) Driver circuit with overcurrent protection function and method for controlling driver circuit with overcurrent protection function
CN111564975B (en) Receiver for flyback converter and control method thereof
JP2012133954A (en) Lighting device, and lighting fixture and vehicle using the same
JP2009270999A (en) Earth fault detecting circuit and earth fault detecting method
US20160154037A1 (en) Circuit connectivity and conveyance of power status information
JP2019165395A (en) Central processing device
JP6554664B2 (en) Semiconductor light source driving device and projection display device
JP2006246666A (en) Air conditioner
JP2009201050A (en) Digital control of electronic ballast using ac power line as communication medium
US10299352B2 (en) Light source control system
JP5259941B2 (en) Inverter device and air conditioner
US10073121B2 (en) Input-voltage-off detection apparatus and power supply with input-voltage-off detection apparatus
JP2009290415A (en) Digital output circuit with failure detection function
JP6772827B2 (en) Air conditioner
JP4539433B2 (en) Power supply device with overvoltage protection function and overvoltage protection circuit
JP7147608B2 (en) terminal and lighting control system
JP2009065807A (en) Switching power source apparatus
JP2002062903A (en) Control device
US9866061B2 (en) Power supply apparatus with protection function and redundant power supply system
JP2019204746A (en) Lighting control system
JP2020137220A (en) Failure detection apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220426

R150 Certificate of patent or registration of utility model

Ref document number: 7065658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150