JP2019158966A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2019158966A
JP2019158966A JP2018042234A JP2018042234A JP2019158966A JP 2019158966 A JP2019158966 A JP 2019158966A JP 2018042234 A JP2018042234 A JP 2018042234A JP 2018042234 A JP2018042234 A JP 2018042234A JP 2019158966 A JP2019158966 A JP 2019158966A
Authority
JP
Japan
Prior art keywords
polyimide layer
semiconductor wafer
layer
resist layer
polyimide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018042234A
Other languages
Japanese (ja)
Other versions
JP7040146B2 (en
Inventor
勝 奥田
Masaru Okuda
勝 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018042234A priority Critical patent/JP7040146B2/en
Publication of JP2019158966A publication Critical patent/JP2019158966A/en
Application granted granted Critical
Publication of JP7040146B2 publication Critical patent/JP7040146B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

To provide such technology for suppressing a residue of a polyimide layer from remaining in a beveled portion.SOLUTION: A method for manufacturing a semiconductor device is provided, which includes steps of: forming a polyimide layer 20 on a surface of a semiconductor wafer 12 by applying a polyimide resin on the surface of the semiconductor wafer while rotating the semiconductor wafer; forming a resist layer 30 on the surface of the polyimide layer; exposing the resist layer so as to remove the resist layer on a beveled portion 14 of the semiconductor wafer while allowing the resist layer on a main portion 16 of the semiconductor wafer to remain; removing the polyimide layer on the beveled portion by etching; forming an opening in the resist layer on the main portion of the semiconductor wafer by exposing the resist layer; and removing the polyimide layer in the opening by etching.SELECTED DRAWING: Figure 4

Description

本明細書に開示の技術は、半導体装置の製造方法に関する。   The technology disclosed in this specification relates to a method for manufacturing a semiconductor device.

特許文献１には、半導体ウエハを回転させながらその表面にレジスト液を塗布することで、半導体ウエハの表面を覆うレジスト層を形成する技術が開示されている。この技術を応用して、半導体ウエハの表面にポリイミド層が形成される場合がある。すなわち、半導体ウエハを回転させながらその表面にポリイミド樹脂を塗布することで、半導体ウエハの表面を覆うポリイミド層を形成する技術が存在する。   Patent Document 1 discloses a technique for forming a resist layer covering the surface of a semiconductor wafer by applying a resist solution to the surface of the semiconductor wafer while rotating the semiconductor wafer. By applying this technique, a polyimide layer may be formed on the surface of the semiconductor wafer. That is, there is a technique for forming a polyimide layer that covers the surface of a semiconductor wafer by applying a polyimide resin to the surface of the semiconductor wafer while rotating the semiconductor wafer.

特開２０１７−１３０６３０号公報JP 2017-130630 A

半導体ウエハを回転させながらその表面にポリイミド樹脂を塗布するときに、半導体ウエハのベベル部（半導体ウエハの外周端部）においてポリイミド樹脂が厚く存在する。このため、図１２に示すように、ポリイミド層１２０は、半導体ウエハ１１２のベベル部１１４上で、半導体ウエハ１１２の主要部１１６（ベベル部１１４以外の部分）上よりも厚くなる。   When the polyimide resin is applied to the surface of the semiconductor wafer while rotating, the polyimide resin is thick at the bevel portion of the semiconductor wafer (the outer peripheral edge of the semiconductor wafer). For this reason, as shown in FIG. 12, the polyimide layer 120 is thicker on the bevel portion 114 of the semiconductor wafer 112 than on the main portion 116 (portion other than the bevel portion 114) of the semiconductor wafer 112.

ポリイミド層１２０を形成した後に、ポリイミド層１２０のパターニング工程が行われる。パターニング工程では、まず、ポリイミド層１２０の表面を覆うようにレジスト層を形成する。次に、図１３に示すように、レジスト層１３０を露光することによって、主要部１１６上のレジスト層１３０に開口１３２を形成する。開口１３２を形成するときに、同時に、ベベル部１１４上のレジスト層１３０を除去してベベル部１１４上のポリイミド層１２０を露出させる。次に、レジスト層１３０をマスクとしてポリイミド層１２０をエッチングする。図１４に示すように、エッチングによって開口１３２内のポリイミド層１２０が除去される。これによって、主要部１１６上のポリイミド層１２０がパターニングされる。また、ベベル部１１４上のポリイミド層１２０（すなわち、厚いポリイミド層１２０）もエッチングされる。   After forming the polyimide layer 120, a patterning process of the polyimide layer 120 is performed. In the patterning step, first, a resist layer is formed so as to cover the surface of the polyimide layer 120. Next, as shown in FIG. 13, an opening 132 is formed in the resist layer 130 on the main portion 116 by exposing the resist layer 130. When the opening 132 is formed, at the same time, the resist layer 130 on the bevel portion 114 is removed to expose the polyimide layer 120 on the bevel portion 114. Next, the polyimide layer 120 is etched using the resist layer 130 as a mask. As shown in FIG. 14, the polyimide layer 120 in the opening 132 is removed by etching. Thereby, the polyimide layer 120 on the main part 116 is patterned. In addition, the polyimide layer 120 on the bevel portion 114 (that is, the thick polyimide layer 120) is also etched.

ポリイミド層１２０を過剰にエッチングすると、主要部１１６上のポリイミド層１２０を意図した精度でパターニングすることができない。このため、ポリイミド層１２０のエッチング時間を必要以上に長くすることはできない。このため、図１４に示すように、ベベル部１１４上のポリイミド層１２０は完全には除去されず、ベベル部１１４上にポリイミド層１２０の残渣１２０ａが残る。このようにベベル部１１４に残渣１２０ａが存在していると、その後の製造プロセスにおいて残渣１２０ａが不具合を引き起こす場合がある。例えば、残渣１２０ａが半導体ウエハ１１２から剥離し、剥離した残渣１２０ａが半導体ウエハ１１２の主要部１１６等に付着して不具合を引き起こす場合がある。また、図１５に示すように、ポリイミド層１２０をパターニングした後に、ポリイミド層１２０の表面に保護テープ１４０を貼り付ける場合がある。なお、図１５において、参照番号１４２は、粘着層である。ベベル部１１４に残渣１２０ａが存在していると、保護テープ１４０の端部が残渣１２０ａ上で反りあがる。保護テープ１４０の貼り付け後に、保護テープ１４０の表面を平坦化する目的で、保護テープ１４０の表面が切削バイト１５０によって切削される。このとき、保護テープ１４０が残渣１２０ａ上で反りあがっていると、保護テープ１４０が切削バイト１５０に付着し、保護テープ１４０がめくれ上がる場合がある。このように、ベベル部１１４に残渣１２０ａが残存することで、種々の不具合が生じる。   If the polyimide layer 120 is excessively etched, the polyimide layer 120 on the main portion 116 cannot be patterned with the intended accuracy. For this reason, the etching time of the polyimide layer 120 cannot be made longer than necessary. For this reason, as shown in FIG. 14, the polyimide layer 120 on the bevel portion 114 is not completely removed, and a residue 120 a of the polyimide layer 120 remains on the bevel portion 114. Thus, if the residue 120a exists in the bevel part 114, the residue 120a may cause a malfunction in a subsequent manufacturing process. For example, the residue 120a may be peeled off from the semiconductor wafer 112, and the peeled residue 120a may adhere to the main part 116 of the semiconductor wafer 112 and cause a problem. Further, as shown in FIG. 15, after the polyimide layer 120 is patterned, a protective tape 140 may be attached to the surface of the polyimide layer 120. In FIG. 15, reference numeral 142 is an adhesive layer. If the residue 120a exists in the bevel part 114, the edge part of the protective tape 140 will warp on the residue 120a. After applying the protective tape 140, the surface of the protective tape 140 is cut with a cutting tool 150 for the purpose of flattening the surface of the protective tape 140. At this time, if the protective tape 140 is warped on the residue 120a, the protective tape 140 may adhere to the cutting tool 150 and the protective tape 140 may be turned up. As described above, the residue 120a remains in the bevel portion 114, thereby causing various problems.

したがって、本明細書では、ベベル部にポリイミド層の残渣が残ることを抑制する技術を提供する。   Therefore, the present specification provides a technique for suppressing the residue of the polyimide layer from remaining on the bevel portion.

本明細書が開示する半導体装置の製造方法は、第１工程〜第６工程を有する。第１工程では、半導体ウエハを回転させながら前記半導体ウエハの表面にポリイミド樹脂を塗布することによって、前記半導体ウエハの前記表面にポリイミド層を形成する。第２工程では、前記ポリイミド層の表面にレジスト層を形成する。第３工程では、前記レジスト層を露光することによって、前記半導体ウエハのベベル部上の前記レジスト層を除去するとともに、前記半導体ウエハの主要部上の前記レジスト層を残存させる。第４工程では、前記ベベル部上の前記ポリイミド層をエッチングにより除去する。第５工程では、前記レジスト層を露光することによって、前記半導体ウエハの前記主要部上の前記レジスト層に開口を形成する。第６工程では、前記開口内の前記ポリイミド層をエッチングにより除去する。   The method for manufacturing a semiconductor device disclosed in this specification includes first to sixth steps. In the first step, a polyimide layer is formed on the surface of the semiconductor wafer by applying polyimide resin to the surface of the semiconductor wafer while rotating the semiconductor wafer. In the second step, a resist layer is formed on the surface of the polyimide layer. In the third step, the resist layer is exposed to remove the resist layer on the bevel portion of the semiconductor wafer and leave the resist layer on the main portion of the semiconductor wafer. In the fourth step, the polyimide layer on the bevel portion is removed by etching. In the fifth step, an opening is formed in the resist layer on the main part of the semiconductor wafer by exposing the resist layer. In the sixth step, the polyimide layer in the opening is removed by etching.

この製造方法では、第３工程でベベル部上のレジスト層を除去し、主要部上にレジスト層を残存させる。その後の第４工程で、ベベル部上のポリイミド層を除去する。第４工程では、主要部上にレジスト層が残存しているので、主要部ではポリイミド層がエッチングされない。このため、第４工程で長時間、ベベル部上のポリイミド層をエッチングすることができ、ベベル部上にポリイミド層の残渣が残存することを抑制できる。その後、第５工程及び第６工程において、主要部上のポリイミド層がパターニングされる。このように、この製造方法では、ベベル部上のポリイミド層を除去する工程と、主要部上のポリイミド層をパターニングする工程が別工程であるので、ベベル部上のポリイミド層を除去する工程におけるエッチング時間を長くして、ベベル部上にポリイミド層の残渣が残ることを抑制できる。したがって、この製造方法では、残渣に起因する不具合を抑制することができる。   In this manufacturing method, the resist layer on the bevel portion is removed in the third step, and the resist layer is left on the main portion. In the subsequent fourth step, the polyimide layer on the bevel portion is removed. In the fourth step, since the resist layer remains on the main part, the polyimide layer is not etched in the main part. For this reason, the polyimide layer on a bevel part can be etched for a long time in the 4th process, and it can control that the residue of a polyimide layer remains on a bevel part. Thereafter, in the fifth step and the sixth step, the polyimide layer on the main part is patterned. Thus, in this manufacturing method, since the process of removing the polyimide layer on the bevel part and the process of patterning the polyimide layer on the main part are separate processes, the etching in the process of removing the polyimide layer on the bevel part is performed. By extending the time, it is possible to prevent the residue of the polyimide layer from remaining on the bevel portion. Therefore, in this manufacturing method, the malfunction resulting from a residue can be suppressed.

半導体ウエハ１２の断面図。2 is a cross-sectional view of a semiconductor wafer 12. FIG. ポリイミド層２０形成後の半導体ウエハ１２の断面図。2 is a cross-sectional view of the semiconductor wafer 12 after the polyimide layer 20 is formed. レジスト層３０形成後の半導体ウエハ１２の断面図。FIG. 6 is a cross-sectional view of the semiconductor wafer 12 after the resist layer 30 is formed. ベベル部露光工程の説明図。Explanatory drawing of a bevel part exposure process. ベベル部レジスト層除去工程の説明図。Explanatory drawing of a bevel part resist layer removal process. ベベル部ポリイミド層除去工程の説明図。Explanatory drawing of a bevel part polyimide layer removal process. 主要部露光工程の説明図。Explanatory drawing of the principal part exposure process. 主要部レジスト層除去工程の説明図。Explanatory drawing of the principal part resist layer removal process. 主要部ポリイミド層除去工程の説明図。Explanatory drawing of the principal part polyimide layer removal process. 保護テープ貼付工程の説明図。Explanatory drawing of a masking tape sticking process. 保護テープ貼付工程の説明図。Explanatory drawing of a masking tape sticking process. 従来の製造方法の説明図。Explanatory drawing of the conventional manufacturing method. 従来の製造方法の説明図。Explanatory drawing of the conventional manufacturing method. 従来の製造方法の説明図。Explanatory drawing of the conventional manufacturing method. 従来の製造方法の説明図。Explanatory drawing of the conventional manufacturing method.

実施形態の製造方法では、図１に示す半導体ウエハ１２から半導体装置を製造する。半導体ウエハ１２は、シリコン等の半導体によって構成されている。以下では、半導体ウエハ１２の外周端近傍の部分をベベル部１４といい、半導体ウエハ１２のベベル部１４以外の部分を主要部１６という。   In the manufacturing method of the embodiment, a semiconductor device is manufactured from the semiconductor wafer 12 shown in FIG. The semiconductor wafer 12 is made of a semiconductor such as silicon. Hereinafter, a portion near the outer peripheral end of the semiconductor wafer 12 is referred to as a bevel portion 14, and a portion other than the bevel portion 14 of the semiconductor wafer 12 is referred to as a main portion 16.

（ポリイミド樹脂塗布工程）
まず、半導体ウエハ１２をその中心軸周りに回転させながら、半導体ウエハ１２の上面に液状のポリイミド樹脂を塗布する。なお、ここでは、非感光性のポリイミド樹脂を使用する。ポリイミド樹脂を塗布すると、遠心力によってポリイミド樹脂が半導体ウエハ１２の上面全体に広がる。余剰のポリイミド樹脂は、ベベル部１４まで移動し、ベベル部１４から外側に飛散する。このため、塗布工程中において、ベベル部１４上には、主要部１６上よりも厚くポリイミド樹脂が存在する。ポリイミド樹脂を塗布したら、ポリイミド樹脂を乾燥、硬化させる。これによって、図２に示すように、ポリイミド層２０が形成される。ポリイミド層２０の厚みは、ベベル部１４上において、主要部１６上よりも厚くなる。例えば、主要部１６上のポリイミド層２０の厚みを１６μｍに制御する場合、ベベル部１４上のポリイミド層２０の厚みが１８〜２０μｍとなる場合がある。 (Polyimide resin coating process)
First, a liquid polyimide resin is applied to the upper surface of the semiconductor wafer 12 while rotating the semiconductor wafer 12 around its central axis. Here, a non-photosensitive polyimide resin is used. When the polyimide resin is applied, the polyimide resin spreads over the entire upper surface of the semiconductor wafer 12 by centrifugal force. Excess polyimide resin moves to the bevel portion 14 and scatters outward from the bevel portion 14. For this reason, during the coating process, the polyimide resin is thicker on the bevel portion 14 than on the main portion 16. After applying the polyimide resin, the polyimide resin is dried and cured. As a result, as shown in FIG. 2, a polyimide layer 20 is formed. The polyimide layer 20 is thicker on the bevel portion 14 than on the main portion 16. For example, when the thickness of the polyimide layer 20 on the main portion 16 is controlled to 16 μm, the thickness of the polyimide layer 20 on the bevel portion 14 may be 18 to 20 μm.

（レジスト層形成工程）
次に、図３に示すように、ポリイミド層２０の上面全体を覆うように、レジスト層３０を形成する。ここでは、感光性のレジスト層３０を形成する。 (Resist layer formation process)
Next, as shown in FIG. 3, a resist layer 30 is formed so as to cover the entire top surface of the polyimide layer 20. Here, a photosensitive resist layer 30 is formed.

（ベベル部露光工程）
次に、図示しないマスクを介して光（例えば、ｇ線、ｈ線、ｉ線等）を照射することで、図４に示すように、ベベル部１４上のレジスト層３０に光を照射する。これによって、ベベル部１４上のレジスト層３０を変質させる。主要部１６上のレジスト層３０には光を照射しない。 (Bevel exposure process)
Next, by irradiating light (for example, g-line, h-line, i-line, etc.) through a mask (not shown), the resist layer 30 on the bevel portion 14 is irradiated with light as shown in FIG. As a result, the resist layer 30 on the bevel portion 14 is altered. The resist layer 30 on the main part 16 is not irradiated with light.

（ベベル部レジスト層除去工程）
次に、レジスト層３０全体を現像液に浸す。ベベル部１４上のレジスト層３０（ベベル部露光工程で変質したレジスト層３０）は、現像液と反応して除去される。他方、主要部１６上のレジスト層３０（ベベル部露光工程で変質していないレジスト層３０）は、現像液と反応せず、残存する。したがって、図５に示すように、ベベル部１４上のポリイミド層２０のみが露出する。 (Bevel part resist layer removal process)
Next, the entire resist layer 30 is immersed in a developer. The resist layer 30 on the bevel portion 14 (the resist layer 30 that has been altered in the bevel portion exposure step) is removed by reacting with the developer. On the other hand, the resist layer 30 on the main portion 16 (the resist layer 30 that has not been altered in the bevel exposure process) does not react with the developer and remains. Therefore, as shown in FIG. 5, only the polyimide layer 20 on the bevel portion 14 is exposed.

（ベベル部ポリイミド層除去工程）
次に、レジスト層３０とポリイミド層２０を、ポリイミド層２０と反応するエッチング液（例えば、ＴＭＡＨ（水酸化テトラメチルアンモニウム））に浸す。ベベル部１４上のポリイミド層２０は、露出しているので、エッチング液に接触する。したがって、ベベル部１４上のポリイミド層２０はエッチングされる。他方、主要部１６上のポリイミド層２０は、レジスト層３０に覆われているので、エッチング液に接触しない。したがって、主要部１６上のポリイミド層２０はエッチングされない。すなわち、ここでは、ベベル部１４上のポリイミド層２０のみがエッチングされる。このため、エッチング時間を十分に長くして、図６に示すようにベベル部１４上のポリイミド層２０を完全に除去することができる。すなわち、ベベル部１４上にポリイミド層２０の残渣が残ることを抑制することができる。 (Bevel part polyimide layer removal process)
Next, the resist layer 30 and the polyimide layer 20 are immersed in an etching solution (for example, TMAH (tetramethylammonium hydroxide)) that reacts with the polyimide layer 20. Since the polyimide layer 20 on the bevel portion 14 is exposed, it contacts the etching solution. Accordingly, the polyimide layer 20 on the bevel portion 14 is etched. On the other hand, since the polyimide layer 20 on the main portion 16 is covered with the resist layer 30, it does not come into contact with the etching solution. Therefore, the polyimide layer 20 on the main portion 16 is not etched. That is, here, only the polyimide layer 20 on the bevel portion 14 is etched. For this reason, the etching time can be made sufficiently long to completely remove the polyimide layer 20 on the bevel portion 14 as shown in FIG. That is, it is possible to suppress the residue of the polyimide layer 20 from remaining on the bevel portion 14.

（主要部露光工程）
次に、図示しないマスクを介して光（例えば、ｇ線、ｈ線、ｉ線等）を照射することで、図７に示すように、主要部１６上のレジスト層３０の一部に光を照射する。これによって、主要部１６上のレジスト層３０を部分的に変質させる。 (Main part exposure process)
Next, by irradiating light (for example, g-line, h-line, i-line, etc.) through a mask (not shown), as shown in FIG. Irradiate. As a result, the resist layer 30 on the main portion 16 is partially altered.

（主要部レジスト層除去工程）
次に、レジスト層３０全体を現像液に浸す。主要部露光工程で変質したレジスト層３０は、現像液と反応して除去される。他方、主要部露光工程で変質していないレジスト層３０は、現像液と反応せず、残存する。したがって、図８に示すように、主要部１６上のレジスト層３０が部分的に除去され、レジスト層３０に開口３２が形成される。 (Main resist layer removal process)
Next, the entire resist layer 30 is immersed in a developer. The resist layer 30 that has been altered in the main exposure process is removed by reacting with the developer. On the other hand, the resist layer 30 which has not been altered in the main exposure process remains without reacting with the developer. Therefore, as shown in FIG. 8, the resist layer 30 on the main portion 16 is partially removed, and an opening 32 is formed in the resist layer 30.

（主要部ポリイミド層除去工程）
次に、レジスト層３０とポリイミド層２０を、ポリイミド層２０と反応するエッチング液に浸す。開口３２内のポリイミド層２０は、露出しているので、エッチング液に接触する。したがって、開口３２内のポリイミド層２０はエッチングされる。他方、レジスト層３０に覆われた範囲のポリイミド層２０は、エッチング液に接触せず、エッチングされない。すなわち、ここでは、開口３２内のポリイミド層２０のみがエッチングされる。ここでは、図９に示すように、開口３２内のポリイミド層２０を除去して、ポリイミド層２０をパターニングする。なお、主要部ポリイミド層除去工程におけるエッチング時間が長すぎると、レジスト層３０の裏側のポリイミド層２０までエッチングが進行し、パターニングの精度が低下する。したがって、主要部ポリイミド層除去工程では、エッチング時間を最適化して、高い精度でポリイミド層２０をパターニングする。 (Main part polyimide layer removal process)
Next, the resist layer 30 and the polyimide layer 20 are immersed in an etching solution that reacts with the polyimide layer 20. Since the polyimide layer 20 in the opening 32 is exposed, it contacts the etching solution. Therefore, the polyimide layer 20 in the opening 32 is etched. On the other hand, the polyimide layer 20 in the range covered with the resist layer 30 does not come into contact with the etching solution and is not etched. That is, only the polyimide layer 20 in the opening 32 is etched here. Here, as shown in FIG. 9, the polyimide layer 20 in the opening 32 is removed and the polyimide layer 20 is patterned. If the etching time in the main polyimide layer removal process is too long, the etching proceeds to the polyimide layer 20 on the back side of the resist layer 30 and the patterning accuracy is lowered. Therefore, in the main part polyimide layer removing step, the etching time is optimized and the polyimide layer 20 is patterned with high accuracy.

ポリイミド層２０をパターニングしたら、レジスト層３０を除去し、その後、ポリイミド層２０をベークする。これによって、ポリイミド層２０を安定化させる。   When the polyimide layer 20 is patterned, the resist layer 30 is removed, and then the polyimide layer 20 is baked. Thereby, the polyimide layer 20 is stabilized.

（保護テープ貼付工程）
次に、図１０に示すように、ウエハの上面に、保護テープ４０を貼り付ける。なお、図１０の参照番号４２は、保護テープ４０をウエハに貼り付けるための粘着層である。ベベル部１４上にポリイミド層２０の残渣が存在していないので、残渣上における保護テープのせり上がり（図１５参照）が生じない。 (Protective tape application process)
Next, as shown in FIG. 10, a protective tape 40 is attached to the upper surface of the wafer. Note that reference numeral 42 in FIG. 10 is an adhesive layer for attaching the protective tape 40 to the wafer. Since the residue of the polyimide layer 20 does not exist on the bevel part 14, the protection tape does not rise on the residue (see FIG. 15).

（保護テープ切削工程）
保護テープ４０を貼り付けた段階では、保護テープ４０の表面に微小な凹凸（図示省略）が存在している。保護テープ４０の表面の凹凸は、半導体ウエハ１２やポリイミド層２０の表面の凹凸に沿って生じるものである。保護テープ切削工程では、保護テープ４０の表面の凹凸を除去するために、図１０の矢印に示すように切削バイト５０によって保護テープ４０の表面を切削する。このとき、ベベル部１４上で保護テープ４０にせり上がりが生じていないので、図１１に示すように、切削バイト５０によって保護テープ４０の表面を適切に切削することができる。 (Protective tape cutting process)
At the stage where the protective tape 40 is applied, minute irregularities (not shown) are present on the surface of the protective tape 40. The unevenness on the surface of the protective tape 40 is generated along the unevenness on the surface of the semiconductor wafer 12 or the polyimide layer 20. In the protective tape cutting process, the surface of the protective tape 40 is cut with a cutting tool 50 as shown by the arrows in FIG. At this time, since the rising of the protective tape 40 does not occur on the bevel portion 14, the surface of the protective tape 40 can be appropriately cut with the cutting tool 50 as shown in FIG.

次に、半導体ウエハ１２の下面に対する加工（研磨（薄板化）、イオン注入、電極形成等）を行う。次に、保護テープ４０を除去し、ダイシングによって半導体ウエハ１２を複数のチップに分割する。これによって、半導体装置が完成する。   Next, processing (polishing (thinning), ion implantation, electrode formation, etc.) is performed on the lower surface of the semiconductor wafer 12. Next, the protective tape 40 is removed, and the semiconductor wafer 12 is divided into a plurality of chips by dicing. Thereby, the semiconductor device is completed.

以上に説明したように、この製造方法では、半導体ウエハ１２のベベル部１４上にポリイミド層２０の残渣が残存することを抑制することができる。したがって、ポリイミド層２０の残渣に起因する不具合を抑制することができる。例えば、ベベル部１４から剥離したポリイミド層２０の残渣が、半導体ウエハ１２の主要部１６等に付着することを抑制することができる。また、ポリイミド層２０の残渣上で保護テープ４０がせり上がり、保護テープ切削工程において、せり上がり部分を起点として保護テープ４０が半導体ウエハ１２から剥がれることを抑制することができる。また、この製造方法では、主要部ポリイミド層除去工程がベベル部ポリイミド層除去工程とは別に実施されるので、ベベル部ポリイミド層除去工程におけるエッチング時間を長くしながら、主要部ポリイミド層除去工程におけるエッチング時間を最適な時間に調節することができる。したがって、主要部１６上のポリイミド層２０を高い精度でパターニングすることができる。   As described above, in this manufacturing method, it is possible to suppress the residue of the polyimide layer 20 from remaining on the bevel portion 14 of the semiconductor wafer 12. Therefore, the malfunction resulting from the residue of the polyimide layer 20 can be suppressed. For example, it is possible to suppress the residue of the polyimide layer 20 peeled from the bevel portion 14 from adhering to the main portion 16 or the like of the semiconductor wafer 12. Moreover, the protective tape 40 rises on the residue of the polyimide layer 20, and the protective tape 40 can be prevented from peeling off from the semiconductor wafer 12 starting from the raised portion in the protective tape cutting step. Moreover, in this manufacturing method, since the main part polyimide layer removal process is implemented separately from the bevel part polyimide layer removal process, the etching in the main part polyimide layer removal process is performed while extending the etching time in the bevel part polyimide layer removal process. The time can be adjusted to the optimal time. Therefore, the polyimide layer 20 on the main portion 16 can be patterned with high accuracy.

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。   The embodiments have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings achieves a plurality of objects at the same time, and has technical usefulness by achieving one of them.

１２：半導体ウエハ
１４：ベベル部
１６：主要部
２０：ポリイミド層
３０：レジスト層
３２：開口
４０：保護テープ
４２：粘着層
５０：切削バイト 12: semiconductor wafer 14: bevel part 16: main part 20: polyimide layer 30: resist layer 32: opening 40: protective tape 42: adhesive layer 50: cutting tool

Claims (1)

半導体装置の製造方法であって、
半導体ウエハを回転させながら前記半導体ウエハの表面にポリイミド樹脂を塗布することによって、前記半導体ウエハの前記表面にポリイミド層を形成する工程と、
前記ポリイミド層の表面にレジスト層を形成する工程と、
前記レジスト層を露光することによって、前記半導体ウエハのベベル部上の前記レジスト層を除去するとともに、前記半導体ウエハの主要部上の前記レジスト層を残存させる工程と、
前記ベベル部上の前記ポリイミド層をエッチングにより除去する工程と、
前記レジスト層を露光することによって、前記半導体ウエハの前記主要部上の前記レジスト層に開口を形成する工程と、
前記開口内の前記ポリイミド層をエッチングにより除去する工程、
を有する半導体装置の製造方法。 A method for manufacturing a semiconductor device, comprising:
Forming a polyimide layer on the surface of the semiconductor wafer by applying a polyimide resin to the surface of the semiconductor wafer while rotating the semiconductor wafer;
Forming a resist layer on the surface of the polyimide layer;
Removing the resist layer on the bevel portion of the semiconductor wafer by exposing the resist layer, and leaving the resist layer on the main portion of the semiconductor wafer;
Removing the polyimide layer on the bevel portion by etching;
Forming an opening in the resist layer on the main portion of the semiconductor wafer by exposing the resist layer; and
Removing the polyimide layer in the opening by etching;
A method for manufacturing a semiconductor device comprising:
JP2018042234A 2018-03-08 2018-03-08 Manufacturing method of semiconductor device Active JP7040146B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018042234A JP7040146B2 (en) 2018-03-08 2018-03-08 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018042234A JP7040146B2 (en) 2018-03-08 2018-03-08 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2019158966A true JP2019158966A (en) 2019-09-19
JP7040146B2 JP7040146B2 (en) 2022-03-23

Family

ID=67994795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018042234A Active JP7040146B2 (en) 2018-03-08 2018-03-08 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP7040146B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023037660A1 (en) * 2021-09-13 2023-03-16 株式会社Ｓｃｒｅｅｎホールディングス Substrate processing method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144886A (en) * 1991-11-20 1993-06-11 Sumitomo Metal Mining Co Ltd Manufacture of tab tape and photomask
JPH06163389A (en) * 1992-11-26 1994-06-10 Hitachi Chem Co Ltd Fabrication method of semiconductor device
JPH09181067A (en) * 1995-12-25 1997-07-11 Hitachi Chem Co Ltd Manufacture of semiconductor substrate
JPH1197346A (en) * 1997-07-10 1999-04-09 Lucent Technol Inc Manufacture of semiconductor wafer
JP2013171987A (en) * 2012-02-21 2013-09-02 Tokyo Electron Ltd Coating processing method and coating processor
JP2016157779A (en) * 2015-02-24 2016-09-01 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144886A (en) * 1991-11-20 1993-06-11 Sumitomo Metal Mining Co Ltd Manufacture of tab tape and photomask
JPH06163389A (en) * 1992-11-26 1994-06-10 Hitachi Chem Co Ltd Fabrication method of semiconductor device
JPH09181067A (en) * 1995-12-25 1997-07-11 Hitachi Chem Co Ltd Manufacture of semiconductor substrate
JPH1197346A (en) * 1997-07-10 1999-04-09 Lucent Technol Inc Manufacture of semiconductor wafer
JP2013171987A (en) * 2012-02-21 2013-09-02 Tokyo Electron Ltd Coating processing method and coating processor
JP2016157779A (en) * 2015-02-24 2016-09-01 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023037660A1 (en) * 2021-09-13 2023-03-16 株式会社Ｓｃｒｅｅｎホールディングス Substrate processing method
TWI829175B (en) * 2021-09-13 2024-01-11 日商斯庫林集團股份有限公司 Substrate processing methods

Also Published As

Publication number Publication date
JP7040146B2 (en) 2022-03-23

Similar Documents

Publication Publication Date Title
US6110797A (en) Process for fabricating trench isolation structure for integrated circuits
JP2007214268A (en) Process for fabrication of semiconductor device
JP7040146B2 (en) Manufacturing method of semiconductor device
JP6888493B2 (en) Manufacturing method of semiconductor devices
JP2005285853A (en) Semiconductor wafer, manufacturing method thereof, and manufacturing method of semiconductor device
JP2007036129A (en) Semiconductor device and method for manufacturing the same
KR0156316B1 (en) Patterning method of semiconductor device
US9905452B2 (en) Method of forming mask pattern, method of processing substrate, and method of fabricating element chips
JP2007149768A (en) Method of manufacturing semiconductor device
JP2007311507A (en) Method for manufacturing semiconductor device
JP7541410B2 (en) Silicon wafer having electroless plating layer
JP6561966B2 (en) Manufacturing method of semiconductor device
JP3235700U (en) Silicon wafer for electroless plating
KR100866681B1 (en) Method for forming pattern of semiconductor device
US20240145244A1 (en) Method of patterning underlying structure
JP2006032482A (en) Manufacturing method of semiconductor device
JP2024149716A (en) Silicon wafers for electroless plating
JP2010118501A (en) Method for manufacturing semiconductor device
JPH11204414A (en) Pattern formation method
JP5857856B2 (en) Method for forming resist pattern and method for manufacturing light-emitting element
KR20110100883A (en) Mask pattern forming method
JP2005353856A (en) Manufacturing method of semiconductor device
JPH09115899A (en) Formation of protective film
KR19980026391A (en) Edge bead removal method of semiconductor device
JP2570709B2 (en) Etching method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220221

R151 Written notification of patent or utility model registration

Ref document number: 7040146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151