JP2019154184A - 電力系統解析装置 - Google Patents

電力系統解析装置 Download PDF

Info

Publication number
JP2019154184A
JP2019154184A JP2018039152A JP2018039152A JP2019154184A JP 2019154184 A JP2019154184 A JP 2019154184A JP 2018039152 A JP2018039152 A JP 2018039152A JP 2018039152 A JP2018039152 A JP 2018039152A JP 2019154184 A JP2019154184 A JP 2019154184A
Authority
JP
Japan
Prior art keywords
power system
simulator
unit
coupling
setting unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018039152A
Other languages
English (en)
Other versions
JP7143597B2 (ja
Inventor
亮平 鈴木
Ryohei Suzuki
亮平 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018039152A priority Critical patent/JP7143597B2/ja
Publication of JP2019154184A publication Critical patent/JP2019154184A/ja
Application granted granted Critical
Publication of JP7143597B2 publication Critical patent/JP7143597B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)

Abstract

【課題】アナログシミュレーターとディジタルシミュレーターとを安定に結合しつつ、結合系の伝送遅延を低減する。【解決手段】第1電力系統を模擬するディジタルシミュレーターと、第2電力系統を模擬するアナログシミュレーターと、ディジタルシミュレーターとアナログシミュレーターとを結合する結合部を模擬する結合部シミュレーターと、第1電力系統および結合部を含む系の伝達関数の特性方程式が実数解を持つように、それぞれのシミュレーターにおけるパラメータを設定する設定部とを備える電力系統解析装置を提供する。【選択図】図2

Description

本発明は、電力系統解析装置に関する。
電力系統の状態を解析する電力系統解析装置として、電力系統シミュレーターが知られている。例えば、電力系統シミュレーターは、アナログシミュレーターとディジタルシミュレーターとが結合されて構成される。アナログシミュレーターとディジタルシミュレーターとの結合方式として、Bergeron(ベルジェロン)結合方式(例えば、特許文献1)および電流結合方式(例えば、特許文献2)が知られている。
[先行技術文献]
[特許文献]
[特許文献1] 特開2017−153313号公報
[特許文献2] 特開2013−162549号公報
電力系統解析装置においては、アナログシミュレーターとディジタルシミュレーターとを安定に結合しつつ、結合系の伝送遅延を低減することが好ましい。
上記課題を解決するために、本発明の第1の態様においては、電力系統解析装置を提供する。電力系統解析装置は、ディジタルシミュレーターを有してよい。ディジタルシミュレーターは、第1電力系統を模擬してよい。電力系統解析装置は、アナログシミュレーターを有してよい。アナログシミュレーターは、第2電力系統を模擬してよい。電力系統解析装置は、結合部シミュレーターを有してよい。結合部シミュレーターは、結合部を模擬してよい。結合部はディジタルシミュレーターとアナログシミュレーターとを結合してよい。電力系統解析装置は、設定部を備えてよい。設定部は、第1電力系統および結合部を含む系の伝達関数の特性方程式が実数解を持つように、ディジタルシミュレーターおよび結合部シミュレーターのそれぞれにおけるパラメータを設定してよい。
設定部は、第1電力系統および結合部を含む系の伝達関数の特性方程式が実数解を持つように、結合部における伝送遅延時間を設定してよい。
ディジタルシミュレーターは、一つの誘導成分および一つの抵抗で、第1電力系統全体の誘導成分および抵抗成分を模擬してよい。
設定部は、一つの誘導成分および一つの抵抗の値に基づく伝達関数を用いて、伝送遅延時間を設定してよい。
設定部は、第1電力系統および結合部を含む系の伝達関数の特性方程式が実数解を持つ、最小の伝送遅延時間を設定してよい。
第1電力系統の抵抗成分をR、誘導成分をLとし、第1電力系統側および第2電力系統側のそれぞれの対地間抵抗成分をRとした場合に、設定部は、下式に基づいて、伝送遅延時間として結合部の1次遅れ時間Tを設定してよい。
Figure 2019154184
設定部は、nを整数としたときに、n次遅れ時間を算出してよい。設定部は、n次遅れ時間に対応するむだ時間を伝送遅延時間として設定してよい。
設定部は、第1電流値または第1電流値と、第2電圧値とに基づいて、結合部の第1電力系統側の第1電流源を設定してよい。第1電圧値または第1電流値は、第1電力系統の予め定められたノードにおける電圧値または電流値であってよい。第2電圧値は、第2電力系統の予め定められたノードにおける電圧値であってよい。設定部は、伝送遅延時間に基づいて、第1電圧値または第1電流値と、第1電流源の設定値との間の遅延時間を設定してよい。
ディジタルシミュレーターは、一つの誘導成分および一つの抵抗で、第1電力系統全体の誘導成分および抵抗成分を模擬してよい。設定部は、第1電力系統および結合部を含む系の伝達関数の特性方程式が実数解を持つように、ディジタルシミュレーターが模擬する抵抗の抵抗値を設定してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
電力系統解析装置100によって模擬される電力系統の一例を示す図である。 第1実施形態に係る電力系統解析装置100の構成を示す図である。 Bergeron結合方式を採用したときの検証回路300の一例を示す図である。 図3の検証回路300のブロック線図である。 電流結合方式を採用したときの検証回路400の一例を示す図である。 図5の検証回路400のブロック線図である。 1次遅れ時間とむだ時間との変換を示す図である。 第2実施形態に係る電力系統解析装置100の構成を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、電力系統解析装置によって模擬される電力系統の一例を示す図である。電力系統10は、第1電力系統12と第2電力系統14とを備える。本例では、第1電力系統12は、負荷側、すなわち需要家側の電力系統を備える。第1電力系統12は、同期発電機等を含んでよい。第2電力系統は、発電所の電力系統を備える。第2電力系統は、発電所における発電機、および送電線等を含んでよい。
図2は、第1実施形態に係る電力系統解析装置100の構成を示す図である。電力系統解析装置100は、電力系統の状態を解析するためのシミュレーターである。電力系統解析装置100は、ディジタルシミュレーター110、アナログシミュレーター120、結合部シミュレーター130、および設定部140を備える。
ディジタルシミュレーター110は、第1電力系統12を模擬する。アナログシミュレーター120は、第2電力系統14を模擬する。第2電力系統14は、送電線および遮断器等の高速で動作する機器を含んでよい。また、第2電力系統14は、変圧器のように非線形の動作特性を示す機器を含んでよい。したがって、アナログシミュレーター120は、これら送電線、遮断器、および変圧器等の構成要素をミニチュア化したアナログ回路を含んでよい。
アナログシミュレーター120は、電源装置121、インダクタ122、および抵抗123を有する。電源装置121、インダクタ122、および抵抗123は、直列に接続されてよい。電源装置121、インダクタ122、および抵抗123は、第2電力系統14を縮約して模擬する第2模擬部128を構成する。アナログシミュレーター120は、対地間抵抗成分124および第2電流源125を備えてよい。第2電流源125の一端は、第2模擬部128の一端に接続される。対地間抵抗成分124は、第2電流源125に並列に接続される。対地間抵抗成分124には、第2模擬部128からの電流Iと、第2電流源125からの電流I´とが流れる。図2では、対地間抵抗成分124に流れる電流をIAHと表示する。
図2において、電源装置121の電圧をVsとする。インダクタ122のインダクタンスをLとする。抵抗123の抵抗値をRとする。対地間抵抗成分124の抵抗値をRとする。第2電流源125の電流値をI´とする。
一方、ディジタルシミュレーター110は、ディジタル計算機であってよい。ディジタルシミュレーター110は、図示しないCPU、RAM、およびROMを備えたコンピュータによって実現されてよい。ROMには、演算部等の各機能を実行するためのプログラムおよび値等が格納されてよい。CPUは、ROMに記憶されたプログラムおよび各種データをRAMに読み出して演算を行い、ディジタル信号である演算結果を出力するとともにROMに記憶する。なお、ディジタルシミュレーター110は、FPGA(Field Programmable Gate Array)によって構成されていてもよい。
ディジタルシミュレーター110は、電源装置111、インダクタ112、および抵抗113をディジタル計算機において模擬する。インダクタ112は、一つの誘導成分である。抵抗113は、一つの抵抗である。したがって、ディジタルシミュレーター110は、一つの誘導成分および一つの抵抗で、第1電力系統12全体の誘導成分および抵抗成分を模擬してよい。電源装置111、インダクタ112、および抵抗113は、直列に接続されてよい。電源装置111、インダクタ112、および抵抗113は、第1電力系統12を縮約して模擬する第1模擬部118を構成する。ディジタルシミュレーター110は、対地間抵抗成分114および第1電流源115を備えてよい。第1電流源115の一端は、第1模擬部118の一端に接続される。対地間抵抗成分114は、第1電流源115に並列に接続される。対地間抵抗成分114には、第1模擬部118からの電流Iと、第1電流源115からの電流I´とが流れる。図2では、対地間抵抗成分114に流れる電流をIDHと表示する。
図2において、電源装置111の電圧をVとする。インダクタ112のインダクタンスをLとする。抵抗113の抵抗値をRとする。対地間抵抗成分114の抵抗値をRとする。第1電流源115の電流値をI´とする。本例では、アナログ側の対地間抵抗成分124と、ディジタル側の対地間抵抗成分114とが同じ抵抗値Rを有する。
結合部シミュレーター130は、結合部を模擬する。結合部は、ディジタルシミュレーター110とアナログシミュレーター120との間を結合する。図2を参照しつつ、ディジタルシミュレーター110とアナログシミュレーター120の結合方式について説明する。図2に示される構成は、Bergeron結合方式によってディジタルシミュレーター110とアナログシミュレーター120を結合している。
Bergeron結合方式においては、ディジタルシミュレーター110側のノードとアナログシミュレーター120側のノードとが切り離されている。ディジタルシミュレーター110側の送受端ノードは、上述したとおり等価電流源である第1電流源115と対地間抵抗成分114とで表される。一方、アナログシミュレーター120側の送受端ノードは、上述したとおり等価電流源である第2電流源125と対地間抵抗成分124とで表される。このために第1電力系統および第2電力系統の間の結合部(結合関係)を模擬する結合部シミュレーター130が備えられる。
結合部シミュレーター130は、第1電流源115、第2電流源125、対地間抵抗成分114、対地間抵抗成分124、電圧検出部126、電流検出部116、電流検出部117、アナログ−ディジタル変換器131、ディジタル−アナログ変換器132、および演算部133を備えてよい。演算部133は、変換部135と遅延部134とを備えてよい。
本実施形態においては、結合部シミュレーター130の上記構成要素のうち、第2電流源125、対地間抵抗成分124、電圧検出部126、アナログ−ディジタル変換器131、ディジタル−アナログ変換器132は、実際の素子として実現されてよい。電流検出部116、電流検出部117、および演算部133は、ディジタルシミュレーター110におけるディジタル計算機の機能として実現されてよい。
演算部133は、ディジタルシミュレーター110側の第1電流源115を制御する。演算部133は、設定部140と協働して、設定部の一部として機能してよい。具体的には、演算部133は、第1電力系統12の予め定められたノードにおける第1電流値と、第2電力系統14の予め定められたノードにおける第2電圧値とに基づいて、第1電力系統側の第1電流源115を設定してよい。第1電流値は、複数のノードにおける複数の電流値であってもよい。本例では、第1模擬部118において算出された第1電力系統12の出力電流Iと、対地間抵抗成分114に流れる電流IDHとが、第1電流値の例である。本例では、第2電力系統14における第2模擬部128の出力電圧Vが第2電圧の例である。
Bergeron結合方式においては、アナログ側で複数の電流処理部が設けられる。そして複数の電流処理部によって電流Iと電流IAHとを取得する。電流Iと電流IAHが加算された電流値に基づいて、第1電流源115の値を算出する。そのためには、電流Iと電流IAHを検出するための電流検出部を設ける必要が生じる。しかしながら、アナログシミュレーター120に電流検出部を設ける場合には、検出ノイズが生じる場合がある。したがって、本例においては、アナログシミュレーター120において電流検出部に代えて電圧検出部126を備える。これにより、アナログシミュレーター120において電流検出部を有しないので、検出ノイズを軽減することができる。すなわち、図2の構成は、電圧検出型のBergeron結合方式を示している。
電圧検出部126は、第2電力系統14の予め定められたノードにおける第2電圧値Vを検出する。第2電圧値Vは、アナログ−ディジタル変換器131によってディジタル値に変換される。アナログ−ディジタル変換器131において変換遅延T1が生じる。本例においては、ディジタルシミュレーター110側において、電流検出部116が、第1模擬部118からの電流Iを検出する。電流検出部117は、対地間抵抗成分114に流れる電流IDHを検出する。
本例において、結合演算式は、以下のとおりとなる。
Figure 2019154184
変換部135は、第2電圧値Vに2/Rを乗じる。一方、電流Iの値と電流IDHの値が加算された結果の値が遅延部134に入力される。遅延部134は、むだ時間要素として機能する。遅延部134は、電流Iと電流IDHとの加算値が入力されてからむだ時間Lだけ経過してから応答出力する。演算部133は、変換部135から出力される値である2V/Rから、遅延部134の出力値である(I+IDH)e−SLを差し引く。以上の処理によって、演算部133は、第1電力系統側の第1電流源115を設定する。
本例では、電流Iと電流IDHとを加算した電流値がディジタル−アナログ変換器132によってアナログ値に変換されて、第2電流源125の値が算出される。ディジタル−アナログ変換器132において変換遅延T2が生じる。
本例では、演算部133は、第1電力系統の予め定められたノードにおける第1電流値として電流Iと電流IDHを用いる場合を説明したが、この場合に限られない。電流IDHに代えて、第1模擬部118の出力電圧が用いられてもよい。上記の(1)式からわかるとおり、演算部133における遅延部134は、伝送遅延時間が生じる。図2における"S"は、複素数"jω"を示している。
設定部140は、第1電力系統を模擬するディジタルシミュレーター110のパラメータおよび結合部シミュレーター130のパラメータのいずれかを設定する。設定部140は、伝送遅延時間として、上記のむだ時間Lを設定してよい。むだ時間Lの長さによって、ディジタルシミュレーター110および結合部シミュレーター130を含む系の安定性が異なる。むだ時間Lの大きさは、伝達関数の特定方程式が実数解を持つか否かに影響する。
但し、むだ時間要素e−SLが伝達関数に含まれている場合には、系の安定性解析を解析的に実行できない。したがって、本例では、設定部140は、むだ時間要素e−SLをn次遅れ時間要素(例えば、1次遅れ要素 1/(TS+1))で近似する。設定部140は、n次遅れ時間要素における遅れ時間Tを伝送遅延時間として設定してもよい。
図3は、Bergeron結合方式を採用したときの検証回路300の一例を示す図である。図4は、図3の検証回路300のブロック線図である。検証回路は、伝達関数を導出するために実際の実装回路を近似化した回路である。図3においては、電流検出型のBergeron結合方式についての検証回路300を示しているが、電流検出型のBergeron結合方式の場合であっても、伝達関数自体は同様となる。検証回路300は、ディジタル部310、アナログ部320および結合部330を含んでよい。検証回路300は、1次遅れ要素332を含む。1次遅れ要素332は、回路分割によりやむを得ず発生する伝送遅延時間を近似した要素であり、実装回路における制御演算を実行する要素ではない。図3における検証回路300は、アナログ部320において、図2に示される第2模擬部128と、第2電流源125との間が開放されてよい。したがって、IA″第2模擬部128と第2電流源125の間を開放するためのスイッチが設けられてよい。このため、IA″は0とすることができる。図3および図4においては、第2模擬部128は省略されている。設定部140は、むだ時間要素e−SLを、1次遅れ要素332によって近似してよい。
むだ時間要素e−SLを1次遅れ要素 1/(TS+1)で近似することによって、結合方式としてBergeron結合方式を採用した場合におけるディジタルシミュレーター110および結合部シミュレーター130の伝達関数は、図3および図4から、以下のように近似的に導出することができる。
Figure 2019154184
Figure 2019154184
Figure 2019154184
以上のように、Bergeron結合方式を採用した場合におけるアナログシミュレーター120および結合部シミュレーター130の伝達関数は(2)式で近似される。これにより、伝達関数の特定方程式が実数解を有するか否かを解析的に判別することができる。したがって、系の安定性が解析しやすくなる。
結合方式として電流結合方式を採用したときの伝達関数を比較例として説明する。図5は、結合方式として電流結合方式を採用したときの検証回路400の一例を示す図である。図6は、図5の検証回路400のブロック線図を示す。検証回路400は、ディジタル部410、アナログ部420および結合部430を含んでよい。検証回路300は、1次遅れ要素432を含む。結合方式として電流結合方式を採用した場合におけるディジタルシミュレーターおよび結合部シミュレーターの伝達関数は、図5および図6から、以下のように導出することができる。
Figure 2019154184
Figure 2019154184
以上のように、電流結合方式を採用した場合におけるディジタルシミュレーターおよび結合部シミュレーターの伝達関数は(3)式で近似される。
ここで、伝達関数の分母が、第1電力系統12および結合部を含む系の伝達関数の特性方程式を意味する。設定部140は、特性方程式が実数解を持つように、それぞれのシミュレーターにおけるパラメータを設定する。(3)式に示される電流結合方式においては、常に特性方程式は、実数解を有する。一方、本例におけるBergeron結合方式においては、以下の(4)式を満たす場合に、特性方程式、すなわち、(2)式の分母が実数解を持つ。そして、特性方程式が実数解を持つ場合に、系が安定していると判断される。
Figure 2019154184
図7は、1次遅れ時間とむだ時間との変換を示す図である。横軸は、時間を示す。縦軸は、t=0のときにステップ入力が与えられた場合におけるむだ時間系のステップ応答d(t,L)および1次遅れ系のステップ応答g(t、T)を示す。むだ時間Lは、むだ時間系のステップ応答がされるまでの時間を意味する。1次遅れ時間Tは、時定数であってよい。最終的に到達する値をYとすると、時定数は、0.632Yに到達するまでに要する時間を意味する。
本例においては、むだ時間系のステップ応答d(t,L)と、1次遅れ系のステップ応答g(t、T)との差分で与えられる面積が最小となるように、むだ時間系のステップ応答d(t,L)が設定される。具体的には、以下の式(5)を解くことによって、設定部140は、むだ時間Lを決定してよい。差分で与えられる面積Jが最小となるようにむだ時間系のステップ応答d(t,L)を設定するためには、最小二乗法等が用いられてよい。
Figure 2019154184
以上のように、設定部140は、上記(4)式の条件に基づいて、n次遅れ時間Tを算出してよい。そして、設定部140は、図7および(5)式の関係に基づいて、n次遅れ時間Tに対応するむだ時間Lを算出する。設定部140は、むだ時間Lを伝送遅延時間として設定してよい。
以上のように、設定部140は、一つの誘導成分である誘導成分Lおよび一つの抵抗Rで、第1電力系統12全体の誘導成分および抵抗成分を模擬する。特に、設定部140は、(2)式に示されるとおり、一つの誘導成分である誘導成分Lおよび一つの抵抗Rの値に基づく伝達関数を用いて、伝送遅延時間を設定してよい。設定部140は、第1電力系統および結合部を含む系の伝達関数の特性方程式が実数解を持つように伝送遅延時間を設定してよい。特に、設定部140は、第1電力系統および結合部を含む系の伝達関数の特性方程式が実数解を持つ、最小の伝送遅延時間を設定してよい。設定部140は、伝送遅延時間として、むだ時間Lを設定してよい。但し、設定部140は、この場合に限られない。設定部140は、伝送遅延時間として結合部の1次遅れ時間Tを設定してもよい。
設定部140によって、伝送遅延時間が設定されると、設定部140および演算部133は、第1電力系統12の予め定められた一または複数のノードにおける第1電圧値または第1電圧値(電流I、および電流IDH)と、第2電力系統14の予め定められたノードにおける第2電圧値(電圧値V)とに基づいて、結合部の第1電力系統側の第1電流源115を設定してよい。演算部133は、設定部140と協働して、設定部の一部の機能を実行してよい。設定部140は、伝送遅延時間に基づいて、第1電圧値または第1電流値(電流I、および電流IDH)と、第1電流源115の設定値との間の遅延時間を設定する。
以上のように、本実勢形態の電力系統解析装置100によれば、ディジタルシミュレーター110とアナログシミュレーター120とを安定に結合させることができる。さらに、Bergeron方式を採用いた出力電流指令により、ディジタル−アナログ間の応答を改善し、応答の遅れに伴う誤差であるモデル化誤差を低減することができる。
さらに、アナログシミュレーター120においては、電流検出部を用いずに、電圧検出部126を用いる。したがって、電流検出部を用いる場合に発生しやすい検出ノイズを軽減することができる。結合部に対する安定性解析によって、系を安定化可能な伝送遅延時間を設定することができる。したがって、Bergeron結合方式を採用する場合における不安定性を回避することができる。特に、1次遅れ要素を用いて算出した1次遅れ時間Tをむだ時間Lに近似変換することにより、安定性解析の結果を反映した電力系統解析装置100を実現することができる。
図8は、第2実施形態に係る電力系統解析装置100の構成を示す図である。本例の電力系統解析装置100は、ディジタルシミュレーター210、アナログシミュレーター120、結合部シミュレーター130、および設定部140を備える。本実施形態においては、ディジタルシミュレーター210における電流検出部219が設けられる位置が、第1実施形態におけるディジタルシミュレーター110における電流検出部117が設けられる位置と異なる。本実施形態において、電流検出部219は、第1電流源215から流れ出る電流I´を検出する。電流検出部216は、第1模擬部218からの電流Iを検出する。
第1実施形態においては、電流Iの値と電流IDHの値が加算されて、遅延部134に入力される。一方、本構成においては、IDH=I+I´であることを考慮すると、I+IDH=I+I+I´=2I+I´となる。したがって、本例では、電流Iの値が乗算器217によって2倍されて、I´が加算されて、遅延部134に入力される。また、電流Iの値が乗算器217によって2倍されてI´が加算された電流値が、ディジタル−アナログ変換器132によってアナログ値に変換されて、第2電流源125の値が算出される。電源装置211、インダクタ212、抵抗213、対地間抵抗成分214、第1電流源215、電流検出部216、乗算器217、および第1模擬部218については、第1実施形態における構成(符号111〜118)の構成と同様であるので、繰返しの説明を省略する。
以上のように第1および第2実施形態の電力系統解析装置100を説明したが、本発明は、これら場合に限られない。上記の第1および第2実施形態の電力系統解析装置100においては、設定部140は、パラメータとして、伝送遅延時間(T等)を設定する場合を説明した。電力系統解析装置100は、シミュレーターの設計段階において、接合部のパラメータを決めてよい。この場合、シミュレーション対象であるディジタルシミュレーターとアナログシミュレーターにおいて、伝送遅延時間(T等)以外のパラメータであるインダクタンスLD、抵抗113の抵抗値RD、および対地間抵抗成分RHは固定される。このように電力系統解析装置100は、伝送遅延時間以外のパラメータを固定し、パラメータとして伝送遅延時間を設定する場合に好適に用いられる。一方、接合部のパラメータ設定が終わった後にユーザがシミュレーターを使う段階、すなわち、シミュレーターの使用段階においても第1および第2実施形態の電力系統解析装置100を適用してもよい。この場合、設定部140は、(4)式を満たすように、図2および図8において、他のパラメータであるインダクタ112のインダクタンスL、抵抗113の抵抗値をR、およびディジタル側の対地間抵抗成分114の少なくとも一つを変更してもよい。設定部140は、第1電力系統12および結合部を含む系の伝達関数の特性方程式が実数解を持つように、ディジタルシミュレーター110が模擬する抵抗113の抵抗値Rを設定してもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10・・電力系統、12・・第1電力系統、14・・第2電力系統、100・・電力系統解析装置、110・・ディジタルシミュレーター、111・・電源装置、112・・インダクタ、113・・抵抗、114・・対地間抵抗成分、115・・第1電流源、116・・電流検出部、117・・電流検出部、118・・第1模擬部、120・・アナログシミュレーター、121・・電源装置、122・・インダクタ、123・・抵抗、124・・対地間抵抗成分、125・・第2電流源、126・・電圧検出部、128・・第2模擬部、130・・結合部シミュレーター、131・・アナログ−ディジタル変換器、132・・ディジタル−アナログ変換器、133・・演算部、134・・遅延部、135・・変換部、140・・設定部、210・・ディジタルシミュレーター、211・・電源装置、212・・インダクタ、213・・抵抗、214・・対地間抵抗成分、215・・第1電流源、216・・電流検出部、217・・乗算器、218・・第1模擬部、219・・電流検出部、300・・検証回路、310・・ディジタル部、320・・アナログ部、330・・結合部、332・・1次遅れ要素、400・・検証回路、410・・ディジタル部、420・・アナログ部、430・・結合部、432・・1次遅れ要素

Claims (9)

  1. 第1電力系統を模擬するディジタルシミュレーターと、
    第2電力系統を模擬するアナログシミュレーターと、
    前記ディジタルシミュレーターと前記アナログシミュレーターとを結合する結合部を模擬する結合部シミュレーターと、
    前記第1電力系統および前記結合部を含む系の伝達関数の特性方程式が実数解を持つように、それぞれのシミュレーターにおけるパラメータを設定する設定部と
    を備える電力系統解析装置。
  2. 前記設定部は、前記第1電力系統および前記結合部を含む系の伝達関数の特性方程式が実数解を持つように、前記結合部における伝送遅延時間を設定する
    請求項1に記載の電力系統解析装置。
  3. 前記ディジタルシミュレーターは、一つの誘導成分および一つの抵抗で、前記第1電力系統全体の誘導成分および抵抗成分を模擬する
    請求項2に記載の電力系統解析装置。
  4. 前記設定部は、前記一つの誘導成分および前記一つの抵抗の値に基づく伝達関数を用いて、前記伝送遅延時間を設定する
    請求項3に記載の電力系統解析装置。
  5. 前記設定部は、前記第1電力系統および前記結合部を含む系の伝達関数の特性方程式が実数解を持つ、最小の前記伝送遅延時間を設定する
    請求項2から4のいずれか一項に記載の電力系統解析装置。
  6. 前記第1電力系統の抵抗成分をR、誘導成分をLとし、
    第1電力系統側および第2電力系統側のそれぞれの対地間抵抗成分をRとした場合に、
    前記設定部は、下式に基づいて、前記伝送遅延時間として前記結合部の1次遅れ時間Tを設定する
    Figure 2019154184
    請求項2から5のいずれか一項に記載の電力系統解析装置。
  7. 前記設定部は、nを整数としたときに、n次遅れ時間を算出し、n次遅れ時間に対応するむだ時間を前記伝送遅延時間として設定する
    請求項2から5のいずれか一項に記載の電力系統解析装置。
  8. 前記設定部は、第1電力系統の予め定められたノードにおける第1電圧値または第1電流値と、前記第2電力系統の予め定められたノードにおける第2電圧値とに基づいて、前記結合部の前記第1電力系統側の第1電流源を設定し、
    前記設定部は、前記伝送遅延時間に基づいて、前記第1電圧値または前記第1電流値と、前記第1電流源の設定値との間の遅延時間を設定する
    請求項2から7のいずれか一項に記載の電力系統解析装置。
  9. 前記ディジタルシミュレーターは、一つの誘導成分および一つの抵抗で、前記第1電力系統全体の誘導成分および抵抗成分を模擬し、
    前記設定部は、前記第1電力系統および前記結合部を含む系の伝達関数の特性方程式が実数解を持つように、前記ディジタルシミュレーターが模擬する抵抗の抵抗値を設定する
    請求項1に記載の電力系統解析装置。
JP2018039152A 2018-03-05 2018-03-05 電力系統解析装置 Active JP7143597B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018039152A JP7143597B2 (ja) 2018-03-05 2018-03-05 電力系統解析装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018039152A JP7143597B2 (ja) 2018-03-05 2018-03-05 電力系統解析装置

Publications (2)

Publication Number Publication Date
JP2019154184A true JP2019154184A (ja) 2019-09-12
JP7143597B2 JP7143597B2 (ja) 2022-09-29

Family

ID=67947237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018039152A Active JP7143597B2 (ja) 2018-03-05 2018-03-05 電力系統解析装置

Country Status (1)

Country Link
JP (1) JP7143597B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000270475A (ja) * 1999-03-15 2000-09-29 Hitachi Ltd 電力系統解析装置
JP2004096889A (ja) * 2002-08-30 2004-03-25 Mitsubishi Electric Corp 電力系統シミュレータ
JP2005137129A (ja) * 2003-10-30 2005-05-26 Mitsubishi Electric Corp 電力系統解析装置および電力系統解析方法
JP2010207016A (ja) * 2009-03-05 2010-09-16 Tokyo Electric Power Co Inc:The 電力系統解析装置
JP2013162549A (ja) * 2012-02-01 2013-08-19 Fuji Electric Co Ltd 電力系統シミュレータ、インターフェース装置
JP2017153313A (ja) * 2016-02-26 2017-08-31 富士電機株式会社 電力系統シミュレータ、インターフェイス、及びプログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000270475A (ja) * 1999-03-15 2000-09-29 Hitachi Ltd 電力系統解析装置
JP2004096889A (ja) * 2002-08-30 2004-03-25 Mitsubishi Electric Corp 電力系統シミュレータ
JP2005137129A (ja) * 2003-10-30 2005-05-26 Mitsubishi Electric Corp 電力系統解析装置および電力系統解析方法
JP2010207016A (ja) * 2009-03-05 2010-09-16 Tokyo Electric Power Co Inc:The 電力系統解析装置
JP2013162549A (ja) * 2012-02-01 2013-08-19 Fuji Electric Co Ltd 電力系統シミュレータ、インターフェース装置
JP2017153313A (ja) * 2016-02-26 2017-08-31 富士電機株式会社 電力系統シミュレータ、インターフェイス、及びプログラム

Also Published As

Publication number Publication date
JP7143597B2 (ja) 2022-09-29

Similar Documents

Publication Publication Date Title
Goodwin et al. Sampling and sampled-data models: The interface between the continuous world and digital algorithms
US20100207594A1 (en) Auto-Tuning Power Supply
CN106980273A (zh) 仿真装置和用于仿真的方法
CN108959671B (zh) 半桥和全桥型模块化多电平换流器的实时仿真建模方法
Poon et al. High-speed hardware-in-the loop platform for rapid prototyping of power electronics systems
EP2267561B1 (en) Programmable and reconfigurable hardware for real power system emulation
JP2019154184A (ja) 電力系統解析装置
JP5953780B2 (ja) 電力系統シミュレータ、インターフェース装置
CN106199193A (zh) 双馈风机阻抗硬件在环测试系统及方法
Elbaset et al. Small-signal MATLAB/Simulink model of dc-dc buck converter using state-space averaging method
Chwirka Using the powerful SABER simulator for simulation, modeling, and analysis of power systems, circuits, and devices
JP6028466B2 (ja) 電力系統シミュレータ
JP3992665B2 (ja) 三相交流負荷模擬装置
JPH09117061A (ja) 電力系統解析装置
JP6701802B2 (ja) 電力系統シミュレータ、インターフェイス、及びプログラム
JP2008154424A (ja) 回路モジュール温度計算装置および回路モジュール温度計算方法
CN109492239A (zh) 一种实现仿真波形数据实时分割的装置
Wallbank et al. An introduction to the implementation of digital control—Leading to the control of electrical power systems
Gherman et al. A Method for Accelerating FPGA Based Digital Control of Switched Mode Power Supplies
CA3209145A1 (en) Method and apparatus for simulating an electrical circuit, digital real-time simulator, computer program and computer readable medium
Detjen et al. Embedding DSP control algorithms in PSpice
Bhattacharya et al. Resource optimization for emulation of behavioral models of mixed signal circuits on FPGA: a case study of DC–DC buck converter
US20240193332A1 (en) Method and apparatus for simulating an electrical circuit, digital real-time simulator, computer program and computer-readable medium
US20090222253A1 (en) System and Method for Switch-Level Linear Simulation Using Verilog
JP4072112B2 (ja) 電力系統解析装置および電力系統解析方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220829

R150 Certificate of patent or registration of utility model

Ref document number: 7143597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150