JP2019149460A - Insulation circuit board and manufacturing method thereof - Google Patents
Insulation circuit board and manufacturing method thereof Download PDFInfo
- Publication number
- JP2019149460A JP2019149460A JP2018033381A JP2018033381A JP2019149460A JP 2019149460 A JP2019149460 A JP 2019149460A JP 2018033381 A JP2018033381 A JP 2018033381A JP 2018033381 A JP2018033381 A JP 2018033381A JP 2019149460 A JP2019149460 A JP 2019149460A
- Authority
- JP
- Japan
- Prior art keywords
- circuit layer
- layer
- metal
- circuit
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000009413 insulation Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 239000000919 ceramic Substances 0.000 claims abstract description 106
- 239000013078 crystal Substances 0.000 claims abstract description 101
- 239000010949 copper Substances 0.000 claims abstract description 46
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052802 copper Inorganic materials 0.000 claims abstract description 40
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 30
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims description 214
- 239000002184 metal Substances 0.000 claims description 214
- 239000007769 metal material Substances 0.000 claims description 72
- 239000000463 material Substances 0.000 claims description 60
- 238000005304 joining Methods 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 15
- 238000005219 brazing Methods 0.000 claims description 14
- 238000007689 inspection Methods 0.000 abstract description 17
- 230000017525 heat dissipation Effects 0.000 description 18
- 238000003384 imaging method Methods 0.000 description 15
- 229920005989 resin Polymers 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 14
- 238000000034 method Methods 0.000 description 11
- 230000003746 surface roughness Effects 0.000 description 11
- 238000012360 testing method Methods 0.000 description 10
- 239000011800 void material Substances 0.000 description 9
- 239000004519 grease Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 238000005096 rolling process Methods 0.000 description 6
- 229910017945 Cu—Ti Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、パワー素子やLED素子、熱電素子等の素子が搭載される絶縁回路基板及びその製造方法に関する。 The present invention relates to an insulating circuit board on which elements such as a power element, an LED element, and a thermoelectric element are mounted, and a manufacturing method thereof.
金属部材とセラミックス部材とを接合してなる絶縁回路基板として、例えばAlN(窒化アルミニウム)、Al2O3(アルミナ)、Si3N4(窒化ケイ素)等のセラミックス基板と、このセラミックス基板の一方の面に接合されたアルミニウム(Al)や銅(Cu)等の導電性に優れた金属からなる回路層と、を備えた構成のものが知られている。なお、この種の絶縁回路基板には、例えばパワー素子が搭載されるパワーモジュール用基板のように、セラミックス基板の他方の面に熱伝導性に優れた金属からなる金属層を形成することや、金属層を介して放熱層(ヒートシンク)を接合することも行われる。 As an insulating circuit substrate formed by joining a metal member and a ceramic member, for example, a ceramic substrate such as AlN (aluminum nitride), Al 2 O 3 (alumina), Si 3 N 4 (silicon nitride), and one of the ceramic substrates And a circuit layer made of a metal having excellent conductivity, such as aluminum (Al) and copper (Cu), which are bonded to the surface, are known. In addition, in this type of insulated circuit board, for example, a power module substrate on which a power element is mounted, a metal layer made of a metal having excellent thermal conductivity is formed on the other surface of the ceramic substrate, Bonding a heat dissipation layer (heat sink) through a metal layer is also performed.
例えば、特許文献1には、セラミック基板(セラミックス基板)の表面に銅回路が形成され、又はその銅回路と共にセラミック基板の裏面に放熱銅板が形成された回路基板(絶縁回路基板)が開示されている。 For example, Patent Document 1 discloses a circuit board (insulating circuit board) in which a copper circuit is formed on the surface of a ceramic substrate (ceramic substrate) or a heat dissipation copper plate is formed on the back surface of the ceramic substrate together with the copper circuit. Yes.
このように構成される絶縁回路基板の回路層の表面(上面)に、パワー素子やLED素子、熱電素子等の素子がはんだ付け(実装)されることにより、各種のモジュールが製造される。また、素子が実装されたモジュールは、絶縁性確保や配線保護等の観点から、ポッティング樹脂やモールディング樹脂で封止することも行われる。 Various modules are manufactured by soldering (mounting) elements such as power elements, LED elements, and thermoelectric elements to the surface (upper surface) of the circuit layer of the insulating circuit board configured as described above. In addition, the module on which the element is mounted is also sealed with potting resin or molding resin from the viewpoint of ensuring insulation and protecting the wiring.
ところで、各種のモジュールにおける回路層と素子との接合界面や、回路層とセラミックス基板との接合界面等の検査は、超音波探査映像装置(SAT:Scanning Acoustic Tomograph)を用いて、素子や絶縁回路基板の各層等を介して行われることが知られている。
ところが、セラミックス基板に銅等の金属を接合して回路層を形成する場合、例えば、セラミックス基板に回路層となる銅(Cu)板を接合する場合、通常、Ag‐Cu‐Ti系等の活性金属ろう材を用いて800℃以上の温度で加熱することが必要となる。このような温度域で加熱した場合、銅の結晶粒が加熱前よりも粗大化する。このため、絶縁回路基板(回路層)を介して回路層と素子との接合界面(はんだ接合部)を超音波探査映像装置により検査する際に、回路層での超音波の反射が大きくなり、検査精度を低下させることが問題となっている。
By the way, the inspection of the bonding interface between the circuit layer and the element and the bonding interface between the circuit layer and the ceramic substrate in various modules is performed using an ultrasonic exploration imaging device (SAT). It is known to be performed via each layer of the substrate.
However, when a circuit layer is formed by bonding a metal such as copper to a ceramic substrate, for example, when a copper (Cu) plate serving as a circuit layer is bonded to a ceramic substrate, it is usually active such as Ag-Cu-Ti. It is necessary to heat at a temperature of 800 ° C. or higher using a metal brazing material. When heated in such a temperature range, the copper crystal grains become coarser than before heating. For this reason, when inspecting the bonding interface (solder joint) between the circuit layer and the element via the insulating circuit board (circuit layer) with an ultrasonic exploration imaging apparatus, the reflection of the ultrasonic wave at the circuit layer becomes large, Decreasing inspection accuracy is a problem.
一方、この対策として、高熱を加えても結晶粒が粗大化しにくい材料を回路層に用いることが考えられるが、この場合には回路層の硬度が増加することで、回路層とセラミックス基板との接合界面における応力差が増加し、絶縁回路基板に反りが生じやすくなる。また、電気伝達性能や放熱性能の観点では、回路層の厚みを比較的大きく(厚く)することが望ましいが、回路層の厚みを大きくすると絶縁回路基板に生じる反りが大きくなり、セラミックス基板が割れるおそれがある。このため、回路層とセラミックス基板との接合信頼性を低下させることが問題となる。 On the other hand, as a countermeasure, it is conceivable to use a material for the circuit layer that is difficult to coarsen the crystal grains even when high heat is applied. In this case, the hardness of the circuit layer increases, so that the circuit layer and the ceramic substrate The stress difference at the bonding interface increases, and the insulating circuit board is likely to warp. Also, from the viewpoint of electrical transmission performance and heat dissipation performance, it is desirable to make the thickness of the circuit layer relatively large (thick), but if the thickness of the circuit layer is increased, the warpage generated in the insulated circuit board increases and the ceramic substrate breaks. There is a fear. For this reason, it becomes a problem to reduce the bonding reliability between the circuit layer and the ceramic substrate.
本発明は、このような事情に鑑みてなされたもので、モジュールを構成する各部品の接合界面の検査精度を良好に確保するとともに、回路層とセラミックス基板との接合信頼性を良好に確保できる絶縁回路基板及びその製造方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and it is possible to satisfactorily secure the inspection accuracy of the joining interface of each component constituting the module and to secure the joining reliability between the circuit layer and the ceramic substrate. An object of the present invention is to provide an insulated circuit board and a method for manufacturing the same.
本発明の絶縁回路基板は、セラミックス基板と、該セラミックス基板の一方の面に形成された銅又はアルミニウムからなる回路層と、を備え、前記回路層が、前記セラミックス基板の一方の面に接合された第1回路層と、該第1回路層の表面に接合された第2回路層と、を有する積層構造とされ、前記第1回路層の厚みが該第1回路層の厚みと前記第2回路層の厚みとを合計した値の20%以下とされ、前記回路層が銅のとき、前記第1回路層の平均結晶粒径が250μm以上、前記第2回路層の平均結晶粒径が250μm未満とされ、前記回路層がアルミニウムのとき、前記第1回路層の平均結晶粒径が375μm以上、前記第2回路層の平均結晶粒径が375μm未満とされる。 The insulated circuit board of the present invention includes a ceramic substrate and a circuit layer made of copper or aluminum formed on one surface of the ceramic substrate, and the circuit layer is bonded to one surface of the ceramic substrate. A first circuit layer and a second circuit layer bonded to the surface of the first circuit layer. The thickness of the first circuit layer is equal to the thickness of the first circuit layer and the second circuit layer. When the circuit layer is copper, the average crystal grain size of the first circuit layer is 250 μm or more, and the average crystal grain size of the second circuit layer is 250 μm. When the circuit layer is made of aluminum, the average crystal grain size of the first circuit layer is 375 μm or more, and the average crystal grain size of the second circuit layer is less than 375 μm.
この絶縁回路基板では、回路層を第1回路層と第2回路層とを有する積層構造とし、セラミックス基板と接合される第1回路層の平均結晶粒径を銅の場合は250μm以上、アルミニウムの場合は375μm以上として比較的大きく設けることで、第1回路層の硬度を低く設けている。これにより、絶縁回路基板の加熱時等にセラミックス基板にかかる熱応力を低減でき、セラミックス基板が割れることを防止できる。したがって、素子の実装工程時や使用環境において、回路層とセラミックス基板との接合信頼性を良好に確保できる。
また、回路層では、第1回路層の厚みを第1回路層及び第2回路層の厚みを合計した値の20%以下とし、第1回路層が回路層に占める割合を小さく、すなわち回路層に対して第1回路層の厚みを薄く形成している。前述したように、第1回路層の平均結晶粒径は比較的大きく設けられるが、回路層に占める割合を小さくしている。このため、超音波探査映像装置により絶縁回路基板を介して素子と回路層(第2回路層)との接合界面等を検査する際に、第1回路層における超音波の反射の割合を大きく低減でき、検査精度を良好に確保できる。
このように、第1回路層の厚みと、第1回路層及び第2回路層の平均結晶粒径とを上記範囲内に調整することにより、超音波探査映像装置による検査精度と、回路層(第1回路層)とセラミックス基板との接合信頼性との双方を、良好に確保できる。また、回路層全体としては、第1回路層と第2回路層とを組み合わせることで、十分な厚みを確保できる。したがって、回路層として要求される機能である電気伝達性能や放熱性能を良好に確保できる。
In this insulated circuit board, the circuit layer has a laminated structure having a first circuit layer and a second circuit layer, and the average crystal grain size of the first circuit layer to be bonded to the ceramic substrate is 250 μm or more in the case of copper, aluminum In this case, the hardness of the first circuit layer is set low by providing a relatively large thickness of 375 μm or more. Thereby, the thermal stress applied to the ceramic substrate when the insulating circuit substrate is heated can be reduced, and the ceramic substrate can be prevented from cracking. Therefore, it is possible to satisfactorily secure the bonding reliability between the circuit layer and the ceramic substrate during the element mounting process and in the usage environment.
In the circuit layer, the thickness of the first circuit layer is set to 20% or less of the total thickness of the first circuit layer and the second circuit layer, and the ratio of the first circuit layer to the circuit layer is small. In contrast, the thickness of the first circuit layer is reduced. As described above, the average crystal grain size of the first circuit layer is relatively large, but the ratio of the first circuit layer to the circuit layer is reduced. For this reason, when inspecting the bonding interface between the element and the circuit layer (second circuit layer) via the insulated circuit board by the ultrasonic exploration imaging apparatus, the ratio of ultrasonic reflection in the first circuit layer is greatly reduced. It is possible to ensure good inspection accuracy.
Thus, by adjusting the thickness of the first circuit layer and the average crystal grain size of the first circuit layer and the second circuit layer within the above range, the inspection accuracy by the ultrasonic exploration imaging apparatus and the circuit layer ( Both the first circuit layer) and the bonding reliability between the ceramic substrate can be secured satisfactorily. In addition, as a whole circuit layer, a sufficient thickness can be secured by combining the first circuit layer and the second circuit layer. Therefore, it is possible to satisfactorily ensure the electric transmission performance and heat dissipation performance, which are functions required for the circuit layer.
本発明の絶縁回路基板の好適な実施態様として、前記回路層は、前記第1回路層と、前記第2回路層と、前記第2回路層の表面に接合された第3回路層と、を有する三層構造とされ、前記第3回路層の厚みが前記第1回路層の厚みと同等とされ、前記第3回路層が前記第1回路層と同等の平均結晶粒径とされているとよい。 As a preferred embodiment of the insulated circuit board of the present invention, the circuit layer includes the first circuit layer, the second circuit layer, and a third circuit layer bonded to the surface of the second circuit layer. A three-layer structure having a thickness of the third circuit layer equivalent to the thickness of the first circuit layer, and the third circuit layer having an average crystal grain size equivalent to that of the first circuit layer. Good.
素子が搭載(実装)される回路層の表面を第3回路層により形成し、この第3回路層の平均結晶粒径を第1回路層と同等の大きな平均結晶粒径に設けているので、回路層の表面の表面粗度(表面粗さ)も比較的大きくできる。回路層(第3回路層)上に素子を実装したモジュールを樹脂封止すると、モールド樹脂の特に回路層の周縁(第3回路層の周縁)に形成された角部に応力が集中しやすいが、本発明の絶縁回路基板では、第3回路層の平均結晶粒径を大きく設け、その表面の表面粗度を大きく設けているので、モールド樹脂を第3回路層の周縁に強固に固定でき、モールド樹脂と回路層との密着性を向上できる。
また、第3回路層の厚みを第1回路層の厚みと同等にし、第3回路層の厚みを薄く形成している。このため、超音波探査映像装置によりモジュールの各部品の接合界面を検査する際の第3回路層における超音波の反射の割合を大きく低減できる。したがって、回路層全体における超音波の反射を大きく低減でき、検査精度を良好に確保できる。
The surface of the circuit layer on which the element is mounted (mounted) is formed by the third circuit layer, and the average crystal grain size of the third circuit layer is set to a large average crystal grain size equivalent to that of the first circuit layer. The surface roughness (surface roughness) of the surface of the circuit layer can also be made relatively large. When a module in which an element is mounted on a circuit layer (third circuit layer) is resin-sealed, stress tends to concentrate on corner portions formed on the periphery of the circuit layer (particularly the periphery of the third circuit layer) of the mold resin. In the insulated circuit board of the present invention, since the average crystal grain size of the third circuit layer is large and the surface roughness of the surface is large, the mold resin can be firmly fixed to the periphery of the third circuit layer, The adhesion between the mold resin and the circuit layer can be improved.
Further, the thickness of the third circuit layer is made equal to the thickness of the first circuit layer, and the thickness of the third circuit layer is made thin. For this reason, the ratio of the reflection of the ultrasonic wave in the 3rd circuit layer at the time of test | inspecting the joining interface of each component of a module with an ultrasonic survey imaging device can be reduced significantly. Therefore, the reflection of ultrasonic waves in the entire circuit layer can be greatly reduced, and the inspection accuracy can be secured satisfactorily.
本発明の絶縁回路基板の好適な実施態様として、前記セラミックス基板の他方の面に、前記回路層と同じ金属からなる金属層を備え、前記金属層は、前記セラミックス基板の他方の面に接合された第1金属層と、該第1金属層の表面に接合された第2金属層と、を有する積層構造とされ、前記第1金属層の厚みが該前記第1金属層の厚みと前記第2金属層の厚みとを合計した値の20%以下とされ、前記第1金属層が前記第1回路層と同等の平均結晶粒径に設けられ、前記第2金属層が前記第2回路層と同等の平均結晶粒径に設けられているとよい。 As a preferred embodiment of the insulated circuit board of the present invention, a metal layer made of the same metal as the circuit layer is provided on the other surface of the ceramic substrate, and the metal layer is bonded to the other surface of the ceramic substrate. A first metal layer and a second metal layer bonded to the surface of the first metal layer, wherein the thickness of the first metal layer is equal to the thickness of the first metal layer. The total thickness of the two metal layers is 20% or less, the first metal layer is provided with an average crystal grain size equivalent to that of the first circuit layer, and the second metal layer is the second circuit layer. It is good to be provided with an average crystal grain size equivalent to.
金属層を第1金属層と第2金属層とを有する積層構造とし、第1金属層を第1回路層と同等の大きな平均結晶粒径に設けておくことで、セラミックス基板と接合される第1金属層の硬度を低く設けることができる。このため、絶縁回路基板の加熱時等にセラミックス基板にかかる熱応力を低減でき、セラミックス基板が割れることを防止できる。したがって、素子の実装工程時や使用環境において、絶縁回路基板の回路層とセラミックス基板との接合信頼性だけでなく、金属層とセラミックス基板との接合信頼性も良好に確保できる。
また、金属層においても、第1金属層の厚みを第1金属層及び第2金属層の厚みを合計した値の20%以下とし、第1金属層が金属層に占める割合を小さく、すなわち金属層に対して第1金属層の厚みを薄く形成している。このため、超音波探傷映像装置により絶縁回路基板を介して素子と回路層(第2回路層)との接合界面を検査する際に、第1金属層における超音波の反射の割合を大きく低減できる。したがって、回路層に加えて金属層でも超音波の反射を低減でき、超音波探査映像装置による検査精度を良好に確保できる。
The metal layer has a laminated structure including a first metal layer and a second metal layer, and the first metal layer is provided with a large average crystal grain size equivalent to that of the first circuit layer. The hardness of one metal layer can be provided low. For this reason, the thermal stress applied to the ceramic substrate when the insulating circuit substrate is heated can be reduced, and the ceramic substrate can be prevented from cracking. Therefore, not only the reliability of bonding between the circuit layer of the insulating circuit board and the ceramic substrate but also the reliability of bonding between the metal layer and the ceramic substrate can be ensured in the element mounting process and in the usage environment.
Also in the metal layer, the thickness of the first metal layer is set to 20% or less of the total thickness of the first metal layer and the second metal layer, and the ratio of the first metal layer to the metal layer is small, that is, the metal The first metal layer is formed thinner than the layer. For this reason, when inspecting the bonding interface between the element and the circuit layer (second circuit layer) via the insulating circuit board by the ultrasonic flaw detection imaging apparatus, the ratio of the reflection of the ultrasonic wave in the first metal layer can be greatly reduced. . Therefore, the reflection of ultrasonic waves can be reduced even in the metal layer in addition to the circuit layer, and the inspection accuracy by the ultrasonic exploration video apparatus can be ensured satisfactorily.
本発明の絶縁回路基板の好適な実施態様として、前記金属層は、前記第1金属層と、前記第2金属層と、前記第2金属層の表面に接合された第3金属層と、を有する三層構造とされ、前記第3金属層の厚みが前記第1金属層の厚みと同等とされ、前記第3金属層が前記第1金属層と同等の平均結晶粒径とされているとよい。 As a preferred embodiment of the insulated circuit board of the present invention, the metal layer includes the first metal layer, the second metal layer, and a third metal layer bonded to the surface of the second metal layer. When the third metal layer has a three-layer structure, the thickness of the third metal layer is equivalent to the thickness of the first metal layer, and the third metal layer has an average crystal grain size equivalent to that of the first metal layer. Good.
金属層の表面を第3金属層により形成し、この第3金属層の平均結晶粒径を第1金属層と同等の大きな平均結晶粒径に設けておくことで、第3金属層の表面の表面粗度を大きく設けることができる。このように、金属層の表面の表面粗度を大きくしておくことで、金属層に放熱層(ヒートシンク)を重ねてはんだ等により接合する際に、金属層とはんだとの濡れ性が向上する。このため、金属層と放熱層との密着性及び接合信頼性を高めることができ、金属層から放熱層への放熱を円滑に行うことができる。また、金属層と放熱層とを熱伝導性グリスを挟んで積層する場合にも、金属層の表面の表面粗度を大きくしておくことで、金属層と放熱層との間に熱伝導性グリスを留めておくことができ、熱伝導性グリスが外部に抜けることを抑制できる。したがって、金属層と放熱層との密着性を良好に確保できるので、金属層と放熱層との間の熱抵抗を低減でき、放熱性能を良好に確保できる。
また、第3金属層の厚みを第1金属層の厚みと同等にし、第3金属層の厚みを薄く形成している。このため、超音波探査映像装置によりモジュールの各部品の接合界面を検査する際の第3金属層における超音波の反射の割合を大きく低減できる。したがって、金属層全体における超音波の反射を大きく低減でき、検査精度を良好に確保できる。
The surface of the third metal layer is formed by forming the surface of the metal layer with the third metal layer and setting the average crystal grain size of the third metal layer to a large average crystal grain size equivalent to that of the first metal layer. A large surface roughness can be provided. Thus, by increasing the surface roughness of the surface of the metal layer, the wettability between the metal layer and the solder is improved when the heat dissipation layer (heat sink) is overlapped on the metal layer and joined by solder or the like. . For this reason, the adhesiveness and joining reliability of a metal layer and a thermal radiation layer can be improved, and the thermal radiation from a metallic layer to a thermal radiation layer can be performed smoothly. In addition, when laminating a metal layer and a heat dissipation layer with heat conductive grease, increasing the surface roughness of the surface of the metal layer increases the thermal conductivity between the metal layer and the heat dissipation layer. The grease can be retained, and the heat conductive grease can be prevented from falling outside. Therefore, since the adhesion between the metal layer and the heat dissipation layer can be ensured satisfactorily, the thermal resistance between the metal layer and the heat dissipation layer can be reduced, and the heat dissipation performance can be ensured favorably.
Further, the thickness of the third metal layer is made equal to the thickness of the first metal layer, and the thickness of the third metal layer is made thin. For this reason, the ratio of the reflection of the ultrasonic wave in the 3rd metal layer at the time of test | inspecting the joining interface of each component of a module with an ultrasonic survey imaging device can be reduced significantly. Therefore, the reflection of the ultrasonic wave in the whole metal layer can be greatly reduced, and the inspection accuracy can be secured satisfactorily.
本発明の絶縁回路基板の製造方法は、セラミックス基板の一方の面に接合された第1回路層と該第1回路層の表面に接合された第2回路層とを有する回路層を形成する回路層形成工程を有しており、前記回路層のうち、前記第1回路層となる第1金属材として、前記回路層と前記セラミックス基板との接合温度における加熱後の平均結晶粒径が前記回路層が銅であれば250μm以上、前記回路層がアルミニウムであれば375μm以上となる金属材を用意し、前記第2回路層となる第2金属材として、前記接合温度における加熱後の平均結晶粒径が前記回路層が銅であれば250μm未満、前記回路層がアルミニウムであれば375μm未満となる金属材を用意し、前記第1金属材の厚みを該第1金属材の厚みと前記第2金属材の厚みとを合計した値の20%以下に設けて、前記第1金属材と前記第2金属材とが圧着されたクラッド材を形成しておき、前記回路層形成工程において、前記セラミックス基板の一方の面にろう接合材を介して前記クラッド材の前記第1金属材を重ねて配置した状態で、前記セラミックス基板と前記クラッド材との積層方向に加圧して前記接合温度で加熱することにより、前記クラッド材の前記第1金属材と前記セラミックス基板とを接合して、前記セラミックス基板の一方の面に前記第1回路層と前記第2回路層とを有する前記回路層を形成する。 A method for manufacturing an insulated circuit board according to the present invention is a circuit that forms a circuit layer having a first circuit layer bonded to one surface of a ceramic substrate and a second circuit layer bonded to the surface of the first circuit layer. An average crystal grain size after heating at a bonding temperature between the circuit layer and the ceramic substrate as the first metal material to be the first circuit layer out of the circuit layers. If the layer is copper, a metal material of 250 μm or more is prepared, and if the circuit layer is aluminum, a metal material of 375 μm or more is prepared. As the second metal material to be the second circuit layer, average crystal grains after heating at the bonding temperature A metal material having a diameter of less than 250 μm if the circuit layer is copper and less than 375 μm if the circuit layer is aluminum is prepared, and the thickness of the first metal material is equal to the thickness of the first metal material and the second metal material. Match the thickness of the metal And forming a clad material in which the first metal material and the second metal material are pressure-bonded to each other, and in the circuit layer forming step, brazing the one surface of the ceramic substrate. In a state where the first metal material of the clad material is disposed so as to overlap with a bonding material, by pressing in the laminating direction of the ceramic substrate and the clad material and heating at the bonding temperature, The first metal material and the ceramic substrate are joined to form the circuit layer having the first circuit layer and the second circuit layer on one surface of the ceramic substrate.
予め第1金属材と第2金属材とが圧着されたクラッド材を形成しておくことで、回路層形成工程における接合温度での1回の加熱により、クラッド材とセラミックス基板とを接合して、第1回路層と第2回路層とを備える回路層を容易に形成できる。したがって、絶縁回路基板の製造工程を簡略化できる。 By forming a clad material in which the first metal material and the second metal material are pressure-bonded in advance, the clad material and the ceramic substrate are joined by one heating at the joining temperature in the circuit layer forming step. The circuit layer including the first circuit layer and the second circuit layer can be easily formed. Therefore, the manufacturing process of the insulated circuit board can be simplified.
本発明によれば、モジュールを構成する各部品の接合界面の検査精度を良好に確保するとともに、回路層とセラミックス基板との接合信頼性を良好に確保できる。 ADVANTAGE OF THE INVENTION According to this invention, while ensuring the test | inspection precision of the joining interface of each component which comprises a module favorable, it can ensure favorable joining reliability of a circuit layer and a ceramic substrate.
以下、本発明の実施形態について、図面を参照しながら説明する。
[第1実施形態]
図1は、本発明の第1実施形態の絶縁回路基板の製造方法により製造される絶縁回路基板(パワーモジュール用基板)10を用いたパワーモジュール101を示している。このパワーモジュール101は、絶縁回路基板10と、絶縁回路基板10の表面に搭載された素子91とを備え、素子91と絶縁回路基板10とがエポキシ樹脂等からなるモールド樹脂81により樹脂封止されたものである。なお、図1の符号92は、素子91を固着するはんだ材等の接合層を示している。このパワーモジュール101は、パワーモジュール101の露出面(絶縁回路基板10の露出面)を放熱層(ヒートシンク)71等の表面に熱伝導性グリスを介して押し付ける、又は、はんだ材や接着材等を介して接着して固定された状態で使用される。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[First Embodiment]
FIG. 1 shows a
絶縁回路基板10は、図2に示すように、セラミックス基板11と、セラミックス基板11の一方の面に形成された回路層12と、セラミックス基板11の他方の面に形成された金属層13と、を備えている。セラミックス基板11は、AlN(窒化アルミニウム)、Al2O3(アルミナ)、Si3N4(窒化ケイ素)等のセラミックス材料により形成される。
As shown in FIG. 2, the insulated
回路層12は、銅(純銅又は銅合金)又はアルミニウム(純アルミニウム又はアルミニウム合金)により形成され、これらの金属からなる金属板をセラミックス基板11の一方の面にAg‐Cu‐Ti系もしくはAl‐Si系等のろう接合材により接合することで形成される。また、回路層12は、図1及び図2に示すように、セラミックス基板11の一方の面に接合された第1回路層121と、その第1回路層121の表面に接合された第2回路層122と、を有する積層構造とされ、回路層12の表面に配置される第2回路層122の表面に素子91が搭載されるようになっている。
The
第1回路層121の厚みt11は、この第1回路層121の厚みt11と第2回路層122の厚みt12とを合計した値(t11+t12)の20%以下とされる。また、回路層12が銅(Cu)のとき、第1回路層121の平均結晶粒径が250μm以上とされ、第2回路層122の平均結晶粒径が250μm未満とされる。一方、回路層12がアルミニウム(Al)のとき、第1回路層121の平均結晶粒径が375μm以上とされ、第2回路層122の平均結晶粒径が375μm未満とされる。いずれの場合も、第1回路層121の平均結晶粒径は、第1回路層121の平均結晶粒径よりも大きく設けられる。
The thickness t11 of the
金属層13は、回路層12と同じ金属からなり、回路層12と同様に、金属板をセラミックス基板11の他方の面にろう接合材により接合することで形成される。また、図1及び図2に示すように、金属層13は、セラミックス基板11の他方の面に接合された第1金属層131と、その第1金属層131の表面に接合された第2金属層132と、を有する積層構造とされる。第1金属層131の厚みt21は、この第1金属層131の厚みt21と第2金属層132の厚みt22とを合計した値(t21+t22)の20%以下とされる。また、第1金属層131が第1回路層121と同様の平均結晶粒径に設けられ、第2金属層132が第2回路層122と同様の平均結晶粒径に設けられる。
The
第1回路層121の平均結晶粒径と第1金属層131の平均結晶粒径とが同等とは、第1金属層131の平均結晶粒径が基準となる第1回路層121の平均結晶粒径と厳密に一致する場合だけでなく、±20%の差がある場合も含むものとする。同様に、第2回路層122の平均結晶粒径と第2金属層132の平均結晶粒径とが同等とは、第2金属層132の平均結晶粒径が基準となる第2回路層122の平均結晶粒径と厳密に一致する場合だけでなく、±20%の差がある場合も含むものとする。なお、第1金属層131の平均結晶粒径は、第1回路層121と同様に、回路層12が銅(Cu)のとき250μm以上であり、回路層12がアルミニウム(Al)のとき375μm以上とされる。また、第2金属層132の平均結晶粒径は、第2回路層122と同様に、回路層12が銅のとき250μm未満であり、回路層12がアルミニウムのとき375μm未満とされる。
The average crystal grain size of the
なお、図1等では、金属層13が回路層12と同じ平面積で形成されるが、金属層13を回路層12と異なる平面積として形成してもよい。
In FIG. 1 and the like, the
第1回路層121及び第2回路層122、第1金属層131及び第2金属層132の各平均結晶粒径は、例えば、光学顕微鏡を用いて測定される。本実施形態では、回路層12の第1回路層121と第2回路層122の平均結晶粒径は、回路層12を厚み方向に研磨し、第2回路層122、第1回路層121の平面を順に露出させ、各層122,121の平面における結晶粒を光学顕微鏡を用いて測定した。また、同様に、金属層13の第1金属層131と第2金属層132の平均結晶粒径は、金属層13を厚み方向に研磨し、第2金属層132、第1金属層131の平面を順に露出させ、各層132,131の平面におおける結晶粒を光学顕微鏡を用いて測定した。そして、光学顕微鏡により観察される既知の面積(例えば5000mm2)の測定範囲内に完全に含まれる結晶粒の数と、測定範囲の周辺で切断されている結晶粒の数の半分の数と、を足した数を全結晶粒数とし、測定範囲の面積を全結晶粒数で割った面積から、円相当径(金属粒子の単位面積と同じ面積を持つ円の直径)を算出し、この円相当径を各平均結晶粒径とした。
The average crystal grain sizes of the
このように構成される絶縁回路基板10の諸寸法について、一例を挙げると、Si3N4(窒化ケイ素)からなるセラミックス基板11の厚み(板厚)が0.1mm〜1.5mm、Cu(銅)からなる回路層12の厚み及び金属層13の厚みが0.8mm〜3.0mmとされる。また、第1回路層121の厚みt11及び第1金属層131の厚みt21が0.01mm〜0.6mm、第2回路層122の厚みt12及び第2金属層132の厚みt22が0.79mm〜2.4mmとされる。ただし、これらの寸法は、上記数値範囲に限られるものではない。
As an example of the dimensions of the insulating
素子91は、半導体を備えた電子部品であり、必要とされる機能に応じて、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等の種々の半導体素子が選択される。この場合、素子91は、図示を省略するが、上部に上部電極部が設けられ、下部に下部電極部が設けられており、下部電極部が回路層12(第2回路層122)の上面にはんだ付け等により接合されることで、素子91が回路層12の上面に搭載されている。また、素子91の上部電極部は、リードフレーム(図示略)等を介して回路層12の回路電極部等に接続される。
The
また、パワーモジュール101は、素子91と絶縁回路基板10とが、金属層13の裏面側を除いてモールド樹脂81により樹脂封止されることにより一体化されている。モールド樹脂81としては、例えばSiO2フィラー入りのエポキシ系樹脂等を用いることができ、例えばトランスファーモールドにより成形される。
Further, the
次に、絶縁回路基板10を製造する方法について、図3を用いて工程順に説明する。
図1及び図2に示すように、セラミックス基板11の両面にそれぞれ回路層12と金属層13とを備える絶縁回路基板10については、回路層12を形成する回路層形成工程と、金属層13を形成する金属層形成工程とを、同時に行うことができる。回路層形成工程では、セラミックス基板11の一方の面に回路層12となる金属板(クラッド材)を接合して、セラミックス基板11の一方の面に接合された第1回路層121とその第1回路層121の表面に接合された第2回路層122とを有する回路層12を形成する。また、金属層形成工程では、セラミックス基板11の他方の面に金属層13となる金属板(クラッド材)を接合して、セラミックス基板11の他方の面に接合された第1金属層131とその第1金属層131の表面に接合された第2金属層132とを有する金属層13を形成する。
Next, a method for manufacturing the insulating
As shown in FIGS. 1 and 2, for an insulating
回路層12となる金属板として、図3(a)に示すように、第1回路層121となる第1金属材221aと、第2回路層122となる第2金属材222aとが圧着されたクラッド材251を形成しておく。また、クラッド材251の第1金属材221aの厚みを、その第1金属材221aの厚みと第2金属材222aの厚みとを合計した値の20%以下に設けておく。なお、第1回路層121の厚みt11と第1金属材221aの厚みとは、ほぼ同じ厚さとなることから、図3(a)では、第1回路層121となる第1金属材221aの厚みを、第1回路層121の厚みt11と同じ符号t11で示している。また、第2回路層122の厚みt12と第2金属材222aの厚みとは、ほぼ同じ厚さとなることから、図3(a)では、第2回路層122となる第2金属材222aの厚みを、第2回路層122の厚みt12と同じ符号で示している。また、クラッド材251は、例えば、第1金属材221aの母材と第2金属材222aの母材とを重ねてロール等で圧延することにより形成できる。なお、クラッド材251は、プレス加工により板材を打ち抜くことで所望の外形に形成される。
As shown in FIG. 3A, the
第1金属材221aには、回路層12とセラミックス基板11との接合温度における加熱後の平均結晶粒径が、回路層12が銅(Cu)であれば250μm以上、回路層12がアルミニウム(Al)であれば375μm以上となる金属材を用いる。例えば、回路層12が銅のとき、第1金属材221aには、一般的な圧延板の無酸素銅(OFC)を用いることができる。この場合、第1金属材221aは、銅からなる回路層12とセラミックス基板11との接合温度(800℃)で加熱した際に結晶粒が粗大化し、平均結晶粒径が250μm以上となる。
The
一方、第2金属材222aには、回路層12とセラミックス基板11との接合温度における加熱後の平均結晶粒径が、回路層12が銅であれば250μm未満、回路層12がアルミニウム(Al)であれば375μm未満となる金属材を用いる。例えば、回路層12が銅のとき、第2金属材222aには、接合温度(800℃)で加熱した際に、結晶粒の粗大化が抑制され、平均結晶粒径が250μm未満とされる結晶粒抑制材を好適に用いることができる。具体的には、第2金属材222aには、結晶粒抑制材として、古河電工株式会社製のGOFCを用いることができる。
On the other hand, the
また、本実施形態では、金属層13となる金属板は、回路層12となる金属材221a,222aと同様の構成により形成される。つまり、金属層13となる金属板として、第1金属材221aと同じ構成の第1金属材221bと、第2金属材222aと同じ構成の第2金属材222bとが圧着されたクラッド材252を用いる。また、クラッド材252は、第1金属材221bの厚みを、その第1金属材221bの厚みと第2金属材222bの厚みとを合計した値の20%以下に設ける。なお、第1金属層131の厚みt21と第1金属材221bの厚みとは、ほぼ同じ厚さとなることから、図3(a)では、第1金属層131となる第1金属材221bの厚みを、第1金属層131の厚みt21と同じ符号t21で示している。また、第2金属層132の厚みt22と第2金属材222bの厚みとは、ほぼ同じ厚さとなることから、図3(a)では、第2金属層132となる第2金属材222bの厚みを、第2金属層132の厚みt32と同じ符号で示している。
Moreover, in this embodiment, the metal plate used as the
また、これらのクラッド材251,252及びセラミックス基板11を接合するろう接合材224としては、例えばAg‐Cu‐Ti系ろう材を用いることができる。この場合、ろう接合材224は、予めクラッド材251の接合面及びクラッド材252の接合面に塗布しておくことで、容易に取り扱うことができる。図3(b)では、第1金属材221aの下面及び第1金属材221bの上面に予めろう接合材224を塗布している。
As the
図3(c)に示すように、回路層12を形成するクラッド材251をろう接合材224を介してセラミックス基板11の一方の面に重ねて配置する。また、同様に、セラミックス基板11の他方の面に、金属層13を形成するクラッド材252を、同じろう接合材224を介して重ねて配置する。この状態で、図3(c)に白抜き矢印で示すように、セラミックス基板11とクラッド材251,252との積層方向に加圧して接合温度(800℃)で加熱する。
As shown in FIG. 3C, the
これにより、回路層12となるクラッド材251の第1金属材221aとセラミックス基板11とを接合する。この際、クラッド材251は、加熱されることにより第1金属材221aの金属と第2金属材222aの金属とが原子間接合され、強固に接合される。これにより、セラミックス基板11の一方の面に第1回路層121と第2回路層122とを有する回路層12が形成される。また、同時に、金属層13となるクラッド材252の第1金属材221bとセラミックス基板11とを接合するとともに、第1金属材221bと第2金属材222bとを強固に接合し、セラミックス基板11の他方の面に第1金属層131と第2金属層132とを有する金属層13を形成する。これにより、図3(d)に示すように、金属層13とセラミックス基板11と回路層12とが順に積層された絶縁回路基板10が製造される。
Thereby, the
第2金属材222a,222bとして、接合温度での加熱による結晶粒の粗大化が抑制された結晶粒抑制材を用いることで、平均結晶粒径が異なる第1回路層121と第2回路層122とを備える回路層12及び第1金属層131と第2金属層132とを備える金属層13を形成できる。また、予め第1金属材221a,221bと第2金属材222a,222bとが圧着されたクラッド材251,252を形成しておくことで、回路層形成工程及び金属層形成工程における接合温度での1回の加熱により、クラッド材251,252とセラミックス基板11とを接合して、第1回路層121と第2回路層122とを備える回路層12及び第1金属層131と第2金属層132とを備える金属層13を容易に形成できる。したがって、絶縁回路基板10の製造工程を簡略化できる。
The
このようにして製造された絶縁回路基板10に、図1に示すように、素子91を搭載する。素子91は、回路層12の第2回路層122の上面に、例えば銀焼結やはんだ接合材からなる接合層92を介して接合する。また、図示は省略するが、素子91に必要な配線等を接続し、回路層12と素子91とを電気的に接続してパワーモジュール101を製造する。その後、金属層13の下面を除いたパワーモジュール101の全体をモールド樹脂81により封止する。
As shown in FIG. 1, the
このように構成されるパワーモジュール101の絶縁回路基板10では、セラミックス基板11と接合される第1回路層121は、第2回路層122と比較して平均結晶粒径が比較的大きく設けられることから、硬度が低く設けられる。このため、絶縁回路基板10の加熱時等にセラミックス基板11にかかる熱応力を低減でき、セラミックス基板11が割れることを防止できる。したがって、素子91の実装工程時やパワーモジュール101の使用環境において、回路層12とセラミックス基板11との接合信頼性を良好に確保できる。
In the insulated
また、第2回路層122が銅のときに平均結晶粒径を250μm未満、第2回路層122がアルミニウムのときに平均結晶粒径を375μm未満とすることで、超音波探査映像装置(SAT)における超音波の反射を大きく低減できる。前述したように、第1回路層121は、銅のとき平均結晶粒径が250μm以上、アルミニウムのときに平均結晶粒径が375μm以上とされ、超音波探査映像装置における超音波を反射しやすくなっている。しかし、絶縁回路基板10では、前述したように、第1回路層121の厚みt11を、第1回路層121の厚みt11及び第2回路層122の厚みt12を合計した値(t11+t12)の20%以下とし、第1回路層121が回路層12に占める割合を小さく、すなわち回路層12に対して第1回路層121の厚みt11を十分に薄く形成している。このように、第1回路層121の平均結晶粒径は比較的大きく設けられるが、回路層12に占める割合を小さくしているので、超音波探査映像装置における超音波の反射の割合を大きく低減できる。
Further, when the
したがって、絶縁回路基板10では、第1回路層121の厚みt11と、第1回路層121及び第2回路層122の平均結晶粒径とを調整することにより、超音波探査映像装置による検査精度と、回路層12(第1回路層121)とセラミックス基板11との接合信頼性との双方を、良好に確保できる。また、回路層12全体としては、第1回路層121と第2回路層122とを組み合わせることで、十分な厚みを確保できる。したがって、回路層12として要求される機能である電気伝達性能や放熱性能を良好に確保できる。
Therefore, in the insulated
また、絶縁回路基板10においては、金属層13を第1金属層131と第2金属層132との積層構造とし、第1金属層131を第1回路層121と同等の平均結晶粒径に設けているので、セラミックス基板11と接合される第1金属層131の硬度も低く設けることができる。このため、絶縁回路基板10の加熱時等にセラミックス基板11にかかる熱応力を低減でき、セラミックス基板11が割れることを防止できる。したがって、素子91の実装工程時や使用環境において、絶縁回路基板10の回路層12とセラミックス基板11との接合信頼性だけでなく、金属層13とセラミックス基板11との接合信頼性を良好に確保できる。
In the insulated
また、金属層13においても、第1金属層131の厚みt21を第1金属層131及び第2金属層132の厚みt21を合計した値の20%以下とし、第1金属層131が金属層13に占める割合を小さく、すなわち金属層13に対して第1金属層131の厚みt21を薄く形成している。このため、超音波探傷映像装置により絶縁回路基板10を介して素子91と回路層12(第2回路層122)との接合界面を検査する際に、第1金属層131における超音波の反射の割合を大きく低減できる。したがって、回路層12に加えて金属層13でも超音波の反射を低減でき、超音波探査映像装置による検査精度を良好に確保できる。
Also in the
[その他の実施形態]
図4は、本発明の第2実施形態の絶縁回路基板20を示している。前述した第1実施形態においては、絶縁回路基板10がセラミックス基板11の他方の面に形成された金属層13を備える構成とされていたが、図4に示す第2実施形態の絶縁回路基板20のように、セラミックス基板11の他方の面に金属層13を設けることなく、一方の面に形成された回路層12のみを備える構成も、本発明に含まれる。なお、第2実施形態において、第1実施形態と共通要素には同一符号を付して説明を省略する。
[Other Embodiments]
FIG. 4 shows an
図5は、本発明の第3実施形態の絶縁回路基板30及びパワーモジュール103を示している。第3実施形態において、第1実施形態及び第2実施形態と共通要素には同一符号を付して説明を省略する。
前述した第1実施形態では、図2に示すように回路層12が第1回路層121と第2回路層122とを備える二層構造とされていたが、図5に示す絶縁回路基板30のように、回路層32を、第1回路層121と、第2回路層122と、その第2回路層122の表面に接合された第3回路層123と、を有する三層構造としてもよい。第3回路層123の厚みt13は、第1回路層121の厚みt11と同等とされ、第1回路層121の厚みt11と第2回路層122の厚みt12とを合計した値(t11+t12)の20%以下とされる。また、第3回路層123は、第1回路層121と同等の平均結晶粒径とされ、回路層32が銅のとき第3回路層123の平均結晶粒径は250μm以上とされ、回路層32がアルミニウムのとき第3回路層123の平均結晶粒径は375μm未満とされる。
FIG. 5 shows an
In the first embodiment described above, the
なお、三層構造の回路層32を有する絶縁回路基板30は、二層構造の回路層12を有する第1実施形態の絶縁回路基板10と同様に、容易に製造できる。具体的には、図示は省略するが、回路層32の各層121,122,123となる3つの金属材を圧着した三層構成のクラッド材を用いることで、回路層形成工程における接合温度での1回の加熱によりクラッド材とセラミックス基板11とを接合して、第1回路層121と第2回路層122と第3回路層123とを備える回路層32を容易に形成できる。
The insulated
第3実施形態の絶縁回路基板30では、素子91が搭載される回路層32の表面を第3回路層123により形成し、この第3回路層123の平均結晶粒径を第1回路層121と同等の大きな平均結晶粒径に設けているので、回路層32の表面の表面粗度を比較的大きくできる。図5に示すように、回路層32(第3回路層123)上に素子91を実装したパワーモジュール103を樹脂封止すると、モールド樹脂81の特に回路層32の周縁(第3回路層123の周縁)に形成された角部に応力が集中しやすい。しかし、第3実施形態の絶縁回路基板30では、第3回路層123の平均結晶粒径を大きく設け、その表面の表面粗度を大きく設けているので、モールド樹脂81を第3回路層123の周縁に強固に固定できる。したがって、モールド樹脂81と回路層32との密着性を向上できる。
In the insulated
また、第3回路層123の厚みt13を第1回路層121の厚みt11と同等にし、第3回路層123の厚みt13を薄く形成している。このため、超音波探査映像装置によりパワーモジュール103の各部品の接合界面を検査する際の第3回路層123における超音波の反射の割合を大きく低減できる。したがって、回路層32全体における超音波の反射を大きく低減でき、検査精度を良好に確保できる。
Further, the thickness t13 of the
図6は、本発明の第4実施形態の絶縁回路基板40及びパワーモジュール104を示している。なお、第4実施形態において、第1〜第3実施形態と共通要素には同一符号を付して説明を省略する。前述した第1実施形態等では、金属層13が第1金属層131と第2金属層132とを備える二層構造とされていたが、図6に示す絶縁回路基板40のように、金属層34を、第1金属層131と、第2金属層132と、その第2金属層132の表面に接合された第3回路層133と、を有する三層構造としてもよい。第3金属層133の厚みt23は、第1金属層131の厚みt21と同等とされ、第1金属層131の厚みt21と第2金属層132の厚みt22とを合計した値(t21+t22)の20%以下とされる。また、第3金属層133は、第1金属層131と同等の平均結晶粒径とされ、回路層32及び金属層34が銅のとき第3金属層133の平均結晶粒径は250μm以上とされ、回路層32及び金属層34がアルミニウムのとき第3金属層133の平均結晶粒径は375μm以上とされる。
FIG. 6 shows an
第4実施形態の絶縁回路基板40のように、金属層34の表面を第3金属層133により形成し、この第3金属層133の平均結晶粒径を第1金属層131と同等の大きな平均結晶粒径に設けておくことで、第3金属層133の表面の表面粗度を大きく設けることができる。このように、金属層34の表面の表面粗度を大きくしておくことで、金属層34に放熱層(ヒートシンク)71を重ねてはんだ等により接合する際に、金属層34とはんだとの濡れ性が向上する。このため、金属層34と放熱層71との密着性及び接合信頼性を高めることができ、金属層34から放熱層71への放熱を円滑に行うことができる。また、金属層34と放熱層71とを熱伝導性グリスを挟んで積層する場合にも、金属層34の表面の表面粗度を大きくしておくことで、金属層34と放熱層71との間に熱伝導性グリスを留めておくことができ、熱伝導性グリスが外部に抜けることを抑制できる。したがって、金属層34と放熱層71との密着性を良好に確保できるので、金属層34と放熱層71との間の熱抵抗を低減でき、放熱性能を良好に確保できる。
Like the insulated
また、第3金属層133の厚みt23を第1金属層131の厚みt21と同等にし、第3金属層133の厚みを薄く形成している。このため、超音波探査映像装置によりパワーモジュール104の各部品の接合界面を検査する際の第3金属層133における超音波の反射の割合を大きく低減できる。したがって、金属層34全体における超音波の反射を大きく低減でき、検査精度を良好に確保できる。
Further, the thickness t23 of the
なお、本発明は上記実施形態の構成のものに限定されるものではなく、細部構成においては、本発明の樹脂を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、素子91の片面(下部電極部)を絶縁回路基板10の回路層12に搭載していたが、素子91の両面に絶縁回路基板10をそれぞれ配置する構成とすることにより、両面冷却構造とすることも可能である。
In addition, this invention is not limited to the thing of the structure of the said embodiment, In a detailed structure, it is possible to add a various change in the range which does not deviate from resin of this invention.
For example, in the above embodiment, one side (lower electrode portion) of the
また、上記実施形態では、平均結晶粒径を領域毎に異ならせた回路層と金属層とを銅(純銅又は銅合金)により形成した一例について説明したが、アルミニウム(純アルミニウム又はアルミニウム合金)を用いても平均結晶粒径を領域毎に異ならせて回路層と金属層とを形成できる。
例えば、アルミニウムの鋳塊を所望の板厚まで圧延する圧延工程における1パス当たりの圧下率を調整することで、平均結晶粒径を制御できる。具体的には、1パス当たりの圧下率を大きくすると、平均結晶粒径を大きくできる。そして、このように平均結晶粒径が調整された圧延材を用いることで、第1回路層と第2回路層、さらにも第3回路層とで平均結晶粒径が異なる回路層を有する絶縁回路基板を容易に製造できる。
Moreover, although the said embodiment demonstrated the example which formed the circuit layer and metal layer which varied the average crystal grain diameter for every area | region with copper (pure copper or copper alloy), aluminum (pure aluminum or aluminum alloy) was demonstrated. Even if it is used, the circuit layer and the metal layer can be formed by varying the average crystal grain size for each region.
For example, the average crystal grain size can be controlled by adjusting the rolling reduction per pass in the rolling process of rolling an aluminum ingot to a desired plate thickness. Specifically, when the rolling reduction per pass is increased, the average crystal grain size can be increased. And the insulated circuit which has a circuit layer from which an average crystal grain diameter differs in a 1st circuit layer, a 2nd circuit layer, and also a 3rd circuit layer by using the rolling material in which the average crystal grain diameter was adjusted in this way The substrate can be easily manufactured.
以下、本発明の効果を実施例を用いて詳細に説明するが、本発明は下記の実施例に限定されるものではない。 Hereinafter, although the effect of the present invention is explained in detail using an example, the present invention is not limited to the following example.
表1〜表2に示すように、素子と絶縁回路基板とを接合したパワーモジュールの実施例1−1〜1−3及び2−1〜2−3と比較例1−1〜1−3及び2−1〜2−3とを作製した。絶縁回路基板には、セラミックス基板の一方の面に、表1及び表2に示す構成(厚み、平均結晶粒径)の回路層を形成したものを用いた。実施例1−1〜1−3及び比較例1−1〜1−3では、絶縁回路基板の回路層を銅で形成した。一方、実施例2−1〜2−3及び比較例2−1〜2−3では、絶縁回路基板の回路層をアルミニウムで形成した。 As shown in Tables 1 and 2, Examples 1-1 to 1-3, 2-1 to 2-3, and Comparative Examples 1-1 to 1-3 of power modules in which elements and insulating circuit boards are joined 2-1 to 2-3 were produced. As the insulating circuit board, one having a circuit layer having a configuration (thickness, average crystal grain size) shown in Table 1 and Table 2 formed on one surface of a ceramic substrate was used. In Examples 1-1 to 1-3 and Comparative Examples 1-1 to 1-3, the circuit layer of the insulating circuit board was formed of copper. On the other hand, in Examples 2-1 to 2-3 and Comparative Examples 2-1 to 2-3, the circuit layer of the insulating circuit board was formed of aluminum.
セラミックス基板には、Si3N4(窒化ケイ素)からなる板厚が0.32mm、平面サイズが30mm×30mmの矩形板を用いた。回路層を形成するクラッド材には、回路層が銅の場合には厚み(板厚)3.0mm、回路層がアルミニウムの場合には厚み(板厚)3.0mmで、いずれも平面サイズが28mm×28mmの矩形板を用いた。また、第1金属材(第1回路層)部分の厚みt11と、第2金属材(第2回路層)部分の厚みt12とは、表1及び表2に示す厚みで形成した。表1及び表2に示す「t11の比率」は、第1回路層の厚みt11と第2回路層の厚みt12との合計の値(t11+t12)に対する第1回路層の厚みt11の比率{t11/(t11+t12)}×100[%]である。 As the ceramic substrate, a rectangular plate made of Si 3 N 4 (silicon nitride) having a plate thickness of 0.32 mm and a planar size of 30 mm × 30 mm was used. The clad material for forming the circuit layer has a thickness (plate thickness) of 3.0 mm when the circuit layer is copper, and a thickness (plate thickness) of 3.0 mm when the circuit layer is aluminum. A rectangular plate of 28 mm × 28 mm was used. Further, the thickness t11 of the first metal material (first circuit layer) portion and the thickness t12 of the second metal material (second circuit layer) portion were formed with the thicknesses shown in Tables 1 and 2. The “ratio of t11” shown in Table 1 and Table 2 is the ratio of the thickness t11 of the first circuit layer to the total value (t11 + t12) of the thickness t11 of the first circuit layer and the thickness t12 of the second circuit layer {t11 / (T11 + t12)} × 100 [%].
また、回路層となる各クラッド板が銅の場合にはAg‐Cu‐Ti系ろう接合材を用い、アルミニウムの場合にはAl‐Si系ろう接合材を用いて、セラミックス基板とクラッド材とを接合して、絶縁回路基板を作製した。 In addition, when each clad plate serving as a circuit layer is copper, an Ag-Cu-Ti brazing joint material is used, and when aluminum is used, an Al-Si brazing joint material is used. The insulating circuit board was produced by bonding.
得られた各絶縁回路基板の回路層(第2回路層)の表面に素子をはんだ材(Sn‐Cu系はんだ材)により接合し、パワーモジュールを製造した。そして、得られたパワーモジュールについて、回路層を介さない素子側と、回路層を介した絶縁回路基板側と、の双方からはんだ接合層を検査し、はんだ接合層中のボイド面積率を測定した。また、各絶縁回路基板について冷熱サイクル試験を実施し、冷熱サイクル試験後のセラミックス基板と回路層との接合率を測定した。 The element was joined to the surface of the circuit layer (second circuit layer) of each of the obtained insulating circuit boards with a solder material (Sn—Cu solder material) to manufacture a power module. And about the obtained power module, the solder joint layer was inspected from both the element side not through the circuit layer and the insulating circuit board side through the circuit layer, and the void area ratio in the solder joint layer was measured. . Moreover, the thermal cycle test was implemented about each insulated circuit board, and the joining rate of the ceramic substrate and circuit layer after a thermal cycle test was measured.
(はんだ接合層中のボイドの直径の測定方法)
得られたパワーモジュールに対し、超音波探査映像装置(SAT、日立エンジニアリング・アンド・サービス社製ES5000)を用いて、回路層と素子との接合界面(はんだ接合層)を観察した。回路層と素子との接合界面の観察は、回路層を介した絶縁回路基板側と、回路層を介さない素子側との双方から行い、超音波探査映像装置により観察されるボイドの直径を各方向から測定した。ボイドの直径は、観察されたボイドの面積から、同じ面積を持つ円の直径を算出し、この円相当径をボイドの直径とした。なお、1つの接合界面内に複数のボイドが有る場合には、各ボイドの直径の平均値(平均直径)を算出した。また、素子側から観察した際のボイドの平均直径D1と、絶縁回路基板側から観察した際のボイドの平均直径D2と、の比率(D1/D2)×100[%]を算出した。
(Measuring method of void diameter in solder joint layer)
With respect to the obtained power module, the bonding interface (solder bonding layer) between the circuit layer and the element was observed using an ultrasonic exploration video apparatus (SAT, manufactured by Hitachi Engineering & Service Co., Ltd. ES5000). The interface between the circuit layer and the element is observed from both the insulating circuit board side through the circuit layer and the element side not through the circuit layer. Measured from the direction. As for the diameter of the void, the diameter of a circle having the same area was calculated from the observed area of the void, and this equivalent circle diameter was taken as the diameter of the void. In addition, when there existed several void in one joining interface, the average value (average diameter) of the diameter of each void was computed. Further, a ratio (D1 / D2) × 100 [%] of the average diameter D1 of the void when observed from the element side and the average diameter D2 of the void when observed from the insulating circuit board side was calculated.
得られた比率の値が小さいほど、素子側から観察した際のボイドの平均直径と、絶縁回路基板側から観察した際のボイドの平均直径と、の差が小さく、良好な検査精度が得られる。この場合、検査精度の評価は、比率の値が±10%未満(比率が90%を超え110%未満)であれば良好「○」とし、±10%以上(比率が90%以下又は110%以上)の場合を否「×」と評価した。結果を表3及び表4に示す。 The smaller the ratio value obtained, the smaller the difference between the average diameter of voids when observed from the element side and the average diameter of voids when observed from the insulated circuit board side, and better inspection accuracy can be obtained. . In this case, the test accuracy is evaluated as “good” if the ratio value is less than ± 10% (ratio exceeds 90% and less than 110%), and ± 10% or more (ratio is 90% or less or 110%). The above case was evaluated as “No”. The results are shown in Tables 3 and 4.
(冷熱サイクル試験後のセラミックス基板と回路層との接合信頼性)
各絶縁回路基板をN=5個ずつ作製し、−40℃×5分と150℃×5分の液槽冷熱サイクルを1000サイクル実施した後に、各絶縁回路基板についてセラミックス基板と回路層との接合界面を観察し、セラミックス基板の割れの有無を判定した。冷熱サイクル試験は、エスペック社製の液槽冷熱衝撃装置TSB‐51を用いて行った。セラミックス基板と回路層との接合界面の観察は、超音波探査映像装置(日立エンジニアリング・アンド・サービス社製ES5000)を用いて、セラミックス基板を介してセラミックス基板側から行った。N=5個の絶縁回路基板について、セラミックス基板の割れが発生した個数Aの割合(A/N)×100[%]を算出した。得られた割合の値が小さいほど、セラミックス基板の割れの発生数が少なく、セラミックス基板と回路層との接合信頼性高い。この場合、セラミックス基板と回路層との接合信頼性の評価は、割合の値が10%未満であれば良好「○」とし、10%以上の場合を否「×」と評価した。結果を表3及び表4に示す。
(Joint reliability between ceramic substrate and circuit layer after thermal cycle test)
N = 5 pieces of each insulated circuit board were prepared, and after 1000 liquid bath cooling / heating cycles of −40 ° C. × 5 minutes and 150 ° C. × 5 minutes were performed, the ceramic substrate and the circuit layer were bonded to each insulated circuit board. The interface was observed to determine whether the ceramic substrate was cracked. The thermal cycle test was performed using a liquid tank thermal shock device TSB-51 manufactured by Espec. Observation of the bonding interface between the ceramic substrate and the circuit layer was performed from the ceramic substrate side through the ceramic substrate using an ultrasonic exploration video apparatus (ES5000 manufactured by Hitachi Engineering & Service Co., Ltd.). For N = 5 insulated circuit boards, the ratio (A / N) × 100 [%] of the number A of ceramic substrate cracks was calculated. The smaller the value of the ratio obtained, the smaller the number of cracks in the ceramic substrate, and the higher the bonding reliability between the ceramic substrate and the circuit layer. In this case, the evaluation of the bonding reliability between the ceramic substrate and the circuit layer was evaluated as “Good” when the ratio value was less than 10%, and “No” when the ratio was 10% or more. The results are shown in Tables 3 and 4.
表3及び表4の結果からわかるように、回路層が銅のときは、第1回路層の厚みt11の比率を20%以下とし、第1回路層の平均結晶粒径を250μm以上、第2回路層の平均結晶粒径を250μm未満とすることで、超音波探査映像装置による検査精度と、セラミックス基板と回路層との接合信頼性との双方を、良好に確保できる。また、回路層がアルミニウムのときは、第1回路層の厚みt11の比率を20%以下とし、第1回路層の平均結晶粒径を375μm以上、第2回路層の平均結晶粒径を375μm未満とすることで、超音波探査映像装置による検査精度と、セラミックス基板と回路層との接合信頼性との双方を、良好に確保できる。 As can be seen from the results of Tables 3 and 4, when the circuit layer is copper, the ratio of the thickness t11 of the first circuit layer is 20% or less, the average crystal grain size of the first circuit layer is 250 μm or more, the second By setting the average crystal grain size of the circuit layer to less than 250 μm, it is possible to satisfactorily ensure both the inspection accuracy by the ultrasonic exploration imaging apparatus and the bonding reliability between the ceramic substrate and the circuit layer. When the circuit layer is aluminum, the ratio of the thickness t11 of the first circuit layer is 20% or less, the average crystal grain size of the first circuit layer is 375 μm or more, and the average crystal grain size of the second circuit layer is less than 375 μm. By doing so, it is possible to satisfactorily ensure both the inspection accuracy by the ultrasonic exploration imaging apparatus and the bonding reliability between the ceramic substrate and the circuit layer.
10,20,30,40 絶縁回路基板
11 セラミックス基板
12,32 回路層
13,34 金属層
81 モールド樹脂
91 素子
92 接合層
101,103,104 パワーモジュール(モジュール)
121 第1回路層
122 第2回路層
123 第3回路層
131 第1金属層
132 第2金属層
133 第3金属層
221a,221b 第1金属材
222a,222b 第2金属材
224 ろう接合材
251,252 クラッド材
10, 20, 30, 40
121
Claims (5)
前記回路層が、前記セラミックス基板の一方の面に接合された第1回路層と、該第1回路層の表面に接合された第2回路層と、を有する積層構造とされ、
前記第1回路層の厚みが該第1回路層の厚みと前記第2回路層の厚みとを合計した値の20%以下とされ、
前記回路層が銅のとき、前記第1回路層の平均結晶粒径が250μm以上、前記第2回路層の平均結晶粒径が250μm未満とされ、
前記回路層がアルミニウムのとき、前記第1回路層の平均結晶粒径が375μm以上、前記第2回路層の平均結晶粒径が375μm未満とされることを特徴とする絶縁回路基板。 A ceramic substrate, and a circuit layer made of copper or aluminum formed on one surface of the ceramic substrate,
The circuit layer has a laminated structure having a first circuit layer bonded to one surface of the ceramic substrate and a second circuit layer bonded to the surface of the first circuit layer;
The thickness of the first circuit layer is 20% or less of the total value of the thickness of the first circuit layer and the thickness of the second circuit layer,
When the circuit layer is copper, the average crystal grain size of the first circuit layer is 250 μm or more, the average crystal grain size of the second circuit layer is less than 250 μm,
An insulating circuit board, wherein when the circuit layer is aluminum, the average crystal grain size of the first circuit layer is 375 μm or more, and the average crystal grain size of the second circuit layer is less than 375 μm.
前記第3回路層の厚みが前記第1回路層の厚みと同等とされ、前記第3回路層が前記第1回路層と同等の平均結晶粒径とされていることを特徴とする請求項1に記載の絶縁回路基板。 The circuit layer has a three-layer structure including the first circuit layer, the second circuit layer, and a third circuit layer bonded to a surface of the second circuit layer.
2. The thickness of the third circuit layer is equal to the thickness of the first circuit layer, and the third circuit layer has an average grain size equal to that of the first circuit layer. 2. Insulated circuit board.
前記金属層は、前記セラミックス基板の他方の面に接合された第1金属層と、該第1金属層の表面に接合された第2金属層と、を有する積層構造とされ、
前記第1金属層の厚みが該前記第1金属層の厚みと前記第2金属層の厚みとを合計した値の20%以下とされ、
前記第1金属層が前記第1回路層と同等の平均結晶粒径に設けられ、前記第2金属層が前記第2回路層と同等の平均結晶粒径に設けられていることを特徴とする請求項1又は2に記載の絶縁回路基板。 A metal layer made of the same metal as the circuit layer is provided on the other surface of the ceramic substrate,
The metal layer has a laminated structure having a first metal layer bonded to the other surface of the ceramic substrate and a second metal layer bonded to the surface of the first metal layer,
The thickness of the first metal layer is 20% or less of the sum of the thickness of the first metal layer and the thickness of the second metal layer,
The first metal layer is provided with an average crystal grain size equivalent to that of the first circuit layer, and the second metal layer is provided with an average crystal grain size equivalent to that of the second circuit layer. The insulated circuit board according to claim 1 or 2.
前記第3金属層の厚みが前記第1金属層の厚みと同等とされ、前記第3金属層が前記第1金属層と同等の平均結晶粒径とされていることを特徴とする請求項3に記載の絶縁回路基板。 The metal layer has a three-layer structure including the first metal layer, the second metal layer, and a third metal layer bonded to a surface of the second metal layer,
4. The thickness of the third metal layer is made equal to the thickness of the first metal layer, and the third metal layer has an average crystal grain size equivalent to that of the first metal layer. 2. Insulated circuit board.
前記回路層のうち、前記第1回路層となる第1金属材として、前記回路層と前記セラミックス基板との接合温度における加熱後の平均結晶粒径が前記回路層が銅であれば250μm以上、前記回路層がアルミニウムであれば375μm以上となる金属材を用意し、
前記第2回路層となる第2金属材として、前記接合温度における加熱後の平均結晶粒径が前記回路層が銅であれば250μm未満、前記回路層がアルミニウムであれば375μm未満となる金属材を用意し、
前記第1金属材の厚みを該第1金属材の厚みと前記第2金属材の厚みとを合計した値の20%以下に設けて、前記第1金属材と前記第2金属材とが圧着されたクラッド材を形成しておき、
前記回路層形成工程において、前記セラミックス基板の一方の面にろう接合材を介して前記クラッド材の前記第1金属材を重ねて配置した状態で、前記セラミックス基板と前記クラッド材との積層方向に加圧して前記接合温度で加熱することにより、前記クラッド材の前記第1金属材と前記セラミックス基板とを接合して、前記セラミックス基板の一方の面に前記第1回路層と前記第2回路層とを有する前記回路層を形成することを特徴とする絶縁回路基板の製造方法。 A circuit layer forming step of forming a circuit layer having a first circuit layer bonded to one surface of the ceramic substrate and a second circuit layer bonded to the surface of the first circuit layer;
Of the circuit layers, as the first metal material to be the first circuit layer, the average crystal grain size after heating at the bonding temperature between the circuit layer and the ceramic substrate is 250 μm or more if the circuit layer is copper, If the circuit layer is aluminum, prepare a metal material of 375 μm or more,
As the second metal material to be the second circuit layer, a metal material having an average crystal grain size after heating at the bonding temperature of less than 250 μm if the circuit layer is copper and less than 375 μm if the circuit layer is aluminum Prepare
The thickness of the first metal material is set to 20% or less of the total value of the thickness of the first metal material and the thickness of the second metal material, and the first metal material and the second metal material are pressure bonded. Formed clad material,
In the circuit layer forming step, in a state in which the first metal material of the clad material is disposed on one surface of the ceramic substrate with a brazing bonding material overlapped, in the stacking direction of the ceramic substrate and the clad material By pressurizing and heating at the joining temperature, the first metal material of the clad material and the ceramic substrate are joined, and the first circuit layer and the second circuit layer are formed on one surface of the ceramic substrate. A method of manufacturing an insulating circuit board, comprising: forming the circuit layer having:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018033381A JP7008239B2 (en) | 2018-02-27 | 2018-02-27 | Insulated circuit board and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018033381A JP7008239B2 (en) | 2018-02-27 | 2018-02-27 | Insulated circuit board and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019149460A true JP2019149460A (en) | 2019-09-05 |
JP7008239B2 JP7008239B2 (en) | 2022-01-25 |
Family
ID=67850762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018033381A Active JP7008239B2 (en) | 2018-02-27 | 2018-02-27 | Insulated circuit board and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7008239B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022131256A1 (en) * | 2020-12-15 | 2022-06-23 | 三菱マテリアル株式会社 | Insulating circuit board and insulating circuit board manufacturing method |
WO2022230877A1 (en) * | 2021-04-27 | 2022-11-03 | 三菱マテリアル株式会社 | Heat sink, and heat sink integrated-type insulating circuit board |
CN116722093A (en) * | 2023-08-04 | 2023-09-08 | 季华实验室 | Display substrate and manufacturing method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11289037A (en) * | 1998-04-01 | 1999-10-19 | Sumitomo Metal Electronics Devices Inc | Metal plate for heat dissipation and package for electronic component using the same |
WO2011149065A1 (en) * | 2010-05-27 | 2011-12-01 | 京セラ株式会社 | Circuit board and electronic device using the same |
WO2014030659A1 (en) * | 2012-08-23 | 2014-02-27 | 日産自動車株式会社 | Insulating substrate、multilayer ceramic insulating substrate, joined structure of power semiconductor device and insulating substrate, and power semiconductor module |
JP2015070061A (en) * | 2013-09-27 | 2015-04-13 | 三菱マテリアル株式会社 | Method for manufacturing power module substrate |
JP2017123373A (en) * | 2016-01-05 | 2017-07-13 | 昭和電工株式会社 | Insulating substrate and method for producing the same |
-
2018
- 2018-02-27 JP JP2018033381A patent/JP7008239B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11289037A (en) * | 1998-04-01 | 1999-10-19 | Sumitomo Metal Electronics Devices Inc | Metal plate for heat dissipation and package for electronic component using the same |
WO2011149065A1 (en) * | 2010-05-27 | 2011-12-01 | 京セラ株式会社 | Circuit board and electronic device using the same |
WO2014030659A1 (en) * | 2012-08-23 | 2014-02-27 | 日産自動車株式会社 | Insulating substrate、multilayer ceramic insulating substrate, joined structure of power semiconductor device and insulating substrate, and power semiconductor module |
JP2015070061A (en) * | 2013-09-27 | 2015-04-13 | 三菱マテリアル株式会社 | Method for manufacturing power module substrate |
JP2017123373A (en) * | 2016-01-05 | 2017-07-13 | 昭和電工株式会社 | Insulating substrate and method for producing the same |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022131256A1 (en) * | 2020-12-15 | 2022-06-23 | 三菱マテリアル株式会社 | Insulating circuit board and insulating circuit board manufacturing method |
JP7567432B2 (en) | 2020-12-15 | 2024-10-16 | 三菱マテリアル株式会社 | Insulated circuit board and method for manufacturing the same |
WO2022230877A1 (en) * | 2021-04-27 | 2022-11-03 | 三菱マテリアル株式会社 | Heat sink, and heat sink integrated-type insulating circuit board |
CN116722093A (en) * | 2023-08-04 | 2023-09-08 | 季华实验室 | Display substrate and manufacturing method thereof |
CN116722093B (en) * | 2023-08-04 | 2023-12-08 | 季华实验室 | Display substrate and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP7008239B2 (en) | 2022-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5403129B2 (en) | Power module substrate, power module substrate with heat sink, power module, and method for manufacturing power module substrate | |
KR102636795B1 (en) | Copper ceramic substrate, copper semi-finished product for manufacturing copper ceramic substrate, and manufacturing method of copper ceramic substrate | |
TWI695778B (en) | Bonded body, power module substrate with heat sink, heat sink, method of producing bonded body, method of producing power module substrate with heat sink and method of producing heat sink | |
KR102154882B1 (en) | Power module | |
TW201839934A (en) | Substrate for power module having heat sink | |
JP2015211125A (en) | Substrate for power module, substrate for power module with heat sink, and power module with heat sink | |
US10727186B2 (en) | Power semiconductor device | |
KR20170046649A (en) | Assembly, power-module substrate provided with heat sink, heat sink, method for manufacturing assembly, method for manufacturing power-module substrate provided with heat sink, and method for manufacturing heat sink | |
JP7008239B2 (en) | Insulated circuit board and its manufacturing method | |
JP6638284B2 (en) | Substrate for power module with heat sink and power module | |
JP2021132238A (en) | Circuit board and semiconductor module | |
TW201836093A (en) | Power module substrate with heat sink | |
JP7008236B2 (en) | Power module board and its manufacturing method | |
WO2017183222A1 (en) | Semiconductor device and method for manufacturing same | |
JP2010219441A (en) | Package for housing electronic component | |
JP2010165807A (en) | Method of manufacturing insulating circuit board, insulating circuit board, and substrate for power module | |
KR20200135378A (en) | Electronic component mounting module | |
JP7067114B2 (en) | Insulated circuit board and its manufacturing method | |
JPWO2018012616A1 (en) | Ceramic circuit board and semiconductor module | |
JP2014039062A (en) | Substrate for power module, substrate for power module having heat sink, power module, and method for manufacturing substrate for power module | |
JP6946107B2 (en) | Power module | |
JP6565735B2 (en) | Power module substrate, power module, and method of manufacturing power module substrate | |
JP2018182088A (en) | Heat dissipating substrate, heat dissipating substrate electrode, semiconductor package, and semiconductor module | |
WO2024014532A1 (en) | Multilayer assembly, semiconductor device using same, and method for manufacturing same | |
WO2023204054A1 (en) | Ceramic circuit substrate, semiconductor device, method for manufacturing ceramic circuit substrate, and method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7008239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |