JP2019149459A - Insulation circuit board and manufacturing method thereof - Google Patents
Insulation circuit board and manufacturing method thereof Download PDFInfo
- Publication number
- JP2019149459A JP2019149459A JP2018033380A JP2018033380A JP2019149459A JP 2019149459 A JP2019149459 A JP 2019149459A JP 2018033380 A JP2018033380 A JP 2018033380A JP 2018033380 A JP2018033380 A JP 2018033380A JP 2019149459 A JP2019149459 A JP 2019149459A
- Authority
- JP
- Japan
- Prior art keywords
- circuit layer
- layer
- circuit
- metal
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
Description
本発明は、パワー素子やLED素子、熱電素子等の素子が搭載される絶縁回路基板及びその製造方法に関する。 The present invention relates to an insulating circuit board on which elements such as a power element, an LED element, and a thermoelectric element are mounted, and a manufacturing method thereof.
金属部材とセラミックス部材とを接合してなる絶縁回路基板として、例えばAlN(窒化アルミニウム)、Al2O3(アルミナ)、Si3N4(窒化ケイ素)等のセラミックス基板と、このセラミックス基板の一方の面に接合されたアルミニウム(Al)や銅(Cu)等の導電性に優れた金属からなる回路層と、を備えた構成のものが知られている。なお、この種の絶縁回路基板には、例えばパワー素子が搭載されるパワーモジュール用基板のように、セラミックス基板の他方の面に熱伝導性に優れた金属からなる金属層を形成することや、金属層を介して放熱層(ヒートシンク)を接合することも行われる。 As an insulating circuit substrate formed by joining a metal member and a ceramic member, for example, a ceramic substrate such as AlN (aluminum nitride), Al 2 O 3 (alumina), Si 3 N 4 (silicon nitride), and one of the ceramic substrates And a circuit layer made of a metal having excellent conductivity, such as aluminum (Al) and copper (Cu), which are bonded to the surface, are known. In addition, in this type of insulated circuit board, for example, a power module substrate on which a power element is mounted, a metal layer made of a metal having excellent thermal conductivity is formed on the other surface of the ceramic substrate, Bonding a heat dissipation layer (heat sink) through a metal layer is also performed.
例えば、特許文献1には、セラミック基板(セラミックス基板)の表面に銅回路が形成され、又はその銅回路と共にセラミック基板の裏面に放熱銅板が形成された回路基板(絶縁回路基板)が開示されている。 For example, Patent Document 1 discloses a circuit board (insulating circuit board) in which a copper circuit is formed on the surface of a ceramic substrate (ceramic substrate) or a heat dissipation copper plate is formed on the back surface of the ceramic substrate together with the copper circuit. Yes.
このように構成される絶縁回路基板の回路層の表面(上面)に、パワー素子やLED素子、熱電素子等の素子がはんだ付け(実装)されることにより、各種のモジュールが製造される。また、素子が実装されたモジュールは、絶縁性確保や配線保護等の観点から、ポッティング樹脂やモールディング樹脂で封止することも行われる。 Various modules are manufactured by soldering (mounting) elements such as power elements, LED elements, and thermoelectric elements to the surface (upper surface) of the circuit layer of the insulating circuit board configured as described above. In addition, the module on which the element is mounted is also sealed with potting resin or molding resin from the viewpoint of ensuring insulation and protecting the wiring.
ところで、各種のモジュールにおける回路層と素子との接合界面や、回路層とセラミックス基板との接合界面等の検査は、超音波探査映像装置(SAT:Scanning Acoustic Tomograph)を用いて、素子や絶縁回路基板の各層等を介して行われることが知られている。
ところが、セラミックス基板に銅等の金属を接合して回路層を形成する場合、例えば、セラミックス基板に回路層となる銅(Cu)板を接合する場合、通常、Ag‐Cu‐Ti系等の活性金属ろう材を用いて800℃以上の温度で加熱することが必要となる。このような温度域で加熱した場合、銅の結晶粒が加熱前よりも粗大化する。このため、絶縁回路基板(回路層)を介して回路層と素子との接合界面(はんだ接合部)を超音波探査映像装置により検査する際に、回路層での超音波の反射が大きくなり、検査精度を低下させることが問題となっている。
By the way, the inspection of the bonding interface between the circuit layer and the element and the bonding interface between the circuit layer and the ceramic substrate in various modules is performed using an ultrasonic exploration imaging device (SAT). It is known to be performed via each layer of the substrate.
However, when a circuit layer is formed by bonding a metal such as copper to a ceramic substrate, for example, when a copper (Cu) plate serving as a circuit layer is bonded to a ceramic substrate, it is usually active such as Ag-Cu-Ti. It is necessary to heat at a temperature of 800 ° C. or higher using a metal brazing material. When heated in such a temperature range, the copper crystal grains become coarser than before heating. For this reason, when inspecting the bonding interface (solder joint) between the circuit layer and the element via the insulating circuit board (circuit layer) with an ultrasonic exploration imaging apparatus, the reflection of the ultrasonic wave at the circuit layer becomes large, Decreasing inspection accuracy is a problem.
一方、この対策として、高熱を加えても結晶粒が粗大化しにくい材料を回路層に用いることが考えられるが、この場合には回路層表面の表面粗度(表面粗さ)が小さくなるため、素子を絶縁回路基板に実装したモジュールを樹脂封止する際に、樹脂と回路層との密着性を低下させることが問題となる。 On the other hand, as a countermeasure, it is conceivable to use a material for the circuit layer that is difficult to coarsen the crystal grains even when high heat is applied. In this case, the surface roughness (surface roughness) of the circuit layer surface becomes small, When a module in which an element is mounted on an insulated circuit board is resin-sealed, there is a problem of reducing the adhesion between the resin and the circuit layer.
本発明は、このような事情に鑑みてなされたもので、モジュールを構成する各部品の接合界面の検査精度を良好に確保するとともに、回路層と樹脂との密着性を良好に確保できる絶縁回路基板及びその製造方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and an insulating circuit that can ensure a good inspection accuracy of a bonding interface of each component constituting a module and can also ensure a good adhesion between a circuit layer and a resin. An object of the present invention is to provide a substrate and a manufacturing method thereof.
本発明の絶縁回路基板は、セラミックス基板と、該セラミックス基板の一方の面に形成された銅又はアルミニウムからなる回路層と、を備え、前記回路層が、前記セラミックス基板の一方の面に接合された第1回路層と、該第1回路層の表面に接合された第2回路層と、を有する積層構造とされ、前記第2回路層の平均結晶粒径が前記第1回路層の結晶粒径結晶よりも大きく設けられている。 The insulated circuit board of the present invention includes a ceramic substrate and a circuit layer made of copper or aluminum formed on one surface of the ceramic substrate, and the circuit layer is bonded to one surface of the ceramic substrate. A first circuit layer and a second circuit layer bonded to the surface of the first circuit layer, and the average crystal grain size of the second circuit layer is the crystal grain of the first circuit layer. It is larger than the diameter crystal.
この絶縁回路基板では、回路層を、セラミックス基板に接合された第1回路層と、その第1回路層に接合された第2回路層と、を有する積層構造とし、素子が搭載(実装)される第2回路層の平均結晶粒径を第1回路層の平均結晶粒径よりも大きくしている。このように、絶縁回路基板では、平均結晶粒径の異なる第1回路層と第2回路層とを組み合わせて、素子が実装される回路層の表面を第2回路層で形成している。第2回路層は、第1回路層よりも平均結晶粒径を大きく設けているので、第1回路層よりも第2回路層の表面の表面粗度(表面粗さ)も大きくなる。回路層(第2回路層)上に素子を実装したモジュールを樹脂封止すると、モールド樹脂の特に回路層の周縁(第2回路層の周縁)に形成された角部に応力が集中しやすいが、本発明の絶縁回路基板では第2回路層の平均結晶粒径を大きく設け、その表面の表面粗度を大きく設けているので、モールド樹脂を第2回路層の周縁に強固に固定でき、モールド樹脂と回路層との密着性を良好に確保できる。
また、前述したように、回路層を第1回路層と第2回路層とで形成しているので、回路層全体に対して第2回路層が占める割合を小さく、すなわち回路層全体に対して第2回路層の厚みを薄く形成できる。このため、超音波探査映像装置により回路層を介して素子と回路層(第2回路層)との接合界面を検査する際の第2回路層における超音波の反射の割合を大きく低減できる。したがって、回路層全体における超音波の反射を大きく低減でき、検査精度を良好に確保できる。
また、回路層全体としては、第1回路層と第2回路層とを組み合わせることで、十分な厚みを確保できる。したがって、回路層として要求される機能である電気伝達性能や放熱性能を良好に確保できる。
In this insulated circuit board, the circuit layer has a laminated structure including a first circuit layer bonded to the ceramic substrate and a second circuit layer bonded to the first circuit layer, and the element is mounted (mounted). The average crystal grain size of the second circuit layer is larger than the average crystal grain size of the first circuit layer. Thus, in the insulated circuit board, the surface of the circuit layer on which the element is mounted is formed by the second circuit layer by combining the first circuit layer and the second circuit layer having different average crystal grain sizes. Since the second circuit layer has a larger average crystal grain size than the first circuit layer, the surface roughness (surface roughness) of the surface of the second circuit layer is larger than that of the first circuit layer. When a module in which an element is mounted on a circuit layer (second circuit layer) is resin-sealed, stress tends to concentrate on corners formed on the periphery of the circuit layer (especially the periphery of the second circuit layer) of the mold resin. In the insulated circuit board of the present invention, since the average crystal grain size of the second circuit layer is large and the surface roughness of the surface is large, the mold resin can be firmly fixed to the peripheral edge of the second circuit layer. Good adhesion between the resin and the circuit layer can be secured.
Further, as described above, since the circuit layer is formed by the first circuit layer and the second circuit layer, the ratio of the second circuit layer to the entire circuit layer is small, that is, the entire circuit layer. The thickness of the second circuit layer can be reduced. For this reason, the ratio of the reflection of the ultrasonic wave in the second circuit layer when the bonding interface between the element and the circuit layer (second circuit layer) is inspected through the circuit layer by the ultrasonic exploration video apparatus can be greatly reduced. Therefore, the reflection of ultrasonic waves in the entire circuit layer can be greatly reduced, and the inspection accuracy can be secured satisfactorily.
In addition, as a whole circuit layer, a sufficient thickness can be secured by combining the first circuit layer and the second circuit layer. Therefore, it is possible to satisfactorily ensure the electric transmission performance and heat dissipation performance, which are functions required for the circuit layer.
本発明の絶縁回路基板の好適な実施態様として、前記セラミックス基板の他方の面に、前記回路層と同じ金属からなる金属層を備え、前記金属層は少なくとも前記セラミックス基板の他方の面に接合された第1金属層を備え、前記第1金属層が前記第1回路層と同等の平均結晶粒径に設けられているとよい。 As a preferred embodiment of the insulated circuit board of the present invention, a metal layer made of the same metal as the circuit layer is provided on the other surface of the ceramic substrate, and the metal layer is bonded to at least the other surface of the ceramic substrate. The first metal layer may be provided with an average crystal grain size equivalent to that of the first circuit layer.
セラミックス基板の他方の面に金属層を備える絶縁回路基板においても、金属層を構成する第1金属層を、第1回路層と同等の平均結晶粒径に設けておくことで、超音波探査映像装置により絶縁回路基板を介して素子と回路層(第2回路層)との接合界面を検査する際に、回路層に加えて金属層でも超音波の反射を低減できる。したがって、超音波探査映像装置による検査精度を良好に確保できる。 Even in an insulated circuit board having a metal layer on the other surface of the ceramic substrate, the first metal layer constituting the metal layer is provided with an average crystal grain size equivalent to that of the first circuit layer, so that an ultrasonic exploration image is obtained. When the bonding interface between the element and the circuit layer (second circuit layer) is inspected by the apparatus through the insulating circuit board, reflection of ultrasonic waves can be reduced even in the metal layer in addition to the circuit layer. Therefore, it is possible to ensure good inspection accuracy by the ultrasonic exploration video apparatus.
本発明の絶縁回路基板の好適な実施態様として、前記金属層は、前記第1金属層と、該第1金属層の表面に接合された第2金属層と、を有する積層構造とされ、前記第2金属層が前記第2回路層と同等の平均結晶粒径に設けられているとよい。 As a preferred embodiment of the insulated circuit board of the present invention, the metal layer has a laminated structure including the first metal layer and a second metal layer bonded to the surface of the first metal layer, The second metal layer may be provided with an average crystal grain size equivalent to that of the second circuit layer.
金属層を第1金属層と第2金属層との積層構造とし、第2金属層を第2回路層と同等の大きな平均結晶粒径に設けておくことで、第2金属層の表面の表面粗度を大きく設けることができる。このように、金属層の表面の表面粗度を大きくすると、金属層に放熱層(ヒートシンク)を重ねてはんだ等により接合する際に、金属層とはんだとの濡れ性が向上する。このため、金属層と放熱層との密着性及び接合信頼性を高めることができ、金属層から放熱層への放熱を円滑に行うことができる。また、金属層と放熱層とを熱伝導性グリスを挟んで積層する場合にも、金属層の表面の表面粗度を大きくしておくことで、金属層と放熱層との間に熱伝導性グリスを留めておくことができ、熱伝導性グリスが外部に抜けることを抑制できる。したがって、金属層と放熱層との密着性を良好に確保できるので、金属層と放熱層との間の熱抵抗を低減でき、放熱性能を良好に確保できる。
また、金属層を第1金属層と第2金属層とで形成しているので、金属層全体に対して第2金属層が占める割合を小さくできる。このため、超音波探査映像装置によりモジュールの各部品の接合界面を検査する際の第2金属層における超音波の反射の割合を大きく低減でき、金属層全体における超音波の反射を大きく低減できる。したがって、検査精度を良好に確保できる。
The surface of the surface of the second metal layer is formed by providing the metal layer with a laminated structure of the first metal layer and the second metal layer and providing the second metal layer with a large average crystal grain size equivalent to that of the second circuit layer. The roughness can be increased. As described above, when the surface roughness of the surface of the metal layer is increased, the wettability between the metal layer and the solder is improved when the heat dissipation layer (heat sink) is overlapped on the metal layer and joined by solder or the like. For this reason, the adhesiveness and joining reliability of a metal layer and a thermal radiation layer can be improved, and the thermal radiation from a metallic layer to a thermal radiation layer can be performed smoothly. In addition, when laminating a metal layer and a heat dissipation layer with heat conductive grease, increasing the surface roughness of the surface of the metal layer increases the thermal conductivity between the metal layer and the heat dissipation layer. The grease can be retained, and the heat conductive grease can be prevented from falling outside. Therefore, since the adhesion between the metal layer and the heat dissipation layer can be ensured satisfactorily, the thermal resistance between the metal layer and the heat dissipation layer can be reduced, and the heat dissipation performance can be ensured favorably.
Moreover, since the metal layer is formed of the first metal layer and the second metal layer, the ratio of the second metal layer to the entire metal layer can be reduced. For this reason, the ratio of the reflection of the ultrasonic wave in the 2nd metal layer at the time of test | inspecting the joining interface of each component of a module by an ultrasonic survey imaging device can be reduced greatly, and the reflection of the ultrasonic wave in the whole metal layer can be reduced greatly. Therefore, good inspection accuracy can be secured.
本発明の絶縁回路基板の好適な実施態様として、前記回路層が銅のとき、前記第1回路層の平均結晶粒径が250μm未満であるとよい。また、前記回路層がアルミニウムのとき、前記第1回路層の平均結晶粒径が375μm未満であるとよい。 As a preferred embodiment of the insulated circuit board of the present invention, when the circuit layer is copper, the average crystal grain size of the first circuit layer is preferably less than 250 μm. In addition, when the circuit layer is made of aluminum, the average crystal grain size of the first circuit layer is preferably less than 375 μm.
回路層が銅又はアルミニウムのときに、第1回路層の平均結晶粒径を上記範囲内に調整することにより、超音波探査映像装置による検査精度と、樹脂封止時の密着性との双方を、良好に確保できる。 When the circuit layer is copper or aluminum, by adjusting the average crystal grain size of the first circuit layer within the above range, both the inspection accuracy by the ultrasonic exploration imaging device and the adhesion at the time of resin sealing are achieved. Can be secured well.
本発明の絶縁回路基板の製造方法は、セラミックス基板の一方の面に接合された第1回路層と該第1回路層の表面に接合された第2回路層とを有する回路層を形成する回路層形成工程を有しており、前記回路層のうち、前記第1回路層となる第1金属材として、前記第1回路層の表面に接合される第2回路層となる第2金属材よりも加熱による結晶粒の粗大化が抑制された結晶粒抑制材を用意し、前記第1金属材と前記第2金属材とが圧着されたクラッド材を形成しておき、前記回路層形成工程において、前記セラミックス基板の一方の面に、ろう接合材を介して前記クラッド材の前記第1金属材を重ねて配置した状態で、前記セラミックス基板と前記クラッド材との積層方向に加圧して加熱することにより、前記クラッド材の前記第1金属材と前記セラミックス基板とを接合して、前記セラミックス基板の一方の面に前記第1回路層と前記第2回路層とを有する前記回路層を形成する。 A method for manufacturing an insulated circuit board according to the present invention is a circuit that forms a circuit layer having a first circuit layer bonded to one surface of a ceramic substrate and a second circuit layer bonded to the surface of the first circuit layer. A layer forming step, and among the circuit layers, as a first metal material to be the first circuit layer, a second metal material to be a second circuit layer bonded to the surface of the first circuit layer Preparing a crystal grain suppressing material in which coarsening of crystal grains due to heating is suppressed, forming a clad material in which the first metal material and the second metal material are pressure-bonded, and in the circuit layer forming step, In a state where the first metal material of the clad material is disposed on one surface of the ceramic substrate with a brazing joint interposed therebetween, heating is performed by applying pressure in the laminating direction of the ceramic substrate and the clad material. The first metal of the cladding material The ceramic substrate and by bonding, to form the circuit layer having a first circuit layer and the second circuit layer on one surface of the ceramic substrate and.
このように、第1金属材として、第2金属材よりも加熱による結晶粒の粗大化が抑制された結晶粒抑制材を用いることで、第1回路層と第2回路層とを備える回路層を形成できる。また、予め第1金属材と第2金属材とが圧着されたクラッド材を形成しておくことで、回路層形成工程における1回の加熱により、クラッド材とセラミックス基板とを接合して、第1回路層と第2回路層とを備える回路層を容易に形成できる。したがって、絶縁回路基板の製造工程を簡略化できる。 Thus, the circuit layer provided with the first circuit layer and the second circuit layer by using the crystal grain suppressing material in which the coarsening of crystal grains due to heating is suppressed as compared with the second metal material as the first metal material. Can be formed. In addition, by forming a clad material in which the first metal material and the second metal material are pressure-bonded in advance, the clad material and the ceramic substrate are joined by one heating in the circuit layer forming process, A circuit layer including one circuit layer and a second circuit layer can be easily formed. Therefore, the manufacturing process of the insulated circuit board can be simplified.
本発明によれば、モジュールを構成する各部品の接合界面の検査精度を良好に確保するとともに、回路層と樹脂との密着性を良好に確保できる。 ADVANTAGE OF THE INVENTION According to this invention, while ensuring the test | inspection precision of the joining interface of each component which comprises a module favorable, the adhesiveness of a circuit layer and resin can be ensured favorable.
以下、本発明の実施形態について、図面を参照しながら説明する。
図1は、本発明の第1実施形態の絶縁回路基板の製造方法により製造される絶縁回路基板(パワーモジュール用基板)10を用いたパワーモジュール101を示している。このパワーモジュール101は、絶縁回路基板10と、絶縁回路基板10の表面に搭載された素子91とを備え、素子91と絶縁回路基板10とがエポキシ樹脂等からなるモールド樹脂81により樹脂封止されたものである。なお、図1の符号92は、素子91を固着するはんだ材等の接合層を示している。このパワーモジュール101は、パワーモジュール101の露出面(絶縁回路基板10の露出面)をヒートシンク(図示略)等の表面に熱伝導性グリスを介して押し付ける、又は、はんだ材や接着材等を介して接着して固定された状態で使用される。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows a
絶縁回路基板10は、図2に示すように、セラミックス基板11と、セラミックス基板11の一方の面に形成された回路層12と、セラミックス基板11の他方の面に形成された金属層13と、を備えている。セラミックス基板11は、AlN(窒化アルミニウム)、Al2O3(アルミナ)、Si3N4(窒化ケイ素)等のセラミックス材料により形成される。
As shown in FIG. 2, the insulated
回路層12は、銅(純銅又は銅合金)又はアルミニウム(純アルミニウム又はアルミニウム合金)により形成され、これらの金属からなる金属板をセラミックス基板11の一方の面にAg‐Cu‐Ti系もしくはAl‐Si系等のろう接合材により接合することで形成される。また、回路層12は、図1及び図2に示すように、セラミックス基板11の一方の面に接合された第1回路層121と、その第1回路層121の表面に接合された第2回路層122と、を有する積層構造とされ、回路層12の表面に配置される第2回路層122の表面に素子91が搭載されるようになっている。そして、第2回路層122の平均結晶粒径が、第1回路層121の平均結晶粒径よりも大きく設けられている。
The
回路層12が銅(Cu)のとき、第1回路層121の平均結晶粒径が250μm未満であることが好ましく、第2回路層122の平均結晶粒径が250μm以上であることが好ましい。一方、回路層12がアルミニウム(Al)のとき、第1回路層121の平均結晶粒径が375μm未満であり、第2回路層122の平均結晶粒径が375μm以上であることが好ましい。第1回路層121の平均結晶粒径を上記範囲内に調整することにより、第1回路層121における超音波の反射を大きく低減できる。
When the
一方、第2回路層122は、第1回路層121よりも平均結晶粒径を大きくしているので、第1回路層121よりも第2回路層122の表面の表面粗度(表面粗さ、算術平均粗さRa)が大きく設けられる。このように、絶縁回路基板10では、平均結晶粒径の異なる第1回路層121と第2回路層122とを組み合わせて、素子91が実装される回路層12の表面を第2回路層122で形成している。また、回路層12を第1回路層121と第2回路層122とで形成しているので、回路層12全体に対して第2回路層122が占める割合を小さく、すなわち回路層12全体に対して第2回路層122の厚みを薄く形成できる。このため、回路層12を介して行う超音波探査映像装置(SAT)によりパワーモジュール101の各部品の接合界面を検査する際に、第2回路層122における超音波の反射の割合を大きく低減できる。したがって、回路層12全体における超音波の反射を大きく低減でき、検査精度を良好に確保できる。なお、第2回路層122の厚みは、第1回路層121の厚みよりも小さくすることが好ましい。
On the other hand, since the
一方、回路層12上に素子91を実装したパワーモジュール101を樹脂封止する際には、回路層12の周縁に配置される角部に応力が集中しやすい。しかし、絶縁回路基板10では、回路層12の表面に配置される第2回路層122の表面粗度を大きく設けているので、モールド樹脂81を回路層12の周縁に強固に固定できる。したがって、超音波探査映像装置による検査精度と、樹脂封止時の密着性との双方を、良好に確保できる。
On the other hand, when the
金属層13は、回路層12と同じ金属からなり、回路層12と同様に、金属板をセラミックス基板11の他方の面にろう接合材により接合することで形成される。また、図1及び図2に示すように、金属層13は、少なくともセラミックス基板11の他方の面に接合された第1金属層131を備え、この第1金属層131が第1回路層121と同等の平均結晶粒径に設けられている。また、本実施形態の絶縁回路基板10では、金属層13は、第1金属層131と、その第1金属層131の表面に接合された第2金属層132と、を有する積層構造とされる。そして、第2金属層132の平均結晶粒径が、第2回路層122と同等の平均結晶粒径に設けられている。
The
第1回路層121の平均結晶粒径と第1金属層131の平均結晶粒径とが同等とは、第1金属層131の平均結晶粒径が基準となる第1回路層121の平均結晶粒径と厳密に一致する場合だけでなく、±20%の差がある場合も含むものとする。同様に、第2回路層122の平均結晶粒径と第2金属層132の平均結晶粒径とが同等とは、第2金属層132の平均結晶粒径が基準となる第2回路層122の平均結晶粒径と厳密に一致する場合だけでなく、±20%の差がある場合も含むものとする。なお、第1金属層131の平均結晶粒径は、第1回路層121と同様に、回路層12が銅(Cu)のとき250μm未満であることが好ましく、回路層12がアルミニウム(Al)のとき375μm未満であることが好ましい。また、第2金属層132の平均結晶粒径は、第2回路層122と同様に、回路層12が銅のとき250μm以上であることが好ましく、回路層12がアルミニウムのとき375μm以上であることが好ましい。
The average crystal grain size of the
なお、図1等では、金属層13が回路層12と同じ平面積で形成されるが、金属層13を回路層12と異なる平面積として形成してもよい。
In FIG. 1 and the like, the
第1回路層121及び第2回路層122、第1金属層131及び第2金属層132の各平均結晶粒径は、例えば、光学顕微鏡を用いて測定される。本実施形態では、回路層12の第1回路層121と第2回路層122の平均結晶粒径は、回路層12を厚み方向に研磨し、第2回路層122、第1回路層121の平面を順に露出させ、各層122,121の平面における結晶粒を光学顕微鏡を用いて測定した。また、同様に、金属層13の第1金属層131と第2金属層132の平均結晶粒径は、金属層13を厚み方向に研磨し、第2金属層132、第1金属層131の平面を順に露出させ、各層132,131の平面におおける結晶粒を光学顕微鏡を用いて測定した。そして、光学顕微鏡により観察される既知の面積(例えば5000mm2)の測定範囲内に完全に含まれる結晶粒の数と、測定範囲の周辺で切断されている結晶粒の数の半分の数と、を足した数を全結晶粒数とし、測定範囲の面積を全結晶粒数で割った面積から、円相当径(金属粒子の単位面積と同じ面積を持つ円の直径)を算出し、この円相当径を各平均結晶粒径とした。
The average crystal grain sizes of the
このように構成される絶縁回路基板10の諸寸法について、一例を挙げると、Si3N4(窒化ケイ素)からなるセラミックス基板11の厚み(板厚)が0.1mm〜1.5mm、Cu(銅)からなる回路層12及び金属層13の厚みが0.05mm〜3.0mmとされる。また、第1回路層121及び第1金属層131の厚みが0.025mm〜2.975mm、第2回路層122及び第2金属層132の厚みが0.025mm〜2.975mmとされる。ただし、これらの寸法は、上記数値範囲に限られるものではない。
As an example of the dimensions of the insulating
素子91は、半導体を備えた電子部品であり、必要とされる機能に応じて、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等の種々の半導体素子が選択される。この場合、素子91は、図示を省略するが、上部に上部電極部が設けられ、下部に下部電極部が設けられており、下部電極部が回路層12(第2回路層122)の上面にはんだ付け等により接合されることで、素子91が回路層12の上面に搭載されている。また、素子91の上部電極部は、リードフレーム(図示略)等を介して回路層12の回路電極部等に接続される。
The
また、パワーモジュール101は、素子91と絶縁回路基板10とが、金属層13の裏面側を除いてモールド樹脂81により樹脂封止されることにより一体化されている。モールド樹脂81としては、例えばSiO2フィラー入りのエポキシ系樹脂等を用いることができ、例えばトランスファーモールドにより成形される。
Further, the
次に、絶縁回路基板10を製造する方法について、図3を用いて工程順に説明する。
図1及び図2に示すように、セラミックス基板11の両面にそれぞれ回路層12と金属層13とを備える絶縁回路基板10については、回路層12を形成する回路層形成工程と、金属層13を形成する金属層形成工程とを、同時に行うことができる。回路層形成工程では、セラミックス基板11の一方の面に回路層12となる金属板(クラッド材)を接合して、セラミックス基板11の一方の面に接合された第1回路層121とその第1回路層121の表面に接合された第2回路層122とを有する回路層12を形成する。また、金属層形成工程では、セラミックス基板11の他方の面に金属層13となる金属板(クラッド材)を接合して、セラミックス基板11の他方の面に接合された第1金属層131とその第1金属層131の表面に接合された第2金属層132とを有する金属層13を形成する。
Next, a method for manufacturing the insulating
As shown in FIGS. 1 and 2, for an insulating
回路層12となる金属板として、図3(a)に示すように、第1回路層121となる第1金属材221aと、第2回路層122となる第2金属材222aとが圧着されたクラッド材251を形成しておく。クラッド材251は、例えば、第1金属材221aの母材と第2金属材222aの母材とを重ねてロール等で圧延することにより形成できる。なお、クラッド材251は、プレス加工により板材を打ち抜くことで所望の外形に形成される。
As shown in FIG. 3A, the
第1金属材221aには、第2金属材222aよりも加熱による結晶粒の粗大化が抑制された結晶粒抑制材を用いる。結晶粒抑制材は、銅材であれば、800℃で加熱した際に、結晶粒の粗大化が抑制され、平均結晶粒径が250μm未満とされるものを好適に用いることができる。具体的には、第1金属材221aには、結晶粒抑制材として、古河電工株式会社製のGOFCを用いることができる。これに対し、第2金属材222aには、一般的な圧延板の無酸素銅(OFC)を用いることができる。第2金属材222aは、800℃で加熱した際に結晶粒が粗大化し、平均結晶粒径が250μm以上となる。
As the
また、本実施形態では、金属層13となる金属板は、回路層12となる金属材221a,222aと同様の構成により形成される。つまり、金属層13となる金属板として、第1金属材221aと同じ構成の第1金属材221bと、第2金属材222aと同じ構成の第2金属材222bとが圧着されたクラッド材252を用いる。
Moreover, in this embodiment, the metal plate used as the
また、これらのクラッド材251,252及びセラミックス基板11を接合するろう接合材224としては、例えばAg‐Cu‐Ti系ろう材を用いることができる。この場合、ろう接合材224は、予めクラッド材251の接合面及びクラッド材252の接合面に塗布しておくことで、容易に取り扱うことができる。図3(b)では、第1金属材221aの下面及び第1金属材221bの上面に予めろう接合材224を塗布している。
As the
図3(c)に示すように、回路層12を形成するクラッド材251をろう接合材224を介してセラミックス基板11の一方の面に重ねて配置する。また、同様に、セラミックス基板11の他方の面に、金属層13を形成するクラッド材252を、同じろう接合材224を介して重ねて配置する。この状態で、図3(c)に白抜き矢印で示すように、セラミックス基板11とクラッド材251,252との積層方向に加圧して加熱する。
As shown in FIG. 3C, the
これにより、回路層12となるクラッド材251の第1金属材221aとセラミックス基板11とを接合する。この際、クラッド材251は、加熱されることにより第1金属材221aの金属と第2金属材222aの金属とが原子間接合され、強固に接合される。これにより、セラミックス基板11の一方の面に第1回路層121と第2回路層122とを有する回路層12が形成される。また、同時に、金属層13となるクラッド材252の第1金属材221bとセラミックス基板11とを接合するとともに、第1金属材221bと第2金属材222bとを強固に接合し、セラミックス基板11の他方の面に第1金属層131と第2金属層132とを有する金属層13を形成する。これにより、図3(d)に示すように、金属層13とセラミックス基板11と回路層12とが順に積層された絶縁回路基板10が製造される。
Thereby, the
このように、第1金属材221a,221bとして、第2金属材222a,222bよりも加熱による結晶粒の粗大化が抑制された結晶粒抑制材を用いることで、第1回路層121と第2回路層122とを備える回路層12及び第1金属層131と第2金属層132とを備える金属層13を形成できる。また、予め第1金属材221a,221bと第2金属材222a,222bとが圧着されたクラッド材251,252を形成しておくことで、回路層形成工程及び金属層形成工程における1回の加熱により、クラッド材251,252とセラミックス基板11とを接合して、第1回路層121と第2回路層122とを備える回路層12及び第1金属層131と第2金属層132とを備える金属層13を容易に形成できる。したがって、絶縁回路基板10の製造工程を簡略化できる。
As described above, as the
このようにして製造された絶縁回路基板10に、図1に示すように、素子91を搭載する。素子91は、回路層12の第2回路層122の上面に、例えば銀焼結やはんだ接合材からなる接合層92を介して接合する。また、図示は省略するが、素子91に必要な配線等を接続し、回路層12と素子91とを電気的に接続してパワーモジュール101を製造する。その後、金属層13の下面を除いたパワーモジュール101の全体をモールド樹脂81により封止する。回路層12の周縁に設けられる第2回路層122の表面は、第1回路層121の表面よりも表面粗さが大きく設けられているため、モールド樹脂81が回路層12の表面に大きく露出する第2回路層122の表面に密着し、強固に接合される。
As shown in FIG. 1, the
このように構成されるパワーモジュール101の絶縁回路基板10では、回路層12を、セラミックス基板11に接合された第1回路層121と、その第1回路層121に接合された第2回路層122と、を有する積層構造とし、素子91が搭載(実装)される第2回路層122の平均結晶粒径を第1回路層121の平均結晶粒径よりも大きくしている。このように、絶縁回路基板10では、平均結晶粒径の異なる第1回路層121と第2回路層122とを組み合わせて、素子91が実装される回路層12の表面を第2回路層122により形成している。第2回路層122は、第1回路層121よりも平均結晶粒径を大きく設けているので、第1回路層121よりも第2回路層122の表面の表面粗度(表面粗さ)も大きくなる。回路層12(第2回路層122)上に素子91を実装したパワーモジュール101を樹脂封止すると、モールド樹脂81の特に回路層12の周縁(第2回路層122の周縁)に形成された角部に応力が集中しやすいが、本実施形態の絶縁回路基板10では第2回路層122の平均結晶粒径を大きく設け、その表面の表面粗度を大きく設けているので、モールド樹脂81を第2回路層122の周縁に強固に固定でき、モールド樹脂81と回路層12との密着性を良好に確保できる。
In the insulated
また、前述したように、回路層12を第1回路層121と第2回路層122とで形成しているので、回路層12全体に対して第2回路層122が占める割合を小さくできる。このため、超音波探査映像装置により回路層12を介して素子91と回路層12(第2回路層122)との接合界面を検査する際の第2回路層122における超音波の反射の割合を大きく低減でき、回路層12全体における超音波の反射を大きく低減できる。したがって、検査精度を良好に確保できる。
Further, as described above, since the
また、回路層12全体としては、第1回路層121と第2回路層122とを組み合わせることで、十分な厚みを確保できる。したがって、回路層12として要求される機能である電気伝達性能や放熱性能を良好に確保できる。
Further, the
また、絶縁回路基板10では、金属層13を構成する第1金属層131を、第1回路層121と同等の平均結晶粒径に設けているので、超音波探査映像装置により絶縁回路基板10を介して素子91と回路層12との接合界面を検査する際に、回路層12に加えて金属層13でも超音波の反射を低減できる。また、金属層13を第1金属層131と第2金属層132とで形成しているので、金属層13全体に対して第2金属層132が占める割合を小さくできる。このため、超音波探査映像装置によりパワーモジュール101の各部品の接合界面を検査する際の第2金属層132における超音波の反射の割合を大きく低減でき、金属層13全体における超音波の反射を大きく低減できる。したがって、超音波探査映像装置による検査精度を良好に確保できる。
Moreover, in the insulated
また、前述したように、金属層13を第1金属層131と第2金属層132との積層構造とし、第2金属層132を第2回路層122と同等の大きな平均結晶粒径で形成しているので、第2金属層132の表面の表面粗度を大きく設けることができる。このように、金属層13の表面の表面粗度を大きくすると、金属層13に放熱層(ヒートシンク)を重ねてはんだ等により接合する際に、金属層13とはんだとの濡れ性が向上する。このため、金属層13と放熱層との密着性及び接合信頼性を高めることができ、金属層13から放熱層への放熱を円滑に行うことができる。また、金属層13と放熱層とを熱伝導性グリスを挟んで積層する場合にも、金属層13の表面の表面粗度を大きくしておくことで、金属層13と放熱層との間に熱伝導性グリスを留めておくことができ、熱伝導性グリスが外部に抜けることを抑制できる。したがって、金属層13と放熱層との密着性を良好に確保できるので、金属層13と放熱層との間の熱抵抗を低減でき、放熱性能を良好に確保できる。
Further, as described above, the
なお、前述した第1実施形態においては、絶縁回路基板10がセラミックス基板11の他方の面に形成された金属層13を備える構成とされていたが、図4に示す第2実施形態の絶縁回路基板20のように、セラミックス基板11の他方の面に金属層を設けることなく、一方の面に形成された回路層12のみを備える構成も、本発明に含まれる。
In the first embodiment described above, the insulating
また、前述した第1実施形態では、金属層13が第1金属層131と第2金属層132とを備える構成とされていたが、図5に示す第3実施形態の絶縁回路基板30のように、金属層33を第1金属層131のみで構成してもよい。なお、第2実施形態及び第3実施形態において、第1実施形態と共通要素には同一符号を付して説明を省略する。
In the first embodiment described above, the
なお、本発明は上記実施形態の構成のものに限定されるものではなく、細部構成においては、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、素子91の片面(下部電極部)を絶縁回路基板10の回路層12に搭載していたが、素子91の両面に絶縁回路基板10をそれぞれ配置する構成とすることにより、両面冷却構造とすることも可能である。
In addition, this invention is not limited to the thing of the structure of the said embodiment, In a detailed structure, a various change can be added in the range which does not deviate from the meaning of this invention.
For example, in the above embodiment, one side (lower electrode portion) of the
また、上記実施形態では、平均結晶粒径を領域毎に異ならせた回路層12と金属層13とを銅(純銅又は銅合金)により形成したが、アルミニウム(純アルミニウム又はアルミニウム合金)を用いても平均結晶粒径を領域毎に異ならせて回路層12と金属層13とを形成できる。
例えば、アルミニウムの鋳塊を所望の板厚まで圧延する圧延工程における1パス当たりの圧下率を調整することで、平均結晶粒径を制御できる。具体的には、1パス当たりの圧下率を大きくすると、平均結晶粒径を大きくできる。そして、このように平均結晶粒径が調整された圧延材を用いることで、第1回路層と第2回路層とで平均結晶粒径が異なる回路層を有する絶縁回路基板を容易に製造できる。
Moreover, in the said embodiment, although the
For example, the average crystal grain size can be controlled by adjusting the rolling reduction per pass in the rolling process of rolling an aluminum ingot to a desired plate thickness. Specifically, when the rolling reduction per pass is increased, the average crystal grain size can be increased. Then, by using the rolled material with the average crystal grain size adjusted in this way, an insulated circuit board having circuit layers having different average crystal grain sizes between the first circuit layer and the second circuit layer can be easily manufactured.
以下、本発明の効果を実施例を用いて詳細に説明するが、本発明は下記の実施例に限定されるものではない。 Hereinafter, although the effect of the present invention is explained in detail using an example, the present invention is not limited to the following example.
表1〜表2に示すように、素子と絶縁回路基板とを接合したパワーモジュールの実施例1−1〜1−3及び2−1〜2−3と比較例1−1〜1−3及び2−1〜2−3とを作製した。絶縁回路基板には、セラミックス基板の一方の面に、表1及び表2に示す構成の回路層を形成したものを用いた。実施例1−1〜1−3及び2−1〜2−3では、回路層は、素子が搭載される第2回路層を、第1回路層よりも平均結晶粒径を大きくして形成した。一方、比較例1−1〜1−2及び2−1〜2−2では、回路層の第2回路層を第1回路層よりも平均結晶粒径を小さくして形成した。 As shown in Tables 1 and 2, Examples 1-1 to 1-3, 2-1 to 2-3, and Comparative Examples 1-1 to 1-3 of power modules in which elements and insulating circuit boards are joined 2-1 to 2-3 were produced. As the insulating circuit board, one having a circuit layer having the structure shown in Tables 1 and 2 formed on one surface of a ceramic substrate was used. In Examples 1-1 to 1-3 and 2-1 to 2-3, the circuit layer was formed by increasing the average crystal grain size of the second circuit layer on which the element is mounted than the first circuit layer. . On the other hand, in Comparative Examples 1-1 to 1-2 and 2-1 to 2-2, the second circuit layer of the circuit layer was formed with an average crystal grain size smaller than that of the first circuit layer.
セラミックス基板には、Si3N4(窒化ケイ素)からなる板厚が0.32mm、平面サイズが30mm×30mmの矩形板を用いた。回路層を形成するクラッド材には、板厚が1.6mm、平面サイズが28mm×28mmの矩形板を用い、第1金属材部分の厚みを1.2mm、第2金属材部分の厚みを0.4mmとした。また、回路層となる各金属板が銅の場合にはAg‐Cu‐Ti系ろう接合材を用い、アルミニウムの場合にはAl‐Si系ろう接合材を用いて、セラミックス基板とクラッド材とを接合して、絶縁回路基板を作製した。 As the ceramic substrate, a rectangular plate made of Si 3 N 4 (silicon nitride) having a plate thickness of 0.32 mm and a planar size of 30 mm × 30 mm was used. As the clad material for forming the circuit layer, a rectangular plate having a plate thickness of 1.6 mm and a plane size of 28 mm × 28 mm is used, the thickness of the first metal material portion is 1.2 mm, and the thickness of the second metal material portion is 0. 4 mm. In addition, when each metal plate serving as the circuit layer is copper, an Ag-Cu-Ti brazing joint material is used, and when aluminum is used, an Al-Si brazing joint material is used, and the ceramic substrate and the clad material are bonded. The insulating circuit board was produced by bonding.
得られた各絶縁回路基板の回路層の上面の表面粗さ測定を行い、回路層表面の表面粗さを測定した。次いで、各絶縁回路基板の回路層(第2回路層)の表面に素子をはんだ材(Sn‐Cu系はんだ材)により接合し、パワーモジュールを製造した。そして、得られたパワーモジュールについて、回路層を介さない素子側と、回路層を介した絶縁回路基板側と、の双方からはんだ接合層を検査し、はんだ接合層中のボイド面積率を測定した。また、得られたパワーモジュールについて素子と絶縁回路基板とを樹脂封止し、樹脂と回路層との密着性を評価した。なお、樹脂はエポキシ樹脂を用い、トランスファーモールドによって樹脂封止を行った。 The surface roughness of the upper surface of the circuit layer of each obtained insulating circuit board was measured, and the surface roughness of the surface of the circuit layer was measured. Subsequently, the element was joined to the surface of the circuit layer (second circuit layer) of each insulating circuit board with a solder material (Sn—Cu based solder material) to manufacture a power module. And about the obtained power module, the solder joint layer was inspected from both the element side not through the circuit layer and the insulating circuit board side through the circuit layer, and the void area ratio in the solder joint layer was measured. . Moreover, the element and the insulated circuit board were resin-sealed about the obtained power module, and the adhesiveness of resin and a circuit layer was evaluated. The resin was an epoxy resin and was sealed with a transfer mold.
(回路層表面の表面粗さ測定)
回路層(第2回路層)表面の表面粗さRa(μm)の測定は、サーフテスター(Mitutoyo社製SJ−410)を用いて実施した。結果を表1及び表2に示す。
(Measurement of the surface roughness of the circuit layer surface)
The surface roughness Ra (μm) on the surface of the circuit layer (second circuit layer) was measured using a surf tester (SJ-410 manufactured by Mitutoyo). The results are shown in Tables 1 and 2.
(はんだ接合層中のボイドの直径の測定方法)
得られたパワーモジュールに対し、超音波探査映像装置(SAT、日立エンジニアリング・アンド・サービス社製ES5000)を用いて、回路層と素子との接合界面(はんだ接合層)を観察した。回路層と素子との接合界面の観察は、回路層を介した絶縁回路基板側と、回路層を介さない素子側との双方から行い、超音波探査映像装置により観察されるボイドの直径を各方向から測定した。ボイドの直径は、観察されたボイドの面積から、同じ面積を持つ円の直径を算出し、この円相当径をボイドの直径とした。なお、1つの接合界面内に複数のボイドが有る場合には、各ボイドの直径の平均値(平均直径)を算出した。また、素子側から観察した際のボイドの平均直径D1と、絶縁回路基板側から観察した際のボイドの平均直径D2と、の比率(D1/D2)×100[%]を算出した。
(Measuring method of void diameter in solder joint layer)
With respect to the obtained power module, the bonding interface (solder bonding layer) between the circuit layer and the element was observed using an ultrasonic exploration video apparatus (SAT, manufactured by Hitachi Engineering & Service Co., Ltd. ES5000). The interface between the circuit layer and the element is observed from both the insulating circuit board side through the circuit layer and the element side not through the circuit layer. Measured from the direction. As for the diameter of the void, the diameter of a circle having the same area was calculated from the observed area of the void, and this equivalent circle diameter was taken as the diameter of the void. In addition, when there existed several void in one joining interface, the average value (average diameter) of the diameter of each void was computed. Further, a ratio (D1 / D2) × 100 [%] of the average diameter D1 of the void when observed from the element side and the average diameter D2 of the void when observed from the insulating circuit board side was calculated.
得られた比率の値が小さいほど、素子側から観察した際のボイドの平均直径と、絶縁回路基板側から観察した際のボイドの平均直径と、の差が小さく、良好な検査精度が得られる。この場合、検査精度の評価は、比率の値が±10%未満(比率が90%を超え110%未満)であれば良好「○」とし、±10%以上(比率が90%以下又は110%以上)の場合を否「×」と評価した。結果を表3及び表4に示す。 The smaller the ratio value obtained, the smaller the difference between the average diameter of voids when observed from the element side and the average diameter of voids when observed from the insulated circuit board side, and better inspection accuracy can be obtained. . In this case, the test accuracy is evaluated as “good” if the ratio value is less than ± 10% (ratio exceeds 90% and less than 110%), and ± 10% or more (ratio is 90% or less or 110%). The above case was evaluated as “No”. The results are shown in Tables 3 and 4.
(プリンカップ試験による密着性評価)
プリンカップ試験により、モールド樹脂と絶縁回路基板との密着性を評価した。プリンカップ試験は、樹脂‐金属接合特性評価試験方法の国際規格ISO19095‐1〜4に準拠して行った。具体的には、絶縁回路基板の回路層の表面にプリンカップ形状の樹脂を形成し、その樹脂のせん断剥離強度試験を実施した。そして、得られたせん断剥離強度が15MPa以上の場合を、モールド樹脂と絶縁回路基板との密着性が良好「○」とし、せん断剥離強度が15MPa未満の場合を否「×」と評価した。結果を表3及び表4に示す。
(Adhesion evaluation by pudding cup test)
The adhesion between the mold resin and the insulated circuit board was evaluated by a pudding cup test. The pudding cup test was conducted in accordance with the international standard ISO19095-1 to 4 for the resin-metal bonding property evaluation test method. Specifically, a pudding cup-shaped resin was formed on the surface of the circuit layer of the insulating circuit board, and a shear peel strength test of the resin was performed. Then, when the obtained shear peel strength was 15 MPa or more, the adhesion between the mold resin and the insulating circuit board was evaluated as “good”, and when the shear peel strength was less than 15 MPa, it was evaluated as “no”. The results are shown in Tables 3 and 4.
表3及び表4の結果からわかるように、回路層が銅のときは、第1回路層の平均結晶粒径を250μm未満とすることで、超音波探査映像装置による検査精度と、樹脂封止時の密着性との双方を、良好に確保できる。また、回路層がアルミニウムのときは、第1回路層領域の平均結晶粒径を375μm未満とすることで、超音波探査映像装置による検査精度と、樹脂封止時の密着性との双方を、良好に確保できる。 As can be seen from the results in Tables 3 and 4, when the circuit layer is copper, the average crystal grain size of the first circuit layer is set to less than 250 μm, so that the inspection accuracy by the ultrasonic imaging apparatus and the resin sealing Both the adhesiveness at the time can be secured satisfactorily. In addition, when the circuit layer is aluminum, by setting the average crystal grain size of the first circuit layer region to less than 375 μm, both the inspection accuracy by the ultrasonic exploration imaging apparatus and the adhesion at the time of resin sealing, It can be secured well.
10,20,30 絶縁回路基板
11 セラミックス基板
12 回路層
13,33 金属層
81 モールド樹脂
91 素子
92 接合層
101 パワーモジュール(モジュール)
121 第1回路層
122 第2回路層
131 第1金属層
132 第2金属層
221a,221b 第1金属材
222a,222b 第2金属材
224 ろう接合材
251,252 クラッド材
10, 20, 30
121
Claims (6)
前記回路層が、前記セラミックス基板の一方の面に接合された第1回路層と、該第1回路層の表面に接合された第2回路層と、を有する積層構造とされ、
前記第2回路層の平均結晶粒径が前記第1回路層の結晶粒径結晶よりも大きく設けられていることを特徴とする絶縁回路基板。 A ceramic substrate, and a circuit layer made of copper or aluminum formed on one surface of the ceramic substrate,
The circuit layer has a laminated structure having a first circuit layer bonded to one surface of the ceramic substrate and a second circuit layer bonded to the surface of the first circuit layer;
An insulating circuit board, wherein an average crystal grain size of the second circuit layer is larger than a crystal grain size crystal of the first circuit layer.
前記金属層は少なくとも前記セラミックス基板の他方の面に接合された第1金属層を備え、
前記第1金属層が前記第1回路層と同等の平均結晶粒径に設けられていることを特徴とする請求項1に記載の絶縁回路基板。 A metal layer made of the same metal as the circuit layer is provided on the other surface of the ceramic substrate,
The metal layer includes at least a first metal layer bonded to the other surface of the ceramic substrate;
The insulated circuit board according to claim 1, wherein the first metal layer is provided with an average crystal grain size equivalent to that of the first circuit layer.
前記第2金属層が前記第2回路層と同等の平均結晶粒径に設けられていることを特徴とする請求項2に記載の絶縁回路基板。 The metal layer has a laminated structure including the first metal layer and a second metal layer bonded to the surface of the first metal layer,
The insulated circuit board according to claim 2, wherein the second metal layer is provided with an average crystal grain size equivalent to that of the second circuit layer.
前記回路層のうち、前記第1回路層となる第1金属材として、前記第1回路層の表面に接合される第2回路層となる第2金属材よりも加熱による結晶粒の粗大化が抑制された結晶粒抑制材を用意し、前記第1金属材と前記第2金属材とが圧着されたクラッド材を形成しておき、
前記回路層形成工程において、前記セラミックス基板の一方の面に、ろう接合材を介して前記クラッド材の前記第1金属材を重ねて配置した状態で、前記セラミックス基板と前記クラッド材との積層方向に加圧して加熱することにより、前記クラッド材の前記第1金属材と前記セラミックス基板とを接合して、前記セラミックス基板の一方の面に前記第1回路層と前記第2回路層とを有する前記回路層を形成することを特徴とする絶縁回路基板の製造方法。 A circuit layer forming step of forming a circuit layer having a first circuit layer bonded to one surface of the ceramic substrate and a second circuit layer bonded to the surface of the first circuit layer;
Among the circuit layers, as the first metal material to be the first circuit layer, the coarsening of crystal grains due to heating is larger than the second metal material to be the second circuit layer bonded to the surface of the first circuit layer. Preparing a suppressed crystal grain suppressing material, forming a clad material in which the first metal material and the second metal material are pressure-bonded;
In the circuit layer forming step, a stacking direction of the ceramic substrate and the clad material in a state in which the first metal material of the clad material is disposed on one surface of the ceramic substrate via a brazing joint material The first metal material of the clad material and the ceramic substrate are bonded to each other by heating and pressing, and the first circuit layer and the second circuit layer are provided on one surface of the ceramic substrate. A method of manufacturing an insulated circuit board, comprising forming the circuit layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018033380A JP7067114B2 (en) | 2018-02-27 | 2018-02-27 | Insulated circuit board and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018033380A JP7067114B2 (en) | 2018-02-27 | 2018-02-27 | Insulated circuit board and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019149459A true JP2019149459A (en) | 2019-09-05 |
JP7067114B2 JP7067114B2 (en) | 2022-05-16 |
Family
ID=67850759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018033380A Active JP7067114B2 (en) | 2018-02-27 | 2018-02-27 | Insulated circuit board and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7067114B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022230877A1 (en) * | 2021-04-27 | 2022-11-03 | 三菱マテリアル株式会社 | Heat sink, and heat sink integrated-type insulating circuit board |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294432A (en) * | 2007-04-26 | 2008-12-04 | Mitsui Mining & Smelting Co Ltd | Printed wiring board, method of manufacturing the same, and electrolytic copper foil for copper clad laminate used for manufacturing printed wiring board |
US20120003164A1 (en) * | 1998-12-30 | 2012-01-05 | Parfums Christian Dior | Cosmetic or dermatological composition containing an active agent which stimulates synthesis of the protein hsp 32 in the skin |
WO2013021750A1 (en) * | 2011-08-11 | 2013-02-14 | 古河電気工業株式会社 | Wiring substrate and method for manufacturing same and semiconductor device |
JP2013093368A (en) * | 2011-10-24 | 2013-05-16 | Showa Denko Kk | Substrate for mounting electronic element |
JP2015095624A (en) * | 2013-11-14 | 2015-05-18 | 三菱マテリアル株式会社 | Joined body and substrate for power module |
JP2017073520A (en) * | 2015-10-09 | 2017-04-13 | 新光電気工業株式会社 | Wiring board, semiconductor device, and manufacturing method of wiring board |
JP2017220663A (en) * | 2016-06-02 | 2017-12-14 | パナソニック株式会社 | Electronic component package and manufacturing method thereof |
-
2018
- 2018-02-27 JP JP2018033380A patent/JP7067114B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120003164A1 (en) * | 1998-12-30 | 2012-01-05 | Parfums Christian Dior | Cosmetic or dermatological composition containing an active agent which stimulates synthesis of the protein hsp 32 in the skin |
JP2008294432A (en) * | 2007-04-26 | 2008-12-04 | Mitsui Mining & Smelting Co Ltd | Printed wiring board, method of manufacturing the same, and electrolytic copper foil for copper clad laminate used for manufacturing printed wiring board |
WO2013021750A1 (en) * | 2011-08-11 | 2013-02-14 | 古河電気工業株式会社 | Wiring substrate and method for manufacturing same and semiconductor device |
JP2013093368A (en) * | 2011-10-24 | 2013-05-16 | Showa Denko Kk | Substrate for mounting electronic element |
JP2015095624A (en) * | 2013-11-14 | 2015-05-18 | 三菱マテリアル株式会社 | Joined body and substrate for power module |
JP2017073520A (en) * | 2015-10-09 | 2017-04-13 | 新光電気工業株式会社 | Wiring board, semiconductor device, and manufacturing method of wiring board |
JP2017220663A (en) * | 2016-06-02 | 2017-12-14 | パナソニック株式会社 | Electronic component package and manufacturing method thereof |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022230877A1 (en) * | 2021-04-27 | 2022-11-03 | 三菱マテリアル株式会社 | Heat sink, and heat sink integrated-type insulating circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP7067114B2 (en) | 2022-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101720921B1 (en) | Power module substrate unit and power module | |
WO2016002803A1 (en) | Substrate unit for power modules, and power module | |
EP2978019B1 (en) | Method for manufacturing bonded body and method for manufacturing power-module substrate | |
US20120175755A1 (en) | Semiconductor device including a heat spreader | |
KR20140142235A (en) | Substrate for power module, substrate for power module with heat sink, power module, and method for manufacturing substrate for power module | |
JP5957862B2 (en) | Power module substrate | |
KR20170044105A (en) | Joined body, substrate for power module provided with heat sink, heat sink, method for manufacturing joined body, method for manufacturing substrate for power module provided with heat sink, and method for manufacturing heat sink | |
US10727186B2 (en) | Power semiconductor device | |
JP5091459B2 (en) | Manufacturing method of high heat radiation type electronic component storage package | |
KR20170046649A (en) | Assembly, power-module substrate provided with heat sink, heat sink, method for manufacturing assembly, method for manufacturing power-module substrate provided with heat sink, and method for manufacturing heat sink | |
JP7008239B2 (en) | Insulated circuit board and its manufacturing method | |
JP7159395B2 (en) | Circuit boards and semiconductor modules | |
KR20160106065A (en) | Resistor and production method for resistor | |
KR20200135395A (en) | Manufacturing method of electronic component mounting module | |
JP7067114B2 (en) | Insulated circuit board and its manufacturing method | |
JPWO2018012616A1 (en) | Ceramic circuit board and semiconductor module | |
JP7008236B2 (en) | Power module board and its manufacturing method | |
JPWO2017006916A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6946107B2 (en) | Power module | |
JP2000269392A (en) | Semiconductor module and heat-radiating insulating plate | |
KR20200135378A (en) | Electronic component mounting module | |
JP6565735B2 (en) | Power module substrate, power module, and method of manufacturing power module substrate | |
JP6638284B2 (en) | Substrate for power module with heat sink and power module | |
JP2007150342A (en) | Semiconductor device and its manufacturing method | |
JP2014143342A (en) | Semiconductor module and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7067114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |