JP2019146414A - Control device - Google Patents
Control device Download PDFInfo
- Publication number
- JP2019146414A JP2019146414A JP2018029961A JP2018029961A JP2019146414A JP 2019146414 A JP2019146414 A JP 2019146414A JP 2018029961 A JP2018029961 A JP 2018029961A JP 2018029961 A JP2018029961 A JP 2018029961A JP 2019146414 A JP2019146414 A JP 2019146414A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- fet
- circuit
- resistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007423 decrease Effects 0.000 claims description 22
- 230000009467 reduction Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 description 61
- 239000004020 conductor Substances 0.000 description 44
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 235000015067 sauces Nutrition 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/16—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to fault current to earth, frame or mass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
- B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
- B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/18—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for batteries; for accumulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J2207/20—Charging or discharging characterised by the power electronics converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Electronic Switches (AREA)
- Protection Of Static Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
Description
本発明は制御装置に関する。 The present invention relates to a control device.
車両には、バッテリから負荷への給電を制御する制御装置（例えば、特許文献１を参照）が搭載されている。この制御装置は第１ＦＥＴ及び第２ＦＥＴを備える。第１ＦＥＴ及び第２ＦＥＴの型はＮチャネル型である。第１ＦＥＴのドレインは、第２ＦＥＴのドレインに接続されている。第１ＦＥＴのソースはバッテリの正極に接続されている。第２ＦＥＴのソースは負荷の一端に接続されている。バッテリの負極は負荷の他端に接続されている。 A control device (see, for example, Patent Document 1) that controls power supply from a battery to a load is mounted on the vehicle. The control device includes a first FET and a second FET. The types of the first FET and the second FET are N-channel types. The drain of the first FET is connected to the drain of the second FET. The source of the first FET is connected to the positive electrode of the battery. The source of the second FET is connected to one end of the load. The negative electrode of the battery is connected to the other end of the load.
第１ＦＥＴ及び第２ＦＥＴ夫々について、ゲートの電圧が高い程、ドレイン及びソース間の抵抗値は小さい。従って、第１ＦＥＴ及び第２ＦＥＴのゲートの電圧が高い場合、バッテリ及び負荷が電気的に接続され、第１ＦＥＴ及び第２ＦＥＴを介してバッテリから負荷に電流が流れ、負荷に電力が供給される。第１ＦＥＴ及び第２ＦＥＴのゲートの電圧が低い場合、バッテリ及び負荷間の電気的な接続が遮断され、第１ＦＥＴ及び第２ＦＥＴを介して電流が流れず、負荷への給電が停止する。第１ＦＥＴ及び第２ＦＥＴのゲートの電圧を調整することによって、バッテリから負荷への給電を制御する。 For each of the first FET and the second FET, the higher the gate voltage, the smaller the resistance value between the drain and the source. Therefore, when the gate voltages of the first FET and the second FET are high, the battery and the load are electrically connected, current flows from the battery to the load via the first FET and the second FET, and power is supplied to the load. When the voltage of the gates of the first FET and the second FET is low, the electrical connection between the battery and the load is cut off, current does not flow through the first FET and the second FET, and power supply to the load is stopped. The power supply from the battery to the load is controlled by adjusting the gate voltages of the first FET and the second FET.
特許文献１に記載の制御装置では、負荷に電力を供給する場合、第１ＦＥＴ及び第２ＦＥＴのゲートの電圧は、バッテリの出力電圧よりも高い電圧に調整される。従って、第１ＦＥＴのソース及びゲートが短絡している場合、第１ＦＥＴのゲートの電圧は、バッテリの出力電圧であり、低い。
In the control device described in
第１ＦＥＴ及び第２ＦＥＴ夫々では、ドレイン及びソース夫々にカソード及びアノードが接続される寄生ダイオードが形成されている。第２ＦＥＴのゲートの電圧が高い状態で第１ＦＥＴのソース及びゲートが短絡した場合、第１ＦＥＴのドレイン及びソース間の抵抗値が大きいため、電流が、第１ＦＥＴの寄生ダイオード及び第２ＦＥＴの順に流れる。寄生ダイオードを介して電流が流れた場合、第１ＦＥＴの温度は急速に上昇し、第１ＦＥＴが故障する可能性がある。このため、第１ＦＥＴのソース及びゲートが短絡している場合、第１ＦＥＴ及び第２ＦＥＴを介した給電を停止し、寄生ダイオードを介した通電を停止させる必要がある。 In each of the first FET and the second FET, a parasitic diode is formed in which the cathode and the anode are connected to the drain and the source, respectively. When the source and gate of the first FET are short-circuited while the voltage of the gate of the second FET is high, the resistance value between the drain and source of the first FET is large, so that current flows in the order of the parasitic diode of the first FET and the second FET. When current flows through the parasitic diode, the temperature of the first FET rises rapidly, and the first FET may fail. For this reason, when the source and gate of the first FET are short-circuited, it is necessary to stop the power supply via the first FET and the second FET and stop the energization via the parasitic diode.
また、バッテリから負荷への給電を制御する制御装置の中には、第１ＦＥＴのソースが第２ＦＥＴのドレインに接続される制御装置がある。この場合、第１ＦＥＴのドレインがバッテリの正極に接続され、第２ＦＥＴのソースが負荷の一端に接続され、バッテリの負極が負荷の他端に接続される。この場合において、第１ＦＥＴのドレイン及びゲートが短絡した場合も、第１ＦＥＴのゲートの電圧は、バッテリの出力電圧であり、低い。このとき、第１ＦＥＴのゲートの電圧は、第１ＦＥＴのドレイン及びゲートを介した通電を遮断することができる程、低くない。 Among the control devices that control power supply from the battery to the load, there is a control device in which the source of the first FET is connected to the drain of the second FET. In this case, the drain of the first FET is connected to the positive electrode of the battery, the source of the second FET is connected to one end of the load, and the negative electrode of the battery is connected to the other end of the load. In this case, even when the drain and gate of the first FET are short-circuited, the voltage of the gate of the first FET is the output voltage of the battery and is low. At this time, the voltage of the gate of the first FET is not so low that the current through the drain and gate of the first FET can be cut off.
従って、第２ＦＥＴのゲートの電圧が高い状態で第１ＦＥＴのドレイン及びゲートが短絡した場合、電流は、第１ＦＥＴ及び第２ＦＥＴの順に流れる。このとき、第１ＦＥＴのドレイン及びソース間の抵抗値は十分に小さくないため、第１ＦＥＴで発生する熱の熱量が大きく、第１ＦＥＴの温度が急速に上昇し、第１ＦＥＴが故障する可能性がある。このため、第１ＦＥＴのソースが第２ＦＥＴのドレインに接続される構成では、第１ＦＥＴのドレイン及びゲートが短絡している場合、第１ＦＥＴ及び第２ＦＥＴを介した給電を停止し、寄生ダイオードを介した通電を停止させる必要がある。 Accordingly, when the drain and gate of the first FET are short-circuited with the gate voltage of the second FET being high, current flows in the order of the first FET and the second FET. At this time, since the resistance value between the drain and the source of the first FET is not sufficiently small, the amount of heat generated in the first FET is large, and the temperature of the first FET rises rapidly, and the first FET may break down. . For this reason, in the configuration in which the source of the first FET is connected to the drain of the second FET, when the drain and gate of the first FET are short-circuited, the power supply through the first FET and the second FET is stopped, and the parasitic FET is used. It is necessary to stop energization.
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、第１ＦＥＴのソース（又はドレイン）及びゲートが短絡している場合に第１ＦＥＴ及び第２ＦＥＴを介した給電を停止する制御装置を提供することにある。 The present invention has been made in view of such circumstances, and its purpose is to stop power supply through the first FET and the second FET when the source (or drain) and gate of the first FET are short-circuited. It is in providing the control apparatus which performs.
本発明の一態様に係る制御装置は、Ｎチャネル型の第１ＦＥＴと、前記第１ＦＥＴのドレイン（又はソース）にドレインが接続されるＮチャネル型の第２ＦＥＴと、前記第１ＦＥＴ及び第２ＦＥＴのゲート間に接続される第１抵抗と、前記第２ＦＥＴのゲートに一端が接続される第２抵抗と、前記第２抵抗の他端に接続され、前記第２抵抗の他端の電圧を、前記第１ＦＥＴのソース（又はドレイン）の電圧よりも高い所定電圧に上昇させる昇圧回路と、前記第２抵抗の一端の電圧を低下させる低下回路と、前記昇圧回路に前記第２抵抗の他端の上昇を指示する指示部とを備え、前記指示部は、前記昇圧回路に前記上昇を指示している場合にて、前記第２抵抗の一端の電圧が閾値電圧未満であるとき、前記低下回路に前記第２抵抗の一端の電圧の低下を指示し、前記閾値電圧は、前記所定電圧未満であり、前記閾値電圧は、前記第２抵抗の他端の電圧が前記所定電圧であり、かつ、前記第１ＦＥＴのソース（又はドレイン）及びゲートが短絡している場合における前記第２抵抗の一端の電圧を超えている。 A control device according to an aspect of the present invention includes an N-channel first FET, an N-channel second FET having a drain connected to a drain (or source) of the first FET, and gates of the first FET and the second FET. A first resistor connected between the second resistor, a second resistor having one end connected to the gate of the second FET, and a second resistor connected to the other end of the second resistor. A booster circuit for raising the voltage to a predetermined voltage higher than the voltage of the source (or drain) of 1FET; a lowering circuit for lowering the voltage at one end of the second resistor; and a booster circuit for raising the other end of the second resistor. An instruction unit for instructing, wherein the instruction unit instructs the boost circuit to increase the voltage when the voltage at one end of the second resistor is less than a threshold voltage when the boost circuit is instructed to increase. Voltage at one end of two resistors The threshold voltage is less than the predetermined voltage, the threshold voltage is the voltage at the other end of the second resistor is the predetermined voltage, and the source (or drain) of the first FET and The voltage at one end of the second resistor when the gate is short-circuited is exceeded.
上記の態様によれば、第１ＦＥＴのソース（又はドレイン）及びゲートが短絡している場合に第１ＦＥＴ及び第２ＦＥＴを介した給電を停止する。 According to said aspect, when the source | sauce (or drain) and gate of 1st FET are short-circuited, the electric power feeding through 1st FET and 2nd FET is stopped.
［本発明の実施形態の説明］
最初に本発明の実施態様を列挙して説明する。以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
[Description of Embodiment of the Present Invention]
First, embodiments of the present invention will be listed and described. You may combine arbitrarily at least one part of embodiment described below.
（１）本発明の一態様に係る制御装置は、Ｎチャネル型の第１ＦＥＴと、前記第１ＦＥＴのドレイン（又はソース）にドレインが接続されるＮチャネル型の第２ＦＥＴと、前記第１ＦＥＴ及び第２ＦＥＴのゲート間に接続される第１抵抗と、前記第２ＦＥＴのゲートに一端が接続される第２抵抗と、前記第２抵抗の他端に接続され、前記第２抵抗の他端の電圧を、前記第１ＦＥＴのソース（又はドレイン）の電圧よりも高い所定電圧に上昇させる昇圧回路と、前記第２抵抗の一端の電圧を低下させる低下回路と、前記昇圧回路に前記第２抵抗の他端の上昇を指示する指示部とを備え、前記指示部は、前記昇圧回路に前記上昇を指示している場合にて、前記第２抵抗の一端の電圧が閾値電圧未満であるとき、前記低下回路に前記第２抵抗の一端の電圧の低下を指示し、前記閾値電圧は、前記所定電圧未満であり、前記閾値電圧は、前記第２抵抗の他端の電圧が前記所定電圧であり、かつ、前記第１ＦＥＴのソース（又はドレイン）及びゲートが短絡している場合における前記第２抵抗の一端の電圧を超えている。 (1) A control device according to an aspect of the present invention includes an N-channel first FET, an N-channel second FET whose drain is connected to a drain (or source) of the first FET, the first FET, A first resistor connected between the gates of the second FET, a second resistor connected at one end to the gate of the second FET, and a voltage at the other end of the second resistor connected to the other end of the second resistor. A step-up circuit for raising the voltage to a predetermined voltage higher than the source (or drain) voltage of the first FET, a lowering circuit for lowering the voltage at one end of the second resistor, and the other end of the second resistor at the step-up circuit. An instruction unit for instructing an increase of the voltage, and the instruction unit instructs the increase to the booster circuit, and when the voltage at one end of the second resistor is less than a threshold voltage, the decrease circuit One end of the second resistor The threshold voltage is less than the predetermined voltage, the threshold voltage is the voltage at the other end of the second resistor is the predetermined voltage, and the source (or drain) of the first FET ) And the voltage at one end of the second resistor when the gate is short-circuited.
上記の一態様にあっては、第２抵抗の他端の電圧の所定電圧への上昇を昇圧回路に指示している場合において、第１ＦＥＴのソース（又はドレイン）及びゲートが短絡しているとき、第２抵抗の一端の電圧は閾値電圧未満である。このとき、第２抵抗の一端の電圧の低下を低下回路に指示する。これにより、第２ＦＥＴのゲートの電圧が低下し、第２ＦＥＴのドレイン及びソース間の抵抗値が上昇する。結果、第１ＦＥＴ及び第２ＦＥＴを介した給電が停止する。 In the above aspect, when the booster circuit is instructed to increase the voltage at the other end of the second resistor to a predetermined voltage, the source (or drain) and gate of the first FET are short-circuited. The voltage at one end of the second resistor is less than the threshold voltage. At this time, the reduction circuit is instructed to lower the voltage at one end of the second resistor. As a result, the voltage of the gate of the second FET decreases, and the resistance value between the drain and source of the second FET increases. As a result, power supply through the first FET and the second FET is stopped.
（２）本発明の一態様に係る制御装置は、前記第１ＦＥＴのソース及びゲート間の電圧を第２の所定電圧以下に維持する電圧維持体を備える。 (2) The control apparatus which concerns on 1 aspect of this invention is equipped with the voltage maintenance body which maintains the voltage between the source | sauce and gate of said 1st FET below a 2nd predetermined voltage.
上記の一態様にあっては、電圧維持体の作用により、第１ＦＥＴのソース及びゲート間の電圧は第２の所定電圧以下に維持される。 In the above aspect, the voltage between the source and the gate of the first FET is maintained below the second predetermined voltage by the action of the voltage maintaining body.
（３）本発明の一態様に係る制御装置は、スイッチを備え、前記電圧維持体はツェナーダイオードであり、前記電圧維持体のカソードは、前記第１ＦＥＴのソースに接続され、前記電圧維持体のアノードは、前記スイッチを介して前記第１ＦＥＴのゲートに接続される。 (3) A control device according to an aspect of the present invention includes a switch, the voltage maintaining body is a Zener diode, a cathode of the voltage maintaining body is connected to a source of the first FET, and the voltage maintaining body The anode is connected to the gate of the first FET through the switch.
上記の一態様にあっては、スイッチがオフからオンに切替わった場合、第１ＦＥＴのソース及びゲートが短絡され、第１ＦＥＴのゲートの電圧が低下する。第１ＦＥＴのドレインが第２ＦＥＴのドレインに接続されていると仮定する。この場合、第１ＦＥＴの寄生ダイオードのカソードは第２ＦＥＴの寄生ダイオードのカソードに接続される。この構成では、スイッチがオフからオンに切替わったとき、第１ＦＥＴのドレイン及びソース間の抵抗値が上昇し、電流が第２ＦＥＴのソースから第１ＦＥＴのソースに向けて電流が流れることが防止される。 In the above aspect, when the switch is switched from OFF to ON, the source and gate of the first FET are short-circuited, and the voltage of the gate of the first FET is lowered. Assume that the drain of the first FET is connected to the drain of the second FET. In this case, the cathode of the parasitic diode of the first FET is connected to the cathode of the parasitic diode of the second FET. In this configuration, when the switch is switched from OFF to ON, the resistance value between the drain and source of the first FET increases, and current is prevented from flowing from the source of the second FET toward the source of the first FET. The
また、スイッチの一端にツェナーダイオードのアノードが接続されているので、ツェナーダイオードからスイッチに電流が流れることが防止される。 In addition, since the anode of the Zener diode is connected to one end of the switch, it is possible to prevent current from flowing from the Zener diode to the switch.
（４）本発明の一態様に係る制御装置は、スイッチと、カソードが前記第１ＦＥＴのソースに接続され、アノードが前記スイッチを介して前記第１ＦＥＴのゲートに接続されるダイオードとを備える。 (4) A control device according to an aspect of the present invention includes a switch, and a diode having a cathode connected to the source of the first FET and an anode connected to the gate of the first FET via the switch.
上記の一態様にあっては、スイッチがオフからオンに切替わった場合、第１ＦＥＴのソース及びゲートが短絡され、第１ＦＥＴのゲートの電圧が低下する。第１ＦＥＴのドレインが第２ＦＥＴのドレインに接続されていると仮定する。この場合、第１ＦＥＴの寄生ダイオードのカソードは第２ＦＥＴの寄生ダイオードのカソードに接続される。この構成では、スイッチがオフからオンに切替わったとき、第１ＦＥＴのドレイン及びソース間の抵抗値が上昇し、電流が第２ＦＥＴのソースから第１ＦＥＴのソースに向けて電流が流れることが防止される。 In the above aspect, when the switch is switched from OFF to ON, the source and gate of the first FET are short-circuited, and the voltage of the gate of the first FET is lowered. Assume that the drain of the first FET is connected to the drain of the second FET. In this case, the cathode of the parasitic diode of the first FET is connected to the cathode of the parasitic diode of the second FET. In this configuration, when the switch is switched from OFF to ON, the resistance value between the drain and source of the first FET increases, and current is prevented from flowing from the source of the second FET toward the source of the first FET. The
また、スイッチの一端にダイオードのアノードが接続されているので、ダイオードからスイッチに電流が流れることが防止される。 In addition, since the anode of the diode is connected to one end of the switch, it is possible to prevent current from flowing from the diode to the switch.
（５）本発明の一態様に係る制御装置は、前記指示部は、前記昇圧回路に前記上昇を指示している場合にて、前記第２抵抗の一端の電圧が前記閾値電圧未満である期間が所定期間以上であるとき、前記低下回路に前記第２抵抗の一端の電圧の低下を指示する。 (5) In the control device according to one aspect of the present invention, in the case where the instruction unit instructs the booster circuit to increase, the voltage at one end of the second resistor is less than the threshold voltage. Is equal to or longer than a predetermined period, the lowering circuit is instructed to lower the voltage at one end of the second resistor.
上記の一態様にあっては、第２抵抗の他端の電圧の所定電圧への上昇を昇圧回路に指示している場合において、第２抵抗の一端の電圧が閾値電圧未満である期間が所定期間以上となったとき、即ち、故障が発生している可能性が高いとき、第２抵抗の一端の電圧の低下を低下回路に指示する。これにより、第１ＦＥＴ及び第２ＦＥＴを介した給電は停止する。 In the above aspect, when the booster circuit is instructed to increase the voltage at the other end of the second resistor to the predetermined voltage, the period during which the voltage at the one end of the second resistor is less than the threshold voltage is predetermined. When the period is exceeded, that is, when there is a high possibility that a failure has occurred, the lowering circuit is instructed to lower the voltage at one end of the second resistor. Thereby, the power supply through the first FET and the second FET is stopped.
（６）本発明の一態様に係る制御装置は、前記第１抵抗の数が２以上である。 (6) In the control device according to one aspect of the present invention, the number of the first resistors is two or more.
上記の一態様にあっては、複数の第１抵抗中の１つを介した通電が停止した場合であっても、他の第１抵抗を介した通電が行われるため、第１ＦＥＴ及び第２ＦＥＴは適切に作用する。 In the above aspect, even when energization through one of the plurality of first resistors is stopped, energization through the other first resistors is performed, so the first FET and the second FET. Works properly.
［本発明の実施形態の詳細］
本発明の実施形態に係る電源システムの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
[Details of the embodiment of the present invention]
A specific example of a power supply system according to an embodiment of the present invention will be described below with reference to the drawings. In addition, this invention is not limited to these illustrations, is shown by the claim, and intends that all the changes within the meaning and range equivalent to a claim are included.
（実施形態１）
図１は、実施形態１における電源システム１の回路図である。電源システム１は、好適に車両に搭載され、制御装置１０、バッテリ１１、負荷１２及び導体１３を備える。制御装置１０は、バッテリ１１の正極が接続される正極端子Ｔ１と、負荷１２の一端とに接続されている。バッテリ１１の負極が接続される負極端子Ｔ２と、負荷１２の他端とは導体１３に接続されている。制御装置１０は、更に、導体１３と、外部装置Ｇ１とに接続されている。導体１３は、例えば車両のボディである。導体１３への接続は、所謂接地を意味する。
(Embodiment 1)
FIG. 1 is a circuit diagram of a
正極端子Ｔ１及び負極端子Ｔ２夫々にバッテリ１１の正極及び負極が接続されている場合、バッテリ１１の接続は正常接続である。正極端子Ｔ１及び負極端子Ｔ２夫々にバッテリ１１の負極及び正極が接続されている場合、バッテリ１１の接続は逆接続である。
When the positive electrode and the negative electrode of the
バッテリ１１の接続が正常接続である場合、バッテリ１１は、制御装置１０を介して負荷１２に電力を供給する。このとき、電流は、正極端子Ｔ１、制御装置１０、負荷１２、導体１３及び負極端子Ｔ２の順に流れる。負荷１２は車両に搭載された電気機器である。バッテリ１１から負荷１２に電力が供給されている場合、負荷１２は作動する。バッテリ１１から負荷１２への給電が停止した場合、負荷１２は動作を停止する。
When the connection of the
外部装置Ｇ１から制御装置１０に制御信号が入力されている。制御信号は、ハイレベル電圧及びローレベル電圧によって構成される。
バッテリ１１の接続が正常接続である場合において、制御信号が示す電圧がローレベル電圧からハイレベル電圧に切替わったとき、制御装置１０は、正極端子Ｔ１及び負荷１２を電気的に接続する。これにより、バッテリ１１から負荷１２に電力が供給され、負荷１２が作動する。
A control signal is input to the
When the connection of the
バッテリ１１の接続が正常接続である場合において、制御信号が示す電圧がハイレベル電圧からローレベル電圧に切替わったとき、制御装置１０は、正極端子Ｔ１及び負荷１２間の電気的な接続を遮断する。これにより、バッテリ１１から負荷１２への給電が停止され、負荷１２が動作を停止する。
When the connection of the
バッテリ１１の接続が逆接続である場合、制御装置１０は、制御信号が示す電圧に無関係に、正極端子Ｔ１及び負荷１２の電気的な接続を遮断する。このため、バッテリ１１の接続が逆接続である場合、負荷１２に電力が供給されることはない。
When the connection of the
制御装置１０は、第１ＦＥＴ２１、第２ＦＥＴ２２、駆動機２３、抵抗２４，２５ａ，２５ｂ，２６，２７，２８、ダイオード２９ａ，２９ｂ，３０、ツェナーダイオード３１ａ，３１ｂ及びスイッチ３２を有する。第１ＦＥＴ２１及び第２ＦＥＴ２２の型は、Ｎチャネル型である。スイッチ３２はＮＰＮ型のバイポーラトランジスタである。
The
第１ＦＥＴ２１を製造した場合、寄生容量Ｃｓ１，Ｃｄ１及び寄生ダイオードＤｐ１が形成される。寄生容量Ｃｓ１は、第１ＦＥＴ２１のソース及びゲート間に接続されている。寄生容量Ｃｄ１は、第１ＦＥＴ２１のドレイン及びゲート間に接続されている。寄生ダイオードＤｐ１のカソード及びアノード夫々は、第１ＦＥＴ２１のドレイン及びソースに接続されている。
When the
同様に、第２ＦＥＴ２２を製造した場合、寄生容量Ｃｓ２，Ｃｄ２及び寄生ダイオードＤｐ２が形成される。寄生容量Ｃｓ２は、第２ＦＥＴ２２のソース及びゲート間に接続されている。寄生容量Ｃｄ２は、第２ＦＥＴ２２のドレイン及びゲート間に接続されている。寄生ダイオードＤｐ２のカソード及びアノード夫々は、第２ＦＥＴ２２のドレイン及びソースに接続されている。
Similarly, when the
第１ＦＥＴ２１のソースは正極端子Ｔ１に接続されている。第１ＦＥＴ２１のドレインは、第２ＦＥＴ２２のドレインに接続されている。第２ＦＥＴ２２のソースは負荷１２の一端に接続されている。第１ＦＥＴ２１のソース及びゲート間に抵抗２４が接続されている。第１ＦＥＴ２１のゲートには、抵抗２５ａ，２５ｂ夫々の一端が接続されている。抵抗２５ａ，２５ｂ夫々の他端は、ダイオード２９ａ，２９ｂのカソードに接続されている。駆動機２３と、ダイオード２９ａ，２９ｂのアノードとは、抵抗２６を介して第２ＦＥＴ２２のゲートに接続されている。
従って、抵抗２５ａ，２５ｂ夫々は、第１ＦＥＴ２１及び第２ＦＥＴ２２のゲート間に接続されている。抵抗２５ａ，２５ｂ夫々は第１抵抗として機能する。
The source of the
Accordingly, the
駆動機２３は、更に、導体１３と、外部装置Ｇ１とに各別に接続されている。第１ＦＥＴ２１のソースには、更に、ツェナーダイオード３１ａのカソードが接続されている。ツェナーダイオード３１ａのアノードは、ツェナーダイオード３１ｂのアノードが接続されている。ツェナーダイオード３１ｂのカソードは、第１ＦＥＴ２１のゲートに接続されている。ツェナーダイオード３１ａのアノードには、更に、スイッチ３２のエミッタが接続されている。スイッチ３２のコレクタは、第１ＦＥＴ２１のゲートに接続されている。従って、ツェナーダイオード３１ａのアノードは、スイッチ３２を介して第１ＦＥＴ２１のゲートに接続されている。
The driving
スイッチ３２のエミッタ及びベース間には抵抗２７が接続されている。スイッチ３２のベースには、更に、抵抗２８の一端が接続されている。抵抗２８の他端はダイオード３０のカソードに接続されている。ダイオード３０のアノードは導体１３に接続されている。
A
第１ＦＥＴ２１及び第２ＦＥＴ２２夫々について、ソースの電位を基準としたゲートの電圧が上昇した場合、ドレイン及びソース間の抵抗値が低下する。バッテリ１１の接続が正常接続である場合において、第１ＦＥＴ２１のドレイン及びソース間の抵抗値と、第２ＦＥＴ２２のドレイン及びソース間の抵抗値とが小さいとき、電流が正極端子Ｔ１、第１ＦＥＴ２１、第２ＦＥＴ２２、負荷１２、導体１３及び負極端子Ｔ２の順に流れる。このとき、正極端子Ｔ１から第１ＦＥＴ２１のソースに電流が入力され、第１ＦＥＴ２１のドレインから電流が出力される。第１ＦＥＴ２１のドレインから第２ＦＥＴ２２のドレインに電流が入力される。第２ＦＥＴ２２のソースから負荷１２に電流が出力される。
In each of the
外部装置Ｇ１は駆動機２３に制御信号を出力している。駆動機２３は、制御信号が示す電圧がローレベル電圧からハイレベル電圧に切替わった場合、導体１３の電位を基準とした抵抗２６の駆動機２３側の一端の電圧を上昇させる。この電圧は、ダイオード２９ａ及び抵抗２５ａを介して、又は、ダイオード２９ｂ及び抵抗２５ｂを介して第１ＦＥＴ２１のゲートに印加されるとともに、抵抗２６を介して第２ＦＥＴ２２のゲートに印加される。以下では、抵抗２６の駆動機２３側の一端の電圧を出力端電圧と記載する。出力端電圧はＶｅで表される。
The external device G1 outputs a control signal to the
以下では、バッテリ１１の接続が正常接続であると仮定する。バッテリ１１の接続が正常接続である場合、後述するように、スイッチ３２はオフであり、スイッチ３２のコレクタ及びエミッタ間を電流が流れることはない。
駆動機２３が出力端電圧Ｖｅを上昇させた場合、電流が以下のように流れる。電流は、ダイオード２９ａ及び抵抗２５ａを介して、又は、ダイオード２９ｂ及び抵抗２５ｂを介して、第１ＦＥＴ２１の寄生容量Ｃｓ１，Ｃｄ１に流れる。更に、電流は、抵抗２６を介して寄生容量Ｃｓ２，Ｃｄ２に流れる。これにより、寄生容量Ｃｓ１，Ｃｄ１，Ｃｓ２，Ｃｄ２が充電される。寄生容量Ｃｓ１，Ｃｄ１，Ｃｓ２，Ｃｄ２が充電された場合、第１ＦＥＴ２１及び第２ＦＥＴ２２夫々において、ソースの電位を基準としたゲートの電圧が上昇し、ドレイン及びソース間の抵抗値が低下する。結果、正極端子Ｔ１及び負荷１２が電気的に接続され、バッテリ１１は、第１ＦＥＴ２１及び第２ＦＥＴ２２を介して負荷１２に電力を供給する。
Hereinafter, it is assumed that the connection of the
When the
第１ＦＥＴ２１及び第２ＦＥＴ２２夫々において、ドレイン及びソース間の抵抗値が小さい場合、第１ＦＥＴ２１及び第２ＦＥＴ２２のソースの電圧は、バッテリ１１の出力電圧に略一致している。このため、出力端電圧Ｖｅは、バッテリ１１の出力電圧よりも高い。
In each of the
駆動機２３は、制御信号が示す電圧がハイレベル電圧からローレベル電圧に切替わった場合、寄生容量Ｃｓ２，Ｃｄ２に放電させることによって、出力端電圧Ｖｅを低下させる。このとき、電流が、第２ＦＥＴ２２のゲート側の一端から抵抗２６及び駆動機２３の順に流れる。寄生容量Ｃｓ２，Ｃｄ２が放電している間、寄生容量Ｃｓ１，Ｃｄ１は放電する。このとき、寄生容量Ｃｓ１，Ｃｄ１夫々について、電流は、第１ＦＥＴ２１のゲート側の一端から抵抗２４を流れる。寄生容量Ｃｓ１，Ｃｄ１，Ｃｓ２，Ｃｄ２が放電した場合、第１ＦＥＴ２１及び第２ＦＥＴ２２夫々において、ソースの電位を基準としたゲートの電圧が低下し、ドレイン及びソース間の抵抗値が上昇する。結果、正極端子Ｔ１及び負荷１２間の電気的な接続が遮断され、負荷１２への給電は停止する。
When the voltage indicated by the control signal is switched from the high level voltage to the low level voltage, the
ダイオード２９ａ，２９ｂは、バッテリ１１が抵抗２４，２６を介して第２ＦＥＴ２２のゲートに電圧を印加することを防止する。仮に、ダイオード２９ａ，２９ｂが存在せず、バッテリ１１が第２ＦＥＴ２２のゲートに印加された場合、第２ＦＥＴ２２において、ソースの電位を基準としたゲートの電圧が中途半端な値となる。
The
この場合、第２ＦＥＴ２２のドレイン及びソース間の抵抗値が十分に大きくないため、電流が寄生ダイオードＤｐ１及び第２ＦＥＴ２２の順に流れる。更に、第２ＦＥＴ２２のドレイン及びソース間の抵抗値が十分に小さくないため、第２ＦＥＴ２２で発生する熱の量が大きく、第２ＦＥＴ２２が故障する可能性がある。第１ＦＥＴ２１及び第２ＦＥＴ２２夫々について、ソースの電位を基準としたゲートの電圧が中途半端な値となる現象はハーフオンと呼ばれる。
In this case, since the resistance value between the drain and source of the
ツェナーダイオード３１ａ，３１ｂ夫々では、アノードの電位を基準としたカソードの電圧が降伏電圧未満である場合、カソードからアノードへ電流が流れることはない。そして、アノードの電位を基準としたカソードの電圧が降伏電圧以上である場合、カソードからアノードへ電流が流れ、カソード及びアノード間の電圧を降伏電圧に維持する。ツェナーダイオード３１ａ，３１ｂの降伏電圧は一定の電圧である。
In each of the
ツェナーダイオード３１ａ，３１ｂ夫々について、電流がアノード及びカソードの順に流れた場合に生じる電圧を無視した場合、ツェナーダイオード３１ａは、第１ＦＥＴ２１において、ゲートの電位を基準としたソースの電圧を降伏電圧以下に維持する。ツェナーダイオード３１ｂは、第１ＦＥＴ２１において、ソースの電位を基準としたゲートの電圧を降伏電圧以下に維持する。ツェナーダイオード３１ａは電圧維持体として機能し、ツェナーダイオード３１ａの降伏電圧は第２の所定電圧に相当する。
なお、ツェナーダイオード３１ａ，３１ｂの降伏電圧は、同一であってもよいし、互いに異なっていてもよい。
When the voltage generated when the current flows in the order of the anode and the cathode is ignored for each of the
The breakdown voltages of the
スイッチ３２について、エミッタの電位を基準としたベースの電圧が正の一定電圧以上である場合、コレクタ及びエミッタ間を電流が流れることが可能である。このとき、スイッチ３２はオンである。スイッチ３２について、エミッタの電位を基準としたベースの電圧が正の一定電圧未満である場合、コレクタ及びエミッタを介して電流が流れることはない。このとき、スイッチ３２はオフである。
With respect to the
バッテリ１１の接続が正常接続である場合、ダイオード３０の作用により、抵抗２７に電流が流れることはない。このとき、スイッチ３２において、エミッタの電位を基準としたベースの電圧が、ゼロＶであり、前述した一定電圧未満である。このため、スイッチ３２はオフである。
When the
バッテリ１１の接続が逆接続である場合、電流は、負極端子Ｔ２、導体１３、ダイオード３０、抵抗２８，２７、ツェナーダイオード３１ａ及び正極端子Ｔ１の順に流れる。これにより、抵抗２７で電圧降下が生じるので、スイッチ３２において、エミッタの電位を基準としたベースの電圧が一定電圧以上であり、スイッチ３２はオンである。
When the connection of the
スイッチ３２がオフからオンに切替わった場合、第１ＦＥＴ２１において、ソース及びゲートが短絡され、ソースの電位を基準としたゲートの電圧は、出力端電圧Ｖｅに無関係に、略ゼロＶに低下する。これにより、第１ＦＥＴ２１のドレイン及びソース間の抵抗値は、十分に大きい値に上昇し、電流が第２ＦＥＴ２２のソースから第１ＦＥＴ２１のソースに向けて電流が流れることが防止される。
When the
スイッチ３２がオフである場合においては、出力端電圧Ｖｅが上昇したとき、前述したように、第１ＦＥＴ２１において、ソースの電位を基準としたゲートの電圧が上昇する。
ツェナーダイオード３１ａは、バッテリ１１の接続が正常接続である場合において、電流が抵抗２７、スイッチ３２のベース、及び、スイッチ３２のコレクタの順に流れることを防止する。バイポーラトランジスタでは、電流がベース及びコレクタの順に流れることは想定されてない。このため、スイッチ３２において、電流がベース及びコレクタの順に流れた場合、スイッチ３２が故障する可能性がある。ツェナーダイオード３１ａの作用により、この故障が防止される。
When the
The
以上のように、バッテリ１１の接続が逆接続である場合、スイッチ３２がオンであり、出力端電圧Ｖｅ、即ち、制御信号が示す電圧に無関係に正極端子Ｔ１及び負荷１２間の接続が遮断される。また、バッテリ１１の接続が正常接続である場合、駆動機２３は、出力端電圧Ｖｅを調整することによって、正極端子Ｔ１及び負荷１２間の電気的な接続と、この接続の遮断とを行う。
As described above, when the
次に、駆動機２３の構成を説明する。駆動機２３の構成の説明では、バッテリ１１の接続は正常接続であることを前提とする。
Next, the configuration of the
図２は駆動機２３の回路図である。駆動機２３は、ＡＮＤ回路４０、反転器４１，４２、昇圧回路４３、放電回路４４、抵抗４５、コンパレータ４６、直流電源４７、ＯＲ回路４８及びフィルタ回路４９を有する。ＡＮＤ回路４０及びＯＲ回路４８夫々は、２つの入力端と、１つの出力端を有する。反転器４１，４２夫々は、１つの入力端と、１つの出力端とを有する。コンパレータ４６は、プラス端、マイナス端及び出力端を有する。
FIG. 2 is a circuit diagram of the
ＡＮＤ回路４０の一方の入力端と、反転器４１の入力端とには外部装置Ｇ１が接続されている。ＡＮＤ回路４０の出力端は、反転器４２の入力端と、昇圧回路４３とに接続されている。反転器４２の出力端は、放電回路４４に接続されている。昇圧回路４３は、更に、抵抗４５の一端に接続されている。抵抗４５の他端は、抵抗２６を介して第２ＦＥＴ２２のゲートに接続されている。放電回路４４は、更に、導体１３と、抵抗４５の他端とに接続されている。抵抗４５は第２抵抗として機能する。
An
コンパレータ４６について、プラス端は抵抗４５の他端に接続され、マイナス端は直流電源４７の正極に接続され、出力端は、ＯＲ回路４８の一方の入力端に接続されている。直流電源４７の負極は導体１３に接続されている。反転器４１の出力端は、ＯＲ回路４８の他方の入力端に接続されている。ＯＲ回路４８の出力端は、フィルタ回路４９に接続されている。フィルタ回路４９は、更に、ＡＮＤ回路４０の他方の入力端に接続されている。
なお、昇圧回路４３は、更に、導体１３に接続されている。図２では、この接続の記載を省略している。
Regarding the
The
外部装置Ｇ１は、ＡＮＤ回路４０に制御信号を出力している。前述したように、制御信号はハイレベル電圧又はローレベル電圧を示す。フィルタ回路４９は、ＡＮＤ回路４０にハイレベル電圧又はローレベル電圧を出力している。
The external device G1 outputs a control signal to the AND
フィルタ回路４９がハイレベル電圧を出力している場合において、制御信号がハイレベル電圧を示すとき、ＡＮＤ回路４０はハイレベル電圧を反転器４２及び昇圧回路４３に出力する。同様の場合において、制御信号がローレベル電圧を示すとき、ＡＮＤ回路４０はローレベル電圧を反転器４２及び昇圧回路４３に出力する。従って、フィルタ回路４９がハイレベル電圧を出力している場合、ＡＮＤ回路４０は、制御信号が示す電圧を出力する。フィルタ回路４９がローレベル電圧を出力している場合、ＡＮＤ回路４０は、制御信号が示す電圧に無関係に、ローレベル電圧を反転器４２及び昇圧回路４３に出力する。
When the
昇圧回路４３は、ＡＮＤ回路４０から入力されている電圧がローレベル電圧からハイレベル電圧に切替わった場合、導体１３の電位を基準とした抵抗４５の一端の電圧を、正極端子Ｔ１、即ち、第１ＦＥＴ２１のソースの電圧よりも高い所定電圧に上昇させる。これにより、抵抗４５の他端の電圧である出力端電圧Ｖｅが上昇し、第１ＦＥＴ２１及び第２ＦＥＴ２２夫々について、ドレイン及びソース間の抵抗値が低下する。昇圧回路４３は、ＡＮＤ回路４０から入力されている電圧がハイレベル電圧からローレベル電圧に切替わった場合、抵抗４５の一端への電圧の印加を停止する。このとき、抵抗４５に電流が流れないため、抵抗４５の両端の電圧は出力端電圧Ｖｅと略一致する。
When the voltage input from the AND
昇圧回路４３は、例えば、導体１３の電位を基準とした正極端子Ｔ１の電圧を昇圧し、昇圧した電圧を抵抗４５の一端に印加する。これにより、抵抗４５の一端の電圧が上昇する。正極端子Ｔ１の電圧を昇圧する構成では、昇圧回路４３は、昇圧を停止することによって、抵抗４５の一端への電圧の印加を停止する。
以上のように、ＡＮＤ回路４０は、ハイレベル電圧を出力することによって、昇圧回路４３に抵抗４５の一端の電圧の上昇を指示し、ローレベル電圧を出力することによって、昇圧回路４３に抵抗４５の一端への電圧の印加の停止を指示する。ＡＮＤ回路４０は指示部として機能する。
For example, the
As described above, the AND
反転器４２は、ＡＮＤ回路４０からハイレベル電圧が入力されている場合、ローレベル電圧を放電回路４４に出力する。反転器４２は、ＡＮＤ回路４０からローレベル電圧が入力されている場合、ハイレベル電圧を放電回路４４に出力する。
When the high level voltage is input from the AND
放電回路４４は、反転器４２から入力されている電圧がローレベル電圧からハイレベル電圧に切替わった場合、抵抗２６の抵抗４５側の一端を導体１３に電気的に接続する。これにより、第２ＦＥＴ２２の寄生容量Ｃｓ２，Ｃｄ２は放電し、出力端電圧Ｖｅが低下する。このとき、電流は、寄生容量Ｃｓ２，Ｃｄ２夫々の抵抗２６側の一端から、抵抗２６、放電回路４４及び導体１３の順に流れる。放電回路４４は、反転器４２から入力されている電圧がハイレベル電圧からローレベル電圧に切替わった場合、導体１３及び抵抗２６間の電気的な接続を遮断する。これにより、寄生容量Ｃｓ２，Ｃｄ２は放電を停止する。
The
放電回路４４は、例えば、導体１３及び抵抗２６間に接続される放電スイッチを有する。この場合、放電スイッチをオンに切替えることによって、導体１３及び抵抗２６を電気的に接続し、放電スイッチをオフに切替えることによって、導体１３及び抵抗２６間の電気的な接続を遮断する。
以上のように、ＡＮＤ回路４０は、ローレベル電圧を出力することによって、放電回路４４に出力端電圧Ｖｅの低下を指示し、ハイレベル電圧を出力することによって、放電回路４４に出力端電圧Ｖｅの低下の停止を指示する。放電回路４４は低下回路として機能する。
For example, the
As described above, the AND
昇圧回路４３は、放電回路４４が導体１３及び抵抗２６間の電気的な接続を遮断している状態で抵抗４５の一端の電圧を上昇させる。放電回路４４は、昇圧回路４３が抵抗４５の一端の電圧を低下させている状態で導体１３及び抵抗２６を電気的に接続する。言い換えると、ＡＮＤ回路４０は、放電回路４４に出力端電圧Ｖｅの低下の停止を指示している状態で昇圧回路４３に抵抗４５の一端の電圧の上昇を指示し、昇圧回路４３に抵抗４５の一端への電圧の印加の停止を指示している状態で放電回路４４に出力端電圧Ｖｅの低下を指示する。
The
外部装置Ｇ１は反転器４１にも制御信号を出力している。反転器４１は、制御信号がハイレベル電圧を示す場合、ローレベル電圧をＯＲ回路４８に出力する。反転器４１は、制御信号がローレベル電圧を示す場合、ハイレベル電圧をＯＲ回路４８に出力する。
The external device G1 also outputs a control signal to the
コンパレータ４６は、出力端電圧Ｖｅが直流電源４７の両端間の電圧以上である場合、ハイレベル電圧をＯＲ回路４８に出力する。コンパレータ４６は、出力端電圧Ｖｅが直流電源４７の両端間の電圧未満である場合、ローレベル電圧をＯＲ回路４８に出力する。直流電源４７の両端間の電圧は略一定である。
以下では、直流電源４７の両端間の電圧を閾値電圧と記載する。閾値電圧はＶｔｈで表される（図３〜図５を参照）。
The
Hereinafter, the voltage across the
ＯＲ回路４８は、反転器４１又はコンパレータ４６がハイレベル電圧を出力している場合、ハイレベル電圧をフィルタ回路４９に出力する。ＯＲ回路４８は、反転器４１及びコンパレータ４６の両方がローレベル電圧を出力している場合、ローレベル電圧をフィルタ回路４９に出力する。
言い換えると、ＯＲ回路４８は、制御信号がローレベル電圧を示すか、又は、出力端電圧Ｖｅが閾値電圧Ｖｔｈ以上である場合、ハイレベル電圧をフィルタ回路４９に出力する。ＯＲ回路４８は、制御信号がハイレベル電圧を示しているにも関わらず、出力端電圧Ｖｅが閾値電圧Ｖｔｈ未満である場合、ローレベル電圧をフィルタ回路４９に出力する。
The OR
In other words, the
フィルタ回路４９は、ＯＲ回路４８がハイレベル電圧を出力しているか、又は、ＯＲ回路４８がローレベル電圧を出力し続けている期間が所定期間未満である場合、ハイレベル電圧をＡＮＤ回路４０に出力する。フィルタ回路４９は、ＯＲ回路４８がローレベル電圧を所定期間出力し続けた場合、ローレベル電圧をＡＮＤ回路４０に出力する。
従って、フィルタ回路４９は、制御信号がハイレベル電圧を示しているにも関わらず、出力端電圧Ｖｅが閾値電圧Ｖｔｈ未満である期間が所定期間続いた場合、ローレベル電圧をＡＮＤ回路４０に出力する。
The
Therefore, the
前述したように、フィルタ回路４９がＡＮＤ回路４０にローレベル電圧を出力した場合、ＡＮＤ回路４０は、制御信号が示す電圧に無関係にローレベル電圧を出力する。この場合、昇圧回路４３は抵抗４５の一端への電圧の印加を停止し、放電回路４４は、寄生容量Ｃｓ２，Ｃｄ２に放電を行わせる。前述したように、寄生容量Ｃｓ２，Ｃｄ２が放電している間、寄生容量Ｃｓ１，Ｃｄ１は放電する。寄生容量Ｃｓ１，Ｃｄ１，Ｃｓ２，Ｃｄ２の放電により、第１ＦＥＴ２１及び第２ＦＥＴ２２のゲートの電圧が低下し、正極端子Ｔ１及び負荷１２間の電気的な接続が遮断される。
As described above, when the
図３は、駆動機２３の動作の第１例を示すタイミングチャートである。ここでは、故障が発生していない場合における駆動機２３の動作を説明する。図３では、制御信号が示す電圧、出力端電圧Ｖｅ、並びに、コンパレータ４６、反転器４１、ＯＲ回路４８及びフィルタ回路４９が出力している出力電圧の推移が示されている。横軸は時間を示す。「Ｈ」はハイレベル電圧を示し、「Ｌ」はローレベル電圧を示す。
FIG. 3 is a timing chart showing a first example of the operation of the
制御信号がローレベル電圧を示す場合、ＡＮＤ回路４０はローレベル電圧を出力し、昇圧回路４３が抵抗４５の一端への電圧の印加を停止している状態で放電回路４４が寄生容量Ｃｓ２，Ｃｄ２に放電を行わせている。このため、出力端電圧ＶｅはゼロＶであり、閾値電圧Ｖｔｈ未満である。従って、コンパレータ４６はローレベル電圧を出力している。
また、制御信号がローレベル電圧を示す場合、反転器４１、ＯＲ回路４８及びフィルタ回路４９はハイレベル電圧を出力している。
When the control signal indicates a low level voltage, the AND
When the control signal indicates a low level voltage, the
出力端電圧ＶｅがゼロＶである場合、第１ＦＥＴ２１及び第２ＦＥＴ２２夫々について、ゲートの電圧が低く、正極端子Ｔ１及び負荷１２間の電気的な接続は遮断されている。
When the output terminal voltage Ve is zero V, the gate voltage of each of the
制御信号が示す電圧がローレベル電圧からハイレベル電圧に切替わった場合、反転器４１は、ＯＲ回路４８に出力している電圧をローレベル電圧に切替える。更に、ＡＮＤ回路４０は、反転器４２及び昇圧回路４３に出力している電圧をハイレベル電圧に切替えるので、放電回路４４は導体１３及び抵抗２６間の電気的な接続を遮断し、昇圧回路４３は、抵抗４５の一端の電圧を所定電圧まで上昇させる。これにより、出力端電圧Ｖｅも上昇し、寄生容量Ｃｓ１，Ｃｄ１，Ｃｓ２，Ｃｄ２が充電され、第１ＦＥＴ２１及び第２ＦＥＴ２２のゲートの電圧が上昇する。
When the voltage indicated by the control signal is switched from the low level voltage to the high level voltage, the
制御信号が示す電圧がローレベル電圧からハイレベル電圧に切替わった時点では、出力端電圧Ｖｅは閾値電圧Ｖｔｈ未満である。このため、制御信号が示す電圧がローレベル電圧からハイレベル電圧に切替わった場合、ＯＲ回路４８はフィルタ回路４９に出力している電圧をローレベル電圧に切替える。
When the voltage indicated by the control signal is switched from the low level voltage to the high level voltage, the output terminal voltage Ve is lower than the threshold voltage Vth. Therefore, when the voltage indicated by the control signal is switched from the low level voltage to the high level voltage, the
出力端電圧Ｖｅが閾値電圧Ｖｔｈ以上となった場合、コンパレータ４６がＯＲ回路４８に出力している電圧がハイレベル電圧に切替わるので、ＯＲ回路４８はフィルタ回路４９に出力している電圧をハイレベル電圧に切替える。故障が発生していない場合、出力端電圧ＶｅがゼロＶから閾値電圧Ｖｔｈに到達するまでの期間は、フィルタ回路４９の説明で述べた所定期間未満である。このため、出力端電圧ＶｅがゼロＶから閾値電圧Ｖｔｈに到達するまでの期間、フィルタ回路４９がＡＮＤ回路４０にハイレベル電圧を出力し続ける。
When the output terminal voltage Ve becomes equal to or higher than the threshold voltage Vth, the voltage output from the
抵抗４５の一端の電圧が所定電圧に到達した後、昇圧回路４３は、抵抗４５の一端の電圧を所定電圧に維持する。抵抗４５の一端の電圧が所定電圧に維持されている間、出力端電圧Ｖｅも一定である。このとき、第１ＦＥＴ２１及び第２ＦＥＴ２２夫々について、ソースの電位を基準としたゲートの電圧が高く、バッテリ１１から負荷１２に電力が供給され、負荷１２は作動する。
After the voltage at one end of the
制御信号が示す電圧がハイレベル電圧からローレベル電圧に切替わった場合、前述したように、ＡＮＤ回路４０はローレベル電圧を出力する。これにより、昇圧回路４３は、抵抗４５の一端への電圧の印加を停止し、放電回路４４は、抵抗２６及び導体１３を電気的に接続し、寄生容量Ｃｓ２，Ｃｄ２に放電させる。このとき、寄生容量Ｃｓ１，Ｃｄ１は、前述したように、抵抗２４を介して放電する。寄生容量Ｃｓ２，Ｃｄ２の放電により、出力端電圧Ｖｅは低下する。
制御信号が示す電圧がハイレベル電圧からローレベル電圧に切替わった場合、反転器４１がＯＲ回路４８に出力している電圧はハイレベル電圧に切替わる。
When the voltage indicated by the control signal is switched from the high level voltage to the low level voltage, the AND
When the voltage indicated by the control signal is switched from the high level voltage to the low level voltage, the voltage output from the
出力端電圧Ｖｅが閾値電圧Ｖｔｈ未満となった場合、コンパレータ４６は、ＯＲ回路４８に出力している電圧をローレベル電圧に切替える。この時点では、反転器４１はハイレベル電圧を出力しているため、ＯＲ回路４８は、フィルタ回路４９に出力している電圧を、ローレベル電圧に切替えることなく、ハイレベル電圧に維持する。ＯＲ回路４８がハイレベル電圧を出力している間、フィルタ回路４９はハイレベル電圧を出力する。
出力端電圧Ｖｅは、ゼロＶに到達した後、制御信号が示す電圧がハイレベル電圧に切替わるまで、ゼロＶを維持する。
When the output terminal voltage Ve becomes less than the threshold voltage Vth, the
After reaching zero V, the output terminal voltage Ve maintains zero V until the voltage indicated by the control signal is switched to the high level voltage.
寄生容量Ｃｓ１，Ｃｄ１，Ｃｓ２，Ｃｄ２の放電により、第１ＦＥＴ２１及び第２ＦＥＴ２２夫々において、ソースの電位を基準としたゲートの電圧が低下する。これにより、第１ＦＥＴ２１及び第２ＦＥＴ２２夫々において、ドレイン及びソース間の抵抗値が上昇し、正極端子Ｔ１及び負荷１２間の電気的な接続が遮断され、負荷１２は動作を停止する。
Due to the discharge of the parasitic capacitances Cs1, Cd1, Cs2, and Cd2, in each of the
以上のように、故障が発生していない場合、フィルタ回路４９は、ＡＮＤ回路４０にハイレベル電圧を出力し続け、ＡＮＤ回路４０は、反転器４２及び昇圧回路４３に出力している電圧をローレベル電圧に切替えることはない。従って、制御信号が示す電圧に無関係に、正極端子Ｔ１及び負荷１２間の電気的な接続が強制的に遮断されることはない。
As described above, when no failure has occurred, the
また、制御信号がハイレベル電圧を示す場合、第１ＦＥＴ２１及び第２ＦＥＴ２２のソースが電気的に接続され、制御信号がローレベル電圧を示す場合、第１ＦＥＴ２１及び第２ＦＥＴ２２のソース間の電気的な接続が遮断される。
従って、制御信号がハイレベル電圧を示すことは、制御信号が第１ＦＥＴ２１及び第２ＦＥＴ２２のソース間の電気的な接続を指示することに相当する。制御信号がローレベル電圧を示すことは、第１ＦＥＴ２１及び第２ＦＥＴ２２のソース間の電気的な接続の遮断を指示することに相当する。
Further, when the control signal indicates a high level voltage, the sources of the
Therefore, when the control signal indicates a high level voltage, the control signal indicates an electrical connection between the sources of the
図４は、駆動機２３の動作の第２例を示すタイミングチャートである。ここでは、昇圧回路４３で故障が発生して、昇圧回路４３が抵抗４５の一端の電圧を所定電圧に上昇させることができず、出力端電圧Ｖｅが閾値電圧Ｖｔｈ以上とならない場合における駆動機２３の動作を説明する。図４でも、制御信号が示す電圧、出力端電圧Ｖｅ、並びに、コンパレータ４６、反転器４１、ＯＲ回路４８及びフィルタ回路４９が出力している出力電圧の推移が示されている。横軸は時間を示す。「Ｈ」はハイレベル電圧を示し、「Ｌ」はローレベル電圧を示す。
FIG. 4 is a timing chart showing a second example of the operation of the
前述したように、制御信号がローレベル電圧を示す場合、ＡＮＤ回路４０はローレベル電圧を出力し、出力端電圧ＶｅはゼロＶであり、閾値電圧Ｖｔｈ未満である。従って、コンパレータ４６はローレベル電圧を出力している。また、制御信号がローレベル電圧を示す場合、反転器４１、ＯＲ回路４８及びフィルタ回路４９はハイレベル電圧を出力している。出力端電圧ＶｅがゼロＶである場合、正極端子Ｔ１及び負荷１２間の電気的な接続は遮断されている。
As described above, when the control signal indicates a low level voltage, the AND
制御信号が示す電圧がローレベル電圧からハイレベル電圧に切替わった場合、反転器４１がＯＲ回路４８に出力している電圧をローレベル電圧に切替える。更に、ＡＮＤ回路４０は、反転器４２及び昇圧回路４３に出力している電圧をハイレベル電圧に切替えるので、放電回路４４は導体１３及び抵抗２６間の電気的な接続を遮断し、昇圧回路４３は、抵抗４５の一端の電圧を上昇させる。これにより、出力端電圧Ｖｅも上昇し、寄生容量Ｃｓ１，Ｃｄ１，Ｃｓ２，Ｃｄ２が充電され、第１ＦＥＴ２１及び第２ＦＥＴ２２夫々について、ソースの電位を基準としたゲートの電圧が上昇する。
When the voltage indicated by the control signal is switched from the low level voltage to the high level voltage, the
前述したように、昇圧回路４３は、抵抗４５の一端の電圧を所定電圧まで上昇させることはできず、出力端電圧Ｖｅが閾値電圧Ｖｔｈ以上とならない。このため、出力端電圧Ｖｅは閾値電圧Ｖｔｈ未満に維持される。ここで、図４に示すように、出力端電圧Ｖｅが中途半端な値になっている場合、第１ＦＥＴ２１及び第２ＦＥＴ２２はハーフオンとなる可能性がある。この場合、前述したように、第１ＦＥＴ２１及び第２ＦＥＴ２２を介して電流が流れ、第１ＦＥＴ２１及び第２ＦＥＴ２２の温度が上昇し、第１ＦＥＴ２１及び第２ＦＥＴ２２が故障する可能性がある。
As described above, the
制御信号が示す電圧がローレベル電圧からハイレベル電圧に切替わった時点では、出力端電圧Ｖｅは閾値電圧Ｖｔｈ未満である。このため、制御信号が示す電圧がローレベル電圧からハイレベル電圧に切替わった場合、ＯＲ回路４８はフィルタ回路４９に出力している電圧をローレベル電圧に切替える。更に、出力端電圧Ｖｅは閾値電圧Ｖｔｈ以上となることはないため、コンパレータ４６はローレベル電圧を出力し続ける。結果、ＯＲ回路４８がローレベル電圧を出力している期間、即ち、制御信号がハイレベル電圧を示しているに関わらず、出力端電圧Ｖｅが閾値電圧Ｖｔｈ未満である期間が所定期間以上となった場合、フィルタ回路４９は、ＡＮＤ回路４０に出力している電圧をローレベル電圧に切替える。
When the voltage indicated by the control signal is switched from the low level voltage to the high level voltage, the output terminal voltage Ve is lower than the threshold voltage Vth. Therefore, when the voltage indicated by the control signal is switched from the low level voltage to the high level voltage, the
このとき、ＡＮＤ回路４０は、制御信号が示す電圧に無関係に、反転器４２及び昇圧回路４３に出力している電圧をローレベル電圧に切替える。これにより、昇圧回路４３は、抵抗４５の一端への電圧の印加を停止し、放電回路４４は、抵抗２６及び導体１３を電気的に接続し、寄生容量Ｃｓ２，Ｃｄ２に放電させる。結果、出力端電圧ＶｅはゼロＶに低下する。寄生容量Ｃｓ２，Ｃｄ２が放電している間、寄生容量Ｃｓ１，Ｃｄ１は、前述したように、抵抗２４を介して放電する。寄生容量Ｃｓ１，Ｃｄ１，Ｃｓ２，Ｃｄ２の放電により、正極端子Ｔ１及び負荷１２間の電気的な接続が強制的に遮断され、負荷１２は動作を停止する。
At this time, the AND
その後、制御信号が示す電圧がローレベル電圧に切替わった場合、反転器４１は、ＯＲ回路４８に出力している電圧をハイレベル電圧に切替え、ＯＲ回路４８は、フィルタ回路４９に出力している電圧をハイレベル電圧に切替える。これにより、フィルタ回路４９は、ＡＮＤ回路４０に出力している電圧をハイレベル電圧に切替える。結果、ＡＮＤ回路４０は、制御信号が示す電圧を出力し、強制的な遮断が解除される。
Thereafter, when the voltage indicated by the control signal is switched to the low level voltage, the
なお、昇圧回路４３が抵抗４５の一端の電圧を所定電圧に維持している状態で故障が発生し、抵抗４５の一端の電圧が所定電圧から低下した場合においては、出力端電圧Ｖｅが閾値電圧Ｖｔｈ未満となったときにＯＲ回路４８がフィルタ回路４９に出力している電圧をローレベルに切替わる。そして、ＯＲ回路４８がローレベル電圧を出力している期間が所定期間以上となった場合、出力端電圧ＶｅをゼロＶに低下させ、正極端子Ｔ１及び負荷１２間の電気的な接続が強制的に遮断される。制御信号が示す電圧がローレベル電圧に切替わった場合、前述したように、強制的な遮断が解除される。
When a failure occurs while the
図５は、駆動機２３の動作の第３例を示すタイミングチャートである。ここでは、昇圧回路４３が抵抗４５の一端の電圧を所定電圧に維持している状態で第１ＦＥＴ２１のソース及びゲートが短絡した場合における駆動機２３の動作を説明する。図５でも、制御信号が示す電圧、出力端電圧Ｖｅ、並びに、コンパレータ４６、反転器４１、ＯＲ回路４８及びフィルタ回路４９が出力している出力電圧の推移が示されている。横軸は時間を示す。「Ｈ」はハイレベル電圧を示し、「Ｌ」はローレベル電圧を示す。
FIG. 5 is a timing chart showing a third example of the operation of the
前述したように、制御信号がローレベル電圧を示す場合、ＡＮＤ回路４０はローレベル電圧を出力し、出力端電圧ＶｅはゼロＶであり、閾値電圧Ｖｔｈ未満である。従って、コンパレータ４６はローレベル電圧を出力している。また、制御信号がローレベル電圧を示す場合、反転器４１、ＯＲ回路４８及びフィルタ回路４９はハイレベル電圧を出力している。出力端電圧ＶｅがゼロＶである場合、正極端子Ｔ１及び負荷１２間の電気的な接続は遮断されている。
As described above, when the control signal indicates a low level voltage, the AND
前述したように、制御信号が示す電圧がローレベル電圧からハイレベル電圧に切替わった場合、反転器４１は、ＯＲ回路４８に出力している電圧をローレベル電圧に切替える。更に、ＡＮＤ回路４０が出力している電圧がハイレベル電圧に切替わるので、放電回路４４は導体１３及び抵抗２６間の電気的な接続を遮断し、昇圧回路４３は、抵抗４５の一端の電圧を所定電圧まで上昇させる。これにより、出力端電圧Ｖｅが上昇し、第１ＦＥＴ２１及び第２ＦＥＴ２２夫々について、ソースの電位を基準としたゲートの電圧が上昇する。
As described above, when the voltage indicated by the control signal is switched from the low level voltage to the high level voltage, the
制御信号が示す電圧がローレベル電圧からハイレベル電圧に切替わった場合、ＯＲ回路４８はフィルタ回路４９に出力している電圧をローレベル電圧に切替える。制御信号が示す電圧がハイレベル電圧に切替わってから所定期間が経過するまでに出力端電圧Ｖｅが閾値電圧Ｖｔｈ以上となり、ＯＲ回路４８はフィルタ回路４９に出力している電圧をハイレベル電圧に切替える。フィルタ回路４９は、ハイレベル電圧を出力し続ける。
When the voltage indicated by the control signal is switched from the low level voltage to the high level voltage, the
抵抗４５の一端の電圧が所定電圧に到達した後、昇圧回路４３は、抵抗４５の一端の電圧を所定電圧に維持する。抵抗４５の一端の電圧が所定電圧に維持されている間、出力端電圧Ｖｅも一定である。このとき、第１ＦＥＴ２１及び第２ＦＥＴ２２夫々について、ソースの電位を基準としたゲートの電圧が高く、バッテリ１１から負荷１２に電力が供給され、負荷１２は作動する。
After the voltage at one end of the
第１ＦＥＴ２１のソース及びゲートが短絡した場合、後述するように、分圧比の関係で、出力端電圧Ｖｅは低下する。ここで、閾値電圧Ｖｔｈは、所定電圧未満であり、かつ、短絡によって低下した出力端電圧Ｖｅを超える電圧に設定されている。このため、第１ＦＥＴ２１のソース及びゲートが短絡している場合、出力端電圧Ｖｅは閾値電圧Ｖｔｈ未満である。
When the source and gate of the
出力端電圧Ｖｅが閾値電圧Ｖｔｈ未満となった場合、反転器４１がローレベル電圧を出力している状態で、コンパレータ４６は、ＯＲ回路４８に出力している電圧をローレベル電圧に切替える。これにより、ＯＲ回路４８は、フィルタ回路４９に出力している電圧をローレベル電圧に切替える。
When the output terminal voltage Ve becomes less than the threshold voltage Vth, the
ＡＮＤ回路４０がハイレベル電圧を出力している場合において、ＯＲ回路４８がローレベル電圧を出力している期間、即ち、制御信号がハイレベル電圧を示しているにも関わらず、出力端電圧Ｖｅが閾値電圧Ｖｔｈ未満である期間が所定期間以上となった場合、フィルタ回路４９は、ＡＮＤ回路４０に出力している電圧をローレベル電圧に切替える。このとき、ＡＮＤ回路４０は、制御信号が示す電圧に無関係に、反転器４２及び昇圧回路４３に出力している電圧をローレベル電圧に切替える。これにより、昇圧回路４３は、抵抗４５の一端への電圧の印加を停止し、放電回路４４は、抵抗２６及び導体１３を電気的に接続し、寄生容量Ｃｓ２，Ｃｄ２に放電させる。結果、出力端電圧ＶｅはゼロＶに低下する。寄生容量Ｃｓ２，Ｃｄ２が放電している間、寄生容量Ｃｓ１，Ｃｄ１は、前述したように、抵抗２４を介して放電する。寄生容量Ｃｓ１，Ｃｄ１，Ｃｓ２，Ｃｄ２の放電により、正極端子Ｔ１及び負荷１２間の電気的な接続が強制的に遮断され、負荷１２は動作を停止する。
放電回路４４が抵抗２６及び導体１３を電気的に接続した後、制御信号が示す電圧がローレベル電圧に切替わった場合、前述したように、強制的な遮断が解除される。
When the AND
When the voltage indicated by the control signal is switched to the low level voltage after the
なお、第１ＦＥＴ２１のソース及びゲートが短絡している状態で制御信号が示す電圧がハイレベル電圧に切替わった場合、出力端電圧Ｖｅは閾値電圧Ｖｔｈに到達することはない。この場合、図４で示したように、制御信号が示す電圧がハイレベル電圧に切替わってから所定期間が経過したとき、フィルタ回路４９は、ＡＮＤ回路４０に出力している電圧をハイレベル電圧に切替え、正極端子Ｔ１及び導体１３間の電気的な接続が強制的に遮断される。制御信号が示す電圧がローレベル電圧に切替わった場合、前述したように、強制的な遮断が解除される。
Note that, when the voltage indicated by the control signal is switched to the high level voltage while the source and gate of the
次に、昇圧回路４３が抵抗４５の一端の電圧を所定電圧に維持している状態で、第１ＦＥＴ２１のソース及びゲートが短絡した場合に出力端電圧Ｖｅが低下する理由を説明する。
以下では、バッテリ１１の両端間の電圧をバッテリ電圧と記載する。所定電圧及びバッテリ電圧夫々をＶｓ及びＶｂで表す。また、ダイオード２９ａ，２９ｂ夫々について、電流が順方向に流れた場合に生じる電圧降下を無視する。更に、抵抗２４，４５夫々の抵抗値をｒ２４，ｒ４５と記載し、並列に接続された抵抗２５ａ，２５ｂの合成抵抗値をｒ２５と記載する。
Next, the reason why the output terminal voltage Ve decreases when the source and gate of the
Hereinafter, the voltage across the
図６は、短絡が発生していない場合における昇圧回路４３及び導体１３間の回路図である。第１ＦＥＴ２１のソース及びゲートが短絡していない場合、出力端電圧Ｖｅは、抵抗４５と、抵抗２４，２５ａ，２５ｂの合成抵抗とが分圧することによって得られる電圧である。抵抗４５の一端の電圧が所定電圧Ｖｓであり、かつ、第１ＦＥＴ２１のソース及びゲートが短絡していない場合における出力端電圧Ｖｅ（以下、非短絡電圧Ｖｅ１という）は、下記の（１）式で表される。「・」は積を表す。
Ｖｅ１＝（Ｖｓ−Ｖｂ）・（（ｒ２４＋ｒ２５）／（ｒ２４＋ｒ２５＋ｒ４５））＋Ｖｂ・・・（１）
FIG. 6 is a circuit diagram between the
Ve1 = (Vs−Vb) · ((r24 + r25) / (r24 + r25 + r45)) + Vb (1)
所定電圧Ｖｓはバッテリ電圧Ｖｂよりも高い。このため、非短絡電圧Ｖｅ１は正の電圧である。所定電圧Ｖｓは例えば２５Ｖである。バッテリ電圧Ｖｂは例えば１２Ｖである。抵抗値ｒ２４は、抵抗２５ａ，２５ｂ夫々の抵抗値よりも大きい。従って、抵抗値ｒ２４は、抵抗２５ａ，２５ｂの合成抵抗値ｒ２５よりも大きい。このため、非短絡電圧Ｖｅ１は、比較的に高く、例えば、１８Ｖである。
The predetermined voltage Vs is higher than the battery voltage Vb. For this reason, the non-short-circuit voltage Ve1 is a positive voltage. The predetermined voltage Vs is, for example, 25V. The battery voltage Vb is 12V, for example. The resistance value r24 is larger than the resistance values of the
図７は、短絡が発生している場合における昇圧回路４３及び導体１３間の回路図である。第１ＦＥＴ２１のソース及びゲートが短絡している場合、出力端電圧Ｖｅは、抵抗４５と、抵抗２５ａ，２５ｂの合成抵抗とが分圧することによって得られる電圧である。抵抗４５の一端の電圧が所定電圧Ｖｓであり、かつ、第１ＦＥＴ２１のソース及びゲートが短絡している場合における出力端電圧Ｖｅ（以下、短絡電圧Ｖｅ２という）は、下記の（２）式で表される。
Ｖｅ２＝（Ｖｓ−Ｖｂ）・（ｒ２５／（ｒ２５＋ｒ４５））＋Ｖｂ・・・（２）
（２）式は、（１）式において、ｒ２４にゼロを代入することによって導出される。前述したように、所定電圧Ｖｓはバッテリ電圧Ｖｂよりも高いので、短絡電圧Ｖｅ２も正の電圧である。
FIG. 7 is a circuit diagram between the
Ve2 = (Vs−Vb) · (r25 / (r25 + r45)) + Vb (2)
Equation (2) is derived by substituting zero for r24 in Equation (1). As described above, since the predetermined voltage Vs is higher than the battery voltage Vb, the short-circuit voltage Ve2 is also a positive voltage.
非短絡電圧Ｖｅ１から短絡電圧Ｖｅ２を減算することによって差分値を導出する。この差分値は、（Ｖｓ−Ｖｂ）・ｒ２４・ｒ４５／（（ｒ２５＋ｒ４５）・（ｒ２４＋ｒ２５＋ｒ４５））で表される。ここで、所定電圧Ｖｓはバッテリ電圧Ｖｂよりも高く、かつ、抵抗値ｒ２４，ｒ４５及び合成抵抗値ｒ２５夫々は正の値である。従って、差分値は正の値である。結果、非短絡電圧Ｖｅ１は短絡電圧Ｖｅ２よりも高い。 A difference value is derived by subtracting the short-circuit voltage Ve2 from the non-short-circuit voltage Ve1. This difference value is represented by (Vs−Vb) · r24 · r45 / ((r25 + r45) · (r24 + r25 + r45)). Here, the predetermined voltage Vs is higher than the battery voltage Vb, and the resistance values r24 and r45 and the combined resistance value r25 are positive values. Therefore, the difference value is a positive value. As a result, the non-short-circuit voltage Ve1 is higher than the short-circuit voltage Ve2.
以上のことから、第１ＦＥＴ２１のソース及びゲートが短絡した場合、出力端電圧Ｖｅは低下することがわかる。閾値電圧Ｖｔｈは、非短絡電圧Ｖｅ１以下であり、かつ、短絡電圧Ｖｅ２を超える電圧に設定される。非短絡電圧Ｖｅ１は所定電圧Ｖｓ未満である。
From the above, it can be seen that when the source and gate of the
以上のように、制御装置１０では、ＡＮＤ回路４０が、ハイレベル電圧を出力することによって、抵抗４５の一端の電圧の所定電圧Ｖｓへの上昇を昇圧回路４３に指示している場合において、第１ＦＥＴ２１のソース及びゲートが短絡しているとき、出力端電圧Ｖｅは、閾値電圧Ｖｔｈ未満である。このとき、ＡＮＤ回路４０はローレベル電圧を出力し、昇圧回路４３は抵抗４５の一端への電圧の印加を停止し、放電回路４４は抵抗４５の一端の電圧を低下させる。これにより、第２ＦＥＴ２２のゲートの電圧が低下し、第２ＦＥＴ２２のドレイン及びソース間の抵抗値が上昇する。結果、第１ＦＥＴ２１及び第２ＦＥＴ２２を介したバッテリ１１から負荷１２への給電が停止する。
As described above, in the
また、制御装置１０では、ＡＮＤ回路４０がハイレベル電圧を出力している場合において、出力端電圧Ｖｅが閾値電圧Ｖｔｈ未満である期間が所定期間以上となったとき、即ち、故障が発生している可能性が高いとき、ＡＮＤ回路４０はローレベル電圧を出力する。これにより、出力端電圧Ｖｅが低下し、第１ＦＥＴ２１及び第２ＦＥＴ２２を介した給電を停止する。
In the
更に、抵抗２５ａ及びダイオード２９ａの直列回路と、抵抗２５ｂ及びダイオード２９ｂの直列回路とが並列に接続されている。このため、抵抗２５ａ，２５ｂ中の１つを介した通電が停止した場合であっても、他の抵抗を介して通電が行われるため、第１ＦＥＴ及び第２ＦＥＴは適切に作用する。
Further, a series circuit of the
抵抗２５ａ，２５ｂ中の１つを介した通電が停止した場合、非短絡電圧Ｖｅ１及び短絡電圧Ｖｅ２は上昇する。このため、閾値電圧Ｖｔｈは、抵抗２５ａ，２５ｂ中の１つを介した通電が停止した場合であっても、非短絡電圧Ｖｅ１以下であり、かつ、短絡電圧Ｖｅ２を超える電圧に設定される。
具体的には、閾値電圧Ｖｔｈは、抵抗２５ａ，２５ｂの全てを介して通電が行われている場合における非短絡電圧Ｖｅ１以下であり、かつ、抵抗２５ａ，２５ｂの中で抵抗値が最も大きい抵抗のみを介して通電が行われている場合における短絡電圧Ｖｅ２を超える電圧に設定される。
When energization through one of the
Specifically, the threshold voltage Vth is equal to or lower than the non-short-circuit voltage Ve1 when energization is performed through all of the
なお、第１ＦＥＴ２１のソース及びゲート間に大きな電圧が印加される可能性が低い場合、ツェナーダイオード３１ｂによるスイッチ３２の両端間の接続は不要であり、ツェナーダイオード３１ａの代わりに、通常のダイオードが接続されてもよい。この場合、ダイオードはツェナーダイオードと同様に接続される。従って、ダイオードのカソード及びアノードは、第１ＦＥＴ２１のドレイン及びゲートに接続される。この構成であっても、スイッチ３２がオフからオンに切替わった場合、第１ＦＥＴ２１において、ソース及びゲートが短絡され、ソースの電位を基準としたゲートの電圧は、出力端電圧Ｖｅに無関係に、略ゼロＶに低下する。これにより、電流が第２ＦＥＴ２２のソースから第１ＦＥＴ２１のソースに向けて電流が流れることが防止される。更に、ダイオードは、電流が抵抗２７、スイッチ３２のベース、及び、スイッチ３２のコレクタの順に流れることを防止する。
また、スイッチ３２は、ＮＰＮ型のバイポーラトランジスタに限定されず、例えば、Ｎチャネル型のＦＥＴであってもよい。
When the possibility that a large voltage is applied between the source and gate of the
The
（実施形態２）
図８は、実施形態２における電源システム１の回路図である。
以下では、実施形態２について、実施形態１と異なる点を説明する。後述する構成を除く他の構成は実施形態１と共通している。このため、実施形態１と共通する構成部には、実施形態１と同一の参照符号を付してその説明を省略する。
(Embodiment 2)
FIG. 8 is a circuit diagram of the
In the following, the second embodiment will be described while referring to differences from the first embodiment. Other configurations than those described below are common to the first embodiment. For this reason, the same reference numerals as those in the first embodiment are attached to the same components as those in the first embodiment, and the description thereof is omitted.
実施形態２における電源システム１は、実施形態１と同様に、制御装置１０、バッテリ１１、負荷１２及び導体１３を備える。これらは、実施形態１と同様に接続されている。実施形態２における制御装置１０は、正極端子Ｔ１及び負極端子Ｔ２夫々にバッテリ１１の正極及び負極が接続されていることを前提として動作する。実施形態２における制御装置１０は、実施形態１と同様に作用する。従って、制御装置１０は、制御信号が示す電圧がローレベル電圧からハイレベル電圧に切替わった場合、正極端子Ｔ１及び負荷１２を電気的に接続する。また、制御装置１０は、制御信号が示す電圧がハイレベル電圧からローレベル電圧に切替わった場合、正極端子Ｔ１及び負荷１２間の電気的な接続を遮断する。これにより、制御装置１０は、バッテリ１１から負荷１２への給電を制御する。
The
実施形態２における制御装置１０は、実施形態１と同様に、第１ＦＥＴ２１、第２ＦＥＴ２２、駆動機２３及び抵抗２４，２５ａ，２５ｂを有する。第１ＦＥＴ２１の接続と、抵抗２５ａ，２５ｂの他端の接続とを除いて、これらは実施形態１と同様に接続されている。第１ＦＥＴ２１のドレインは正極端子Ｔ１に接続されている。第１ＦＥＴ２１のソースは、第２ＦＥＴ２２のドレインに接続されている。第１ＦＥＴ２１のゲートには、抵抗２５ａ，２５ｂ夫々の一端が接続されている。駆動機２３と抵抗２５ａ，２５ｂ夫々の他端とは、抵抗２６を介して第２ＦＥＴ２２のゲートに接続されている。
従って、抵抗２５ａ，２５ｂ夫々は、第１ＦＥＴ２１及び第２ＦＥＴ２２のゲート間に接続されている。抵抗２４は、実施形態１と同様に、第１ＦＥＴ２１のソース及びゲート間に接続されている。
As in the first embodiment, the
Accordingly, the
駆動機２３は実施形態１と同様に構成されている。従って、抵抗４５の他端は、抵抗２６を介して第２ＦＥＴ２２のゲートに接続されている。放電回路４４は、更に、導体１３と、抵抗４５の他端とに接続されている。
The
駆動機２３の構成部は実施形態１と同様に作用する。
昇圧回路４３は、ＡＮＤ回路４０から入力されている電圧がローレベル電圧からハイレベル電圧に切替わった場合、導体１３の電位を基準とした抵抗４５の一端の電圧を、正極端子Ｔ１、即ち、第１ＦＥＴ２１のドレインの電圧よりも高い所定電圧に上昇させる。これにより、抵抗４５の他端の電圧である出力端電圧Ｖｅが上昇し、電流が抵抗２５ａ又は抵抗２５ｂを介して寄生容量Ｃｄ１，Ｃｓ１に流れ、電流が抵抗２６を介して寄生容量Ｃｄ２，Ｃｓ２に流れる。これにより、寄生容量Ｃｓ１，Ｃｄ１，Ｃｓ２，Ｃｄ２が充電され、第１ＦＥＴ２１及び第２ＦＥＴ２２夫々において、ソースの電位を基準としたゲートの電圧が上昇し、ドレイン及びソース間の抵抗値が低下する。結果、正極端子Ｔ１及び負荷１２が電気的に接続され、バッテリ１１は、第１ＦＥＴ２１及び第２ＦＥＴ２２を介して負荷１２に電力を供給する。
The components of the
When the voltage input from the AND
昇圧回路４３は、ＡＮＤ回路４０から入力されている電圧がハイレベル電圧からローレベル電圧に切替わった場合、抵抗４５の一端への電圧の印加を停止する。このとき、抵抗４５に電流が流れないため、抵抗４５の両端の電圧は出力端電圧Ｖｅと略一致する。
The
放電回路４４は、反転器４２から入力されている電圧がローレベル電圧からハイレベル電圧に切替わった場合、抵抗２６の抵抗４５側の一端を導体１３に電気的に接続する。これにより、第１ＦＥＴ２１及び第２ＦＥＴ２２の寄生容量Ｃｓ１，Ｃｄ１，Ｃｓ２，Ｃｄ２は放電し、出力端電圧Ｖｅが低下する。このとき、電流は、寄生容量Ｃｓ１，Ｃｄ１夫々の抵抗２４側の一端から、抵抗２５ａ又は抵抗２５ｂを介して、放電回路４４及び導体１３の順に流れる。更に、電流は、寄生容量Ｃｓ２，Ｃｄ２夫々の抵抗２６側の一端から、抵抗２６、放電回路４４及び導体１３の順に流れる。また、電流は、寄生容量Ｃｓ１の第１ＦＥＴ２１のゲート側の一端から抵抗２４を流れる。これにより、第１ＦＥＴ２１及び第２ＦＥＴ２２夫々において、ソースの電位を基準としたゲートの電圧が低下し、ドレイン及びソース間の抵抗値が上昇する。結果、正極端子Ｔ１及び負荷１２間の電気的な接続が遮断され、負荷１２への給電は停止する。
The
放電回路４４は、反転器４２から入力されている電圧がハイレベル電圧からローレベル電圧に切替わった場合、導体１３及び抵抗２６間の電気的な接続を遮断する。これにより、寄生容量Ｃｓ２，Ｃｄ２は放電を停止する。
The
ＡＮＤ回路４０は、ハイレベル電圧を出力することによって、昇圧回路４３に抵抗４５の一端の電圧の上昇を指示し、放電回路４４に出力端電圧Ｖｅの低下の停止を指示する。また、ＡＮＤ回路４０は、ローレベル電圧を出力することによって、昇圧回路４３に抵抗４５の一端への電圧の印加の停止を指示し、放電回路４４に出力端電圧Ｖｅの低下を指示する。
The AND
制御装置１０は、例えば、第１ＦＥＴ２１及び第２ＦＥＴ２２中の一方のＦＥＴでドレイン及びソースが短絡した場合に、ドレイン及びソースの短絡が発生していない他方のＦＥＴをオフにすることによって、バッテリ１１から負荷１２への給電を停止する。
For example, when the drain and the source are short-circuited in one of the
実施形態２では、抵抗４５の一端の電圧が所定電圧Ｖｓであり、かつ、第１ＦＥＴ２１のドレイン及びゲートが短絡していない場合における出力端電圧Ｖｅを、非短絡電圧Ｖｅ１と記載する。また、抵抗４５の一端の電圧が所定電圧Ｖｓであり、かつ、第１ＦＥＴ２１のドレイン及びゲートが短絡している場合における出力端電圧Ｖｅを、短絡電圧Ｖｅ２と記載する。実施形態２においては、非短絡電圧Ｖｅ１は所定電圧Ｖｓであり、短絡電圧Ｖｅ２はバッテリ電圧Ｖｂである。閾値電圧Ｖｔｈは、非短絡電圧Ｖｅ１、即ち、所定電圧Ｖｓ未満であり、かつ、短絡電圧Ｖｅ２を超える電圧に設定される。
In the second embodiment, the output terminal voltage Ve when the voltage at one end of the
実施形態２における制御装置１０の作用は、図３〜図５に示す実施形態１の作用と同様であり、実施形態２における制御装置１０は、実施形態１と同様に、下記の効果を奏する。
まず、制御装置１０では、ＡＮＤ回路４０が、ハイレベル電圧を出力することによって、抵抗４５の一端の電圧の所定電圧Ｖｓへの上昇を昇圧回路４３に指示している場合において、第１ＦＥＴ２１のドレイン及びゲートが短絡しているとき、出力端電圧Ｖｅは、閾値電圧Ｖｔｈ未満である。このとき、ＡＮＤ回路４０はローレベル電圧を出力し、昇圧回路４３は抵抗４５の一端への電圧の印加を停止し、放電回路４４は抵抗４５の一端の電圧を低下させる。これにより、第２ＦＥＴ２２のゲートの電圧が低下し、第２ＦＥＴ２２のドレイン及びソース間の抵抗値が上昇する。結果、第１ＦＥＴ２１及び第２ＦＥＴ２２を介したバッテリ１１から負荷１２への給電が停止する。
The operation of the
First, in the
また、制御装置１０では、ＡＮＤ回路４０がハイレベル電圧を出力している場合において、出力端電圧Ｖｅが閾値電圧Ｖｔｈ未満である期間が所定期間以上となったとき、即ち、故障が発生している可能性が高いとき、ＡＮＤ回路４０はローレベル電圧を出力する。これにより、出力端電圧Ｖｅが低下し、第１ＦＥＴ２１及び第２ＦＥＴ２２を介した給電を停止する。
In the
更に、抵抗２５ａ，２５ｂが並列に接続されている。このため、抵抗２５ａ，２５ｂ中の１つを介した通電が停止した場合であっても、他の抵抗を介して通電が行われるため、第１ＦＥＴ及び第２ＦＥＴは適切に作用する。
Further,
また、実施形態２における制御装置１０では、実施形態１と同様に、昇圧回路４３で故障が発生して、昇圧回路４３が抵抗４５の一端の電圧を所定電圧に上昇させることができず、出力端電圧Ｖｅが閾値電圧Ｖｔｈ以上とならない場合、正極端子Ｔ１及び負荷１２間の電気的な接続が強制的に遮断する。
Further, in the
なお、実施形態１，２において、フィルタ回路４９は、ＡＮＤ回路４０ではなく、ラッチ回路に接続され、ラッチ回路がＡＮＤ回路４０の他方の入力端に接続されてもよい。この場合、フィルタ回路４９はハイレベル電圧又はローレベル電圧をラッチ回路に出力する。フィルタ回路４９がハイレベル電圧を出力している場合、ラッチ回路はハイレベル電圧をＡＮＤ回路４０に出力する。フィルタ回路４９がラッチ回路に出力している電圧をローレベル電圧に切替えた場合、ラッチ回路は、ＡＮＤ回路４０に出力している電圧をローレベル電圧に切替える。これにより、正極端子Ｔ１及び負荷１２間の電気的な接続が強制的に遮断される。ラッチ回路は、ＡＮＤ回路４０に出力している電圧をローレベル電圧に切替えた後、フィルタ回路４９が出力している電圧に無関係に、ＡＮＤ回路４０に出力している電圧をローレベル電圧に維持する。この場合においては、制御信号が示す電圧がローレベル電圧に切替わっても、強制的な遮断が解除されることはない。
In the first and second embodiments, the
また、実施形態１において、第１ＦＥＴ２１及び第２ＦＥＴ２２のゲート間に接続され、抵抗及びダイオードを含む直列回路の数は、２に限定されず、１又は３以上であってもよい。同様に、実施形態２において、第１ＦＥＴ２１及び第２ＦＥＴ２２のゲート間に接続され、抵抗の数は、２に限定されず、１又は３以上であってもよい。
In the first embodiment, the number of series circuits connected between the gates of the
開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。 The disclosed embodiments are to be considered in all respects only as illustrative and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the meanings described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
１ 電源システム
１０ 制御装置
１１ バッテリ
１２ 負荷
１３ 導体
２１ 第１ＦＥＴ
２２ 第２ＦＥＴ
２３ 駆動機
２４ 抵抗
２５ａ，２５ｂ 抵抗（第１抵抗）
２６，２７，２８ 抵抗
２９ａ，２９ｂ，３０ ダイオード
３１ａ ツェナーダイオード（電圧維持体）
３１ｂ ツェナーダイオード
３２ スイッチ
４０ ＡＮＤ回路（指示部）
４１，４２ 反転器
４３ 昇圧回路
４４ 放電回路（低下回路）
４５ 抵抗（第２抵抗）
４６ コンパレータ
４７ 直流電源
４８ ＯＲ回路
４９ フィルタ回路
Ｃｄ１，Ｃｄ２，Ｃｓ１，Ｃｓ２ 寄生容量
Ｄｐ１，Ｄｐ２ 寄生ダイオード
Ｇ１ 外部装置
Ｔ１ 正極端子
Ｔ２ 負極端子
DESCRIPTION OF
22 Second FET
23
26, 27, 28
41, 42
45 Resistance (second resistance)
46
ダイオード２９ａ，２９ｂは、バッテリ１１が抵抗２４，２６を介して第２ＦＥＴ２２のゲートに電圧を印加することを防止する。仮に、ダイオード２９ａ，２９ｂが存在せず、バッテリ１１が第２ＦＥＴ２２のゲートに電圧を印加した場合、第２ＦＥＴ２２において、ソースの電位を基準としたゲートの電圧が中途半端な値となる。
The
Claims (6)
前記第１ＦＥＴのドレイン（又はソース）にドレインが接続されるＮチャネル型の第２ＦＥＴと、
前記第１ＦＥＴ及び第２ＦＥＴのゲート間に接続される第１抵抗と、
前記第２ＦＥＴのゲートに一端が接続される第２抵抗と、
前記第２抵抗の他端に接続され、前記第２抵抗の他端の電圧を、前記第１ＦＥＴのソース（又はドレイン）の電圧よりも高い所定電圧に上昇させる昇圧回路と、
前記第２抵抗の一端の電圧を低下させる低下回路と、
前記昇圧回路に前記第２抵抗の他端の上昇を指示する指示部と
を備え、
前記指示部は、前記昇圧回路に前記上昇を指示している場合にて、前記第２抵抗の一端の電圧が閾値電圧未満であるとき、前記低下回路に前記第２抵抗の一端の電圧の低下を指示し、
前記閾値電圧は、前記所定電圧未満であり、
前記閾値電圧は、前記第２抵抗の他端の電圧が前記所定電圧であり、かつ、前記第１ＦＥＴのソース（又はドレイン）及びゲートが短絡している場合における前記第２抵抗の一端の電圧を超えている
制御装置。 An N-channel first FET;
An N-channel second FET whose drain is connected to the drain (or source) of the first FET;
A first resistor connected between the gates of the first FET and the second FET;
A second resistor having one end connected to the gate of the second FET;
A booster circuit that is connected to the other end of the second resistor and raises the voltage at the other end of the second resistor to a predetermined voltage higher than the voltage of the source (or drain) of the first FET;
A reduction circuit for reducing the voltage at one end of the second resistor;
An instruction unit that instructs the booster circuit to raise the other end of the second resistor;
When the voltage is instructed to the booster circuit and the voltage at one end of the second resistor is less than a threshold voltage, the indicating unit decreases the voltage at the one end of the second resistor in the lowering circuit. Instruct
The threshold voltage is less than the predetermined voltage;
The threshold voltage is the voltage at one end of the second resistor when the voltage at the other end of the second resistor is the predetermined voltage and the source (or drain) and gate of the first FET are short-circuited. Exceeding control unit.
を備える請求項１に記載の制御装置。 The control device according to claim 1, further comprising: a voltage maintaining body that maintains a voltage between a source and a gate of the first FET at a second predetermined voltage or less.
前記電圧維持体はツェナーダイオードであり、
前記電圧維持体のカソードは、前記第１ＦＥＴのソースに接続され、
前記電圧維持体のアノードは、前記スイッチを介して前記第１ＦＥＴのゲートに接続される
請求項２に記載の制御装置。 With a switch,
The voltage maintaining body is a Zener diode;
A cathode of the voltage maintaining body is connected to a source of the first FET;
The control device according to claim 2, wherein an anode of the voltage maintaining body is connected to a gate of the first FET via the switch.
カソードが前記第１ＦＥＴのソースに接続され、アノードが前記スイッチを介して前記第１ＦＥＴのゲートに接続されるダイオードと
を備える請求項１に記載の制御装置。 A switch,
The control device according to claim 1, further comprising: a diode having a cathode connected to a source of the first FET and an anode connected to the gate of the first FET via the switch.
請求項１から請求項４のいずれか１つに記載の制御装置。 The instructing unit instructs the boost circuit to increase the voltage when the voltage at one end of the second resistor is less than the threshold voltage for a predetermined period or more when the increase is instructed to the boost circuit. The control device according to any one of claims 1 to 4, which instructs a decrease in voltage at one end of the two resistors.
請求項１から請求項５のいずれか１つに記載の制御装置。 The control device according to any one of claims 1 to 5, wherein the number of the first resistors is two or more.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018029961A JP6891835B2 (en) | 2018-02-22 | 2018-02-22 | Control device |
| CN201910107803.XA CN110190840B (en) | 2018-02-22 | 2019-02-01 | Control device |
| DE102019103235.0A DE102019103235A1 (en) | 2018-02-22 | 2019-02-11 | control device |
| US16/278,384 US10903644B2 (en) | 2018-02-22 | 2019-02-18 | Control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018029961A JP6891835B2 (en) | 2018-02-22 | 2018-02-22 | Control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019146414A true JP2019146414A (en) | 2019-08-29 |
| JP6891835B2 JP6891835B2 (en) | 2021-06-18 |
Family
ID=67482253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018029961A Active JP6891835B2 (en) | 2018-02-22 | 2018-02-22 | Control device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10903644B2 (en) |
| JP (1) | JP6891835B2 (en) |
| CN (1) | CN110190840B (en) |
| DE (1) | DE102019103235A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021025164A1 (en) | 2019-08-08 | 2021-02-11 | 三菱ケミカル株式会社 | Nonaqueous electrolytic solution and nonaqueous-electrolytic-solution battery |
| WO2021187116A1 (en) * | 2020-03-16 | 2021-09-23 | 株式会社オートネットワーク技術研究所 | Power feeding control device |
| DE112020006338T5 (en) | 2019-12-26 | 2022-10-20 | Autonetworks Technologies, Ltd. | power supply control device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002512498A (en) * | 1998-04-21 | 2002-04-23 | インフィネオン テクノロジース アクチエンゲゼルシャフト | Polarity error protection circuit |
| US20120166841A1 (en) * | 2010-12-22 | 2012-06-28 | Atmel Corporation | Event system and timekeeping for battery management and protection system |
| JP2017188773A (en) * | 2016-04-05 | 2017-10-12 | 株式会社オートネットワーク技術研究所 | Power feeding control device |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2792628B2 (en) * | 1987-04-03 | 1998-09-03 | テキサス インスツルメンツ インコーポレイテツド | Semiconductor device |
| ATE134082T1 (en) * | 1991-11-11 | 1996-02-15 | Philips Electronics Nv | ARRANGEMENT FOR SUPPLYING ELECTRICAL ENERGY TO A LOAD |
| US5691808A (en) * | 1995-07-31 | 1997-11-25 | Hughes Electronics | Laser range finder receiver |
| JP3361712B2 (en) * | 1997-02-14 | 2003-01-07 | セイコーインスツルメンツ株式会社 | Charge / discharge control circuit |
| JPH10313533A (en) * | 1997-05-08 | 1998-11-24 | Harness Sogo Gijutsu Kenkyusho:Kk | Power supply circuit |
| JP3706515B2 (en) * | 1998-12-28 | 2005-10-12 | 矢崎総業株式会社 | Power supply control device and power supply control method |
| US6222346B1 (en) * | 1999-08-18 | 2001-04-24 | Matsushita Electric Industrial Co., Ltd. | Battery protection device |
| CN100394670C (en) * | 2000-05-12 | 2008-06-11 | 精工电子有限公司 | Charging/discharging control circuit and charging type electric power supply device |
| US7106566B2 (en) * | 2003-07-08 | 2006-09-12 | Arques Technology | Power adapter interface circuitry for protecting a battery operated system |
| JP2005217194A (en) * | 2004-01-29 | 2005-08-11 | Sumitomo Electric Ind Ltd | Driving circuit of laser diode |
| EP1724899B1 (en) * | 2005-05-17 | 2016-08-03 | Continental Automotive GmbH | Apparatus for short circuit protection |
| JP4483751B2 (en) * | 2005-09-16 | 2010-06-16 | 株式会社デンソー | Power supply reverse connection protection circuit |
| US7830120B2 (en) * | 2007-09-18 | 2010-11-09 | Nexergy, Inc. | Low side N-channel FET protection circuit |
| JP5130906B2 (en) * | 2007-12-26 | 2013-01-30 | サンケン電気株式会社 | Switch device |
| WO2010036202A1 (en) * | 2008-09-23 | 2010-04-01 | Stl Energy Technology (S) Pte Ltd | Battery pack and method of battery pack power management |
| CN201813140U (en) * | 2010-08-31 | 2011-04-27 | 北京理工大学 | Voltage control circuit based on field-effect transistor |
| US9209632B2 (en) * | 2012-07-25 | 2015-12-08 | Texas Instruments Incorporated | Systems and methods of direct cell attachment for batteries |
| CN103560550B (en) * | 2013-11-29 | 2015-12-09 | 无锡中星微电子有限公司 | One can be powered and charging device to mobile electronic device simultaneously |
| CN107104475B (en) * | 2016-02-23 | 2020-06-19 | 西门子公司 | Power supply circuit and power supply method |
| CN105958628A (en) * | 2016-05-16 | 2016-09-21 | 浪潮电子信息产业股份有限公司 | Power supply system and method |
| CN206422573U (en) * | 2017-02-13 | 2017-08-18 | 山东科技大学 | A kind of charge-discharge circuit of single switch |
-
2018
- 2018-02-22 JP JP2018029961A patent/JP6891835B2/en active Active
-
2019
- 2019-02-01 CN CN201910107803.XA patent/CN110190840B/en active Active
- 2019-02-11 DE DE102019103235.0A patent/DE102019103235A1/en active Pending
- 2019-02-18 US US16/278,384 patent/US10903644B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002512498A (en) * | 1998-04-21 | 2002-04-23 | インフィネオン テクノロジース アクチエンゲゼルシャフト | Polarity error protection circuit |
| US20120166841A1 (en) * | 2010-12-22 | 2012-06-28 | Atmel Corporation | Event system and timekeeping for battery management and protection system |
| JP2017188773A (en) * | 2016-04-05 | 2017-10-12 | 株式会社オートネットワーク技術研究所 | Power feeding control device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021025164A1 (en) | 2019-08-08 | 2021-02-11 | 三菱ケミカル株式会社 | Nonaqueous electrolytic solution and nonaqueous-electrolytic-solution battery |
| DE112020006338T5 (en) | 2019-12-26 | 2022-10-20 | Autonetworks Technologies, Ltd. | power supply control device |
| WO2021187116A1 (en) * | 2020-03-16 | 2021-09-23 | 株式会社オートネットワーク技術研究所 | Power feeding control device |
| JP2021150991A (en) * | 2020-03-16 | 2021-09-27 | 株式会社オートネットワーク技術研究所 | Power supply control unit |
| JP7413860B2 (en) | 2020-03-16 | 2024-01-16 | 株式会社オートネットワーク技術研究所 | Power supply control device |
Also Published As
| Publication number | Publication date |
|---|---|
| US10903644B2 (en) | 2021-01-26 |
| JP6891835B2 (en) | 2021-06-18 |
| CN110190840B (en) | 2022-12-02 |
| CN110190840A (en) | 2019-08-30 |
| DE102019103235A1 (en) | 2019-08-22 |
| US20190260197A1 (en) | 2019-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10819228B2 (en) | Charge pump capacitor coupled to input, reference voltage for overvoltage | |
| CN108292919B (en) | Switching circuit and power supply system | |
| CN108781078B (en) | Power supply control device | |
| EP2854295A1 (en) | Electrical power converter | |
| JP6891835B2 (en) | Control device | |
| JP4779549B2 (en) | A gate driving circuit of a voltage driven semiconductor element. | |
| US20140203848A1 (en) | Electronic apparatus | |
| JP2013503556A (en) | Power transistor with turn-off control and method of operation thereof | |
| JP2019142377A (en) | Power supply control device | |
| JP2017079534A (en) | Gate control circuit | |
| CN108781077B (en) | Power supply control device | |
| JP4321491B2 (en) | Voltage-driven semiconductor device driving apparatus | |
| JP5098872B2 (en) | Driving circuit for power conversion circuit | |
| CN109155626B (en) | Power supply control device | |
| JP2016158126A (en) | Cut-off circuit | |
| WO2018180753A1 (en) | Power supply device | |
| CN108292851B (en) | Power supply control device | |
| CN114514681A (en) | DCDC converter | |
| JP7413860B2 (en) | Power supply control device | |
| JP2020167612A (en) | Power supply control device | |
| CN118202574A (en) | Control device | |
| JP2013198222A (en) | Power semiconductor switching device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210510 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6891835 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |