JP2019144536A - 干渉検出リングオシレータ - Google Patents
干渉検出リングオシレータ Download PDFInfo
- Publication number
- JP2019144536A JP2019144536A JP2018238561A JP2018238561A JP2019144536A JP 2019144536 A JP2019144536 A JP 2019144536A JP 2018238561 A JP2018238561 A JP 2018238561A JP 2018238561 A JP2018238561 A JP 2018238561A JP 2019144536 A JP2019144536 A JP 2019144536A
- Authority
- JP
- Japan
- Prior art keywords
- ring oscillator
- counter
- group
- correlation
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 37
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000013461 design Methods 0.000 claims description 9
- 230000000007 visual effect Effects 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims description 3
- 230000000875 corresponding effect Effects 0.000 description 54
- 230000006870 function Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000001010 compromised effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000528 statistical test Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
- G06F2221/034—Test or assess a computer or a system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Burglar Alarm Systems (AREA)
Abstract
Description
相関が既定の閾値相関を上回るときに、リングオシレータ群、さらにそれにより複数のリングオシレータにおける干渉を示す通知を生成することとを含む。
を含む、段落B14に記載の方法。
Claims (15)
- コンピュータシステムのセキュリティを提供するためのシステムであって、
複数のリングオシレータと、一又は複数の論理回路とを備え、
前記複数のリングオシレータは、設計段階では同一であるものの製造段階では異なる発振周波数を有し、且つ前記複数のリングオシレータは、それぞれに対応する複数のカウンタであって、前記複数のリングオシレータの発振出力のインパルスをカウントするように構成される複数のカウンタを装備し、
前記一又は複数の論理回路は、少なくとも
繰り返されるカウント期間にわたって、前記それぞれに対応する複数のカウンタを開始させ、且つ前記それぞれに対応する複数のカウンタを停止させ、
前記複数のリングオシレータから、前記それぞれに対応する複数のカウンタのうち、それぞれに対応するカウンタ群を装備するリングオシレータ群を選択し、
前記繰り返されるカウント期間にわたって前記それぞれに対応するカウンタ群から得られるカウンタ値であって、前記リングオシレータ群のそれぞれのリングオシレータの発振周波数を示す前記カウンタ値に基づいて、前記リングオシレータ群の発振出力間の相関を特定し、且つ
前記相関が既定の閾値相関を上回るときに、前記リングオシレータ群、さらにそれにより前記複数のリングオシレータにおける干渉を示す通知を生成する
ように構成される、システム。 - 前記リングオシレータ群はリングオシレータのペアであり、前記一又は複数の論理回路が前記リングオシレータ群を選択するように構成されることは、前記複数のリングオシレータから前記リングオシレータのペアを選択するように構成されることを含む、請求項1に記載のシステム。
- 前記一又は複数の論理回路が前記リングオシレータ群を選択するように構成されることは、前記それぞれに対応する複数のカウンタからのカウンタ値をソートし、前記リングオシレータ群に装備される前記それぞれに対応するカウンタ群からの前記カウンタ値の類似性に基づいて前記リングオシレータ群を選択するように構成されることを含む、請求項1又は2に記載のシステム。
- 前記一又は複数の論理回路が前記リングオシレータ群を選択するように構成されることは、前記それぞれに対応する複数のカウンタからの前記カウンタ値を、カウンタ値の類似性に基づいてカウンタ値の一又は複数のクラスタにクラスタリングし、前記一又は複数のクラスタのうち、前記リングオシレータ群が装備する前記それぞれに対応するカウンタ群からの前記カウンタ値を含むクラスタを選択するように構成されることを更に含む、請求項1から3のいずれか一項に記載のシステム。
- 前記一又は複数の論理回路が前記リングオシレータ群の前記発振出力間の前記相関を特定するように構成されることは、前記それぞれに対応するカウンタ群からの前記カウンタ値の差を特定するように構成されることを含み、
前記一又は複数の論理回路が前記通知を生成するように構成されることは、前記それぞれに対応するカウンタ群からの前記カウンタ値の少なくとも既定の部分の間の前記差が既定の閾値差を下回り、前記相関が前記既定の閾値相関を上回ることを示すときに前記通知を生成するように構成されることを含む、請求項1から4のいずれか一項に記載のシステム。 - 前記一又は複数の論理回路が前記相関を特定するように構成されることは、
前記それぞれに対応するカウンタ群からの前記カウンタ値に基づいて、前記リングオシレータ群についてのビット値のシーケンスであって、前記シーケンスの各ビット値は、前記それぞれに対応するカウンタ群からの前記カウンタ値のペアにおける前記差が前記既定の閾値差を上回るか又は下回るかを示す、ビット値のシーケンスを生成し、且つ
前記相関を示すフィルタ値を生成するために前記シーケンスにフィルタをかけるように構成されることを含む、請求項5に記載のシステム。 - 前記一又は複数の論理回路が前記差を特定するように構成されることは、前記それぞれに対応するカウンタ群からの前記カウンタ値に対し、算術減算又は排他的論理和による演算を実施するように構成されることを含む、請求項5又は6に記載のシステム。
- 前記一又は複数の論理回路が前記リングオシレータ群を選択するように構成されることは、前記複数のリングオシレータから複数のリングオシレータ群を選択するように構成されることを含み、
前記一又は複数の論理回路が前記相関を特定するように構成されることは、前記複数のリングオシレータ群の発振出力間の相関を特定するように構成されることを含み、
前記一又は複数の論理回路が前記通知を生成するように構成されることは、前記相関のうちいずれかが前記既定の閾値相関を上回るときに前記通知を生成するように構成されることを含む、請求項1から7のいずれか一項に記載のシステム。 - 前記一又は複数の論理回路が前記通知を生成するように構成されることは、視覚的又は聴覚的な通知を生成するように、又は前記コンピュータシステムをシャットダウン若しくはリセットするように構成されることを含む、請求項1から8のいずれか一項に記載のシステム。
- 請求項1から9のいずれか一項に記載のシステムによって実行される、コンピュータシステムのセキュリティを提供するための方法であって、前記システムは、設計段階では同一であるものの製造段階では異なる発振周波数を有する複数のリングオシレータを備え、前記複数のリングオシレータは、それぞれに対応する複数のカウンタであって、前記複数のリングオシレータの発振出力のインパルスをカウントするように構成される複数のカウンタを装備し、前記方法は、
繰り返されるカウント期間にわたって、前記それぞれに対応する複数のカウンタを開始させ、且つ前記それぞれに対応する複数のカウンタを停止させることと、
前記複数のリングオシレータから、前記それぞれに対応する複数のカウンタのうち、それぞれに対応するカウンタ群を装備するリングオシレータ群を選択することと、
前記繰り返されるカウント期間にわたって、前記それぞれに対応するカウンタ群から得られるカウンタ値であって、前記リングオシレータ群のそれぞれのリングオシレータの発振周波数を示す前記カウンタ値に基づいて、前記リングオシレータ群の発振出力間の相関を特定することと、
前記相関が既定の閾値相関を上回るときに、前記リングオシレータ群、さらにそれにより前記複数のリングオシレータにおける干渉を示す通知を生成することとを含む、方法。 - 前記リングオシレータ群はリングオシレータのペアであり、前記リングオシレータ群を選択することは、前記複数のリングオシレータから前記リングオシレータのペアを選択することを含む、請求項10に記載の方法。
- 前記リングオシレータ群を選択することは、前記それぞれに対応する複数のカウンタからのカウンタ値をソートし、前記リングオシレータ群に装備される前記それぞれに対応するカウンタ群からの前記カウンタ値の類似性に基づいて前記リングオシレータ群を選択することを含む、請求項10又は11に記載の方法。
- 前記リングオシレータ群を選択することは、前記それぞれに対応する複数のカウンタからの前記カウンタ値を、カウンタ値の類似性に基づいてカウンタ値の一又は複数のクラスタにクラスタリングし、前記一又は複数のクラスタのうち、前記リングオシレータ群が装備する前記それぞれに対応するカウンタ群からの前記カウンタ値を含むクラスタを選択することを更に含む、請求項10から12のいずれか一項に記載の方法。
- 前記リングオシレータ群の前記発振出力間の前記相関を特定することは、前記それぞれに対応するカウンタ群からの前記カウンタ値の差を特定することを含み、
前記通知を生成することは、前記それぞれに対応するカウンタ群からの前記カウンタ値の少なくとも既定の部分の間の前記差が既定の閾値差を下回り、前記相関が前記既定の閾値相関を上回ることを示すときに前記通知を生成することを含む、請求項10から13のいずれか一項に記載の方法。 - 前記相関を特定することは、
前記それぞれに対応するカウンタ群からの前記カウンタ値に基づいて、前記リングオシレータ群についてのビット値のシーケンスであって、前記シーケンスの各ビット値は、前記それぞれに対応するカウンタ群からの前記カウンタ値のペアにおける前記差が前記既定の閾値差を上回るか又は下回るかを示す、ビット値のシーケンスを生成することと、
前記相関を示すフィルタ値を生成するために前記シーケンスにフィルタをかけることと
を含む、請求項14に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/853,188 US11068589B2 (en) | 2017-12-22 | 2017-12-22 | Interference detecting ring oscillators |
US15/853,188 | 2017-12-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019144536A true JP2019144536A (ja) | 2019-08-29 |
JP7222693B2 JP7222693B2 (ja) | 2023-02-15 |
Family
ID=64661066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018238561A Active JP7222693B2 (ja) | 2017-12-22 | 2018-12-20 | 干渉検出リングオシレータ |
Country Status (4)
Country | Link |
---|---|
US (1) | US11068589B2 (ja) |
EP (1) | EP3502869B1 (ja) |
JP (1) | JP7222693B2 (ja) |
CN (1) | CN110032896B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10778451B2 (en) * | 2018-07-30 | 2020-09-15 | United States Of America As Represented By The Secretary Of The Navy | Device and method for hardware timestamping with inherent security |
TWI783309B (zh) * | 2020-11-25 | 2022-11-11 | 瑞昱半導體股份有限公司 | 電路設計方法和相關電路 |
CN114333694B (zh) * | 2021-12-22 | 2023-05-26 | 视涯科技股份有限公司 | 信号检测方法及电路、温度传感器和硅基有机发光显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010527174A (ja) * | 2007-04-30 | 2010-08-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ディジタル・システムの信頼性を監視するシステム、およびその監視する方法 |
JP2010288142A (ja) * | 2009-06-12 | 2010-12-24 | Fujitsu Semiconductor Ltd | 遅延比較回路、遅延比較方法、遅延回路および半導体集積回路 |
JP2011151189A (ja) * | 2010-01-21 | 2011-08-04 | Renesas Electronics Corp | 半導体集積回路装置 |
JP2013046334A (ja) * | 2011-08-26 | 2013-03-04 | Meijo University | 情報セキュリティシステム,ホスト,デバイス,その制御方法及びそのプログラム |
JP2019012919A (ja) * | 2017-06-30 | 2019-01-24 | 富士通株式会社 | 衝突検出システムおよび衝突検出方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100584602B1 (ko) * | 2004-07-20 | 2006-05-30 | 삼성전자주식회사 | 화상형성장치의 환경 변화에 따른 링 오실레이터 설정장치및 방법 |
EP2081170A1 (en) | 2006-11-06 | 2009-07-22 | Panasonic Corporation | Information security apparatus |
US9201630B2 (en) * | 2012-02-10 | 2015-12-01 | Seagate Technology Llc | Random number generation using startup variances |
DE102013204272A1 (de) * | 2013-03-12 | 2014-09-18 | Robert Bosch Gmbh | Verfahren zum Erkennen einer Korrelation |
US9276584B2 (en) * | 2014-02-21 | 2016-03-01 | Vixs Systems Inc. | Compensated oscillator |
US9608602B2 (en) * | 2015-05-08 | 2017-03-28 | Qualcomm Incorporated | Uncertainty aware interconnect design to improve circuit performance and/or yield |
CN105262484B (zh) * | 2015-11-17 | 2018-04-24 | 中山大学 | 实现环形振荡器注入锁定的方法及其电路 |
US9762241B1 (en) | 2016-06-30 | 2017-09-12 | Intel Corporation | Physically unclonable function circuit including memory elements |
CN106209025B (zh) * | 2016-08-26 | 2023-05-23 | 哈尔滨工业大学(威海) | 具有工艺及温度补偿的环形振荡器 |
CN106919764B (zh) * | 2017-03-07 | 2020-03-17 | 合肥工业大学 | 基于fpga的环形振荡器物理不可克隆函数的可靠性检测方法 |
-
2017
- 2017-12-22 US US15/853,188 patent/US11068589B2/en active Active
-
2018
- 2018-12-04 EP EP18210280.6A patent/EP3502869B1/en active Active
- 2018-12-20 JP JP2018238561A patent/JP7222693B2/ja active Active
- 2018-12-21 CN CN201811577204.6A patent/CN110032896B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010527174A (ja) * | 2007-04-30 | 2010-08-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ディジタル・システムの信頼性を監視するシステム、およびその監視する方法 |
JP2010288142A (ja) * | 2009-06-12 | 2010-12-24 | Fujitsu Semiconductor Ltd | 遅延比較回路、遅延比較方法、遅延回路および半導体集積回路 |
JP2011151189A (ja) * | 2010-01-21 | 2011-08-04 | Renesas Electronics Corp | 半導体集積回路装置 |
JP2013046334A (ja) * | 2011-08-26 | 2013-03-04 | Meijo University | 情報セキュリティシステム,ホスト,デバイス,その制御方法及びそのプログラム |
JP2019012919A (ja) * | 2017-06-30 | 2019-01-24 | 富士通株式会社 | 衝突検出システムおよび衝突検出方法 |
Also Published As
Publication number | Publication date |
---|---|
US20190384908A1 (en) | 2019-12-19 |
JP7222693B2 (ja) | 2023-02-15 |
CN110032896B (zh) | 2023-06-09 |
EP3502869A1 (en) | 2019-06-26 |
US11068589B2 (en) | 2021-07-20 |
EP3502869B1 (en) | 2022-03-30 |
CN110032896A (zh) | 2019-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7222693B2 (ja) | 干渉検出リングオシレータ | |
US9846568B2 (en) | System and method for dynamic tuning feedback control for random number generator | |
US11405285B2 (en) | Cyber-physical system evaluation | |
US20160179472A1 (en) | Random number generation device and method for generating random number | |
CN103513955B (zh) | 用于产生随机数的方法和装置 | |
CN106030605B (zh) | 数字值处理装置及方法 | |
US11115202B2 (en) | Apparatus for generating secret information on basis of ring oscillator architecture and method of same | |
US9465585B2 (en) | Method for detecting a correlation | |
Balasch et al. | Design and testing methodologies for true random number generators towards industry certification | |
US11171793B2 (en) | Method and system for detecting an attack on a physically unclonable function (PUF) | |
EP3915034A1 (en) | Alert handling | |
CN109428721B (zh) | 用于确定物理不可克隆功能电路的健康状况的方法或装置 | |
US9612894B2 (en) | Detector for high frequency interrupts | |
Lee et al. | Implementing a phase detection ring oscillator PUF on FPGA | |
US10749510B2 (en) | Semiconductor device and control methods thereof | |
CN103514080B (zh) | 用于监控随机发生器的输出的方法 | |
WO2020136142A1 (en) | Device and method for testing a sequence generated by a random number generator | |
CN108875418A (zh) | Puf特征值的生成方法和具有puf的器件 | |
Fischer et al. | Random number generators for cryptography | |
TWI608381B (zh) | 加解密裝置及其功率分析防禦方法 | |
US11301091B2 (en) | Touch sensor circuit | |
WO2023055388A1 (en) | External crystal oscillator cycle duration and variation tracking | |
Lee et al. | Metastability-based feedback method for enhancing fpga-based trng | |
JP2017173068A (ja) | 試験回路 | |
Al Khas et al. | An Energy Efficient Run-Time Security Monitor for True Random Number Generators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7222693 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |