JP2019139524A - 設計支援方法、設計支援プログラム、および電子機器 - Google Patents

Abstract

【課題】 基板における配線間隔を調整する箇所を効率良く限定することでクロストークの影響を効果的に抑制する。【解決手段】 （ａ）基板上の配線の設計のための設計データ２２における設計対象信号が選択され、選択された設計対象信号の周波数が設計データ２２に基づいて特定され、（ｂ）設計データ２２に基づいて、基板の物理特性を示す基板条件に対応する、配線上のクロストークノイズの伝搬遅延時間が特定される。そして、（ｃ）上述の周波数に基づいて設計対象信号の信号レベル遷移間隔が特定され、（ｄ）クロストークノイズが伝搬する配線上のインピーダンス不整合箇所の位置および伝搬遅延時間に基づいて、クロストークを抑制すべき配線間隔調整箇所が特定され、（ｅ）配線間隔調整箇所における、設計対象信号が伝搬する配線とクロストークノイズが伝搬する配線との間隔が調整される。【選択図】 図１

Description

本発明は、設計支援方法、設計支援プログラム、および電子機器に関するものである。

近年、電子機器内では、高速な信号伝送（例えば、プロセッサーと主記憶装置との間の信号伝送）が要求される。高速な信号伝送では、基板上の隣接する信号配線間で発生するクロストークノイズの影響を受けやすい。配線間隔を拡げることで、クロストークノイズを抑制することができるが、すべての配線間隔を拡げると、基板が大きくなってしまい、現実的ではない。

あるレイアウト設計方法では、同時に信号レベルが遷移する配線については、配線間隔が広く設計されている（例えば特許文献１参照）。

特開２００６−２８５４４５号公報

しかしながら、ＤＤＲ−ＳＤＲＡＭ（Double-Data-Rate (Synchronous Dynamic Random Access Memory）といったメモリーの信号配線などのように、多くの配線において同時に信号レベルが遷移する場合に、上述のレイアウト設計方法を適用した場合、配線間隔を広くすべき箇所が多くなってしまい、現実的な設計が困難である。

本発明は、上記の問題に鑑みてなされたものであり、配線間隔を調整する箇所を効率良く限定することでクロストークの影響を効果的に抑制する設計支援方法および設計支援プログラム、並びに、その設計支援方法または設計支援プログラムで設計された電子機器を得ることを目的とする。

本発明に係る設計支援方法は、基板上の配線の設計のための設計データにおける設計対象信号を選択するステップと、選択した前記設計対象信号の周波数を前記設計データに基づいて特定するステップと、前記設計データに基づいて、前記基板の物理特性を示す基板条件に対応する、前記配線上のクロストークノイズの伝搬遅延時間を特定するステップと、前記周波数に基づいて前記設計対象信号の信号レベル遷移間隔を特定するステップと、クロストークノイズが伝搬する配線上のインピーダンス不整合箇所の位置および前記伝搬遅延時間に基づいて、クロストークを抑制すべき配線間隔調整箇所を特定するステップと、前記配線間隔調整箇所における、前記設計対象信号が伝搬する配線と前記クロストークノイズが伝搬する配線との間隔を調整するステップとを備える。

本発明に係る設計支援プログラムは、コンピューターに、基板上の配線の設計のための設計データにおける設計対象信号を選択するステップと、選択した前記設計対象信号の周波数を前記設計データに基づいて特定するステップと、前記設計データに基づいて、前記基板の物理特性を示す基板条件に対応する、前記配線上のクロストークノイズの伝搬遅延時間を特定するステップと、前記周波数に基づいて前記設計対象信号の信号レベル遷移間隔を特定するステップと、クロストークノイズが伝搬する配線上のインピーダンス不整合箇所の位置および前記伝搬遅延時間に基づいて、クロストークを抑制すべき配線間隔調整箇所を特定するステップと、前記配線間隔調整箇所における、前記設計対象信号が伝搬する配線と前記クロストークノイズが伝搬する配線との間隔を調整するステップとを実行させる。

本発明に係る電子機器は、上述の設計支援方法または上述の設計支援プログラムにより特定された前記配線間隔調整箇所における配線間隔が調整されている前記基板を備える。

本発明によれば、配線間隔を調整する箇所を効率良く限定することでクロストークの影響を効果的に抑制する設計支援方法および設計支援プログラム、並びに、その設計支援方法または設計支援プログラムで設計された電子機器が得られる。

本発明の上記又は他の目的、特徴および優位性は、添付の図面とともに以下の詳細な説明から更に明らかになる。

図１は、本発明の実施の形態に係る設計支援方法を実行する設計支援装置の構成を示すブロック図である。 図２は、配線上のクロストークノイズの伝搬について説明する図である。 図３は、本発明の実施の形態に係る設計支援方法について説明するフローチャートである。

以下、図に基づいて本発明の実施の形態を説明する。

図１は、本発明の実施の形態に係る設計支援方法を実行する設計支援装置の構成を示すブロック図である。

図１に示す設計支援装置１は、演算処理装置１１および記憶装置１２を備える。

演算処理装置１１は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などを備えるコンピューターであって、ＲＯＭや記憶装置１２に格納されているプログラムをＲＡＭにロードし、ＣＰＵで実行することで、各種処理部として動作する。

記憶装置１２は、不揮発性の記憶装置である。記憶装置１２には、設計支援プログラム２１および設計データ２２が格納されている。設計データ２２には、基板の物性情報（層構成、導電率、誘電率、配線インピーダンスなど）、配線レイアウト情報、配線上で伝搬される信号（設計対象信号、ここでは、矩形波）の特性（送信端位置、受信端位置、信号周波数など）などが含まれている。

演算処理装置１１は、設計支援プログラム２１を実行することで、信号周波数特定部３１、基板条件特定部３２、伝搬遅延時間特定部３３、配線間隔調整部３４、および制御部３５として動作する。

信号周波数特定部３１は、（ａ）基板上の配線の設計のための設計データ２２における設計対象信号を選択し、（ｂ）設計データ２２に基づいて、選択した設計対象信号の周波数Ｆを特定する。

基板条件特定部３２は、設計データ２２に基づいて、基板の物理特性を示す基板条件を特定する。

伝搬遅延時間特定部３３は、特定された基板条件に基づいて、配線上のクロストークノイズの伝搬遅延時間ｔｔを特定する。なお、伝搬遅延時間ｔｔは、単位長あたりの伝搬時間を示す。

配線間隔調整部３４は、（ａ）設計対象信号の周波数に基づいて設計対象信号の信号レベル遷移間隔ｔｄを特定し、（ｂ）設計データ２２に基づいて、クロストークノイズが伝搬する配線（つまり、所定範囲内で設計対象信号の配線に隣接する配線）上のインピーダンス不整合箇所（スルーホール、接続端子など）の位置を特定し、（ｃ）特定したインピーダンス不整合箇所の位置および上述の伝搬遅延時間ｔｔに基づいて、クロストークを抑制すべき配線間隔調整箇所を特定し、（ｄ）特定した配線間隔調整箇所における、設計対象信号が伝搬する配線とクロストークノイズが伝搬する配線との間隔を調整する。具体的には、その場合、配線間隔調整箇所の配線間隔が、配線上で、配線間隔調整箇所以外の箇所の配線間隔より（例えば所定割合だけ）拡げられる。

図２は、配線上のクロストークノイズの伝搬について説明する図である。

図２に示すように、配線１０１上の設計対象信号の信号レベル遷移のタイミングで、クロストークが発生すると、クロストーク発生位置から、逆方向のクロストークノイズと順方向のクロストークノイズが配線１０２上で伝搬されていく。

そして、逆方向のクロストークノイズが、インピーダンス不整合箇所で反射し、順方向へ伝搬されていく。反射したクロストークノイズがクロストーク発生位置に到達するまでに、逆方向のクロストークノイズは、距離２Ｌだけ伝搬され、その伝搬時間は、２×Ｌ×ｔｔとなる。

この伝搬時間が、信号レベル遷移間隔ｔｄの整数倍に一致すると、ある時点の順方向のクロストークノイズとその時点より過去の（信号レベル遷移のタイミングでの）逆方向のクロストークノイズとが同期するため、クロストークノイズのレベルが大きくなり、クロストークの影響が大きくなる。

そのため、配線間隔調整箇所は、当該配線間隔調整箇所でクロストークが発生した場合に、所定方向（図２における順方向）へ伝搬するクロストークノイズと、当該配線間隔調整箇所では発生し、所定方向とは反対方向（図２における逆方向）へ伝搬しインピーダンス不整合箇所で反射したクロストークノイズとが同期する箇所とされる。

つまり、クロストークの影響が大きくなるような箇所の配線間隔が調整される。例えば図２における破線で示すように、配線１０１，１０２の一方または両方を、上述の箇所で迂回させる。

また、この実施の形態では、上述の配線は、メモリー（ＤＤＲ−ＳＤＲＡＭなど）へのデータ転送またはメモリーからのデータ転送に使用される配線（例えば、プロセッサーと主記憶装置との間のデータ転送配線）であり、配線間隔調整箇所は、メモリーへのデータ転送またはメモリーからのデータ転送のデータレートに対応して特定される。例えば、所定の基板に対して、複数のデータレート（１８６６Ｍｂｐｓ、２１３３Ｍｂｐｓ、２４００Ｍｂｐｓ、２６６６Ｍｂｐｓ、２９３３Ｍｂｐｓ、および３２００Ｍｂｐｓ）にそれぞれ対応する、配線間隔調整箇所を示すＬ（ｎ）［ｍｍ］（３６．７×ｎ〜４０．０×ｎ、３２．１×ｎ〜３５．０×ｎ、２８．５×ｎ〜３１．１×ｎ、２５．７×ｎ〜２８．０×ｎ、２３．４×ｎ〜２５．４×ｎ、および２１．４×ｎ〜２３．３×ｎ）が、予めテーブルとして記憶装置１２などに記憶されており、配線間隔調整部３４は、データレートが指定されると、そのテーブルを参照することで、指定されたデータレートに対応する配線間隔調整箇所を示すＬ（ｎ）を特定する。

具体的には、配線間隔調整部３４は、式（１）に従って、信号レベル遷移間隔ｔｄを特定する。

ｔｄ＝１／（２×Ｆ） ・・・（１）

また、ここでは、配線間隔調整箇所の位置は、式（２）のように、インピーダンス不整合箇所の位置からの距離Ｌで示される。

Ｌ＝Ｌ（ｎ）＝ｎ×ｔｄ／（２×ｔｔ），（ｎ＝１，２，・・・） ・・・（２）

ただし、ｎは、１以上の整数である。

なお、基板物性の製造バラツキ（個体間のバラツキ、メーカー間のバラツキなど）に起因して、伝搬遅延時間ｔｔが、ｔｔ１〜ｔｔ２の範囲（ｔｔ２＞ｔｔ１）でばらつく場合には、配線間隔調整箇所の位置は、式（３）のように示される。ここで、基板物性の製造バラツキに起因する伝搬遅延時間ｔｔの下限値ｔｔ１と上限値ｔｔ２は、所定数の基板の実測値に基づいて設定される。

ｎ×ｔｄ／（２×ｔｔ２）≦Ｌ（ｎ）≦ｎ×ｔｄ／（２×ｔｔ１） ・・・（３）

例えば、ＤＤＲ４−２４００規格のメモリー配線の場合、信号周波数は、１２００ＭＨｚであるので、ｔｄ＝４１７［ｐｓ］となり、伝搬遅延時間ｔｔの下限ｔｔ１が６．７［ｐｓ］であり、上限ｔｔ２が７．３［ｐｓ］である場合、配線間隔調整箇所の位置は、式（４）を満たすＬ（ｎ）の範囲となる。

２８．５×ｎ≦Ｌ（ｎ）［ｍｍ］≦３１．１×ｎ ・・・（４）

また、制御部３５は、後述の設計支援処理の実行開始、終了などの制御を行う。

次に、上記設計支援装置の動作について説明する。図３は、本発明の実施の形態に係る設計支援方法について説明するフローチャートである。

既存の設計手法で設計データ２２が作成され記憶装置１２に格納された後、以下の処理が実行される。あるいは、既存の設計手法で設計データ２２が作成される際に、配線レイアウトを決定するための配線ルールの一部を規定するために以下の処理が実行される。

まず、信号周波数特定部３１は、設計データ２２を読み出し参照して、基板上の配線の設計のための設計データ２２における設計対象信号を選択する（ステップＳ１）。

次に、制御部３５は、設計データ２２を読み出し参照して、選択された設計対象信号の配線に隣接する配線（つまり、クロストークノイズが伝搬される配線）を特定し、特定した配線（送信端から受信端までの配線）にインピーダンス不整合箇所が存在するか否かを判定する（ステップＳ２）。

特定した配線にインピーダンス不整合箇所が存在する場合、信号周波数特定部３１は、設計データ２２に基づいて、選択した設計対象信号の周波数Ｆを特定する（ステップＳ３）。

さらに、基板条件特定部３２は、設計データ２２を読み出し、設計データ２２に基づいて基板条件を特定し（ステップＳ４）、伝搬遅延時間特定部３３は、特定された基板条件に基づいて、配線上のクロストークノイズの伝搬遅延時間ｔｔを特定する（ステップＳ５）。

なお、基板条件として、伝搬遅延時間ｔｔ（あるいはその範囲ｔｔ１〜ｔｔ２）を設計データ２２に含めておき、伝搬遅延時間特定部３３は、設計データ２２を読み出し参照して、伝搬遅延時間ｔｔを特定するようにしてもよい。

そして、配線間隔調整部３４は、設計対象信号の周波数Ｆに基づいて設計対象信号の信号レベル遷移間隔ｔｄを特定し（ステップＳ６）、（ｂ）設計データ２２に基づいて、上述のインピーダンス不整合箇所の位置を特定し、特定したインピーダンス不整合箇所の位置および上述の伝搬遅延時間ｔｔに基づいて、クロストークを抑制すべき配線間隔調整箇所（つまり、インピーダンス不整合箇所からの距離Ｌ（ｎ））を特定する（ステップＳ７）。

制御部３５は、設計データ２２に基づいて、インピーダンス不整合箇所から受信側までの距離Ｌｏを特定し、Ｌ（ｎ）の最小値（つまり、Ｌ（１））がＬｏより大きいか否かを判定する（つまり、配線間隔調整箇所が配線上に存在するか否かを判定する）（ステップＳ８）。

Ｌ（１）がＬｏ以下である場合には、配線間隔調整部３４は、Ｌｏ以下であるＬ（ｎ）のｎの範囲を特定し、特定したｎの範囲に対応する、少なくとも１つの配線間隔調整箇所の配線間隔を限定的に調整する（ステップＳ９）。

このようにして、選択された設計対象信号について配線間隔が調整される。

そして、制御部３５は、設計データ２２におけるすべての設計対象信号が選択されたか否かを判定し（ステップＳ１０）、すべての設計対象信号が選択されたと判定した場合には、当該処理を終了し、そうではない場合には、ステップＳ１に戻り、次の設計対象信号が選択され、同様の処理が実行される。

その後、このようにして、当該設計支援方法により特定された配線間隔調整箇所における配線間隔が調整された配線レイアウトを有する基板が製造され電子機器に実装される。

以上のように、上記実施の形態によれば、（ａ）基板上の配線の設計のための設計データ２２における設計対象信号が選択され、選択された設計対象信号の周波数が設計データ２２に基づいて特定され、（ｂ）設計データ２２に基づいて、基板の物理特性を示す基板条件に対応する、配線上のクロストークノイズの伝搬遅延時間が特定される。そして、（ｃ）上述の周波数に基づいて設計対象信号の信号レベル遷移間隔が特定され、（ｄ）クロストークノイズが伝搬する配線上のインピーダンス不整合箇所の位置および伝搬遅延時間に基づいて、クロストークを抑制すべき配線間隔調整箇所が特定され、（ｅ）配線間隔調整箇所における、設計対象信号が伝搬する配線とクロストークノイズが伝搬する配線との間隔が調整される。

これにより、特定された配線間隔調整箇所の配線間隔が限定的に調整されるため、配線間隔の調整に起因する基板の大面積化を抑制しつつ、クロストークの影響が効果的に抑制される。

なお、上述の実施の形態に対する様々な変更および修正については、当業者には明らかである。そのような変更および修正は、その主題の趣旨および範囲から離れることなく、かつ、意図された利点を弱めることなく行われてもよい。つまり、そのような変更および修正が請求の範囲に含まれることを意図している。

本発明は、例えば、電子機器に実装される基板上の配線レイアウトの設計支援に適用可能である。

１１ 演算処理装置（コンピューターの一例）
２１ 設計支援プログラム
２２ 設計データ
１０１，１０２ 配線

Claims (5)

1. 基板上の配線の設計のための設計データにおける設計対象信号を選択するステップと、
   選択した前記設計対象信号の周波数を前記設計データに基づいて特定するステップと、
   前記設計データに基づいて、前記基板の物理特性を示す基板条件に対応する、前記配線上のクロストークノイズの伝搬遅延時間を特定するステップと、
   前記周波数に基づいて前記設計対象信号の信号レベル遷移間隔を特定するステップと、
   クロストークノイズが伝搬する配線上のインピーダンス不整合箇所の位置および前記伝搬遅延時間に基づいて、クロストークを抑制すべき配線間隔調整箇所を特定するステップと、
   前記配線間隔調整箇所における、前記設計対象信号が伝搬する配線と前記クロストークノイズが伝搬する配線との間隔を調整するステップと、
   を備えることを特徴とする設計支援方法。
2. 前記配線間隔調整箇所は、当該配線間隔調整箇所でクロストークが発生した場合に、所定方向へ伝搬するクロストークノイズと、当該配線間隔調整箇所で発生し前記所定方向とは反対方向へ伝搬し前記インピーダンス不整合箇所で反射したクロストークノイズとが同期する箇所であることを特徴とする請求項１記載の設計支援方法。
3. 前記配線は、メモリーへのデータ転送または前記メモリーからのデータ転送に使用される配線であり、
   前記メモリーへのデータ転送または前記メモリーからのデータ転送のデータレートに対応して、前記配線間隔調整箇所を特定することを特徴とする請求項１または請求項２記載の設計支援方法。
4. コンピューターに、
   基板上の配線の設計のための設計データにおける設計対象信号を選択するステップと、
   選択した前記設計対象信号の周波数を前記設計データに基づいて特定するステップと、
   前記設計データに基づいて、前記基板の物理特性を示す基板条件に対応する、前記配線上のクロストークノイズの伝搬遅延時間を特定するステップと、
   前記周波数に基づいて前記設計対象信号の信号レベル遷移間隔を特定するステップと、
   クロストークノイズが伝搬する配線上のインピーダンス不整合箇所の位置および前記伝搬遅延時間に基づいて、クロストークを抑制すべき配線間隔調整箇所を特定するステップと、
   前記配線間隔調整箇所における、前記設計対象信号が伝搬する配線と前記クロストークノイズが伝搬する配線との間隔を調整するステップと、
   を実行させることを特徴とする設計支援プログラム。
5. 請求項１から請求項３のうちのいずれか１項記載の設計支援方法により特定された前記配線間隔調整箇所における配線間隔が調整されている前記基板を備えることを特徴とする電子機器。

Images