JP2019139232A - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP2019139232A
JP2019139232A JP2019022557A JP2019022557A JP2019139232A JP 2019139232 A JP2019139232 A JP 2019139232A JP 2019022557 A JP2019022557 A JP 2019022557A JP 2019022557 A JP2019022557 A JP 2019022557A JP 2019139232 A JP2019139232 A JP 2019139232A
Authority
JP
Japan
Prior art keywords
hole
filling member
disposed
display device
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019022557A
Other languages
English (en)
Other versions
JP7271212B2 (ja
Inventor
宇 ヨン 成
Wooyong Sung
宇 ヨン 成
秀 燕 金
Soo Youn Kim
秀 燕 金
勝 勳 金
Sooyoun Kim
勝 勳 金
政 漢 徐
Junghan Seo
政 漢 徐
昇 好 尹
Seungho Yoon
昇 好 尹
亨 燮 李
Hyoung Sub Lee
亨 燮 李
文 源 張
Moonwon Chang
文 源 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2019139232A publication Critical patent/JP2019139232A/ja
Priority to JP2023072394A priority Critical patent/JP2023095905A/ja
Application granted granted Critical
Publication of JP7271212B2 publication Critical patent/JP7271212B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G02B5/3025—Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Mounting And Adjusting Of Optical Elements (AREA)

Abstract

【課題】貫通ホールを有する表示パネルの信頼性（耐衝撃性）を向上させる表示装置及びその製造方法を提供する。【解決手段】少なくとも１個のレンズを含むカメラモジュールと、平面上でカメラモジュールと重畳する貫通ホール１００１を有する表示パネルと、表示パネル上に配置されたウィンドウガラスと、貫通ホール１００１に充填され、カメラモジュールとウィンドウガラスとそれぞれ対向する充填部材１００３とを含み、充填部材１００３の一端部とレンズ間の屈折率差は０．７以下であり、充填部材１００３の他端部とウィンドウガラス間の屈折率差は０．５以下である。【選択図】図１４

Description

本発明は表示装置及びその製造方法に係り、より詳しくは、貫通ホールを有する表示パネルの信頼性（耐衝撃性）を向上させる表示装置及びその製造方法に関する。
平面表示装置は陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の欠点である重さと専有体積を減らす利点を有する。このような平面表示装置としては、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ：ＦＥＤ）、プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：ＰＤＰ）及び有機発光ディスプレイ装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）などがある。
平面表示装置のうち有機発光ディスプレイ装置は電子と正孔の再結合によって光を発生する有機発光ダイオードを用いて映像を表示する。
特開２０１４−０１０２８７号公報
本発明は貫通ホールを有する表示パネルの信頼性（耐衝撃性）を向上させる表示装置及びその製造方法を提供することにその目的がある。
前述の目的を達成するための本発明による表示装置は、貫通ホールを有する表示パネルと、前記表示パネル上に配置されたウィンドウガラスと、前記貫通ホールに充填され、前記ウィンドウガラスに対向する充填部材と、を含み、前記貫通ホールは少なくとも１個のレンズを含むカメラモジュールと重畳し、前記充填部材は前記カメラモジュールに対向し、前記充填部材の一端部と前記レンズ間の屈折率差は０．７以下であり、前記充填部材の他端部と前記ウィンドウガラス間の屈折率差は０．５以下である。
また、前記のような目的を達成するための本発明による表示装置は、貫通ホールを有する表示パネルと、前記表示パネル上に配置されたウィンドウガラスと、前記貫通ホールに充填され、前記ウィンドウガラスに対向する充填部材と、を含み、前記貫通ホールは少なくとも１個のレンズを含むカメラモジュールと重畳し、前記充填部材は前記レンズと接触する。
また、前記のような目的を達成するための本発明による表示装置の製造方法は、表示パネルを形成する段階と、前記表示パネルを貫通し、平面上でカメラモジュールと重畳する貫通ホールを形成する段階と、前記貫通ホールが形成された表示パネル上にウィンドウガラスを配置する段階と、前記形成された貫通ホールに充填部材を充填する段階と、を含み、前記貫通ホールに充填された前記充填部材は前記カメラモジュールと前記ウィンドウガラスとそれぞれ対向し、前記充填部材の一端部と前記カメラモジュールのレンズ間の屈折率差は０．７以下であり、前記充填部材の他端部と前記ウィンドウガラス間の屈折率差は０．５以下である。
また、前記のような目的を達成するための本発明による表示装置の製造方法は、表示パネルを形成する段階と、前記表示パネルを貫通し、平面上でカメラモジュールと重畳する貫通ホールを形成する段階と、前記貫通ホールが形成された表示パネル上にウィンドウガラスを配置する段階と、前記形成された貫通ホールに充填部材を充填する段階と、前記貫通ホールに充填された充填部材と前記カメラモジュールのレンズを接触させる段階と、を含み、前記貫通ホールに充填された充填部材は前記カメラモジュールと前記ウィンドウガラスとそれぞれ対向する。
本発明による表示装置及びその製造方法は次のような効果を提供する。
本発明の表示装置によれば、表示パネルに形成された貫通ホールの内部に充填部材を充填する。したがって、貫通ホールを有する表示パネルの信頼性（耐衝撃性）を向上できる。
充填部材によって、充填部材の一端部とカメラモジュールのレンズ間の屈折率差、そして充填部材の他端部と前記ウィンドウガラス間の屈折率差を低下させる。したがって、カメラモジュールのレンズに入射する光の歪曲を改善し、ひいては透過率及び視認性を向上できる。
充填部材とカメラモジュールのレンズが接触する。したがって、充填部材とカメラモジュールのレンズ間にエアギャップ（ａｉｒ ｇａｐ）が存在しなくなり、エアギャップの存在による追加的なインデックスマッチングなしにカメラモジュールのレンズに入射する光の歪曲を改善できる。
充填部材が基板（又は画素回路部）の溝（又はホール）に充填される。したがって、貫通ホール周辺の密封部と基板間の結合力を向上できる。
（ａ）は本発明の一実施例による表示装置のブロック構成図、（ｂ）は本発明の一実施例による表示装置とカメラモジュールを示したブロック構成図である。 本発明の一実施例による表示モジュールの平面図である。 図２に示したいずれか１個の画素に対する等価回路を示した図である。 図２に示したいずれか１個の画素及びこれに連結されたラインを含む表示装置の詳細平面図である。 図４の構成要素の一部のみを別に示した図である。 図４の構成要素の一部のみを別に示した図である。 図４の構成要素の一部のみを別に示した図である。 図４の構成要素の一部のみを別に示した図である。 図４の構成要素の一部のみを別に示した図である。 図４の構成要素の一部のみを別に示した図である。 図４の構成要素の一部のみを別に示した図である。 図４のＩ−Ｉ’線に沿った断面図である。 図２のＡ部の拡大図である。 図１３のＩ−Ｉ’線に沿った断面図である。 本発明の表示装置の製造方法を説明するための工程断面図である。 本発明の表示装置の製造方法を説明するための工程断面図である。 本発明の表示装置の製造方法を説明するための工程断面図である。 本発明の表示装置の製造方法を説明するための工程断面図である。 本発明の一実施例による表示装置において充填部材とカメラモジュールのレンズ間にエアギャップが存在する場合、レンズに入射する光の透過率を示すグラフである。 本発明の一実施例による表示装置において充填部材とカメラモジュールのレンズ間にエアギャップが存在しない場合、レンズに入射する光の透過率を示すグラフである。
本発明の利点及び特徴、そしてそれらを達成する方法は添付図面に基づいて詳細に後述する実施例を参照すれば明らかになるであろう。しかし、本発明は以下に開示する実施例に限定されるものではなく、異なる多様な形態に具現できる。ただ、本実施例は本発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供するものであり、本発明は請求範囲の範疇によって定義されるだけである。したがって、いくつかの実施例において、よく知られた工程段階、よく知られた素子構造及びよく知られた技術は本発明があいまいに解釈されることを避けるために具体的に説明しない。明細書全般にわたって同じ参照符号は同一構成要素を指す。
図面において、多くの層及び領域を明確に表現するために厚さを拡大して示した。明細書全般にわたって類似の部分には同じ図面符号を付けた。層、膜、領域、板などの部分が他の部分‘‘上に’’あると言うとき、これは他の部分の‘‘直上に’’ある場合だけではなく、その中間にさらに他の部分がある場合も含む。反対に、ある部分が他の部分‘‘直上に’’あると言うときには中間に他の部分がないことを意味する。また、層、膜、領域、板などの部分が他の部分‘‘の下に’’あると言うとき、これは他の部分の‘‘直下に’’ある場合だけではなく、その中間にさらに他の部分がある場合も含む。反対に、ある部分が他の部分の‘‘直下に’’あると言うときには中間に他の部分がないことを意味する。
空間的に相対的な用語である‘‘下（ｂｅｌｏｗ）’’、 ‘‘下（ｂｅｎｅａｔｈ）’’、‘‘下部（ｌｏｗｅｒ）’’、 ‘‘上（ａｂｏｖｅ）’’、‘‘上部（ｕｐｐｅｒ）’’などは、図面に示しているように、１個の素子又は構成要素と他の素子又は構成要素との相関関係を容易に記述するために使用する。空間的に相対的な用語は、図面に示している方向に加え、使用時又は動作時の素子の互いに異なる方向を含む用語と理解しなければならない。例えば、図面に示しれている素子を覆す場合は、他の素子の‘‘下（ｂｅｌｏｗ）’’又は‘‘下（ｂｅｎｅａｔｈ）’’に配置されていると記述された素子は、他の素子の‘‘上（ａｂｏｖｅ）’’に置かれる。したがって、例示的な用語である‘‘下’’は、下と上の方向のいずれも含む。素子は、他の方向にも配向され、よって空間的に相対的な用語は配向によって解釈されるべきである。
本明細書において、ある部分が他の部分と連結されていると言うとき、これは直接的に連結されている場合だけではなく、その中間に他の素子を介して電気的に連結されている場合も含む。また、ある部分がある構成要素を含むというとき、これは、特に反対の記載がない限り、他の構成要素を排除するものではなくて他の構成要素をさらに含むことができることを意味する。
本明細書において、第１、第２、第３などの用語は多様な構成要素を説明するのに使用するが、このような構成要素は前記用語に限定されるものではない。前記用語は一構成要素を他の構成要素と区別する目的で使用する。例えば、本発明の権利範囲から逸脱しない範疇内で、第１構成要素を第２又は第３構成要素などと名付けることができ、同様に第２又は第３構成要素も取り替えて名付けることができる。
他の定義がない限り、本明細書で使う全ての用語（技術的及び科学的用語を含む）は本発明が属する技術分野で通常の知識を有する者に共通して理解可能な意味である。また、一般的に使われる辞書に定義されている用語は、特に定義しない限り、理想的に又は過度に解釈されてはいけない。
以下、図１乃至図２０に基づいて本発明による表示装置及びその製造方法を詳細に説明する。
図１（ａ）は本発明の一実施例による表示装置のブロック構成図、図１（ｂ）は本発明の一実施例による表示装置とカメラモジュールを示したブロック構成図である。
本発明の表示装置は、図１（ａ）に示したように、表示モジュール１０００、ウィンドウガラス１０１０、及び充填部材１００３を含む。
表示モジュール１０００は、貫通ホール１００１を有する表示パネルを含む。表示モジュール１０００の詳細構成についての具体的な説明は後述する。
ウィンドウガラス１０１０は表示モジュール１０００上に配置され、透明なガラス素材からなり、表示モジュール１０００から生成される映像を透過させる。
充填部材１００３は透明な物質からなり、表示モジュール１０００を貫通する貫通ホール１００１に充填され、ウィンドウガラス１０１０に対向する。
図１（ｂ）に示したように、貫通ホール１００１は平面上で少なくとも１個のレンズを含むカメラモジュール１０２０と重畳し、充填部材１００３はカメラモジュール１０２０に対向する。
カメラモジュール１０２０は少なくとも１個のレンズを含み、レンズを介して入力される光を受信することによってイメージが入力される。カメラモジュール１０２０は、貫通ホール１００１を介して光を受信する。
一実施例において、充填部材１００３はカメラモジュール１０２０のレンズと接触する。以下、本発明は充填部材１００３がカメラモジュール１０２０のレンズと接触する場合を基にして説明する。
充填部材１００３は１．２乃至２．０の屈折率を有する。例えば、カメラモジュール１０２０の屈折率は約１．７、ウィンドウガラス１０１０は約１．５である。好ましくは、充填部材１００３は、ウィンドウガラス１０１０の屈折率とカメラモジュール１０２０のレンズの屈折率の間の屈折率を有する。これにより、充填部材１００３の一端部とカメラモジュール１０２０のレンズ間の屈折率差、そして充填部材１００３の他端部とウィンドウガラス１０１０間の屈折率差を低下させることで、カメラモジュール１０２０のレンズに入射する光の歪曲を改善する。
充填部材１００３は有機物質からなる。例えば、有機物質はアクリルシリコン系有機物質であってもよい。
充填部材１００３の一端部とカメラモジュール１０２０のレンズ間の屈折率差は０．７以下、充填部材１００３の他端部とウィンドウガラス１０１０間の屈折率差は０．５以下であり得る。
充填部材１００３は、順次積層された第１無機物質、有機物質、及び第２無機物質からなる。この場合、第１無機物質はカメラモジュール１０２０に対向し、第２無機物質はウィンドウガラス１０１０に対向する。例えば、第１無機物質及び第２無機物質は、窒化珪素（ＳｉＮｘ）、酸化珪素（ＳｉＯ２）、酸窒化珪素（ＳｉＯｘＮｙ）の少なくとも１種であってもよい。有機物質はアクリルシリコン系有機物質であってもよい。
第１無機物質とカメラモジュール１０２０のレンズ間の屈折率差は０．７以下、第２無機物質とウィンドウガラス１０１０間の屈折率差は０．５以下であり得る。
このように、充填部材１００３がカメラモジュール１０２０のレンズと接触する場合、充填部材１００３とカメラモジュール１０２０のレンズの間にエアギャップ（ａｉｒ ｇａｐ）が存在しなくなるので、エアギャップが存在することによる追加的なインデックスマッチングが要求されない。言い換えれば、充填部材１００３の一端部と空気間の屈折率差、そして空気とカメラモジュール１０２０のレンズ間の屈折率差を低下させるための屈折率調整が要求されない。
他の実施例によって、充填部材１００３はカメラモジュール１０２０のレンズと接触しないこともある。この場合、エアギャップが存在することによる追加的なインデックスマッチングが要求される。言い換えれば、充填部材１００３の一端部と空気間の屈折率差、そして空気とカメラモジュール１０２０のレンズ間の屈折率差を低下させるための屈折率調整が要求される。
本発明の表示装置は、表示モジュール１０００とウィンドウガラス１０１０の間に配置される透明な接着部１０３０をさらに含む。この場合、貫通ホール１００１は表示モジュール１０００と接着部１０３０の両者を貫通する。
接着部１０３０は表示モジュール１０００とウィンドウガラス１０１０を接着し、例えばＯＣＡ（Ｏｐｔｉｃａｌｌｙ Ｃｌｅａｒ Ａｄｈｅｓｉｖｅ）、ＯＣＲ（Ｏｐｔｉｃａｌｌｙ Ｃｌｅａｒ Ｒｅｓｉｎ）などから具現される。
図２は本発明の一実施例による表示モジュールの平面図である。
本発明の表示モジュール１０００は、図２に示したように、表示パネル１００２、スキャンドライバー１０２、発光制御ドライバー１０３、データドライバー１０４及び電源供給部１０５を含む。
表示パネル１００２は、基板、基板上に配置されるｉ＋２個のスキャンラインＳＬ０乃至ＳＬｉ＋１、ｋ個の発光制御ラインＥＬ１乃至ＥＬｋ、ｊ個のデータラインＤＬ１乃至ＤＬｊ、及びｉｘｊ個の画素ＰＸを含む。ここで、ｉ、ｊ及びｋはそれぞれ１より大きな自然数である。スキャンドライバー１０２、発光制御ドライバー１０３及びデータドライバー１０４は表示パネル１００２上に配置される。
表示パネル１００２は、表示領域１００２ａ及び非表示領域１００２ｂを含む。表示領域１００２ａは実質的な映像を表示する画素を含む領域を意味し、非表示領域１００２ｂは表示領域１００２ａを除いた残りの領域を意味する。
表示パネル１００２は、非表示領域１００２ｂに配置され、表示パネル１００２を貫通する貫通ホール１００１を有する。貫通ホール１００１は平面上でカメラモジュール１０２０と重畳し、その内部は充填部材１００３で充填される。表示パネル１００２を貫通する貫通ホール１００１についての具体的な説明は後述する。
複数の画素ＰＸは表示パネル１００２の表示領域１００２ａに配置される。
ｉ＋２個のスキャンラインＳＬ０乃至ＳＬｉ＋１、ｋ個の発光制御ラインＥＬ１乃至ＥＬｋ、ｊ個のデータラインＤＬ１乃至ＤＬｊは表示パネル１００２の表示領域１００２ａに配置される。ここで、ｉ＋２個のスキャンラインＳＬ０乃至ＳＬｉ＋１は非表示領域１００２ｂに伸びてスキャンドライバー１０２に連結され、ｋ個の発光制御ラインＥＬ１乃至ＥＬｋは非表示領域１００２ｂに伸びて発光制御ドライバー１０３に連結され、そしてｊ個のデータラインＤＬ１乃至ＤＬｊは非表示領域１００２ｂに伸びてデータドライバー１０４に連結される。
スキャンドライバー１０２及び発光制御ドライバー１０３は画素ＰＸと同じ工程で表示パネル１００２の基板上に形成される。例えば、スキャンドライバー１０２のスイッチング素子、発光制御ドライバー１０３のスイッチング素子及び画素ＰＸのスイッチング素子はフォトリソグラフィー（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）工程で基板上に形成される。
発光制御ドライバー１０３はスキャンドライバー１０２に内蔵される場合がある。例えば、スキャンドライバー１０２は発光制御ドライバー１０３の機能をさらに遂行する。このような場合、スキャンラインＳＬ０乃至ＳＬｉ＋１及び発光制御ラインＥＬ１乃至ＥＬｋはスキャンドライバー１０２によって一緒に駆動される。
データドライバー１０４はチップ（ｃｈｉｐ）状に製造される。データドライバー１０４は表示パネル１００２の基板上にチップボンディング方式で付着される。一方、データドライバー１０４は、表示パネル１００２の基板の代わりに、別途のプリント基板（図示せず）に配置されることができる。このような場合、データラインＤＬ１乃至ＤＬｊはそのプリント基板を介してデータドライバー１０４に連結される。
一方、スキャンドライバー１０２及び発光制御ドライバー１０３はそれぞれチップ状に製造される。チップ状のスキャンドライバー１０２は表示パネル１００２の非表示領域１００２ｂ又は別途のプリント基板（図示せず）に配置される。チップ状の発光制御ドライバー１０３は表示パネル１００２の非表示領域１００２ｂ又は別途のプリント基板（図示せず）に配置される。
スキャンラインＳＬ０乃至ＳＬｉ＋１はＹ軸方向に配列され、各スキャンラインＳＬ０乃至ＳＬｉ＋１はＸ軸方向に伸びる。発光制御ラインＥＬ１乃至ＥＬｋはＹ軸方向に配列され、各発光制御ラインＥＬ１乃至ＥＬｋはＸ軸方向に伸びる。データラインＤＬ１乃至ＤＬｊはＸ軸方向に配列され、各データラインＤＬ１乃至ＤＬｊはＹ軸方向に伸びる。
前述したスキャンラインＳＬ０乃至ＳＬｉ＋１のうちデータドライバー１０４に一番近くに配置されたスキャンラインＳＬ０は第１ダミースキャンラインＳＬ０と定義され、データドライバー１０４から一番遠くに配置されたスキャンラインＳＬｉ＋１は第２ダミースキャンラインＳＬｉ＋１と定義される。そして、第１ダミースキャンラインＳＬ０と第２ダミースキャンラインＳＬｉ＋１間のスキャンラインＳＬ１乃至ＳＬｉはデータドライバー１０４の近くに配置されたスキャンラインから順に第１乃至第ｉスキャンラインＳＬ１乃至ＳＬｉと定義される。
スキャンドライバー１０２は、タイミングコントローラー（図示せず）から提供されたスキャン制御信号によってスキャン信号を生成し、生成されたスキャン信号を複数のスキャンラインＳＬ０乃至ＳＬｉ＋１に順次供給する。スキャンドライバー１０２は第１乃至第ｉスキャン信号、第１ダミースキャン信号及び第２ダミースキャン信号を出力する。スキャンドライバー１０２から出力された第１乃至第ｉスキャン信号は第１乃至第ｉスキャンラインＳＬ１乃至ＳＬｉにそれぞれ供給される。例えば、第ｎスキャン信号は第ｎスキャンラインＳＬｎに供給される。ここで、ｎは１より大きいか同じでｉより小さいか同じ自然数である。そして、スキャンドライバー１０２から出力された第１ダミースキャン信号は第１ダミースキャンラインＳＬ０に供給され、スキャンドライバー１０２から出力された第２ダミースキャン信号は第２ダミースキャンラインＳＬｉ＋１に供給される。
１フレーム期間の間、スキャンドライバー１０２は第１乃至第ｉスキャン信号を第１スキャン信号から順次出力する。ここで、スキャンドライバー１０２は第１ダミースキャン信号を第１スキャン信号に先立って出力し、第２ダミースキャン信号を第ｉスキャン信号より遅く出力する。言い換えれば、スキャンドライバー１０２は第１ダミースキャン信号を１フレーム期間の間で一番先に出力し、第２ダミースキャン信号を１フレーム期間の間で一番遅く出力する。これにより、１フレーム期間の間、ダミースキャンラインＳＬ０、ＳＬｉ＋１を含む全てのスキャンラインＳＬ０乃至ＳＬｉ＋１は第１ダミースキャンラインＳＬ０から順次駆動される。
発光制御ドライバー１０３は、タイミングコントローラー（図示せず）から提供された制御信号によって発光制御信号を生成し、生成された発光制御信号を複数の発光制御ラインＥＬ１乃至ＥＬｋに順次供給する。発光制御ドライバー１０３は第１乃至第ｋ発光制御信号を出力する。発光制御ドライバー１０３から出力された第１乃至第ｋ発光制御信号は第１乃至第ｋ発光制御ラインにそれぞれ供給される。例えば、第ｍ発光制御信号は第ｍ発光制御ラインに供給される。ここで、ｍは１より大きいか同じであってもよく、ｋより小さいか同じ自然数である。１フレーム期間の間、発光制御ドライバー１０３は第１乃至第ｋ発光制御信号を第１発光制御信号から順次出力する。これにより、１フレーム期間の間、全ての発光制御ラインＥＬ１乃至ＥＬｋは第１発光制御ライン（ＥＬ１）から順次駆動される。
データドライバー１０４は第１乃至第ｊデータラインＤＬ１乃至ＤＬｊにそれぞれ第１乃至第ｊデータ電圧を供給する。例えば、データドライバー１０４はタイミングコントローラー（図示せず）から映像データ信号及びデータ制御信号を供給される。そして、データドライバー１０４はデータ制御信号によって映像データ信号をサンプリングした後、水平期間ごとに１水平ラインに相当するサンプリング映像データ信号を順次ラッチし、ラッチされた映像データ信号をデータラインＤＬ１乃至ＤＬｊに同時に供給する。
画素ＰＸはマトリックス（ｍａｔｒｉｘ）状に表示パネル１００２の表示領域１００２ａ上に配置される。画素ＰＸは相異なる色相の光を放出する。例えば、図２の画素ＰＸのうち記号‘‘Ｒ’’で指示した画素は赤色光を放出する赤色画素、記号‘‘Ｇ’’で指示した画素は緑色光を放出する緑色画素、そして記号‘‘Ｂ’’で指示した画素は青色光を放出する青色画素である。
一方、図示していないが、本発明の表示モジュールは、白色光を放出する少なくとも１個の白色画素をさらに含むことができる。白色画素は表示パネル１００２の表示領域１００２ａ上に配置される。
１個の画素は少なくとも１個のスキャンラインに連結される。例えば、図２に示したように、第１データラインＤＬ１に連結された複数の画素ＰＸのうちデータドライバー１０４に一番近くに配置された青色画素は相異なる出力タイミングのスキャン信号を供給される３個のスキャンライン、すなわち第１ダミースキャンラインＳＬ０、第１スキャンラインＳＬ１及び第２スキャンラインＳＬ２に接続される。他の例として、第２データラインＤＬ２に連結された複数の画素ＰＸのうちデータドライバー１０４から３番目に離れて配置された緑色画素は相異なる出力タイミングのスキャン信号を供給される３個のスキャンライン、すなわち第４スキャンラインＳＬ４、第５スキャンラインＳＬ５及び第６スキャンラインＳＬ６に接続される。
同じデータラインに共通して接続され、互いに隣接して配置された画素は少なくとも１個のスキャンラインに共通して接続される。言い換えれば、同じデータラインに連結された画素のうちＹ軸方向に互いに隣接した２個の画素は少なくとも１個のスキャンラインを共有する。例えば、第２データラインＤＬ２に連結され、データドライバー１０４に一番近くに配置された緑色画素（以下、第１緑色画素）と、第２データラインＤＬ２に連結され、データドライバー１０４から２番目に離れた緑色画素（以下、第２緑色画素）は互いに隣接して配置されるので、第１緑色画素と第２緑色画素は第２スキャンラインＳＬ２に共通して接続される。他の例として、第２データラインＤＬ２に連結され、データドライバー１０４から３番目に離れた緑色画素を第３緑色画素と定義するとき、第３緑色画素と前述した第２緑色画素は第４スキャンラインＳＬ４に共通して接続される。
同じデータラインに共通して接続された画素は少なくとも１個の相異なるスキャンラインに独立的に接続される。例えば、前述した第１緑色画素は第１スキャンラインＳＬ１に独立的に接続され、前述した第２緑色画素は第３スキャンラインＳＬ３に独立的に接続され、そして前述した第３緑色画素は第５スキャンラインＳＬ５に独立的に接続される。
このように、同じデータラインに接続された画素はそれぞれ少なくとも１個のスキャンラインに独立的に接続される。少なくとも２個の画素（例えば、第１画素ＰＸ１及び第２画素ＰＸ２）が相異なるスキャンラインに連結されるという意味は、第１画素ＰＸ１に連結されたスキャンラインの少なくとも１個が第２画素ＰＸ２に連結されたスキャンラインの少なくとも１個と違う場合を意味する。よって、同じデータラインに連結された画素はそれぞれ異なるスキャンラインに連結される。
一方、少なくとも２個の画素（例えば、第１画素ＰＸ１及び第２画素ＰＸ２）が互いに同じスキャンラインに連結されるという意味は、第１画素ＰＸ１に連結されたスキャンラインが第２画素ＰＸ２に連結されたスキャンラインと全く同一であることを意味する。よって、同じ発光制御ラインに連結された画素はそれぞれ互いに同じスキャンラインに連結される。例えば、第２発光制御ラインＥＬ２に共通して連結された画素は第２スキャンラインＳＬ２、第３スキャンラインＳＬ３及び第４スキャンラインＳＬ４に共通して連結される。
赤色画素及び青色画素は第（２ｐ−１）データラインに接続され、緑色画素は第（２ｐ）データラインに接続される。ここで、ｐは自然数である。例えば、赤色画素及び青色画素は第１データラインＤＬ１に接続され、緑色画素は第２データラインＤＬ２に接続される。
第（２ｐ−１）データライン（例えば、第１データラインＤＬ１）に接続されたいずれか１個の画素（以下、第１特定画素）と他の第（２ｐ−１）データライン（例えば、第３データラインＤＬ３）に接続されたいずれか１個の画素（以下、第２特定画素）は同じスキャンラインに接続される。ここで、第１特定画素は第２特定画素と違う色相の光を放出する。例えば、第１特定画素は第１ダミースキャンラインＳＬ０、第１スキャンラインＳＬ１、第２スキャンラインＳＬ２及び第１データラインＤＬ１に接続された青色画素であり、第２特定画素は第１ダミースキャンラインＳＬ０、第１スキャンラインＳＬ１、第２スキャンラインＳＬ２及び第３データラインＤＬ３に接続された赤色画素である。
同じデータライン（例えば、第（２ｐ−１）データライン）に連結されて相異なる色相の光を放出する隣接した２個の画素と、２個の画素のいずれか１個に隣接した少なくとも１個の緑色画素は１個の単位映像を表示するための１個の単位画素を成す。例えば、第３データラインＤＬ３及び第１スキャンラインＳＬ１に連結された赤色画素と、第３データラインＤＬ３及び第３スキャンラインＳＬ３に連結された青色画素と、第２データラインＤＬ２及び第１スキャンラインＳＬ１に連結された緑色画素と、第４データラインＤＬ４及び第１スキャンラインＳＬ１に接続された緑色画素とは１個の単位画素を成す。
各画素ＰＸは、電源供給部１４０から高電位駆動電圧ＥＬＶＤＤ、低電位駆動電圧ＥＬＶＳＳ及び初期化電圧Ｖｉｎｉｔを共通して供給される。言い換えれば、１個の画素は、高電位駆動電圧ＥＬＶＤＤ、低電位駆動電圧ＥＬＶＳＳ及び初期化電圧Ｖｉｎｉｔの全てを供給される。
表示モジュール１０００はベンディング部７７を基準に曲がる。例えば、データドライバー１０４が配置された表示モジュールの部分がベンディング部７７を基準に表示モジュール１０００の背面に向かって回転しながら曲がる。
図３は図２に示したいずれか１個の画素に対する等価回路を示した図である。
画素ＰＸは、第１スイッチング素子Ｔ１、第２スイッチング素子Ｔ２、第３スイッチング素子Ｔ３、第４スイッチング素子Ｔ４、第５スイッチング素子Ｔ５、第６スイッチング素子Ｔ６、第７スイッチング素子Ｔ７、ストレージキャパシタＣｓｔ及び発光素子ＬＥＤを含む。
第１乃至第７スイッチング素子Ｔ１乃至Ｔ７は、図３に示したように、それぞれＰ型トランジスタであってもよい。一方、第１乃至第７スイッチング素子Ｔ１乃至Ｔ７はそれぞれＮ型トランジスタであってもよい。
第１スイッチング素子Ｔ１は第１ノードｎ１に連結されたゲート電極を含み、第２ノードｎ２と第３ノードｎ３の間に接続される。第１スイッチング素子Ｔ１のソース電極及びドレイン電極のいずれか１個は第２ノードｎ２に連結され、そのソース電極及びドレイン電極の他の１個は第３ノードｎ３に連結される。
第２スイッチング素子Ｔ２は第ｎスキャンラインＳＬｎに連結されたゲート電極を含み、データラインＤＬと第２ノードｎ２の間に接続される。第２スイッチング素子Ｔ２のソース電極及びドレイン電極のいずれか１個はデータラインＤＬに連結され、そのソース電極及びドレイン電極の他の１個は第２ノードｎ２に連結される。第ｎスキャンラインＳＬｎに第ｎスキャン信号ＳＳｎが印加される。
第３スイッチング素子Ｔ３は第ｎスキャンラインＳＬｎに連結されたゲート電極を含み、第１ノードｎ１と第３ノードｎ３の間に接続される。第３スイッチング素子Ｔ３のソース電極及びドレイン電極のいずれか１個は第１ノードｎ１に連結され、そのソース電極及びドレイン電極の他の１個は第３ノードｎ３に連結される。
第４スイッチング素子Ｔ４は第ｎ−１スキャンラインＳＬｎ−１に連結されたゲート電極を含み、第１ノードｎ１と初期化ラインＩＬの間に接続される。第４スイッチング素子Ｔ４のソース電極及びドレイン電極のいずれか１個は第１ノードｎ１に連結され、そのソース電極及びドレイン電極の他の１個は初期化ラインＩＬに連結される。初期化ラインＩＬに前述した初期化電圧Ｖｉｎｉｔが印加され、そして第ｎ−１スキャンラインＳＬｎ−１に第ｎ−１スキャン信号ＳＳｎ−１が印加される。
第５スイッチング素子Ｔ５は発光制御ラインＥＬに連結されたゲート電極を含み、電源供給ラインの１個である高電位ラインＶＤＬと第２ノードｎ２の間に接続される。第５スイッチング素子Ｔ５のソース電極及びドレイン電極のいずれか１個は高電位ラインＶＤＬに連結され、そのソース電極及びドレイン電極の他の１個は第２ノードｎ２に連結される。この高電位ラインＶＤＬに前述した高電位駆動電圧ＥＬＶＤＤが印加される。
第６スイッチング素子Ｔ６は発光制御ラインＥＬに連結されたゲート電極を含み、第３ノードｎ３と第４ノードｎ４の間に接続される。第６スイッチング素子Ｔ６のソース電極及びドレイン電極のいずれか１個は第３ノードｎ３に連結され、そのソース電極及びドレイン電極の他の１個は第４ノードｎ４に連結される。発光制御ラインＥＬに発光制御信号ＥＳが印加される。
第７スイッチング素子Ｔ７は第ｎ＋１スキャンラインＳＬｎ＋１に連結されたゲート電極を含み、初期化ラインＩＬと第４ノードｎ４の間に接続される。第７スイッチング素子Ｔ７のソース電極及びドレイン電極のいずれか１個は初期化ラインＩＬに連結され、そのソース電極及びドレイン電極の他の１個は第４ノードｎ４に連結される。第ｎ＋１スキャンラインＳＬｎ＋１に第ｎ＋１スキャン信号ＳＳｎ＋１が印加される。
ストレージキャパシタＣｓｔは高電位ラインＶＤＬと第１ノードｎ１の間に接続される。ストレージキャパシタＣｓｔは第１スイッチング素子Ｔ１のゲート電極に印加された信号を１フレーム期間の間保存する。
発光素子ＬＥＤは第１スイッチング素子Ｔ１を介して供給される駆動電流によって発光する。発光素子ＬＥＤはその駆動電流の大きさによって他の明るさで発光する。発光素子ＬＥＤのアノード電極は第４ノードｎ４に連結され、この発光素子ＬＥＤのカソード電極は電源供給ラインの他の１個である低電位ラインＶＳＬに連結される。この低電位ラインＶＳＬに前述した低電位駆動電圧ＥＬＶＳＳが印加される。発光素子ＬＥＤは有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）であってもよい。発光素子ＬＥＤのアノード電極は後述する画素電極に相当し、カソード電極は後述する共通電極に相当する。
第ｎ−１スキャン信号ＳＳｎ−１が第ｎ−１スキャンラインＳＬｎ−１に印加されるとき、第４スイッチング素子Ｔ４がターンオンされる。そのターンオンされた第４スイッチング素子Ｔ４を介して初期化電圧Ｖｉｎｉｔが第１ノード（ｎ１；すなわち、第１スイッチング素子Ｔ１のゲート電極）に印加される。これにより、第１スイッチング素子Ｔ１のゲート電極の電圧が初期化される。
第ｎスキャン信号ＳＳｎが第ｎスキャンラインＳＬｎに印加されるとき、第２スイッチング素子Ｔ２及び第３スイッチング素子Ｔ３がターンオンされる。ターンオンされた第２スイッチング素子Ｔ２を介してデータ電圧ＤＡが第１ノード（ｎ１；すなわち、第１スイッチング素子Ｔ１のゲート電極）に印加され、これにより、第１スイッチング素子Ｔ１がターンオンされる。これにより、第１スイッチング素子Ｔ１の閾値電圧が検出され、この閾値電圧がストレージキャパシタＣｓｔに保存される。
発光制御信号ＥＳが発光制御ラインＥＬに印加されるとき、第５スイッチング素子Ｔ５及び第６スイッチング素子Ｔ６がターンオンされる。ターンオンされた第５スイッチング素子Ｔ５、第１スイッチング素子Ｔ１及び第６スイッチング素子Ｔ６を介して駆動電流が発光素子ＬＥＤに供給される。これにより、発光素子ＬＥＤが発光する。
第ｎ＋１スキャン信号ＳＳｎ＋１が第ｎ＋１スキャンラインＳＬｎ＋１に印加されるとき、第７スイッチング素子Ｔ７がターンオンされる。このターンオンされた第７スイッチング素子Ｔ７を介して初期化電圧が第４ノード（ｎ４；すなわち、発光素子ＬＥＤのアノード電極）に印加される。これにより、発光素子ＬＥＤが逆方向にバイアスされて発光素子ＬＥＤはターンオフされる。
図４は図２に示したいずれか１個の画素及びこれに連結されたラインを含む表示装置の詳細平面図、図５乃至図１１は図４の構成要素の一部のみを別に示した図、そして図１２は図４のＩ−Ｉ’線に沿った断面図である。
具体的に、図５は図４の半導体層３２１を示した図、図６は図４の第ｎ−１スキャンラインＳＬｎ−１、第ｎスキャンラインＳＬｎ、第ｎ＋１スキャンラインＳＬｎ＋１及び発光制御ラインＥＬを示した図、図７は図４の初期化ラインＩＬ及びキャパシタ電極２０１を示した図、図８は図４のデータラインＤＬ及び高電位ラインＶＤＬを示した図、図９は図４の画素電極ＰＥを示した図、図１０は図４の半導体層３２１、第ｎ−１スキャンラインＳＬｎ−１、第ｎスキャンラインＳＬｎ、第ｎ＋１スキャンラインＳＬｎ＋１及び発光制御ラインＥＬを示した図、図１１は図４の第１連結電極７０１、第２連結電極７０２、第３連結電極７０３、データラインＤＬ、高電位ラインＶＤＬ及び遮光膜１９０を示した図である。
本発明の一実施例による表示パネル１００２は、図４及び図１２に示したように、基板１００、画素回路部２００、遮光膜１９０、スペーサー４２２、発光素子ＬＥＤ、密封部７５０、及び偏光板８００を含む。
図４及び図１０に示したように、画素回路部２００の第１スイッチング素子Ｔ１は、第１ゲート電極ＧＥ１、第１ソース電極ＳＥ１及び第１ドレイン電極ＤＥ１を含む。
画素回路部２００の第２スイッチング素子Ｔ２は、第２ゲート電極ＧＥ２、第２ソース電極ＳＥ２及び第２ドレイン電極ＤＥ２を含む。
画素回路部２００の第３スイッチング素子Ｔ３は、第３ゲート電極ＧＥ３、第３ソース電極ＳＥ３及び第３ドレイン電極ＤＥ３を含む。
画素回路部２００の第４スイッチング素子Ｔ４は、第４ゲート電極ＧＥ４、第４ソース電極ＳＥ４及び第４ドレイン電極ＤＥ４を含む。
画素回路部２００の第５スイッチング素子Ｔ５は、第５ゲート電極ＧＥ５、第５ソース電極ＳＥ５及び第５ドレイン電極ＤＥ５を含む。
画素回路部２００の第６スイッチング素子Ｔ６は、第６ゲート電極ＧＥ６、第６ソース電極ＳＥ６及び第６ドレイン電極ＤＥ６を含む。
画素回路部２００の第７スイッチング素子Ｔ７は、第７ゲート電極ＧＥ７、第７ソース電極ＳＥ７及び第７ドレイン電極ＤＥ７を含む。
図１２に示した基板１００は少なくとも２個の層を含む。例えば、基板１００は、Ｚ軸方向に配列された基底層１１０、第１層１１１、第２層１１２、第３層１１３及び第４層１１４を含む。第１層１１１は基底層１１０と第２層１１２の間に配置され、第２層１１２は第１層１１１と第３層１１３の間に配置され、第３層１１３は第２層１１２と第４層１１４の間に配置され、そして第４層１１４は第３層１１３と画素回路部２００のバッファー層１２０の間に配置される。
第１層１１１は第２層１１２より大きな厚さを有する。厚さはＺ軸方向に測定された大きさを意味する。
第３層１１３は第４層１１４より大きな厚さを有する。厚さはＺ軸方向に測定された大きさを意味する。
第１層１１１と第３層１１３は同じ厚さを有する。厚さはＺ軸方向に測定された大きさを意味する。
第２層１１２と第４層１１４は同じ厚さを有する。厚さはＺ軸方向に測定された大きさを意味する。
基底層１１０はガラス基板又はフィルム（ｆｉｌｍ）であってもよい。
第１層１１１はガラス及び透明な素材のプラスチックなどから製造される。また、第１層１１１は有機物質を含む。例えば、第１層１１１は、カプトン（ｋａｐｔｏｎ）、ポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｐｈｏｎｅ、ＰＥＳ）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ：ＰＣ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ：ＰＩ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅｔｅｒｅｐｈｔｈａｌａｔｅ：ＰＥＴ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅｎａｐｈｔｈａｌａｔｅ、ＰＥＮ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ、ＰＡＲ）及び纎維強化プラスチック（ｆｉｂｅｒ ｒｅｉｎｆｏｒｃｅｄ ｐｌａｓｔｉｃ：ＦＲＰ）などからなる群から選択されたいずれか１種を含む。
第２層１１２は無機物質を含む。例えば、第２層１１２は、窒化珪素（ＳｉＮｘ）膜、酸化珪素（ＳｉＯ２）膜、酸窒化珪素（ＳｉＯｘＮｙ）膜のいずれか１種を含む。
第３層１１３は前述した第１層１１１と同じ物質からなる。
第４層１１４は前述した第２層１１２と同じ物質からなる。
図１２に示したように、画素回路部２００は基板１００上に配置される。例えば、画素回路部２００は基板１００の第４層１１４上に配置される。
画素回路部２００は、バッファー層１２０、半導体層３２１、第１ゲート絶縁膜１４０、第１ゲート電極ＧＥ１、第２ゲート電極ＧＥ２、第３ゲート電極ＧＥ３、第４ゲート電極ＧＥ４、第５ゲート電極ＧＥ５、第６ゲート電極ＧＥ６、第７ゲート電極ＧＥ７、第ｎ−１スキャンラインＳＬｎ−１、第ｎスキャンラインＳＬｎ、第ｎ＋１スキャンラインＳＬｎ＋１、発光制御ラインＥＬ、第２ゲート絶縁膜１５０、初期化ラインＩＬ、キャパシタ電極２０１、層間絶縁膜１６０、第１連結電極７０１、第２連結電極７０２、第３連結電極７０３、データラインＤＬ、高電位ラインＶＤＬ及び平坦化膜１８０を含む。
バッファー層１２０は基板１００の第４層１１４上に配置される。バッファー層１２０は第４層１１４の全面に配置される。例えば、バッファー層１２０は第４層１１４の全面と重畳する。
バッファー層１２０は不純元素の浸透を防止し、表面を平坦化する役目をするもので、このような役目をする多様な物質から形成される。例えば、バッファー層１２０は窒化珪素（ＳｉＮｘ）膜、酸化珪素（ＳｉＯ２）膜、酸窒化珪素（ＳｉＯｘＮｙ）膜のいずれか１種からなる。しかし、バッファー層１２０は必ずしも必要なものではなく、基板１００の種類及び工程条件によって省略することもできる。
図１２に示したように、半導体層３２１はバッファー層１２０上に配置される。
図５に示したように、半導体層３２１は、第１乃至第７スイッチング素子Ｔ１乃至Ｔ７の各チャネル領域ＣＨ１乃至ＣＨ７を提供する。また、半導体層３２１は、第１乃至第７スイッチング素子Ｔ１乃至Ｔ７の各ソース電極ＳＥ１乃至ＳＥ７及びドレイン電極ＤＥ１乃至ＤＥ７を提供する。
このために、半導体層３２１は、第１チャネル領域ＣＨ１、第２チャネル領域ＣＨ２、第３チャネル領域ＣＨ３、第４チャネル領域ＣＨ４、第５チャネル領域ＣＨ５、第６チャネル領域ＣＨ６及び第７チャネル領域ＣＨ７、第１ソース電極ＳＥ１、第２ソース電極ＳＥ２、第３ソース電極ＳＥ３、第４ソース電極ＳＥ４、第５ソース電極ＳＥ５、第６ソース電極ＳＥ６、第７ソース電極ＳＥ７、第１ドレイン電極ＤＥ１、第２ドレイン電極ＤＥ２、第３ドレイン電極ＤＥ３、第４ドレイン電極ＤＥ４、第５ドレイン電極ＤＥ５、第６ドレイン電極ＤＥ６及び第７ドレイン電極ＤＥ７を含む。
第１ソース電極ＳＥ１、第２ドレイン電極ＤＥ２及び第５ドレイン電極ＤＥ５は互いに連結される。例えば、第１ソース電極ＳＥ１、第２ドレイン電極ＤＥ２及び第５ドレイン電極ＤＥ５は一体になる。
第１ドレイン電極ＤＥ１、第３ソース電極ＳＥ３及び第６ソース電極ＳＥ６は互いに連結される。例えば、第１ドレイン電極ＤＥ１、第３ソース電極ＳＥ３及び第６ソース電極ＳＥ６は一体になる。
第３ドレイン電極ＤＥ３及び第４ドレイン電極ＤＥ４は互いに連結される。例えば、第３ドレイン電極ＤＥ３及び第４ドレイン電極ＤＥ４は一体になる。
第６ドレイン電極ＤＥ６及び第７ソース電極ＳＥ７は互いに連結される。例えば、第６ドレイン電極ＤＥ６及び第７ソース電極ＳＥ７は一体になる。
半導体層３２１は、多結晶珪素膜、非晶質珪素膜、及びＩＧＺＯ（Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＴＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｔｉｎ Ｏｘｉｄｅ）のような酸化物半導体のいずれか１種を含む。例えば、半導体層３２１が多結晶珪素膜を含む場合、その半導体層３２１は、不純物がドーフされていないチャネル領域と、チャネル領域の両側に配置され、不純物イオンでドーフされたソース電極及びドレイン電極とを含む。
図１２に示したように、第１ゲート絶縁膜１４０は半導体層３２１及びバッファー層１２０上に配置される。第１ゲート絶縁膜１４０は、オルト珪酸テトラエチル（ＴｅｔｒａＥｔｈｙｌ ＯｒｔｈｏＳｉｌｉｃａｔｅ、ＴＥＯＳ）、窒化珪素（ＳｉＮｘ）、及び酸化珪素（ＳｉＯ２）の少なくとも１種を含む。一例として、第１ゲート絶縁膜１４０は４０ｎｍの厚さを有する窒化珪素膜と８０ｎｍの厚さを有するオルト珪酸テトラエチル膜が順次積層された二重膜の構造を有する。
図１２に示したように、第１ゲート電極ＧＥ１は第１ゲート絶縁膜１４０上に配置される。具体的に、第１ゲート電極ＧＥ１は第１ゲート絶縁膜１４０と第２ゲート絶縁膜１５０の間に配置される。
図１２には示していないが、第２ゲート電極ＧＥ２、第３ゲート電極ＧＥ３、第４ゲート電極ＧＥ４、第５ゲート電極ＧＥ５、第６ゲート電極ＧＥ６及び第７ゲート電極ＧＥ７も第１ゲート絶縁膜１４０上に配置される。具体的に、第２乃至第７ゲート電極ＧＥ２乃至ＧＥ７は第１ゲート絶縁膜１４０と第２ゲート絶縁膜１５０の間に配置される。
図１２には示していないが、スキャンライン及び発光制御ラインも第１ゲート絶縁膜１４０上に配置される。具体的に、第ｎ−１スキャンラインＳＬｎ−１、第ｎスキャンラインＳＬｎ、第ｎ＋１スキャンラインＳＬｎ＋１及び発光制御ラインＥＬは第１ゲート絶縁膜１４０と第２ゲート絶縁膜１５０の間に配置される。
図４及び図１０に示したように、第１ゲート電極ＧＥ１は半導体層３２１の第１チャネル領域ＣＨ１と重畳し、第２ゲート電極ＧＥ２は半導体層３２１の第２チャネル領域ＣＨ２と重畳し、第３ゲート電極ＧＥ３は半導体層３２１の第３チャネル領域ＣＨ３と重畳し、第４ゲート電極ＧＥ４は半導体層３２１の第４チャネル領域ＣＨ４と重畳し、第５ゲート電極ＧＥ５は半導体層３２１の第５チャネル領域ＣＨ５と重畳し、第６ゲート電極ＧＥ６は半導体層３２１の第６チャネル領域ＣＨ６と重畳し、そして第７ゲート電極ＧＥ７は半導体層３２１の第７チャネル領域ＣＨ７と重畳する。
図６及び図１０に示したように、第４ゲート電極ＧＥ４は第ｎ−１スキャンラインＳＬｎ−１に連結される。ここで、第４ゲート電極ＧＥ４はその第ｎ−１スキャンラインＳＬｎ−１の一部であってもよい。例えば、その第ｎ−１スキャンラインＳＬｎ−１のうち半導体層３２１と重畳する部分が第４ゲート電極ＧＥ４であってもよい。
図６及び図１０に示したように、第３ゲート電極ＧＥ３は第ｎスキャンラインＳＬｎに連結される。ここで、第３ゲート電極ＧＥ３はその第ｎスキャンラインＳＬｎの一部であってもよい。例えば、その第ｎスキャンラインＳＬｎのうち半導体層３２１と重畳する部分が第３ゲート電極ＧＥ３であってもよい。
図６及び図１０に示したように、第７ゲート電極ＧＥ７は第ｎ＋１スキャンラインＳＬｎ＋１に連結される。ここで、第７ゲート電極ＧＥ７はその第ｎ＋１スキャンラインＳＬｎ＋１の一部であってもよい。例えば、その第ｎ＋１スキャンラインＳＬｎ＋１のうち半導体層３２１と重畳する部分が第７ゲート電極ＧＥ７であってもよい。
図６及び図１０に示したように、第５ゲート電極ＧＥ５及び第６ゲート電極ＧＥ６は１個の発光制御ラインＥＬに共通して連結される。ここで、第５ゲート電極ＧＥ５及び第６ゲート電極ＧＥ６はその発光制御ラインＥＬの一部であってもよい。例えば、その発光制御ラインＥＬのうち半導体層３２１と重畳する２個の部分がそれぞれ第５ゲート電極ＧＥ５及び第６ゲート電極ＧＥ６であってもよい。
スキャンライン（例えば、第ｎ−１スキャンラインＳＬｎ−１、第ｎスキャンラインＳＬｎ及び第ｎ＋１スキャンラインＳＬｎ＋１の少なくとも１個）はアルミニウム（Ａｌ）やアルミニウム合金のようなアルミニウム系金属、又は銀（Ａｇ）や銀合金のような銀系金属、又は銅（Ｃｕ）や銅合金のような銅系金属、又はモリブデン（Ｍｏ）やモリブデン合金のようなモリブデン系金属からなる。もしくは、ゲートラインＧＬは、クロム（Ｃｒ）及びタンタル（Ｔａ）のいずれか１種からなる。一方、スキャンラインは物理的性質の異なる少なくとも２個の導電膜を含む多重膜の構造を有することもできる。
第１乃至第７ゲート電極ＧＥ１乃至ＧＥ７は前述したスキャンラインと同じ物質及び構造（多重膜構造）を有する。各ゲート電極ＧＥ１乃至ＧＥ７及びスキャンラインは同じ工程で同時に形成される。
また、発光制御ラインＥＬは前述したスキャンライン（例えば、ＳＬｎ）と同じ物質及び構造（多重膜構造）を有する。発光制御ラインＥＬ及びスキャンラインは同じ工程で同時に形成される。
図１２に示したように、第２ゲート絶縁膜１５０は第１ゲート電極ＧＥ１及び第１ゲート絶縁膜１４０上に配置される。第２ゲート絶縁膜１５０は第１ゲート絶縁膜１４０より大きな厚さを有する。第２ゲート絶縁膜１５０は前述した第１ゲート絶縁膜１４０と同じ物質からなる。
図１２には示していないが、第２ゲート絶縁膜１５０は、第２乃至第７ゲート電極ＧＥ２乃至ＧＥ７、各スキャンライン（例えば、ＳＬｎ−１、ＳＬｎ、ＳＬｎ＋１）及び各発光制御ラインＥＬ上にも配置される。
図１２に示したように、キャパシタ電極２０１は第２ゲート絶縁膜１５０上に配置される。例えば、キャパシタ電極２０１は第２ゲート絶縁膜１５０と層間絶縁膜１６０の間に配置される。キャパシタ電極２０１は前述した第１ゲート電極ＧＥ１とともにストレージキャパシタＣｓｔを成す。例えば、第１ゲート電極ＧＥ１はストレージキャパシタＣｓｔの第１電極に相当し、キャパシタ電極２０１はそのストレージキャパシタＣｓｔの第２電極に相当する。具体的に、第１ゲート電極ＧＥ１のうちキャパシタ電極２０１と重畳する部分がそのストレージキャパシタＣｓｔの第１電極に相当し、キャパシタ電極２０１のうち第１ゲート電極ＧＥ１と重畳する部分がそのストレージキャパシタＣｓｔの第２電極に相当する。
図１２には示していないが、初期化ライン（図４及び図７のＩＬ）も第２ゲート絶縁膜１５０上に配置される。具体的に、初期化ラインＩＬは第２ゲート絶縁膜１５０と層間絶縁膜１６０の間に配置される。
図４及び図７に示したように、キャパシタ電極２０１はホール３０を有する。このホール３０は四角形の形状を成す。このホールの形態は四角形に限定されない。例えば、このホール３０は円形及び三角形などの多様な形状を有する。
図４及び図７に示したように、互いに隣接した画素のキャパシタ電極２０１は互いに連結される。言い換えれば、Ｘ軸方向に隣接した画素のキャパシタ電極２０１は一体になる。
図１２に示したように、キャパシタ電極２０１、初期化ラインＩＬ及び第２ゲート絶縁膜１５０上に層間絶縁膜１６０が配置される。層間絶縁膜１６０は第１ゲート絶縁膜１４０より大きな厚さを有する。層間絶縁膜１６０は前述した第１ゲート絶縁膜１４０と同じ物質からなる。
図１２に示したように、第１連結電極７０１、第２連結電極７０２、高電位ラインＶＤＬ及びデータラインＤＬは層間絶縁膜１６０上に配置される。具体的に、第１連結電極７０１、第２連結電極７０２、高電位ラインＶＤＬ及びデータラインＤＬは層間絶縁膜１６０と平坦化膜１８０の間に配置される。
図１２には示していないが、第３連結電極（図４及び図８の７０３）も層間絶縁膜１６０上に配置される。具体的に、第３連結電極７０３は層間絶縁膜１６０と平坦化膜１８０の間に配置される。
図１２に示したように、第１連結電極７０１は、層間絶縁膜１６０、第２ゲート絶縁膜１５０及び第１ゲート絶縁膜１４０を貫通する第１コンタクトホール１１を介して第１ソース電極ＳＥ１に連結される。
図１２に示したように、第２連結電極７０２は、層間絶縁膜１６０及び第２ゲート絶縁膜１５０を貫通する第２コンタクトホール１２を介して第１ゲート電極ＧＥ１に連結される。また、第２連結電極７０２は、図４、図５及び図８に示したように、第３コンタクトホール１３を介して第３ドレイン電極ＤＥ３に連結される。第３コンタクトホール１３は層間絶縁膜１６０、第２ゲート絶縁膜１５０及び第１ゲート絶縁膜１４０を貫通して第３ドレイン電極ＤＥ３を露出させる。
図４、図５及び図８に示したように、第３連結電極７０３は第４コンタクトホール１４を介して第４ソース電極ＳＥ４に連結される。第４コンタクトホール１４は層間絶縁膜１６０、第２ゲート絶縁膜１５０及び第１ゲート絶縁膜１４０を貫通して第４ソース電極ＳＥ４を露出させる。また、第３連結電極７０３は、図３、図４ｃ及び図４ｄに示したように、第５コンタクトホール１５を介して初期化ラインＩＬに連結される。第５コンタクトホール１５は層間絶縁膜１６０を貫通して初期化ラインＩＬを露出させる。
図１２に示したように、高電位ラインＶＤＬは層間絶縁膜１６０を貫通する第６コンタクトホール１６を介してキャパシタ電極２０１に連結される。また、高電位ラインＶＤＬは、図４、図５及び図８に示したように、第７コンタクトホール１７を介して第５ソース電極ＳＥ５に連結される。第７コンタクトホール１７は層間絶縁膜１６０、第２ゲート絶縁膜１５０及び第１ゲート絶縁膜１４０を貫通して第５ソース電極ＳＥ５を露出させる。
図４、図５及び図８に示したように、データラインＤＬは第８コンタクトホール１８を介して第２ソース電極ＳＥ２に連結される。第８コンタクトホール１８は層間絶縁膜１６０、第２ゲート絶縁膜１５０及び第１ゲート絶縁膜１４０を貫通して第２ソース電極ＳＥ２を露出させる。
データラインＤＬは、モリブデン、クロム、タンタル及びチタンなどの耐火性金属（ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ）又はこれらの合金からなる。データラインＤＬは耐火性金属膜と低抵抗導電膜を含む多重膜構造を有する。多重膜構造の例としては、クロム又はモリブデン（又はモリブデン合金）下部膜とアルミニウム（又はアルミニウム合金）上部膜の二重膜、モリブデン（又はモリブデン合金）下部膜とアルミニウム（又はアルミニウム合金）中間膜とモリブデン（又はモリブデン合金）上部膜の三重膜を有する。一方、データラインＤＬはその他にも多くの多様な金属又は導電体からなる。
第１連結電極７０１、第２連結電極７０２、第３連結電極７０３及び高電位ラインＶＤＬは前述したデータラインＤＬと同じ物質及び構造（多重膜構造）を有する。第１連結電極７０１、第２連結電極７０２、第３連結電極７０３、高電位ラインＶＤＬ及びデータラインＤＬは同じ工程で同時に形成される。
図１２に示したように、平坦化膜１８０は、第１連結電極７０１、第２連結電極７０２、第３連結電極７０３、高電位ラインＶＤＬ及びデータラインＤＬ上に配置される。
平坦化膜１８０は、その上に形成される発光素子ＬＥＤの発光効率を高めるために、その平坦化膜１８０の下層の高低差を除去する。平坦化膜１８０は、アクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｓｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレンエーテル系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｔｈｅｒｓ ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）、及びベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ、ＢＣＢ）の１種以上の物質からなる。
発光素子ＬＥＤは有機発光素子であってもよい。発光素子ＬＥＤは、図１２に示したように、発光層５１２、アノード電極（以下、画素電極）ＰＥ及びカソード電極（以下、共通電極）６１３を含む。
発光層５１２は低分子有機物又は高分子有機物からなる。図示していないが、正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ、ＨＩＬ）及び正孔輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔｉｎｇ Ｌａｙｅｒ、ＨＴＬ）の少なくとも１種が画素電極ＰＥと発光層５１２の間にさらに配置され、電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔｉｎｇ Ｌａｙｅｒ、ＥＴＬ）及び電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ、ＥＩＬ）の少なくとも１個が発光層５１２と共通電極６１３の間にさらに配置される。
図１２に示したように、画素電極ＰＥは平坦化膜１８０上に配置される。画素電極ＰＥの一部又は全部は発光領域９００内に配置される。すなわち、画素電極ＰＥは後述する遮光膜１９０によって定義された発光領域９００と対応するように配置される。画素電極ＰＥは平坦化膜１８０を貫通する第９コンタクトホール１９を介して第１連結電極７０１に連結される。
図４及び図９に示したように、画素電極ＰＥは菱形を有する。画素電極ＰＥは菱形の他にも多様な形状、例えば四角形の形状を有する。
図１２に示したように、遮光膜１９０は画素電極ＰＥ及び平坦化膜１８０上に配置される。遮光膜１９０はこれを貫通する開口部を有し、この開口部が発光領域９００に相当する。図４及び図１１に示したように、発光領域９００は菱形状を有する。発光領域９００は菱形の他にも多様な形状、例えば四角形の形状を有することができる。発光領域９００の大きさは前述した画素電極ＰＥの大きさより小さくてもよい。画素電極ＰＥの少なくとも一部はこの発光領域９００に配置される。ここで、発光領域９００の全体が画素電極ＰＥと重畳する。
遮光膜１９０はポリアクリル系（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）及びポリイミド系（ｐｏｌｙｉｍｉｄｅｓ）などの樹脂からなる。
スペーサー４２２は遮光膜１９０上に配置される。スペーサー４２２は遮光膜１９０と同じ物質からなる。スペーサー４２２は基板１００の表示領域１００２ａに配置された層とその基板１００の非表示領域１００２ｂに配置された層間の高低差を最小化する役目をする。
発光層５１２は発光領域９００内の画素電極ＰＥ上に配置され、共通電極６１３は遮光膜１９０及び発光層５１２上に配置される。
画素電極ＰＥ及び共通電極６１３は、透過型電極、半透過型電極及び反射型電極のいずれか１個から製造される。
透過型電極は透明導電性酸化物（ＴＣＯ；Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ）を含む。透明導電性酸化物（ＴＣＯ）は、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、アンチモンスズ酸化物（ＡＴＯ）、アルミニウム亜鉛酸化物（ＡＺＯ）、酸化亜鉛（ＺｎＯ）、及びその混合物からなる群から選択された少なくとも１種を含む。
半透過型電極及び反射型電極は、マグネシウム（Ｍｇ）、銀（Ａｇ）、金（Ａｕ）、カルシウム（Ｃａ）、リチウム（Ｌｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）のような金属又はこれらの合金を含む。ここで、半透過型電極と反射型電極は厚さによって区別される。一般に、半透過型電極は約２００ｎｍ以下の厚さを有し、反射型電極は３００ｎｍ以上の厚さを有する。半透過型電極は、厚さが薄くなるほど光の透過率が高くなるが抵抗が大きくなり、厚さが厚くなるほど光の透過率が低くなる。
また、半透過型及び反射型電極は金属又は金属の合金からなる金属層と金属層上に積層された透明導電性酸化物（ＴＣＯ）層を含む多層構造を有する。
密封部７５０は共通電極６１３上に配置される。密封部７５０はガラス及び透明な素材のプラスチックなどからなる透明絶縁基板を含む。また、密封部７５０は１個以上の無機膜及び１個以上の有機膜がＺ軸方向に交互に積層された薄膜封止構造に形成されることもできる。例えば、密封部７５０は、図１２に示したように、第１無機膜７５１、有機膜７５５及び第２無機膜７５２を含む。有機膜７５５は第１無機膜７５１と第２無機膜７５２の間に配置される。第１無機膜７５１、有機膜及び第２無機膜７５２のうち有機膜７５５が最大の厚さを有する。第１無機膜７５１と第２無機膜７５２は同じ厚さを有する。
第１無機膜７５１及び第２無機膜７５２は前述した第２層１１２と同じ素材からなる。
有機膜７５５は第１層１１１と同じ素材からなる。また、有機膜７５５はモノマー（ｍｏｎｏｍｅｒ）を含む。
偏光板８００は密封部７５０上に配置される。
図１３は図２のＡ部の拡大図、図１４は図１３のＩ−Ｉ’線に沿った断面図である。
図１３及び図１４に示したように、表示パネル１００２は非表示領域１００２ｂに配置されて表示パネル１００２を貫通する貫通ホール１００１を有する。貫通ホール１００１は平面上でカメラモジュール１０２０と重畳し、その内部は透明な充填部材１００３で充填される。
充填部材１００３は有機物質からなる。例えば、有機物質はアクリルシリコン系有機物質であってもよい。
充填部材１００３は、順次積層された第１無機物質、有機物質、及び第２無機物質からなる。例えば、第１無機物質及び第２無機物質は、窒化珪素（ＳｉＮｘ）、酸化珪素（ＳｉＯ２）、酸窒化珪素（ＳｉＯｘＮｙ）の少なくとも１種であってもよい。有機物質はアクリルシリコン系有機物質であってもよい。
非表示領域１００２ｂ内の貫通ホール１００１を取り囲む所定の大きさの周辺領域で、表示パネル１００２は、基板１００、画素回路部２００、共通電極６１３、密封部７５０の第１無機膜７５１及び第２無機膜７５２、及び偏光板８００を含む。
基板１００及び画素回路部２００は非表示領域１００２ｂにおいて貫通ホール１００１と対応する部分にホール又は溝を有する。例えば、図１４に示したように、基板１００は貫通ホール１００１と対応するように配置された第２ホール２１及び溝２０を含み、画素回路部２００は貫通ホール１００１と対応するように配置された第１ホール２２を有する。
基板１００の溝２０は、例えば基板１００の第３層１１３に配置される。溝２０は画素回路部２００のスイッチング素子（例えば、Ｔ１乃至Ｔ７の少なくとも１個）よりも下部層に配置される。例えば、溝２０はスイッチング素子より基底層１１０にもっと近くに配置される。より具体的な例として、Ｚ軸方向に測定された溝２０と基底層１１０間の距離はそのＺ軸方向に測定されたスイッチング素子の半導体層３２１とその基底層１１０間の距離よりも小さい。
基板１００の第２ホール２１は、例えば基板１００の第４層１１４に配置される。
第１ホール２２、第２ホール２１、及び溝２０は互いに対応するように配置される。また、第１ホール２２、第２ホール２１、及び溝２０のうち互いに隣接したものは互いに連結される。
第２ホール２１は溝２０と第１ホール２２の間に配置される。
溝２０は第３層１１３から第４層１１４に向かう方向（例えば、Ｚ軸方向）に漸進的に大きくなる幅（又は直径）を有する。溝２０の幅（又は直径）はＸ軸方向（又はＹ軸方向）に測定された値である。ここで、溝２０の幅（又は直径）は溝２０の最大幅（又は最大直径）又は平均幅（又は平均直径）を意味する。
第２ホール２１はＺ軸方向に漸進的に大きくなる幅（又は直径）を有する。第２ホール２１の幅（又は直径）はＸ軸方向（又はＹ軸方向）に測定された値である。ここで、第２ホール２１の幅（又は直径）は第２ホール２１の最大幅（又は最大直径）又は平均幅（又は平均直径）を意味する。
第１ホール２２はＺ軸方向に漸進的に大きくなる幅（又は直径）を有する。第１ホール２２の幅（又は直径）はＸ軸方向（又はＹ軸方向）に測定された値である。ここで、第１ホール２２の幅（又は直径）は第１ホール２２の最大幅（又は最大直径）又は平均幅（又は平均直径）を意味する。
第１ホール２２は画素回路部２００に含まれた絶縁膜を連続的に貫通するホールを意味する。例えば、第１ホール２２は、バッファー層１２０、第１ゲート絶縁膜１４０、第２ゲート絶縁膜１５０、及び層間絶縁膜１６０を連続的に貫通するホールを意味する。例えば、第１ホール２２は、バッファー層１２０を貫通するホール（以下、バッファーホール）、第１ゲート絶縁膜１４０を貫通するホール（以下、第１ゲートホール）、第２ゲート絶縁膜１５０を貫通するホール（以下、第２ゲートホール）、及び層間絶縁膜１６０を貫通するホール（以下、層間ホール）を有する。
バッファーホール、第１ゲートホール、第２ゲートホール、及び層間ホールは互いに異なる幅（又は直径）を有する。例えば、第１ホール２２に含まれたホールは、基板１００からＺ軸方向に遠くなるほど大きくなる幅（又は直径）を有する。具体的な例として、バッファーホール、第１ゲートホール、第２ゲートホール、及び層間ホールのうち層間ホールが最大の幅（又は直径）を有する。第１ホール２２に含まれた各ホールの幅（又は直径）はＸ軸方向（又はＹ軸方向）に測定された値である。ここで、第１ホール２２に含まれた各ホールの幅（又は直径）は該当ホールの最大幅（又は最大直径）又は平均幅（又は平均直径）を意味する。
第１ホール２２に含まれた各ホール（バッファーホール、第１ゲートホール、第２ゲートホール、及び層間ホール）そのものもＺ軸方向に漸進的に大きくなる幅（又は直径）を有する。
溝２０の幅（又は直径）は第２ホール２１（又は直径）より大きい。
第１ホール２２の幅（又は直径）は第２ホール２１の幅（又は直径）より大きい。
充填部材１００３は、貫通ホール１００１だけでなく、基板１００、及び画素回路部２００の第１ホール２２、第２ホール２１、及び溝２０にも充填される。また、充填部材１００３は密封部７５０と偏光板８００の間に形成された空間にも充填される。
ここで、溝２０の幅（又は直径）が第２ホール２１の幅（又は直径）より大きいため、第１ホール２２、第２ホール２１、及び溝２０に充填された充填部材１００３はＺ軸方向になかなか分離されない。したがって、貫通ホール１００１周辺の密封部７５０と基板１００間の結合力が向上する。
貫通ホール１００１は第１ホール２２、第２ホール２１、及び溝２０と対応するように位置し、第１ホール２２、第２ホール２１、及び溝２０の上部及び下部の構造物を貫通する。例えば、貫通ホール１００１は、基板１００、共通電極６１３、密封部７５０、及び偏光板８００を貫通する。
表示パネル１００２は、非表示領域１００２ｂに配置され、貫通ホール１００１に隣り合う第１溝１１００を有する。第１溝１１００の内部は透明な充填部材１００３で充填される。第１溝１１００に配置された充填部材１００３は第１溝１１００と同じ垂直位置で貫通ホール１００１内に同一に配置される。
第１溝１１００に充填された充填部材１００３は、貫通ホール１００１に充填された充填部材１００３と同様に、有機物質からなる。例えば、有機物質はアクリルシリコン系有機物質であってもよい。
貫通ホール１００１に充填された充填部材１００３は、第１無機物質、有機物質、及び第２無機物質が順次積層されてなる。第１溝１１００の内部はこれら充填部材１００３の積層物質のいずれか１種以上を含む。例えば、第１無機物質及び第２無機物質は、窒化珪素（ＳｉＮｘ）、酸化珪素（ＳｉＯ２）、酸窒化珪素（ＳｉＯｘＮｙ）の少なくとも１種であってもよい。有機物質はアクリルシリコン系有機物質であってもよい。
非表示領域１００２ｂ内の第１溝１１００を取り囲む所定の大きさの周辺領域で、表示パネル１００２は、基板１００、画素回路部２００、共通電極６１３、密封部７５０の第１無機膜７５１及び第２無機膜７５２、及び偏光板８００を含む。
基板１００及び画素回路部２００は、非表示領域１００２ｂで第１溝１１００と対応する第２溝１１２０、第１ホール１１２２及び第２ホール１１２１を含む。第２溝１１２０、第１ホール１１２２及び第２ホール１１２１は互いに対応するように配置される。また、第１ホール１１２２、第２ホール１１２１、及び第２溝１１２０のうち互いに隣接したものは互いに連結される。第２ホール１１２１は第２溝１１２０と第１ホール１１２２の間に配置される。
例えば、図１４に示したように、基板１００は第１溝１１００と対応するように配置された第２ホール１１２１及び第２溝１１２０を含み、画素回路部２００は第１溝１１００と対応するように配置された第２ホール１１２１を有する。第２溝１１２０は、例えば基板１００の第３層１１３に配置される。第２溝１１２０は基板の下面を基準に貫通ホール１００１の溝２０と同じ垂直位置に配置される。
第２溝１１２０は、溝２０と同様に、第３層１１３から第４層１１４に向かう方向（例えば、Ｚ軸方向）に漸進的に大きくなる幅（又は直径）を有する。
第２ホール１１２１は、貫通ホール１００１の第２ホール２１と同様に、Ｚ軸方向に漸進的に大きくなる幅（又は直径）を有する。
第１ホール１１２２は、貫通ホール１００１の第１ホール２２と同様に、Ｚ軸方向に漸進的に大きくなる幅（又は直径）を有する。
第１ホール１１２２は画素回路部２００に含まれた絶縁膜を連続的に貫通するホールを意味する。例えば、第１ホール１１２２は、バッファー層１２０、第１ゲート絶縁膜１４０、第２ゲート絶縁膜１５０、及び層間絶縁膜１６０を連続的に貫通するホールを意味する。例えば、第１ホール１１２２は、バッファー層１２０を貫通するホール（以下、バッファーホール）、第１ゲート絶縁膜１４０を貫通するホール（以下、第１ゲートホール）、第２ゲート絶縁膜１５０を貫通するホール（以下、第２ゲートホール）、及び層間絶縁膜１６０を貫通するホール（以下、層間ホール）を有する。
バッファーホール、第１ゲートホール、第２ゲートホール、及び層間ホールは互いに異なる幅（又は直径）を有する。例えば、第１ホール１１２２に含まれたホールは、基板１００からＺ軸方向に遠くなるほど大きくなる幅（又は直径）を有する。具体的な例として、バッファーホール、第１ゲートホール、第２ゲートホール、及び層間ホールのうち層間ホールが最大の幅（又は直径）を有する。第１ホール１１２２に含まれた各ホールの幅（又は直径）はＸ軸方向（又はＹ軸方向）に測定された値である。ここで、第１ホール１１２２に含まれた各ホールの幅（又は直径）は該当ホールの最大幅（又は最大直径）又は平均幅（又は平均直径）を意味する。
第１ホール１１２２に含まれた各ホール（バッファーホール、第１ゲートホール、第２ゲートホール、及び層間ホール）そのものもＺ軸方向に漸進的に大きくなる幅（又は直径）を有する。
第２溝１１２０の幅（又は直径）は第２ホール１１２１（又は直径）より大きい。
第１ホール１１２２の幅（又は直径）は第２ホール１１２１の幅（又は直径）より大きい。
充填部材１００３は、貫通ホール１００１だけでなく、基板１００、及び画素回路部２００の第１ホール１１２２、第２ホール１１２１、及び第２溝１１２０にも充填される。また、充填部材１００３は密封部７５０と偏光板８００の間に形成された空間にも充填される。
ここで、第２溝１１２０の幅（又は直径）が第２ホール１１２１の幅（又は直径）より大きいため、第１ホール１１２２、第２ホール１１２１、及び第２溝１１２０に充填された充填部材１００３はＺ軸方向になかなか分離されない。したがって、貫通ホール１００１周辺の密封部７５０と基板１００間の結合力が向上する。
図１５乃至図１８は本発明の表示装置の製造方法を説明するための工程断面図である。図１５乃至図１８は貫通ホール１００１が配置される非表示領域１００２ｂ内の構造物の形成方法を主に説明する。
まず、図１５に示したように、キャリア基板（図示せず）上に第１層１１１、第２層１１２、第３層１１３、第４層１１４、バッファー層１２０、第１ゲート絶縁膜１４０、第２ゲート絶縁膜１５０、及び層間絶縁膜１６０が順次形成される。
図示していないが、表示領域１００２ａの場合、バッファー層１２０と第１ゲート絶縁膜１４０の間に半導体層３２１がさらに形成され、層間絶縁膜１６０上に平坦化膜１８０、画素電極ＰＥ、及び遮光膜１９０がさらに順次形成される。
また、図示していないが、表示領域１００２ａの場合、キャリア基板（図示せず）上に第１ゲート電極ＧＥ１、第２ゲート電極ＧＥ２、第３ゲート電極ＧＥ３、第４ゲート電極ＧＥ４、第５ゲート電極ＧＥ５、第６ゲート電極ＧＥ６、第７ゲート電極ＧＥ７、第ｎ−１スキャンラインＳＬｎ−１、第ｎスキャンラインＳＬｎ、第ｎ＋１スキャンラインＳＬｎ＋１、発光制御ラインＥＬ、初期化ラインＩＬ、キャパシタ電極２０１、第１連結電極７０１、第２連結電極７０２、第３連結電極７０３、データラインＤＬ及び高電位ラインＶＤＬがさらに形成される。
ついで、図１５に示したように、食刻工程によって層間絶縁膜１６０、第２ゲート絶縁膜１５０及び第１ゲート絶縁膜１４０の部分が選択的に除去される。これにより、バッファー層１２０を露出させる第１ホール２２が形成される。
前述した層間絶縁膜１６０、第２ゲート絶縁膜１５０及び第１ゲート絶縁膜１４０はそれぞれ食刻ガスを用いた乾式食刻（ｄｒｙ−ｅｔｃｈ）方式で除去される。
ついで、図１５に示したように、食刻工程によってバッファー層１２０及び第４層１１４の部分が選択的に除去される。これにより、第３層１１３を露出させる第２ホール２１が形成される。
前述したバッファー層１２０及び第４層１１４はそれぞれ食刻ガスを用いた乾式食刻（ｄｒｙ−ｅｔｃｈ）方式で除去される。
バッファー層１２０及び第４層１１４は無機物質なので、これらは前述した乾式食刻で除去されるが、第４層１１４の下部に配置された第３層１１３は有機物質なので、一般的な乾式食刻ではなかなか除去されない。
ついで、図１５に示したように、食刻工程によって第３層１１３の表面部分が選択的に除去される。これにより、第３層１１３の露出された表面に溝２０が生成される。
第３層１１３は有機物質からなるので、第３層１１３は酸素（Ｏ２）ガスを用いた食刻（例えば、酸素食刻又は酸素アッシング）によって除去される。よって、酸素食刻工程時、第４層１１４の側面（すなわち、第２ホール２１によって露出された面）は除去されず、有機物質からなった第３層１１３のみ選択的に除去される。
酸素食刻時間が長くなるほど第３層１１３が多く除去されて溝２０の幅が増加する。一方、酸素食刻工程の際、第４層１１４は実質的に除去されないので、第２ホール２１の幅は実質的にそのまま維持される。酸素食刻時間が充分に長くて第３層１１３の溝２０の幅が第２ホール２１の幅より大きくなれば、その溝２０が第４層１１４の下部まで伸びるアンダーカット（ｕｎｄｅｒ−ｃｕｔ）現象が発生する。言い換えれば、第３層１１３にアンダーカット現象が発生するほど、酸素食刻が長時間進めば、第３層１１３の溝２０は第４層１１４の第２ホール２１より大きな幅を有する。
ついで、図１５に示したように、共通電極６１３が形成される。共通電極６１３は、第１ホール２２、第２ホール２１、及び溝２０の内壁に沿って形成される。
図示していないが、表示領域１００２ａの場合、共通電極６１３の形成前に画素電極ＰＥ上に発光層５１２が形成される。共通電極６１３は遮光膜１９０及び発光層５１２上に形成される。
ついで、図１５に示したように、共通電極６１３上に密封部７５０が形成される。非表示領域１００２ｂで密封部７５０は第１無機膜７５１及び第２無機膜７５２を含む。例えば、共通電極６１３上に第１無機膜７５１が形成され、第１無機膜７５１上に第２無機膜７５２が形成される。
図示していないが、表示領域１００２ａの場合、第１無機膜７５１と第２無機膜７５２の間に有機膜７５５がさらに形成される。
ついで、図１５に示したように、密封部７５０上に偏光板８００が形成される。密封部７５０と偏光板８００の間には空間が形成される。
ついで、図１５に示したように、第１層１１１からキャリア基板（図示せず）が除去され、第１層１１１に基底層１１０が付着される。
ついで、図１６に示したように、製造された表示パネル１００２の偏光板８００上に接着部１０３０が配置される。
ついで、図１６に示したように、第１ホール２２、第２ホール２１、及び溝２０に対応して位置するように第１ホール２２、第２ホール２１、及び溝２０の上部及び下部の構造物を貫通する貫通ホール１００１が形成される。例えば、基板１００、共通電極６１３、密封部７５０、偏光板８００、及び接着部１０３０を貫通する貫通ホール１００１が形成される。
本発明の一実施例で開示した貫通ホール１００１の第１ホール２２、第２ホール２１、及び溝２０のそれぞれの形成時に第１溝１１００の第１ホール１１２２、第２ホール１１２１、及び第２溝１１２０も同様な方法で形成される。例えば、貫通ホール１００１の第１ホール２２の食刻時、第１溝１１００の第１ホール１１２２も食刻される。貫通ホール１００１の第２ホール２１の食刻時、第１溝１１００の第２ホール１１２１も食刻される。貫通ホール１００１の溝２０の食刻時、第１溝１１００の第２溝１１２０も食刻される。
ついで、図１７に示したように、接着部１０３０を介して、前記貫通ホール１００１が形成された表示パネル１００２とウィンドウガラス１０１０が接着される。
ついで、図１７に示したように、前記形成された貫通ホール１００１に充填部材１００３が充填される。図１７の場合、充填部材１００３が順次積層された第１無機物質１００３−１、有機物質１００３−２、及び第２無機物質１００３−３からなるものとして示したが、充填部材１００３は有機物質１００３−２のみからなることもできる。例えば、第１無機物質１００３−１及び第２無機物質１００３−３は化学気相蒸着（ＣＶＤ、ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）工程で充填し、有機物質１００３−２は気相工程で充填する。
これにより、充填部材１００３の一端部がウィンドウガラス１０１０に対向するようになる。
充填部材１００３は、貫通ホール１００１だけでなく、基板１００、及び画素回路部２００の第１ホール２２、第２ホール２１、及び溝２０にも充填される。また、充填部材１００３は第１溝１１００の第１ホール１１２２、第２ホール１１２１、及び第２溝１１２０にも充填される。
また、充填部材１００３は密封部７５０と偏光板８００の間に形成された空間にも充填される。ついで、図１８に示したように、充填部材１００３の他端部にカメラモジュール１０２０が配置される。これにより、充填部材１００３の他端部がカメラモジュール１０２０に対向するようになる。
貫通ホール１００１に充填された充填部材１００３とカメラモジュール１０２０のレンズは充填部材１００３とレンズの間にエアギャップが存在しないように接触する。充填部材１００３が順次積層された第１無機物質１００３−１、有機物質１００３−２、及び第２無機物質１００３−３からなる場合、第２無機物質１００３−３とレンズが触れ合った状態で充填部材１００３をＵＶ硬化させることによって充填部材１００３とレンズを接触させる。充填部材１００３が有機物質１００３−２のみからなる場合、有機物質が粘着特性を有するので、別途のＵＶ硬化過程なしに有機物質１００３−２とレンズが触れ合うようにすることによって充填部材１００３とレンズを接触させる。
貫通ホール１００１に充填された充填部材１００３とカメラモジュール１０２０のレンズは接触しないこともある。
図１９は本発明の一実施例による表示装置において充填部材１００３とカメラモジュール１０２０のレンズの間にエアギャップが存在する場合、レンズに入射する光の透過率を示すグラフ、図２０は本発明の一実施例による表示装置において充填部材１００３とカメラモジュール１０２０のレンズの間にエアギャップが存在しない場合、レンズに入射する光の透過率を示すグラフである。ここで、充填部材の屈折率は１．３を適用する。
貫通ホール１００１に充填部材１００３が充填されているが充填部材１００３とカメラモジュール１０２０のレンズの間にエアギャップが存在する場合、図１９に示したように、レンズに入射する光の透過率の波長による変化が大きい。このように、充填部材１００３とカメラモジュール１０２０のレンズの間にエアギャップが存在する場合、貫通ホール１００１に充填部材１００３が充填されていない場合（Ｒｅｆ）と比較したとき、レンズに入射する光の歪曲の改善が大きくないことが分かる。
一方、貫通ホール１００１に充填部材１００３が充填されているとともに充填部材１００３とカメラモジュール１０２０のレンズの間にエアギャップが存在しない場合、図２０に示したように、レンズに入射する光の透過率の波長による変化が相対的に小さい。波長による透過率は９０％以上である。このように、充填部材１００３とカメラモジュール１０２０のレンズの間にエアギャップが存在しない場合、貫通ホール１００１に充填部材１００３が充填されていない場合（Ｒｅｆ）と比較したとき、レンズに入射する光の歪曲の改善が大きいことが分かる。
このように、本発明の表示装置によれば、表示パネルに形成された貫通ホールの内部に充填部材を充填する。したがって、貫通ホールを有する表示パネルの信頼性（耐衝撃性）を向上させる。
また、充填部材によって、充填部材の一端部とカメラモジュールのレンズ間の屈折率差、そして充填部材の他端部と前記ウィンドウガラス間の屈折率差を低下させる。したがって、カメラモジュールのレンズに入射する光の歪曲を改善し、ひいては透過率及び視認性を向上させる。
また、充填部材とカメラモジュールのレンズが接触する。したがって、充填部材とカメラモジュールのレンズの間にエアギャップ（ａｉｒ ｇａｐ）が存在しなくなるので、エアギャップが存在することによる追加的なインデックスマッチングなしにカメラモジュールのレンズに入射する光の歪曲を改善できる。
また、充填部材が基板（又は画素回路部）の溝（又はホール）に充填される。したがって、貫通ホール周辺の密封部と基板間の結合力が向上する。
以上で説明した本発明は上述した実施例及び添付図面に限定されるものではなく、本発明の技術的思想を逸脱しない範疇内で多様な置換、変形及び変更が可能であるのは本発明が属する技術分野で通常の知識を有する者に明らかであろう。
１１ 第１コンタクトホール
１２ 第２コンタクトホール
１３ 第３コンタクトホール
１４ 第４コンタクトホール
１５ 第５コンタクトホール
１６ 第６コンタクトホール
１７ 第７コンタクトホール
１８ 第８コンタクトホール
１９ 第９コンタクトホール
２０ 溝
２１、１１２１ 第２ホール
２２、１１２２ 第１ホール
３０ ホール
１００ 基板
１０２ スキャンドライバー
１０３ 発光制御ドライバー
１０４ データドライバー
１０５ 電源供給部
１１０ 基底層
１１１ 第１層
１１２ 第２層
１１３ 第３層
１１４ 第４層
１２０ バッファー層
１４０ 第１ゲート絶縁膜
１５０ 第２ゲート絶縁膜
１６０ 層間絶縁膜
１８０ 平坦化膜
１９０ 遮光膜
２００ 画素回路部
２０１ キャパシタ電極
３２１ 半導体層
４２２ スペーサー
５１２ 発光層
６１３ 共通電極（カソード電極）
７０１ 第１連結電極
７０２ 第２連結電極
７０３ 第３連結電極
７５０ 密封部
７５１ 第１無機膜
７５２ ２無機膜
７５５ 有機膜
８００ 偏光板
９００ 発光領域
１０００ 表示モジュール
１００１ 貫通ホール
１００２ 表示パネル
１００２ａ 表示領域
１００２ｂ 非表示領域
１００３ 充填部材
１００３−１ 第１無機物質
１００３−２ 有機物質
１００３−３ 第２無機物質
１０１０ ウィンドウガラス
１０２０ カメラモジュール
１０３０ 接着部
１１００ 第１溝
１１２０ 第２溝
ＤＬ データライン
ＬＥＤ 発光素子
ＰＥ 画素電極
ＶＤＬ 高電位ライン

Claims (30)

  1. 貫通ホールを有する表示パネルと、
    前記表示パネル上に配置されたウィンドウガラスと、
    前記貫通ホールに充填され、前記ウィンドウガラスに対向する充填部材と、を含み、
    前記貫通ホールは少なくとも１個のレンズを含むカメラモジュールと重畳し、前記充填部材は前記カメラモジュールに対向し、
    前記充填部材の一端部と前記レンズ間の屈折率差は０．７以下であり、前記充填部材の他端部と前記ウィンドウガラス間の屈折率差は０．５以下である、ことを特徴とする表示装置。
  2. 前記充填部材は前記カメラモジュールのレンズと接触する、ことを特徴とする請求項１に記載の表示装置。
  3. 貫通ホールを有する表示パネルと、
    前記表示パネル上に配置されたウィンドウガラスと、
    前記貫通ホールに充填され、前記ウィンドウガラスに対向する充填部材と、を含み、
    前記貫通ホールは少なくとも１個のレンズを含むカメラモジュールと重畳し、
    前記充填部材は前記レンズと接触する、ことを特徴とする表示装置。
  4. 前記充填部材は１．２乃至２．０の屈折率を有する、ことを特徴とする請求項１又は３に記載の表示装置。
  5. 前記充填部材は有機物質からなる、ことを特徴とする請求項３に記載の表示装置。
  6. 前記充填部材の一端部と前記レンズ間の屈折率差は０．７以下であり、前記充填部材の他端部と前記ウィンドウガラス間の屈折率差は０．５以下である、ことを特徴とする請求項５に記載の表示装置。
  7. 前記充填部材は、順次積層された第１無機物質、有機物質、及び第２無機物質からなり、前記第１無機物質は前記カメラモジュールに対向し、前記第２無機物質は前記ウィンドウガラスに対向する、ことを特徴とする請求項１又は３に記載の表示装置。
  8. 前記第１無機物質と前記レンズ間の屈折率差は０．７以下であり、前記第２無機物質と前記ウィンドウガラス間の屈折率差は０．５以下である、ことを特徴とする請求項７に記載の表示装置。
  9. 前記表示パネルは、
    基板と、
    前記基板上に配置され、第１ホールを有する画素回路部と、
    前記画素回路部上に配置される共通電極と、
    前記共通電極上に配置される密封部と、
    前記密封部上に配置される偏光板と、を含み、
    前記基板は、前記第１ホールと対応する溝を有する第１層、及び前記第１層と前記画素回路部の間に配置され、前記溝と前記第１ホールの間に配置された第２ホールを有する第２層を含み、
    前記溝は前記第２ホールより大きな幅を有し、
    前記貫通ホールは前記第１ホール、前記第２ホール、及び前記溝と対応するように配置され、前記基板、前記共通電極、前記密封部、及び前記偏光板を貫通する、ことを特徴とする請求項１又は３に記載の表示装置。
  10. 前記表示パネルと前記ウィンドウガラスの間に配置される接着部をさらに含み、
    前記貫通ホールは前記接着部を貫通する、ことを特徴とする請求項９に記載の表示装置。
  11. 前記溝は前記第１層から前記第２層に向かう方向に漸進的に大きくなる幅を有する、ことを特徴とする請求項９に記載の表示装置。
  12. 表示パネルを形成する段階と、
    前記表示パネルを貫通し、平面上でカメラモジュールと重畳する貫通ホールを形成する段階と、
    前記貫通ホールが形成された表示パネル上にウィンドウガラスを配置する段階と、
    前記形成された貫通ホールに充填部材を充填する段階と、を含み、
    前記貫通ホールに充填された前記充填部材は前記カメラモジュールと前記ウィンドウガラスとそれぞれ対向し、
    前記充填部材の一端部と前記カメラモジュールのレンズ間の屈折率差は０．７以下であり、前記充填部材の他端部と前記ウィンドウガラス間の屈折率差は０．５以下である、ことを特徴とする表示装置の製造方法。
  13. 前記充填部材は有機物質からなる、ことを特徴とする請求項１２に記載の表示装置の製造方法。
  14. 前記充填部材は、順次積層された第１無機物質、有機物質、及び第２無機物質からなり、前記第１無機物質は前記カメラモジュールに対向し、前記第２無機物質は前記ウィンドウガラスに対向する、ことを特徴とする請求項１２に記載の表示装置の製造方法。
  15. 前記貫通ホールに充填された前記充填部材と前記レンズを接触させる段階をさらに含む、ことを特徴とする請求項１２に記載の表示装置の製造方法。
  16. 表示パネルを形成する段階と、
    前記表示パネルを貫通し、平面上でカメラモジュールと重畳する貫通ホールを形成する段階と、
    前記貫通ホールが形成された表示パネル上にウィンドウガラスを配置する段階と、
    前記形成された貫通ホールに充填部材を充填する段階と、
    前記貫通ホールに充填された前記充填部材と前記カメラモジュールのレンズを接触させる段階と、を含み、
    前記貫通ホールに充填された前記充填部材は前記カメラモジュールと前記ウィンドウガラスとそれぞれ対向する、ことを特徴とする表示装置の製造方法。
  17. 前記充填部材は１．２乃至２．０の屈折率を有する、ことを特徴とする請求項１２又は１６に記載の表示装置の製造方法。
  18. 前記充填部材は有機物質からなる、ことを特徴とする請求項１６に記載の表示装置の製造方法。
  19. 前記充填部材の一端部と前記レンズ間の屈折率差は０．７以下であり、前記充填部材の他端部と前記ウィンドウガラス間の屈折率差は０．５以下である、ことを特徴とする請求項１８に記載の表示装置の製造方法。
  20. 前記充填部材は、順次積層された第１無機物質、有機物質、及び第２無機物質からなり、前記第１無機物質は前記カメラモジュールに対向し、前記第２無機物質は前記ウィンドウガラスに対向する、ことを特徴とする請求項１６に記載の表示装置の製造方法。
  21. 前記第１無機物質と前記レンズ間の屈折率差は０．７以下であり、前記第２無機物質と前記ウィンドウガラス間の屈折率差は０．５以下である、ことを特徴とする請求項２０に記載の表示装置の製造方法。
  22. 前記表示パネルを形成する段階は、
    キャリア基板上に第１層及び第２層を順次形成する段階と、
    前記第２層上に画素回路部を形成する段階と、
    前記画素回路部の絶縁膜を貫通する第１ホールを形成する段階と、
    前記第２層を貫通し、前記第１ホールと対応するように配置された第２ホールを形成する段階と、
    前記第２ホールと対応するように配置され、前記第２ホールより大きな幅を有する溝を前記第１層に形成する段階と、
    前記画素回路部上に共通電極を形成する段階と、
    前記共通電極上に密封部を形成する段階と、
    前記密封部上に偏光板を形成する段階と、を含み、
    前記貫通ホールは前記第１ホール、前記第２ホール、及び前記溝と対応するように配置され、前記基板、前記共通電極、前記密封部、及び前記偏光板を貫通する、ことを特徴とする請求項１２又は１６に記載の表示装置の製造方法。
  23. 前記溝は酸素乾式食刻又はレーザー光によって形成する、ことを特徴とする請求項２２に記載の表示装置の製造方法。
  24. 貫通ホール及び前記貫通ホールに隣接して配置される第１溝を有する表示パネルと、
    前記表示パネル上に配置されたウィンドウガラスと、
    前記貫通ホール及び第１溝に充填され、前記ウィンドウガラスに対向する充填部材と、を含み、
    前記第１溝に配置された充填部材は前記第１溝と同じ垂直位置で貫通ホール内に同一に配置される、ことを特徴とする表示装置。
  25. 前記表示パネルは、
    基板と、
    前記基板上に配置され、第１ホールを有する画素回路部と、
    前記画素回路部上に配置される共通電極と、
    前記共通電極上に配置される密封部と、
    前記密封部上に配置される偏光板と、を含み、
    前記基板は、前記第１ホールと対応する溝を有する第１層、及び前記第１層と前記画素回路部の間に配置され、前記溝と前記第１ホールの間に配置された第２ホールを有する第２層を含み、
    前記溝は前記第２ホールより大きな幅を有し、
    前記貫通ホールは前記第１ホール、前記第２ホール、及び前記溝と対応するように配置され、前記基板、前記共通電極、前記密封部、及び前記偏光板を貫通する、ことを特徴とする請求項２４に記載の表示装置。
  26. 前記第１溝は前記第１ホール、前記第２ホール及び第２溝を含み、
    前記第１ホールは前記画素回路部に配置され、前記第２ホールは前記第２層に配置され、前記第２溝は第１層に配置され、
    前記第１ホール、前記第２ホール及び前記第２溝は互いに対応するように配置され、前記第２溝は前記基板の下面を基準に前記貫通ホールの溝と同じ垂直位置に配置され、
    前記第２溝は前記第１溝の前記第２ホールより大きな幅を有する、ことを特徴とする請求項２５に記載の表示装置。
  27. 前記第２溝は前記第１層から前記第２層に向かう方向に漸進的に大きくなる幅を有する、ことを特徴とする請求項２６に記載の表示装置。
  28. 前記充填部材は有機物質からなる、ことを特徴とする請求項１又は２４に記載の表示装置。
  29. 前記充填部材は、順次積層された第１無機物質、有機物質、及び第２無機物質からなる、ことを特徴とする請求項２６に記載の表示装置。
  30. 前記溝は前記第１層から前記第２層に向かう方向に漸進的に大きくなる幅を有する、ことを特徴とする請求項２５に記載の表示装置。


JP2019022557A 2018-02-12 2019-02-12 表示装置及びその製造方法 Active JP7271212B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023072394A JP2023095905A (ja) 2018-02-12 2023-04-26 表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180016676 2018-02-12
KR10-2018-0016676 2018-02-12
US16/259809 2019-01-28
US16/259,809 US10991774B2 (en) 2018-02-12 2019-01-28 Display device and method for fabricating the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023072394A Division JP2023095905A (ja) 2018-02-12 2023-04-26 表示装置

Publications (2)

Publication Number Publication Date
JP2019139232A true JP2019139232A (ja) 2019-08-22
JP7271212B2 JP7271212B2 (ja) 2023-05-11

Family

ID=67541173

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019022557A Active JP7271212B2 (ja) 2018-02-12 2019-02-12 表示装置及びその製造方法
JP2023072394A Pending JP2023095905A (ja) 2018-02-12 2023-04-26 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023072394A Pending JP2023095905A (ja) 2018-02-12 2023-04-26 表示装置

Country Status (4)

Country Link
US (2) US10991774B2 (ja)
JP (2) JP7271212B2 (ja)
KR (1) KR20190098703A (ja)
CN (1) CN110164920B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020262143A1 (ja) * 2019-06-28 2020-12-30 住友化学株式会社 光学積層体
WO2021084874A1 (ja) * 2019-10-30 2021-05-06 日東電工株式会社 画像表示装置および光学部材のセット
WO2021131237A1 (ja) * 2019-12-23 2021-07-01 日東電工株式会社 画像表示装置および光学部材のセット
WO2021192118A1 (ja) * 2020-03-25 2021-09-30 シャープ株式会社 表示デバイス、表示デバイスの製造方法
JP2022533229A (ja) * 2019-10-21 2022-07-21 クンシャン ゴー－ビシオノクス オプト－エレクトロニクス カンパニー リミテッド 表示装置
JP7497231B2 (ja) 2019-12-23 2024-06-10 日東電工株式会社 画像表示装置および光学部材のセット

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102610254B1 (ko) 2018-05-18 2023-12-07 삼성디스플레이 주식회사 전자 패널 및 이의 제조 방법
KR20210005446A (ko) * 2019-07-05 2021-01-14 삼성디스플레이 주식회사 전자 장치 및 이의 제조 방법
CN110444690B (zh) * 2019-08-20 2022-03-04 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110634919B (zh) * 2019-08-27 2022-03-08 云谷（固安）科技有限公司 显示面板的制作方法
CN110518045B (zh) * 2019-08-30 2022-02-22 武汉华星光电半导体显示技术有限公司 一种显示面板
KR20210037801A (ko) 2019-09-27 2021-04-07 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
CN110853497B (zh) * 2019-10-25 2021-02-26 武汉华星光电半导体显示技术有限公司 一种显示面板及其终端装置
KR20210055954A (ko) * 2019-11-08 2021-05-18 엘지디스플레이 주식회사 기판 홀을 가지는 표시 장치
KR20210092873A (ko) * 2020-01-16 2021-07-27 삼성디스플레이 주식회사 표시 장치
US11551639B2 (en) * 2020-01-30 2023-01-10 Samsung Display Co., Ltd. Display device including a light transmission region, and electronic device
KR20210107216A (ko) 2020-02-21 2021-09-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
CN111290155B (zh) * 2020-03-26 2021-04-27 武汉华星光电技术有限公司 一种彩膜基板、显示面板及电子装置
CN111341210A (zh) * 2020-04-09 2020-06-26 京东方科技集团股份有限公司 显示面板、显示装置以及显示面板的制造方法
KR20210147159A (ko) 2020-05-27 2021-12-07 삼성디스플레이 주식회사 디스플레이 장치
CN111725274B (zh) * 2020-06-10 2022-07-29 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、具有屏下摄像头的显示装置
KR20220000440A (ko) * 2020-06-25 2022-01-04 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220060091A (ko) * 2020-11-03 2022-05-11 삼성디스플레이 주식회사 디스플레이 장치 및 전자기기
CN112599701B (zh) * 2020-12-14 2022-05-17 合肥维信诺科技有限公司 显示基板
KR20220089777A (ko) * 2020-12-21 2022-06-29 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012098726A (ja) * 2010-10-29 2012-05-24 Apple Inc 電子機器用のカメラレンズ構造体およびディスプレイ構造体
US20170208241A1 (en) * 2016-01-15 2017-07-20 Samsung Electronics Co., Ltd. Method of controlling camera device and electronic device thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4556475B2 (ja) * 2004-04-05 2010-10-06 ソニー株式会社 固体撮像素子及びその製造方法
KR100704980B1 (ko) * 2005-11-28 2007-04-09 삼성전기주식회사 카메라 모듈 패키지
JP3976781B1 (ja) * 2007-05-17 2007-09-19 マイルストーン株式会社 撮像レンズ
JP5446485B2 (ja) * 2009-06-10 2014-03-19 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
TWI462067B (zh) 2010-04-27 2014-11-21 Lg Display Co Ltd 顯示設備
KR101821561B1 (ko) 2010-04-27 2018-01-26 엘지디스플레이 주식회사 디스플레이 장치
US8559806B2 (en) * 2010-12-29 2013-10-15 Samsung Electro-Mechanics Co., Ltd. Camera module and method for manufacturing the same
US8947627B2 (en) 2011-10-14 2015-02-03 Apple Inc. Electronic devices having displays with openings
KR101406129B1 (ko) 2012-03-28 2014-06-13 엘지디스플레이 주식회사 디스플레이 장치
US9075199B2 (en) 2012-10-30 2015-07-07 Apple Inc. Displays with polarizer layers for electronic devices
WO2014106218A1 (en) * 2012-12-31 2014-07-03 Digitialoptics Corporation Auto-focus camera module with mems closed loop compensator
EP3396446B1 (en) * 2013-03-22 2020-06-03 Vlyte Innovations Limited An electrophoretic device having a transparent light state
KR20150039024A (ko) 2013-10-01 2015-04-09 엘지전자 주식회사 이동 단말기
US20170026553A1 (en) 2015-07-24 2017-01-26 Apple Inc. Displays With Camera Window Openings
JP2018078274A (ja) * 2016-11-10 2018-05-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． イメージセンサー装置及びそれを含むイメージセンサーモジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012098726A (ja) * 2010-10-29 2012-05-24 Apple Inc 電子機器用のカメラレンズ構造体およびディスプレイ構造体
US20170208241A1 (en) * 2016-01-15 2017-07-20 Samsung Electronics Co., Ltd. Method of controlling camera device and electronic device thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020262143A1 (ja) * 2019-06-28 2020-12-30 住友化学株式会社 光学積層体
JP2022533229A (ja) * 2019-10-21 2022-07-21 クンシャン ゴー－ビシオノクス オプト－エレクトロニクス カンパニー リミテッド 表示装置
JP7289935B2 (ja) 2019-10-21 2023-06-12 クンシャン ゴー－ビシオノクス オプト－エレクトロニクス カンパニー リミテッド 表示装置
WO2021084874A1 (ja) * 2019-10-30 2021-05-06 日東電工株式会社 画像表示装置および光学部材のセット
WO2021131237A1 (ja) * 2019-12-23 2021-07-01 日東電工株式会社 画像表示装置および光学部材のセット
JP7497231B2 (ja) 2019-12-23 2024-06-10 日東電工株式会社 画像表示装置および光学部材のセット
WO2021192118A1 (ja) * 2020-03-25 2021-09-30 シャープ株式会社 表示デバイス、表示デバイスの製造方法

Also Published As

Publication number Publication date
CN110164920A (zh) 2019-08-23
US20190252475A1 (en) 2019-08-15
US20210249488A1 (en) 2021-08-12
JP2023095905A (ja) 2023-07-06
KR20190098703A (ko) 2019-08-22
US11800753B2 (en) 2023-10-24
CN110164920B (zh) 2024-05-17
US10991774B2 (en) 2021-04-27
JP7271212B2 (ja) 2023-05-11

Similar Documents

Publication Publication Date Title
JP7271212B2 (ja) 表示装置及びその製造方法
JP7152260B2 (ja) 表示装置及びその製造方法
US10903297B2 (en) Bidirectional organic light emitting display device
KR102515814B1 (ko) 표시 장치
US11500498B2 (en) Foldable display device
CN108269829B (zh) 显示装置以及制造该显示装置的方法
US11700742B2 (en) Display device having a dummy area between hole sealant and display sealant
CN110010658B (zh) 显示装置
EP3525064B1 (en) Display device and method for fabricating the same
US10665820B2 (en) Display device
CN111009552B (zh) 显示装置
KR102121257B1 (ko) 표시 장치 및 이의 제조 방법
CN112563305A (zh) 显示设备和修复显示设备的方法
KR102633986B1 (ko) 투명 표시 장치
KR20190038704A (ko) 발광 표시 장치 및 이의 제조 방법
KR102247528B1 (ko) 표시 장치 및 이의 제조 방법
KR20210073961A (ko) 표시 장치
KR102390963B1 (ko) 표시 장치 및 이의 제조 방법
KR20210033233A (ko) 전계발광 표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230426

R150 Certificate of patent or registration of utility model

Ref document number: 7271212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150