JP2019129399A - Amplifier circuit - Google Patents
Amplifier circuit Download PDFInfo
- Publication number
- JP2019129399A JP2019129399A JP2018009554A JP2018009554A JP2019129399A JP 2019129399 A JP2019129399 A JP 2019129399A JP 2018009554 A JP2018009554 A JP 2018009554A JP 2018009554 A JP2018009554 A JP 2018009554A JP 2019129399 A JP2019129399 A JP 2019129399A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- amplifier circuit
- resistance
- operational amplifier
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、分圧抵抗を備えた増幅回路に関する。 The present invention relates to an amplifier circuit having a voltage dividing resistor.
図１１は、従来の非反転増幅回路を示す図である。 FIG. 11 is a diagram showing a conventional non-inverting amplifier circuit.
従来の非反転増幅回路は、オペアンプ１０１と、抵抗Ｒ１と抵抗Ｒ２とからなる分圧抵抗１０２とを備える。
前記抵抗Ｒ１は、基準電圧Ｖｒｅｆと前記オペアンプ１０１の負入力との間に接続され、前記抵抗Ｒ２は、前記オペアンプ１０１の出力と非反転増幅回路の出力部Ｖｏｕｔとの間から当該オペアンプ１０１の負入力への負帰還ループ（フィードバックループ）内に接続される。
前記オペアンプ１０１の正入力は、非反転増幅回路の入力部Ｖｉｎに接続される。
図１２は、図１１に示す従来の非反転増幅回路におけるオペアンプの変形例を示す図である。
図１１では、オペアンプ１０１ａ，１０１ｂと、スイッチ１０３ａ，１０３ｂとを備えている。オペアンプ１０１ａで発生する低周波成分雑音（以下、「１／ｆ雑音」と記載する。）は、等価な雑音源１０４でモデル化されている。オペアンプ１０１ａで発生する１／ｆ雑音をチョッピング周波数（ＣＬＫ）で変調すること、即ち前記スイッチ１０３ａ，１０３ｂにて周期的に切り替えて入力Ｖｉｎ+ラインと入力Ｖｉｎ-ラインとに１／ｆ雑音を分散して相殺することで、低周波領域でのオペアンプ１０１ａ，１０１ｂの１／ｆ雑音がキャンセルされる。
The conventional non-inverting amplifier circuit includes an
The resistor R1 is connected between a reference voltage Vref and the negative input of the
The positive input of the
FIG. 12 is a diagram showing a modification of the operational amplifier in the conventional non-inverting amplifier circuit shown in FIG.
In FIG. 11,
上記特許文献１は、オペアンプそのものに関する技術であり、この技術を上述した図１１の従来のオペアンプに適用することで、当該非反転増幅回路のオペアンプ由来の１／ｆ雑音を低減できる。
また、上述した図１２相当の上記特許文献２に示されている技術（当該特許文献の図２）は、オペアンプを使用した負帰還アンプにも適用可能であり、負帰還ループを備えた負帰還アンプ中で使用しているオペアンプ由来の１／ｆ雑音を低減できる。
しかしながら、これらの特許文献１及び２にて開示された技術では、負帰還アンプのゲインを決定する第１の抵抗素子及び第２の抵抗素子（上述した「抵抗Ｒ１と抵抗Ｒ２」に相当）の電流ゆらぎに由来する雑音（１／ｆ雑音）を低減することはできないものであった。
さらに、増幅回路を集積回路内で構成した場合においては、印加電圧に対する抵抗値の線形性が良く、適切なシート抵抗を有する多結晶シリコン (ポリシリコン) 抵抗が多用される。しかしながら、この多結晶シリコン抵抗は、例えば金属皮膜抵抗と比べて１／ｆ雑音が大きいという課題がある。
抵抗素子の１／ｆ雑音は、回路シミュレータにおいて、電流雑音として、例えば以下の数式（１）ようにモデル化されている。
Moreover, the technique (FIG. 2 of the said patent document) shown by the said
However, in the techniques disclosed in these
Furthermore, in the case where the amplification circuit is configured in an integrated circuit, polycrystalline silicon (polysilicon) resistance having a good linearity of the resistance value with respect to the applied voltage and an appropriate sheet resistance is often used. However, this polycrystalline silicon resistor has a problem that 1 / f noise is larger than, for example, a metal film resistor.
The 1 / f noise of the resistance element is modeled as current noise in the circuit simulator, for example, as in the following formula (1).
上記数式（１）からなる１／ｆ雑音電流の説明は、以下の通りである。なお、１／ｆ雑音電流の単位は［Ａ２］である。
ＫＦ： フリッカー雑音係数 (素子の種類によって変わる係数)
Ｉ： 抵抗に流れているＤＣ電流
ｆ： 周波数
Ｌ： 抵抗の長さ
Ｗ： 抵抗の幅
Δｆ： 周波数帯域
この数式（１）からわかるように、電流雑音を小さくするには抵抗素子の面積を大きくすることが有効であるが、面積を大きくすると集積回路の1チップ当たりのコストが高くな
るという欠点がある。
本発明は、以上のような事情を鑑みてなされたものであり、その目的は、分圧抵抗を構成する第１の抵抗及び第２の抵抗の抵抗値を大きくすることなく（集積回路においては面積を大きくすることなく）、且つ簡易な回路構成で、第１の抵抗及び第２の抵抗の電流ゆらぎに由来する１／ｆ雑音をキャンセルする増幅回路を提供するものである。
The description of the 1 / f noise current consisting of the above equation (1) is as follows. The unit of 1 / f noise current is [A 2 ].
K F : Flicker noise factor (factor that varies depending on element type)
I: DC current flowing through a resistor f: Frequency L: Length of resistor W: Width of resistor Δf: Frequency band As can be seen from this equation (1), in order to reduce current noise, the area of the resistor element must be increased. Although it is effective to do so, there is a disadvantage that the cost per chip of the integrated circuit increases when the area is increased.
The present invention has been made in view of the circumstances as described above, and an object thereof is to increase the resistance values of the first resistor and the second resistor constituting the voltage dividing resistor (in an integrated circuit). An amplifier circuit that cancels 1 / f noise derived from current fluctuations of the first resistor and the second resistor with a simple circuit configuration (without increasing the area) is provided.
上記課題を解決するために、本発明は、第１の抵抗と第２の抵抗とを備えた分圧抵抗と、前記第１の抵抗と第２の抵抗との間に入力が接続された演算増幅器とを備えた増幅回路であって、前記第１の抵抗と第２の抵抗とを相互回路的に入れ替える入替手段と、前記入替手段を制御し、前記第１の抵抗と第２の抵抗との１／ｆ雑音をキャンセルする制御手段とを設けたことを特徴とするものである。 In order to solve the above-described problem, the present invention provides a voltage dividing resistor having a first resistor and a second resistor, and an operation in which an input is connected between the first resistor and the second resistor. An amplifier circuit including an amplifier, wherein the first resistor and the second resistor are interchanged with each other in a circuit manner, the interchanger is controlled, and the first resistor and the second resistor And control means for canceling the 1 / f noise.
上記のように構成された増幅回路によれば、入替手段と制御手段とを設けたことで、分圧抵抗を構成する第１の抵抗及び第２の抵抗の抵抗値を大きくする必要が無く且つ簡易な回路構成で、第１の抵抗及び第２の抵抗の電流ゆらぎに由来する１／ｆ雑音をキャンセルできる。 According to the amplifier circuit configured as described above, it is not necessary to increase the resistance values of the first resistor and the second resistor constituting the voltage dividing resistor by providing the replacement unit and the control unit, and The 1 / f noise derived from the current fluctuation of the first resistor and the second resistor can be canceled with a simple circuit configuration.
以下、図面を参照しながら、本発明を実施するための最良の形態について、説明する。本発明の実施形態では、抵抗の電流雑音 (電流の揺らぎ) を抵抗値の揺らぎと見なして
動作の説明を行う。
Hereinafter, the best mode for carrying out the present invention will be described with reference to the drawings. In the embodiment of the present invention, the operation will be described by regarding the current noise (the fluctuation of the current) of the resistance as the fluctuation of the resistance value.
その理由は、次の通りである。
上述した数式（１）よると、１／ｆ雑音電流はＤＣ電流Ｉに比例している。
Ｉ＝Ｖ／Ｒであるため、理想のＤＣ電圧Ｖを印可したときに、ＤＣ電流に比例した電流雑音が発生するということは、抵抗値が変動していることと等価となることに基づく。
The reason is as follows.
According to Equation (1) described above, the 1 / f noise current is proportional to the DC current I.
Since I = V / R, the occurrence of current noise proportional to the DC current when the ideal DC voltage V is applied is based on the fact that the resistance value is equivalent.
図１に、分圧抵抗における第１の抵抗と第２の抵抗との抵抗値の差と１／ｆ雑音の大きさとの相関図を示す。 FIG. 1 shows a correlation diagram between the difference in resistance value between the first resistor and the second resistor in the voltage dividing resistor and the magnitude of 1 / f noise.
本発明を数式（２）、本発明の近似式を数式（３）、従来例を数式（４）で示す。 The present invention is expressed by Formula (2), the approximate formula of the present invention by Formula (3), and the conventional example by Formula (4).
オペアンプの雑音と抵抗の熱雑音を考慮しない場合、ゲイン誤差＝１／ｆ雑音の大きさとなる。αが１よりも小さい領域では、１／ｆ雑音を小さくすることができる。 If the thermal noise of the op amp noise and resistance is not taken into account, the gain error = 1 / f noise magnitude. In a region where α is smaller than 1, 1 / f noise can be reduced.
図１１に示した従来の非反転増幅回路においては、通常、当該増幅回路としての許容される出力雑音電圧、入力電圧のＤＣレベルから、許容できるゲイン誤差（抵抗比）を算出し、その許容できるゲイン誤差の範囲内とする分圧抵抗を設定する。即ち、抵抗比が１±α（α＝ずれ量）の範囲で変動する分圧抵抗（第２の抵抗Ｒ２／第１の抵抗Ｒ１の比）を設定する。
ここで、図１１の従来の非反転増幅回路で、第１の抵抗Ｒ１と第２の抵抗Ｒ２の比が１から（１＋α）に変動した場合を考える。
In the conventional non-inverting amplifier circuit shown in FIG. 11, an allowable gain error (resistance ratio) is normally calculated from the allowable output noise voltage and the DC level of the input voltage as the amplifier circuit, and the allowable error can be obtained. Set the voltage dividing resistor within the range of gain error. That is, the voltage dividing resistance (the ratio of the second resistance R2 / the first resistance R1) in which the resistance ratio fluctuates in the range of 1 ± α (α = deviation amount) is set.
Here, it is assumed that the ratio of the first resistor R1 to the second resistor R2 changes from 1 to (1 + α) in the conventional non-inverting amplifier circuit of FIG.
この時、出力電圧Ｖｏｕｔは、
Ｖｏｕｔ ＝｛１＋（１＋α）｝×Ｖｉｎ ＝ （２＋α）×Ｖｉｎ
となる。
この場合、オペアンプ１０１による雑音及び、第１の抵抗Ｒ１と第２の抵抗Ｒ２の熱雑音がないものとすると、非反転増幅回路の出力雑音Ｖｎｏｕｔ（Ｖｏｕｔと区別して表現する）は、
Ｖｎｏｕｔ ＝ αＶｉｎ
となる。
At this time, the output voltage Vout is
Vout = {1+ (1 + α)} × Vin = (2 + α) × Vin
It becomes.
In this case, assuming that there is no noise due to the
Vnout = αVin
It becomes.
この非反転増幅回路の入力電圧の最大値をＶｉｎｍａｘ（Ｖｉｎと区別して表現する）、非反転増幅回路に許容できる出力雑音の最大値をＶｎｏｕｔｍａｘ（Ｖｏｕｔと区別して表現する）とすると、
α＜ Ｖｎｏｕｔｍａｘ／Ｖｉｎｍａｘ
の関係を満たさなければならない。
When the maximum value of the input voltage of the non-inverting amplifier circuit is Vinmax (expressed separately from Vin), and the maximum value of the output noise allowable for the non-inverting amplifier circuit is Vnoutmax (expressed separately from Vout),
α <Vnoutmax / Vinmax
Must meet the relationship.
本発明では、この関係式が、
（１／２）×α２＜｛ Ｖｎｏｕｔｍａｘ／Ｖｉｎｍａｘ｝
α＜√｛２×（Ｖｎｏｕｔｍａｘ／Ｖｉｎｍａｘ) ｝
となる。
In the present invention, this relational expression is
(1/2) × α 2 <{Vnoutmax / Vinmax}
α <√ {2 × (Vnoutmax / Vinmax)}
It becomes.
数値例として、
入力電圧の最大値Ｖｉｎｍａｘ＝１Ｖ、許容できる出力雑音電圧の最大値をＶｎｏｕｔｍａｘ＝１ｕＶとすると、
従来例では、
α＜１×１０−６
でなければならない。
As a numerical example,
Assuming that the maximum value of input voltage Vinmax = 1V and the maximum value of allowable output noise voltage is Vnoutmax = 1uV,
In the conventional example,
α <1 × 10 -6
Must.
一方、本発明では、
α＜√（２×１０−６）
α＜１．４×１０−３
を満たせば良いことになる。
On the other hand, in the present invention,
α <√ (2 × 10 −6 )
α <1.4 × 10 −3
It will be good if it is satisfied.
本発明の実施形態による抵抗値差（電流雑音）は、実測値として１Ｈｚで１０−８〜１０−５になる。但し、電流雑音の大きさは、抵抗の材質や製造条件により大きく異なるため、上記数値は一例である。 The resistance difference (current noise) according to the embodiment of the present invention is 10 −8 to 10 −5 at 1 Hz as a measured value. However, since the magnitude of the current noise varies greatly depending on the material of the resistor and the manufacturing conditions, the above numerical value is an example.
本発明は、後述する数式（３）から考えると、αが１よりも小さければ、効果的に抵抗変動をキャンセルできるものであります。 The present invention can effectively cancel the resistance fluctuation if α is smaller than 1 in view of the following formula (3).
ちなみに、抵抗値差（電流雑音）：１／ｆ雑音は、第１の抵抗Ｒ１と第２の抵抗Ｒ２との抵抗値のずれαの変動により発生するので、抵抗値Ｒそのものはいくらでも構わない。 Incidentally, the resistance value difference (current noise): 1 / f noise occurs due to the variation of the resistance value shift α between the first resistor R1 and the second resistor R2, and therefore the resistance value R itself does not matter.
後述する数式（２）を計算すると、Ｒがキャンセルされることがわかる。実際に設計する際は、消費電力と熱雑音の兼ね合いから、Ｒ＝数十Ω〜数百ｋΩを設定することが多い。 It can be seen that R is canceled by calculating formula (2) described below. In actual design, R = several tens Ω to several hundreds kΩ is often set in consideration of the balance between power consumption and thermal noise.
そもそも、抵抗値差は、半導体チップ内に拡散によって形成される抵抗素子からなるポリシリコン自体に、当該抵抗素子内の結晶粒界に多くの格子欠陥が存在し、キャリアがトラップ・リリースされることで、見かけのキャリア移動度が変動します。この移動度の変動が抵抗値の変動となり、電流雑音として観測されます。第１の抵抗Ｒ１と第２の抵抗Ｒ２でそれぞれ独立にこの現象が発生していることから、それぞれの抵抗の抵抗値の変動に差が生じている、ということになる。
［第１実施形態］
図１は、本発明の第１実施形態からなる増幅回路（非反転増幅回路）を示す図である。
第１実施形態からなる非反転増幅回路は、オペアンプ１と、抵抗Ｒ１と抵抗Ｒ２とからなる分圧抵抗Ｒ２とを備える。
前記抵抗Ｒ１は、基準電圧Ｖｒｅｆと前記オペアンプ１の負入力との間に接続され、前記抵抗Ｒ２は、前記オペアンプ１の出力と非反転増幅回路の出力部Ｖｏｕｔとの間から当該オペアンプ１の負入力への負帰還ループ（フィードバックループ）内に接続される。
前記オペアンプ１の正入力は、非反転増幅回路の入力部Ｖｉｎに接続される。３は第１の抵抗Ｒ１と第２の抵抗Ｒ２とを回路上入れ替える切替を行う入替手段であり、ＣＬＫは該入替手段３を制御する制御手段である。
前記第１の抵抗Ｒ１と第２の抵抗Ｒ２との抵抗値は、設計上、Ｒ１＝Ｒ２に設定する。その理由は、以下の雑音キャンセルを行うための必須要件であるからである。これに伴い、当該非反転増幅回路のゲインは、「２」となる。
前記第１の抵抗Ｒ１と第２の抵抗Ｒ２が、Ｒ１＝Ｒ２＝Ｒの場合、この非反転増幅回路の増幅率は計算上（１＋Ｒ２／Ｒ１）＝２となる。
しかしながら、実際には、上述した発明が解決しようとする課題の欄にも記載したように、前記第１の抵抗Ｒ１及び第２の抵抗Ｒ２の抵抗値に揺らぎがあるため、増幅率に揺らぎが発生する。
該増幅率が揺らぐということは、一定の電圧を入力していても出力が揺らぐということになり、その結果、出力に揺らぎが付加される、即ち雑音が付加されることと等価になる。しかも、増幅率の揺らぎは、入力電圧Ｖｉｎが大きいほど出力雑音が大きくなるという性質があり、一般的に言われる雑音（例えば、スイッチングノイズなどの固定のノイズ）とは異なる。
例として、Ｒ１＝Ｒ, Ｒ２＝（１＋α）Ｒとなった場合を考えると、第１の抵抗Ｒ１と第２の抵抗Ｒ２を入れ替えた時の、１周期の増幅率の平均値Ｇａｖｅは下記数式（５）となる。
In the first place, the resistance difference is that the polysilicon itself, which is a resistance element formed by diffusion in a semiconductor chip, has many lattice defects at the crystal grain boundaries in the resistance element, and carriers are trapped and released. The apparent carrier mobility will fluctuate. This mobility fluctuation becomes resistance fluctuation and is observed as current noise. Since this phenomenon occurs independently in each of the first resistor R1 and the second resistor R2, it means that there is a difference in the fluctuation of the resistance value of each resistor.
First Embodiment
FIG. 1 is a diagram showing an amplifier circuit (non-inverting amplifier circuit) according to the first embodiment of the present invention.
The non-inverting amplifier circuit according to the first embodiment includes an
The resistor R1 is connected between a reference voltage Vref and the negative input of the
The positive input of the
The resistance values of the first resistor R1 and the second resistor R2 are set to R1 = R2 by design. The reason is that it is an essential requirement to perform the following noise cancellation. Along with this, the gain of the non-inversion amplification circuit becomes “2”.
When the first resistor R1 and the second resistor R2 satisfy R1 = R2 = R, the amplification factor of this non-inverting amplifier circuit is calculated as (1 + R2 / R1) = 2.
However, actually, as described in the column of the problem to be solved by the above-described invention, since the resistance values of the first resistor R1 and the second resistor R2 are fluctuated, the amplification factor fluctuates. Occur.
The fluctuation of the amplification factor means that the output fluctuates even when a constant voltage is input. As a result, the fluctuation is added to the output, that is, noise is added. In addition, the fluctuation of the amplification factor has the property that the output noise increases as the input voltage Vin increases, and is different from the generally-known noise (for example, fixed noise such as switching noise).
As an example, considering the case of R1 = R, R2 = (1 + α) R, the average value Gave of amplification factors in one cycle when the first resistor R1 and the second resistor R2 are interchanged is expressed by the following equation: It becomes (5).
数値例として、α＝０．０１、即ちＲ１とＲ２の相対値が＋１％変動した場合を計算すると、Ｇａｖｅ≒２．００００５となる。
言い換えれば、抵抗値＋１％の変動でＧ＝２．０１になるはずが、抵抗を入れ替えて平均化することにより、２．００００５になる。
本実施形態によれば、第１の抵抗Ｒ１と第２の抵抗Ｒ２の面積を大きくすることなく、入替手段３と制御手段ＣＬＫとによる回路動作により、抵抗比の変動分、即ち抵抗の電流雑音をキャンセルできることとなり、周期Ｔよりもゆっくりな抵抗変動 （１/ｆ雑音） を
キャンセルできる。
上記構成によれば、反転増幅回路に入替手段３と制御手段ＣＬＫとを設けたことで、分圧抵抗２を構成する第１の抵抗Ｒ１及び第２の抵抗Ｒ２の抵抗値を大きくする必要が無く、１チップ化された集積回路においては面積を大きくすることなく、且つ簡易な回路構成で、第１の抵抗Ｒ１及び第２の抵抗Ｒ２の電流ゆらぎに由来する１／ｆ雑音をキャンセルできる。
よって、１／ｆ雑音を抑制しつつ、出力信号Ｖｏｕｔの極性を非反転する非反転増幅回路とすることができる。
以下、本実施の形態を数式で説明すると、以下の通りとなる。
結論からすれば、電流雑音に起因するゲイン変動分に対し、抵抗比変動の割合αは１よりも小さいので、１周期で平均化すると、変動分αが自乗されるので、ゲインに与える影響がほぼキャンセルされることになる。
As a numerical example, when α = 0.01, that is, when the relative value of R1 and R2 fluctuates by + 1%, Gave≈2.00005.
In other words, G should be 2.01 in the fluctuation of resistance value + 1%, but 2.00005 is obtained by replacing and averaging resistance.
According to the present embodiment, without increasing the areas of the first resistor R1 and the second resistor R2, by the circuit operation by the
According to the above configuration, it is necessary to increase the resistance values of the first resistor R1 and the second resistor R2 constituting the
Therefore, a non-inverting amplifier circuit that non-inverts the polarity of the output signal Vout while suppressing 1 / f noise can be provided.
Hereinafter, the present embodiment will be described as a mathematical expression.
In conclusion, the ratio α of the resistance ratio fluctuation is smaller than 1 with respect to the gain fluctuation caused by the current noise. Therefore, if the averaging is performed in one cycle, the fluctuation α is squared. It will be almost canceled.
以下、入替手段３と制御手段ＣＬＫの動作を説明する。
Hereinafter, operations of the
入替手段３は、切り替えスイッチ：１組 (例えば、ＳＷ：４個)からなる。
制御手段ＣＬＫは、前記切り替えスイッチの切替周期を制御するものであり、ＣＬＫ＝ＬとＨで各抵抗（第１の抵抗Ｒ１と第２の抵抗Ｒ２）に印可される電圧が逆になっても、ゲイン変動をキャンセルできる。
図３に入替手段３を構成する極性切り替えスイッチＳＷ：４個の具体例を示す。
該ＳＷ４個の構成によれば、回路がシンプルになる。すなわち、第１の抵抗Ｒ１と第２の抵抗Ｒ２の電流が流れる方向を一定に保つ（同じ方向に保つ）ようなＳＷ：８個を設けるような機構は不要であり、スイッチ数の低減に伴う回路の簡素化が図れる。
The exchange means 3 is composed of one switch (for example, four SWs).
The control means CLK controls the switching cycle of the changeover switch, and even when the voltages applied to the respective resistors (the first resistor R1 and the second resistor R2) with CLK = L and H are reversed. , Can cancel the gain fluctuation.
FIG. 3 shows four specific examples of the polarity switching switch SW constituting the replacing
According to the configuration of the four SWs, the circuit becomes simple. That is, there is no need for a mechanism for providing eight SW: SW that keeps the direction in which the current of the first resistor R1 and the second resistor R2 flows (maintains in the same direction). The circuit can be simplified.
さらに詳細に説明すると、第１の抵抗Ｒ１と第２の抵抗Ｒ２に流れる電流の向きをＣＬＫ＝ＬとＣＬＫ＝Ｈとで逆にすればＳＷ：４個となり、第１の抵抗Ｒ１と第２の抵抗Ｒ２に流れる電流の向きＣＬＫ＝ＬとＣＬＫ＝Ｈとで合わせればＳＷ：８個となる。
ここで、第１の抵抗Ｒ１と第２の抵抗Ｒ２に流れる電流の向きを逆としても、合わせても、１／ｆ雑音のキャンセルは可能であり、１／ｆ雑音のキャンセルの効果が同じなら、ＳＷ：４個の方が簡素化できて有利であることは言うまでもない。
More specifically, if the direction of the current flowing through the first resistor R1 and the second resistor R2 is reversed between CLK = L and CLK = H, SW is four, and the first resistor R1 and the second resistor R2 If the direction of the current flowing through the resistor R2 is set to CLK = L and CLK = H, SW is 8 pieces.
Here, even if the directions of the currents flowing through the first resistor R1 and the second resistor R2 are reversed, the 1 / f noise can be canceled even if they are combined, and the canceling effect of the 1 / f noise is the same. Needless to say, SW: 4 is more advantageous because it can be simplified.
図４は、本発明の第１実施形態からなる非反転増幅回路の変形例を示す図である。 FIG. 4 is a view showing a modified example of the non-inversion amplifier circuit according to the first embodiment of the present invention.
本変形例においては、図２に示す非反転増幅回路と基本同じ構成であり、相違点のみ説明する。
本変形例からなる非反転増幅回路は、オペアンプ１と非反転増幅回路の出力端子Ｖｏｕｔとの間にローパスフィルタＬＰＦを追加している。
In this modification, the configuration is basically the same as the non-inverting amplifier circuit shown in FIG.
In the non-inverted amplification circuit according to this modification, a low pass filter LPF is added between the
ＬＰＦのカットオフ周波数をチョッピング周波数ＣＬＫよりも低くすると、ＣＬＫで変調された１／ｆ雑音を抑圧することができる。これは、ＣＬＫ周期中で平均化することと同様の効果がある。
［第２実施形態］
図５は、本発明の第２実施形態からなる反転増幅回路を示す図である。
本第２実施形態からなる反転増幅回路においては、図４に示す非反転増幅回路を応用した構成であり、相違点のみ説明する。
本第２実施形態からなる反転増幅回路は、図４に示す非反転増幅回路の入力端子Ｖｉｎと基準電圧Ｖｒｅｆとを入れ替える（即ち、端子に入力する電圧を入れ替える）ことで、反転増幅回路としたものである。
即ち、分圧抵抗を構成する第１の抵抗Ｒ１と第２の抵抗Ｒ２のうち、負帰還ループと異なる側に配置された第１の抵抗Ｒ１の入力側に入力端子Ｖｉｎが接続され、オペアンプ１の正入力に基準電圧Ｖｒｅｆが接続された構成である。
該構成からなる反転増幅回路のゲインは「−１」である。
該構成によれば、反転増幅回路に入替手段３と制御手段ＣＬＫとを設けたことで、分圧抵抗を構成する第１の抵抗Ｒ１及び第２の抵抗Ｒ２の抵抗値を大きくする必要が無く、集積回路においては面積を大きくすることなく、且つ簡易な回路構成で、第１の抵抗Ｒ１及び第２の抵抗Ｒ２の電流ゆらぎに由来する１／ｆ雑音をキャンセルできる。
よって、１／ｆ雑音を抑制しつつ、出力信号Ｖｏｕｔの極性を反転する反転増幅回路とすることができる。
また、入替手段３において、第１実施形態同様、極性切り替えスイッチＳＷ：４個で構成することで、スイッチ数を低減し、更に簡素化できることは言うまでもない。
［第３実施形態］
図６は、本発明の第３実施形態からなる全差動増幅回路を示す図である。
本第３実施形態からなる全差動増幅回路は、全差動オペアンプ１１の一方の入力と他方の入力のそれぞれ異なる分圧抵抗１２ａ，１２ｂの分圧値が入力されるように接続され、一方の分圧抵抗１２ａの第１の抵抗Ｒ１と他方の分圧抵抗１２ｂの第３の抵抗Ｒ３とが帰還ループ（フィードバックループ）に接続され、一方の分圧抵抗１２ａの第２の抵抗Ｒ２は入力が一方の入力端子ＶＩＮＮに接続され出力が全差動オペアンプ１１の一方の入力に接続され、他方の分圧抵抗１２ｂの第４の抵抗Ｒ４は入力が他方の入力端子ＶＩＮＰに接続され出力が全差動オペアンプ１１の他方の入力に接続され、当該全差動オペアンプ１１の2つの出力がローパスフィルタＬＰＦを介して２つの出力端子ＶＯＵＴＰ，ＶＯＵＴＮに
接続されてなる構成である。
上記第１の抵抗Ｒ１〜第４の抵抗Ｒ４の抵抗値は、Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４であり、この時のゲインは「１」である。
該構成によれば、全差動増幅回路に入替手段１３と制御手段ＣＬＫとを設けたことで、分圧抵抗１２ａ，１２ｂを構成する第１の抵抗Ｒ１〜第４の抵抗Ｒ４の抵抗値を大きくする必要が無く、集積回路においては面積を大きくすることなく、且つ簡易な回路構成で、第１の抵抗Ｒ１〜第４の抵抗Ｒ４の電流ゆらぎに由来する１／ｆ雑音をキャンセルできる。よって、１／ｆ雑音を抑制しつつ、出力コモンモード電圧を一定に保つ用途に使用可能な全差動増幅回路とすることができる。
また、入替手段１３を構成する２つの入替部１３ａ，１３ｂについて、各々1つの入替部
を極性切り替えスイッチＳＷ：４個で構成することで、第１実施形態或いは第２実施形態同様、スイッチ数を低減し、更に簡素化できることは言うまでもない。
When the cutoff frequency of the LPF is lower than the chopping frequency CLK, 1 / f noise modulated by CLK can be suppressed. This has the same effect as averaging in the CLK cycle.
Second Embodiment
FIG. 5 is a diagram showing an inverting amplification circuit according to a second embodiment of the present invention.
The inverting amplifier circuit according to the second embodiment has a configuration in which the non-inverting amplifier circuit shown in FIG. 4 is applied, and only differences will be described.
The inverting amplifier circuit according to the second embodiment is an inverting amplifier circuit by switching the input terminal Vin and the reference voltage Vref of the non-inverting amplifier circuit shown in FIG. 4 (that is, by switching the voltage input to the terminal). It is a thing.
That is, the input terminal Vin is connected to the input side of the first resistor R1 arranged on the side different from the negative feedback loop among the first resistor R1 and the second resistor R2 constituting the voltage dividing resistor, and the
The gain of the inverting amplifier circuit configured as described above is “−1”.
According to this configuration, the replacement means 3 and the control means CLK are provided in the inverting amplifier circuit, so that it is not necessary to increase the resistance values of the first resistor R1 and the second resistor R2 constituting the voltage dividing resistor. In the integrated circuit, the 1 / f noise derived from the current fluctuation of the first resistor R1 and the second resistor R2 can be canceled with a simple circuit configuration without increasing the area.
Therefore, an inverting amplifier circuit that inverts the polarity of the output signal Vout while suppressing 1 / f noise can be provided.
Further, as in the first embodiment, it is needless to say that the number of switches can be reduced and the number of switches can be further simplified, as in the first embodiment, by using four polarity switching switches SW.
Third Embodiment
FIG. 6 is a diagram showing a fully differential amplifier circuit according to a third embodiment of the present invention.
The fully differential amplifier circuit according to the third embodiment is connected so that the divided values of different voltage dividing resistors 12a and 12b of the one input and the other input of the fully differential operational amplifier 11 are input, The first resistor R1 of the voltage dividing resistor 12a and the third resistor R3 of the other voltage dividing resistor 12b are connected to a feedback loop (feedback loop), and the second resistor R2 of one voltage dividing resistor 12a is input. Is connected to one input terminal VINN, the output is connected to one input of the fully differential operational amplifier 11, and the fourth resistor R4 of the other voltage dividing resistor 12b is connected to the other input terminal VINP and the output is all output. The differential operational amplifier 11 is connected to the other input, and two outputs of the fully differential operational amplifier 11 are connected to two output terminals VOUTP and VOUTN via a low-pass filter LPF.
The resistance values of the first resistor R1 to the fourth resistor R4 are R1 = R2 = R3 = R4, and the gain at this time is “1”.
According to this configuration, the replacement means 13 and the control means CLK are provided in the fully differential amplifier circuit, so that the resistance values of the first resistor R1 to the fourth resistor R4 constituting the voltage dividing resistors 12a and 12b can be obtained. The 1 / f noise derived from the current fluctuations of the first resistor R1 to the fourth resistor R4 can be canceled without increasing the area in the integrated circuit and with a simple circuit configuration. Therefore, a fully differential amplifier circuit that can be used for the purpose of keeping the output common mode voltage constant while suppressing 1 / f noise can be obtained.
Further, for each of the two
図７は、抵抗比が１±αの範囲で変動する分圧抵抗の比（Ｒ２／Ｒ１）の変動を示す波形図である。図８は、図７の分圧抵抗の比を図１１の従来の非反転増幅回路に適用した際の波形図である。図９は、図２の非反転増幅回路の入替手段及び制御部によるチョッピングを適用した際の波形図である。図１０は、図４の非反転増幅回路のＬＰＦを通過させた後の波形図である。 FIG. 7 is a waveform diagram showing the fluctuation of the ratio (R2 / R1) of the voltage dividing resistance in which the resistance ratio fluctuates in the range of 1 ± α. FIG. 8 is a waveform diagram when the ratio of the voltage dividing resistors of FIG. 7 is applied to the conventional non-inverting amplifier circuit of FIG. FIG. 9 is a waveform diagram when chopping is applied by the switching unit and the control unit of the non-inversion amplifying circuit of FIG. FIG. 10 is a waveform diagram after passing through the LPF of the non-inverting amplifier circuit of FIG.
なお、上述した第１実施形態と第２実施形態は、第１の抵抗及び第２の抵抗の電流ゆらぎに由来する１／ｆ雑音をキャンセルするものであり、オペアンプ１の直流オフセット電圧のキャンセル機能を備えるものではありません。また、上述した第３実施形態は、第１の抵抗，第２の抵抗，第３の抵抗，第４の抵抗の電流ゆらぎに由来する１／ｆ雑音をキャンセルするものであり、全差動オペアンプ１１の直流オフセット電圧のキャンセル機能を備えるものではありません。
In the first and second embodiments described above, 1 / f noise derived from current fluctuations in the first resistor and the second resistor is canceled, and the DC offset voltage canceling function of the
また、本願発明は、上述の実施形態に限定されるものではない。例えば、上述の実施形態では、非反転増幅回路／反転増幅回路／全差動増幅回路にて説明したが、本願発明はこれに限定されるものではなく、設計上は同じ抵抗値からなる複数の抵抗で構成された分圧抵抗を備えた回路に有効であることは言うまでもない。
また、上述した非反転増幅回路／反転増幅回路／全差動増幅回路／分圧抵抗を備えた回路は、例えば、気圧センサ、温度センサなどの各種センサや、電源回路に適用できることも言うまでもない。
Further, the present invention is not limited to the above-described embodiment. For example, in the above-described embodiment, the non-inverting amplifier circuit / inverting amplifier circuit / fully differential amplifier circuit has been described. However, the present invention is not limited to this, and a plurality of resistors having the same resistance value are designed. Needless to say, this is effective for a circuit having a voltage dividing resistor composed of resistors.
Needless to say, the circuit including the above-described non-inverting amplifier circuit / inverting amplifier circuit / fully differential amplifier circuit / voltage dividing resistor can be applied to various sensors such as an atmospheric pressure sensor and a temperature sensor, and a power supply circuit.
以上、この発明の実施形態に関して図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。また、本発明は、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。また、上記各実施形態に記載された要素であり、同様の効果を奏する要素同士を置換した構成も含まれる。 The embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and includes design changes and the like without departing from the gist of the present invention. The present invention can be modified in various ways within the scope of the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments are also included in the technical scope of the present invention. Be Moreover, it is an element described in each said embodiment, and the structure which substituted the elements which show the same effect is also contained.
１，１１ オペアンプ
２，１２ａ，１２ｂ 分圧抵抗
３ 入替手段
３ａ，３ｂ 入替部
Ｒ１ 第１の抵抗
Ｒ２ 第２の抵抗
Ｒ３ 第３の抵抗
Ｒ４ 第４の抵抗
ＣＬＫ 制御手段
ＳＷ スイッチ
1, 11
Claims (9)
前記第１の抵抗と第２の抵抗とを相互回路的に入れ替える入替手段と、前記入替手段を制御し、前記第１の抵抗と第２の抵抗との１／ｆ雑音をキャンセルする制御手段を設けたことを特徴とする増幅回路。 An amplifier circuit comprising: a voltage dividing resistor comprising a first resistor and a second resistor; and an operational amplifier having an input connected between the first resistor and the second resistor,
Switching means for switching the first resistance and the second resistance in a mutual circuit; and control means for controlling the switching means and canceling 1 / f noise between the first resistance and the second resistance. An amplifier circuit characterized by being provided.
前記全差動演算増幅器の正の出力電圧を第１の抵抗と第２の抵抗とで分圧し、その分圧電圧を当該全差動演算増幅器の反転入力端子に接続する第１の負帰還ループと、
前記全差動演算増幅器の負の出力電圧を第３の抵抗と第４の抵抗とで分圧し、その分圧電圧を当該全差動演算増幅器の非反転入力端子に接続する第２の負帰還ループとを備え、
前記入替手段は、前記第１の抵抗と第２の抵抗とを相互回路的に入れ替える第１の入替部と、前記第３の抵抗と第４の抵抗とを相互回路的に入れ替える第２の入替部からなり、前記制御手段は、前記第１の入替部及び第２の入替部を制御し、前記第１の抵抗と第２の抵抗との１／ｆ雑音及び前記第３の抵抗と第４の抵抗との１／ｆ雑音をキャンセルすることを特徴とする請求項１記載の増幅回路。 The operational amplifier comprises a fully differential operational amplifier,
A first negative feedback loop that divides the positive output voltage of the fully differential operational amplifier by a first resistor and a second resistor and connects the divided voltage to the inverting input terminal of the fully differential operational amplifier. When,
The negative output voltage of the fully differential operational amplifier is divided by a third resistor and a fourth resistor, and the divided negative voltage is connected to the non-inverting input terminal of the fully differential operational amplifier. With a loop,
The replacement means replaces the first resistor and the second resistor in a mutual circuit, and the second replacement in which the third resistor and the fourth resistor are replaced in a mutual circuit. The control means controls the first replacement unit and the second replacement unit, 1 / f noise between the first resistor and the second resistor, and the third resistor and the fourth resistor. 2. The amplifier circuit according to claim 1, wherein 1 / f noise with respect to the resistor is canceled.
A sensor comprising the amplifier circuit according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018009554A JP2019129399A (en) | 2018-01-24 | 2018-01-24 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018009554A JP2019129399A (en) | 2018-01-24 | 2018-01-24 | Amplifier circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019129399A true JP2019129399A (en) | 2019-08-01 |
Family
ID=67472404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018009554A Pending JP2019129399A (en) | 2018-01-24 | 2018-01-24 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019129399A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114553157A (en) * | 2022-02-28 | 2022-05-27 | 山东大学 | Differential amplification circuit, control method and signal amplification equipment |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5660107A (en) * | 1979-10-23 | 1981-05-23 | Akita Hoso:Kk | Balanced differential feedback amplifier |
| JPH09218232A (en) * | 1996-02-08 | 1997-08-19 | Osaki Electric Co Ltd | Test circuit for inversion amplifier circuit |
| JPH11287668A (en) * | 1998-02-04 | 1999-10-19 | Denso Corp | Amplification circuit and position detection device using the same |
| JP2003158425A (en) * | 2001-09-28 | 2003-05-30 | Koninkl Philips Electronics Nv | Mixing circuit with low noise index in low-frequency operation |
| JP2004297166A (en) * | 2003-03-25 | 2004-10-21 | Murata Mfg Co Ltd | Temperature-compensated piezoelectric oscillator and electronic equipment using the same |
| JP2007049285A (en) * | 2005-08-08 | 2007-02-22 | Seiko Instruments Inc | Chopper amplifier circuit and semiconductor device |
| JP2007279186A (en) * | 2006-04-04 | 2007-10-25 | Nec Electronics Corp | Amplifier circuit and driving circuit |
| JP2009200797A (en) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | Integrated circuit device, and electronic instrument |
| JP2010249786A (en) * | 2009-04-20 | 2010-11-04 | Jepico Corp | Sensor signal processing circuit |
| JP2013121160A (en) * | 2011-12-09 | 2013-06-17 | Rohm Co Ltd | Fully-differential feedback amplifier circuit and electrical equipment |
-
2018
- 2018-01-24 JP JP2018009554A patent/JP2019129399A/en active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5660107A (en) * | 1979-10-23 | 1981-05-23 | Akita Hoso:Kk | Balanced differential feedback amplifier |
| JPH09218232A (en) * | 1996-02-08 | 1997-08-19 | Osaki Electric Co Ltd | Test circuit for inversion amplifier circuit |
| JPH11287668A (en) * | 1998-02-04 | 1999-10-19 | Denso Corp | Amplification circuit and position detection device using the same |
| JP2003158425A (en) * | 2001-09-28 | 2003-05-30 | Koninkl Philips Electronics Nv | Mixing circuit with low noise index in low-frequency operation |
| JP2004297166A (en) * | 2003-03-25 | 2004-10-21 | Murata Mfg Co Ltd | Temperature-compensated piezoelectric oscillator and electronic equipment using the same |
| JP2007049285A (en) * | 2005-08-08 | 2007-02-22 | Seiko Instruments Inc | Chopper amplifier circuit and semiconductor device |
| JP2007279186A (en) * | 2006-04-04 | 2007-10-25 | Nec Electronics Corp | Amplifier circuit and driving circuit |
| JP2009200797A (en) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | Integrated circuit device, and electronic instrument |
| JP2010249786A (en) * | 2009-04-20 | 2010-11-04 | Jepico Corp | Sensor signal processing circuit |
| JP2013121160A (en) * | 2011-12-09 | 2013-06-17 | Rohm Co Ltd | Fully-differential feedback amplifier circuit and electrical equipment |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114553157A (en) * | 2022-02-28 | 2022-05-27 | 山东大学 | Differential amplification circuit, control method and signal amplification equipment |
| CN114553157B (en) * | 2022-02-28 | 2024-04-05 | 山东大学 | Differential amplifying circuit, control method and signal amplifying equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109004911B (en) | Differential amplifier with regulated common mode rejection and circuit with improved common mode rejection ratio | |
| KR101127891B1 (en) | Output amplifier circuit and sensor device using the same | |
| Wu et al. | A current-feedback instrumentation amplifier with a gain error reduction loop and 0.06% untrimmed gain error | |
| TWI384751B (en) | Operational amplifier having dc offset cancellation capability | |
| US20130147548A1 (en) | Linear amplifier that perform level shift and method of level shifting | |
| JP2008058298A (en) | Temperature detection circuit, and semiconductor device | |
| JP2009290490A (en) | Amplifier circuit | |
| JP5715531B2 (en) | Single differential converter | |
| JP2017076942A (en) | Chopper stabilization amplifier | |
| US9000824B2 (en) | Offset cancel circuit | |
| KR101377916B1 (en) | Operational amplifier | |
| JP2019129399A (en) | Amplifier circuit | |
| JP2010136039A (en) | Signal amplifier and magnetic sensor device | |
| JP2006270442A (en) | Q correction of filter circuit | |
| JP6253634B2 (en) | Auto zero amplifier with low input leakage | |
| JP4978022B2 (en) | Operational amplifier | |
| JP2002257869A (en) | Current detection circuit | |
| JPWO2009016994A1 (en) | Bridge circuit output voltage offset adjustment circuit | |
| JP5865815B2 (en) | Operational amplifier | |
| JP5320503B2 (en) | Amplifier circuit | |
| JP2015177205A (en) | offset cancellation circuit | |
| WO2023233793A1 (en) | Sensor amplification circuit | |
| KR102473418B1 (en) | Apparatus for reducing offset of hall sensor and apparatus for control lens module | |
| JP2012169820A (en) | Preamplifier circuit and microphone | |
| WO2022209797A1 (en) | Sensor output compensation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210706 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211228 |