JP2019125601A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2019125601A JP2019125601A JP2018002901A JP2018002901A JP2019125601A JP 2019125601 A JP2019125601 A JP 2019125601A JP 2018002901 A JP2018002901 A JP 2018002901A JP 2018002901 A JP2018002901 A JP 2018002901A JP 2019125601 A JP2019125601 A JP 2019125601A
- Authority
- JP
- Japan
- Prior art keywords
- high frequency
- chip
- wiring
- semiconductor device
- rewiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Abstract
Description
本発明は、再配線層を備えるICチップが搭載された半導体装置に関する。 The present invention relates to a semiconductor device mounted with an IC chip having a redistribution layer.
従来、IC(Integrated Circuitの略)を備える半導体チップ、すなわちICチップが知られている。この種のICチップは、集積回路における複数の入出力端子を有するが、これらの端子同士の間隔が狭く、そのままでは配線部材などへの実装が困難であるため、これらの端子に接続された再配線層が形成された構造とされる。このようなICチップとしては、例えば、特許文献1に記載のものが挙げられる。
Conventionally, a semiconductor chip provided with an IC (abbreviated as Integrated Circuit), that is, an IC chip is known. Although this type of IC chip has a plurality of input / output terminals in an integrated circuit, since the distance between these terminals is narrow and it is difficult to mount on a wiring member or the like as it is, reconnection to these terminals is required. A wiring layer is formed. As such an IC chip, for example, the one described in
特許文献1に記載のICチップは、複数の端子を有するICと、ICの一面を覆う絶縁層と、端子と電気的に接続され、絶縁層内に形成された再配線層と、絶縁層から露出しつつ、再配線層に電気的に接続された複数のバンプと、を備える。このICチップは、一面に対する法線方向から見て、配線部材などに接続される部分であるバンプとICの端子とがオフセットされつつも再配線層を介して電気的に接続されており、配線部材などへの実装性が向上した構造とされている。
The IC chip described in
なお、ここでいう「オフセットされている」とは、ICチップを上面視したときにICの端子と再配線層を介して該端子に電気的に接続されるバンプとの位置がずれている状態であることを指す。 Here, “offset” means that the positions of the terminals of the IC and the bumps electrically connected to the terminals through the rewiring layer are deviated when the IC chip is viewed from above. Points to be.
ところで、この種のICチップは、配線部材などへの実装性向上の目的で、再配線層を介してICの端子同士の間隔を広げた構造であるため、その実装側の面における平面サイズがICの平面サイズよりも大きい。また、この種のICチップは、ICが上面視にてICチップの中心付近に配置され、再配線層のオフセット量がICチップの中心付近では小さく、外周側ほどが大きくなる。 By the way, this type of IC chip has a structure in which the distance between the terminals of the IC is increased through the rewiring layer for the purpose of improving the mountability to the wiring member etc. Larger than the planar size of the IC. Further, in the IC chip of this type, the IC is disposed near the center of the IC chip in top view, and the offset amount of the rewiring layer is small near the center of the IC chip and increases toward the outer periphery.
なお、ここでいう「オフセット量」とは、ICチップを上面視したときのICの端子とバンプとの距離を指し、オフセット量がゼロの場合にはICの端子とバンプとが重なっている状態となる。すなわち、「オフセット量」とは、上面視における再配線層の長さと言い換えることもでき、オフセット量が大きいほど端子とバンプが離れている状態となる。 Here, the "offset amount" refers to the distance between the terminal of the IC and the bump when the IC chip is viewed from the top, and in the case where the offset amount is zero, the terminal of the IC overlaps with the bump. It becomes. That is, the "offset amount" can be reworded as the length of the redistribution layer in top view, and the terminal and the bump are separated as the offset amount is larger.
ここで、ICチップのバンプが微小なサイズとされる場合には、耐久信頼性を確保する観点から、ICの端子は、すべてオフセットが必要となる。また、この種のICチップの再配線層のうち高周波信号が入出力されるものは、高周波信号を伝送する際の損失(以下「伝送損失」という)を低減するため、そのオフセット量が小さいことが好ましい。 Here, in the case where the bumps of the IC chip have a minute size, all the terminals of the IC need to be offset from the viewpoint of securing durability and reliability. In addition, among the rewiring layers of this type of IC chip, those which input / output high frequency signals have a small offset amount in order to reduce loss (hereinafter referred to as “transmission loss”) when transmitting high frequency signals. Is preferred.
また、配線部材のうち高周波信号を通す配線(以下「高周波用配線」という)やICチップの再配線層のうち高周波信号を通す再配線層(以下「高周波用再配線層」という)が複雑な形状とされた場合には、これらの配線において高周波信号の損失が生じ得る。具体的には、高周波信号の伝送経路である高周波用配線および高周波用再配線層それぞれの途中やこれらの接続部分で、配線の特性インピーダンスの不連続が生じ、高周波信号の一部の反射などに起因する伝送損失が生じ得る。この場合、配線部材やICチップについて高周波特性を考慮した配線設計を行っても、実際に得られる高周波特性が設計値とずれる原因となり、好ましくない。 In addition, among the wiring members, wiring for passing high frequency signals (hereinafter referred to as “high frequency wiring”) and rewiring layer for passing high frequency signals (hereinafter referred to as “high frequency rewiring layer”) of rewiring layers of IC chip are complicated. If shaped, high frequency signal losses can occur in these lines. Specifically, discontinuity of the characteristic impedance of the wiring occurs in the middle of each of the high frequency wiring and the high frequency rewiring layer which is a transmission path of the high frequency signal and at the connection portion thereof, and a part of the high frequency signal is reflected. There may be transmission losses due to it. In this case, even if the wiring design in consideration of the high frequency characteristics is performed on the wiring member or the IC chip, the actually obtained high frequency characteristics cause a deviation from the design value, which is not preferable.
特許文献1に記載の発明は、上面視にて、再配線層がランダムにオフセットされると共に、端子とバンプとの間で折れ曲がった形状とされる部分が存在していることから、伝送損失を効果的に低減できない構成である。
The invention described in
本発明は、上記の点に鑑みてなされたものであり、高周波用再配線層が形成されたICチップを備え、従来よりも伝送損失が低減された半導体装置を提供することを目的とする。 The present invention has been made in view of the above-mentioned points, and it is an object of the present invention to provide a semiconductor device including an IC chip in which a high frequency redistribution layer is formed, and in which the transmission loss is reduced compared to the prior art.
上記目的を達成するため、請求項1に記載の半導体装置は、高周波信号を伝送する高周波用配線(12)を一面(11a)に備える配線部材(1)と、高周波用配線部材と電気的に接続されたアンテナ(21、22)と、一面上に搭載され、アンテナと高周波用配線を介して電気的に接続されたICチップ(3)と、を備える。このような構成において、高周波用配線は、一面に対する法線方向から見て、直線状に延設され、ICチップは、複数の端子(311)を備え、ICが形成された半導体チップ(31)と、複数の端子それぞれに接続された複数の再配線層(34)と、を有してなり、複数の再配線層の少なくとも一部は、高周波用配線と電気的に接続された高周波用再配線層(341)であり、高周波用再配線層は、法線方向から見て、直線状に延設されると共に、高周波用配線のなす直線上に配置されている。
In order to achieve the above object, the semiconductor device according to
これによれば、アンテナとICチップの端子との間で高周波信号を伝送する高周波用配線と、これに接続された高周波用再配線層と、が上面視にて直線状に配置され、高周波信号を伝送する配線の特性インピーダンスの不連続度が低減される半導体装置となる。また、上記の効果に加えて、高周波用再配線層のオフセット量を小さくできる構成となるため、従来よりも高周波信号の伝送における損失を低減できる半導体装置となる。 According to this, the high frequency wiring for transmitting the high frequency signal between the antenna and the terminal of the IC chip and the high frequency rewiring layer connected thereto are linearly arranged in a top view, and the high frequency signal In the semiconductor device, the discontinuity of the characteristic impedance of the wiring for transmitting the signal is reduced. Further, in addition to the above-described effects, since the offset amount of the high frequency redistribution layer can be reduced, it is possible to provide a semiconductor device capable of reducing the loss in transmission of the high frequency signal more than the conventional one.
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。 In addition, the code | symbol in the parenthesis of each said means shows an example of the correspondence with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 Hereinafter, an embodiment of the present invention will be described based on the drawings. In the following embodiments, parts that are the same as or equivalent to each other will be described with the same reference numerals.
(第1実施形態)
第1実施形態の半導体装置について、図1〜図4を参照して述べる。本実施形態の半導体装置は、例えば、自動車などの車両に搭載され、車両用の各種電子装置を駆動するための半導体装置として適用されるものである。本実施形態では、この半導体装置がミリ波レーダに適用された例について説明する。
First Embodiment
The semiconductor device of the first embodiment will be described with reference to FIGS. 1 to 4. The semiconductor device of the present embodiment is, for example, mounted in a vehicle such as a car and applied as a semiconductor device for driving various electronic devices for vehicles. In the present embodiment, an example in which the semiconductor device is applied to a millimeter wave radar will be described.
図1では、本実施形態の半導体装置の構成を分かり易くするため、後述する配線部材1、アンテナ2およびICチップ3以外の構成要素を省略すると共に、配線や端子などの数を減らしてデフォルメしたものを示している。また、図1では、ICチップ3と後述する高周波用配線12との接続関係を分かり易くするため、後述する再配線層34や高周波用再配線層341および接続部35の長さや大きさなどを誇張して示している。さらに、図1では、見やすくするため、後述する絶縁層32に覆われている再配線層34および端子311を実線で示し、配線部材1の外郭を一点鎖線で示している。図3、図4では、ICチップ3の構成を分かり易くするため、デフォルメした上で各構成要素の大きさや厚みを誇張すると共に、絶縁層32で覆われた、再配線層34、端子311および後述する半導体チップ31の外郭を破線で示している。
In FIG. 1, in order to make the configuration of the semiconductor device of this embodiment easy to understand, components other than the
本実施形態の半導体装置は、図1に示すように、高周波信号が伝送される高周波用配線12を有する配線部材1と、配線部材1上に搭載されたアンテナ2およびICチップ3と、を備える。本実施形態の半導体装置は、例えば、任意のミリ波レーダにおけるRF回路およびアンテナとして機能し、ミリ波帯(周波数30GHz〜300GHz)の高周波信号を伝送する配線における伝送損失を低減する構成とされている。伝送損失を低減する配線の具体的な配置については後述する。
As shown in FIG. 1, the semiconductor device of the present embodiment includes a
なお、ミリ波レーダの動作原理や本実施形態の半導体装置以外の構成要素(例えば、DSP(デジタル処理信号回路)やレドームなど)については、公知であるため、本明細書ではその詳細な説明を省略する。 The principle of operation of the millimeter wave radar and components other than the semiconductor device of the present embodiment (for example, DSP (digital processing signal circuit), radome, etc.) are known, and therefore, the detailed description thereof will be made in this specification. I omit it.
配線部材1は、図1に示すように、例えば、一面11aを有し、ガラスエポキシ樹脂やプリプレグなどにより構成された板状の支持基板11と、一面11a上に配置された高周波用配線12とを有してなる。配線部材1は、少なくとも高周波用配線12を備えているが、高周波用配線12以外の構成については適宜変更されてもよい。
As shown in FIG. 1, the
高周波用配線12は、例えば、Cu(銅)などの金属材料により構成され、図1に示すように、アンテナ2とICチップ3との間において高周波信号を伝送する配線であり、電解メッキなどにより形成される。高周波用配線12は、図1に示すように、複数形成されており、平面視にて、それぞれのアンテナ2とICチップ3とを繋ぐように延設された直線状とされ、それぞれ電気的に独立している。
The
高周波用配線12は、図1に示すように、平面視にて、該高周波用配線12と電気的に接続された高周波用再配線層341のなす直線上に配置されている。これにより、アンテナ2とICチップ3との間における高周波信号を伝送する配線での伝送損失が低減される。この理由については、後述する。
As shown in FIG. 1, the
アンテナ2は、本実施形態では、ミリ波帯の電波(以下「ミリ波電波」という)の送信または受信を行うものであり、例えばマイクロストリップアンテナなどの任意のミリ波アンテナなどが適用される。アンテナ2は、例えば、図2に示すように、配線部材1の一面11a上に複数配置され、それぞれ高周波用配線12と図示しない接合材などにより接続されている。アンテナ2は、本実施形態では、送信用アンテナ21と受信用アンテナ22とを有してなる。
In the present embodiment, the
送信用アンテナ21は、ICチップ3から伝送された高周波信号、すなわちミリ波電波を外部、例えば、本実施形態の半導体装置が適用されたミリ波レーダが搭載された車両の前方に向かって送信するアンテナである。送信用アンテナ21は、本実施形態では、図1に示すように、図1の紙面上の左右方向をそれぞれ左、右とし、該紙面上で該左右方向と直交する方向をそれぞれ上、下として、ICチップ3の左方向と下方向にそれぞれ配置されている。
The transmitting
受信用アンテナ22は、送信用アンテナ21が外部に送信したミリ波電波のうち反射されたミリ波電波を受信するアンテナである。受信用アンテナ22は、例えば、図1に示すように、ICチップ3の左方向と下方向にそれぞれ配置され、送信用アンテナ21と交互に配置されている。
The receiving
なお、送信用アンテナ21および受信用アンテナ22の数やその配置は、上記に限られるものではなく、適宜変更される。
The number of
ICチップ3は、図4に示すように、例えば、一面31aと他面31bを有する四角形板状とされ、複数の端子311を備える半導体チップ31と、絶縁層32と、封止樹脂33と、複数の再配線層34と、複数の接続部35とを有してなる。ICチップ3は、図3もしくは図4に示すように、半導体チップ31の他面31b以外が半導体チップ31よりも平面サイズが大きい封止樹脂33に覆われ、半導体チップ31の他面31bおよび封止樹脂33のうち他面31b側が絶縁層32に覆われている。ICチップ3は、図4に示すように、半導体チップ31の他面31b側に形成された複数の端子311が絶縁層32内に形成された再配線層34と電気的に接続されている。ICチップ3は、図4に示すように、再配線層34を介して絶縁層32のうち半導体チップ31の反対側で露出した接続部35と電気的に接続されている。
As shown in FIG. 4, the
ICチップ3は、図4に示すように、封止樹脂33のうち半導体チップ31の反対側の面を表面3a、その反対面を裏面3bとして、裏面3bに対する法線方向(以下「裏面法線方向」という)から見て、再配線層34の少なくとも一部が直線状とされている。具体的には、再配線層34のうち高周波信号を伝送する高周波用再配線層341は、図3に示すように、裏面法線方向から見て、直線状とされている。
As shown in FIG. 4, the
なお、ICチップ3は、半導体チップ31を通常のモールド工程により封止樹脂33で封止し、通常の再配線工程により絶縁層32、再配線層34および接続部35を形成することで製造される。また、ICチップ3は、高周波用再配線層341以外の点については任意の構成とされてもよく、図示しない配線を介して図示しないデジタル処理回路などと接続されている。
The
半導体チップ31は、集積回路(IC)を備え、高周波用配線12および再配線層34を介してアンテナ2との高周波信号のやり取りおよびその処理を行うものであり、通常の半導体プロセスで製造される。半導体チップ31は、高周波信号や他の電気信号が入出力される複数の端子311が形成されている。
The
端子311は、例えば図3に示すように、半導体チップ31の他面31b側から見て、アレイ状に配置されている。端子311のうち一部は、高周波用再配線層341と接続された高周波用端子とされている。
For example, as shown in FIG. 3, the
絶縁層32は、通常の再配線工程にて用いられる絶縁性材料、例えばポリイミドなどの樹脂材料などで構成される。絶縁層32は、本実施形態では、図4に示すように、2層の絶縁膜321、322が積層された構成とされている。
The insulating
封止樹脂33は、通常の半導体装置の封止工程で用いられる封止材料、例えばエポキシ樹脂などの樹脂材料で構成され、コンプレッション成形などにより形成される。
The sealing
再配線層34は、通常の再配線工程にて用いられる導電性材料、例えばCu、Al(アルミニウム)、Ag(銀)やAu(金)などの金属材料などで構成される。再配線層34は、例えば、図4に示すように、電解メッキや無電解メッキなどにより形成され、端子311と接続部35とを電気的に接続している。
The
なお、再配線層34は、図1に示すように、アンテナ2と高周波信号のやり取りをするものとそうでないものとを有してなり、これらを区別するため、以下の説明においては便宜的に前者を高周波用再配線層341と、後者を他の再配線層342と称する。
Incidentally, as shown in FIG. 1, the
高周波用再配線層341は、図1に示すように、裏面法線方向から見て直線状とされ、例えば接続部35を介して高周波用配線12と電気的に接続されている。高周波用再配線層341は、図1に示すように、裏面法線方向から見て、電気的に接続された高周波用配線12と一直線上に並ぶように配置されている。
As shown in FIG. 1, the high
他の再配線層342は、図示しない他の配線などと電気的に接続されており、高周波用再配線層341と同様に、裏面法線方向から見て直線状に延設されていてもよいし、直線状と異なる形状とされてもよい。
The
接続部35は、半導体チップ31の端子311と配線部材1上に形成された配線とを電気的に接続するものであり、本実施形態では、例えばはんだなどの導電性材料により構成されたバンプとされているが、導電ビアなどの他の形態とされてもよい。これにより、ICチップ3が配線部材1上の高周波用配線12および図示しない他の配線と電気的に接続されると共に、アンテナ2との高周波信号の送受信およびこれに基づく信号を図示しないDSPなどに出力する構成となる。
The
以上が本実施形態の半導体装置の構成である。 The above is the configuration of the semiconductor device of this embodiment.
次に、高周波用再配線層341の配置およびその効果について説明する。
Next, the arrangement of the high
高周波用再配線層341は、図1に示すように、ICチップ3を裏面法線方向から見て、複数の端子311のうち最も外郭側、すなわち最外周に配置された端子311をオフセットするものであることが好ましい。言い換えると、高周波用再配線層341は、ICチップ3の最外周に配置されることが好ましい。これは、高周波用再配線層341と高周波用配線12との接続において図示しない他の配線との干渉を避けると共に、高周波用再配線層341と高周波用配線12とを一直線上に配置することが容易になるためである。
The high
なお、ここでいう「最外周に配置された端子311」とは、半導体チップ31の他面31bに対する法線方向から見て、複数の端子311のうちその外縁部分に配置された端子311をいう。
Here, the “terminal 311 disposed at the outermost periphery” refers to the terminal 311 disposed at the outer edge portion of the plurality of
高周波用再配線層341は、図1に示すように、直線状とされると共に、直線状とされた高周波用配線12のうち該高周波用再配線層341と電気的に接続されたもののなす直線上に配置されている。これは、本発明者らが高周波信号を伝送する再配線層の引き出し方向と該再配線層から伝送された高周波信号の出力方向とが同一でない場合には、そのような配置とされた半導体装置の高周波特性が低下することに着目したことによる。
The high
具体的には、例えば、平面視にて、高周波用再配線層341のなす直線とこれに接続される高周波用配線12のなす直線とが直角をなすようにICチップ3を配線部材1に搭載した場合について検討する。このとき、高周波用再配線層341のうち端子311側の一端から接続部35側の他端に向かう方向を引き出し方向とする。また、高周波信号が高周波用配線12で伝送される際において、高周波用配線12のうちICチップ3側の一端からアンテナ2側の他端に向かう方向を出力方向とする。この場合、高周波用再配線層341の引き出し方向と該高周波用再配線層341を介して高周波用配線12に伝送される高周波信号の出力方向とが異なる方向を向いた状態となる。
Specifically, for example, the
本発明者らは、このような状態とされた半導体装置では、その高周波特性が低下することに気づき、この現象が高周波用再配線層341および高周波用配線12の配線における特性インピーダンスの不連続度に起因すると考えた。本発明者らは、具体的には、特性インピーダンスが異なる2つの配線が接続されたものを通じて高周波信号が伝送される場合、これらの接続部分において高周波信号の一部が反射するなどの原因により高周波信号の伝送損失が生じたと推測した。
The inventors of the present invention notice that the high frequency characteristics of the semiconductor device in such a state are degraded, and this phenomenon is a discontinuity of the characteristic impedance in the wiring of the high
逆に言えば、高周波信号を伝送する高周波用再配線層341の引き出し方向と高周波信号の出力方向とが一致する配置とされた半導体装置とすることにより、特性インピーダンスの不連続度が低減され、高周波特性を向上できる。つまり、高周波用再配線層341と高周波用配線12との接続による配線構造の変化が小さい構成、すなわち平面視において高周波用再配線層341と高周波用配線12とが一直線上に配置された構成では、その特性インピーダンスの不連続度が低減される。このような着想により、本発明者らは、高周波用再配線層341が高周波用配線12のなす直線上に配置された本実施形態の半導体装置に至った。
Conversely, the discontinuity of the characteristic impedance is reduced by providing the semiconductor device in which the drawing direction of the high-
高周波用再配線層341は、該高周波用再配線層341と電気的に接続された高周波用配線12のなす直線上に配置されていればよく、図1に示すように、それぞれの高周波用再配線層341の引き出し方向がすべて一致していなくてもよい。
The high
本実施形態によれば、平面視にて、高周波用再配線層341の引き出し方向と高周波信号の出力方向とが一致した構成とされることで、従来よりも高周波信号の伝送損失が低減された半導体装置となる。
According to the present embodiment, the transmission loss of the high frequency signal is reduced as compared to the conventional case by having the configuration in which the drawing direction of the high
(第2実施形態)
第2実施形態の半導体装置について、図5、図6を参照して説明する。図5では、見易くするため、絶縁層32に覆われた再配線層34および端子311を実線で示している。図6では、図1と同様に、構成を分かり易くするためにデフォルメし、端子311、再配線層34および接続部35の数や大きさなどを誇張したものを示すと共に、配線部材1およびICチップ3以外の構成を省略している。
Second Embodiment
The semiconductor device of the second embodiment will be described with reference to FIGS. 5 and 6. In FIG. 5, the
本実施形態の半導体装置は、図5に示すように、高周波用再配線層341を含む再配線層34の引き出し方向がすべて揃っており、かつ長方形板状とされたICチップ3の短辺方向に平行な方向とされている。また、本実施形態の半導体装置は、再配線層34が、図6の白抜き矢印で示す配線部材1の最も収縮方向の小さい方向に沿って配置された構成とされている。本実施形態の半導体装置は、これらの点において上記第1実施形態の半導体装置と相違する。本実施形態では、これらの相違点について主に説明する。
In the semiconductor device of the present embodiment, as shown in FIG. 5, all the drawing directions of the
ICチップ3の複数の端子311は、図5に示すように、再配線層34によりオフセットされている。
The plurality of
再配線層34は、本実施形態では、図5に示すように、その引き出し方向がICチップ3の短辺方向に対して平行な方向に揃うように形成されている。このようなオフセットとされることで、ICチップ3は、その短辺方向の長さが長辺方向の長さに近い、すなわち正方形板状に近い形状となる。これにより、ICチップ3の応力が緩和され、配線部材1とICチップ3との接続が安定し、接続信頼性が向上した半導体装置となる。また、ICチップ3は、再配線層34の引き出し方向をすべて揃えた構造とされることで、再配線層34の設計が容易、かつ製造における工数が低減された半導体装置となる。
In the present embodiment, as shown in FIG. 5, the
また、ICチップ3は、本実施形態では、図6に示すように、再配線層34の引き出し方向と配線部材1のうちその収縮が最も小さい方向とが揃うように、すなわち平行となるように配置されている。これは、配線部材1の収縮に起因する配線部材1とICチップ3との接続部分にかかる応力を緩和し、接続信頼性が向上した半導体装置とするためである。
Further, in the present embodiment, as shown in FIG. 6, in the present embodiment, the drawing direction of the
なお、配線部材1の「収縮が最も小さい方向」とは、例えば、支持基板11が一様な材質で構成された長方形板状とされた場合には、その短辺方向となり、ガラスクロスを備えるプリプレグで構成されている場合には、ガラスクロスの網目が密な方向となる。このように、配線部材1の収縮が最も小さい方向は、支持基板11の形状や構成材料などにより変わる。ICチップ3は、この配線部材1の収縮が最も小さい方向と再配線層34の引き出し方向とが平行になるように配置される。また、高周波用配線12は、この再配線層34の配置に合わせてその配置が適宜変更される。
Note that “the direction in which the contraction is the smallest” of the
本実施形態によれば、上記第1実施形態で得られる効果に加え、配線部材1とICチップ3との接続信頼性の高く、再配線層34の設計が容易な半導体装置となる。
According to the present embodiment, in addition to the effects obtained in the first embodiment, the semiconductor device can have high connection reliability between the wiring
(第2実施形態の変形例)
上記第2実施形態では、再配線層34の引き出し方向がすべて揃っている例について説明した。しかし、再配線層34が長方形板状とされたICチップ3の短辺方向に沿って配置されていればよく、図7に示すように、再配線層34は、その一部の引き出し方向が逆とされていてもよい。
(Modification of the second embodiment)
In the second embodiment, an example in which all the drawing directions of the
このような再配線層34の配置とされた場合においても、上記と同様の効果が得られる。なお、図7では、図7の紙面左側の3列の再配線層34の引き出し方向と、同紙面右側の2列の再配線層34の引き出し方向とが逆にされた例を示しているが、この再配線層34の数やその配列については適宜変更されてもよい。
Even in the case of arranging such a
(第3実施形態)
第3実施形態の半導体装置について、図8を参照して説明する。
Third Embodiment
The semiconductor device of the third embodiment will be described with reference to FIG.
本実施形態の半導体装置は、図8に示すように、高周波用再配線層341を含む再配線層34の引き出し方向がすべて揃っており、かつ長方形板状とされたICチップ3の長辺方向に平行な方向とされている点が上記第1実施形態と相違する。本実施形態では、この相違点について主に説明する。
In the semiconductor device of this embodiment, as shown in FIG. 8, the drawing direction of the
再配線層34は、図8に示すように、その引き出し方向が長方形板状とされたICチップ3の長辺方向に沿って揃うように形成されている。これにより、再配線層34の引き出し方向をICチップ3の短辺方向に沿って揃えた場合よりもICチップ3の面積が小さくなり、製造コストが低減された半導体装置となる。
As shown in FIG. 8, the
具体的には、長方形板状とされたICチップ3は、再配線層34の引き出し方向に沿った方向のほうが当該方向に対して直交する方向よりも長い形状となる。このとき、ICチップ3のうち長辺方向の長さをXとし、短辺方向の長さをYとし、再配線層34の引き出しにより伸びる長さをαとして、長辺方向が伸びる場合および短辺方向が伸びる場合のICチップ3の面積を検討する。
Specifically, the
長辺方向が伸びる場合のICチップ3の面積は、この場合における長辺方向の長さ(X+α)と短辺方向の長さYとを乗じて得られる(XY+αY)となる。これに対して、短辺方向が伸びる場合のICチップ3の面積は、この場合における長辺方向の長さXと短辺方向の長さ(Y+α)とを乗じて得られる(XY+αX)となる。ここで、X>Yであるため、αX>αYとなり、長辺方向が伸びる場合のICチップ3の面積は、短辺方向が伸びる場合のICチップ3の面積よりも小さい。
The area of the
そのため、再配線層34の引き出し方向がICチップ3の長辺方向に沿って揃えられた本実施形態の半導体装置は、ICチップ3の面積がより小さくなり、製造コストに有利な構造となる。また、再配線層34の引き出し方向がすべて揃えられているため、上記第2実施形態と同様に、再配線層34の設計が容易となる。
Therefore, in the semiconductor device of the present embodiment in which the lead-out direction of the
本実施形態によれば、上記第1実施形態で得られる効果に加え、ICチップ3の面積がより小さくされ、製造コストが有利、かつ再配線層34の設計が容易な半導体装置となる。
According to the present embodiment, in addition to the effects obtained in the first embodiment, the area of the
(第3実施形態の変形例)
再配線層34は、再配線層34が長方形板状とされたICチップ3の短辺方向に沿って配置されていればよく、図9に示すように、その一部の引き出し方向が逆とされていてもよい。
(Modification of the third embodiment)
The
このような再配線層34の配置とされた場合においても、上記と同様の効果が得られる。なお、図9では、図9の紙面上側の5行の再配線層34の引き出し方向と、同紙面下側の3行の再配線層34の引き出し方向と、が逆にされた例を示しているが、この再配線層34の数やその配列については適宜変更されてもよい。
Even in the case of arranging such a
(第4実施形態)
第4実施形態の半導体装置について、図10を参照して説明する。
Fourth Embodiment
The semiconductor device of the fourth embodiment will be described with reference to FIG.
本実施形態の半導体装置は、図10に示すように、再配線層34のうちICチップ3の端部側に配置された高周波用再配線層341のオフセット量がその内側に配置された他の再配線層342のオフセット量よりも小さい点が上記第1実施形態と相違する。本実施形態では、この相違点について主に説明する。
In the semiconductor device of the present embodiment, as shown in FIG. 10, the offset amount of the high
なお、ここでいうICチップ3の端部とは、裏面法線方向から見て、ICチップ3の外郭のうち再配線層34の引き出し方向に平行な方向における外郭部分をいう。
Here, the end portion of the
再配線層34のうち高周波用再配線層341は、図10に示すように、他の再配線層342よりもICチップ3の端部側に配置されている。他の再配線層342は、平面視にて、高周波用再配線層341よりもICチップ3の内側に配置されると共に、高周波用再配線層341のオフセット量よりも大きくされている。これにより、高周波用再配線層341のオフセット量が、上記各実施形態における高周波用再配線層341のオフセット量よりも小さくなり、該高周波用再配線層341における高周波信号の伝送損失が低減される。
The high
なお、ICチップ3の端部側に配置された高周波用再配線層341のオフセット量が、その内側に配置された他の再配線層342のオフセット量よりも小さければよく、図10に示した例に限られず、再配線層34の数や配置などについては適宜変更されてもよい。
The offset amount of the high
本実施形態によれば、上記第1実施形態で得られる効果に加え、高周波用再配線層341のオフセット量がより小さい、すなわち高周波信号の伝送損失がより低減された半導体装置となる。
According to this embodiment, in addition to the effects obtained in the first embodiment, the semiconductor device can have a smaller offset amount of the high
(他の実施形態)
なお、上記した各実施形態に示した半導体装置は、本発明の半導体装置の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(Other embodiments)
Note that the semiconductor device shown in each of the above-described embodiments is an example of the semiconductor device of the present invention, and is not limited to the above-described embodiments, and is within the scope of the claims. It is possible to change as appropriate.
(1)例えば、上記第2実施形態では、再配線層34がすべてその引き出し方向が揃えられた例について説明した。しかし、少なくとも高周波信号を伝送する高周波用配線12と高周波用再配線層341との接続信頼性を確保する目的であれば、高周波用再配線層341の引き出し方向が揃えられた構成とすればよく、他の再配線層342の引き出し方向が揃っていなくてもよい。
(1) For example, in the second embodiment, an example in which all the rewiring layers 34 are drawn out in the same direction has been described. However, for the purpose of ensuring the connection reliability between the
(2)上記各実施形態では、高周波用配線12を備える配線部材1の例として、支持基板11を有してなるものを挙げた。しかし、配線部材1は、高周波用配線12を備え、アンテナ2やICチップ3を搭載できるものであればよく、基板の形態に限られず、筐体部品や他の電子部品などの形態であってもよく、他の形態であってもよい。
(2) In each said embodiment, what has the
(3)上記各実施形態では、アンテナ2がICチップ3と共に配線部材1の一面11a上に搭載された例について説明したが、アンテナ2は、高周波用配線12と電気的に接続され、ICチップ3と高周波信号のやり取りができればよい。そのため、アンテナ2は、配線部材1のうちICチップ3が搭載される一面11aの反対側の面に配置され、図示しないスルーホールビアなどを介して高周波用配線12と電気的に接続されていてもよい。
(3) In the above embodiments, the example in which the
1 配線部材
11 支持基材
12 高周波用配線
2 アンテナ
3 ICチップ
31 半導体チップ
34 再配線層
341 高周波用再配線層
35 接続部
Claims (8)
前記高周波用配線と電気的に接続されたアンテナ(21、22)と、
前記一面上に搭載され、前記アンテナと前記高周波用配線を介して電気的に接続されたICチップ(3)と、を備え、
前記高周波用配線は、前記一面に対する法線方向から見て、直線状に延設され、
前記ICチップは、複数の端子(311)を備え、ICが形成された半導体チップ(31)と、前記複数の端子それぞれに接続された複数の再配線層(34)と、を有してなり、
前記複数の再配線層の少なくとも一部は、前記高周波用配線と電気的に接続された高周波用再配線層(341)であり、
前記高周波用再配線層は、前記法線方向から見て、直線状に延設されると共に、前記高周波用配線のなす直線上に配置されている半導体装置。 A wiring member (1) provided on one side (11a) with high frequency wiring (12) for transmitting high frequency signals;
Antennas (21, 22) electrically connected to the high frequency wiring;
And an IC chip (3) mounted on the one surface and electrically connected to the antenna via the high frequency wiring.
The high frequency wiring is extended linearly as seen in the normal direction to the one surface,
The IC chip includes a plurality of terminals (311), and includes a semiconductor chip (31) on which an IC is formed, and a plurality of rewiring layers (34) connected to each of the plurality of terminals. ,
At least a part of the plurality of rewiring layers is a high frequency rewiring layer (341) electrically connected to the high frequency wiring,
The high frequency rewiring layer extends in a straight line when viewed from the normal direction, and is disposed on a straight line formed by the high frequency wiring.
前記高周波用再配線層は、前記接続部を介して前記高周波用配線と電気的に接続されており、
前記接続部はバンプである請求項1に記載の半導体装置。 The IC chip further comprises a plurality of connection portions (35) connected to the redistribution layer;
The high frequency redistribution layer is electrically connected to the high frequency wiring through the connection portion,
The semiconductor device according to claim 1, wherein the connection portion is a bump.
前記高周波用再配線層の前記オフセット量が、前記法線方向から見て、前記再配線層のうち前記高周波用再配線層よりも前記ICチップの内側に配置された前記再配線層の前記オフセット量よりも小さい請求項1ないし3のいずれか1つに記載の半導体装置。 Taking the length of the redistribution layer as viewed from the normal direction as an offset amount,
The offset amount of the high frequency redistribution layer is the offset of the redistribution layer disposed on the inner side of the IC chip with respect to the high frequency redistribution layer in the redistribution layer when viewed from the normal direction. The semiconductor device according to any one of claims 1 to 3, which is smaller than the amount.
前記高周波用再配線層のうち前記端子側の一端から反対側の他端に向かう方向を引き出し方向として、前記複数の高周波用再配線層の前記引き出し方向が揃っている請求項1ないし5のいずれか1つに記載の半導体装置。 A plurality of the high frequency rewiring layers are formed,
The drawing direction of the plurality of high-frequency rewiring layers is the same, with the direction from the one end on the terminal side to the opposite end of the high-frequency rewiring layers as the drawing direction. The semiconductor device according to any one of the items.
前記高周波用再配線層は、前記ICチップの外郭のうち短辺方向に沿って配置されている請求項6に記載の半導体装置。 The IC chip has a rectangular plate shape,
7. The semiconductor device according to claim 6, wherein the high frequency rewiring layer is disposed along a short side direction of an outer contour of the IC chip.
前記高周波用再配線層は、前記ICチップの外郭のうち長辺方向に沿って配置されている請求項6に記載の半導体装置。
The IC chip has a rectangular plate shape,
7. The semiconductor device according to claim 6, wherein the high frequency rewiring layer is disposed along the long side direction of the outline of the IC chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018002901A JP2019125601A (en) | 2018-01-11 | 2018-01-11 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018002901A JP2019125601A (en) | 2018-01-11 | 2018-01-11 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019125601A true JP2019125601A (en) | 2019-07-25 |
Family
ID=67399401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018002901A Pending JP2019125601A (en) | 2018-01-11 | 2018-01-11 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019125601A (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004235351A (en) * | 2003-01-29 | 2004-08-19 | Hitachi Maxell Ltd | Semiconductor device |
JP2007165579A (en) * | 2005-12-14 | 2007-06-28 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2014103362A (en) * | 2012-11-22 | 2014-06-05 | Denso Corp | Circuit substrate |
JP2015149671A (en) * | 2014-02-07 | 2015-08-20 | 富士通株式会社 | High frequency module and manufacturing method of the same |
JP2016012704A (en) * | 2014-06-30 | 2016-01-21 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | Joined structure, joining method, substrate structure, wireless module, and wireless communication device (filling material structure designed to avoid transmission path) |
JP2016163216A (en) * | 2015-03-03 | 2016-09-05 | パナソニック株式会社 | Antenna integrated type module and radar device |
JP2017157642A (en) * | 2016-02-29 | 2017-09-07 | 株式会社フジクラ | Mounting structure and module |
-
2018
- 2018-01-11 JP JP2018002901A patent/JP2019125601A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004235351A (en) * | 2003-01-29 | 2004-08-19 | Hitachi Maxell Ltd | Semiconductor device |
JP2007165579A (en) * | 2005-12-14 | 2007-06-28 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2014103362A (en) * | 2012-11-22 | 2014-06-05 | Denso Corp | Circuit substrate |
JP2015149671A (en) * | 2014-02-07 | 2015-08-20 | 富士通株式会社 | High frequency module and manufacturing method of the same |
JP2016012704A (en) * | 2014-06-30 | 2016-01-21 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | Joined structure, joining method, substrate structure, wireless module, and wireless communication device (filling material structure designed to avoid transmission path) |
JP2016163216A (en) * | 2015-03-03 | 2016-09-05 | パナソニック株式会社 | Antenna integrated type module and radar device |
JP2017157642A (en) * | 2016-02-29 | 2017-09-07 | 株式会社フジクラ | Mounting structure and module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7945231B2 (en) | Semiconductor device for an ultra wideband standard for ultra-high-frequency communication, and method for producing the same | |
CN107039393B (en) | Semiconductor device with a plurality of transistors | |
JP5209610B2 (en) | High frequency circuit board, high frequency circuit module, and radar apparatus | |
JP4653005B2 (en) | Electronic component package | |
US8110929B2 (en) | Semiconductor module | |
US20130012145A1 (en) | Radio module and manufacturing method therefor | |
JP6643714B2 (en) | Electronic devices and equipment | |
US20120194294A1 (en) | Duplexer | |
WO2010143471A1 (en) | High-frequency switch module | |
US9184492B2 (en) | Radio device | |
JP2015141959A (en) | High frequency module | |
JP2021072413A (en) | Antenna module | |
US20100244274A1 (en) | Wiring board | |
JP2019125601A (en) | Semiconductor device | |
US20220157748A1 (en) | Radio frequency module | |
CN113192935B (en) | Semiconductor packaging structure and semiconductor packaging method | |
US8385084B2 (en) | Shielding structures for signal paths in electronic devices | |
US20220021102A1 (en) | Wireless communication module | |
EP3771028A1 (en) | Semiconductor device and method | |
JP2002299502A (en) | Package for high frequency semiconductor element | |
CN219998479U (en) | Electronic device | |
CN114188312B (en) | Package shielding structure and manufacturing method thereof | |
US11011846B2 (en) | Antenna and semiconductor device with improved tradeoff relationship between antenna gain and antenna size | |
WO2019225088A1 (en) | Semiconductor package and semiconductor device using same | |
JP4127589B2 (en) | High frequency semiconductor device package and high frequency semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220517 |