JP2019115109A - 電力消費装置およびそれを備えた直流給電システム - Google Patents
電力消費装置およびそれを備えた直流給電システム Download PDFInfo
- Publication number
- JP2019115109A JP2019115109A JP2017245337A JP2017245337A JP2019115109A JP 2019115109 A JP2019115109 A JP 2019115109A JP 2017245337 A JP2017245337 A JP 2017245337A JP 2017245337 A JP2017245337 A JP 2017245337A JP 2019115109 A JP2019115109 A JP 2019115109A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control voltage
- power supply
- supply line
- generation unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J3/00—Circuit arrangements for ac mains or ac distribution networks
- H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P9/00—Arrangements for controlling electric generators for the purpose of obtaining a desired output
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
【課題】電力消費装置において、複数の小さな抵抗と小型のスイッチング素子を使用し、スイッチング素子のスイッチングノイズを削減する。【解決手段】制御電圧生成部20Aは、電源ラインLHの直流電圧が所定の電圧を超えたことに応答して最初の制御電圧VC1をローレベルからハイレベルまで単調に上昇させ、順次前段の制御電圧VC1〜VC3が所定の電圧を超えたことに応答して制御電圧VC2〜VC4をローレベルからハイレベルまで単調に上昇させる。PWM信号生成部40は、制御電圧生成部20Aから出力される各制御電圧VC1〜VC4の上昇に応じてデューティ比が徐々に増加する複数のPWM信号を生成する。NMOSトランジスタ60〜63は、各PWM信号によって導通と非導通が個々に制御される。抵抗素子70〜73は、NMOSトランジスタ60〜63が導通しているときに電源ラインLHから電流が流れ、個々に電力を消費する。【選択図】図1
Description
本発明は、過大な電力を消費する電力消費装置およびそれを備えた直流給電システムに関する。
風力発電機では、風速が早過ぎると、風車が過回転し、破壊されるおそれがある。そこで、風速が早過ぎるとき、電気式ブレーキによって風車の回転速度を低下させる風力発電機が知られている(例えば、特許文献1参照)。電気式ブレーキは、風力発電機から出力される交流電力を直流電力に変換し、電力消費装置によってその直流電力を消費する。電力消費装置は、抵抗素子とスイッチとを備えており、スイッチを閉じると、抵抗素子に電流が流れて直流電力が消費される。スイッチは、リレーやFET(Field Effect Transistor)等の半導体素子で実現される。
また、データセンタ等でサーバに高電圧直流を給電する直流給電システムが知られている。スマートグリッドへの適用を目指して、380V程度の高電圧直流(HVDC:High Voltage Direct Current)送電の研究開発が進められている。
特許文献1に記載の電力消費装置は、1個の抵抗素子と1個のスイッチを備える。消費すべき電力が大きくなると、抵抗素子とスイッチに大電流が流れる。このため、大きな抵抗と大型のスイッチが必要であり、スイッチングノイズが大きい。
また、直流給電システムでは、落雷、核爆発、または太陽フレア等が直流バスに高電圧のサージを生じさせる場合がある。サージが生じると、直流バスに接続された電気機器等が破壊されるおそれがある。
本発明の目的は、複数の小さな抵抗と小型のスイッチング素子を使用することができ、スイッチング素子のスイッチングノイズを削減することができる電力消費装置を提供するとともに、その電力消費装置を備え、直流バスにおけるサージの発生を防ぐことができる直流給電システムを提供することである。
上記目的を達成するために、本発明の電力消費装置は、
基準電位であるローレベルの電圧が印加される第1の電源ラインと
前記ローレベルの電圧に対して高電位である直流電圧が印加される第2の電源ラインと、
前記第2の電源ラインの直流電圧が所定の電圧を超えたことに応答して最初の制御電圧をローレベルから上昇させ、順次前段の制御電圧が所定の電圧を超えたことに応答して各制御電圧をローレベルから上昇させる制御電圧生成部と、
前記制御電圧生成部から出力される各制御電圧の上昇に応じてデューティ比が0から所定の値まで徐々に増加するパルス波である複数のPWM信号を生成するPWM信号生成部と、
前記PWM信号生成部によって生成された各PWM信号によって導通と非導通が個々に制御される複数のスイッチング素子と、
前記各スイッチング素子が導通しているときに前記電源ラインから電流が流れることによって個々に電力を消費する複数の電力消費素子と、
を備えることを特徴とする。
基準電位であるローレベルの電圧が印加される第1の電源ラインと
前記ローレベルの電圧に対して高電位である直流電圧が印加される第2の電源ラインと、
前記第2の電源ラインの直流電圧が所定の電圧を超えたことに応答して最初の制御電圧をローレベルから上昇させ、順次前段の制御電圧が所定の電圧を超えたことに応答して各制御電圧をローレベルから上昇させる制御電圧生成部と、
前記制御電圧生成部から出力される各制御電圧の上昇に応じてデューティ比が0から所定の値まで徐々に増加するパルス波である複数のPWM信号を生成するPWM信号生成部と、
前記PWM信号生成部によって生成された各PWM信号によって導通と非導通が個々に制御される複数のスイッチング素子と、
前記各スイッチング素子が導通しているときに前記電源ラインから電流が流れることによって個々に電力を消費する複数の電力消費素子と、
を備えることを特徴とする。
好ましくは、本発明の電力消費装置は、
前記第2の電源ラインの直流電圧を低下させた電圧であって前記第2の電源ラインの直流電圧の変動に応じて変動するモニタ電圧を生成するモニタ電圧生成部を備え、
前記制御電圧生成部が、
エミッタフォロワであるNPNバイポーラトランジスタを含み、当該NPNバイポーラトランジスタのベースに前記モニタ電圧生成部によって生成されたモニタ電圧が入力され、エミッタにモニタ電圧が生じるモニタ電圧強化回路と、
ベースに調整電圧が入力され、コレクタに前記制御電圧が生じるPNPバイポーラトランジスタを有し、当該PNPバイポーラトランジスタのコレクタに抵抗とコンデンサからなるRC並列回路が接続されており、当該PNPバイポーラトランジスタのエミッタ・コレクタ間が導通しているときに当該RC並列回路に含まれるコンデンサが充電されて前記制御電圧がハイレベルとなり、当該PNPバイポーラトランジスタのエミッタ・コレクタ間が非導通であるときに当該RC並列回路に含まれるコンデンサが放電されて前記制御電圧がローレベルとなる複数段の制御電圧生成回路であって、1段目の当該制御電圧生成回路に含まれるPNPバイポーラトランジスタのエミッタには前記モニタ電圧強化回路に含まれるNPNバイポーラトランジスタのエミッタに生じるモニタ電圧が入力され、2段目以降の当該制御電圧生成回路に含まれるPNPバイポーラトランジスタのエミッタには前段の制御電圧生成回路に含まれるPNPバイポーラトランジスタのコレクタに生じる制御電圧が入力される制御電圧生成回路と、
前記モニタ電圧強化回路に含まれるNPNバイポーラトランジスタのエミッタに生じるモニタ電圧の変動に応じて前記各制御電圧生成回路に含まれるPNPバイポーラトランジスタのエミッタ・コレクタ間が導通または非導通となるように、前記調整電圧を生成するベース電圧調整回路と、
を備える、
ことを特徴とする。
前記第2の電源ラインの直流電圧を低下させた電圧であって前記第2の電源ラインの直流電圧の変動に応じて変動するモニタ電圧を生成するモニタ電圧生成部を備え、
前記制御電圧生成部が、
エミッタフォロワであるNPNバイポーラトランジスタを含み、当該NPNバイポーラトランジスタのベースに前記モニタ電圧生成部によって生成されたモニタ電圧が入力され、エミッタにモニタ電圧が生じるモニタ電圧強化回路と、
ベースに調整電圧が入力され、コレクタに前記制御電圧が生じるPNPバイポーラトランジスタを有し、当該PNPバイポーラトランジスタのコレクタに抵抗とコンデンサからなるRC並列回路が接続されており、当該PNPバイポーラトランジスタのエミッタ・コレクタ間が導通しているときに当該RC並列回路に含まれるコンデンサが充電されて前記制御電圧がハイレベルとなり、当該PNPバイポーラトランジスタのエミッタ・コレクタ間が非導通であるときに当該RC並列回路に含まれるコンデンサが放電されて前記制御電圧がローレベルとなる複数段の制御電圧生成回路であって、1段目の当該制御電圧生成回路に含まれるPNPバイポーラトランジスタのエミッタには前記モニタ電圧強化回路に含まれるNPNバイポーラトランジスタのエミッタに生じるモニタ電圧が入力され、2段目以降の当該制御電圧生成回路に含まれるPNPバイポーラトランジスタのエミッタには前段の制御電圧生成回路に含まれるPNPバイポーラトランジスタのコレクタに生じる制御電圧が入力される制御電圧生成回路と、
前記モニタ電圧強化回路に含まれるNPNバイポーラトランジスタのエミッタに生じるモニタ電圧の変動に応じて前記各制御電圧生成回路に含まれるPNPバイポーラトランジスタのエミッタ・コレクタ間が導通または非導通となるように、前記調整電圧を生成するベース電圧調整回路と、
を備える、
ことを特徴とする。
好ましくは、本発明の電力消費装置は、
前記PWM信号生成部が、三角波電圧を出力する三角波生成回路と、前記制御電圧生成部から出力される前記各制御電圧を個々に当該三角波電圧と比較し、前記各制御電圧が当該三角波電圧より高いときに前記各スイッチング素子を導通させるレベルとなり、前記各制御電圧が当該三角波電圧より低いときに前記各スイッチング素子を非導通にするレベルとなる前記PWM信号を出力する複数のコンパレータとを有し、
前記制御電圧生成部に含まれる各制御電圧生成回路が、ハイレベルが前記三角波電圧の最小値と最大値の間の電圧である各制御電圧を出力し、
最終段の前記制御電圧生成回路の制御電圧が所定の電圧を超えたことに応答して前記三角波生成回路によって出力される三角波電圧を前記各制御電圧生成回路によって出力される制御電圧のハイレベルよりも低くする三角波抑制部を備える、
ことを特徴とする。
前記PWM信号生成部が、三角波電圧を出力する三角波生成回路と、前記制御電圧生成部から出力される前記各制御電圧を個々に当該三角波電圧と比較し、前記各制御電圧が当該三角波電圧より高いときに前記各スイッチング素子を導通させるレベルとなり、前記各制御電圧が当該三角波電圧より低いときに前記各スイッチング素子を非導通にするレベルとなる前記PWM信号を出力する複数のコンパレータとを有し、
前記制御電圧生成部に含まれる各制御電圧生成回路が、ハイレベルが前記三角波電圧の最小値と最大値の間の電圧である各制御電圧を出力し、
最終段の前記制御電圧生成回路の制御電圧が所定の電圧を超えたことに応答して前記三角波生成回路によって出力される三角波電圧を前記各制御電圧生成回路によって出力される制御電圧のハイレベルよりも低くする三角波抑制部を備える、
ことを特徴とする。
好ましくは、本発明の電力消費装置は、
前記三角波抑制部が、前記最終段の制御電圧生成回路によって出力される制御電圧が抵抗を介してベースに入力されており、前記三角波生成回路によって出力される三角波電圧が抵抗を介してコレクタに入力されており、エミッタが前記第1の電源ラインに接続されたNPNバイポーラトランジスタを有することを特徴とする。
前記三角波抑制部が、前記最終段の制御電圧生成回路によって出力される制御電圧が抵抗を介してベースに入力されており、前記三角波生成回路によって出力される三角波電圧が抵抗を介してコレクタに入力されており、エミッタが前記第1の電源ラインに接続されたNPNバイポーラトランジスタを有することを特徴とする。
また、本発明の直流給電システムは、
直流バスと、
前記直流バスに直流電力を出力する1つ以上の直流電力源と、
前記直流バスに前記第1の電源ラインと前記第2の電源ラインとが接続された上記電力消費装置と、
を備えることを特徴とする。
直流バスと、
前記直流バスに直流電力を出力する1つ以上の直流電力源と、
前記直流バスに前記第1の電源ラインと前記第2の電源ラインとが接続された上記電力消費装置と、
を備えることを特徴とする。
本発明によれば、電力消費装置において複数の小さな抵抗と小型のスイッチング素子を使用することができ、スイッチング素子のスイッチングノイズを削減することができる。また、直流給電システムにおいて、直流バスにおけるサージの発生を防ぐことができる。
以下、本発明の実施形態に係る電力消費装置および直流給電システムについて図面を参照しながら詳細に説明する。なお、実施形態を説明する全図において、共通の構成要素には同一の符号を付し、繰り返しの説明を省略する。
図1は、本発明の第1の実施形態に係る電力消費装置1の構成の一例を示す。
電力消費装置1は、モニタ電圧生成部10と、制御電圧生成部20Aと、定電圧電源30と、PWM(Pulse Width Modulation)信号生成部40と、NMOSトランジスタ60〜63と、抵抗素子(LOAD)70〜73とを有する。
端子T2には、基準電位であるローレベルの電圧が印加される。端子T1には、ローレベルの電圧に対して高電位である直流電圧が印加される。例えば、端子T2と端子T1にそれぞれ0V(接地電位)と400Vが印加される。または、例えば、端子T2と端子T1にそれぞれ−200Vと+200Vが印加される。ただし、端子T1に印加される直流電圧は、変動する。電源ラインLHは端子T1に接続されている。電源ラインLLは端子T2に接続されている。従って、電源ラインLLには基準電位であるローレベルの電圧が印加され、電源ラインLHにはローレベルの電圧に対して高電位である直流電圧が印加される。なお、電源ラインLLは本発明の第1の電源ラインの例であり、電源ラインLHは本発明の第2の電源ラインの例である。
定電圧電源30は、電源ラインLHと電源ラインLLとに接続されている。定電圧電源30は、電圧VOを生成し、電源ラインLMに出力する。電圧VOは、電源ラインLLの電位を基準として、例えば20Vの安定した電圧である。
電力消費装置1は、モニタ電圧生成部10と、制御電圧生成部20Aと、定電圧電源30と、PWM(Pulse Width Modulation)信号生成部40と、NMOSトランジスタ60〜63と、抵抗素子(LOAD)70〜73とを有する。
端子T2には、基準電位であるローレベルの電圧が印加される。端子T1には、ローレベルの電圧に対して高電位である直流電圧が印加される。例えば、端子T2と端子T1にそれぞれ0V(接地電位)と400Vが印加される。または、例えば、端子T2と端子T1にそれぞれ−200Vと+200Vが印加される。ただし、端子T1に印加される直流電圧は、変動する。電源ラインLHは端子T1に接続されている。電源ラインLLは端子T2に接続されている。従って、電源ラインLLには基準電位であるローレベルの電圧が印加され、電源ラインLHにはローレベルの電圧に対して高電位である直流電圧が印加される。なお、電源ラインLLは本発明の第1の電源ラインの例であり、電源ラインLHは本発明の第2の電源ラインの例である。
定電圧電源30は、電源ラインLHと電源ラインLLとに接続されている。定電圧電源30は、電圧VOを生成し、電源ラインLMに出力する。電圧VOは、電源ラインLLの電位を基準として、例えば20Vの安定した電圧である。
モニタ電圧生成部10は、電源ラインLHと電源ラインLLと電源ラインLMとに接続されている。モニタ電圧生成部10は、モニタ電圧VMを生成し、制御電圧生成部20Aに供給する。モニタ電圧VMは、電源ラインLHの直流電圧を低下させた電圧である。モニタ電圧VMは、電源ラインLH(端子T1)の直流電圧の変動に伴って変動する。モニタ電圧生成部10については後で詳細に説明する。
制御電圧生成部20Aは、電源ラインLMと電源ラインLLとに接続されている。制御電圧生成部20Aには、モニタ電圧VMが入力される。
制御電圧生成部20Aは、図2に示すように、モニタ電圧VMに基づいて制御電圧VC1と制御電圧VC2と制御電圧VC3と制御電圧VC4とを生成し、それらをPWM信号生成部40に供給する。
制御電圧生成部20Aは、モニタ電圧VMによって電源ラインLHの直流電圧の変動を監視する。制御電圧生成部20Aは、電源ラインLH(端子T1)の電圧が第1の電圧(例えば、410V)を超えたことに応答して、最初の制御電圧VC1をローレベルの電圧(例えば、0V)からハイレベルの電圧まで上昇させる。その後、制御電圧生成部20Aは、電源ラインLH(端子T1)の電圧が上昇するに連れて、最初の制御電圧VC1を上昇させる。そして、電源ラインLH(端子T1)の電圧が第2の電圧(例えば、410+aV)を超えたとき、最初の制御電圧VC1はハイレベルの所定の電圧を超える。
制御電圧生成部20Aは、図2に示すように、モニタ電圧VMに基づいて制御電圧VC1と制御電圧VC2と制御電圧VC3と制御電圧VC4とを生成し、それらをPWM信号生成部40に供給する。
制御電圧生成部20Aは、モニタ電圧VMによって電源ラインLHの直流電圧の変動を監視する。制御電圧生成部20Aは、電源ラインLH(端子T1)の電圧が第1の電圧(例えば、410V)を超えたことに応答して、最初の制御電圧VC1をローレベルの電圧(例えば、0V)からハイレベルの電圧まで上昇させる。その後、制御電圧生成部20Aは、電源ラインLH(端子T1)の電圧が上昇するに連れて、最初の制御電圧VC1を上昇させる。そして、電源ラインLH(端子T1)の電圧が第2の電圧(例えば、410+aV)を超えたとき、最初の制御電圧VC1はハイレベルの所定の電圧を超える。
制御電圧生成部20Aは、制御電圧VC1がハイレベルの所定の電圧を超えたことに応答して、2番目の制御電圧VC2をローレベルの電圧からハイレベルの電圧まで上昇させる。その後、制御電圧生成部20Aは、電源ラインLH(端子T1)の電圧が上昇するに連れて、2番目の制御電圧VC2を上昇させる。そして、電源ラインLH(端子T1)の電圧が第3の電圧(例えば、410+2aV)を超えたとき、2番目の制御電圧VC2はハイレベルの所定の電圧を超える。
制御電圧生成部20Aは、制御電圧VC2がハイレベルの所定の電圧を超えたことに応答して、3番目の制御電圧VC3をローレベルの電圧からハイレベルの電圧まで上昇させる。その後、制御電圧生成部20Aは、電源ラインLH(端子T1)の電圧が上昇するに連れて、制御電圧VC3を上昇させる。そして、電源ラインLH(端子T1)の電圧が第4の電圧(例えば、410+3aV)を超えたとき、3番目の制御電圧VC3はハイレベルの所定の電圧を超える。
制御電圧生成部20Aは、制御電圧VC2がハイレベルの所定の電圧を超えたことに応答して、3番目の制御電圧VC3をローレベルの電圧からハイレベルの電圧まで上昇させる。その後、制御電圧生成部20Aは、電源ラインLH(端子T1)の電圧が上昇するに連れて、制御電圧VC3を上昇させる。そして、電源ラインLH(端子T1)の電圧が第4の電圧(例えば、410+3aV)を超えたとき、3番目の制御電圧VC3はハイレベルの所定の電圧を超える。
制御電圧生成部20Aは、制御電圧VC3がハイレベルの所定の電圧を超えたことに応答して、4番目の制御電圧VC4をローレベルの電圧からハイレベルの電圧まで上昇させる。その後、制御電圧生成部20Aは、電源ラインLH(端子T1)の電圧が上昇するに連れて、制御電圧VC4を上昇させる。
すなわち、制御電圧生成部20Aは、前段の制御電圧が所定の電圧を超えたことに応答して、次段の制御電圧をローレベルの電圧から上昇させる。
そして、制御電圧生成部20Aは、電源ラインLH(端子T1)の電圧がそれぞれ所定の電圧(例えば、制御電圧VC4については410+3aV、制御電圧VC3については410+2aV、制御電圧VC2については410+aV、制御電圧VC1については410V)以下になったことに応答して、制御電圧VC4〜制御電圧VC1をそれぞれハイレベルの電圧からローレベルの電圧まで減少させる。
すなわち、制御電圧生成部20Aは、前段の制御電圧が所定の電圧を超えたことに応答して、次段の制御電圧をローレベルの電圧から上昇させる。
そして、制御電圧生成部20Aは、電源ラインLH(端子T1)の電圧がそれぞれ所定の電圧(例えば、制御電圧VC4については410+3aV、制御電圧VC3については410+2aV、制御電圧VC2については410+aV、制御電圧VC1については410V)以下になったことに応答して、制御電圧VC4〜制御電圧VC1をそれぞれハイレベルの電圧からローレベルの電圧まで減少させる。
PWM信号生成部40は、三角波生成回路41と、コンパレータ(比較器)50〜53とを有する。
三角波生成回路40は、電源ラインLMと電源ラインLLとに接続されている。三角波生成回路40は、図3に示す三角波電圧VTを生成する。三角波電圧VTは、最小の電圧が制御電圧VC1〜制御電圧VC4におけるローレベルの電圧(例えば、0V)より高く、最大の電圧が制御電圧VC1〜制御電圧VC4におけるハイレベルの電圧より低い。三角波電圧VTは、例えば、最小電圧1Vから最大電圧9Vまでの三角波の電圧である。三角波電圧VTは、コンパレータ50とコンパレータ51とコンパレータ52とコンパレータ53とに共通に供給される。
コンパレータ50は、電源ラインLMと電源ラインLLとに接続されている。コンパレータ50には、制御電圧VC1と三角波電圧VTが入力される。コンパレータ50は、制御電圧VC1と三角波電圧VTとに基づいて1番目のPWM信号を生成する。1番目のPWM信号は、制御電圧VC1が三角波電圧VTより高いときにハイレベルの電圧(例えば、20V)となり、制御電圧VC1が三角波電圧VTより低いときにローレベルの電圧(例えば、0V)となる。これにより、1番目のPWM信号は、制御電圧VC1の電圧の上昇に応じてデューティ比が0から所定の値まで徐々に増加するパルス波(PWM波形のパルス波)となる。
同様にして、コンパレータ51とコンパレータ52とコンパレータ54とは、2番目のPWM信号と3番目のPWM信号と4番目のPWM信号を生成する。これらは、それぞれ制御電圧VC2と制御電圧VC3と制御電圧VC4の電圧の上昇に応じてデューティ比が0から所定の値まで徐々に増加するパルス波である。
三角波生成回路40は、電源ラインLMと電源ラインLLとに接続されている。三角波生成回路40は、図3に示す三角波電圧VTを生成する。三角波電圧VTは、最小の電圧が制御電圧VC1〜制御電圧VC4におけるローレベルの電圧(例えば、0V)より高く、最大の電圧が制御電圧VC1〜制御電圧VC4におけるハイレベルの電圧より低い。三角波電圧VTは、例えば、最小電圧1Vから最大電圧9Vまでの三角波の電圧である。三角波電圧VTは、コンパレータ50とコンパレータ51とコンパレータ52とコンパレータ53とに共通に供給される。
コンパレータ50は、電源ラインLMと電源ラインLLとに接続されている。コンパレータ50には、制御電圧VC1と三角波電圧VTが入力される。コンパレータ50は、制御電圧VC1と三角波電圧VTとに基づいて1番目のPWM信号を生成する。1番目のPWM信号は、制御電圧VC1が三角波電圧VTより高いときにハイレベルの電圧(例えば、20V)となり、制御電圧VC1が三角波電圧VTより低いときにローレベルの電圧(例えば、0V)となる。これにより、1番目のPWM信号は、制御電圧VC1の電圧の上昇に応じてデューティ比が0から所定の値まで徐々に増加するパルス波(PWM波形のパルス波)となる。
同様にして、コンパレータ51とコンパレータ52とコンパレータ54とは、2番目のPWM信号と3番目のPWM信号と4番目のPWM信号を生成する。これらは、それぞれ制御電圧VC2と制御電圧VC3と制御電圧VC4の電圧の上昇に応じてデューティ比が0から所定の値まで徐々に増加するパルス波である。
抵抗素子70は、一端が電源ラインLHに接続されており、他端がNMOSトランジスタ60のドレインに接続されている。NMOSトランジスタ60のゲートには、1番目のPWM信号が供給される。NMOSトランジスタ60のソースは電源ラインLLに接続されている。NMOSトランジスタ60は、1番目のPWM信号によって導通(オン)と非導通(オフ)が制御される。すなわち、NMOSトランジスタ60は、1番目のPWM信号がハイレベルの電圧のとき導通し、1番目のPWM信号がローレベルの電圧とき非導通となる。抵抗素子70は、NMOSトランジスタ60が導通しているときに電源ラインLHから電源ラインLLに向けて電流が流れることによって過大な電力を消費する。
NMOSトランジスタ61と抵抗素子71、NMOSトランジスタ62と抵抗素子72、およびNMOSトランジスタ63と抵抗素子73もNMOSトランジスタ60と抵抗素子70と同様に接続されている。抵抗素子61〜抵抗素子63も、抵抗素子61と同様に過大な電力を消費する。
なお、NMOSトランジスタ60〜63は本発明のスイッチング素子の一例であり、抵抗素子70〜73は本発明の電力消費素子の一例である。
NMOSトランジスタ61と抵抗素子71、NMOSトランジスタ62と抵抗素子72、およびNMOSトランジスタ63と抵抗素子73もNMOSトランジスタ60と抵抗素子70と同様に接続されている。抵抗素子61〜抵抗素子63も、抵抗素子61と同様に過大な電力を消費する。
なお、NMOSトランジスタ60〜63は本発明のスイッチング素子の一例であり、抵抗素子70〜73は本発明の電力消費素子の一例である。
図4は、モニタ電圧生成部10の2種類の構成例を示す。モニタ電圧生成部10として、図4(A)と図4(B)のいずれの回路を用いてもよい。
図4(A)のモニタ電圧生成部10は、チェナーダイオードZDと、抵抗R11と、可変抵抗VR11と、電流吸込回路11とを有する。
チェナーダイオードZDは、カソードが電源ラインLHに接続され、アノードが抵抗R11の一端に接続されている。抵抗R11の他端は可変抵抗VR11の一端に接続されている。可変抵抗VR11の他端は電源ラインLLに接続されている。
チェナーダイオードZDは、電源ラインLHの電圧をチェナー電圧だけ低下させる。抵抗R11と可変抵抗VR11は、低下した電圧を分圧する。抵抗R11の他端と可変抵抗VR11の一端の接続部分の電圧がモニタ電圧VMとして出力される。
図4(A)のモニタ電圧生成部10は、チェナーダイオードZDと、抵抗R11と、可変抵抗VR11と、電流吸込回路11とを有する。
チェナーダイオードZDは、カソードが電源ラインLHに接続され、アノードが抵抗R11の一端に接続されている。抵抗R11の他端は可変抵抗VR11の一端に接続されている。可変抵抗VR11の他端は電源ラインLLに接続されている。
チェナーダイオードZDは、電源ラインLHの電圧をチェナー電圧だけ低下させる。抵抗R11と可変抵抗VR11は、低下した電圧を分圧する。抵抗R11の他端と可変抵抗VR11の一端の接続部分の電圧がモニタ電圧VMとして出力される。
電流吸込回路11は、可変抵抗VR12と、NPNバイポーラトランジスタQ11と、NPNバイポーラトランジスタQ12と、抵抗R12と、抵抗R13とを有する。以下に説明するように、電流吸込回路11はモニタ電圧VMを低下させる。
可変抵抗VR12の一端は、電源ラインLMに接続されている。可変抵抗VR12の他端はトランジスタQ11のベースとトランジスタQ12のベースに接続されている。トランジスタQ12のベースとコレクタは接続されている。トランジスタQ12のエミッタは抵抗R13の一端に接続され、抵抗R13の他端は電源ラインLLに接続されている。トランジスタQ11のコレクタにはモニタ電圧VMが入力される。トランジスタQ11のエミッタは抵抗R12の一端に接続され、抵抗R12の他端は電源ラインLLに接続されている。抵抗R12と抵抗R13の抵抗値は同一である。
トランジスタQ11とトランジスタQ12と抵抗R12と抵抗R13とは、カレントミラー回路を構成している。可変抵抗VR12の抵抗値を変更することにより、トランジスタQ12の電流路(コレクタ・エミッタ間)を流れる電流i12の大きさを調節することができる。この電流i12と同じ大きさの電流i11がトランジスタQ11の電流路(コレクタ・エミッタ間)を流れる。電流i11は抵抗R11の他端と可変抵抗VR11の一端との接続部分から吸い込まれるため、モニタ電圧VMが低下する。
可変抵抗VR12の一端は、電源ラインLMに接続されている。可変抵抗VR12の他端はトランジスタQ11のベースとトランジスタQ12のベースに接続されている。トランジスタQ12のベースとコレクタは接続されている。トランジスタQ12のエミッタは抵抗R13の一端に接続され、抵抗R13の他端は電源ラインLLに接続されている。トランジスタQ11のコレクタにはモニタ電圧VMが入力される。トランジスタQ11のエミッタは抵抗R12の一端に接続され、抵抗R12の他端は電源ラインLLに接続されている。抵抗R12と抵抗R13の抵抗値は同一である。
トランジスタQ11とトランジスタQ12と抵抗R12と抵抗R13とは、カレントミラー回路を構成している。可変抵抗VR12の抵抗値を変更することにより、トランジスタQ12の電流路(コレクタ・エミッタ間)を流れる電流i12の大きさを調節することができる。この電流i12と同じ大きさの電流i11がトランジスタQ11の電流路(コレクタ・エミッタ間)を流れる。電流i11は抵抗R11の他端と可変抵抗VR11の一端との接続部分から吸い込まれるため、モニタ電圧VMが低下する。
図4(B)のモニタ電圧生成部10は、抵抗R14と、電流吸込回路11とを有する。図4(B)の電流吸込回路11は、図4(A)の電流吸込回路11と同一である。
抵抗R14は、一端が電源ラインLHに接続され、他端が電流吸込回路11に含まれるトランジスタQ11のコレクタに接続されている。電流吸込回路11に吸い込まれる電流i11は、抵抗R14を流れる。抵抗R14は、電源ラインLHに印加されている直流電圧を低下させる。抵抗R14の他端に生じる電圧はモニタ電圧VMとして出力される。
抵抗R14は、一端が電源ラインLHに接続され、他端が電流吸込回路11に含まれるトランジスタQ11のコレクタに接続されている。電流吸込回路11に吸い込まれる電流i11は、抵抗R14を流れる。抵抗R14は、電源ラインLHに印加されている直流電圧を低下させる。抵抗R14の他端に生じる電圧はモニタ電圧VMとして出力される。
図5は、制御電圧生成部20Aの構成の一例を示す。
制御電圧生成部20Aは、モニタ電圧強化回路21と、1段目の制御電圧生成回路22と、2段目の制御電圧生成回路23と、3段目の制御電圧生成回路24と、4段目の制御電圧生成回路25Aと、ベース電圧調整回路26とを有する。
制御電圧生成部20Aは、モニタ電圧強化回路21と、1段目の制御電圧生成回路22と、2段目の制御電圧生成回路23と、3段目の制御電圧生成回路24と、4段目の制御電圧生成回路25Aと、ベース電圧調整回路26とを有する。
モニタ電圧強化回路21は、NPNバイポーラトランジスタQ21と、逆電圧保護用ダイオードD21とを有する。
トランジスタQ21は、ベースにモニタ電圧VMが入力され、コレクタが電源ラインLMに接続される。トランジスタQ21は、エミッタフォロワである。トランジスタQ21のエミッタは、モニタ電圧VMよりベースエミッタ間電圧Vbeだけ低い電圧となる。以下では、この電圧をトランジスタQ21のエミッタに生じるモニタ電圧VM’という。このモニタ電圧VM’は、1段目の制御信号生成回路22に入力される。トランジスタQ21のエミッタとベースには、逆電圧保護用ダイオードD21が接続される。
トランジスタQ21は、ベースにモニタ電圧VMが入力され、コレクタが電源ラインLMに接続される。トランジスタQ21は、エミッタフォロワである。トランジスタQ21のエミッタは、モニタ電圧VMよりベースエミッタ間電圧Vbeだけ低い電圧となる。以下では、この電圧をトランジスタQ21のエミッタに生じるモニタ電圧VM’という。このモニタ電圧VM’は、1段目の制御信号生成回路22に入力される。トランジスタQ21のエミッタとベースには、逆電圧保護用ダイオードD21が接続される。
1段目の制御電圧生成回路22は、PNPバイポーラトランジスタQ22と、電流制限用抵抗R22と、逆電流防止用ダイオードD22と、抵抗R32と、コンデンサC22とを有する。1段目の制御電圧生成回路22は、最初の制御電圧VC1を生成する。
トランジスタQ22のエミッタには、トランジスタQ21のエミッタに生じるモニタ電圧VM’が入力される。トランジスタQ22のベースは電流制限用抵抗R22の一端に接続される。電流制限用抵抗R22の他端は、逆電流防止用ダイオードD22のアノードに接続される。逆電流防止用ダイオードD22のカソードには、後述するベース電圧調整回路26によって生成される調整電圧Vupが印加される。なお、本発明では、逆電流防止用ダイオードD22のカソードに調整電圧Vupが印加されることを、トランジスタQ22のベースに調整電圧が入力されるという。
トランジスタQ22のコレクタは、抵抗R32とコンデンサC22からなるRC並列回路の一端に接続される。このRC並列回路の他端は、電源ラインLLに接続される。トランジスタQ22のコレクタとこのRC並列回路の一端との接続部分の電圧が最初の制御電圧VC1である。トランジスタQ22のエミッタ・コレクタ間が導通しているときにコンデンサC22が充電されて最初の制御電圧VC1がハイレベルとなる。また、トランジスタQ22のエミッタ・コレクタ間が非導通であるときにコンデンサC22が放電されて最初の制御電圧VC1がローレベルとなる。
トランジスタQ22のエミッタには、トランジスタQ21のエミッタに生じるモニタ電圧VM’が入力される。トランジスタQ22のベースは電流制限用抵抗R22の一端に接続される。電流制限用抵抗R22の他端は、逆電流防止用ダイオードD22のアノードに接続される。逆電流防止用ダイオードD22のカソードには、後述するベース電圧調整回路26によって生成される調整電圧Vupが印加される。なお、本発明では、逆電流防止用ダイオードD22のカソードに調整電圧Vupが印加されることを、トランジスタQ22のベースに調整電圧が入力されるという。
トランジスタQ22のコレクタは、抵抗R32とコンデンサC22からなるRC並列回路の一端に接続される。このRC並列回路の他端は、電源ラインLLに接続される。トランジスタQ22のコレクタとこのRC並列回路の一端との接続部分の電圧が最初の制御電圧VC1である。トランジスタQ22のエミッタ・コレクタ間が導通しているときにコンデンサC22が充電されて最初の制御電圧VC1がハイレベルとなる。また、トランジスタQ22のエミッタ・コレクタ間が非導通であるときにコンデンサC22が放電されて最初の制御電圧VC1がローレベルとなる。
2段目の制御電圧生成回路23は、PNPバイポーラトランジスタQ23と、電流制限用抵抗R23と、逆電流防止用ダイオードD23と、抵抗R33と、コンデンサC23とを有する。2段目の制御電圧生成回路23は、2番目の制御電圧VC2を生成する。
トランジスタQ23のエミッタには、最初の制御電圧VC1が入力される。トランジスタQ23と電流制限用抵抗R23と逆電流防止用ダイオードD23と抵抗R33とコンデンサC23は、1段目の制御電圧生成回路22におけるトランジスタQ22と電流制限用抵抗R22と逆電流防止用ダイオードD22と抵抗R32とコンデンサC22と同様に接続される。トランジスタQ23のコレクタとRC並列回路(抵抗R33とコンデンサC23とからなるRC並列回路)の一端との接続部分の電圧が2番目の制御電圧VC2である。
トランジスタQ23のエミッタ・コレクタ間が導通しているときにコンデンサC23が充電されて2番目の制御電圧VC2がハイレベルとなる。また、トランジスタQ23のエミッタ・コレクタ間が非導通であるときにコンデンサC23が放電されて2番目の制御電圧VC2がローレベルとなる。
トランジスタQ23のエミッタには、最初の制御電圧VC1が入力される。トランジスタQ23と電流制限用抵抗R23と逆電流防止用ダイオードD23と抵抗R33とコンデンサC23は、1段目の制御電圧生成回路22におけるトランジスタQ22と電流制限用抵抗R22と逆電流防止用ダイオードD22と抵抗R32とコンデンサC22と同様に接続される。トランジスタQ23のコレクタとRC並列回路(抵抗R33とコンデンサC23とからなるRC並列回路)の一端との接続部分の電圧が2番目の制御電圧VC2である。
トランジスタQ23のエミッタ・コレクタ間が導通しているときにコンデンサC23が充電されて2番目の制御電圧VC2がハイレベルとなる。また、トランジスタQ23のエミッタ・コレクタ間が非導通であるときにコンデンサC23が放電されて2番目の制御電圧VC2がローレベルとなる。
3段目の制御電圧生成回路24は、PNPバイポーラトランジスタQ24と、電流制限用抵抗R24と、逆電流防止用ダイオードD24と、抵抗R34と、コンデンサC24とを有する。3段目の制御電圧生成回路24は、3番目の制御電圧VC3を生成する。
トランジスタQ24のエミッタには、2番目の制御電圧VC2が入力される。トランジスタQ24と電流制限用抵抗R24と逆電流防止用ダイオードD24と抵抗R34とコンデンサC24は、1段目の制御電圧生成回路22におけるトランジスタQ22と電流制限用抵抗R22と逆電流防止用ダイオードD22と抵抗R32とコンデンサC22と同様に接続される。トランジスタQ24のコレクタとRC並列回路(抵抗R34とコンデンサC24とからなるRC並列回路)の一端との接続部分の電圧が3番目の制御電圧VC3である。
トランジスタQ24のエミッタ・コレクタ間が導通しているときにコンデンサC24が充電されて3番目の制御電圧VC3がハイレベルとなる。また、トランジスタQ24のエミッタ・コレクタ間が非導通であるときにコンデンサC24が放電されて3番目の制御電圧VC3がローレベルとなる。
トランジスタQ24のエミッタには、2番目の制御電圧VC2が入力される。トランジスタQ24と電流制限用抵抗R24と逆電流防止用ダイオードD24と抵抗R34とコンデンサC24は、1段目の制御電圧生成回路22におけるトランジスタQ22と電流制限用抵抗R22と逆電流防止用ダイオードD22と抵抗R32とコンデンサC22と同様に接続される。トランジスタQ24のコレクタとRC並列回路(抵抗R34とコンデンサC24とからなるRC並列回路)の一端との接続部分の電圧が3番目の制御電圧VC3である。
トランジスタQ24のエミッタ・コレクタ間が導通しているときにコンデンサC24が充電されて3番目の制御電圧VC3がハイレベルとなる。また、トランジスタQ24のエミッタ・コレクタ間が非導通であるときにコンデンサC24が放電されて3番目の制御電圧VC3がローレベルとなる。
4段目(最終段)の制御電圧生成回路25Aは、PNPバイポーラトランジスタQ25と、電流制限用抵抗R25と、逆電流防止用ダイオードD25と、抵抗R35と、コンデンサC25とを有する。4段目の制御電圧生成回路25Aは、4番目の制御電圧VC4を生成する。
トランジスタQ25のエミッタには、3番目の制御電圧VC3が入力される。トランジスタQ25と電流制限用抵抗R25と逆電流防止用ダイオードD25と抵抗R35とコンデンサC25は、1段目の制御電圧生成回路22におけるトランジスタQ22と電流制限用抵抗R22と逆電流防止用ダイオードD22と抵抗R32とコンデンサC22と同様に接続される。トランジスタQ25のコレクタとRC並列回路(抵抗R35とコンデンサC25とからなるRC並列回路)の一端との接続部分の電圧が4番目の制御電圧VC4である。
トランジスタQ25のエミッタ・コレクタ間が導通しているときにコンデンサC25が充電されて4番目の制御電圧VC4がハイレベルとなる。また、トランジスタQ25のエミッタ・コレクタ間が非導通であるときにコンデンサC25が放電されて4番目の制御電圧VC4がローレベルとなる。
トランジスタQ25のエミッタには、3番目の制御電圧VC3が入力される。トランジスタQ25と電流制限用抵抗R25と逆電流防止用ダイオードD25と抵抗R35とコンデンサC25は、1段目の制御電圧生成回路22におけるトランジスタQ22と電流制限用抵抗R22と逆電流防止用ダイオードD22と抵抗R32とコンデンサC22と同様に接続される。トランジスタQ25のコレクタとRC並列回路(抵抗R35とコンデンサC25とからなるRC並列回路)の一端との接続部分の電圧が4番目の制御電圧VC4である。
トランジスタQ25のエミッタ・コレクタ間が導通しているときにコンデンサC25が充電されて4番目の制御電圧VC4がハイレベルとなる。また、トランジスタQ25のエミッタ・コレクタ間が非導通であるときにコンデンサC25が放電されて4番目の制御電圧VC4がローレベルとなる。
ベース電圧調整回路26は、抵抗R21と、PNPバイポーラトランジスタQ26と、可変抵抗VR21と、可変抵抗VR22とを有する。
抵抗R21は、一端が電源ラインLMに接続される。可変抵抗VR21は、一端が電源ラインLMに接続され、他端が可変抵抗VR22の一端に接続される。可変抵抗VR22の他端は電源ラインLLに接続される。トランジスタQ26は、ベースが可変抵抗VR21の他端と可変抵抗VR22の一端との接続部分に接続され、コレクタが電源ラインLLに接続され、エミッタが抵抗R21の他端に接続される。
可変抵抗VR21と可変抵抗VR22とは、電源ラインLMの電圧を分圧する。トランジスタQ26は、エミッタフォロワである。トランジスタQ26のエミッタは、可変抵抗VR21と可変抵抗VR22によって分圧された電圧よりベースエミッタ間電圧Vbeだけ高い調整電圧Vupとなる。
抵抗R21は、一端が電源ラインLMに接続される。可変抵抗VR21は、一端が電源ラインLMに接続され、他端が可変抵抗VR22の一端に接続される。可変抵抗VR22の他端は電源ラインLLに接続される。トランジスタQ26は、ベースが可変抵抗VR21の他端と可変抵抗VR22の一端との接続部分に接続され、コレクタが電源ラインLLに接続され、エミッタが抵抗R21の他端に接続される。
可変抵抗VR21と可変抵抗VR22とは、電源ラインLMの電圧を分圧する。トランジスタQ26は、エミッタフォロワである。トランジスタQ26のエミッタは、可変抵抗VR21と可変抵抗VR22によって分圧された電圧よりベースエミッタ間電圧Vbeだけ高い調整電圧Vupとなる。
図6は、モニタ電圧強化回路21に含まれるトランジスタQ21のエミッタに生じるモニタ電圧VM’と最初の制御電圧VC1の関係の一例を示す。
1段目の制御電圧生成回路22に含まれるトランジスタQ22のベースの電圧は調整電圧Vupだけ上昇する。トランジスタQ22〜Q25のベースエミッタ間電圧とコレクタエミッタ間電圧をそれぞれVbeとVceとする。そして、抵抗R22とダイオードD22による電圧降下を無視すると、モニタ電圧強化回路21に含まれるトランジスタQ21のエミッタに生じるモニタ電圧VM’(すなわち、トランジスタQ22のエミッタの電圧)が(Vup+Vbe)を超えたときに、トランジスタQ22のエミッタ・コレクタ間が導通する。このとき、最初の制御電圧VC1は、ローレベルからハイレベルに変化し、(Vup+Vbe―Vce)となる。また、モニタ電圧VM’が(Vup+Vbe)より下になったときに、トランジスタQ22のエミッタ・コレクタ間が非導通となる。このとき、最初の制御電圧VC1はハイレベルからローレベルに変化する。
そして、モニタ電圧VM’が(Vup+Vbe+Vce)となったときに、トランジスタQ23のエミッタの電圧が(Vup+Vbe)となり、トランジスタQ23のエミッタ・コレクタ間が導通する。このとき、2番目の制御電圧VC2は、ローレベルからハイレベルに変化し、(Vup+Vbe―Vce)となる。また、モニタ電圧VM’が(Vup+Vbe+Vce)より下になったときに、トランジスタQ23のエミッタ・コレクタ間が非導通となる。このとき、2番目の制御電圧VC2はハイレベルからローレベルに変化する。
1段目の制御電圧生成回路22に含まれるトランジスタQ22のベースの電圧は調整電圧Vupだけ上昇する。トランジスタQ22〜Q25のベースエミッタ間電圧とコレクタエミッタ間電圧をそれぞれVbeとVceとする。そして、抵抗R22とダイオードD22による電圧降下を無視すると、モニタ電圧強化回路21に含まれるトランジスタQ21のエミッタに生じるモニタ電圧VM’(すなわち、トランジスタQ22のエミッタの電圧)が(Vup+Vbe)を超えたときに、トランジスタQ22のエミッタ・コレクタ間が導通する。このとき、最初の制御電圧VC1は、ローレベルからハイレベルに変化し、(Vup+Vbe―Vce)となる。また、モニタ電圧VM’が(Vup+Vbe)より下になったときに、トランジスタQ22のエミッタ・コレクタ間が非導通となる。このとき、最初の制御電圧VC1はハイレベルからローレベルに変化する。
そして、モニタ電圧VM’が(Vup+Vbe+Vce)となったときに、トランジスタQ23のエミッタの電圧が(Vup+Vbe)となり、トランジスタQ23のエミッタ・コレクタ間が導通する。このとき、2番目の制御電圧VC2は、ローレベルからハイレベルに変化し、(Vup+Vbe―Vce)となる。また、モニタ電圧VM’が(Vup+Vbe+Vce)より下になったときに、トランジスタQ23のエミッタ・コレクタ間が非導通となる。このとき、2番目の制御電圧VC2はハイレベルからローレベルに変化する。
同様に、モニタ電圧VM’が(Vup+Vbe+2Vce)となったときに、トランジスタQ24のエミッタの電圧が(Vup+Vbe)となり、トランジスタQ24のエミッタ・コレクタ間が導通する。このとき、3番目の制御電圧VC3は、ローレベルからハイレベルに変化し、(Vup+Vbe―Vce)となる。また、モニタ電圧VM’が(Vup+Vbe+2Vce)より下になったときに、トランジスタQ24のエミッタ・コレクタ間が非導通となる。このとき、3番目の制御電圧VC3はハイレベルからローレベルに変化する。
モニタ電圧VM’が(Vup+Vbe+3Vce)となったときに、トランジスタQ25のエミッタの電圧が(Vup+Vbe)となり、トランジスタQ25のエミッタ・コレクタ間が導通する。このとき、4番目の制御電圧VC4は、ローレベルからハイレベルに変化し、(Vup+Vbe―Vce)となる。また、モニタ電圧VM’が(Vup+Vbe+3Vce)より下になったときに、トランジスタQ25のエミッタ・コレクタ間が非導通となる。このとき、4番目の制御電圧VC4はハイレベルからローレベルに変化する。
モニタ電圧VM’が(Vup+Vbe+3Vce)となったときに、トランジスタQ25のエミッタの電圧が(Vup+Vbe)となり、トランジスタQ25のエミッタ・コレクタ間が導通する。このとき、4番目の制御電圧VC4は、ローレベルからハイレベルに変化し、(Vup+Vbe―Vce)となる。また、モニタ電圧VM’が(Vup+Vbe+3Vce)より下になったときに、トランジスタQ25のエミッタ・コレクタ間が非導通となる。このとき、4番目の制御電圧VC4はハイレベルからローレベルに変化する。
ベース電圧調整回路26は、モニタ電圧強化回路21に含まれるトランジスタQ21のエミッタに生じるモニタ電圧VM’の変動に応じて各制御電圧生成回路22〜25に含まれるトランジスタQ22〜Q25のエミッタ・コレクタ間が導通または非導通となるように、調整電圧Vupを生成する。
制御電圧VC1〜VC4が、図3に示すハイレベルの電圧であるとき、PWM信号のデューティ比は1である。このとき、NMOSトランジスタ60〜63は常時導通し、抵抗素子60〜63は常時電力を消費する。
また、制御電圧VC1〜VC4が、図3に示すローレベルの電圧であるとき、PWM信号のデューティ比は0である。このとき、NMOSトランジスタ60〜63は常時非導通であり、抵抗素子60〜63は電力を消費しない。
電力消費装置1では、制御電圧VC1〜VC4のハイレベルの電圧を三角波電圧VTの最大値よりも大きくすることにより、最初のNMOSトランジスタ60が常時導通した後(すなわち、スイッチングしなくなった後)に、2番目のNMOSトランジスタ61が導通し始める(すなわち、スイッチングを開始する)。3番目のNMOSトランジスタ62と4番目のNMOSトランジスタ63も同様である。従って、本実施形態にかかる電力消費装置1によれば、大型のスイッチング素子と大きな抵抗素子をそれぞれ1個のみ有する電力消費装置に比べて、スイッチング素子のスイッチングノイズを大幅に削減するこことができる。
また、制御電圧VC1〜VC4が、図3に示すローレベルの電圧であるとき、PWM信号のデューティ比は0である。このとき、NMOSトランジスタ60〜63は常時非導通であり、抵抗素子60〜63は電力を消費しない。
電力消費装置1では、制御電圧VC1〜VC4のハイレベルの電圧を三角波電圧VTの最大値よりも大きくすることにより、最初のNMOSトランジスタ60が常時導通した後(すなわち、スイッチングしなくなった後)に、2番目のNMOSトランジスタ61が導通し始める(すなわち、スイッチングを開始する)。3番目のNMOSトランジスタ62と4番目のNMOSトランジスタ63も同様である。従って、本実施形態にかかる電力消費装置1によれば、大型のスイッチング素子と大きな抵抗素子をそれぞれ1個のみ有する電力消費装置に比べて、スイッチング素子のスイッチングノイズを大幅に削減するこことができる。
図7は、本発明の第2の実施形態に係る電力消費装置2の構成の一例を示す図である。
電力消費装置2は、制御電圧生成部20Bの構成が第1の実施形態に係る電力消費装置1に含まれる制御電圧生成部20Aと異なる。また、電力消費装置2は、三角波抑制部80を有する点が第1の実施形態に係る電力消費装置1と異なる。その他の点では、電力消費装置2は電力消費装置1と同一である。
電力消費装置1に含まれる4段目(最終段)の制御電圧生成回路25Aは抵抗R35を有するのに対し、図8に示すように、電力消費装置2に含まれる4段目(最終段)の制御電圧生成回路25Bは抵抗R351と抵抗R352とを有する。この点以外は、制御電圧生成部20Bは、電力消費装置1に含まれる制御電圧生成部20Aと同一である。
抵抗R351は、一端がトランジスタQ25のコレクタに接続されており、他端が抵抗R352の一端に接続されている。抵抗R352の他端は電源ラインLLに接続されている。4番目の制御電圧VC4は抵抗R351を介して制御電圧VC4’として出力される。
電力消費装置2は、制御電圧生成部20Bの構成が第1の実施形態に係る電力消費装置1に含まれる制御電圧生成部20Aと異なる。また、電力消費装置2は、三角波抑制部80を有する点が第1の実施形態に係る電力消費装置1と異なる。その他の点では、電力消費装置2は電力消費装置1と同一である。
電力消費装置1に含まれる4段目(最終段)の制御電圧生成回路25Aは抵抗R35を有するのに対し、図8に示すように、電力消費装置2に含まれる4段目(最終段)の制御電圧生成回路25Bは抵抗R351と抵抗R352とを有する。この点以外は、制御電圧生成部20Bは、電力消費装置1に含まれる制御電圧生成部20Aと同一である。
抵抗R351は、一端がトランジスタQ25のコレクタに接続されており、他端が抵抗R352の一端に接続されている。抵抗R352の他端は電源ラインLLに接続されている。4番目の制御電圧VC4は抵抗R351を介して制御電圧VC4’として出力される。
図9に示すように、三角波抑制部80は、NPNバイポーラトランジスタQ81と、抵抗R81とを有する。
トランジスタQ81のベースには、4段目の制御電圧生成回路25Bから出力される制御電圧VC4’が入力される。トランジスタQ81のコレクタには三角波生成回路41によって出力される三角波電圧VTが抵抗R81を介して入力される。トランジスタQ81のエミッタは、電源ラインLLに接続されており、その電圧はローレベルの電圧である。
トランジスタQ81のベースには、4段目の制御電圧生成回路25Bから出力される制御電圧VC4’が入力される。トランジスタQ81のコレクタには三角波生成回路41によって出力される三角波電圧VTが抵抗R81を介して入力される。トランジスタQ81のエミッタは、電源ラインLLに接続されており、その電圧はローレベルの電圧である。
図10に示すように、電力消費装置2では、各段の制御電圧生成回路22〜25Bは、ハイレベルが三角波電圧の最小値と最大値の間の電圧である各制御電圧VC1〜VC4を出力する。図10の例では、各段の制御電圧生成回路22〜25Bが出力する各制御電圧VC1〜VC4のハイレベルは、三角波電圧の最小値と最大値の略真ん中である。このとき、PWM信号生成部50は、デューディ比が約0.5のPWM信号を出力する。
4段目の制御電圧生成回路25Bから出力される制御電圧VC4’がハイレベルであるとき、図9のトランジスタQ81のコレクタ・エミッタ間は導通する。このとき、図10に示すように、三角波電圧VTは抑制され、三角波電圧VTの最大値は各制御電圧生成回路22〜25Bによって出力される制御電圧VC1〜VC4のハイレベルよりも低くなる。すなわち、三角波抑制部80は、4段目の制御電圧生成回路25Bの制御電圧VC4が所定の電圧を超えたことに応答して三角波生成回路41によって出力される三角波電圧VTを各制御電圧生成回路22〜25Bによって出力される制御電圧VC1〜VC4のハイレベルよりも低くする。
このとき、各制御電圧VC1〜VC4が三角波電圧VTより高くなるため、PWM信号制御部40に含まれる各コンパレータ60〜61はハイレベルの電圧を出力する。これは、デューディ比が1のPWM信号である。これにより、このPWM信号がゲートに入力されている間、NMOSトランジスタ60〜63は常時導通し、抵抗素子70〜抵抗素子73は常時電力を消費する。
4段目の制御電圧生成回路25Bから出力される制御電圧VC4’がハイレベルであるとき、図9のトランジスタQ81のコレクタ・エミッタ間は導通する。このとき、図10に示すように、三角波電圧VTは抑制され、三角波電圧VTの最大値は各制御電圧生成回路22〜25Bによって出力される制御電圧VC1〜VC4のハイレベルよりも低くなる。すなわち、三角波抑制部80は、4段目の制御電圧生成回路25Bの制御電圧VC4が所定の電圧を超えたことに応答して三角波生成回路41によって出力される三角波電圧VTを各制御電圧生成回路22〜25Bによって出力される制御電圧VC1〜VC4のハイレベルよりも低くする。
このとき、各制御電圧VC1〜VC4が三角波電圧VTより高くなるため、PWM信号制御部40に含まれる各コンパレータ60〜61はハイレベルの電圧を出力する。これは、デューディ比が1のPWM信号である。これにより、このPWM信号がゲートに入力されている間、NMOSトランジスタ60〜63は常時導通し、抵抗素子70〜抵抗素子73は常時電力を消費する。
図11は、本発明の第1の実施形態に係る電力消費装置1を備える風力発電システム100の構成の一例を示す。
風力発電システム100は、風力発電機101と、整流回路102と、電力消費装置1とを有する。
風力発電機101は、交流電力を出力する。整流回路102は、風力発電機101によって出力される交流電力を直流電力に変換する。電力消費装置1の端子T1と端子T2には、整流回路102によって出力される直流電圧が印加される。風速が早過ぎて風力発電機101が過大な電力を発電するとき、電力消費装置1は直流電力を消費し、風車の回転速度を低下させる。
なお、風力発電機101は、電力消費装置1ではなく、第2の実施形態に係る電力消費装置2を有していてもよい。
風力発電システム100は、風力発電機101と、整流回路102と、電力消費装置1とを有する。
風力発電機101は、交流電力を出力する。整流回路102は、風力発電機101によって出力される交流電力を直流電力に変換する。電力消費装置1の端子T1と端子T2には、整流回路102によって出力される直流電圧が印加される。風速が早過ぎて風力発電機101が過大な電力を発電するとき、電力消費装置1は直流電力を消費し、風車の回転速度を低下させる。
なお、風力発電機101は、電力消費装置1ではなく、第2の実施形態に係る電力消費装置2を有していてもよい。
図12は、本発明の第1の実施形態に係る電力消費装置1を備える直流給電システム200の構成の一例を示す。
直流給電システム200は、電力消費装置1と、風力発電装置201と、太陽光発電装置202と、蓄電装置203と、系統連係装置204と、複数の負荷205と、直流バス210とを有する。
直流バス210は、電源ラインLLと、電源ラインLHとを有する。電源ラインLLには基準電位であるローレベルの電圧が印加され、電源ラインLHにはローレベルの電圧に対して高電位である直流電圧(例えば、400V)が印加される。
電力消費装置1は、直流バス210の直流電圧が所定の電圧(例えば、410V)を超えたときに、過大な電力を消費する。
風力発電装置201は、通常の一般的な風力発電機を含む。風力発電装置201は、直流バス210に直流電力を出力する。なお、風力発電装置201の出力する電圧が所定の電圧(例えば、410V)を超えたときには電力消費装置1が電力を消費するため、風力発電装置201が独自の電力消費装置を有する必要はない。
太陽光発電装置202は、太陽電池を有する。太陽光発電装置202は、直流バス210に直流電力を出力する。
蓄電装置203は、バッテリーを含む。蓄電装置203は、バッテリーの電圧が高いときは直流バス210に直流電力を出力し、バッテリーの電圧が低いときは直流バス210の直流電力によって充電される。
系統連係装置204は、外部の交流の電力系統220から供給される交流電圧を直流電圧に変換して直流バス210に出力する。
負荷205は、電力を消費する。負荷205は、例えば、テレビ、冷蔵庫、冷暖房、コンピュータ、照明、住宅、工場等である。
直流給電システム200は、電力消費装置1と、風力発電装置201と、太陽光発電装置202と、蓄電装置203と、系統連係装置204と、複数の負荷205と、直流バス210とを有する。
直流バス210は、電源ラインLLと、電源ラインLHとを有する。電源ラインLLには基準電位であるローレベルの電圧が印加され、電源ラインLHにはローレベルの電圧に対して高電位である直流電圧(例えば、400V)が印加される。
電力消費装置1は、直流バス210の直流電圧が所定の電圧(例えば、410V)を超えたときに、過大な電力を消費する。
風力発電装置201は、通常の一般的な風力発電機を含む。風力発電装置201は、直流バス210に直流電力を出力する。なお、風力発電装置201の出力する電圧が所定の電圧(例えば、410V)を超えたときには電力消費装置1が電力を消費するため、風力発電装置201が独自の電力消費装置を有する必要はない。
太陽光発電装置202は、太陽電池を有する。太陽光発電装置202は、直流バス210に直流電力を出力する。
蓄電装置203は、バッテリーを含む。蓄電装置203は、バッテリーの電圧が高いときは直流バス210に直流電力を出力し、バッテリーの電圧が低いときは直流バス210の直流電力によって充電される。
系統連係装置204は、外部の交流の電力系統220から供給される交流電圧を直流電圧に変換して直流バス210に出力する。
負荷205は、電力を消費する。負荷205は、例えば、テレビ、冷蔵庫、冷暖房、コンピュータ、照明、住宅、工場等である。
電力消費装置1は、ノイズに強い。落雷、核爆発、または太陽フレア等によって電磁パルスが発生しても誤動作しない。電力消費装置1は、電磁パルスによって直流バス210の電圧が高くなると、過大な電力を消費する。このため、電力消費装置1は、直流バス210におけるサージの発生を防ぐことができる。
なお、直流給電システム200は、電力消費装置1ではなく、第2の実施形態に係る電力消費装置2を有していてもよい。また、風力発電装置201と太陽光発電装置202と蓄電装置203と系統連係装置204は、本発明の直流電力源の例である。直流給電システム200は、直流給電システム200は、これら以外の直流電力源を有していてもよい。直流給電システム200は、風力発電装置201と太陽光発電装置202と系統連係装置204のいずれか1つまたは2つのみを有していてもよい。
なお、直流給電システム200は、電力消費装置1ではなく、第2の実施形態に係る電力消費装置2を有していてもよい。また、風力発電装置201と太陽光発電装置202と蓄電装置203と系統連係装置204は、本発明の直流電力源の例である。直流給電システム200は、直流給電システム200は、これら以外の直流電力源を有していてもよい。直流給電システム200は、風力発電装置201と太陽光発電装置202と系統連係装置204のいずれか1つまたは2つのみを有していてもよい。
また、上述した実施形態に係る電力消費装置では、コンパレータ(比較器)とスイッチング素子(NMOSトランジスタ)と電力消費素子(抵抗素子)とがそれぞれ4個の例を示したが、これらは4個に限らずそれぞれ2個以上であればよい。制御電圧生成部は、これらの数に合わせて制御電圧を出力する。
また、上述した実施形態に係る電力消費装置では、スイッチング素子としてNMOSトランジスタの例を示したが、スイッチング素子としてリレーを用いることもできる。
また、上述した実施形態に係る電力消費装置では、スイッチング素子としてNMOSトランジスタの例を示したが、スイッチング素子としてリレーを用いることもできる。
以上説明したように、本発明に係る電力消費装置によれば、複数の抵抗とスイッチング素子を使用するため、個々の抵抗とスイッチング素子を小型化することができる。特に、第1の実施形態にかかる電力消費装置によれば、前段のスイッチング素子が常時導通した後に次のスイッチング素子のスイッチングが始まるため、スイッチングノイズを削減することができる。また、本発明に係る電力消費装置を備える直流給電システムは、直流バスにおけるサージの発生を防止することができる。
以上、本発明の実施形態について説明したが、設計や製造上の都合やその他の要因によって必要となる様々な修正や組み合わせは、請求項に記載されている発明や発明の実施形態に記載されている具体例に対応する発明の範囲に含まれる。
1,2…電力消費装置、10…モニタ電圧生成部、11…電流吸込回路、20A,20B…制御電圧生成部、21…モニタ電圧強化回路、22〜25A,25B…制御電圧生成回路、26…ベース電圧調整回路、30…定電圧電源、40…PWM信号生成部、41…三角波生成回路、50〜53…コンパレータ、60〜63…NMOSトランジスタ(スイッチング素子)、70〜73…抵抗素子(電力消費素子)、80…三角波抑制部、100…風力発電システム、101…風力発電機、102…整流回路、200…直流給電システム、201…風力発電装置、202…太陽光発電装置、203…蓄電装置、204…系統連係装置、205…負荷、210…直流バス、220…交流の電力系統
Claims (5)
- 基準電位であるローレベルの電圧が印加される第1の電源ラインと
前記ローレベルの電圧に対して高電位である直流電圧が印加される第2の電源ラインと、
前記第2の電源ラインの直流電圧が所定の電圧を超えたことに応答して最初の制御電圧をローレベルから上昇させ、順次前段の制御電圧が所定の電圧を超えたことに応答して各制御電圧をローレベルから上昇させる制御電圧生成部と、
前記制御電圧生成部から出力される各制御電圧の上昇に応じてデューティ比が0から所定の値まで徐々に増加するパルス波である複数のPWM信号を生成するPWM信号生成部と、
前記PWM信号生成部によって生成された各PWM信号によって導通と非導通が個々に制御される複数のスイッチング素子と、
前記各スイッチング素子が導通しているときに前記電源ラインから電流が流れることによって個々に電力を消費する複数の電力消費素子と、
を備えることを特徴とする電力消費装置。 - 前記第2の電源ラインの直流電圧を低下させた電圧であって前記第2の電源ラインの直流電圧の変動に応じて変動するモニタ電圧を生成するモニタ電圧生成部を備え、
前記制御電圧生成部が、
エミッタフォロワであるNPNバイポーラトランジスタを含み、当該NPNバイポーラトランジスタのベースに前記モニタ電圧生成部によって生成されたモニタ電圧が入力され、エミッタにモニタ電圧が生じるモニタ電圧強化回路と、
ベースに調整電圧が入力され、コレクタに前記制御電圧が生じるPNPバイポーラトランジスタを有し、当該PNPバイポーラトランジスタのコレクタに抵抗とコンデンサからなるRC並列回路が接続されており、当該PNPバイポーラトランジスタのエミッタ・コレクタ間が導通しているときに当該RC並列回路に含まれるコンデンサが充電されて前記制御電圧がハイレベルとなり、当該PNPバイポーラトランジスタのエミッタ・コレクタ間が非導通であるときに当該RC並列回路に含まれるコンデンサが放電されて前記制御電圧がローレベルとなる複数段の制御電圧生成回路であって、1段目の当該制御電圧生成回路に含まれるPNPバイポーラトランジスタのエミッタには前記モニタ電圧強化回路に含まれるNPNバイポーラトランジスタのエミッタに生じるモニタ電圧が入力され、2段目以降の当該制御電圧生成回路に含まれるPNPバイポーラトランジスタのエミッタには前段の制御電圧生成回路に含まれるPNPバイポーラトランジスタのコレクタに生じる制御電圧が入力される制御電圧生成回路と、
前記モニタ電圧強化回路に含まれるNPNバイポーラトランジスタのエミッタに生じるモニタ電圧の変動に応じて前記各制御電圧生成回路に含まれるPNPバイポーラトランジスタのエミッタ・コレクタ間が導通または非導通となるように、前記調整電圧を生成するベース電圧調整回路と、
を備える、
ことを特徴とする請求項1に記載の電力消費装置。 - 前記PWM信号生成部が、三角波電圧を出力する三角波生成回路と、前記制御電圧生成部から出力される前記各制御電圧を個々に当該三角波電圧と比較し、前記各制御電圧が当該三角波電圧より高いときに前記各スイッチング素子を導通させるレベルとなり、前記各制御電圧が当該三角波電圧より低いときに前記各スイッチング素子を非導通にするレベルとなる前記PWM信号を出力する複数のコンパレータとを有し、
前記制御電圧生成部に含まれる各制御電圧生成回路が、ハイレベルが前記三角波電圧の最小値と最大値の間の電圧である各制御電圧を出力し、
最終段の前記制御電圧生成回路の制御電圧が所定の電圧を超えたことに応答して前記三角波生成回路によって出力される三角波電圧を前記各制御電圧生成回路によって出力される制御電圧のハイレベルよりも低くする三角波抑制部を備える、
ことを特徴とする請求項1または2に記載の電力消費装置。 - 前記三角波抑制部が、前記最終段の制御電圧生成回路によって出力される制御電圧が抵抗を介してベースに入力されており、前記三角波生成回路によって出力される三角波電圧が抵抗を介してコレクタに入力されており、エミッタが前記第1の電源ラインに接続されたNPNバイポーラトランジスタを有することを特徴とする請求項3に記載の電力消費装置。
- 直流バスと、
前記直流バスに直流電力を出力する1つ以上の直流電力源と、
前記直流バスに前記第1の電源ラインと前記第2の電源ラインとが接続された請求項1ないし4のいずれか1項に記載の電力消費装置と、
を備えることを特徴とする直流給電システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017245337A JP2019115109A (ja) | 2017-12-21 | 2017-12-21 | 電力消費装置およびそれを備えた直流給電システム |
PCT/JP2018/046650 WO2019124407A1 (ja) | 2017-12-21 | 2018-12-18 | 電力消費装置およびそれを備えた直流給電システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017245337A JP2019115109A (ja) | 2017-12-21 | 2017-12-21 | 電力消費装置およびそれを備えた直流給電システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019115109A true JP2019115109A (ja) | 2019-07-11 |
Family
ID=66994077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017245337A Pending JP2019115109A (ja) | 2017-12-21 | 2017-12-21 | 電力消費装置およびそれを備えた直流給電システム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2019115109A (ja) |
WO (1) | WO2019124407A1 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008049630A1 (de) * | 2008-09-30 | 2010-04-08 | Repower Systems Ag | Überspannungsschutzgerät für Windenergieanlagen |
EP2851558B1 (en) * | 2013-09-18 | 2017-07-19 | Siemens Aktiengesellschaft | Method of controlling a wind turbine |
CN105098718B (zh) * | 2014-04-18 | 2018-09-18 | 新加坡商华科全球股份有限公司 | 电源供应装置与过电压保护方法 |
JP6534569B2 (ja) * | 2015-07-06 | 2019-06-26 | Ntn株式会社 | 風力発電システム |
CN106911194B (zh) * | 2015-12-23 | 2019-11-08 | 宁波微鹅电子科技有限公司 | 具有过压保护的电能接收端及无线电能传输装置 |
-
2017
- 2017-12-21 JP JP2017245337A patent/JP2019115109A/ja active Pending
-
2018
- 2018-12-18 WO PCT/JP2018/046650 patent/WO2019124407A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2019124407A1 (ja) | 2019-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20130148247A1 (en) | Overvoltage protection circuit | |
US8982522B2 (en) | Self-adaptive surge-proof circuit | |
CN107528298B (zh) | 电子负载的保护电路及电子负载 | |
TWI767399B (zh) | 具有分段線性負載線的電壓調節器 | |
US20140321003A1 (en) | Power supply circuit | |
US20110235220A1 (en) | Regulating system having overvoltage protection circuit and current protection circuit | |
WO2021017538A1 (zh) | 开关电源及其控制电路和控制方法 | |
US8030978B2 (en) | Soft-start circuit | |
CN105762781A (zh) | 浪涌电流控制电路及供电装置 | |
JP2010246294A (ja) | 電源回路および電子機器 | |
US20140300999A1 (en) | Excess power protection circuit | |
WO2019124407A1 (ja) | 電力消費装置およびそれを備えた直流給電システム | |
JP2010015471A (ja) | レギュレータ装置およびそれを備える電子機器 | |
CN113157037A (zh) | 一种低压差线性稳压器与电源设备 | |
JP5086843B2 (ja) | 電源回路装置および電子機器 | |
TWI381626B (zh) | 風扇控制電路 | |
JP7126854B2 (ja) | 電力消費装置およびそれを備えた直流給電システム | |
US9088148B2 (en) | Protection circuit for central processing unit | |
CN214704458U (zh) | 一种低压差线性稳压器与电源设备 | |
CN111030287A (zh) | Ups不间断电源系统 | |
CN110601512A (zh) | 一种分立式高边驱动电路系统 | |
CN113109611B (zh) | 一种中低电压电源测试用有源负载 | |
CN220673377U (zh) | 一种稳压保护电路以及光伏系统 | |
CN220985374U (zh) | 一种双电源供电电路、电子电路及设备 | |
CN220290113U (zh) | 限流式的线性串联稳压电路和电池的稳压器 |