JP2019113418A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP2019113418A
JP2019113418A JP2017247027A JP2017247027A JP2019113418A JP 2019113418 A JP2019113418 A JP 2019113418A JP 2017247027 A JP2017247027 A JP 2017247027A JP 2017247027 A JP2017247027 A JP 2017247027A JP 2019113418 A JP2019113418 A JP 2019113418A
Authority
JP
Japan
Prior art keywords
terminal
protrusion
semiconductor device
contact
external terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017247027A
Other languages
Japanese (ja)
Inventor
稔二 石井
Toshitugu Ishii
稔二 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017247027A priority Critical patent/JP2019113418A/en
Publication of JP2019113418A publication Critical patent/JP2019113418A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

To improve the reliability of a semiconductor device.SOLUTION: The present invention includes a step in which the contact part PAc1 of two probe pins PA1 connected to a test circuit is brought into contact with an external terminal electrically connected to a semiconductor chip mounted in a semiconductor device and, thereby, an electrical characteristic test by a Kelvin contact method is carried out. Projections T1a, T1b, T1c are formed at the farthest tip of the contact part PAc1. The projections T1a, T1b are formed in shape of a pyramid, while the projection T1c is formed in shape of a rectangle. Heights h1 of the projections T1a, T1b, T1c from a connecting face Tf2 of a plunger part PAp1 between a body part PAt1 and a contact part PAc1 are the same.SELECTED DRAWING: Figure 9

Description

本発明は、半導体装置の製造技術に関し、特に、半導体装置の外部端子にテスト用の端子を押し当てて電気特性試験を行う工程に適用して有効な技術に関するものである。   The present invention relates to a manufacturing technology of a semiconductor device, and more particularly to a technology effectively applied to a process of testing an electrical property by pressing a test terminal against an external terminal of the semiconductor device.

特開2012−112709号公報(特許文献1)には、半導体装置に設けられた1つの外部端子に2本のコンタクトプローブを配置するケルビンコンタクト法に適用するプローブピンが記載されている。   Japanese Patent Application Laid-Open No. 2012-112709 (Patent Document 1) describes a probe pin applied to the Kelvin contact method in which two contact probes are arranged on one external terminal provided in a semiconductor device.

特開2012−112709号公報JP, 2012-112709, A

本発明者は、ケルビンコンタクト法により電気特性試験を行う工程を含む半導体装置の製造方法において、半導体装置の外部端子に対するプローブピンの接触安定性および長寿命化を検討している。   The inventor of the present invention is examining the contact stability and the life extension of the probe pin with respect to the external terminal of the semiconductor device in the method of manufacturing the semiconductor device including the step of performing the electrical property test by the Kelvin contact method.

上記半導体装置の製造方法において、半導体装置の信頼性の向上が望まれる。   In the method of manufacturing a semiconductor device, improvement in the reliability of the semiconductor device is desired.

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   Other problems and novel features will be apparent from the description of the present specification and the accompanying drawings.

一実施の形態による半導体装置の製造方法は、半導体装置に含まれる半導体チップに電気的に接続された外部端子に、テスト回路に接続された2個のプローブピンの接触領域を接触させることで、ケルビンコンタクト法による電気特性試験を行う工程を含んでいる。前記2個のプローブピンのそれぞれは、前記外部端子への接触領域を含むコンタクト部と、前記コンタクト部を先端に有するプランジャ部とを含み、前記コンタクト部は、並んで配置された第1突起、第2突起および第3突起を有している。前記第1突起、前記第2突起および前記第3突起のそれぞれの先端は、前記コンタクト部の延在方向における高さ位置は同じである。前記第1突起は、前記第2突起と前記第3突起との間に位置し、前記外部端子に対する前記第1突起の接触面は、前記外部端子に対する前記第2突起および前記第3突起のそれぞれの接触面よりも大きい。   In a method of manufacturing a semiconductor device according to an embodiment, a contact region of two probe pins connected to a test circuit is brought into contact with an external terminal electrically connected to a semiconductor chip included in the semiconductor device, It includes a step of conducting an electrical property test by the Kelvin contact method. Each of the two probe pins includes a contact portion including a contact region to the external terminal, and a plunger portion having the contact portion at a tip, and the contact portion is a first protrusion arranged in parallel, It has a second protrusion and a third protrusion. The respective tips of the first protrusion, the second protrusion, and the third protrusion have the same height position in the extending direction of the contact portion. The first protrusion is located between the second protrusion and the third protrusion, and the contact surface of the first protrusion with respect to the external terminal is each of the second protrusion and the third protrusion with respect to the external terminal. Greater than the contact surface of

一実施の形態によれば、半導体装置の信頼性を向上させることができる。   According to one embodiment, the reliability of the semiconductor device can be improved.

一実施の形態の半導体装置の内部構造の概要を示す透視平面図である。FIG. 1 is a transparent plan view showing an outline of an internal structure of a semiconductor device of an embodiment. 図1に示す半導体装置の裏面側を示す平面図である。It is a top view which shows the back surface side of the semiconductor device shown in FIG. (a)は図1のA−A線に沿った断面図、(b)は図1のB−B線に沿った断面図である。(A) is sectional drawing along the AA line of FIG. 1, (b) is sectional drawing along the BB line of FIG. 図1〜図3に示す半導体装置の製造工程を示すプロセスフロー図である。FIG. 4 is a process flow diagram showing a manufacturing process of the semiconductor device shown in FIGS. 1 to 3. (a)は、ケルビンコンタクト法の原理を説明するテスタの等価回路図、(b)は、2端子測定法の原理を説明するテスタの等価回路図である。(A) is an equivalent circuit diagram of a tester for explaining the principle of the Kelvin contact method, (b) is an equivalent circuit diagram of the tester for explaining the principle of the two-terminal measurement method. 一実施の形態の試験装置の一部を拡大して示す要部断面図である。It is principal part sectional drawing which expands and shows a part of test device of one embodiment. 一実施の形態の半導体装置の電気特性試験において、半導体装置に備わる外部端子に対するプローブピンの配置を示す平面図である。FIG. 7 is a plan view showing the arrangement of probe pins with respect to external terminals provided in the semiconductor device in the electrical characteristic test of the semiconductor device of the embodiment. (a)は、図7のD1部を拡大して示す部分拡大平面図、(b)は、図7のE1部を拡大して示す部分拡大平面図、(c)は、図7のF2部を拡大して示す部分拡大平面図、(d)は、図7のF2部において、検討例1のプローブピンのコンタクト部を外部端子に接触させた状態を示す部分拡大平面図である。(A) is a partial enlarged plan view showing enlarged part D1 of FIG. 7, (b) is a partial enlarged plan view showing enlarged part E1 of FIG. 7, (c) is part F2 of FIG. 7 7D is a partially enlarged plan view showing a state in which the contact portion of the probe pin of Study Example 1 is brought into contact with the external terminal in the F2 portion of FIG. 7. (a)は、一実施の形態のプローブピンのコンタクト部を拡大して示す斜視図、(b)は、図9(a)に示すプローブピンのコンタクト部を拡大して示す平面図、(c)は、図9(a)に示すプローブピンのコンタクト部を拡大して示す正面図、(d)は、図9(a)に示すプローブピンのコンタクト部を拡大して示す側面図である。(A) is an enlarged perspective view showing a contact portion of a probe pin according to an embodiment, (b) is a plan view showing an enlarged contact portion of the probe pin shown in FIG. 9A is an enlarged front view showing a contact portion of the probe pin shown in FIG. 9A, and FIG. 9D is a side view showing an enlarged contact portion of the probe pin shown in FIG. (a)は、図9(a)に示すプローブピンの製造工程を示す斜視図、(b)は、図9(a)に示すプローブピンの製造工程を示す側面図である。(A) is a perspective view which shows the manufacturing process of the probe pin shown to Fig.9 (a), (b) is a side view which shows the manufacturing process of the probe pin shown to Fig.9 (a). (a)は、図7のF2部において、一実施の形態のプローブピンのコンタクト部を外部端子に接触させた状態を示す部分拡大平面図、(b)は、図11(a)に示すプローブ痕の電子顕微鏡像である。(A) is a partial expanded plan view which shows the state which made the contact part of the probe pin of one Embodiment contact the external terminal in F2 part of FIG. 7, (b) is a probe shown to Fig.11 (a). It is an electron microscope image of a mark. (a)は、第1の検討例のプローブピンのコンタクト部を拡大して示す斜視図、(b)は、第1の検討例のプローブピンを半導体装置に備わる外部端子に接触させた場合において、外部端子の長辺方向からみた側面図、(c)は、第1の検討例のプローブピンを外部端子に接触させた場合において、外部端子の短辺方向からみた側面図である。(A) is an enlarged perspective view showing a contact portion of the probe pin of the first examination example, and (b) is a case where the probe pin of the first examination example is brought into contact with an external terminal provided in a semiconductor device. FIG. 6C is a side view of the external terminal viewed from the short side direction of the external terminal when the probe pin of the first examination example is brought into contact with the external terminal. (a)は、第2の検討例のプローブピンのコンタクト部を拡大して示す斜視図、(b)は、第2の検討例のプローブピンのコンタクト部を拡大して示す側面図、(c)は、第2の検討例のプローブピンを外部端子に接触させた場合において、外部端子の短辺方向からみた側面図である。(A) is an enlarged perspective view showing the contact portion of the probe pin of the second examination example, (b) is an enlarged side view showing the contact part of the probe pin of the second examination example, (c When the probe pin of the 2nd examination example is made to contact an external terminal, it is the side view seen from the short side direction of the external terminal. (a)は、第3の検討例の半導体装置の電気特性試験において、半導体装置に備わる外部端子に対するプローブピンの配置を示す平面図、(b)は、図14(a)のD1部を拡大して示す部分拡大平面図、(c)は、図14(a)のF2部を拡大して示す部分拡大平面図である。(A) is a top view which shows arrangement | positioning of the probe pin with respect to the external terminal with which a semiconductor device is equipped in the electrical property test of the semiconductor device of a 3rd examination example, (b) expands D1 part of Fig.14 (a). FIG. 14C is a partially enlarged plan view showing a portion F2 of FIG. 14A in an enlarged manner. 一実施の形態のプローブピン、第2の検討例のプローブピンおよび第1の検討例のプローブピンを、それぞれ、外部端子に接触させた場合において、外部端子の短辺方向からみた側面図である。When each of the probe pin of one embodiment, the probe pin of the 2nd examination example, and the probe pin of the 1st examination example are made to contact an external terminal, it is the side view seen from the short side direction of the external terminal. . (a)は、第1の変形例のプローブピンのコンタクト部を拡大して示す平面図、(b)は、図16(a)に示すプローブピンのコンタクト部を拡大して示す正面図、(c)は、図16(a)に示すプローブピンのコンタクト部を拡大して示す側面図、(d)は、図7のF2部において、図16(a)に示すプローブピンのコンタクト部を外部端子に接触させた状態を示す部分拡大平面図である。(A) is an enlarged plan view showing the contact portion of the probe pin of the first modification, (b) is an enlarged front view showing the contact portion of the probe pin shown in FIG. c) is an enlarged side view showing the contact portion of the probe pin shown in FIG. 16 (a), and FIG. 16 (d) is an external view of the contact portion of the probe pin shown in FIG. It is a partial enlarged plan view which shows the state which made the terminal contact. (a)は、第2の変形例のプローブピンのコンタクト部を拡大して示す平面図、(b)は、図17(a)に示すプローブピンのコンタクト部を拡大して示す正面図、(c)は、図17(a)に示すプローブピンのコンタクト部を拡大して示す側面図、(d)は、図7のF2部において、図17(a)に示すプローブピンのコンタクト部を外部端子に接触させた状態を示す部分拡大平面図である。(A) is an enlarged plan view showing the contact portion of the probe pin of the second modified example, (b) is an enlarged front view showing the contact portion of the probe pin shown in FIG. c) is an enlarged side view showing the contact portion of the probe pin shown in FIG. 17A, and FIG. 17D is an external view of the contact portion of the probe pin shown in FIG. It is a partial enlarged plan view which shows the state which made the terminal contact. 第2の実施の形態の半導体装置の内部構造の概要を示す透視平面図である。It is a see-through | perspective top view which shows the outline | summary of the internal structure of the semiconductor device of 2nd Embodiment. 図18に示す半導体装置を図18のA−A線に沿って切断した構造を示す断面図である。FIG. 19 is a cross-sectional view showing a structure in which the semiconductor device shown in FIG. 18 is cut along the line A-A in FIG. 18; (a)は、第2の実施の形態の半導体装置に試験装置のプローブピンを接触させる領域を拡大して示す要部断面図、(b)は、図20(a)に示す半導体装置のアウターリード部に、第1の実施の形態のプローブピンのコンタクト部を接触させた状態を示す部分拡大平面図である。FIG. 20 (a) is an enlarged sectional view of a main part showing a region where a probe pin of a test apparatus is in contact with the semiconductor device of the second embodiment, and FIG. 20 (b) is an outer view of the semiconductor device shown in FIG. It is a partial enlarged plan view which shows the state which made the contact part of the probe pin of 1st Embodiment contact a lead part.

(本願における記載形式・基本的用語・用法の説明)
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
(Description of description form, basic terms and usage in this application)
In the present application, the description of the embodiment will be described by dividing it into a plurality of sections etc. as needed for convenience, but unless explicitly stated otherwise, these are not mutually independent and different from each other, and described Before and after, each part of a single example, one being a partial detail or part or all of a modification of the other. Also, in principle, similar parts will not be described repeatedly. In addition, each component in the embodiment is not essential unless clearly indicated otherwise, unless it is theoretically limited to the number and clearly from the context.

同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、A以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe(シリコン・ゲルマニウム)合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Cu層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Cu、ニッケル等を主要な成分とする部材を含むものとする。   Similarly, in the description of the embodiment and the like, regarding the material, the composition, etc., even if "X consisting of A" etc. is mentioned, elements other than A unless clearly stated otherwise and clearly from the context, elements other than A It does not exclude things including. For example, the component means "X containing A as a major component". For example, the term "silicon member" is not limited to pure silicon, but is a member containing SiGe (silicon-germanium) alloy, multi-element alloy containing other silicon as a main component, other additives, etc. Needless to say, it also includes In addition, even if gold plating, Cu layer, nickel plating, etc. are not specifically stated otherwise, not only pure ones but also members having gold, Cu, nickel etc. as main components Shall be included.

さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。   Furthermore, even when a specific numerical value or quantity is referred to, in the case where it is clearly stated that it is not specifically stated, a numerical value exceeding that specific numerical value is excluded unless it is theoretically limited to that number and clearly not from the context. It may be present or may be less than the specific value.

また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。   Further, in each drawing of the embodiment, the same or similar parts are indicated by the same or similar symbols or reference numbers, and the description will not be repeated in principle.

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。   Further, in the attached drawings, hatching may be omitted even in the case of a cross section in the case where it becomes rather complicated or when the distinction from the void is clear. In relation to this, when it is clear from the description etc., the outline of the background may be omitted even if it is a hole closed in a plane. Furthermore, even if it is not a cross section, hatching may be added to clarify that it is not an air gap.

(実施の形態1)
[半導体装置の構造について]
図1は、本実施の形態の半導体装置SD1の平面図であり、図2は、図1に示す半導体装置SD1の裏面図であり、図3(a)は、図1に示す半導体装置SD1を図1のA−A線に沿って切断した構造を示す断面図、図3(b)は、図1に示す半導体装置SD1を図1のB−B線に沿って切断した構造を示す断面図である。
Embodiment 1
[About the structure of the semiconductor device]
1 is a plan view of the semiconductor device SD1 of the present embodiment, FIG. 2 is a back view of the semiconductor device SD1 shown in FIG. 1, and FIG. 3A shows the semiconductor device SD1 shown in FIG. FIG. 3B is a cross-sectional view showing a structure of the semiconductor device SD1 shown in FIG. 1 taken along the line B-B of FIG. 1. It is.

図1〜図3に示される本実施の形態の半導体装置(半導体パッケージ)SD1は、樹脂封止型で面実装型の半導体パッケージ形態の半導体装置であり、ここではQFN(Quad Flat Non-leaded package)形態の半導体装置である。以下、図1〜図3を参照しながら、半導体装置SD1の構成について説明する。   The semiconductor device (semiconductor package) SD1 of the present embodiment shown in FIGS. 1 to 3 is a semiconductor device in the form of a resin-sealed, surface-mounted semiconductor package, and here a QFN (Quad Flat Non-leaded package). ) Semiconductor device. Hereinafter, the configuration of the semiconductor device SD1 will be described with reference to FIGS. 1 to 3.

図1〜図3に示される本実施の形態の半導体装置SD1は、半導体チップCPと、半導体チップCPを搭載するダイパッド(チップ搭載部、タブ)DPと、導電体によって形成された複数の外部端子LDと、半導体チップCPの複数のパッド電極PDと複数の外部端子LDとを電気的に接続する複数のワイヤBWと、これらを封止する封止部(樹脂封止部、封止体)MRと、を有している。   The semiconductor device SD1 of the present embodiment shown in FIGS. 1 to 3 includes a semiconductor chip CP, a die pad (chip mounting portion, tab) DP on which the semiconductor chip CP is mounted, and a plurality of external terminals formed of a conductor. LD, a plurality of wires BW electrically connecting the plurality of pad electrodes PD of the semiconductor chip CP and the plurality of external terminals LD, and a sealing portion (resin sealing portion, sealing body) MR sealing the same And.

樹脂封止部(樹脂封止体)としての封止部MRは、4つの辺を有する矩形の平面形状を有している。封止部MRは、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止部MRを形成することができる。エポキシ系の樹脂以外にも、低応力化を図る等の理由から、例えばフェノール系硬化剤、シリコーンゴムおよびフィラー等が添加されたビフェニール系の熱硬化性樹脂を、封止部MRの材料として用いても良い。   The sealing portion MR as the resin sealing portion (resin sealing body) has a rectangular planar shape having four sides. The sealing portion MR is made of, for example, a resin material such as a thermosetting resin material, and can also include a filler and the like. For example, the sealing portion MR can be formed using an epoxy resin containing a filler or the like. In addition to epoxy resins, for the purpose of reducing stress, for example, a biphenyl thermosetting resin to which a phenolic curing agent, silicone rubber, filler and the like are added is used as the material of the sealing portion MR. It is good.

複数の外部端子LDは、導電体で構成されており、好ましくは銅(Cu)または銅合金などの金属材料からなる。複数の外部端子LDは、封止部MR内に封止されている。但し、各外部端子LDは、少なくとも一部が封止部MRの下面から露出されている。各外部端子LDにおける封止部MRの下面からの露出面(露出部)は、半導体装置SD1の外部接続用端子部(外部端子)として機能する。なお、後述の図6に示すように、外部端子LDの封止部MRから露出する部分の厚さt1は、例えば0〜50μmである。   The plurality of external terminals LD are made of a conductor, preferably made of a metal material such as copper (Cu) or a copper alloy. The plurality of external terminals LD are sealed in the sealing portion MR. However, at least a part of each external terminal LD is exposed from the lower surface of the sealing portion MR. The exposed surface (exposed portion) from the lower surface of the sealing portion MR in each external terminal LD functions as an external connection terminal portion (external terminal) of the semiconductor device SD1. As shown in FIG. 6 described later, the thickness t1 of the portion of the external terminal LD exposed from the sealing portion MR is, for example, 0 to 50 μm.

ダイパッドDPは、半導体チップCPを搭載するチップ搭載部である。ダイパッドDPの平面形状は、例えば矩形状に形成されている。ダイパッドDPは封止部MR内に封止されているが、封止部MRの下面からダイパッドDPの下面が露出されている。なお、図2には、封止部MRの下面からダイパッドDPの下面が露出されている場合が示されているが、他の形態として、封止部MRの下面からダイパッドDPが露出しないようにすることもでき、その場合は、ダイパッドDPの下面は封止部MRで覆われた状態になる。   The die pad DP is a chip mounting portion on which the semiconductor chip CP is mounted. The planar shape of the die pad DP is, for example, rectangular. Although the die pad DP is sealed in the sealing portion MR, the lower surface of the die pad DP is exposed from the lower surface of the sealing portion MR. Although FIG. 2 shows the case where the lower surface of the die pad DP is exposed from the lower surface of the sealing portion MR, as another form, the die pad DP is not exposed from the lower surface of the sealing portion MR. In this case, the lower surface of the die pad DP is covered with the sealing portion MR.

ダイパッドDPは導電体で構成されており、好ましくは銅(Cu)または銅合金などの金属材料からなる。半導体装置SD1を構成するダイパッドDPおよび複数の外部端子LDが同じ材料で形成されていれば、より好ましい。これにより、ダイパッドDPおよび複数の外部端子LDが連結されたリードフレームを作製しやすくなり、リードフレームを用いた半導体装置SD1の製造が容易になる。   The die pad DP is made of a conductor, preferably made of a metal material such as copper (Cu) or a copper alloy. It is more preferable if the die pad DP and the plurality of external terminals LD constituting the semiconductor device SD1 are formed of the same material. As a result, the lead frame in which the die pad DP and the plurality of external terminals LD are connected can be easily manufactured, and the manufacture of the semiconductor device SD1 using the lead frame can be facilitated.

半導体装置SD1が有する複数の外部端子LDは、平面視においてダイパッドDPの周囲に配置されている。このため、半導体装置SD1が有する複数の外部端子LDは、封止部MRの各側面に沿って、ダイパッドDPと封止部MRの各側面との間に配置(配列)されている。具体的には、本実施の形態の半導体装置SD1が有する複数の外部端子LDは、平面視においてダイパッドDPの周囲に沿って2列に配置されている。複数の外部端子LDは、内周側の外部端子LD1と外周側の外部端子LD2とからなる。外部端子LD1は、平面視においてダイパッドDPの周囲に沿って配置され、外部端子LD2は、半導体装置SD1の外周に沿って配置されている。外部端子LD1,LD2は、平面視において、長方形状である。吊りリードTL1に最も近接する外部端子LD1a,LD1b,LD2a,LD2bは、吊りリードTL1に近接するコーナーがC面取りされている。なお、半導体装置SD1の隅部(コーナー部)に配置される外部端子LD2cは、正方形状であり、C面取りされていない。   The plurality of external terminals LD included in the semiconductor device SD1 are arranged around the die pad DP in a plan view. Therefore, the plurality of external terminals LD included in the semiconductor device SD1 are arranged (arranged) between the die pad DP and the side surfaces of the sealing portion MR along the side surfaces of the sealing portion MR. Specifically, the plurality of external terminals LD included in the semiconductor device SD1 of the present embodiment are arranged in two rows along the periphery of the die pad DP in a plan view. The plurality of external terminals LD include an outer terminal LD1 on the inner peripheral side and an external terminal LD2 on the outer peripheral side. The external terminal LD1 is disposed along the periphery of the die pad DP in plan view, and the external terminal LD2 is disposed along the outer periphery of the semiconductor device SD1. The external terminals LD1 and LD2 have a rectangular shape in plan view. In the external terminals LD1a, LD1b, LD2a, and LD2b closest to the suspension lead TL1, the corner adjacent to the suspension lead TL1 is C-chamfered. The external terminals LD2c disposed at the corners (corners) of the semiconductor device SD1 are square and not C-chamfered.

外部端子LD1は、ダイパッドDPの1辺の長さ内にそれぞれ間隔d1を空けて10個配置されている。間隔d1は、平面視において、外部端子LD1の長辺方向(長手方向、長さ方向)において互いに隣接する外部端子LD1の中央同士の距離である。また、外部端子LD2は、半導体装置SD1の1辺の長さ内にそれぞれ間隔d2を空けて13個配置されている。間隔d2は、平面視において、外部端子LD2の長辺方向において互いに隣接する外部端子LD2の中央同士の距離である。互いに隣接する外部端子LD2の間隔d2は、ダイパッドDPの1辺の長さ内に9個外部端子LD2が配置される間隔である。そのため、互いに隣接する外部端子LD1の間隔d1と、互いに隣接する外部端子LD2の間隔d2とは、異なっており、間隔d1よりも間隔d2の方が大きい。従って、外部端子LD1と外部端子LD2とはそれぞれの短辺方向(短手方向、幅方向)において、完全には向かい合っていない。説明の便宜上、互いに最も近接する外部端子LD1と外部端子LD2とを、外部端子LD1および外部端子LD2の短辺方向において互いに隣接する外部端子LD1および外部端子LD2と称する。すなわち、短辺方向において互いに隣接する外部端子LD1および外部端子LD2といった場合には、互いに最も近接している外部端子LD1および外部端子LD2を指す。   Ten external terminals LD1 are arranged at intervals d1 within the length of one side of the die pad DP. The interval d1 is a distance between the centers of the external terminals LD1 adjacent to each other in the long side direction (longitudinal direction, longitudinal direction) of the external terminal LD1 in plan view. Further, thirteen external terminals LD2 are arranged within the length of one side of the semiconductor device SD1 with an interval d2. The space d2 is a distance between the centers of the external terminals LD2 adjacent to each other in the long side direction of the external terminal LD2 in plan view. An interval d2 between the external terminals LD2 adjacent to each other is an interval at which nine external terminals LD2 are disposed within the length of one side of the die pad DP. Therefore, the interval d1 between the adjacent external terminals LD1 and the interval d2 between the adjacent external terminals LD2 are different, and the interval d2 is larger than the interval d1. Accordingly, the external terminal LD1 and the external terminal LD2 do not completely face each other in the short side direction (the short direction, the width direction). For convenience of explanation, the external terminal LD1 and the external terminal LD2 closest to each other will be referred to as the external terminal LD1 and the external terminal LD2 which are adjacent to each other in the short side direction of the external terminal LD1 and the external terminal LD2. That is, in the case of the external terminal LD1 and the external terminal LD2 adjacent to each other in the short side direction, the external terminal LD1 and the external terminal LD2 closest to each other are indicated.

互いに隣接する外部端子LD1の間隔d1は、例えば0.5mmであり、互いに隣接する外部端子LD2の間隔d2は、例えば0.55mmである。また、外部端子LD2cの1辺の長さd3は、例えば、0.25mmである。外部端子LD1,LD2の幅d4は、例えば0.2〜0.25mmであり、外部端子LD1,LD2の長さd5は、例えば0.3mmである。   An interval d1 between adjacent external terminals LD1 is, for example, 0.5 mm, and an interval d2 between adjacent external terminals LD2 is, for example, 0.55 mm. The length d3 of one side of the external terminal LD2c is, for example, 0.25 mm. The width d4 of the external terminals LD1, LD2 is, for example, 0.2 to 0.25 mm, and the length d5 of the external terminals LD1, LD2 is, for example, 0.3 mm.

また、ダイパッドDPの上面上には、半導体チップCPが、その表面(上面)を上に向け、かつ、その裏面(下面)をダイパッドDPに向けた状態で搭載されている。図2の場合は、ダイパッドDPの平面寸法(平面積)は、半導体チップCPの平面寸法(平面積)よりも大きく、平面視において、半導体チップCPは、ダイパッドDPの上面に内包されている。他の形態として、ダイパッドDPの平面寸法が半導体チップCPの平面寸法よりも小さい場合もあり得、その場合は、平面視において、半導体チップCPの外周部は、ダイパッドDPからはみ出している。   The semiconductor chip CP is mounted on the upper surface of the die pad DP with the front surface (upper surface) facing up and the back surface (lower surface) facing the die pad DP. In the case of FIG. 2, the planar dimension (planar area) of the die pad DP is larger than the planar dimension (planar area) of the semiconductor chip CP, and the semiconductor chip CP is enclosed on the upper surface of the die pad DP in plan view. As another mode, the planar dimension of the die pad DP may be smaller than the planar dimension of the semiconductor chip CP, and in that case, the outer peripheral portion of the semiconductor chip CP protrudes from the die pad DP in plan view.

ここで、半導体チップCPにおいて、互いに反対側に位置する2つの主面のうち、複数のパッド電極PDが形成されている側の主面を半導体チップCPの表面と呼び、この表面とは反対側でかつダイパッドDPに対向する側の主面を半導体チップCPの裏面と呼ぶものとする。   Here, in the semiconductor chip CP, among the two main surfaces located on the opposite sides, the main surface on which the plurality of pad electrodes PD are formed is referred to as the surface of the semiconductor chip CP, and the opposite surface to this surface The main surface on the side facing the die pad DP is called the back surface of the semiconductor chip CP.

半導体チップCPは、例えば、単結晶シリコンなどからなる半導体基板(半導体ウエハ)の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。半導体チップCPは、その厚さと交差する平面形状が矩形である。   The semiconductor chip CP is manufactured, for example, by forming various semiconductor elements or semiconductor integrated circuits on the main surface of a semiconductor substrate (semiconductor wafer) made of single crystal silicon or the like, and separating the semiconductor substrate into semiconductor chips by dicing or the like. It is The semiconductor chip CP has a rectangular planar shape intersecting its thickness.

半導体チップCPの裏面は、接合材(接合材層、接着層)BDを介してダイパッドDPの上面に接合されて固定されている。半導体チップCPは、封止部MR内に封止されており、封止部MRから露出されない。接合材BDは、導電性の接合材の場合と、絶縁性の接合材の場合とがあり得る。   The back surface of the semiconductor chip CP is bonded and fixed to the top surface of the die pad DP via a bonding material (bonding material layer, bonding layer) BD. The semiconductor chip CP is sealed in the sealing portion MR and is not exposed from the sealing portion MR. The bonding material BD may be a conductive bonding material or an insulating bonding material.

半導体チップCPの表面には、複数のパッド電極(パッド、ボンディングパッド)PDが形成されている。半導体チップCPの複数のパッド電極PDと、複数の外部端子LDとは、複数のワイヤ(ボンディングワイヤ)BWを介してそれぞれ電気的に接続されている。すなわち、各ワイヤBWの一端が半導体チップCPのパッド電極PDに接続され、各ワイヤBWの他端が外部端子LDに接続されており、それによって、半導体チップCPのパッド電極PDと外部端子LDとがワイヤBWを介して電気的に接続される。   A plurality of pad electrodes (pads, bonding pads) PD are formed on the surface of the semiconductor chip CP. The plurality of pad electrodes PD of the semiconductor chip CP and the plurality of external terminals LD are electrically connected to each other through a plurality of wires (bonding wires) BW. That is, one end of each wire BW is connected to the pad electrode PD of the semiconductor chip CP, and the other end of each wire BW is connected to the external terminal LD, whereby the pad electrode PD of the semiconductor chip CP and the external terminal LD Are electrically connected via the wire BW.

ワイヤ(ボンディングワイヤ)BWは、導電性の接続部材であり、より特定的には導電性のワイヤである。ワイヤBWは、金属からなるため、金属線(金属細線)とみなすこともできる。ワイヤBWとしては、金(Au)ワイヤ、銅(Cu)ワイヤ、あるいはアルミニウム(Al)ワイヤなどを好適に用いることができる。ワイヤBWは、封止部MR内に封止されており、封止部MRから露出されない。   The wire (bonding wire) BW is a conductive connection member, more specifically, a conductive wire. Since the wire BW is made of metal, it can also be regarded as a metal wire (thin metal wire). As the wire BW, a gold (Au) wire, a copper (Cu) wire, an aluminum (Al) wire or the like can be suitably used. The wire BW is sealed in the sealing portion MR and is not exposed from the sealing portion MR.

半導体チップCPの表面において各側面に沿って配列する複数のパッド電極PDが、封止部MRの各側面に沿って配置された複数の外部端子LDに、複数のワイヤBWを介して電気的に接続されている。   The plurality of pad electrodes PD arranged along the side surfaces of the surface of the semiconductor chip CP are electrically connected to the plurality of external terminals LD arranged along the side surfaces of the sealing portion MR via the plurality of wires BW. It is connected.

[半導体装置の製造工程について]
次に、本実施の形態の半導体装置SD1の製造工程について、図4を参照して説明する。図4は、本実施の形態の半導体装置SD1の製造工程を示すプロセスフロー図である。
[About the manufacturing process of the semiconductor device]
Next, a manufacturing process of the semiconductor device SD1 of the present embodiment will be described with reference to FIG. FIG. 4 is a process flow diagram showing a manufacturing process of the semiconductor device SD1 of the present embodiment.

1.基材準備工程(S11)
まず、図4に示す基材準備工程(S11)では、図示しないが、半導体チップCPを搭載する基材としてのリードフレームを準備する。このリードフレームの製品形成領域には、半導体チップCPを搭載するためのダイパッドDPを有する複数の吊りリードTLと、複数の外部端子LDとが設けられている。図示しないが、製品形成領域は、図1に示す半導体装置SD1の1個分に相当し、この製品形成領域の周囲には図4に示す個片化工程(S17)にてリードフレームを切断するための切断領域が設けられている。そして、リードフレームの各製品形成領域には、半導体装置SD1を製造するためのダイパッドDPおよび複数の外部端子LD(LD1,LD2)が配置されている。
1. Base material preparation process (S11)
First, in the base material preparation step (S11) shown in FIG. 4, although not shown, a lead frame as a base material on which the semiconductor chip CP is mounted is prepared. In the product formation region of the lead frame, a plurality of suspension leads TL having a die pad DP for mounting the semiconductor chip CP and a plurality of external terminals LD are provided. Although not shown, the product formation area corresponds to one semiconductor device SD1 shown in FIG. 1, and the lead frame is cut around the product formation area in the singulation step (S17) shown in FIG. There is a cutting area for the A die pad DP and a plurality of external terminals LD (LD1, LD2) for manufacturing the semiconductor device SD1 are disposed in each product formation region of the lead frame.

リードフレームの各製品形成領域は、チップ搭載部としてのダイパッドDPと、ダイパッドDPを支持する複数の吊りリードTLと、複数の外部端子LDとを有している。   Each product formation area of the lead frame has a die pad DP as a chip mounting portion, a plurality of suspension leads TL for supporting the die pad DP, and a plurality of external terminals LD.

平面視において、各製品形成領域において、ほぼ中央にダイパッドDPが配置され、そのダイパッドDPの周囲に複数の外部端子LD(LD1,LD2)が配置されている。   In plan view, in each product formation region, a die pad DP is disposed substantially at the center, and a plurality of external terminals LD (LD1, LD2) are disposed around the die pad DP.

2.半導体チップ搭載工程(S12)
次に、半導体チップ搭載工程(ダイボンディング工程)(S12)を行って、リードフレームの各製品形成領域のダイパッドDPの上面上に、接合材BDを介して、半導体チップCPを搭載して接合(固定)する。
2. Semiconductor chip mounting process (S12)
Next, a semiconductor chip mounting step (die bonding step) (S12) is performed to mount and bond the semiconductor chip CP on the upper surface of the die pad DP in each product formation region of the lead frame via the bonding material BD. Fix it.

この半導体チップ搭載工程(S12)は、例えば、ダイパッドDPの上面上に接合材BDを塗布する工程と、その後、ダイパッドDPの上面上に半導体チップCPを搭載する工程と、その後、接合材BDを固化する工程と、を有している。   In this semiconductor chip mounting step (S12), for example, a step of applying the bonding material BD on the upper surface of the die pad DP, and thereafter a step of mounting the semiconductor chip CP on the upper surface of the die pad DP, and then the bonding material BD. And a step of solidifying.

3.電気的接続工程(S13)
次に、電気的接続工程(ワイヤボンディング工程)(S13)を行って、各製品形成領域の半導体チップCPの複数のパッド電極PDと、その製品形成領域の複数の外部端子LD(LD1,LD2)とを、複数のワイヤBWを介してそれぞれ電気的に接続する。
3. Electrical connection process (S13)
Next, an electrical connection step (wire bonding step) (S13) is performed, and a plurality of pad electrodes PD of the semiconductor chip CP in each product formation area and a plurality of external terminals LD (LD1, LD2) in the product formation area And are electrically connected to one another via a plurality of wires BW.

4.封止工程(S14)
次に、封止工程(モールド工程)(S14)による樹脂封止を行って、樹脂封止部(樹脂封止体)としての封止部(一括封止部)MRを形成し、複数の製品形成領域におけるダイパッドDP、半導体チップCP、ワイヤBW、外部端子LD(LD1,LD2)および吊りリードTLを封止部MRによって封止する。モールド工程としては、例えばトランスファモールド工程が挙げられる。
4. Sealing process (S14)
Next, resin sealing is performed in a sealing step (molding step) (S14) to form a sealing portion (collective sealing portion) MR as a resin sealing portion (resin sealing body), and a plurality of products are obtained. The die pad DP, the semiconductor chip CP, the wire BW, the external terminals LD (LD1, LD2) and the suspension lead TL in the formation region are sealed by the sealing portion MR. As a mold process, a transfer mold process is mentioned, for example.

封止部MRは、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止部MRを形成することができる。例えば、リードフレームの複数の製品形成領域が金型のキャビティ内に位置するように、金型にリードフレームを配置してから、その金型のキャビティ内に封止樹脂材料を注入し、この封止樹脂材料を加熱により硬化して封止部MRを形成することができる。   The sealing portion MR is made of, for example, a resin material such as a thermosetting resin material, and can also include a filler and the like. For example, the sealing portion MR can be formed using an epoxy resin containing a filler or the like. For example, after the lead frame is placed in the mold so that a plurality of product forming areas of the lead frame are located in the cavity of the mold, a sealing resin material is injected into the cavity of the mold, and this sealing is performed. The sealing resin material can be cured by heating to form the sealing portion MR.

封止部MRを形成すると、各製品形成領域における各外部端子LDは、少なくとも一部が封止部MRの下面から露出される。   When the sealing portion MR is formed, at least a part of each external terminal LD in each product formation region is exposed from the lower surface of the sealing portion MR.

5.めっき工程(S15)
次に、封止部MRの下面から露出する外部端子LD1,LD2の下部露出面上と、封止部MRの下面から露出するダイパッドDPの下面上とに、めっき層を形成する。めっき層は、金属層であるが、例えば半田めっき層からなり、電解めっき法などを用いて形成することができる。
5. Plating process (S15)
Next, a plating layer is formed on the lower exposed surfaces of the external terminals LD1 and LD2 exposed from the lower surface of the sealing portion MR and the lower surface of the die pad DP exposed from the lower surface of the sealing portion MR. The plating layer is a metal layer, but is made of, for example, a solder plating layer and can be formed using an electrolytic plating method or the like.

6.リードカット工程(S16)
次に、リードフレームおよび封止部MRを各製品形成領域に切断(ダイシング)して分離(分割)する。
6. Lead cutting process (S16)
Next, the lead frame and the sealing portion MR are cut (diced) into each product formation area and separated (divided).

このリードカット工程(ダイシング工程)(S16)においては、回転する切断刃(回転刃)としてのダイシングブレード(ダイシングソー)で、封止部MRとリードフレームとを切断する。   In the lead cutting step (dicing step) (S16), the sealing portion MR and the lead frame are cut by a dicing blade (dicing saw) as a rotating cutting blade (rotary blade).

7.個片化工程(S17)
次に、図4に示す個片化工程(S17)では、吊りリードTLを切断し、半導体チップCPを搭載した半導体装置SD1を個片化する。個片化方法は、例えば、切断金型を用いてプレス加工により切断する方法を適用することができる。
7. Individualization process (S17)
Next, in the singulation step (S17) shown in FIG. 4, the suspension leads TL are cut to singulate the semiconductor device SD1 on which the semiconductor chip CP is mounted. For example, a method of cutting by pressing using a cutting die can be applied to the singulation method.

8.電気特性試験工程(S18)
次に、図4に示す電気特性試験工程(S18)では、半導体装置に電流を流して、回路中に断線がない事や所定の(許容範囲内の)電気的特性を備えている事を確認する試験を行う。また本工程では電気特性試験の結果に基づいて、良品、不良品の判定を行い、不良品を除外する。本工程の後、外観試験工程を行い、合格したものが、図1〜図3に示す完成品の半導体装置SD1となる。
8. Electrical characteristics test process (S18)
Next, in the electrical characteristic test step (S18) shown in FIG. 4, a current is supplied to the semiconductor device, and it is confirmed that there is no disconnection in the circuit or that the semiconductor device has a predetermined (within an allowable range) electrical characteristic. Test to be done. Moreover, in this process, based on the result of an electrical property test, determination of non-defective goods and inferior goods is performed, and inferior goods are excluded. After the present process, an appearance test process is performed, and those which pass the test become the semiconductor device SD1 of the finished product shown in FIGS.

以下、電気特性試験工程(S18)と、電気特性試験工程(S18)で用いる電気特性試験装置とについて、詳細に説明する。   Hereinafter, the electrical property test process (S18) and the electrical property test apparatus used in the electrical property test process (S18) will be described in detail.

<電気特性試験工程について>
図5(a)は、ケルビンコンタクト法の原理を説明するテスタの等価回路図、図5(b)は、2端子測定法の原理を説明するテスタの等価回路図である。
<About electrical characteristics test process>
FIG. 5 (a) is an equivalent circuit diagram of a tester for explaining the principle of the Kelvin contact method, and FIG. 5 (b) is an equivalent circuit diagram of the tester for explaining the principle of the two-terminal measurement method.

本実施の形態の電気特性試験工程(S18)は、ケルビンコンタクト法を含んでいる。一般に、例えば回路の抵抗値(インピーダンス)を測定するには、被測定回路の両側の端子にそれぞれプローブピン(テスト端子、コンタクトピン、コンタクトプローブ、プローブ、プローブ針、探針)を接触させ、被測定回路に電流を流したときの電圧降下を測定する2端子測定法が用いられる。しかし、2端子測定法では、被測定回路のインピーダンスが低い場合、端子とプローブピンとの接触抵抗や測定器(テスタ)のライン抵抗に起因する誤差が生じ得る。そこで、被測定回路のインピーダンスが低い場合には、2端子測定法に代えてケルビンコンタクト法(または4端子測定法)と呼ばれる測定法が用いられる。   The electrical property test step (S18) of the present embodiment includes the Kelvin contact method. Generally, to measure, for example, the resistance value (impedance) of a circuit, probe pins (test terminals, contact pins, contact probes, probes, probe needles, probes) are brought into contact with terminals on both sides of the circuit to be measured. A two-terminal measurement method is used to measure the voltage drop when current is applied to the measurement circuit. However, in the two-terminal measurement method, when the impedance of the circuit to be measured is low, errors may occur due to the contact resistance between the terminal and the probe pin and the line resistance of the measuring instrument (tester). Therefore, when the impedance of the circuit to be measured is low, a measurement method called Kelvin contact method (or four-terminal measurement method) is used instead of the two-terminal measurement method.

図5(b)に示すように、被測定回路に電流(I)を流したときの電圧降下(Vz)によって被測定回路のインピーダンス(Z)を測定する場合、2端子測定法では被測定回路の両側の端子にそれぞれプローブピンを接触させて電圧降下(VM)を測定する。しかし、2端子測定法では、被測定回路のインピーダンス(Z)による電圧降下(Vz)以外に、端子とプローブピンとの接触抵抗や、テスタのライン抵抗に起因する電圧降下(Vrc1、Vrc2)が加算される(VM=Vz+Vrc1+Vrc2)。従って、被測定回路のインピーダンス(Z)が低い場合には、接触抵抗や配線抵抗による測定誤差が大きくなり、高精度な測定値が得られない。   As shown in FIG. 5B, in the case of measuring the impedance (Z) of the circuit under test by the voltage drop (Vz) when the current (I) flows in the circuit under test, the circuit under test according to the two-terminal measurement method The voltage drop (VM) is measured by bringing the probe pins into contact with the terminals on both sides of. However, in the two-terminal measurement method, in addition to the voltage drop (Vz) due to the impedance (Z) of the circuit to be measured, the contact resistance between the terminal and the probe pin and the voltage drop (Vrc1, Vrc2) due to the line resistance of the tester are added. (VM = Vz + Vrc1 + Vrc2). Therefore, when the impedance (Z) of the circuit to be measured is low, the measurement error due to the contact resistance or the wiring resistance becomes large, and a highly accurate measurement value can not be obtained.

これに対し、ケルビンコンタクト法では、被測定回路に電流(I)を流すライン(フォースライン)と被測定回路の電圧降下(Vz)を測定するライン(センスライン)とを分離し、被測定回路の両側の端子にそれぞれ2本のプローブピン(フォースラインに接続されたプローブピン、および、センスラインに接続されたプローブピン)を接触させて電圧降下(VM)を測定する。この測定法では、電圧計に接続されたセンスラインには電流が流れない(i=0)ため、前述の接触抵抗およびライン抵抗に起因する電圧降下分が打ち消され、被測定回路のインピーダンス(Z)による電圧降下(Vz)のみを測定することができる(VM=Vz)。   On the other hand, in the Kelvin contact method, the line (force line) for flowing current (I) to the circuit under test is separated from the line (sense line) for measuring the voltage drop (Vz) of the circuit under test. The voltage drop (VM) is measured by bringing two probe pins (a probe pin connected to a force line and a probe pin connected to a sense line) into contact with the terminals on both sides of. In this measurement method, a current does not flow in the sense line connected to the voltmeter (i = 0), so the voltage drop due to the contact resistance and the line resistance described above is cancelled, and the impedance of the circuit to be measured (Z Voltage drop (Vz) can only be measured (VM = Vz).

以上の理由から、ケルビンコンタクト法は、例えばモータドライバ製品、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)製品、および、レギュレータ製品といった電流値が大きい製品を低抵抗で測定するために、有効かつ必須の測定法である。   For the above reasons, the Kelvin contact method is effective and essential for low resistance measurement of high current products such as motor driver products, power MOSFET (Metal Oxide Semiconductor Field Effect Transistor) products, and regulator products. It is a measurement method.

本実施の形態においては、まず、前述の図1〜図3に示す半導体装置SD1、および、後述の図6に示す試験装置TSを準備する。その後、試験装置TSに備わる複数のプローブピンPA(PAa,PAb)を半導体装置SD1に備わる複数の外部端子LDにそれぞれ接触させる。特に、ケルビンコンタクト法においては、1つの外部端子LDに対して、一対のプローブピンPAa,PAbを接触させることによって試験を行う。例えば、プローブピンPAaが半導体装置SD1内の被測定回路に電流(I)を流すライン(フォースライン)に接続され、プローブピンPAbが前記被測定回路の電圧降下(Vz)を測定するライン(センスライン)に接続されている。   In the present embodiment, first, the semiconductor device SD1 shown in FIGS. 1 to 3 described above and a test apparatus TS shown in FIG. 6 described later are prepared. Thereafter, the plurality of probe pins PA (PAa, PAb) provided in the test apparatus TS are brought into contact with the plurality of external terminals LD provided in the semiconductor device SD1. In particular, in the Kelvin contact method, a test is performed by bringing a pair of probe pins PAa and PAb into contact with one external terminal LD. For example, a line (sense) in which the probe pin PAa is connected to a line (force line) for flowing current (I) to the circuit under test in the semiconductor device SD1 and the probe pin PAb is for measuring the voltage drop (Vz) of the circuit under test Connected to the line).

<電気特性試験装置について>
図6は、本実施の形態の試験装置の一部を拡大して示す要部断面図である。図6に示すように、半導体装置SD1に対して電気特性試験を行う試験装置TSは、半導体装置SD1を配置する台座(図示せず)と、複数のプローブピンPA(PAa,PAb)を備えるプローブガイド(ソケットベース)TGと、テスト基板(パフォーマンスボード)TBとを備えている。テスト基板TBには、複数の電極(ランド)Ma,Mbが形成されている。電極Ma,Mbには、テスト基板TBに形成されたテスト回路である電流供給回路や電圧測定回路からの配線(図示省略)が接続されている。なお、以下では、本実施の形態のプローブピンPAをプローブピンPA1と称する。
<About electrical property test equipment>
FIG. 6 is an essential part cross-sectional view showing a part of the test apparatus of the present embodiment in an enlarged manner. As shown in FIG. 6, a test apparatus TS for performing an electrical characteristic test on a semiconductor device SD1 is a probe provided with a pedestal (not shown) for disposing the semiconductor device SD1 and a plurality of probe pins PA (PAa, PAb) A guide (socket base) TG and a test board (performance board) TB are provided. A plurality of electrodes (lands) Ma and Mb are formed on the test substrate TB. The electrodes Ma and Mb are connected to wires (not shown) from a current supply circuit which is a test circuit formed on the test substrate TB and a voltage measurement circuit. In addition, below, the probe pin PA of this Embodiment is called probe pin PA1.

複数のプローブピンPA1のうち、プローブピンPAaの構成と、プローブピンPAbの構成とは同一であるが、便宜上、異なる符号を付している。一対のプローブピンPAa,PAbは、ケルビンコンタクトプローブを構成する。プローブピンPA1は、半導体装置SD1の外部端子LD側のプランジャ部PAp1と、テスト基板TBの電極Ma,Mb側のプランジャ部PAp2と、プランジャ部PAp1,PAp2間に設けられた金属製のばねPAsとを有している。半導体装置SD1の外部端子LD側のプランジャ部PAp1は、本体部PAt1と、外部端子LDに接触するコンタクト部PAc1とからなる。テスト基板TBの電極Ma,Mb側のプランジャ部PAp2は、プランジャ部PAp1と同様に、本体部と、電極Ma,Mbに接触するコンタクト部とからなる。コンタクト部PAc1の先端には、後述するように、突起T1a,T1b,T1cが形成されている。本体部PAt1は円柱状に形成されている。   Among the plurality of probe pins PA1, the configuration of the probe pin PAa and the configuration of the probe pin PAb are the same, but different reference numerals are given for convenience. The pair of probe pins PAa and PAb constitute a Kelvin contact probe. The probe pin PA1 includes a plunger portion PAp1 on the external terminal LD side of the semiconductor device SD1, a plunger portion PAp2 on the electrodes Ma and Mb side of the test substrate TB, and a metal spring PAs provided between the plunger portions PAp1 and PAp2. have. The plunger portion PAp1 on the external terminal LD side of the semiconductor device SD1 includes a main body portion PAt1 and a contact portion PAc1 in contact with the external terminal LD. The plunger portion PAp2 on the side of the electrodes Ma and Mb of the test substrate TB includes a main body portion and a contact portion in contact with the electrodes Ma and Mb, similarly to the plunger portion PAp1. As described later, protrusions T1a, T1b, and T1c are formed at the tip of the contact portion PAc1. The main body portion PAt1 is formed in a cylindrical shape.

本実施の形態の試験装置TSにおいては、プローブガイドTGを半導体装置SD1およびテスト基板TBに押圧することによって、プローブガイドTGから、複数のプローブピンPAa,PAbのプランジャ部PAp1,PAp2がそれぞれ突出する。これにより、半導体装置SD1に備わる外部端子LDとプローブピンPAa,PAbのプランジャ部PAp1のコンタクト部PAc1とが接触する。そして、テスト基板TBの電極Ma,MbとプローブピンPAa,PAbのプランジャ部PAp2のコンタクト部とが接触する。その結果、半導体装置SD1とテスト基板TBとが電気的に接続され、テスト基板TB内に形成されたテスト回路によって、半導体装置SD1が検査される。   In the test apparatus TS of the present embodiment, by pressing the probe guide TG against the semiconductor device SD1 and the test substrate TB, the plunger portions PAp1 and PAp2 of the plurality of probe pins PAa and PAb respectively project from the probe guide TG. . As a result, the external terminal LD provided in the semiconductor device SD1 contacts the contact portion PAc1 of the plunger portion PAp1 of the probe pins PAa and PAb. Then, the electrodes Ma and Mb of the test substrate TB are in contact with the contact portions of the plunger portions PAp2 of the probe pins PAa and PAb. As a result, the semiconductor device SD1 and the test substrate TB are electrically connected, and the semiconductor device SD1 is inspected by the test circuit formed in the test substrate TB.

この際、プローブピンPAa,PAbのコンタクト部PAc1と半導体装置SD1の外部端子LDとの接触荷重は、例えば、20gf(約0.2N)〜50gf(約0.5N)であり、30gf(約0.3N)〜40gf(約0.4N)が好ましい。ここで、接触荷重とは、プローブピンPAa,PAbのコンタクト部PAc1と半導体装置SD1の外部端子LDとの接触時に、外部端子LDがプローブピンPAa,PAbから受ける荷重のことである。   At this time, the contact load between the contact portion PAc1 of the probe pins PAa and PAb and the external terminal LD of the semiconductor device SD1 is, for example, 20 gf (about 0.2 N) to 50 gf (about 0.5 N), 30 gf (about 0) .3 N) to 40 gf (about 0.4 N) are preferred. Here, the contact load is a load that the external terminal LD receives from the probe pins PAa and PAb when the contact portion PAc1 of the probe pins PAa and PAb is in contact with the external terminal LD of the semiconductor device SD1.

なお、前述のように、プローブピンPAa,PAbのコンタクト部PAc1が、外部端子LDに対するプローブピンPAa,PAbの接触領域となる。   As described above, the contact portion PAc1 of the probe pins PAa and PAb is a contact area of the probe pins PAa and PAb with the external terminal LD.

<プローブピンの配置について>
次に、プローブガイドTGにおけるプローブピンPAa,PAbの配置について説明する。図7は、本実施の形態の半導体装置SD1の電気特性試験において、外部端子LDに対するプローブピンPAa,PAbの配置を示す平面図である。図8(a)は、図7のD1部を拡大して示す部分拡大平面図である。図8(b)は、図7のE1部を拡大して示す部分拡大平面図である。図8(c)は、図7のF2部を拡大して示す部分拡大平面図である。図8(d)は、図7のF2部において、後述の検討例1のプローブピンのコンタクト部PAc101を外部端子LDに接触させた状態を示す部分拡大平面図である。
<About the arrangement of probe pins>
Next, the arrangement of the probe pins PAa and PAb in the probe guide TG will be described. FIG. 7 is a plan view showing the arrangement of probe pins PAa and PAb with respect to the external terminal LD in the electrical property test of the semiconductor device SD1 of the present embodiment. FIG. 8A is a partial enlarged plan view showing the D1 portion of FIG. 7 in an enlarged manner. FIG. 8B is a partially enlarged plan view showing the E1 portion of FIG. 7 in an enlarged manner. FIG. 8C is a partially enlarged plan view showing a portion F2 of FIG. 7 in an enlarged manner. FIG. 8D is a partially enlarged plan view showing a state in which the contact portion PAc 101 of the probe pin of Study Example 1 to be described later is brought into contact with the external terminal LD in the F2 portion of FIG.

本実施の形態において、ケルビンコンタクト法による電気特性試験を行うために2個のプローブピンPAa,PAbを接触させる外部端子LDは、図7中のD1部、D2部、E1部〜E6部およびF1部〜F3部にそれぞれ含まれている。D1部およびD2部に含まれるプローブピンPAa,PAbの接触対象の外部端子LDを外部端子LD1d,LD2dとする。E1部〜E6部に含まれるプローブピンPAa,PAbの接触対象の外部端子LDを外部端子LD1e,LD2eとする。F1部〜F3部に含まれるプローブピンPAa,PAbの接触対象の外部端子LDを外部端子LD1af,LD1bf,LD2af,LD2bf,LD2fとする。   In the present embodiment, the external terminals LD for bringing the two probe pins PAa and PAb into contact in order to conduct the electrical property test by the Kelvin contact method are D1 part, D2 part, E1 part to E6 part and F1 in FIG. It is included in each of the part to F3 part. The external terminals LD as contact targets of the probe pins PAa and PAb included in the D1 and D2 portions are referred to as external terminals LD1 d and LD2 d. The external terminals LD as contact targets of the probe pins PAa and PAb included in the E1 to E6 parts are referred to as external terminals LD1 e and LD2 e. The external terminals LD as contact targets of the probe pins PAa and PAb included in the F1 to F3 parts are referred to as external terminals LD1af, LD1bf, LD2af, LD2bf, and LD2f.

図7および図8(a)に示すように、D1部において、外部端子(第1端子)LD1dと外部端子(第2端子)LD2dとは、外部端子LD1dおよび外部端子LD2dの短辺方向において互いに隣接している。D1部において、互いに隣接する外部端子(第1端子)LD1dと外部端子(第3端子)LD1dは、外部端子LD1dの長辺方向において互いに隣接している。   As shown in FIGS. 7 and 8A, in the D1 portion, the external terminal (first terminal) LD1 d and the external terminal (second terminal) LD2 d are mutually connected in the short side direction of the external terminal LD1 d and the external terminal LD2 d. It is adjacent. In the D1 portion, the external terminal (first terminal) LD1d and the external terminal (third terminal) LD1d adjacent to each other are adjacent to each other in the long side direction of the external terminal LD1d.

そして、外部端子LD1dに接触させる2個のプローブピンPAa,PAbは、外部端子LD1dの長辺方向に対して回転して配置されている。すなわち、外部端子LD1dに接触させる2個のプローブピンPAa,PAbの隣接方向は、外部端子LD1dの長辺および短辺のいずれの辺に対しても平行ではない。また、外部端子LD2dに接触させる2個のプローブピンPAa,PAbは、外部端子LD2dの長辺方向に対して回転して配置されている。すなわち、外部端子LD2dに接触させる2個のプローブピンPAa,PAbの隣接方向は、外部端子LD2dの長辺および短辺のいずれの辺に対しても平行ではない。   The two probe pins PAa and PAb brought into contact with the external terminal LD1d are arranged to rotate in the direction of the long side of the external terminal LD1d. That is, the adjacent direction of the two probe pins PAa and PAb brought into contact with the external terminal LD1d is not parallel to any of the long side and the short side of the external terminal LD1d. The two probe pins PAa and PAb to be in contact with the external terminal LD2d are arranged to rotate in the direction of the long side of the external terminal LD2d. That is, the adjacent direction of the two probe pins PAa and PAb brought into contact with the external terminal LD2d is not parallel to any of the long side and the short side of the external terminal LD2d.

D1部において、各外部端子LD1dに対する2個のプローブピンPAa,PAbの隣接方向は互いに平行である。また、各外部端子LD2dに対する2個のプローブピンPAa,PAbの隣接方向は互いに平行である。そこで、D1部において、外部端子LD1dに対するプローブピンPAa,PAbの配置をP1とし、外部端子LD2dに対するプローブピンPAa,PAbの配置をP2とすると、配置P1と配置P2とは、互いに異なる方向に回転している。   In part D1, the adjacent directions of the two probe pins PAa and PAb with respect to each external terminal LD1d are parallel to each other. Further, the adjacent directions of the two probe pins PAa and PAb with respect to each external terminal LD2d are parallel to each other. Therefore, assuming that the arrangement of probe pins PAa and PAb with respect to external terminal LD1d is P1 and the arrangement of probe pins PAa and PAb with respect to external terminal LD2d is P2 in part D1, arrangement P1 and arrangement P2 rotate in different directions. doing.

具体的には、配置P1において、プローブピンPAa,PAbは外部端子LD1dの長辺方向に対して左回りに回転している。また、配置P2において、プローブピンPAa,PAbは外部端子LD2dの長辺方向に対して右回りに回転している。配置P1および配置P2の回転角度は、それぞれ45°が好ましい。この場合は、配置P1と配置P2とは直交している。   Specifically, in the arrangement P1, the probe pins PAa and PAb rotate counterclockwise with respect to the long side direction of the external terminal LD1d. Further, in the arrangement P2, the probe pins PAa and PAb rotate clockwise with respect to the long side direction of the external terminal LD2d. The rotation angle of each of the arrangement P1 and the arrangement P2 is preferably 45 °. In this case, the arrangement P1 and the arrangement P2 are orthogonal to each other.

また、図7に示すように、D2部において、外部端子(第1端子)LD2dに接触させる2個のプローブピンPAa,PAbは、外部端子LD2dの長辺方向に対して回転して配置されている。すなわち、外部端子LD2dに接触させる2個のプローブピンPAa,PAbの隣接方向は、外部端子LD2dの長辺および短辺のいずれの辺に対しても平行ではない。D2部の外部端子LD2dに対するプローブピンPAa,PAbの配置は、D1部の外部端子LD2dに対するプローブピンPAa,PAbの配置P2と同じである。   Further, as shown in FIG. 7, in the D2 portion, the two probe pins PAa and PAb to be in contact with the external terminal (first terminal) LD2d are arranged to be rotated in the long side direction of the external terminal LD2d. There is. That is, the adjacent direction of the two probe pins PAa and PAb brought into contact with the external terminal LD2d is not parallel to any of the long side and the short side of the external terminal LD2d. The arrangement of the probe pins PAa and PAb with respect to the external terminal LD2d of the D2 part is the same as the arrangement P2 of the probe pins PAa and PAb with respect to the external terminal LD2d of the D1 part.

また、図7および図8(b)に示すように、E1部において、外部端子(第4端子)LD1eと外部端子(第5端子)LD2eとは、外部端子LD1eおよび外部端子LD2eの短辺方向において互いに隣接していない。   Further, as shown in FIGS. 7 and 8B, in the E1 portion, the external terminal (fourth terminal) LD1e and the external terminal (fifth terminal) LD2e are in the short side direction of the external terminal LD1e and the external terminal LD2e. Not adjacent to each other.

そして、外部端子LD1eに接触させるプローブピンPAa,PAbは、外部端子LD1eの長辺方向に沿って配置されている。E1部において、外部端子LD2eに接触させるプローブピンPAa,PAbは、外部端子LD2eの長辺方向に沿って配置されている。E1部において、外部端子LD1eに対するプローブピンPAa,PAbの配置、および、外部端子LD2eに対するプローブピンPAa,PAbの配置をP3とする。なお、図8(b)には、後述するように、外部端子LD1eに接触させるプローブピンPAa,PAbを、外部端子LD1eの長辺方向に対して回転して配置させた配置P102も示している。   The probe pins PAa and PAb to be in contact with the external terminal LD1e are disposed along the long side direction of the external terminal LD1e. In part E1, the probe pins PAa and PAb to be in contact with the external terminal LD2e are arranged along the long side direction of the external terminal LD2e. In part E1, the arrangement of the probe pins PAa and PAb with respect to the external terminal LD1e and the arrangement of the probe pins PAa and PAb with respect to the external terminal LD2e are P3. FIG. 8B also shows an arrangement P102 in which probe pins PAa and PAb to be in contact with the external terminal LD1e are arranged to rotate in the direction of the long side of the external terminal LD1e as described later. .

また、図7に示すように、E3部において、外部端子LD2eに接触させるプローブピンPAa,PAbは、外部端子LD2eの長辺方向に沿って配置されている。E3部の外部端子LD2eに対するプローブピンPAa,PAbの配置は、E1部の外部端子LD1e,LD2eに対するプローブピンPAa,PAbの配置P3と同じである。   Further, as shown in FIG. 7, in the E3 portion, the probe pins PAa and PAb to be in contact with the external terminal LD2e are disposed along the long side direction of the external terminal LD2e. The arrangement of the probe pins PAa and PAb with respect to the external terminal LD2e of the E3 portion is the same as the arrangement P3 of the probe pins PAa and PAb with respect to the external terminals LD1e and LD2e of the E1 portion.

また、図7に示すように、E2部およびE5部において、外部端子(第6端子)LD2eに接触させるプローブピンPAa,PAbは、外部端子LD2eの長辺方向に沿って配置されている。E2部、E3部およびE5部の外部端子LD2eに対するプローブピンPAa,PAbの配置は、E1部の外部端子LD1e,LD2eに対するプローブピンPAa,PAbの配置P3と同じである。   Further, as shown in FIG. 7, in E2 and E5, probe pins PAa and PAb to be in contact with the external terminal (sixth terminal) LD2e are arranged along the long side direction of the external terminal LD2e. The arrangement of the probe pins PAa and PAb with respect to the external terminals LD2e of the E2, E3 and E5 parts is the same as the arrangement P3 of the probe pins PAa and PAb with respect to the external terminals LD1e and LD2e of the E1 part.

また、E4部およびE6部において、外部端子(第6端子)LD1eに接触させるプローブピンPAa,PAbは、外部端子LD1eの長辺方向に沿って配置されている。E4部およびE6部の外部端子LD1eに対するプローブピンPAa,PAbの配置は、E1部の外部端子LD1e,LD2eに対するプローブピンPAa,PAbの配置P3と同じである。   In E4 and E6, probe pins PAa and PAb to be in contact with the external terminal (sixth terminal) LD1e are arranged along the long side direction of the external terminal LD1e. The arrangement of the probe pins PAa and PAb with respect to the external terminals LD1e of the E4 and E6 parts is the same as the arrangement P3 of the probe pins PAa and PAb with respect to the external terminals LD1e and LD2e of the E1 part.

F1部において、外部端子(第7端子)LD1afに接触させる2個のプローブピンPAa,PAbは、外部端子LD1afの長辺方向に対して回転して配置されている。すなわち、外部端子LD1afに接触させる2個のプローブピンPAa,PAbの隣接方向は、外部端子LD1afの長辺および短辺のいずれの辺に対しても平行ではない。   In the F1 portion, the two probe pins PAa and PAb brought into contact with the external terminal (seventh terminal) LD1af are arranged to rotate in the direction of the long side of the external terminal LD1af. That is, the adjacent directions of the two probe pins PAa and PAb brought into contact with the external terminal LD1af are not parallel to any of the long side and the short side of the external terminal LD1af.

そして、F1部において、外部端子(第8端子)LD2afに接触させる2個のプローブピンPAa,PAbは、外部端子LD2afの長辺方向に対して回転して配置されている。すなわち、外部端子LD2afに接触させる2個のプローブピンPAa,PAbの隣接方向は、外部端子LD2afの長辺および短辺のいずれの辺に対しても平行ではない。   Then, in the F1 portion, the two probe pins PAa and PAb brought into contact with the external terminal (eighth terminal) LD2af are arranged so as to rotate in the long side direction of the external terminal LD2af. That is, the adjacent directions of the two probe pins PAa and PAb brought into contact with the external terminal LD2af are not parallel to any of the long side and the short side of the external terminal LD2af.

さらに、F1部において、外部端子LD2fに接触させる2個のプローブピンPAa,PAbは、外部端子LD2fの長辺方向に対して回転して配置されている。すなわち、外部端子LD2fに接触させる2個のプローブピンPAa,PAbの隣接方向は、外部端子LD2fの長辺および短辺のいずれの辺に対しても平行ではない。   Further, in the F1 portion, the two probe pins PAa and PAb to be in contact with the external terminal LD2f are arranged to rotate in the long side direction of the external terminal LD2f. That is, the adjacent direction of the two probe pins PAa and PAb brought into contact with the external terminal LD2f is not parallel to any of the long side and the short side of the external terminal LD2f.

F1部において、外部端子LD1afに対するプローブピンPAa,PAbの配置をP4とすると、配置P4は、外部端子LD1afのC面取りがされている方向と平行になるように回転している。F1部において、外部端子LD2afに対するプローブピンPAa,PAbの配置は、外部端子LD1afに対するプローブピンPAa,PAbの配置P4と同じである。また、F1部において、外部端子LD2fに対するプローブピンPAa,PAbの配置は、D1部の外部端子LD2dに対するプローブピンPAa,PAbの配置P2と同じである。   In the F1 portion, assuming that the arrangement of the probe pins PAa and PAb with respect to the external terminal LD1af is P4, the arrangement P4 rotates so as to be parallel to the C chamfering direction of the external terminal LD1af. In portion F1, the arrangement of probe pins PAa and PAb with respect to external terminal LD2af is the same as arrangement P4 of probe pins PAa and PAb with respect to external terminal LD1af. In the F1 portion, the arrangement of the probe pins PAa and PAb with respect to the external terminal LD2f is the same as the arrangement P2 of the probe pins PAa and PAb with respect to the external terminal LD2d of the D1 portion.

また、図7および図8(c)に示すように、F2部において、外部端子LD2afに対するプローブピンPAa,PAbの配置をP5とすると、配置P5は、外部端子LD2afのC面取りがされている方向と平行になるように回転している。また、図7に示すように、F2部において、外部端子LD2bfに対するプローブピンPAa,PAbの配置は、外部端子LD2bfのC面取りがされている方向と平行になるように回転している。そのため、外部端子LD2bfに対するプローブピンPAa,PAbの配置は、F1部の外部端子LD2afに対するプローブピンPAa,PAbの配置P4と同じである。   Further, as shown in FIG. 7 and FIG. 8C, assuming that the arrangement of the probe pins PAa and PAb with respect to the external terminal LD2af is P5 in the F2 portion, the arrangement P5 is a direction in which C chamfering of the external terminal LD2af is performed. It rotates so as to be parallel to. Further, as shown in FIG. 7, in the F2 portion, the arrangement of the probe pins PAa and PAb with respect to the external terminal LD2bf is rotated so as to be parallel to the C chamfering direction of the external terminal LD2bf. Therefore, the arrangement of the probe pins PAa and PAb with respect to the external terminal LD2bf is the same as the arrangement P4 of the probe pins PAa and PAb with respect to the external terminal LD2af of the F1 portion.

また、F3部において、外部端子LD1bfおよび外部端子LD2bfに対するプローブピンPAa,PAbの配置は、F2部の外部端子LD2afに対するプローブピンPAa,PAbの配置P5と同じである。また、F3部においては、外部端子LD2fに対するプローブピンPAa,PAbの配置は、F1部の外部端子LD2fに対するプローブピンPAa,PAbの配置P2と同じである。   In the F3 portion, the arrangement of the probe pins PAa and PAb with respect to the external terminal LD1bf and the external terminal LD2bf is the same as the arrangement P5 of the probe pins PAa and PAb with respect to the external terminal LD2af in the F2 portion. In the F3 portion, the arrangement of the probe pins PAa and PAb with respect to the external terminal LD2f is the same as the arrangement P2 of the probe pins PAa and PAb with respect to the external terminal LD2f of the F1 portion.

なお、図8(d)には、後述する図12(a)に示す検討例1のプローブピンのコンタクト部PAc101を、配置P5でもって、F2部に含まれる外部端子LD2afに接触させた場合のプローブ痕M101を示している。一対のプローブ痕M101は、それぞれ三日月状に形成され、凸側が相対して、外部端子LD2afのC面取りがされている方向と平行になるように配置される。   In FIG. 8D, the contact portion PAc101 of the probe pin of Study Example 1 shown in FIG. 12A described later is brought into contact with the external terminal LD2af included in the F2 portion in the arrangement P5. The probe mark M101 is shown. The pair of probe marks M101 are each formed in a crescent shape, and the convex sides thereof are arranged to be in parallel with the direction in which the C-chamfering of the external terminal LD2af is performed.

<プローブピンのコンタクト部の構造について>
次に、本実施の形態のプローブピンPA1について図9〜図11を用いて説明する。図9(a)は、本実施の形態のプローブピンPA1のコンタクト部を拡大して示す斜視図、図9(b)は、図9(a)に示すプローブピンPA1のコンタクト部を拡大して示す平面図、図9(c)は、図9(a)に示すプローブピンPA1のコンタクト部を拡大して示す正面図、図9(d)は、図9(a)に示すプローブピンPA1のコンタクト部を拡大して示す側面図である。図10(a)は、図9(a)に示すプローブピンPA1の製造工程を示す斜視図、図10(b)は、図9(a)に示すプローブピンPA1の製造工程を示す側面図である。
<About the structure of the contact part of the probe pin>
Next, the probe pin PA1 of the present embodiment will be described with reference to FIGS. FIG. 9A is an enlarged perspective view showing the contact portion of the probe pin PA1 of the present embodiment, and FIG. 9B is an enlarged view of the contact portion of the probe pin PA1 shown in FIG. 9 (c) is an enlarged front view showing a contact portion of the probe pin PA1 shown in FIG. 9 (a), and FIG. 9 (d) is a probe pin PA1 shown in FIG. 9 (a). It is a side view which expands and shows a contact part. 10 (a) is a perspective view showing the manufacturing process of the probe pin PA1 shown in FIG. 9 (a), and FIG. 10 (b) is a side view showing the manufacturing process of the probe pin PA1 shown in FIG. is there.

図9(a)に示すように、本実施の形態のプローブピンPA1のプランジャ部PAp1は、直径D0の円柱状に形成され、プランジャ部PAp1のコンタクト部PAc1は、楕円形状の傾斜面Tf1を有している。そして、コンタクト部PAc1の最も先端には突起(第2突起)T1a、突起(第3突起)T1bおよび突起(第1突起)T1cが形成されている。図9(d)に示すように、プランジャ部PAp1の本体部PAt1とコンタクト部PAc1との接続面Tf2に対する、コンタクト部PAc1の傾斜面Tf1の角度をαとする。   As shown in FIG. 9A, the plunger portion PAp1 of the probe pin PA1 of the present embodiment is formed in a cylindrical shape having a diameter D0, and the contact portion PAc1 of the plunger portion PAp1 has an elliptical inclined surface Tf1. doing. A protrusion (second protrusion) T1a, a protrusion (third protrusion) T1b, and a protrusion (first protrusion) T1c are formed at the tip of the contact portion PAc1. As shown in FIG. 9D, the angle of the inclined surface Tf1 of the contact portion PAc1 with respect to the connection surface Tf2 of the main body portion PAt1 of the plunger portion PAp1 and the contact portion PAc1 is α.

図9(b)に示すように、平面視において、突起T1cはプローブピンPA1のプランジャ部PAp1の直径(中心Oを通る直線X)上に形成されている。そして、突起T1a,T1bは、突起T1cからそれぞれ距離L1を置いて形成されている。突起T1aと突起T1cとの間には溝(第1溝)Tdaが形成され、突起T1bと突起T1cとの間には溝(第2溝)Tdbが形成されている。溝Tda,Tdbは、側面視において、V字状に形成されている。突起T1a,T1bは三角錐状に形成されている一方で、突起T1cは、截頭四角錐状に形成されている。具体的には、突起T1cは、平面視において、幅w1および長さL2を有する長方形状に形成されている。すなわち、突起T1cは面取りされており、その面取り部が長方形状に形成されている。従って、外部端子LDに対する突起T1cの接触面積は、外部端子LDに対する突起T1a,T1bの接触面積よりも大きい。なお、突起T1cの幅w1は0でもよく、この場合、突起T1cは、平面視において、長さL2を有する線状に形成される。すなわち、この際、突起T1cの先端は尖っており、角部を有している。   As shown in FIG. 9B, in plan view, the protrusion T1c is formed on the diameter (straight line X passing through the center O) of the plunger portion PAp1 of the probe pin PA1. The protrusions T1a and T1b are formed at a distance L1 from the protrusion T1c. A groove (first groove) Tda is formed between the protrusion T1a and the protrusion T1c, and a groove (second groove) Tdb is formed between the protrusion T1b and the protrusion T1c. The grooves Tda and Tdb are formed in a V shape in a side view. The protrusions T1a and T1b are formed in a triangular pyramid shape, while the protrusions T1c are formed in a truncated square pyramid shape. Specifically, the protrusion T1c is formed in a rectangular shape having a width w1 and a length L2 in a plan view. That is, the projection T1c is chamfered, and the chamfered portion is formed in a rectangular shape. Accordingly, the contact area of the protrusion T1c with the external terminal LD is larger than the contact area of the protrusions T1a and T1b with the external terminal LD. The width w1 of the protrusion T1c may be 0, and in this case, the protrusion T1c is formed in a linear shape having a length L2 in plan view. That is, at this time, the tip of the protrusion T1c is sharp and has a corner.

平面視において、突起T1cの、コンタクト部PAc1の中心O側は、突起T1aと突起T1bとを結ぶ直線上に位置している。また、平面視において、突起T1cの、コンタクト部PAc1の外周側は、突起T1a,T1bとともにコンタクト部PAc1の外周縁上に位置している。   In a plan view, the center O side of the contact portion PAc1 of the protrusion T1c is located on a straight line connecting the protrusion T1a and the protrusion T1b. In the plan view, the outer peripheral side of the contact portion PAc1 of the protrusion T1c is located on the outer peripheral edge of the contact portion PAc1 together with the protrusions T1a and T1b.

また、図9(c)および図9(d)に示すように、突起T1a,T1b,T1cのコンタクト部PAc1の延在方向における高さ位置は同じである。すなわち、突起T1a,T1b,T1cの、プランジャ部PAp1の本体部PAt1とコンタクト部PAc1との接続面Tf2からの高さh1は同一である。すなわち、図6において、プローブピンPA1のコンタクト部PAc1が外部端子LDに接する際に、突起T1a,T1b,T1cは同時に接触する。また、図9(c)および図9(d)に示すように、突起T1a,T1b,T1cの、溝Tda,Tdbの底部からの高さh2も同一である。   Further, as shown in FIGS. 9C and 9D, the height positions of the protrusions T1a, T1b, and T1c in the extending direction of the contact portion PAc1 are the same. That is, the heights h1 of the protrusions T1a, T1b, and T1c from the connection surface Tf2 between the main body portion PAt1 of the plunger portion PAp1 and the contact portion PAc1 are the same. That is, in FIG. 6, when the contact portion PAc1 of the probe pin PA1 contacts the external terminal LD, the protrusions T1a, T1b, and T1c simultaneously contact. Further, as shown in FIGS. 9C and 9D, the heights h2 of the protrusions T1a, T1b and T1c from the bottoms of the grooves Tda and Tdb are also the same.

プローブピンPA1のプランジャ部PAp1は、パラジウム(Pd)合金からなる。詳しくは、パラジウム−銀−銅(Pd−Ag−Cu)系合金であり、各元素の含有割合は、例えば、重量比で4:3:3である。パラジウムは、はんだ膜の主成分であるスズ(Sn)との親和性が低いことから、電気特性試験においてコンタクト部PAc1の表面へのはんだ膜の付着を低減することができる。   The plunger portion PAp1 of the probe pin PA1 is made of palladium (Pd) alloy. Specifically, it is a palladium-silver-copper (Pd-Ag-Cu) based alloy, and the content ratio of each element is, for example, 4: 3: 3 by weight. Since palladium has a low affinity to tin (Sn), which is the main component of the solder film, adhesion of the solder film to the surface of the contact portion PAc1 can be reduced in the electrical property test.

プローブピンPA1のプランジャ部PAp1の軸方向に対するプランジャ部PAp1のコンタクト部PAc1の傾斜面Tf1の角度αは例えば45°である。突起T1a,T1b,T1cの、溝Tda,Tdbの底部からの高さh2は、外部端子LDの封止部MRから露出する部分の厚さt1以上であることが好ましく、具体的には50μm以上が好ましい。溝Tda,Tdbの切り込み(V字)の角度βは、例えば50°である。また、突起T1a(突起T1b)と突起T1cとの距離L1は、例えば50μmである。突起T1cの長さL2は、例えば10〜30μmである。   The angle α of the inclined surface Tf1 of the contact portion PAc1 of the plunger portion PAp1 with respect to the axial direction of the plunger portion PAp1 of the probe pin PA1 is 45 °, for example. The height h2 of the projections T1a, T1b, T1c from the bottom of the grooves Tda, Tdb is preferably equal to or greater than the thickness t1 of the portion exposed from the sealing portion MR of the external terminal LD, specifically 50 μm or more Is preferred. The angle β of the notch (V-shape) of the grooves Tda and Tdb is, for example, 50 °. Further, a distance L1 between the protrusion T1a (the protrusion T1b) and the protrusion T1c is, for example, 50 μm. The length L2 of the protrusion T1c is, for example, 10 to 30 μm.

ここで、本実施の形態のプローブピンPA1の製造方法について説明する。図10(a)および図10(b)に示すように、まず円柱状のプランジャ部PAp1を準備する。その後、傾斜面Tf1に沿って、プランジャ部PAp1を切断する。プランジャ部PAp1の軸方向において、傾斜面Tf1が形成されている領域がコンタクト部PAcとなり、それ以外の領域が本体部PAt1となる。すなわち、コンタクト部PAcと本体部PAt1とは一体に形成されており、コンタクト部PAcと本体部PAt1との境界面が接続面Tf2である。   Here, a method of manufacturing the probe pin PA1 of the present embodiment will be described. As shown in FIGS. 10A and 10B, first, a cylindrical plunger portion PAp1 is prepared. Thereafter, the plunger portion PAp1 is cut along the inclined surface Tf1. In the axial direction of the plunger portion PAp1, the region where the inclined surface Tf1 is formed is the contact portion PAc, and the other region is the main portion PAt1. That is, the contact portion PAc and the main body portion PAt1 are integrally formed, and the interface between the contact portion PAc and the main body portion PAt1 is a connection surface Tf2.

次に、水平面Tf3に沿って、コンタクト部PAcを切断する。水平面Tf3の、本体部PAt1とコンタクト部PAcとの接続面Tf2からの高さがh1である。   Next, the contact portion PAc is cut along the horizontal surface Tf3. The height of the horizontal surface Tf3 from the connection surface Tf2 between the main body portion PAt1 and the contact portion PAc is h1.

次に、水平面Tf3に溝Tda,Tdbを形成する。これにより、コンタクト部PAcに突起T1a,T1b,T1cが形成され、コンタクト部PAc1が完成する。溝Tda,Tdbの水平面Tf3からの深さはh2である。そのため、突起T1a,T1b,T1cの、溝Tda,Tdbの底部からの高さがh2となる。   Next, the grooves Tda and Tdb are formed in the horizontal surface Tf3. Thus, the protrusions T1a, T1b, and T1c are formed on the contact portion PAc, and the contact portion PAc1 is completed. The depth from the horizontal surface Tf3 of the grooves Tda and Tdb is h2. Therefore, the height of the protrusions T1a, T1b, and T1c from the bottom of the grooves Tda and Tdb is h2.

本実施の形態のプローブピンPA1は、水平面Tf3を形成した後に、溝Tda,Tdbを形成している。こうすることで、突起T1a,T1b,T1cの、プランジャ部PAp1の本体部PAt1とコンタクト部PAc1との接続面Tf2からの距離(高さ)を同一にすることができる。そして、突起T1cは、平面視において、長方形状(または線状)に形成することができる。   The probe pin PA1 of the present embodiment forms the grooves Tda and Tdb after forming the horizontal surface Tf3. By doing this, it is possible to make the distances (heights) of the protrusions T1a, T1b, T1c from the connecting surface Tf2 between the main portion PAt1 of the plunger portion PAp1 and the contact portion PAc1 identical. The protrusion T1c can be formed in a rectangular shape (or linear shape) in a plan view.

<プローブ痕について>
図11(a)は、図7のF2部において、本実施の形態のプローブピンPA1のコンタクト部PAc1を外部端子LDに接触させた状態を示す部分拡大平面図である。図11(b)は、図11(a)に示すプローブ痕の電子顕微鏡像である。
<About the probe mark>
FIG. 11A is a partially enlarged plan view showing a state in which the contact portion PAc1 of the probe pin PA1 of the present embodiment is in contact with the external terminal LD in the F2 portion of FIG. FIG. 11 (b) is an electron microscopic image of the probe mark shown in FIG. 11 (a).

図11(a)に示すように、本実施の形態のプローブピンPA1(PAa,PAb)を、配置P5でもって、F2部に含まれる外部端子LD2bfに接触させると、突起T1a,T1b,T1cが外部端子LD2bfに食い込んで、プローブ痕M1a,M1b,M1cが形成される。実際に形成されたプローブ痕M1a,M1b,M1cは、SEM(Scanning Electron Microscope:走査電子顕微鏡)により測定した外部端子LDの反射電子像により評価した。図11(b)は、加速電圧15.0kVおよび測定倍率350倍の条件で、外部端子LDの反射電子像を測定した電子顕微鏡像である。   As shown in FIG. 11A, when the probe pin PA1 (PAa, PAb) of the present embodiment is brought into contact with the external terminal LD2bf included in the F2 portion with the arrangement P5, the protrusions T1a, T1b, T1c Probe marks M1a, M1b, and M1c are formed by biting into the external terminal LD2bf. The probe marks M1a, M1b, and M1c actually formed were evaluated by the backscattered electron image of the external terminal LD measured by SEM (Scanning Electron Microscope: scanning electron microscope). FIG. 11B is an electron microscope image obtained by measuring the backscattered electron image of the external terminal LD under the conditions of an acceleration voltage of 15.0 kV and a measurement magnification of 350 times.

図11(a)および図11(b)に示すように、突起T1a,T1bは三角錐状に形成されている一方で、突起T1cは、平面視において、長方形状(または線状)に形成されている。そのため、突起T1a,T1b,T1cの形状に対応したプローブ痕M1a,M1b,M1cがそれぞれ形成される。特に、外部端子LDに対する突起T1cの接触面積は、外部端子LDに対する突起T1a,T1bの接触面積よりも大きい。   As shown in FIGS. 11 (a) and 11 (b), the protrusions T1a and T1b are formed in a triangular pyramid shape, while the protrusions T1c are formed in a rectangular shape (or linear shape) in plan view. ing. Therefore, probe marks M1a, M1b, and M1c corresponding to the shapes of the protrusions T1a, T1b, and T1c are respectively formed. In particular, the contact area of the protrusion T1c with the external terminal LD is larger than the contact area of the protrusions T1a and T1b with the external terminal LD.

そして、平面視において、突起T1cの、コンタクト部PAc1の中心O側は、突起T1aと突起T1bとを結ぶ直線上に位置している。そのため、プローブ痕M1cの、コンタクト部PAc1の中心O側端部は、プローブ痕M1a,M1bの、コンタクト部PAc1の中心O側端部と同一直線上に形成される。   Further, in plan view, the center O side of the contact portion PAc1 of the protrusion T1c is located on a straight line connecting the protrusion T1a and the protrusion T1b. Therefore, the center O side end of the contact mark PAc1 of the probe mark M1c is formed on the same straight line as the center O side end of the contact mark PAc1 of the probe marks M1a and M1b.

また、平面視において、突起T1cの、コンタクト部PAc1の外周側は、突起T1a,T1bとともにコンタクト部PAc1の外周縁上に位置している。そのため、プローブ痕M1cの、コンタクト部PAc1の外周側端部は、プローブ痕M1a,M1bの、コンタクト部PAc1の外周側端部とともに、コンタクト部PAc1の外周縁が描く円弧上に形成される。   In the plan view, the outer peripheral side of the contact portion PAc1 of the protrusion T1c is located on the outer peripheral edge of the contact portion PAc1 together with the protrusions T1a and T1b. Therefore, the outer peripheral side end of the contact mark PAc1 of the probe mark M1c is formed on an arc drawn by the outer peripheral edge of the contact side PAc1 together with the outer peripheral side end of the contact mark PAc1 of the probe marks M1a and M1b.

また、一対のプローブピンPAa,PAbの配置P5は、外部端子LD2bfのC面取りがされている方向と平行になるように回転している。そのため、プローブピンPAaの突起T1cの長辺方向、および、プローブピンPAbの突起T1cの長辺方向がそれぞれ外部端子LD2bfのC面取りがされている方向と平行である。   Further, the arrangement P5 of the pair of probe pins PAa and PAb is rotated so as to be parallel to the C-chamfered direction of the external terminal LD2bf. Therefore, the long side direction of the protrusion T1c of the probe pin PAa and the long side direction of the protrusion T1c of the probe pin PAb are parallel to the C-chamfered direction of the external terminal LD2bf.

また、突起T1a,T1b,T1cの、コンタクト部PAc1の延在方向における高さ位置は同一である。そのため、プローブ痕M1a,M1b,M1cの底部の、外部端子LD2bfの表面からの深さは、同一である。   The height positions of the protrusions T1a, T1b, and T1c in the extending direction of the contact portion PAc1 are the same. Therefore, the depth from the surface of external terminal LD2bf of the bottom part of probe mark M1a, M1b, M1c is the same.

[検討の経緯について]
本発明者が検討した検討例について、図を参照して説明する。
[About the process of examination]
The examination example which this inventor examined is demonstrated with reference to figures.

<検討例1>
図12(a)は、検討例1のプローブピンPAのコンタクト部を拡大して示す斜視図、図12(b)は、検討例1のプローブピンPAを外部端子LDに接触させた場合において、外部端子LDの長辺方向からみた側面図、図12(c)は、検討例1のプローブピンPAを外部端子LDに接触させた場合において、外部端子LDの短辺方向からみた側面図である。以下、検討例1のプローブピンPAをプローブピンPA101と称する。
<Examination example 1>
12 (a) is an enlarged perspective view showing the contact portion of the probe pin PA of Study Example 1, and FIG. 12 (b) is the case where the probe pin PA of Study Example 1 is in contact with the external terminal LD. FIG. 12C is a side view as viewed from the short side direction of the external terminal LD when the probe pin PA of Study Example 1 is brought into contact with the external terminal LD. . Hereinafter, the probe pin PA of Study Example 1 is referred to as a probe pin PA101.

図12(a)に示す検討例1のプローブピンPA101は、コンタクト部PAc101に突起T1a,T1b,T1cおよび溝Tda,Tdbが形成されていない点が、図6に示す本実施の形態のプローブピンPA1のコンタクト部PAc1との相違点である。検討例1のプローブピンPA101のそれ以外の構成は、本実施の形態のプローブピンPA1の構成と同一であるため、繰り返しの説明を省略する。   The probe pin PA101 of the study example 1 shown in FIG. 12A is a probe pin of the present embodiment shown in FIG. 6 in that the protrusions T1a, T1b, T1c and the grooves Tda, Tdb are not formed in the contact portion PAc101. This is a difference from the contact portion PAc1 of PA1. The other configuration of the probe pin PA101 of the examination example 1 is the same as the configuration of the probe pin PA1 of the present embodiment, and thus the description thereof will not be repeated.

ここで、図12(b)および図12(c)に基づいて、検討例1について本発明者が見出した課題について説明する。   Here, based on FIG. 12 (b) and FIG. 12 (c), the problem found by the inventor of the study example 1 will be described.

図12(b)に示すように、検討例1のプローブピンPA101を半導体装置SD1の外部端子LDに接触させる場合を考える。ここで、前述のように、ケルビンコンタクト法においては、1つの外部端子LDに対して、一対のプローブピンPAa,PAbを接触させることによって試験を行う。そのため、プローブピンPAaとプローブピンPAbの両方が外部端子LDに対して確実に接触するように、外部端子LDの長辺方向に一対のプローブピンPAa,PAbが並ぶように配置する。また、図12(b)および図12(c)に示すように、プローブピンPA101のコンタクト部PAc101が外部端子LDに確実に接触するように、コンタクト部PAc101は、外部端子LDの長辺方向中央および短辺方向(短手方向、幅方向)中央に接触することが望まれる。   As shown in FIG. 12B, consider the case where the probe pin PA101 of Study Example 1 is brought into contact with the external terminal LD of the semiconductor device SD1. Here, as described above, in the Kelvin contact method, a test is performed by bringing a pair of probe pins PAa and PAb into contact with one external terminal LD. Therefore, in order to ensure that both the probe pin PAa and the probe pin PAb contact the external terminal LD, the pair of probe pins PAa and PAb are arranged in the long side direction of the external terminal LD. Further, as shown in FIGS. 12 (b) and 12 (c), the contact portion PAc101 has a center in the long side direction of the external terminal LD such that the contact portion PAc101 of the probe pin PA101 reliably contacts the external terminal LD. And it is desirable to contact the center in the short side direction (short side direction, width direction).

ここで、外部端子LDの短辺方向中央を位置LDoとして、短辺方向中央LDoに接触しているコンタクト部PAc101を破線で表している。この際、検討例1のプローブピンPA101のコンタクト部PAc101は、楕円形状の傾斜面Tf1を有しているが、突起は形成されていないため、図12(b)および図12(c)に示すように、外部端子LDへの接点は1つのプローブピンPAにつき、1点である。   Here, with the center in the short side direction of the external terminal LD as the position LDo, the contact portion PAc101 in contact with the short side direction center LDo is indicated by a broken line. At this time, although the contact portion PAc101 of the probe pin PA101 of the study example 1 has an elliptical inclined surface Tf1, no protrusion is formed, so the contact portion PAc101 is shown in FIGS. 12 (b) and 12 (c). Thus, the contact point to the external terminal LD is one point for one probe pin PA.

ここで、外部端子LDの寸法公差、プローブピンPA101のガタツキ、または、半導体装置SD1を試験装置にセットする際の位置決めのクリアランスによって、コンタクト部PAc101の接触位置には誤差が生じる可能性がある。そのため、例えば、プローブピンPA101のコンタクト部PAc101が、外部端子LDの短辺方向中央LDoからズレΔXだけ移動した位置LDxに接触する可能性がある。ズレΔXが外部端子LDの幅d4の半分の長さよりも大きくなると、位置LDxは外部端子LDの端部LDtよりも外側になる。   Here, an error may occur in the contact position of the contact portion PAc101 due to the dimensional tolerance of the external terminal LD, the rattling of the probe pin PA101, or the positioning clearance when setting the semiconductor device SD1 in the test apparatus. Therefore, for example, there is a possibility that the contact portion PAc101 of the probe pin PA101 contacts the position LDx moved by the shift ΔX from the short side direction center LDo of the external terminal LD. When the deviation ΔX becomes larger than the half length of the width d4 of the external terminal LD, the position LDx is outside the end LDt of the external terminal LD.

この際、検討例1のプローブピンPA101のコンタクト部PAc101の接点は1点であるため、例えば、外部端子LDが封止部MRから露出している部分の厚さt1が0μm、すなわち、外部端子LDと封止部MRとが面一である場合、コンタクト部PAc101の直径D0の大きさにかかわらず、コンタクト部PAc101が外部端子LDに接触することができなくなってしまう。   Under the present circumstances, since the contact point of contact part PAc101 of probe pin PA101 of examination example 1 is one point, thickness t1 of the part which external terminal LD exposes from sealed part MR is 0 micrometer, ie, an external terminal When the LD and the sealing portion MR are flush with each other, the contact portion PAc101 can not contact the external terminal LD regardless of the size of the diameter D0 of the contact portion PAc101.

また、外部端子LDの封止部MRから露出した部分の厚さt1が0μmよりも大きければ、コンタクト部PAc101の傾斜面Tf1の一部が接触する可能性はあるが、安定した接触を維持することは難しい。また、外部端子LDの端部よりも外側の位置LDxには封止部MRが形成されている。そのため、プローブピンPA101のコンタクト部PAc101が封止部MRに接触すると、封止部MRにダメージを与え、半導体装置SD1の外観異常を引き起こす。   If the thickness t1 of the portion of the external terminal LD exposed from the sealing portion MR is larger than 0 μm, a part of the inclined surface Tf1 of the contact portion PAc101 may come into contact, but a stable contact is maintained. Things are difficult. In addition, a sealing portion MR is formed at a position LDx outside the end of the external terminal LD. Therefore, when the contact portion PAc101 of the probe pin PA101 comes in contact with the sealing portion MR, the sealing portion MR is damaged to cause an appearance abnormality of the semiconductor device SD1.

以上より、検討例1のプローブピンPA101では、コンタクト部PAc101の外部端子LDに対する接触位置に誤差が生じた場合に、コンタクト部PAc101を外部端子LDに接触させることができない。そのため、コンタクト部PAc101の外部端子LDに対する接触位置に誤差が生じた場合であっても、外部端子LDに確実に接触することができるプローブピンが望まれる。   As described above, in the probe pin PA101 of the study example 1, when an error occurs in the contact position of the contact portion PAc101 with the external terminal LD, the contact portion PAc101 can not be in contact with the external terminal LD. Therefore, even if an error occurs in the contact position of the contact portion PAc 101 with the external terminal LD, a probe pin that can reliably contact the external terminal LD is desired.

<検討例2>
図13(a)は、検討例2のプローブピンPAのコンタクト部を拡大して示す斜視図、図13(b)は、検討例2のプローブピンPAのコンタクト部を拡大して示す側面図、図13(c)は、検討例2のプローブピンPAを外部端子LDに接触させた場合において、外部端子LDの短辺方向からみた側面図である。以下、検討例2のプローブピンPAをプローブピンPA102と称する。
<Examination example 2>
13 (a) is an enlarged perspective view showing a contact portion of a probe pin PA of Study Example 2, and FIG. 13 (b) is an enlarged side view showing a contact portion of Probe Pin PA of Study Example 2. FIG. 13C is a side view seen from the short side direction of the external terminal LD when the probe pin PA of the study example 2 is brought into contact with the external terminal LD. Hereinafter, the probe pin PA of Study Example 2 is referred to as a probe pin PA102.

図13(a)に示す検討例2のプローブピンPA102では、コンタクト部PAc102に突起T102a,T102b,T102cおよび溝Td102a,Td102bが形成されている。ただし、突起T102a,T102b,T102cのコンタクト部PAc102の延在方向における高さ位置が異なっている。すなわち、突起T102a,T102bの、溝Td102a,Td102bの底部からの高さh3と、突起T102cの、溝Td102a,Td102bの底部からの高さh4とが異なっている。この点が、図6に示す本実施の形態のプローブピンPA1のコンタクト部PAc1との相違点である。検討例2のプローブピンPA102のそれ以外の構成は、本実施の形態のプローブピンPA1の構成と同一であるため、繰り返しの説明を省略する。   In the probe pin PA102 of the study example 2 shown in FIG. 13A, the protrusions T102a, T102b, T102c and the grooves Td102a, Td102b are formed in the contact portion PAc102. However, the height positions of the protrusions T102a, T102b, and T102c in the extending direction of the contact portions PAc102 are different. That is, the height h3 of the protrusions T102a and T102b from the bottom of the grooves Td102a and Td102b is different from the height h4 of the protrusion T102c from the bottom of the grooves Td102a and Td102b. This point is a difference from the contact portion PAc1 of the probe pin PA1 of the present embodiment shown in FIG. The other configuration of the probe pin PA102 of the examination example 2 is the same as the configuration of the probe pin PA1 of the present embodiment, and thus the description thereof will not be repeated.

ここで、検討例2のプローブピンPA102の製造方法について説明する。前述したように、図10(a)および図10(b)に示す本実施の形態のプローブピンPA1の製造方法においては、水平面Tf3を形成した後に、溝Tda,Tdbを形成している。それに対して、図13(b)に示すように、検討例2のプローブピンPA102の製造方法においては、水平面Tf3を形成することなく、コンタクト部PAc102に溝Td102a,Td102bを形成する点が、本実施の形態との相違点である。   Here, the manufacturing method of probe pin PA102 of examination example 2 is demonstrated. As described above, in the method of manufacturing the probe pin PA1 of the present embodiment shown in FIGS. 10A and 10B, the grooves Tda and Tdb are formed after the horizontal surface Tf3 is formed. On the other hand, as shown in FIG. 13B, in the method of manufacturing the probe pin PA102 of the study example 2, the formation of the trenches Td102a and Td102b in the contact portion PAc102 without forming the horizontal surface Tf3 is the main point. This is a difference from the embodiment.

その結果、検討例2では、突起T102a,T102bの、溝Td102a,Td102bの底部からの高さh3と、突起T102cの、溝Td102a,Td102bの底部からの高さh4とが異なっている(高低差をΔhとする)。すなわち、検討例2のプローブピンPA102は、突起T102a,T102bの、本体部PAt1とコンタクト部PAc102との接続面Tf2からの距離(高さ)と、突起T102cの、本体部PAt1とコンタクト部PAc102との接続面Tf2からの距離(高さ)とが異なっている。そして、検討例2の突起T102cは、突起T102a,T102bと同様に、三角錐状に形成されている。   As a result, in the study example 2, the height h3 of the protrusions T102a and T102b from the bottom of the grooves Td102a and Td102b is different from the height h4 of the protrusion T102c from the bottom of the grooves Td102a and Td102b (height difference Let Δh be). That is, the probe pin PA102 in the study example 2 has a distance (height) from the connecting surface Tf2 between the protrusions T102a and T102b from the connecting surface Tf2 of the body portion PAt1 and the contact portion PAc102, a body portion PAt1 of the protrusion T102c, and the contact portion PAc102 Is different from the distance (height) from the connection surface Tf2. And the protrusion T102c of the study example 2 is formed in the shape of a triangular pyramid like the protrusions T102a and T102b.

ここで、図13(b)および図13(c)に基づいて、検討例2について本発明者が見出した課題について説明する。   Here, based on FIG. 13 (b) and FIG. 13 (c), the problem found by the inventor of the study example 2 will be described.

図13(c)に示すように、検討例2のプローブピンPA102を半導体装置SD1の外部端子LDに接触させる場合を考える。ここで、前述のように、外部端子LDの長辺方向に一対のプローブピンPAa,PAbが並ぶように配置した場合に、外部端子LDの短辺方向中央LDoに接触しているコンタクト部PAc102を破線で表している。   As shown in FIG. 13C, consider the case where the probe pin PA102 of Study Example 2 is brought into contact with the external terminal LD of the semiconductor device SD1. Here, as described above, when the pair of probe pins PAa and PAb are arranged side by side in the long side direction of the external terminal LD, the contact portion PAc102 in contact with the short side direction center LDo of the external terminal LD is It is represented by a broken line.

検討例2のプローブピンPA102では、コンタクト部PAc102に突起T102a,T102b,T102cが形成されている。そのため、外部端子LDへの接点は1つのプローブピンPAにつき、3点である。従って、検討例2では、外部端子LDに対して多点接触することができるため、外部端子LDに対する安定した接触を確保できる点で、検討例1よりも有利である。   In the probe pin PA102 of Study Example 2, protrusions T102a, T102b, and T102c are formed in the contact portion PAc102. Therefore, the number of contacts to the external terminal LD is three for one probe pin PA. Therefore, in the study example 2, multipoint contact can be made with respect to the external terminal LD, which is advantageous over the study example 1 in that stable contact with the external terminal LD can be secured.

また、前述したように、コンタクト部PAc102の接触位置には誤差が生じる可能性がある。そのため、例えば、プローブピンPA102のコンタクト部PAc102が、外部端子LDの短辺方向中央LDoからズレΔXだけ移動した位置LDxに接触する可能性がある。前述したように、ズレΔXが外部端子LDの幅d4の半分の長さよりも大きくなると、位置LDxは外部端子LDの端部LDtよりも外側になる。ただし、検討例2のプローブピンPA102のコンタクト部PAc102に形成された突起T102bと突起T102cとの間隔が、外部端子LDの短辺方向端部LDtと位置LDxとの間隔よりも大きければ、外部端子LDに突起T102bを接触させることができる。そのため、検討例2では、プローブピンPAの外部端子LDに対する接触位置に誤差が生じた場合であっても、プローブピンPAを外部端子LDに確実に接触することができる点で検討例1よりも有利である。   Further, as described above, an error may occur in the contact position of the contact portion PAc 102. Therefore, for example, there is a possibility that the contact portion PAc102 of the probe pin PA102 contacts the position LDx moved by the shift ΔX from the center LDo in the short side direction of the external terminal LD. As described above, when the deviation ΔX becomes larger than a half length of the width d4 of the external terminal LD, the position LDx is outside the end LDt of the external terminal LD. However, if the distance between the protrusion T102b and the protrusion T102c formed in the contact portion PAc102 of the probe pin PA102 in the study example 2 is larger than the distance between the short side direction end LDt of the external terminal LD and the position LDx, the external terminal The protrusion T102b can be in contact with the LD. Therefore, in Study Example 2, even when an error occurs in the contact position of the probe pin PA with the external terminal LD, the probe pin PA can reliably contact the external terminal LD, as compared to Study Example 1 It is advantageous.

仮に、コンタクト部PAc102に突起T102a,T102bのみが形成され、外部端子LDへの接点が1つのプローブピンPAにつき、2点しかない場合を考える。この場合、突起T102aと突起T102bとの間隔は、外部端子LDに対する安定した接触を得るため、突起T102a,T102b,T102cの3点ある場合の間隔に比べて小さくせざるを得ない。その結果、プローブピンPAが外部端子LDの短辺方向中央LDoからのズレΔXの許容値が小さくなってしまう。また、プローブピンPAが外部端子LDの短辺方向中央LDoからのズレた場合は、突起T102a,T102bのいずれか1つしか外部端子LDに接触できず、1点接触となる可能性が高い。そのため、検討例2のプローブピンPA102のように、コンタクト部PAc102に突起T102a,T102b,T102cが形成され、外部端子LDへの接点が1つのプローブピンPAにつき3点であることが好ましい。   Suppose that only the protrusions T102a and T102b are formed in the contact portion PAc102, and there are only two points of contact with the external terminal LD per one probe pin PA. In this case, the distance between the protrusion T102a and the protrusion T102b must be smaller than the distance between three protrusions T102a, T102b, and T102c in order to obtain a stable contact with the external terminal LD. As a result, the allowable value of the deviation ΔX of the probe pin PA from the center LDo in the short side direction of the external terminal LD becomes small. When the probe pin PA deviates from the center LDo in the short side direction of the external terminal LD, only one of the protrusions T102a and T102b can contact the external terminal LD, and there is a high possibility of one-point contact. Therefore, it is preferable that protrusions T102a, T102b, and T102c are formed in the contact portion PAc102 as in the probe pin PA102 of the study example 2, and that the contact point to the external terminal LD is three points for one probe pin PA.

しかし、検討例2のプローブピンPA102では別の問題が生じている。検討例2において、突起T102cは、突起T102a,T102bに比べて、溝Td102a,Td102bの底部からの高さがΔhだけ高い。すなわち、検討例2のプローブピンPA102は、突起T102a,T102bの、本体部PAt1とコンタクト部PAc102との接続面Tf2からの距離(高さ)と、突起T102cの、本体部PAt1とコンタクト部PAc102との接続面Tf2からの距離(高さ)とが異なっている。そのため、外部端子LDの封止部MRから露出した部分の厚さt1が、高低差Δhよりも小さい場合には、突起T102bが外部端子LDに接触する前に、突起T102cが位置LDxにおいて封止部MRに接触してしまい、突起T102bを外部端子LDに接触させることができない。そして、この状態から突起T102bを外部端子LDに接触させようとすると、突起T102cが封止部MRに食い込んでしまい、封止部MRにダメージを与えることになる。   However, another problem occurs in the probe pin PA102 of Study Example 2. In Study Example 2, the height of the protrusions T102c from the bottom of the grooves Td102a and Td102b is higher than that of the protrusions T102a and T102b by Δh. That is, the probe pin PA102 in the study example 2 has a distance (height) from the connecting surface Tf2 between the protrusions T102a and T102b from the connecting surface Tf2 of the body portion PAt1 and the contact portion PAc102, a body portion PAt1 of the protrusion T102c, and the contact portion PAc102 Is different from the distance (height) from the connection surface Tf2. Therefore, when the thickness t1 of the portion exposed from the sealing portion MR of the external terminal LD is smaller than the height difference Δh, the projection T102c is sealed at the position LDx before the projection T102b contacts the external terminal LD. The protrusion T102b can not be in contact with the external terminal LD. Then, if it is attempted to bring the protrusion T102b into contact with the external terminal LD in this state, the protrusion T102c bites into the sealing portion MR, and damages the sealing portion MR.

また、突起T102cは、突起T102a,T102b,T102cのうち、コンタクト部PAc102の最も中央に近いため、外部端子LDに接触する確率が最も高い。さらに、突起T102cは、突起T102a,T102bに比べて、溝Td102a,Td102bの底部からの高さがΔhだけ高いため、接触荷重によっては、突起T102cだけが外部端子LDに刺さり込んで、突起T102a,T102bが外部端子LDに接触しないという可能性もある。そして、突起T102cは、突起T102a,T102bと同じ三角錐状に形成されている。そのため、突起T102a,T102b,T102cのうち、最も摩耗しやすいのは突起T102cである。その結果、突起T102a,T102bが外部端子LDに接触せず、摩耗した突起T102cのみが外部端子LDに接触するという可能性がある。この場合には、外部端子LDに対して安定した接触が得られないという問題が生じる。   Further, since the protrusion T102c is closest to the center of the contact portion PAc102 among the protrusions T102a, T102b, and T102c, the probability that the protrusion T102c contacts the external terminal LD is the highest. Furthermore, since the height of the protrusions T102c and Td102b from the bottom of the grooves Td102a and Td102b is higher than that of the protrusions T102a and T102b by Δh, only the protrusion T102c sticks into the external terminal LD depending on the contact load, and the protrusions T102a, There is also a possibility that T102b does not contact the external terminal LD. The protrusion T102c is formed in the same triangular pyramid shape as the protrusions T102a and T102b. Therefore, among the protrusions T102a, T102b, and T102c, the protrusion T102c is the easiest to wear. As a result, there is a possibility that the protrusions T102a and T102b do not contact the external terminal LD, and only the worn protrusion T102c contacts the external terminal LD. In this case, there arises a problem that a stable contact can not be obtained with respect to the external terminal LD.

以上より、検討例2のプローブピンPA102では、検討例1のプローブピンPA101の課題を解決できていないばかりか、新たな課題が発生している。   From the above, in the probe pin PA102 of Study Example 2, not only the problem of the probe pin PA101 of Study Example 1 can not be solved, but also a new problem has occurred.

<検討例3>
図14(a)は、検討例3の半導体装置SD1の電気特性試験において、外部端子LDに対するプローブピンPAa,PAbの配置を示す平面図である。図14(b)は、図14(a)のD1部を拡大して示す部分拡大平面図である。図14(c)は、図14(a)のF2部を拡大して示す部分拡大平面図である。
<Examination example 3>
FIG. 14A is a plan view showing the arrangement of the probe pins PAa and PAb with respect to the external terminal LD in the electrical characteristic test of the semiconductor device SD1 of Study Example 3. As shown in FIG. FIG. 14B is a partially enlarged plan view showing the D1 portion of FIG. 14A in an enlarged manner. FIG. 14C is a partially enlarged plan view showing a portion F2 of FIG. 14A in an enlarged manner.

前述のように、ケルビンコンタクト法を適用して電気特性試験を行う被測定回路に接続するための外部端子LDは、図14(a)中のD1部、D2部、E1部〜E6部およびF1部〜F3部にそれぞれ含まれている。ここで、検討例3のプローブピンPAa,PAbは、D1部、D2部、E1部〜E6部およびF1部〜F3部にそれぞれ含まれている外部端子LDの長辺方向に沿って配置されている。外部端子LDに対するプローブピンPAa,PAbの配置をP101とする。すなわち、外部端子LDの長辺方向に対して回転して配置されていない点が、図7に示す本実施の形態のプローブピンPAa,PAbの配置との相違点である。検討例3のプローブピンPAa,PAbの配置以外の構成は、本実施の形態のプローブピンPA1の構成と同一であるため、繰り返しの説明を省略する。   As described above, the external terminals LD for connection to a circuit to be measured which is subjected to the electrical property test by applying the Kelvin contact method are D1 part, D2 part, E1 part to E6 part and F1 part in FIG. It is included in each of the part to F3 part. Here, the probe pins PAa and PAb of the study example 3 are disposed along the long side direction of the external terminal LD included in the D1 part, the D2 part, the E1 part to the E6 part and the F1 part to the F3 part, respectively. There is. The arrangement of the probe pins PAa and PAb with respect to the external terminal LD is P101. That is, the point which is not arranged to be rotated in the direction of the long side of the external terminal LD is the difference from the arrangement of the probe pins PAa and PAb of the present embodiment shown in FIG. The configuration other than the arrangement of the probe pins PAa and PAb in the examination example 3 is the same as the configuration of the probe pin PA1 in the present embodiment, and therefore the description thereof will not be repeated.

ここで、図14(a)〜図14(c)に基づいて、検討例3について本発明者が見出した課題について説明する。   Here, based on FIG. 14 (a) to FIG. 14 (c), the problem found by the inventor of the study example 3 will be described.

図14(a)に示すように、本実施の形態の半導体装置SD1が有する複数の外部端子LDは、平面視においてダイパッドDPの周囲に沿って2列に配置されている。図14(a)および図14(b)に示すように、D1部において、半導体装置SD1(ダイパッドDP)の辺部の中央に位置する外部端子LD2を基準LD2d0とすると、この外部端子LD2d0は、外部端子LD2同士が隣接する方向において、互いに隣接する外部端子LD1の間に配置されている。そして、前述したように、半導体装置SD1の互いに隣接する外部端子LD1の間隔d1よりも互いに隣接する外部端子LD2の間隔d2の方が大きい。そのため、外部端子LD1同士(外部端子LD2同士)が隣接する方向における外部端子LD1と外部端子LD2との間隔は、半導体装置SD1(ダイパッドDP)の辺部の中央から端部に向かうに従って狭くなっていく。外部端子LD1同士(外部端子LD2同士)が隣接する方向における外部端子LD1と外部端子LD2との間隔のうち、最も狭い間隔をΔdと表している。   As shown in FIG. 14A, the plurality of external terminals LD included in the semiconductor device SD1 of the present embodiment are arranged in two rows along the periphery of the die pad DP in a plan view. Assuming that the external terminal LD2 located at the center of the side portion of the semiconductor device SD1 (die pad DP) in the D1 portion is a reference LD2d0 as shown in FIGS. 14A and 14B, this external terminal LD2d0 is The external terminals LD2 are disposed between the adjacent external terminals LD1 in the direction in which the external terminals LD2 are adjacent to each other. Then, as described above, the distance d2 between the external terminals LD2 adjacent to each other is larger than the distance d1 between the external terminals LD1 adjacent to each other in the semiconductor device SD1. Therefore, the distance between the external terminal LD1 and the external terminal LD2 in the direction in which the external terminals LD1 (the external terminals LD2) are adjacent to each other narrows from the center to the end of the side portion of the semiconductor device SD1 (die pad DP). Go. Among the intervals between the external terminal LD1 and the external terminal LD2 in the direction in which the external terminals LD1 (the external terminals LD2) are adjacent to each other, the narrowest interval is represented by Δd.

仮にプローブピンPAaとプローブピンPAbとの間隔d7とプローブピンPAのプランジャ部PAp1の直径D0との合計が、外部端子LD1と外部端子LD2とが隣接する方向における外部端子LD1の中央と外部端子LD2の中央との間隔d6よりも小さいとする。この場合、外部端子LD1と外部端子LD2とが隣接する方向において、外部端子LD1の中央と外部端子LD2の中央とが同一直線上にある場合でも外部端子LD1に接触させるプローブピンPAa,PAbと外部端子LD2に接触させるプローブピンPAa,PAbとは干渉しない。しかし、本実施の形態においては、プローブピンPAaとプローブピンPAbとの間隔d7とプローブピンPAのプランジャ部PAp1の直径D0との合計が、外部端子LD1と外部端子LD2とが隣接する方向における外部端子LD1の中央と外部端子LD2の中央との間隔d6よりも大きい。そのため、外部端子LD1に接触させるプローブピンPAa,PAbと外部端子LD2に接触させるプローブピンPAa,PAbとが干渉する可能性がある。特に、前述したように、外部端子LD1同士(外部端子LD2同士)が隣接する方向における外部端子LD1と外部端子LD2との間隔は、半導体装置SD1(ダイパッドDP)の辺部の中央から端部に向かうに従って狭くなっていく。そのため、半導体装置SD1(ダイパッドDP)の辺部の中央から端部に向かうに従って外部端子LD1に接触させるプローブピンPAa,PAbと外部端子LD2に接触させるプローブピンPAa,PAbとが干渉する可能性が高くなっていく。   Temporarily, the sum of the distance d7 between the probe pin PAa and the probe pin PAb and the diameter D0 of the plunger portion PAp1 of the probe pin PA is the center of the external terminal LD1 and the external terminal LD2 in the direction in which the external terminal LD1 and the external terminal LD2 are adjacent. Is smaller than the distance d6 to the center of In this case, in the direction in which the external terminal LD1 and the external terminal LD2 are adjacent to each other, the probe pins PAa and PAb are brought into contact with the external terminal LD1 even when the center of the external terminal LD1 and the center of the external terminal LD2 are on the same straight line. It does not interfere with the probe pins PAa and PAb brought into contact with the terminal LD2. However, in the present embodiment, the sum of the distance d7 between the probe pin PAa and the probe pin PAb and the diameter D0 of the plunger portion PAp1 of the probe pin PA is the external in the direction in which the external terminal LD1 and the external terminal LD2 are adjacent The distance d6 is larger than the distance d6 between the center of the terminal LD1 and the center of the external terminal LD2. Therefore, there is a possibility that the probe pins PAa and PAb brought into contact with the external terminal LD1 interfere with the probe pins PAa and PAb brought into contact with the external terminal LD2. In particular, as described above, the distance between the external terminal LD1 and the external terminal LD2 in the direction in which the external terminals LD1 (external terminals LD2) are adjacent to each other is from the center to the end of the side portion of the semiconductor device SD1 (die pad DP). It becomes narrower as you head. Therefore, there is a possibility that the probe pins PAa and PAb brought into contact with the external terminal LD1 from the center to the end of the side of the semiconductor device SD1 (die pad DP) and the probe pins PAa and PAb brought into contact with the external terminal LD2 interfere with each other. It gets higher.

本実施の形態において、例えば、プローブピンPAのプランジャ部PAp1の直径D0が0.19mm、平面視において、外部端子LD1と外部端子LD2とが隣接する方向における外部端子LD1の中央と外部端子LD2の中央との間隔d6が0.55mm、平面視において、プローブピンPAaの軸中心とプローブピンPAbの軸中心との間隔d7が0.35mmである場合を考える。この際、図14(b)に示すように、半導体装置SD1(ダイパッドDP)の辺部の中央に位置する外部端子LD2d0を基準とすると、この外部端子LD2d0に隣接する外部端子LD2d1に接触させるプローブピンPAaと、外部端子LD2d1に最も近接する外部端子LD1d2に接触させるプローブピンPAbとが干渉してしまう。   In the present embodiment, for example, the diameter D0 of the plunger portion PAp1 of the probe pin PA is 0.19 mm, and in plan view, the center of the external terminal LD1 and the external terminal LD2 in the direction in which the external terminal LD1 and the external terminal LD2 are adjacent. A case is considered where the distance d6 to the center is 0.55 mm, and the distance d7 between the axial center of the probe pin PAa and the axial center of the probe pin PAb is 0.35 mm in plan view. At this time, as shown in FIG. 14B, based on the external terminal LD2d0 located at the center of the side of the semiconductor device SD1 (die pad DP), a probe to be brought into contact with the external terminal LD2d1 adjacent to the external terminal LD2d0 The pin PAa and the probe pin PAb brought into contact with the external terminal LD1d2 closest to the external terminal LD2d1 interfere with each other.

ここで、ケルビンコンタクト法において、プローブピンPAのプランジャ部PAp1の直径D0を小さくすれば、外部端子LDに接触させるプローブピンPAaとプローブピンPAbとの間隔d7が小さくなり、プローブピンPAa,PAbが他のプローブピンPAa,PAbと干渉する可能性を小さくすることができる。一方、プローブピンPAのプランジャ部PAp1の直径D0を小さくすると、プローブピンPAに備わるばねPAsの径も小さくなる。そのため、プローブピンPAの外部端子LDに対する接触荷重を大きくすることができなくなる。接触荷重が小さすぎると、プローブピンPAa,PAbのコンタクト部PAc1が外部端子LDに食い込まず、接触性が低下する虞がある。   Here, in the Kelvin contact method, if the diameter D0 of the plunger portion PAp1 of the probe pin PA is made smaller, the distance d7 between the probe pin PAa and the probe pin PAb to be in contact with the external terminal LD becomes smaller and the probe pins PAa, PAb The possibility of interference with other probe pins PAa and PAb can be reduced. On the other hand, when the diameter D0 of the plunger portion PAp1 of the probe pin PA is reduced, the diameter of the spring PAs provided on the probe pin PA is also reduced. Therefore, the contact load of the probe pin PA on the external terminal LD can not be increased. If the contact load is too small, the contact portions PAc1 of the probe pins PAa and PAb may not bite into the external terminal LD, and the contactability may be reduced.

具体的には、プローブピンPAaとプローブピンPAbとの間隔d7が0.35mmである場合、プランジャ部PAp1の直径D0は0.19mmであり、外部端子LDに対するプローブピンPAの接触荷重は35gfである。一方、プローブピンPAaとプローブピンPAbとの間隔d7が0.30mmである場合、プランジャ部PAp1の直径D0は0.14mmであり、外部端子LDに対するプローブピンPAの接触荷重は25gfである。なお、発明者の検討により、プランジャ部PAp1の直径D0は0.14mmである場合、外部端子LDに対する接触荷重をこれ以上大きくしようとすると、プローブピンPAの寿命が極端に短くなることがわかっている。   Specifically, when the distance d7 between the probe pin PAa and the probe pin PAb is 0.35 mm, the diameter D0 of the plunger portion PAp1 is 0.19 mm, and the contact load of the probe pin PA on the external terminal LD is 35 gf is there. On the other hand, when the distance d7 between the probe pin PAa and the probe pin PAb is 0.30 mm, the diameter D0 of the plunger portion PAp1 is 0.14 mm, and the contact load of the probe pin PA on the external terminal LD is 25 gf. According to the study of the inventor, it is found that the life of the probe pin PA becomes extremely short if the contact load on the external terminal LD is further increased if the diameter D0 of the plunger portion PAp1 is 0.14 mm. There is.

以上より、検討例3では、外部端子LDに対する接触荷重を小さくすることなく、外部端子LD1,LD2に接触させるプローブピンPAa,PAb同士が干渉する可能性を低減することが望まれる。   From the above, in Study Example 3, it is desirable to reduce the possibility of interference between the probe pins PAa and PAb brought into contact with the external terminals LD1 and LD2 without reducing the contact load on the external terminals LD.

また、図14(c)に示すように、F2部において、外部端子LD2afに対して、プローブピンPAa,PAbは、外部端子LD2afの長辺方向に沿って配置されている。ここで、外部端子LD2afはC面取りがされているため、プローブピンPAa,PAbの接触位置が外部端子LD2afの短辺方向中央からズレた場合(図12(c)に示す検討例1参照)には、プローブピンPAbが外部端子LD2afのC面取り部分に位置する可能性がある。この場合には、プローブピンPAbが外部端子LD2afに対して安定して接触できない可能性、またはプローブピンPAbが外部端子LD2afにそもそも接触できない可能性がある。   Further, as shown in FIG. 14C, in the F2 portion, the probe pins PAa and PAb are arranged along the long side direction of the external terminal LD2af with respect to the external terminal LD2af. Here, since the external terminal LD2af is C-chamfered, when the contact position of the probe pins PAa and PAb deviates from the center of the external terminal LD2af in the short side direction (see the first example of examination shown in FIG. 12C). The probe pin PAb may be located at the C-chamfered portion of the external terminal LD2af. In this case, there is a possibility that the probe pin PAb can not stably contact the external terminal LD2af, or the probe pin PAb can not contact the external terminal LD2af in the first place.

[本実施の形態の主要な特徴および効果について]
以下、本実施の形態の主要な特徴および効果について説明する。図15は、本実施の形態のプローブピンPA1、検討例2のプローブピンPA102および検討例1のプローブピンPA101を、それぞれ、外部端子LDに接触させた場合において、外部端子LDの短辺方向からみた側面図である。
[About main features and effects of the present embodiment]
Hereinafter, main features and effects of the present embodiment will be described. FIG. 15 illustrates the probe pin PA1 of the present embodiment, the probe pin PA102 of Study Example 2 and the probe pin PA101 of Study Example 1 respectively from the short side direction of the external terminal LD when in contact with the external terminal LD. It is the side view seen.

本実施の形態の主要な特徴の一つは、図9(a)〜図9(d)に示すように、プローブピンPA1のプランジャ部PAp1は、直径D0の円柱状に形成され、プランジャ部PAp1のコンタクト部PAc1は、楕円形状の傾斜面Tf1を有していることである。そして、コンタクト部PAc1の最も先端には突起T1a,T1b,T1cが形成されている。そして、突起T1a,T1bは三角錐状に形成されている一方で、突起T1cは、平面視において、長方形状(または線状)に形成されている。また、突起T1a,T1b,T1cのコンタクト部PAc1の延在方向における高さ位置は同じである。すなわち、突起T1a,T1b,T1cの、プランジャ部PAp1の本体部PAt1とコンタクト部PAc1との接続面Tf2からの高さh1は同一である。   One of the main features of the present embodiment is that, as shown in FIGS. 9A to 9D, the plunger portion PAp1 of the probe pin PA1 is formed in a cylindrical shape having a diameter D0, and the plunger portion PAp1 is formed. The contact portion PAc1 has an elliptical inclined surface Tf1. Further, protrusions T1a, T1b, and T1c are formed at the tip of the contact portion PAc1. The protrusions T1a and T1b are formed in a triangular pyramid shape, while the protrusions T1c are formed in a rectangular shape (or a linear shape) in plan view. Further, the height positions of the protrusions T1a, T1b, T1c in the extending direction of the contact portion PAc1 are the same. That is, the heights h1 of the protrusions T1a, T1b, and T1c from the connection surface Tf2 between the main body portion PAt1 of the plunger portion PAp1 and the contact portion PAc1 are the same.

本実施の形態では、このような構成を採用したことにより、半導体装置の信頼性を向上させることができる。以下、その理由について具体的に説明する。   In this embodiment, by adopting such a configuration, the reliability of the semiconductor device can be improved. The reason will be specifically described below.

図15に示すように、本実施の形態のプローブピンPA1を半導体装置SD1の外部端子LDに接触させる場合を考える。ここで、前述のように、外部端子LDの長辺方向に一対のプローブピンPAa,PAbが並ぶように配置した場合に、外部端子LDの短辺方向中央LDoに接触しているコンタクト部PAc1を破線で表している。   As shown in FIG. 15, consider the case where the probe pin PA1 of the present embodiment is brought into contact with the external terminal LD of the semiconductor device SD1. Here, as described above, when the pair of probe pins PAa and PAb are arranged side by side in the long side direction of the external terminal LD, the contact portion PAc1 in contact with the short side direction center LDo of the external terminal LD is It is represented by a broken line.

ここで、前述したように、コンタクト部PAc1の接触位置に誤差が生じ、プローブピンPA1のコンタクト部PAc1が、外部端子LDの短辺方向中央LDoからズレΔXだけ移動した位置LDxに接触した場合を考える。ズレΔXが外部端子LDの幅d4の半分の長さよりも大きくなると、位置LDxは外部端子LDの端部LDtよりも外側になる。ただし、本実施の形態のプローブピンPA1のコンタクト部PAc1に形成された突起T1bと突起T1cとの間隔が、外部端子LDの短辺方向端部LDtと位置LDxとの間隔よりも大きければ、外部端子LDに突起T1bを接触させることができる。   Here, as described above, an error occurs in the contact position of the contact portion PAc1, and the contact portion PAc1 of the probe pin PA1 contacts the position LDx moved by the shift ΔX from the center LDo in the short side direction of the external terminal LD. Think. When the deviation ΔX becomes larger than the half length of the width d4 of the external terminal LD, the position LDx is outside the end LDt of the external terminal LD. However, if the distance between the protrusion T1b and the protrusion T1c formed in the contact portion PAc1 of the probe pin PA1 of the present embodiment is larger than the distance between the short side direction end LDt of the external terminal LD and the position LDx The protrusion T1b can be brought into contact with the terminal LD.

そして、突起T1a,T1b,T1cの、プランジャ部PAp1の本体部PAt1とコンタクト部PAc1との接続面Tf2からの高さh1は同一であるため、外部端子LDの封止部MRから露出した部分の厚さt1にかかわらず、突起T1cが位置LDxにおいて封止部MRに接触することなく、突起T1bを外部端子LDに接触させることができる。そして、突起T1cが封止部MRに食い込んで、封止部MRにダメージを与えるということを防止できる。   And since heights h1 of the projections T1a, T1b and T1c from the connection surface Tf2 between the main body portion PAt1 of the plunger portion PAp1 and the contact portion PAc1 are the same, the portions of the external terminal LD exposed from the sealing portion MR Regardless of the thickness t1, the protrusion T1b can be brought into contact with the external terminal LD without the protrusion T1c coming into contact with the sealing portion MR at the position LDx. Then, it is possible to prevent the protrusion T1c from biting into the sealing portion MR and damaging the sealing portion MR.

また、前述したように、突起T1cは、突起T1a,T1b,T1cのうちの中央に位置するため、外部端子LDに接触する確率が最も高い。この点、本実施の形態の突起T1cは長方形状(または線状)に形成されているため、突起T1cの摩耗を防止することができる。また、突起T1a,T1b,T1cの、プランジャ部PAp1の本体部PAt1とコンタクト部PAc1との接続面Tf2からの高さh1は同一であるため、突起T1a,T1b,T1cのうちいずれかの突起のみが過度に摩耗するということを防止できる。   Further, as described above, since the protrusion T1c is located at the center of the protrusions T1a, T1b, and T1c, the probability of contacting the external terminal LD is the highest. In this regard, since the protrusion T1c of the present embodiment is formed in a rectangular shape (or linear shape), the wear of the protrusion T1c can be prevented. Further, since the height h1 of the projections T1a, T1b, T1c from the connecting surface Tf2 between the main body portion PAt1 of the plunger portion PAp1 and the contact portion PAc1 is the same, only one of the projections T1a, T1b, T1c Can be prevented from wearing excessively.

そして、突起T1a,T1bは、三角錐状に形成されているため、外部端子LDへの刺さり込みやすさを確保し、プローブピンPAa,PAbと外部端子LDとの接触抵抗を低減させ、安定的に電気特性試験を行うことができる。   And since the protrusions T1a and T1b are formed in a triangular pyramid shape, they ensure ease of penetration into the external terminal LD, reduce the contact resistance between the probe pins PAa and PAb and the external terminal LD, and achieve stability. Electrical property tests can be performed.

なお、本実施の形態のプローブピンPA1のコンタクト部PAc1には、3点の突起T1a,T1b,T1cが形成されている。ここで、突起の数を多くすると外部端子LDに接触する可能性は高くなる。しかし、接点が増加すると、1つの接点あたりの荷重は低下する。そのため、プローブピンPA1のコンタクト部PAc1が外部端子LDに確実に食い込む可能性が低下してしまう。従って、接点数を確保するという観点と、1つの突起あたりの荷重を確保するという観点とから、突起の数は3点が好ましい。   In the contact portion PAc1 of the probe pin PA1 of the present embodiment, three protrusions T1a, T1b, and T1c are formed. Here, when the number of protrusions is increased, the possibility of contacting the external terminal LD is increased. However, as the contacts increase, the load per contact decreases. Therefore, the possibility that the contact portion PAc1 of the probe pin PA1 bites into the external terminal LD reliably is reduced. Therefore, from the viewpoint of securing the number of contacts and the viewpoint of securing the load per protrusion, the number of protrusions is preferably three.

なお、外部端子LDに対して安定した接触を得るという観点からは、突起T1cは、平面視において線状に形成されている方が、外部端子LDに刺さりやすく好ましい。一方、突起T1cの耐摩耗性を確保するという観点からは、突起T1cは、平面視において長方形状に形成されている方が、外部端子LDに面で接触できるため好ましい。   From the viewpoint of obtaining stable contact with the external terminal LD, it is preferable that the protrusion T1c be formed in a linear shape in a plan view because the external terminal LD is easily pierced. On the other hand, from the viewpoint of securing the wear resistance of the protrusion T1c, it is preferable that the protrusion T1c be formed in a rectangular shape in plan view, since the surface can be in contact with the external terminal LD.

また、プローブピンのコンタクト部の形状として一般に用いられている4山(9山)クラウンでは、プローブピンの径方向中央がコンタクト部の最も先端になるように突起が形成されている。このようなプローブピンを用いて、ケルビンコンタクト法を適用すると、一対のプローブピンの突起間の距離がプローブピンの直径とほぼ等しくなる。そのため、プローブピンの径を細くしない限り、一対のプローブピンの突起(外部端子LDへの接触箇所)間の距離を小さくすることができない。   Further, in the four-peak (nine-peak) crown generally used as the shape of the contact portion of the probe pin, a protrusion is formed so that the radial direction center of the probe pin is the tip of the contact portion. When the Kelvin contact method is applied using such a probe pin, the distance between the protrusions of the pair of probe pins becomes approximately equal to the diameter of the probe pin. Therefore, unless the diameter of the probe pin is reduced, the distance between the protrusions of the pair of probe pins (the contact points with the external terminals LD) can not be reduced.

一方、図9(a)に示すように、本実施の形態のプローブピンPA1のプランジャ部PAp1は、直径D0の円柱状に形成され、プランジャ部PAp1のコンタクト部PAc1は、楕円形状の傾斜面Tf1を有している。そして、傾斜面Tf1の最も先端に突起T1a,T1b,T1cが形成されている。そのため、突起T1a,T1b,T1cがプローブピンPA1の径方向端部に形成される。こうすることで、一対のプローブピンPAa,PAbの突起T1a,T1b,T1cが互いに接近するように配置し、一対のプローブピンPAa,PAbの突起(外部端子LDへの接触箇所)間の距離を小さくすることができる。   On the other hand, as shown in FIG. 9A, the plunger portion PAp1 of the probe pin PA1 of the present embodiment is formed in a cylindrical shape having a diameter D0, and the contact portion PAc1 of the plunger portion PAp1 has an elliptical inclined surface Tf1. have. The protrusions T1a, T1b, and T1c are formed at the tip of the inclined surface Tf1. Therefore, protrusions T1a, T1b, and T1c are formed at the radial direction end of the probe pin PA1. By doing this, the protrusions T1a, T1b and T1c of the pair of probe pins PAa and PAb are arranged to be close to each other, and the distance between the protrusions of the pair of probe pins PAa and PAb (contact points to the external terminals LD) is set. It can be made smaller.

また、本実施の形態の主要な特徴として、以下の点が挙げられる。図7に示すように、本実施の形態の半導体装置SD1が有する複数の外部端子LDは、平面視においてダイパッドDPの周囲に沿って、外部端子LD1と外部端子LD2との2列に配置されている。その中で、図7および図8(a)に示すように、ケルビンコンタクト法を適用する外部端子LD1および外部端子LD2が隣接して配置されたD1部において、外部端子LD1dに接触させるプローブピンPAa,PAbは、外部端子LD1dの長辺方向に対して回転して配置されている。そして、D1部において、外部端子LD2dに接触させるプローブピンPAa,PAbは、外部端子LD2dの長辺方向に対して回転して配置されている。D1部において、外部端子LD1dに対するプローブピンPAa,PAbの配置をP1とし、外部端子LD2dに対するプローブピンPAa,PAbの配置をP2とすると、配置P1と配置P2とは、互いに異なる方向に回転している。   In addition, the following points can be mentioned as main features of the present embodiment. As shown in FIG. 7, the plurality of external terminals LD included in the semiconductor device SD1 of the present embodiment are arranged in two rows of the external terminals LD1 and the external terminals LD2 along the periphery of the die pad DP in plan view. There is. Among them, as shown in FIG. 7 and FIG. 8A, a probe pin PAa is brought into contact with the external terminal LD1d at the D1 portion where the external terminal LD1 and the external terminal LD2 to which the Kelvin contact method is applied are disposed adjacent to each other. , PAb are arranged to rotate in the direction of the long side of the external terminal LD1d. In the D1 portion, the probe pins PAa and PAb to be in contact with the external terminal LD2d are arranged to rotate in the long side direction of the external terminal LD2d. Assuming that the arrangement of probe pins PAa and PAb with respect to external terminal LD1d is P1 and the arrangement of probe pins PAa and PAb with respect to external terminal LD2d is P2 in part D1, arrangement P1 and arrangement P2 rotate in different directions. There is.

また、図7に示すように、外部端子LD2dに最も隣接する外部端子LD1との距離が、他の外部端子LD2と外部端子LD1との距離に比べて、最も小さい外部端子LD2dが含まれるD2部において、外部端子LD2dに接触させるプローブピンPAa,PAbは、外部端子LD2dの長辺方向に対して回転して配置されている。   In addition, as shown in FIG. 7, the D2 portion including the external terminal LD2d having the smallest distance between the external terminal LD1 closest to the external terminal LD2d and the distance between the other external terminal LD2 and the external terminal LD1. In the above, the probe pins PAa and PAb brought into contact with the external terminal LD2d are arranged to rotate in the direction of the long side of the external terminal LD2d.

また、図7および図8(c)に示すように、C面取りがされた外部端子LDが含まれるF1部〜F3部において、外部端子LDに接触させるプローブピンPAa,PAbは、外部端子LDのC面取りがされている方向と平行になるように回転している。   Further, as shown in FIG. 7 and FIG. 8C, probe pins PAa and PAb to be brought into contact with the external terminal LD in portions F1 to F3 including the C-chamfered external terminal LD are the external terminals LD. It is rotating so as to be parallel to the direction in which C chamfering is performed.

また、図7および図8(b)に示すように、ケルビンコンタクト法を適用する外部端子LD1と、ケルビンコンタクト法を適用する外部端子LD2とが隣接していないE1部〜E6部において、外部端子LDに接触させるプローブピンPAa,PAbは、外部端子LDの長辺方向に沿って配置されている。   Further, as shown in FIGS. 7 and 8B, the external terminals LD1 to which the Kelvin contact method is applied and the external terminals LD2 to which the Kelvin contact method is applied are not adjacent to the external terminals LD1. The probe pins PAa and PAb to be in contact with the LD are disposed along the long side direction of the external terminal LD.

本実施の形態では、このような構成を採用したことにより、半導体装置の信頼性を向上させることができる。以下、その理由について具体的に説明する。   In this embodiment, by adopting such a configuration, the reliability of the semiconductor device can be improved. The reason will be specifically described below.

ケルビンコンタクト法を適用する外部端子LD1および外部端子LD2が隣接して配置されたD1部において、外部端子LD1dに対するプローブピンPAa,PAbの配置P1と、外部端子LD2dに対するプローブピンPAa,PAbの配置P2とを、互いに異なる方向に回転させる。こうすることで、互いに隣接する外部端子LD1に接触させるプローブピンPA間および互いに隣接する外部端子LD2に接触させるプローブピンPA間の間隔を維持しつつ、外部端子LD1に接触させるプローブピンPAと外部端子LD2に接触させるプローブピンPAとの間隔を空けることができる。   Arrangement D1 of probe pins PAa and PAb with respect to external terminal LD1 d and arrangement P2 of probe pins PAa and PAb with respect to external terminal LD2 in the D1 portion where the external terminal LD1 and external terminal LD2 to which the Kelvin contact method is applied are arranged adjacent to each other. And are rotated in mutually different directions. In this way, the probe pins PA and external pins LD1 contact the external terminals LD1 while maintaining the spaces between the probe pins PA contacting the external terminals LD1 adjacent to each other and the probe pins PA contacting the external terminals LD2 adjacent to each other A space from the probe pin PA to be in contact with the terminal LD2 can be made.

また、外部端子LD2dに最も隣接する外部端子LD1との距離が、他の外部端子LD2と外部端子LD1との距離に比べて、最も小さい外部端子LD2dが含まれるD2部においても、外部端子LD2dに接触させるプローブピンPAa,PAbを、外部端子LD2dの長辺方向に対して回転させる。こうすることで、外部端子LD2dに接触させるプローブピンPAと、外部端子LD2dに隣接する外部端子LD1に接触させるプローブピンPAとの間隔を空けることができる。   In addition, the external terminal LD2d includes the external terminal LD2d in which the distance between the external terminal LD1 closest to the external terminal LD2d and the external terminal LD2d is the smallest compared to the distance between the external terminal LD2 and the external terminal LD1. The probe pins PAa and PAb to be contacted are rotated in the long side direction of the external terminal LD2d. By doing this, it is possible to make a space between the probe pin PA in contact with the external terminal LD2d and the probe pin PA in contact with the external terminal LD1 adjacent to the external terminal LD2d.

また、C面取りがされた外部端子LDが含まれるF1部〜F3部において、外部端子LDに接触させるプローブピンPAa,PAbを、外部端子LDのC面取りがされている方向と平行になるように回転させる。こうすることで、プローブピンPAa,PAbの接触位置が外部端子LD1afの短辺方向中央からズレた場合であっても、プローブピンPAbが外部端子LD1afのC面取り部分にかかることなく、外部端子LD1afに対して安定した接触を得ることができる。   In addition, in the F1 to F3 portions including the C-chamfered external terminal LD, the probe pins PAa and PAb to be brought into contact with the external terminal LD are parallel to the C-chamfered direction of the external terminal LD. Rotate. By doing this, even when the contact position of the probe pins PAa and PAb deviates from the center of the short side direction of the external terminal LD1af, the external pin LD1af does not contact the probe pin PAb with the C chamfered portion of the external terminal LD1af. Stable contact can be obtained.

また、ケルビンコンタクト法を適用する外部端子LD1と、ケルビンコンタクト法を適用する外部端子LD2とが隣接していないE1部〜E6部において、外部端子LDに接触させるプローブピンPAa,PAbは、外部端子LDの長辺方向に沿って配置する。外部端子LDは平面視において長方形状であり、また角が丸く形成されている。そのため、例えば、図8(b)に示すように、プローブピンPAa,PAbを外部端子LD1eの長辺方向に対して回転させた配置P102にした場合は、プローブピンPAa,PAbを外部端子LD1eの長辺方向に沿って配置した場合に比べて、外部端子LD1eにプローブピンPAa,PAbが接触する可能性が低下する。そのため、隣接する他の外部端子LDにプローブピンPAを接触させないE1部〜E6部においては、プローブピンPAa,PAbを外部端子LD1eの長辺方向に沿って配置することで、外部端子LDにプローブピンPAが接触する確率を高めることができる。   Further, in E1 to E6 where the external terminal LD1 to which the Kelvin contact method is applied and the external terminal LD2 to which the Kelvin contact method is not adjacent are the probe pins PAa and PAb to be in contact with the external terminal LD Arrange along the long side direction of the LD. The external terminal LD is rectangular in plan view, and has rounded corners. Therefore, for example, as shown in FIG. 8B, when the probe pins PAa and PAb are arranged in the arrangement P102 rotated in the direction of the long side of the external terminal LD1e, the probe pins PAa and PAb are not connected to the external terminal LD1e. The possibility of the probe pins PAa and PAb coming into contact with the external terminal LD1e is reduced, as compared with the case where they are arranged along the long side direction. Therefore, in portions E1 to E6 where the probe pin PA is not in contact with the adjacent other external terminal LD, the probe pins PAa and PAb are arranged along the long side direction of the external terminal LD1e to probe the external terminal LD The probability that the pin PA contacts can be increased.

以上より、本実施の形態では、ケルビンコンタクト法を適用する電気特性試験において、プローブピンPAの配置を外部端子LDごとに変更することによって、プローブピンPA同士の干渉を防止している。こうすることで、プローブピンPA同士の干渉を防止するために、プローブピンPAの径を小さくする必要がない。そのため、外部端子LDに対する接触荷重を確保することができ、外部端子LDに対するプローブピンPAの安定した接触を得ることができる。その結果、半導体装置の信頼性を向上することができる。   From the above, in the present embodiment, in the electrical property test applying the Kelvin contact method, interference between the probe pins PA is prevented by changing the arrangement of the probe pins PA for each external terminal LD. By doing this, it is not necessary to reduce the diameter of the probe pin PA in order to prevent interference between the probe pins PA. Therefore, the contact load on the external terminal LD can be secured, and stable contact of the probe pin PA to the external terminal LD can be obtained. As a result, the reliability of the semiconductor device can be improved.

[変形例]
<変形例1>
変形例1のプローブピンPA2について、図16(a)〜図16(d)を用いて説明する。図16(a)は、変形例1のプローブピンPA2のコンタクト部を拡大して示す平面図、図16(b)は、図16(a)に示すプローブピンPA2のコンタクト部を拡大して示す正面図、図16(c)は、図16(a)に示すプローブピンPA2のコンタクト部を拡大して示す側面図である。図16(d)は、図7のF2部において、図16(a)に示すプローブピンPA2のコンタクト部PAc2を外部端子LDに接触させた状態を示す部分拡大平面図である。
[Modification]
<Modification 1>
The probe pin PA2 of the modified example 1 will be described using FIGS. 16 (a) to 16 (d). 16 (a) is an enlarged plan view showing the contact portion of the probe pin PA2 of the first modification, and FIG. 16 (b) is an enlarged view of the contact portion of the probe pin PA2 shown in FIG. 16 (a). FIG. 16C is an enlarged side view showing a contact portion of the probe pin PA2 shown in FIG. 16A. 16D is a partially enlarged plan view showing a state in which the contact portion PAc2 of the probe pin PA2 shown in FIG. 16A is in contact with the external terminal LD in the F2 portion of FIG.

図16(a)に示すように、変形例1のプローブピンPA2のコンタクト部PAc2には、突起(第2突起)T2a、突起(第3突起)T2bおよび突起(第1突起)T2cが形成されている。突起T2a,T2bは三角錐状に形成され、突起T2cは平面視において長方形状(または線状)に形成されている点は、上記実施の形態のプローブピンPA1と同じである。   As shown in FIG. 16A, a protrusion (second protrusion) T2a, a protrusion (third protrusion) T2b, and a protrusion (first protrusion) T2c are formed in the contact portion PAc2 of the probe pin PA2 of the modification 1 ing. The protrusions T2a and T2b are formed in a triangular pyramid shape, and the protrusions T2c are formed in a rectangular shape (or linear shape) in plan view, as in the probe pin PA1 of the above embodiment.

一方、平面視において、突起T2cは、突起T2a,T2bを結ぶ直線上に位置している点が、変形例1と上記実施の形態との相違点である。変形例1のプローブピンPA2のそれ以外の構成は、上記実施の形態のプローブピンPA1の構成と同一であるため、繰り返しの説明を省略する。   On the other hand, the difference between the modified example 1 and the above embodiment is that the protrusion T2c is located on a straight line connecting the protrusions T2a and T2b in plan view. The other configuration of the probe pin PA2 of the modified example 1 is the same as the configuration of the probe pin PA1 of the above-described embodiment, and thus the description thereof will not be repeated.

変形例1では上記実施の形態と同様に、突起T2a,T2b,T2cのコンタクト部PAc2の延在方向における高さ位置は同じである。すなわち、突起T2a,T2b,T2cの、プランジャ部PAp1の本体部PAt1とコンタクト部PAc2との接続面Tf2からの高さh1は同一である。そのため、プローブピンPA2のコンタクト部PAc2が、外部端子LDの短辺方向中央LDoからズレΔXだけ移動した位置LDxに接触した場合においても、突起T2cが位置LDxにおいて封止部MRに接触することなく、突起T2bを外部端子LDに接触させることができる。そして、突起T2cが封止部MRに食い込んで、封止部MRにダメージを与えるということを防止できる。   In the first modification, as in the above embodiment, the height positions of the protrusions T2a, T2b, and T2c in the extending direction of the contact portion PAc2 are the same. That is, the heights h1 of the protrusions T2a, T2b, T2c from the connecting surface Tf2 between the main body portion PAt1 of the plunger portion PAp1 and the contact portion PAc2 are the same. Therefore, even when the contact portion PAc2 of the probe pin PA2 contacts the position LDx moved by the shift ΔX from the short side direction center LDo of the external terminal LD, the protrusion T2c does not contact the sealing portion MR at the position LDx. The protrusion T2b can be in contact with the external terminal LD. Then, it is possible to prevent the protrusion T2c from biting into the sealing portion MR and damaging the sealing portion MR.

また、前述したように、突起T2cは、突起T2a,T2b,T2cのうち、最も中央に位置するため、外部端子LDに接触する確率が最も高い。この点、変形例1の突起T2cは平面視において長方形状(または線状)に形成されているため、突起T2cの摩耗を防止することができる。また、突起T2a,T2b,T2cの、プランジャ部PAp1の本体部PAt1とコンタクト部PAc2との接続面Tf2からの高さh1は同一であるため、突起T2a,T2b,T2cのうちいずれかの突起のみが過度に摩耗するということを防止できる。   Further, as described above, since the protrusion T2c is positioned at the center among the protrusions T2a, T2b, and T2c, the probability of contacting the external terminal LD is the highest. In this respect, since the protrusion T2c of the first modification is formed in a rectangular shape (or linear shape) in a plan view, the wear of the protrusion T2c can be prevented. Further, since the height h1 of the projections T2a, T2b, T2c from the connecting surface Tf2 between the main part PAt1 of the plunger part PAp1 and the contact part PAc2 is the same, only one of the projections T2a, T2b, T2c Can be prevented from wearing excessively.

そして、突起T2a,T2bは、三角錐状に形成されているため、外部端子LDへの刺さり込みやすさを確保し、プローブピンPAa,PAbと外部端子LDとの接触抵抗を低減させ、安定的に電気特性試験を行うことができる。   And since the protrusions T2a and T2b are formed in a triangular pyramid shape, they ensure ease of penetration into the external terminal LD, reduce the contact resistance between the probe pins PAa and PAb and the external terminal LD, and achieve stability. Electrical property tests can be performed.

変形例1は、突起T2cは、いずれも突起T2a,T2bを結ぶ直線上に位置している。ここで、前述のように、外部端子LDの長辺方向に一対のプローブピンPAa,PAbが並ぶように配置した場合には、外部端子LDの短辺方向と突起T2cの長さ方向とが平行になる。そのため、プローブピンPA2のコンタクト部PAc2が、外部端子LDの短辺方向中央LDoからズレた場合であっても、突起T2cが外部端子LDに接触する確率が高くなる。この点で、変形例1のプローブピンPA2は、上記実施の形態のプローブピンPA1よりも有利である。   In the first modification, the protrusions T2c are both located on a straight line connecting the protrusions T2a and T2b. Here, as described above, when the pair of probe pins PAa and PAb are arranged side by side in the long side direction of the external terminal LD, the short side direction of the external terminal LD and the length direction of the protrusion T2c are parallel to each other. become. Therefore, even when the contact portion PAc2 of the probe pin PA2 is displaced from the center LDo in the short side direction of the external terminal LD, the probability that the protrusion T2c contacts the external terminal LD is high. In this respect, the probe pin PA2 of the modification 1 is advantageous over the probe pin PA1 of the above embodiment.

なお、変形例1の突起T2a,T2bは、突起T2cからそれぞれ距離L4を置いて形成されている。突起T2aと突起T2cとの間には溝Td2aが形成され、突起T2bと突起T2cとの間にはV字状の溝Td2bが形成されている。突起T2cは、平面視において、幅L3および長さw2を有する長方形状に形成されている。すなわち、突起T2cは面取りされており、その面取り部が長方形状に形成されている。なお、突起T2cの幅L3は0でもよく、この場合、突起T2cは、平面視において、長さw2を有する線状に形成される。すなわち、この際、突起T2cの先端は尖っている。また、突起T2a,T2b,T2cの、溝Td2a,Td2bの底部からの高さh2は同一である。また、突起T2a(突起T2b)と突起T2cとの距離L4は、例えば40〜45μmである。突起T2cの長さw2は、例えば10〜20μm程度であり、突起T2cの幅L3は、例えば0〜10μmである。   The protrusions T2a and T2b of the first modification are each formed at a distance L4 from the protrusion T2c. A groove Td2a is formed between the protrusion T2a and the protrusion T2c, and a V-shaped groove Td2b is formed between the protrusion T2b and the protrusion T2c. The protrusion T2c is formed in a rectangular shape having a width L3 and a length w2 in plan view. That is, the projection T2c is chamfered, and the chamfered portion is formed in a rectangular shape. The width L3 of the protrusion T2c may be 0. In this case, the protrusion T2c is formed in a linear shape having a length w2 in a plan view. That is, at this time, the tip of the protrusion T2c is sharp. Further, the heights h2 of the protrusions T2a, T2b, T2c from the bottom of the grooves Td2a, Td2b are the same. The distance L4 between the protrusion T2a (the protrusion T2b) and the protrusion T2c is, for example, 40 to 45 μm. The length w2 of the protrusion T2c is, for example, about 10 to 20 μm, and the width L3 of the protrusion T2c is, for example, 0 to 10 μm.

次に、図16(d)に示すように、変形例1のプローブピンPA2(PAa,PAb)を、配置P5でもって、F2部に含まれる外部端子LD2bfに接触させると、突起T2a,T2b,T2cが外部端子LD2bfに食い込んで、プローブ痕M2a,M2b,M2cが形成される。   Next, as shown in FIG. 16D, when the probe pin PA2 (PAa, PAb) of the modification 1 is brought into contact with the external terminal LD2bf included in the F2 portion with the arrangement P5, the protrusions T2a, T2b, T2c bites into the external terminal LD2bf to form probe marks M2a, M2b, and M2c.

突起T2a,T2bは三角錐状に形成されている一方で、突起T2cは、平面視において、長方形状(または線状)に形成されている。そのため、突起T2a,T2b,T2cの形状に対応したプローブ痕M2a,M2b,M2cがそれぞれ形成される。特に、外部端子LDに対する突起T2cの接触面積は、外部端子LDに対する突起T2a,T2bの接触面積よりも大きい。   The protrusions T2a and T2b are formed in a triangular pyramid shape, while the protrusions T2c are formed in a rectangular shape (or linear shape) in a plan view. Therefore, probe marks M2a, M2b, and M2c corresponding to the shapes of the protrusions T2a, T2b, and T2c are respectively formed. In particular, the contact area of the protrusion T2c with the external terminal LD is larger than the contact area of the protrusions T2a and T2b with the external terminal LD.

そして、平面視において、突起T2cは、突起T2aと突起T2bとを結ぶ直線上に位置している。そのため、プローブ痕M2cは、プローブ痕M2a,M2bを結ぶ直線上に形成される。   Then, in plan view, the protrusion T2c is located on a straight line connecting the protrusion T2a and the protrusion T2b. Therefore, the probe mark M2c is formed on a straight line connecting the probe marks M2a and M2b.

また、平面視において、突起T2a,T2bは、コンタクト部PAc2の外周縁上に位置している。そのため、プローブ痕M2a,M2bは、コンタクト部PAc2の外周縁が描く円弧上に形成される。   Further, in a plan view, the protrusions T2a and T2b are located on the outer peripheral edge of the contact portion PAc2. Therefore, the probe marks M2a and M2b are formed on a circular arc drawn by the outer peripheral edge of the contact portion PAc2.

また、一対のプローブピンPAa,PAbの配置P5は、外部端子LD2bfのC面取りがされている方向と平行になるように回転している。そのため、プローブピンPAaの突起T2cの長辺方向、および、プローブピンPAbの突起T2cの長辺方向がそれぞれ外部端子LD2bfのC面取りがされている方向と直交している。   Further, the arrangement P5 of the pair of probe pins PAa and PAb is rotated so as to be parallel to the C-chamfered direction of the external terminal LD2bf. Therefore, the long side direction of the protrusion T2c of the probe pin PAa and the long side direction of the protrusion T2c of the probe pin PAb are orthogonal to the C-chamfered direction of the external terminal LD2bf.

また、突起T2a,T2b,T2cの、プランジャ部PAp1の本体部PAt1とコンタクト部PAc2との接続面Tf2からの距離(高さ)は同一である。そのため、プローブ痕M2a,M2b,M2cの底部の、外部端子LD2bfの表面からの深さは、同一である。   Further, the distances (heights) of the protrusions T2a, T2b and T2c from the connecting surface Tf2 between the main body portion PAt1 of the plunger portion PAp1 and the contact portion PAc2 are the same. Therefore, the depths from the surface of the external terminal LD2bf at the bottoms of the probe marks M2a, M2b, and M2c are the same.

<変形例2>
変形例2のプローブピンPA3について、図17(a)〜図17(d)を用いて説明する。図17(a)は、変形例2のプローブピンPA3のコンタクト部を拡大して示す平面図、図17(b)は、図17(a)に示すプローブピンPA3のコンタクト部を拡大して示す正面図、図17(c)は、図17(a)に示すプローブピンPA3のコンタクト部を拡大して示す側面図である。図17(d)は、図7のF2部において、図17(a)に示すプローブピンPA3のコンタクト部PAc3を外部端子LDに接触させた状態を示す部分拡大平面図である。
<Modification 2>
The probe pin PA3 of the modification 2 will be described with reference to FIGS. 17 (a) to 17 (d). FIG. 17 (a) is an enlarged plan view showing the contact portion of the probe pin PA3 of the second modification, and FIG. 17 (b) is an enlarged view showing the contact portion of the probe pin PA3 shown in FIG. 17 (a). FIG. 17C is a side view showing an enlarged contact portion of the probe pin PA3 shown in FIG. 17A. FIG. 17D is a partially enlarged plan view showing a state in which the contact portion PAc3 of the probe pin PA3 shown in FIG. 17A is in contact with the external terminal LD in the F2 portion of FIG.

図17(a)に示すように、変形例2のプローブピンPA3のコンタクト部PAc3には、突起(第2突起)T3a、突起(第3突起)T3bおよび突起(第1突起)T3cが形成されている。突起T3a,T3bが、平面視において長方形状(または線状)に形成されている点が、上記実施の形態のプローブピンPA1との相違点である。そして、突起T3a,T3bの長さは、突起T3cの長さよりも短い。すなわち、外部端子LDに対する突起T3cの接触面積は、外部端子LDに対する突起T3a,T3bの接触面積よりも大きい。変形例2のプローブピンPA3のそれ以外の構成は、上記実施の形態のプローブピンPA1の構成と同一であるため、繰り返しの説明を省略する。   As shown in FIG. 17A, a protrusion (second protrusion) T3a, a protrusion (third protrusion) T3b, and a protrusion (first protrusion) T3c are formed in the contact portion PAc3 of the probe pin PA3 of the modification 2 ing. The difference between the protrusions T3a and T3b and the probe pin PA1 of the above-described embodiment is that the protrusions T3a and T3b are formed in a rectangular shape (or linear shape) in plan view. And the length of protrusion T3a and T3b is shorter than the length of protrusion T3c. That is, the contact area of the protrusion T3c with respect to the external terminal LD is larger than the contact area of the protrusions T3a and T3b with respect to the external terminal LD. The other configuration of the probe pin PA3 of the modification 2 is the same as the configuration of the probe pin PA1 of the above-described embodiment, and thus the repetitive description will be omitted.

変形例2では上記実施の形態と同様に、突起T3a,T3b,T3cのコンタクト部PAc3の延在方向における高さ位置は同じである。すなわち、突起T3a,T3b,T3cの、プランジャ部PAp1の本体部PAt1とコンタクト部PAc3との接続面Tf2からの高さh1は同一である。そのため、プローブピンPA3のコンタクト部PAc3が、外部端子LDの短辺方向中央LDoからズレΔXだけ移動した位置LDxに接触した場合においても、突起T3cが位置LDxにおいて封止部MRに接触することなく、突起T3bを外部端子LDに接触させることができる。そして、突起T3cが封止部MRに食い込んで、封止部MRにダメージを与えるということを防止できる。   In the second modification, the height positions of the protrusions T3a, T3b, and T3c in the extending direction of the contact portion PAc3 are the same as in the above embodiment. That is, the height h1 of the projections T3a, T3b, T3c from the connection surface Tf2 between the main body portion PAt1 of the plunger portion PAp1 and the contact portion PAc3 is the same. Therefore, even when the contact portion PAc3 of the probe pin PA3 contacts the position LDx moved by the shift ΔX from the short side direction center LDo of the external terminal LD, the protrusion T3c does not contact the sealing portion MR at the position LDx. The protrusion T3b can be in contact with the external terminal LD. Then, it is possible to prevent the protrusion T3c from biting into the sealing portion MR and damaging the sealing portion MR.

また、前述したように、突起T3cは、突起T3a,T3b,T3cのうち、最も中央に位置しているため、外部端子LDに接触する確率が最も高い。この点、変形例2の突起T3cは長方形状(線状)に形成されているため、突起T3cの摩耗を防止することができる。また、突起T3a,T3b,T3cの、プランジャ部PAp1の本体部PAt1とコンタクト部PAc3との接続面Tf2からの高さh1は同一であるため、突起T3a,T3b,T3cのうちいずれかの突起のみが過度に摩耗するということを防止できる。   Further, as described above, since the protrusion T3c is positioned at the center among the protrusions T3a, T3b, and T3c, the probability of contacting the external terminal LD is the highest. In this respect, since the protrusion T3c of the second modification is formed in a rectangular shape (linear shape), the wear of the protrusion T3c can be prevented. Further, since the height h1 of the projections T3a, T3b, T3c from the connecting surface Tf2 between the main part PAt1 of the plunger part PAp1 and the contact part PAc3 is the same, only one of the projections T3a, T3b, T3c Can be prevented from wearing excessively.

そして、変形例2の突起T3a,T3bは、長方形状(または線状)に形成され、突起T3a,T3bの長さは、突起T3cの長さよりも短い。そのため、突起T3a,T3bは突起T3cよりも外部端子LDに刺さり込みやすく、外部端子LDへの刺さり込みやすさを確保し、プローブピンPAa,PAbと外部端子LDとの接触抵抗を低減させ、安定的に電気特性試験を行うことができる。さらに、突起T3a,T3bは、長方形状(または線状)に形成されているため、突起T3a,T3bの摩耗を防止することができる。この点で、変形例2のプローブピンPA3は、上記実施の形態のプローブピンPA1よりも有利である。   The protrusions T3a and T3b of the second modification are formed in a rectangular shape (or linear shape), and the lengths of the protrusions T3a and T3b are shorter than the length of the protrusion T3c. Therefore, the projections T3a and T3b are more easily inserted into the external terminal LD than the projections T3c, ensuring ease of insertion into the external terminal LD, and reducing the contact resistance between the probe pins PAa and PAb and the external terminal LD. Electrical property test can be performed. Furthermore, since the protrusions T3a and T3b are formed in a rectangular shape (or linear shape), it is possible to prevent the wear of the protrusions T3a and T3b. In this respect, the probe pin PA3 of the modification 2 is advantageous over the probe pin PA1 of the above embodiment.

一方、突起T3a,T3bが三角錐状に形成されている上記実施の形態の方が、変形例2よりも外部端子LDへの刺さり込みやすさの点で有利である。   On the other hand, the above embodiment in which the protrusions T3a and T3b are formed in a triangular pyramid shape is more advantageous than the modification 2 in terms of the ease of penetration into the external terminal LD.

また、外部端子LDに対して安定した接触を得るという観点からは、突起T3a,T3bは、平面視において線状に形成されている方が、外部端子LDに刺さりやすく好ましい。一方、突起T3a,T3bの耐摩耗性を確保するという観点からは、突起T3a,T3bは、平面視において長方形状に形成されている方が、外部端子LDに面で接触できるため好ましい。   Further, from the viewpoint of obtaining stable contact with the external terminal LD, it is preferable that the protrusions T3a and T3b be formed in a linear shape in plan view because the external terminal LD is easily pierced. On the other hand, from the viewpoint of securing the wear resistance of the protrusions T3a and T3b, it is preferable that the protrusions T3a and T3b be formed in a rectangular shape in plan view because the protrusions T3a and T3b can contact the external terminal LD in a plane.

なお、変形例2の突起T3aと突起T3cとの間には溝Td3aが形成され、突起T3bと突起T3cとの間にはV字状の溝Td3bが形成されている。また、突起T3a,T3b,T3cの、溝Td3a,Td3bの底部からの高さh2は同一である。また、突起T3a,T3bは、幅w3および長さL5を有する長方形状に形成されるが、突起T3a,T3bの幅w3が0のときは、突起T3a,T3bは、平面視において、長さL5を有する線状に形成される。また、突起T3a,T3bの長さL5は、例えば0〜5μm程度である。突起T3a,T3bの長さL5が0のときは、上記実施の形態1の突起T1a,T1bに一致する。   A groove Td3a is formed between the protrusion T3a and the protrusion T3c in the second modification, and a V-shaped groove Td3b is formed between the protrusion T3b and the protrusion T3c. Further, the heights h2 of the protrusions T3a, T3b, T3c from the bottom of the grooves Td3a, Td3b are the same. The protrusions T3a and T3b are formed in a rectangular shape having a width w3 and a length L5. When the width w3 of the protrusions T3a and T3b is 0, the protrusions T3a and T3b have a length L5 in plan view. It is formed in a linear shape having The length L5 of the protrusions T3a and T3b is, for example, about 0 to 5 μm. When the length L5 of the protrusions T3a and T3b is zero, the protrusions T1a and T1b of the first embodiment are matched.

(実施の形態2)
[実施の形態2の半導体装置の構成について]
上記実施の形態1では、試験対象となる半導体装置の例として、QFN型の半導体装置SD1を取り上げて説明したが、試験対象となる半導体装置のパッケージ態様はこれに限定されない。そこで、実施の形態2として、図18〜図19に示すように、QFP(Quad Flat Package)型の半導体装置SD2に適用した場合を例に説明する。
Second Embodiment
[About Configuration of Semiconductor Device of Second Embodiment]
In the first embodiment, the QFN type semiconductor device SD1 is described as an example of the semiconductor device to be tested, but the package aspect of the semiconductor device to be tested is not limited to this. Therefore, as the second embodiment, as shown in FIG. 18 to FIG. 19, the case where it is applied to a semiconductor device SD2 of QFP (Quad Flat Package) type will be described as an example.

図18は、実施の形態2の半導体装置SD2の内部構造の概要を示す透視平面図、図19は図18に示す半導体装置SD2を図18のA−A線に沿って切断した構造を示す断面図である。なお、図18では、半導体装置SD2の内部の平面的配置を示すため、封止部MRの外縁の輪郭を二点鎖線で示し、封止部MRを透視した状態で示している。   18 is a transparent plan view showing an outline of the internal structure of the semiconductor device SD2 of the second embodiment, and FIG. 19 is a cross section showing a structure obtained by cutting the semiconductor device SD2 shown in FIG. 18 along line A-A of FIG. FIG. Note that, in FIG. 18, in order to show the planar arrangement inside the semiconductor device SD2, the outline of the outer edge of the sealing portion MR is shown by a two-dot chain line, and the sealing portion MR is shown in a transparent state.

図18および図19に示す実施の形態2の半導体装置SD2は、半導体チップCPが封止部(封止樹脂)MRの内部に埋め込まれた半導体パッケージである。半導体装置SD2は、半導体チップCPと、複数のワイヤ(導電性部材)BWと、複数のリード(外部端子)LDと、封止部MRと、を有している。   The semiconductor device SD2 of the second embodiment shown in FIGS. 18 and 19 is a semiconductor package in which the semiconductor chip CP is embedded in the sealing portion (sealing resin) MR. The semiconductor device SD2 includes a semiconductor chip CP, a plurality of wires (conductive members) BW, a plurality of leads (external terminals) LD, and a sealing portion MR.

封止部MRは、4つの辺を有する略四角形の平面形状を有し、各辺において、辺に直交する方向に延在するように複数本のリードLDが封止部MRから突出している。封止部MRの中央部分には、半導体チップCPが配置されている。   The sealing portion MR has a substantially rectangular planar shape having four sides, and on each side, a plurality of leads LD project from the sealing portion MR so as to extend in the direction orthogonal to the side. The semiconductor chip CP is disposed at the central portion of the sealing portion MR.

半導体チップCPは、表面(主面)CPaと、表面CPaの反対側に位置する裏面(主面)CPbと、表面CPa上に形成された複数のパッド電極(チップ電極、端子)PDと、を有している。図示しないが、半導体チップCPの表面CPa側には、例えばトランジスタやダイオードなどの複数の半導体素子が形成され、この半導体素子は表面CPaに形成された複数のパッド電極PDと電気的に接続されている。   The semiconductor chip CP includes a front surface (main surface) CPa, a back surface (main surface) CPb located on the opposite side of the front surface CPa, and a plurality of pad electrodes (chip electrodes, terminals) PD formed on the front surface CPa. Have. Although not shown, a plurality of semiconductor elements such as a transistor or a diode are formed on the surface CPa side of the semiconductor chip CP, and the semiconductor elements are electrically connected to a plurality of pad electrodes PD formed on the surface CPa. There is.

図18に示すように、半導体チップCPは、複数の吊りリードTLにより支持されるダイパッド(チップ搭載部)DP上に接合材BD(図19参照)を介して搭載(固着)され、半導体チップCPの複数のパッド電極PDは、ワイヤBWを介して外部端子である複数のリードLDとそれぞれ電気的に接続されている。リードLDは、例えば銅からなる。ワイヤBWは、例えば金または銅からなる。   As shown in FIG. 18, the semiconductor chip CP is mounted (fixed) on a die pad (chip mounting portion) DP supported by a plurality of suspension leads TL via a bonding material BD (see FIG. 19), and the semiconductor chip CP The plurality of pad electrodes PD are electrically connected to the plurality of leads LD, which are external terminals, through the wires BW. The lead LD is made of, for example, copper. The wire BW is made of, for example, gold or copper.

また、半導体チップCPおよび複数のワイヤBWは、封止部MRにより樹脂封止される。封止部MRは、図19に示すように上面(面)MRa、上面MRaの反対側に位置する下面(面)MRb、および上面MRaと下面MRbの間に位置する側面MRcを有している。封止部MRは、例えば熱硬化性樹脂に、シリカなどのフィラー材を添加した絶縁物である。   The semiconductor chip CP and the plurality of wires BW are resin-sealed by the sealing portion MR. The sealing portion MR has an upper surface (surface) MRa, a lower surface (surface) MRb located opposite to the upper surface MRa, and a side surface MRc located between the upper surface MRa and the lower surface MRb, as shown in FIG. . The sealing portion MR is, for example, an insulator obtained by adding a filler material such as silica to a thermosetting resin.

また、複数のリードLDは、それぞれ一部が封止部MRの内部に封止され、それ以外が露出している。封止部MRの内部に位置する部分をインナーリード部IL、封止部MRの外部に位置する部分をアウターリード部OLとして区別する。このアウターリード部OLは、半導体装置SD2の外部端子となる。図19に示すように、アウターリード部OLは、ガルウイング形状を有している。アウターリード部OLの表面には、はんだ膜SF2が形成されている。   In addition, a part of each of the leads LD is sealed inside the sealing portion MR, and the others are exposed. The portion located inside the sealing portion MR is distinguished as the inner lead portion IL, and the portion located outside the sealing portion MR as the outer lead portion OL. The outer lead portion OL serves as an external terminal of the semiconductor device SD2. As shown in FIG. 19, the outer lead portion OL has a gull-wing shape. The solder film SF2 is formed on the surface of the outer lead portion OL.

このはんだ膜SF2は外装めっき膜と呼ばれ、はんだ膜SF2をアウターリード部(外部端子)OLの表面に形成しておくことで、半導体装置SD2を実装基板に実装する際に、導電性接合材であるはんだに対する外部端子の濡れ性を向上させることができる。はんだ膜SF2は、前述の鉛フリーはんだからなり、例えばスズ(Sn)のみ、スズ−ビスマス(Sn−Bi)、スズ−銅(Sn−Cu)、またはスズ−銅−銀(Sn−Cu−Ag)などである。   The solder film SF2 is called an external plating film, and the conductive bonding material is formed when the semiconductor device SD2 is mounted on a mounting substrate by forming the solder film SF2 on the surface of the outer lead portion (external terminal) OL. The wettability of the external terminal to the solder can be improved. The solder film SF2 is made of the above-described lead-free solder, and for example, only tin (Sn), tin-bismuth (Sn-Bi), tin-copper (Sn-Cu), or tin-copper-silver (Sn-Cu-Ag) And so on.

[実施の形態2の半導体装置の製造工程について]
次に、実施の形態2の半導体装置SD2の製造工程について、説明する。以下では、上記実施の形態1の半導体装置SD1の製造工程との相違点のみ説明し、繰り返しの説明は省略する。
[About the manufacturing process of the semiconductor device of Embodiment 2]
Next, a manufacturing process of the semiconductor device SD2 of the second embodiment will be described. Hereinafter, only differences from the manufacturing process of the semiconductor device SD1 of the first embodiment will be described, and the repeated description will be omitted.

実施の形態2の半導体装置SD2の製造工程は、1.基材準備工程(S21)、2.半導体チップ搭載工程(S22)、3.電気的接続工程(S23)、4.封止工程(S24)、5.めっき工程(S25)、6.リードカット工程(S26)、7.個片化工程(S27)、8.電気特性試験工程(S28)を含む。このうち、基材準備工程(S21)、半導体チップ搭載工程(S22)、電気的接続工程(S23)、封止工程(S24)、個片化工程(S27)は、図4に示した上記実施の形態1の半導体装置SD1の製造工程の、基材準備工程(S11)、半導体チップ搭載工程(S12)、電気的接続工程(S13)、封止工程(S14)、個片化工程(S17)とほぼ同じであるため、説明は省略する。   The manufacturing process of the semiconductor device SD2 of the second embodiment includes: Base material preparation process (S21), 2. Semiconductor chip mounting process (S22), 3. Electrical connection process (S23), 4. Sealing step (S24); Plating step (S25); Lead cutting process (S26), 7. Individualization process (S27), 8. The electrical characteristics test step (S28) is included. Among these steps, the substrate preparation step (S21), the semiconductor chip mounting step (S22), the electrical connection step (S23), the sealing step (S24), and the singulation step (S27) are performed as described above with reference to FIG. In the manufacturing process of the semiconductor device SD1 of mode 1, the base material preparation step (S11), the semiconductor chip mounting step (S12), the electrical connection step (S13), the sealing step (S14), the singulation step (S17) The description is omitted because it is almost the same as in FIG.

めっき工程(S25)では、図19に示すリードLDの表面にはんだからなる金属膜(めっき膜)を形成する。実施の形態2では、例えば、リードLDをめっき溶液に浸し、封止部MRから露出したリードLD(アウターリード部OLに相当)の表面に、図19に示す金属膜(はんだめっき膜)SF2を形成する。   In the plating step (S25), a metal film (plating film) made of solder is formed on the surface of the lead LD shown in FIG. In the second embodiment, for example, the lead LD is immersed in a plating solution, and the metal film (solder plating film) SF2 shown in FIG. 19 is formed on the surface of the lead LD (corresponding to the outer lead portion OL) exposed from the sealing portion MR. Form.

はんだ膜SF2は前述のように実装基板に実装する際に、導電性接合材であるはんだに対する外部端子の濡れ性を向上させる観点から形成するが、リードLDを構成する金属で形成された基材部(下地部)の表面がはんだ膜SF2に覆われていれば、はんだ膜SF2の厚さは薄くても良い。実施の形態2では、はんだ膜SF2の厚さはアウターリード部OLよりも薄く、例えば10μm〜20μm程度である。以上がめっき工程(S25)である。   The solder film SF2 is formed from the viewpoint of improving the wettability of the external terminal to the solder which is a conductive bonding material when mounting on the mounting substrate as described above, but the base material formed of the metal constituting the lead LD As long as the surface of the portion (base portion) is covered with the solder film SF2, the thickness of the solder film SF2 may be thin. In the second embodiment, the thickness of the solder film SF2 is thinner than the outer lead portion OL, and is, for example, about 10 μm to 20 μm. The above is the plating step (S25).

リードカット工程(リード成形工程)(S26)では、半導体チップCPを搭載する基材であるリードフレームの、アウターリード部OLの端部を切断する。本工程の切断方法は特に限定されないが、例えば、リードフレームの下面側にパンチ(切断刃)を、上面側にはダイ(支持治具)をそれぞれ配置してプレス加工することで切断する。   In the lead cutting step (lead forming step) (S26), the end portion of the outer lead portion OL of the lead frame as a base material on which the semiconductor chip CP is mounted is cut. Although the cutting method in this step is not particularly limited, for example, a punch (cutting blade) is disposed on the lower surface side of the lead frame and a die (supporting jig) is disposed on the upper surface side, and cutting is performed.

また、図19に示すように、実施の形態2のリードLDは、アウターリード部OLのそれぞれをガルウイング状に成形する。リードLDのアウターリード部OLを成形する方法は特に限定されないが、例えば成形用のパンチとダイを用いてプレス加工することで成形することができる。以上がリードカット工程(S26)である。   Further, as shown in FIG. 19, in the lead LD of the second embodiment, each of the outer lead portions OL is formed in a gull-wing shape. The method for forming the outer lead portion OL of the lead LD is not particularly limited. For example, it can be formed by pressing using a forming punch and a die. The above is the lead cutting step (S26).

以下、電気特性試験工程(S28)について、詳細に説明する。   Hereinafter, the electrical property test step (S28) will be described in detail.

<実施の形態2の電気特性試験工程>
図20(a)は、実施の形態2の半導体装置SD2に試験装置のプローブピンを接触させる領域を拡大して示す要部断面図である。
<Electrical Characteristic Testing Process of Second Embodiment>
FIG. 20A is an enlarged sectional view of a main portion of a region where the probe pin of the test apparatus is brought into contact with the semiconductor device SD2 of the second embodiment.

図20(a)に示すように、実施の形態2では、試験装置のソケット上に半導体装置SD2を配置した後、プローブピンPAを封止部MRから外方へ突出するアウターリード部OLに向かって押し付ける。実施の形態2においてもケルビンコンタクト法を適用するため、2個のプローブピンPAa,PAbをアウターリード部OLの長さ方向に沿って配置している。   As shown in FIG. 20A, in the second embodiment, after disposing the semiconductor device SD2 on the socket of the test apparatus, the probe pin PA is moved toward the outer lead portion OL projecting outward from the sealing portion MR. Press down. Also in the second embodiment, in order to apply the Kelvin contact method, two probe pins PAa and PAb are disposed along the longitudinal direction of the outer lead portion OL.

これにより、プローブピンPAのコンタクト部PAcがアウターリード部OLに接触する。特に、実施の形態2の半導体装置SD2は、アウターリード部OLの表面にはんだ膜SF2が形成されているので、プローブピンPAのコンタクト部PAcは、はんだ膜SF2に接触する。   Thus, the contact portion PAc of the probe pin PA contacts the outer lead portion OL. In particular, in the semiconductor device SD2 of the second embodiment, since the solder film SF2 is formed on the surface of the outer lead portion OL, the contact portion PAc of the probe pin PA contacts the solder film SF2.

この際、プローブピンPAとアウターリード部OLとの接触抵抗を低減させ、安定的に電気特性試験を行うため、プローブピンPAとアウターリード部OLとの接触荷重は、例えば、実施の形態2では、20gf(約0.2N)〜50gf(約0.5N)程度とし、プローブピンPAのコンタクト部PAcがはんだ膜SF2またはアウターリード部OLに食い込んだ状態とするのが好適である。   Under the present circumstances, in order to reduce the contact resistance of probe pin PA and outer lead part OL and to perform an electrical property test stably, the contact load of probe pin PA and outer lead part OL is, for example, the second embodiment. 20 gf (about 0.2 N) to about 50 gf (about 0.5 N), and it is preferable that the contact portion PAc of the probe pin PA bite into the solder film SF2 or the outer lead portion OL.

そして、外部のテスト回路(図示せず)から所定の電気信号が半導体装置SD2に対して送信されて電気特性試験が行われる。試験中は、プローブピンPAを介して半導体装置SD2に通電し、かつ、半導体装置SD2から流れる信号電流などを計測することで、回路中に断線がない事や所定の(許容範囲内の)電気的特性を備えている事を確認する。また電気特性試験の結果に基づいて、良品、不良品の判定を行い、不良品を除外する。良品、不良品の仕分けは、例えば、ソケットから取り出す際に良品と不良品を異なる搬送先に搬送することで行う。   Then, a predetermined electric signal is transmitted to the semiconductor device SD2 from an external test circuit (not shown), and an electric characteristic test is performed. During the test, the semiconductor device SD2 is energized via the probe pin PA, and the signal current or the like flowing from the semiconductor device SD2 is measured to ensure that there are no disconnections in the circuit or a predetermined (within an allowable range) electricity. Make sure that you have the Moreover, based on the result of the electrical property test, the non-defective product and the defective product are judged, and the defective product is excluded. The sorting of the non-defective product and the non-defective product is performed, for example, by transporting the non-defective product and the non-defective product to different transport destinations when taking out from the socket.

ここで、実施の形態2におけるプローブ痕について説明する。図20(b)は、図20(a)に示す実施の形態2の半導体装置SD2のアウターリード部OLに、上記実施の形態1のプローブピンPA1のコンタクト部PAc1を接触させた状態を示す部分拡大平面図である。   Here, the probe mark in the second embodiment will be described. 20B shows a state in which the contact portion PAc1 of the probe pin PA1 of the first embodiment is brought into contact with the outer lead portion OL of the semiconductor device SD2 of the second embodiment shown in FIG. 20A. It is an enlarged plan view.

図20(b)に示すように、上記実施の形態1のプローブピンPA1(PAa,PAb)を、実施の形態2の半導体装置SD2のアウターリード部OLに接触させると、図9(a)〜図9(d)に示す突起T1a,T1b,T1cがアウターリード部OLに食い込んで、プローブ痕M1a,M1b,M1cが形成される。前述の図9(a)および図9(b)に示すように、突起T1a,T1bは三角錐状に形成されている一方で、突起T1cは、長方形状(または線状)に形成されている。そのため、突起T1a,T1b,T1cの形状に対応したプローブ痕M1a,M1b,M1cがそれぞれ形成される(図20(b)参照)。特に、アウターリード部OLに対する突起T1cの接触面積は、アウターリード部OLに対する突起T1a,T1bの接触面積よりも大きい。   As shown in FIG. 20B, when the probe pin PA1 (PAa, PAb) of the first embodiment is brought into contact with the outer lead portion OL of the semiconductor device SD2 of the second embodiment, FIGS. The protrusions T1a, T1b, and T1c shown in FIG. 9D bite into the outer lead portion OL to form probe marks M1a, M1b, and M1c. As shown in FIGS. 9A and 9B described above, the protrusions T1a and T1b are formed in a triangular pyramid shape, while the protrusions T1c are formed in a rectangular shape (or a linear shape). . Therefore, probe marks M1a, M1b, and M1c corresponding to the shapes of the protrusions T1a, T1b, and T1c are respectively formed (see FIG. 20B). In particular, the contact area of the protrusion T1c with the outer lead portion OL is larger than the contact area of the protrusions T1a and T1b with the outer lead portion OL.

そして、平面視において、突起T1cの、コンタクト部PAc1の中心O側は、突起T1aと突起T1bとを結ぶ直線上に位置している。そのため、プローブ痕M1cの、コンタクト部PAc1の中心O側端部は、プローブ痕M1a,M1bの、コンタクト部PAc1の中心O側端部と同一直線上に形成される。   Further, in plan view, the center O side of the contact portion PAc1 of the protrusion T1c is located on a straight line connecting the protrusion T1a and the protrusion T1b. Therefore, the center O side end of the contact mark PAc1 of the probe mark M1c is formed on the same straight line as the center O side end of the contact mark PAc1 of the probe marks M1a and M1b.

また、平面視において、突起T1cの、コンタクト部PAc1の外周側は、突起T1a,T1bとともにコンタクト部PAc1の外周縁上に位置している。そのため、プローブ痕M1cの、コンタクト部PAc1の外周側端部は、プローブ痕M1a,M1bの、コンタクト部PAc1の外周側端部とともに、コンタクト部PAc1の外周縁が描く円弧上に形成される。   In the plan view, the outer peripheral side of the contact portion PAc1 of the protrusion T1c is located on the outer peripheral edge of the contact portion PAc1 together with the protrusions T1a and T1b. Therefore, the outer peripheral side end of the contact mark PAc1 of the probe mark M1c is formed on an arc drawn by the outer peripheral edge of the contact side PAc1 together with the outer peripheral side end of the contact mark PAc1 of the probe marks M1a and M1b.

また、一対のプローブピンPAa,PAbは、アウターリード部OLの長さ方向と平行である。そのため、プローブピンPAaの突起T1cの長辺方向、および、プローブピンPAbの突起T1cの長辺方向がそれぞれアウターリード部OLの長さ方向と平行である。   The pair of probe pins PAa and PAb are parallel to the longitudinal direction of the outer lead portion OL. Therefore, the long side direction of the protrusion T1c of the probe pin PAa and the long side direction of the protrusion T1c of the probe pin PAb are parallel to the long direction of the outer lead portion OL.

また、突起T1a,T1b,T1cの、プランジャ部PAp1の本体部PAt1とコンタクト部PAc1との接続面Tf2からの距離(高さ)は同一である。そのため、プローブ痕M1a,M1b,M1cの底部の、アウターリード部OLの表面からの深さは、ほぼ同一である。   Further, the distances (heights) of the protrusions T1a, T1b and T1c from the connection surface Tf2 between the main body portion PAt1 of the plunger portion PAp1 and the contact portion PAc1 are the same. Therefore, the depths of the bottoms of the probe marks M1a, M1b, and M1c from the surface of the outer lead portion OL are substantially the same.

実施の形態2では、上記実施の形態1と同様に、突起T1a,T1b,T1cのコンタクト部PAc1の延在方向における高さ位置は同じである。すなわち、突起T1a,T1b,T1cの、プランジャ部PAp1の本体部PAt1とコンタクト部PAc1との接続面Tf2からの高さh1は同一である。そのため、プローブピンPA1のコンタクト部PAc1が、アウターリード部OLの短辺方向中央からズレた位置に接触した場合においても、安定した接触を得ることができる。   In the second embodiment, as in the first embodiment, the heights of the protrusions T1a, T1b, and T1c in the extending direction of the contact portion PAc1 are the same. That is, the heights h1 of the protrusions T1a, T1b, and T1c from the connection surface Tf2 between the main body portion PAt1 of the plunger portion PAp1 and the contact portion PAc1 are the same. Therefore, stable contact can be obtained even when the contact portion PAc1 of the probe pin PA1 contacts a position shifted from the center of the outer lead portion OL in the short side direction.

また、前述したように、突起T1cは、突起T1a,T1b,T1cのうち、最も中央に位置するため、アウターリード部OLに接触する確率が最も高い。この点、突起T1cは平面視において長方形状(または線状)に形成されているため、突起T1cの摩耗を防止することができる。また、突起T1a,T1b,T1cの、プランジャ部PAp1の本体部PAt1とコンタクト部PAc1との接続面Tf2からの高さh1は同一であるため、突起T1a,T1b,T1cのうちいずれかの突起のみが過度に摩耗するということを防止できる。   Further, as described above, since the protrusion T1c is positioned at the most center among the protrusions T1a, T1b, and T1c, the probability of contacting the outer lead portion OL is the highest. In this respect, since the protrusion T1c is formed in a rectangular shape (or linear shape) in plan view, it is possible to prevent the wear of the protrusion T1c. Further, since the height h1 of the projections T1a, T1b, T1c from the connecting surface Tf2 between the main body portion PAt1 of the plunger portion PAp1 and the contact portion PAc1 is the same, only one of the projections T1a, T1b, T1c Can be prevented from wearing excessively.

そして、突起T1a,T1bは、三角錐状に形成されているため、アウターリード部OLへの刺さり込みやすさを確保し、プローブピンPAa,PAbとアウターリード部OLとの接触抵抗を低減させ、安定的に電気特性試験を行うことができる。   Then, since the protrusions T1a and T1b are formed in a triangular pyramid shape, ease of penetration into the outer lead portion OL is ensured, and contact resistance between the probe pins PAa and PAb and the outer lead portion OL is reduced. Electrical property tests can be conducted stably.

なお、ここでは、電気特性試験工程(S28)に上記実施の形態1のプローブピンPA1を用いる場合を例に説明したが、変形例1のプローブピンPA2または変形例2のプローブピンPA3を採用することもできる。   Here, the case of using the probe pin PA1 of the first embodiment in the electrical property test step (S28) is described as an example, but the probe pin PA2 of the first modification or the probe pin PA3 of the second modification is adopted. It can also be done.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, although the invention made by the present inventor was concretely explained based on an embodiment, the present invention is not limited to the above-mentioned embodiment, and can be variously changed in the range which does not deviate from the gist. Needless to say.

その他、実施の形態に記載された内容に対応するもの或いはその一部を以下に記載する。   In addition, parts corresponding to the contents described in the embodiment or parts thereof will be described below.

[付記1]
(a)半導体チップを備え、かつ前記半導体チップに形成された半導体集積回路に電気的に接続された複数の外部端子が設けられた半導体装置を準備する工程と、
(b)前記(a)工程の後、前記半導体集積回路の電気特性試験を行う工程と、
を有し、
前記(b)工程は、前記複数の外部端子に含まれる1個の外部端子に対して2個のプローブピンを接触させるケルビンコンタクト法を用いた電気特性試験を含み、
前記複数の外部端子は、第1端子を含み、
前記第1端子は、平面視において矩形状に形成され、
平面視において、前記第1端子に接触させる2個のプローブピンの隣接方向は、前記第1端子の第1辺方向に対して第1の角度で回転している、半導体装置の製造方法。
[Supplementary Note 1]
(A) preparing a semiconductor device provided with a semiconductor chip and provided with a plurality of external terminals electrically connected to a semiconductor integrated circuit formed in the semiconductor chip;
(B) performing an electrical property test of the semiconductor integrated circuit after the step (a);
Have
The step (b) includes an electrical property test using a Kelvin contact method in which two probe pins are brought into contact with one external terminal included in the plurality of external terminals,
The plurality of external terminals include a first terminal,
The first terminal is formed in a rectangular shape in plan view,
The method for manufacturing a semiconductor device, wherein, in a plan view, an adjacent direction of two probe pins to be in contact with the first terminal is rotated at a first angle with respect to a first side direction of the first terminal.

[付記2]
付記1記載の半導体装置の製造方法において、
前記複数の外部端子は、第2端子をさらに含み、
平面視において、前記第1端子および前記第2端子は、それぞれ、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
前記第1端子と前記第2端子とは、前記第1端子および前記第2端子の短辺方向において互いに隣接しており、
平面視において、前記第1端子に接触させる2個のプローブピンの隣接方向は、前記第1端子の長辺方向に対して前記第1の角度で回転しており、
平面視において、前記第2端子に接触させる2個のプローブピンの隣接方向は、前記第2端子の長辺方向に対して第2の角度で回転しており、
前記第1の角度の回転方向と前記第2の角度の回転方向とは逆である、半導体装置の製造方法。
[Supplementary Note 2]
In the method of manufacturing a semiconductor device according to appendix 1,
The plurality of external terminals further include a second terminal,
In a plan view, the first terminal and the second terminal are each formed in a rectangular shape having a long side and a short side which intersects the long side and is shorter than the long side,
The first terminal and the second terminal are adjacent to each other in the short side direction of the first terminal and the second terminal,
In plan view, the adjacent direction of the two probe pins to be in contact with the first terminal is rotated at the first angle with respect to the long side direction of the first terminal,
In plan view, the adjacent direction of the two probe pins to be in contact with the second terminal is rotated at a second angle with respect to the long side direction of the second terminal,
A method of manufacturing a semiconductor device, wherein a rotation direction of the first angle and a rotation direction of the second angle are opposite to each other.

[付記3]
付記2記載の半導体装置の製造方法において、
前記複数の外部端子は、第3端子をさらに含み、
平面視において、前記第3端子は、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
前記第1端子と前記第3端子とは、前記第1端子および前記第3端子の長辺方向において互いに隣接しており、
平面視において、前記第3端子に接触させる2個のプローブピンの隣接方向は、前記第1端子に接触させる2個のプローブピンの隣接方向と平行である、半導体装置の製造方法。
[Supplementary Note 3]
In the method of manufacturing a semiconductor device according to appendix 2,
The plurality of external terminals further include a third terminal,
In a plan view, the third terminal is formed in a rectangular shape having a long side and a short side intersecting the long side and shorter than the long side,
The first terminal and the third terminal are adjacent to each other in the long side direction of the first terminal and the third terminal,
The method for manufacturing a semiconductor device, wherein, in a plan view, the adjacent direction of the two probe pins in contact with the third terminal is parallel to the adjacent direction of the two probe pins in contact with the first terminal.

[付記4]
付記1記載の半導体装置の製造方法において、
前記複数の外部端子は、第4端子をさらに含み、
平面視において、前記第4端子は、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
平面視において、前記第4端子に接触させる2個のプローブピンの隣接方向は、前記第4端子の長辺方向に対して平行であり、
前記第1端子と前記第4端子とは、前記第1端子および前記第4端子の短辺方向において互いに隣接していない、半導体装置の製造方法。
[Supplementary Note 4]
In the method of manufacturing a semiconductor device according to appendix 1,
The plurality of external terminals further include a fourth terminal,
In a plan view, the fourth terminal is formed in a rectangular shape having a long side and a short side intersecting the long side and shorter than the long side,
In plan view, the adjacent directions of the two probe pins to be in contact with the fourth terminal are parallel to the long side direction of the fourth terminal,
The manufacturing method of the semiconductor device in which the said 1st terminal and the said 4th terminal are not mutually adjacent in the short side direction of the said 1st terminal and the said 4th terminal.

[付記5]
付記1記載の半導体装置の製造方法において、
前記複数の外部端子は、第5端子および第6端子をさらに含み、
平面視において、前記第5端子および前記第6端子は、それぞれ、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
平面視において、前記第5端子に接触させる2個のプローブピンの隣接方向は、前記第5端子の長辺方向に対して平行であり、
平面視において、前記第6端子に接触させる2個のプローブピンの隣接方向は、前記第6端子の長辺方向に対して平行であり、
前記第5端子と前記第6端子とは、前記第5端子および前記第6端子の長辺方向において互いに隣接し、前記第5端子および前記第6端子の短辺方向において互いに隣接していない、半導体装置の製造方法。
[Supplementary Note 5]
In the method of manufacturing a semiconductor device according to appendix 1,
The plurality of external terminals further include a fifth terminal and a sixth terminal,
In plan view, each of the fifth terminal and the sixth terminal is formed in a rectangular shape having a long side and a short side which intersects the long side and is shorter than the long side,
In plan view, the adjacent direction of the two probe pins to be in contact with the fifth terminal is parallel to the long side direction of the fifth terminal,
In plan view, the adjacent direction of the two probe pins in contact with the sixth terminal is parallel to the long side direction of the sixth terminal,
The fifth terminal and the sixth terminal are adjacent to each other in the long side direction of the fifth terminal and the sixth terminal, and not adjacent to each other in the short side direction of the fifth terminal and the sixth terminal. Semiconductor device manufacturing method.

[付記6]
付記1記載の半導体装置の製造方法において、
前記複数の外部端子は、第7端子をさらに含み、
平面視において、前記第7端子は、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
前記第7端子は、長辺方向に対して第3の角度で面取りされた角部を有し、
前記第7端子に接触させる2個のプローブピンの隣接方向は、前記角部と平行である、半導体装置の製造方法。
[Supplementary Note 6]
In the method of manufacturing a semiconductor device according to appendix 1,
The plurality of external terminals further include a seventh terminal,
In a plan view, the seventh terminal is formed in a rectangular shape having a long side and a short side intersecting the long side and shorter than the long side,
The seventh terminal has a corner chamfered at a third angle with respect to the long side direction,
The method for manufacturing a semiconductor device, wherein an adjacent direction of two probe pins to be in contact with the seventh terminal is parallel to the corner.

BD 接合材
BW ワイヤ
CP 半導体チップ
CPa 表面(主面)
CPb 裏面(主面)
DP ダイパッド
IL インナーリード部
LD,LD1,LD1a,LD1af,LD1b,LD1bf,LD1c,LD1d,LD1d2,LD1e,LD2,LD2a,LD2af,LD2b,LD2bf,LD2c,LD2d,LD2d0,LD2d1,LD2e,LD2f 外部端子
LF リードフレーム
M101 プローブ痕
M1a,M1b,M1c プローブ痕
M2a,M2b,M2c プローブ痕
Ma,Mb 電極
MR 封止部
OL アウターリード部
PA,PA1,PA101,PA102,PA2,PA3,PAa,PAb プローブピン
PAc,PAc1,PAc101,PAc102,PAc2,PAc3 コンタクト部
PAp1,PAp2 プランジャ部
PAs ばね
PAt1 本体部
PD パッド電極
SD1,SD2 半導体装置
SF2 はんだ膜
T102a,T102b,T102c 突起
T1a,T2a,T3a 突起(第2突起)
T1b,T2b,T3b 突起(第3突起)
T1c,T2c,T3c 突起(第1突起)
TB テスト基板
Td102a,Td102b 溝
Tda,Td2a,Td3a 溝(第1溝)
Tdb,Td2b,Td3b 溝(第2溝)
Tf1 傾斜面
Tf2 接続面
Tf3 水平面
TG プローブガイド
TL,TL1 吊りリード
TS 試験装置
BD bonding material BW wire CP semiconductor chip CPa surface (main surface)
CPb back surface (main surface)
DP Die pad IL Inner lead LD, LD1a, LD1af, LD1b, LD1bf, LD1c, LD1d, LD1d2, LD1e, LD2a, LD2a, LD2af, LD2b, LD2bf, LD2c, LD2d, LD2d0, LD2d1, LD2e, LD2f External terminal LF Lead frame M101 Probe mark M1a, M1b, M1c Probe mark M2a, M2b, M2c Probe mark Ma, Mb Electrode MR Sealing part OL Outer lead part PA, PA1, PA101, PA102, PA2, PA3, PAa, PAb Probe pin PAc, PAc1, PAc101, PAc102, PAc2, PAc3 Contact portion PAp1, PAp2 Plunger portion PAs Spring PAt1 Body portion PD Pad electrode SD1, SD2 Semiconductor device SF2 I's film T102a, T102b, T102c projections T1a, T2a, T3a projection (second projection)
T1b, T2b, T3b protrusion (third protrusion)
T1c, T2c, T3c protrusion (first protrusion)
TB test substrate Td102a, Td102b groove Tda, Td2a, Td3a groove (first groove)
Tdb, Td2b, Td3b Groove (second groove)
Tf1 Slope Tf2 Connection Tf3 Horizontal TG Probe guide TL, TL1 Suspended lead TS Test device

Claims (20)

(a)半導体チップと、前記半導体チップに形成された半導体集積回路に電気的に接続された複数の外部端子とを有する半導体装置を準備する工程と、
(b)前記(a)工程の後、前記半導体集積回路の電気特性試験を行う工程と、
を有し、
前記(b)工程は、前記複数の外部端子に含まれる1個の外部端子に対して2個のプローブピンを接触させるケルビンコンタクト法を用いた電気特性試験を含み、
前記2個のプローブピンのそれぞれは、本体部と、前記外部端子への接触領域を含むコンタクト部とからなるプランジャ部を含み、
前記コンタクト部は、並んで配置された第1突起、第2突起および第3突起を有し、
前記第1突起、前記第2突起および前記第3突起のそれぞれの先端は、前記コンタクト部の延在方向における高さ位置が同じであり、
前記第1突起は、前記第2突起と前記第3突起との間に位置し、
前記外部端子に対する前記第1突起の接触面積は、前記外部端子に対する前記第2突起および前記第3突起のそれぞれの接触面積よりも大きい、半導体装置の製造方法。
(A) preparing a semiconductor device having a semiconductor chip and a plurality of external terminals electrically connected to the semiconductor integrated circuit formed on the semiconductor chip;
(B) performing an electrical property test of the semiconductor integrated circuit after the step (a);
Have
The step (b) includes an electrical property test using a Kelvin contact method in which two probe pins are brought into contact with one external terminal included in the plurality of external terminals,
Each of the two probe pins includes a plunger portion including a body portion and a contact portion including a contact region to the external terminal,
The contact portion has a first protrusion, a second protrusion and a third protrusion arranged side by side,
The respective tips of the first protrusion, the second protrusion and the third protrusion have the same height position in the extending direction of the contact portion,
The first protrusion is located between the second protrusion and the third protrusion,
A method of manufacturing a semiconductor device, wherein a contact area of the first protrusion with respect to the external terminal is larger than a contact area of each of the second protrusion and the third protrusion with respect to the external terminal.
請求項1記載の半導体装置の製造方法において、
前記第1突起は、平面視において、線状に形成されている、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the first protrusion is formed in a linear shape in a plan view.
請求項1記載の半導体装置の製造方法において、
前記第1突起は、平面視において、長方形状に形成されている、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the first protrusion is formed in a rectangular shape in a plan view.
請求項1記載の半導体装置の製造方法において、
前記第2突起および前記第3突起は、角錐状に形成されている、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the second protrusion and the third protrusion are formed in a pyramid shape.
請求項1記載の半導体装置の製造方法において、
前記第2突起および前記第3突起は、平面視において、線状に形成されている、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the second protrusion and the third protrusion are formed in a linear shape in plan view.
請求項1記載の半導体装置の製造方法において、
前記第2突起および前記第3突起は、平面視において、長方形状に形成されている、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the second protrusion and the third protrusion are formed in a rectangular shape in a plan view.
請求項1記載の半導体装置の製造方法において、
前記コンタクト部は、円柱状に形成され、
平面視において、前記第2突起および前記第3突起を結ぶ直線は、前記コンタクト部の軸中心を通らない、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 1,
The contact portion is formed in a cylindrical shape.
A method of manufacturing a semiconductor device, wherein a straight line connecting the second protrusion and the third protrusion does not pass through an axial center of the contact portion in plan view.
請求項7記載の半導体装置の製造方法において、
前記第1突起は、平面視において、前記第2突起および前記第3突起を結ぶ線分の垂直二等分線上に位置している、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 7,
The method of manufacturing a semiconductor device, wherein the first protrusion is located on a perpendicular bisector of a line segment connecting the second protrusion and the third protrusion in a plan view.
請求項7記載の半導体装置の製造方法において、
前記第1突起は、平面視において、前記第2突起および前記第3突起を通る直線上に位置している、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 7,
The method of manufacturing a semiconductor device, wherein the first protrusion is located on a straight line passing through the second protrusion and the third protrusion in a plan view.
請求項1記載の半導体装置の製造方法において、
前記第1突起と前記第2突起との間には、第1溝が形成され、
前記第1突起と前記第3突起との間には、第2溝が形成され、
前記第1突起および前記第2突起の前記第1溝の底部からの高さは、前記第1突起および前記第3突起の前記第2溝の底部からの高さと同じである、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 1,
A first groove is formed between the first protrusion and the second protrusion,
A second groove is formed between the first protrusion and the third protrusion,
The manufacturing of a semiconductor device, wherein the height from the bottom of the first groove of the first protrusion and the second protrusion is the same as the height from the bottom of the second groove of the first protrusion and the third protrusion Method.
請求項10記載の半導体装置の製造方法において、
前記第1突起および前記第2突起の前記第1溝の底部からの高さは、
前記半導体装置から露出する前記外部端子の厚さよりも大きい、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 10,
The height of the first protrusion and the second protrusion from the bottom of the first groove is
A method of manufacturing a semiconductor device, wherein the thickness is larger than the thickness of the external terminal exposed from the semiconductor device.
請求項1記載の半導体装置の製造方法において、
前記コンタクト部には、側面視において、前記延在方向に対して傾斜した傾斜面が形成され、
前記第1突起、前記第2突起および前記第3突起は、前記傾斜面の最も先端に形成されている、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 1,
The contact portion is formed with an inclined surface inclined with respect to the extending direction in a side view,
The method of manufacturing a semiconductor device, wherein the first protrusion, the second protrusion, and the third protrusion are formed at the tip of the inclined surface.
請求項12記載の半導体装置の製造方法において、
前記2個のプローブピンは、前記外部端子に対して、前記2個のプローブピンのそれぞれの前記第1突起が互いに隣接するように配置されている、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 12,
The method for manufacturing a semiconductor device, wherein the two probe pins are arranged such that the first protrusions of the two probe pins are adjacent to each other with respect to the external terminal.
請求項1記載の半導体装置の製造方法において、
前記複数の外部端子は、第1端子を含み、
前記第1端子は、平面視において矩形状に形成され、
平面視において、前記第1端子に接触させる2個のプローブピンの隣接方向は、前記第1端子の第1辺方向に対して第1の角度で回転している、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 1,
The plurality of external terminals include a first terminal,
The first terminal is formed in a rectangular shape in plan view,
The method for manufacturing a semiconductor device, wherein, in a plan view, an adjacent direction of two probe pins to be in contact with the first terminal is rotated at a first angle with respect to a first side direction of the first terminal.
請求項14記載の半導体装置の製造方法において、
前記複数の外部端子は、第2端子をさらに含み、
平面視において、前記第1端子および前記第2端子は、それぞれ、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
前記第1端子と前記第2端子とは、前記第1端子および前記第2端子の短辺方向において互いに隣接しており、
平面視において、前記第1端子に接触させる2個のプローブピンの隣接方向は、前記第1端子の長辺方向に対して前記第1の角度で回転しており、
平面視において、前記第2端子に接触させる2個のプローブピンの隣接方向は、前記第2端子の長辺方向に対して第2の角度で回転しており、
前記第1の角度の回転方向と前記第2の角度の回転方向とは逆である、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 14,
The plurality of external terminals further include a second terminal,
In a plan view, the first terminal and the second terminal are each formed in a rectangular shape having a long side and a short side which intersects the long side and is shorter than the long side,
The first terminal and the second terminal are adjacent to each other in the short side direction of the first terminal and the second terminal,
In plan view, the adjacent direction of the two probe pins to be in contact with the first terminal is rotated at the first angle with respect to the long side direction of the first terminal,
In plan view, the adjacent direction of the two probe pins to be in contact with the second terminal is rotated at a second angle with respect to the long side direction of the second terminal,
A method of manufacturing a semiconductor device, wherein a rotation direction of the first angle and a rotation direction of the second angle are opposite to each other.
請求項15記載の半導体装置の製造方法において、
前記複数の外部端子は、第3端子をさらに含み、
平面視において、前記第3端子は、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
前記第1端子と前記第3端子とは、前記第1端子および前記第3端子の長辺方向において互いに隣接しており、
平面視において、前記第3端子に接触させる2個のプローブピンの隣接方向は、前記第1端子に接触させる2個のプローブピンの隣接方向と平行である、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 15,
The plurality of external terminals further include a third terminal,
In a plan view, the third terminal is formed in a rectangular shape having a long side and a short side intersecting the long side and shorter than the long side,
The first terminal and the third terminal are adjacent to each other in the long side direction of the first terminal and the third terminal,
The method for manufacturing a semiconductor device, wherein, in a plan view, the adjacent direction of the two probe pins in contact with the third terminal is parallel to the adjacent direction of the two probe pins in contact with the first terminal.
請求項14記載の半導体装置の製造方法において、
前記複数の外部端子は、第4端子をさらに含み、
平面視において、前記第4端子は、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
平面視において、前記第4端子に接触させる2個のプローブピンの隣接方向は、前記第4端子の長辺方向に対して平行であり、
前記第1端子と前記第4端子とは、前記第1端子および前記第4端子の短辺方向において互いに隣接していない、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 14,
The plurality of external terminals further include a fourth terminal,
In a plan view, the fourth terminal is formed in a rectangular shape having a long side and a short side intersecting the long side and shorter than the long side,
In plan view, the adjacent directions of the two probe pins to be in contact with the fourth terminal are parallel to the long side direction of the fourth terminal,
The manufacturing method of the semiconductor device in which the said 1st terminal and the said 4th terminal are not mutually adjacent in the short side direction of the said 1st terminal and the said 4th terminal.
請求項14記載の半導体装置の製造方法において、
前記複数の外部端子は、第5端子および第6端子をさらに含み、
平面視において、前記第5端子および前記第6端子は、それぞれ、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
平面視において、前記第5端子に接触させる2個のプローブピンの隣接方向は、前記第5端子の長辺方向に対して平行であり、
平面視において、前記第6端子に接触させる2個のプローブピンの隣接方向は、前記第6端子の長辺方向に対して平行であり、
前記第5端子と前記第6端子とは、前記第5端子および前記第6端子の長辺方向において互いに隣接し、前記第5端子および前記第6端子の短辺方向において互いに隣接していない、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 14,
The plurality of external terminals further include a fifth terminal and a sixth terminal,
In plan view, each of the fifth terminal and the sixth terminal is formed in a rectangular shape having a long side and a short side which intersects the long side and is shorter than the long side,
In plan view, the adjacent direction of the two probe pins to be in contact with the fifth terminal is parallel to the long side direction of the fifth terminal,
In plan view, the adjacent direction of the two probe pins in contact with the sixth terminal is parallel to the long side direction of the sixth terminal,
The fifth terminal and the sixth terminal are adjacent to each other in the long side direction of the fifth terminal and the sixth terminal, and not adjacent to each other in the short side direction of the fifth terminal and the sixth terminal. Semiconductor device manufacturing method.
請求項14記載の半導体装置の製造方法において、
前記複数の外部端子は、第7端子をさらに含み、
平面視において、前記第7端子は、長辺と、前記長辺に交差し、かつ、前記長辺よりも短い短辺とを有する長方形状に形成され、
前記第7端子は、長辺方向に対して第3の角度で面取りされた角部を有し、
前記第7端子に接触させる2個のプローブピンの隣接方向は、前記角部と平行である、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 14,
The plurality of external terminals further include a seventh terminal,
In a plan view, the seventh terminal is formed in a rectangular shape having a long side and a short side intersecting the long side and shorter than the long side,
The seventh terminal has a corner chamfered at a third angle with respect to the long side direction,
The method for manufacturing a semiconductor device, wherein an adjacent direction of two probe pins to be in contact with the seventh terminal is parallel to the corner.
請求項1記載の半導体装置の製造方法において、
前記半導体装置は、
チップ搭載部と、
前記チップ搭載部上に搭載された前記半導体チップと、
を有し、
前記複数の外部端子は、複数のリードからなり、
前記複数のリードのそれぞれは、前記チップ搭載部の周囲を囲むように配置されたインナーリード部と、前記インナーリード部に接続され、かつ、前記インナーリード部から外方に向かって延在するアウターリード部とからなり、
前記プローブピンは、前記アウターリード部に接触させる、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 1,
The semiconductor device is
The chip mounting unit,
The semiconductor chip mounted on the chip mounting portion;
Have
The plurality of external terminals consist of a plurality of leads,
Each of the plurality of leads is connected to the inner lead portion arranged to surround the periphery of the chip mounting portion, and the outer lead portion, and an outer which extends outward from the inner lead portion It consists of a lead and
The method for manufacturing a semiconductor device, wherein the probe pin is in contact with the outer lead portion.
JP2017247027A 2017-12-22 2017-12-22 Semiconductor device manufacturing method Pending JP2019113418A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017247027A JP2019113418A (en) 2017-12-22 2017-12-22 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017247027A JP2019113418A (en) 2017-12-22 2017-12-22 Semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JP2019113418A true JP2019113418A (en) 2019-07-11

Family

ID=67222520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017247027A Pending JP2019113418A (en) 2017-12-22 2017-12-22 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2019113418A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112083205A (en) * 2020-09-11 2020-12-15 苏州韬盛电子科技有限公司 Kelvin test probe with ultra-high current

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112083205A (en) * 2020-09-11 2020-12-15 苏州韬盛电子科技有限公司 Kelvin test probe with ultra-high current

Similar Documents

Publication Publication Date Title
JP5486866B2 (en) Manufacturing method of semiconductor device
US9230938B2 (en) Method of manufacturing semiconductor device
US6087716A (en) Semiconductor device package having a connection substrate with turned back leads and method thereof
JP2001338955A (en) Semiconductor device and its manufacturing method
JPH0936122A (en) Semiconductor device, its manufacture and probe card which is formed by using the semiconductor device
JP2004138405A (en) Probe for measuring semiconductor device
CN101189524A (en) Probe card with stacked substrate
TW201346288A (en) A method for manufacturing a semiconductor device
US10551432B2 (en) Method of manufacturing semiconductor device
JP2019113418A (en) Semiconductor device manufacturing method
JP2017026505A (en) Method for manufacturing semiconductor device
US9515000B2 (en) Method for manufacturing semiconductor device
CN109786265B (en) Packaging device, preparation method and signal measurement method
KR101123802B1 (en) Semiconductor chip
US7786478B2 (en) Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same
JP2019124566A (en) Semiconductor device manufacturing method
JP2004063616A (en) Lead frame, manufacturing method of semiconductor device using the same and electric characteristic inspecting method of small-sized element
US20230266362A1 (en) Method of manufacturing semiconductor device
US20240201223A1 (en) Manufacturing method of semiconductor device and test socket for use in the same
JP2019074349A (en) Semiconductor device manufacturing method
JP2885202B2 (en) Inspection jig for semiconductor package
JPH02106943A (en) Mounting structure of semiconductor integrated circuit
JPH0878554A (en) Bga type semiconductor
KR20170078458A (en) Hybrid test socket fabricated by MEMS technology having wire silicon rubber thereby improving contact characteristic
JP2021012040A (en) Inspection tool for inspecting electrical characteristics