JP2019110629A - Power storage circuit - Google Patents

Power storage circuit Download PDF

Info

Publication number
JP2019110629A
JP2019110629A JP2017240693A JP2017240693A JP2019110629A JP 2019110629 A JP2019110629 A JP 2019110629A JP 2017240693 A JP2017240693 A JP 2017240693A JP 2017240693 A JP2017240693 A JP 2017240693A JP 2019110629 A JP2019110629 A JP 2019110629A
Authority
JP
Japan
Prior art keywords
voltage
additional
circuit
switching element
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017240693A
Other languages
Japanese (ja)
Other versions
JP6796843B2 (en
JP2019110629A5 (en
Inventor
小野 仁
Hitoshi Ono
仁 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miyagi Prefectural Government.
Original Assignee
Miyagi Prefectural Government.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miyagi Prefectural Government. filed Critical Miyagi Prefectural Government.
Priority to JP2017240693A priority Critical patent/JP6796843B2/en
Publication of JP2019110629A publication Critical patent/JP2019110629A/en
Publication of JP2019110629A5 publication Critical patent/JP2019110629A5/ja
Application granted granted Critical
Publication of JP6796843B2 publication Critical patent/JP6796843B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

To provide a power storage circuit capable of supplying power to a load with a sufficient voltage even when a power supply starts generating the power in a state of an empty capacitor.SOLUTION: A power storage circuit 10 comprises a capacitor 20 for outputting a supply voltage Vi, a voltage detection circuit 30, a comparison circuit 40, an addition circuit 50, and a switching circuit 60. The voltage detection circuit 30 outputs a reference voltage Vr and a detection voltage Vd. When the capacitor 20 starts to be operated from an empty state, the detection voltage Vd is lower than the reference voltage Vr, and the comparison circuit 40 applies an additionally applied voltage Vxa according to the supply voltage Vi to the addition circuit 50. The switching circuit 60 is connected between the capacitor 20 and a load 88, and connected to the addition circuit 50. An applied voltage Vx lower than a predetermined threshold is applied to the switching circuit 60 until the additionally applied voltage Vxa reaches an additional threshold, and the switching circuit 60 shuts off the load 88 from the capacitor 20.SELECTED DRAWING: Figure 1

Description

本発明は、電源から供給された微小な電力を蓄積して負荷に供給する蓄電回路に関する。   The present invention relates to a storage circuit that stores minute electric power supplied from a power supply and supplies the electric power to a load.

例えば、非特許文献1には、このタイプの蓄電回路が開示されている。   For example, Non-Patent Document 1 discloses a storage circuit of this type.

図11を参照すると、非特許文献1に開示された蓄電回路90は、電源92がエネルギーハーベスティングによって生成した微小な電力を蓄積して負荷98に供給する。蓄電回路90は、電源ライン93と、キャパシタ(図示せず)と、電圧検知回路94と、比較回路95(ヒステリシスコンパレータ)と、抵抗R1からなるプルアップ抵抗96と、スイッチ回路97とを備えている。キャパシタは、電源ライン93に接続されており、電源92が生成した電力を蓄積する。この結果、電源ライン93に電圧Viが生じる。   Referring to FIG. 11, the storage circuit 90 disclosed in Non-Patent Document 1 stores a minute power generated by the power supply 92 by energy harvesting and supplies it to a load 98. The storage circuit 90 includes a power supply line 93, a capacitor (not shown), a voltage detection circuit 94, a comparison circuit 95 (hysteresis comparator), a pull-up resistor 96 formed of a resistor R1, and a switch circuit 97. There is. The capacitor is connected to the power supply line 93, and stores the power generated by the power supply 92. As a result, a voltage Vi is generated on the power supply line 93.

電圧検知回路94は、3つの抵抗R5,R10,R11と、ツェナーダイオードZ1とを備えている。電圧検知回路94は、電源ライン93に接続されており、R5の一端及びR10の一端に電圧Viが印加される。この結果、R5の他端には、電圧Vrが生じ、R10の他端には、電圧Vdが生じる。電圧Vrは、電圧ViがZ1のツェナー電圧Vzよりも低い場合、電圧Viであり、電圧Viがツェナー電圧Vz以上の場合、ツェナー電圧Vzである。電圧Vdは、電圧ViをR10とR11とによって分圧した電圧である。   The voltage detection circuit 94 includes three resistors R5, R10 and R11, and a zener diode Z1. The voltage detection circuit 94 is connected to the power supply line 93, and a voltage Vi is applied to one end of R5 and one end of R10. As a result, a voltage Vr is generated at the other end of R5, and a voltage Vd is generated at the other end of R10. The voltage Vr is the voltage Vi when the voltage Vi is lower than the Zener voltage Vz of Z1, and is the Zener voltage Vz when the voltage Vi is equal to or higher than the Zener voltage Vz. The voltage Vd is a voltage obtained by dividing the voltage Vi by R10 and R11.

比較回路95は、オープンドレインのコンパレータ952と、2つの抵抗R8,R9とを備えている。コンパレータ952は、電源ライン93に接続されており、電圧Viが印加される(図示せず)。コンパレータ952のポジティブ入力端には、電圧Vdに応じた電圧Vpが印加され、ネガティブ入力端には、電圧Vrが印加される。また、コンパレータ952の出力端は、接続点962において、プルアップ抵抗96を介して電源ライン93に接続されている。   The comparison circuit 95 includes an open drain comparator 952 and two resistors R8 and R9. The comparator 952 is connected to the power supply line 93, and a voltage Vi is applied (not shown). The voltage Vp corresponding to the voltage Vd is applied to the positive input terminal of the comparator 952, and the voltage Vr is applied to the negative input terminal. The output end of the comparator 952 is connected to the power supply line 93 via the pull-up resistor 96 at the connection point 962.

スイッチ回路97は、N型MOSFET(metal-oxide-semiconductor field-effect transistor)からなるスイッチング素子S1と、P型MOSFETからなるスイッチング素子S2と、3つの抵抗R2,R3,R7とを備えている。S1において、ソースは、グランドされており、ドレインは、R2及びR3を介して電源ライン93に接続されており、ゲートは、R7を介して接続点962に接続されている。S2において、ソースは、電源ライン93に接続されており、ドレインは、負荷98に接続されており、ゲートは、R2を介してS1のドレインに接続されている。   The switch circuit 97 includes a switching element S1 formed of an N-type MOSFET (metal-oxide-semiconductor field-effect transistor), a switching element S2 formed of a P-type MOSFET, and three resistors R2, R3 and R7. In S1, the source is grounded, the drain is connected to the power supply line 93 through R2 and R3, and the gate is connected to the connection point 962 through R7. In S2, the source is connected to the power supply line 93, the drain is connected to the load 98, and the gate is connected to the drain of S1 via R2.

上述の回路構成により、電圧Vpが電圧Vrよりも低い場合、接続点962(S1のゲート)がグランドされ、S1がOFF状態(ソースとドレインとが導通していない状態)になる。この結果、S2のゲートに電圧Viが印加され、S2は、OFF状態になる。即ち、スイッチ回路97は、負荷88をキャパシタ(図示せず)から遮断する遮断状態になる。一方、電圧Vpが電圧Vr以上の場合、S1のゲートに電圧Viが印加され、S1がON状態(ソースとドレインとが導通した状態)になる。この結果、S2のゲートに電圧Viよりも小さな電圧(電圧ViをR2とR3とによって分圧した電圧)が印加され、S2はON状態になる。即ち、スイッチ回路97は、負荷88をキャパシタと導通させる導通状態になる。   With the above-described circuit configuration, when the voltage Vp is lower than the voltage Vr, the connection point 962 (the gate of S1) is grounded and S1 is in the OFF state (the state in which the source and the drain are not conductive). As a result, the voltage Vi is applied to the gate of S2, and S2 is turned off. That is, the switch circuit 97 is in the cutoff state in which the load 88 is disconnected from the capacitor (not shown). On the other hand, when the voltage Vp is equal to or higher than the voltage Vr, the voltage Vi is applied to the gate of S1, and S1 is in the ON state (the state where the source and the drain are conductive). As a result, a voltage smaller than the voltage Vi (a voltage obtained by dividing the voltage Vi by R2 and R3) is applied to the gate of the S2, and the S2 is turned ON. That is, the switch circuit 97 is in a conductive state to make the load 88 conductive with the capacitor.

非特許文献1によれば、キャパシタ(図示せず)が空の状態において電源92が電力を生成すると、電力は、キャパシタに徐々に蓄積され、電圧Vi、電圧Vd及び電圧Vpが徐々に高くなる。電圧Vpが電圧Vrに達するまで、スイッチ回路97は遮断状態を維持し、電源92が生成した電力は、負荷98によって消費されることなく、キャパシタに蓄積される。キャパシタが十分に充電された後に、電圧Vpが電圧Vr以上になり、スイッチ回路97は導通状態になる。このとき、十分に大きな電力が負荷98に供給される。   According to Non-Patent Document 1, when the power supply 92 generates power while the capacitor (not shown) is empty, the power is gradually stored in the capacitor, and the voltage Vi, the voltage Vd and the voltage Vp gradually increase. . The switch circuit 97 maintains the shutoff state until the voltage Vp reaches the voltage Vr, and the power generated by the power supply 92 is stored in the capacitor without being consumed by the load 98. After the capacitor is sufficiently charged, the voltage Vp becomes equal to or higher than the voltage Vr, and the switch circuit 97 becomes conductive. At this time, a sufficiently large power is supplied to the load 98.

小野仁,外3名,「スイッチング回路を応用した省エネルギー・エネルギーハーベスティング技術の開発」,平成27年度 宮城県産業技術総合センター研究報告,宮城県(産業技術総合センター),平成28年9月,No.13(2015),p.1−7Jin Ono, 3 others, "Development of energy saving and energy harvesting technology applying switching circuit," FY2015 Miyagi Prefectural Industrial Technology Research Center Research Report, Miyagi Prefectural Government (Industrial Technology Research Center), September 2016, No. 13 (2015), p. 1-7

非特許文献1に開示された蓄電回路90は、理論的には上述したように動作する。しかしながら、実際に回路を構成して実験してみると、電圧Viが上昇して電圧Vpが電圧Vr以上になるよりも前に、スイッチ回路97が導通状態になる場合がある。この場合、キャパシタが十分に充電されていないため、負荷98を動作させるには不十分な電圧のまま負荷98への電力供給が始まる。即ち、電源92が生成した電力は、キャパシタを充電して蓄電回路90を適切に動作させることなく、負荷98によって無駄に消費され続ける。   The storage circuit 90 disclosed in Non-Patent Document 1 operates theoretically as described above. However, when the circuit is actually configured and experimented, the switch circuit 97 may become conductive before the voltage Vi rises and the voltage Vp exceeds the voltage Vr. In this case, since the capacitor is not sufficiently charged, power supply to the load 98 starts with a voltage insufficient to operate the load 98. That is, the power generated by the power supply 92 continues to be consumed wastefully by the load 98 without charging the capacitor and operating the storage circuit 90 properly.

そこで、本発明は、キャパシタが空の状態で電源が電力を生成し始めた場合でも十分な電圧で負荷に電力を供給可能な蓄電回路を提供することを目的とする。   Therefore, an object of the present invention is to provide a storage circuit capable of supplying power to a load with a sufficient voltage even when the power supply starts generating power while the capacitor is empty.

研究の結果、コンパレータによっては、コンパレータに印加される電圧Viがゼロから上昇して所定電圧に達するまでの間、電圧Vpが電圧Vrよりも低いとの条件を満たしていても、出力端がグランド電位にならない場合があることが分かった。また、このようなコンパレータを使用した蓄電回路において、キャパシタが十分に充電される前にスイッチ回路が導通状態になる場合があることが分かった。そこで、本発明は、電圧Viがゼロに近いときであっても、スイッチ回路を確実に遮断状態にする蓄電回路を提供する。具体的には、本発明は、下記の蓄電回路を提供する。   As a result of research, depending on the comparator, while the voltage Vi applied to the comparator rises from zero and reaches a predetermined voltage, the output end is grounded even if the condition that the voltage Vp is lower than the voltage Vr is satisfied. It was found that the potential could not be obtained. In addition, it has been found that, in a storage circuit using such a comparator, the switch circuit may become conductive before the capacitor is sufficiently charged. Therefore, the present invention provides a storage circuit that reliably brings the switch circuit into the cutoff state even when the voltage Vi is close to zero. Specifically, the present invention provides the following storage circuit.

本発明は、第1の蓄電回路として、
電源から供給される電力を蓄積して負荷に供給する蓄電回路であって、
前記蓄電回路は、前記電源と前記負荷とを互いに接続する電源ラインと、キャパシタと、電圧検知回路と、比較回路と、付加的回路と、スイッチ回路とを備えており、
前記キャパシタは、前記電源ラインに接続されており、前記電源から供給される前記電力を蓄積してゼロよりも大きな供給電圧を前記電源ラインに印加し、
前記電圧検知回路は、前記電源ラインに接続された検知入力端と、参照電圧を出力する参照出力端と、検知電圧を出力する検知出力端とを有しており、
前記参照電圧は、前記供給電圧が所定電圧よりも低い場合、前記供給電圧であり、前記供給電圧が前記所定電圧以上の場合、前記所定電圧であり、
前記検知電圧は、前記供給電圧に応じて変化し、且つ、前記供給電圧よりも低く、
前記比較回路は、前記電源ラインに接続されており、且つ、前記参照出力端に接続されたポジティブ入力端と、前記検知出力端に接続されたネガティブ入力端と、付加的制御電圧を出力する出力端とを有しており、
前記付加的制御電圧は、前記ポジティブ入力端に印加された電圧が前記ネガティブ入力端に印加された電圧よりも高い場合、前記供給電圧に応じた高電圧であり、前記ポジティブ入力端に印加された前記電圧が前記ネガティブ入力端に印加された前記電圧よりも低い場合、グランド電圧に応じた低電圧であり、
前記付加的回路は、前記電源ラインに接続された電源端と、グランドされたグランド端とを有しており、前記電源端と前記グランド端との間を遮断する非グランド状態と、前記電源端を前記グランド端と導通させるグランド状態との間を遷移可能であり、
前記スイッチ回路は、前記電源ラインにおいて前記キャパシタと前記負荷との間に接続されており、前記負荷を前記キャパシタから遮断する遮断状態と、前記負荷を前記キャパシタと導通させる導通状態との間を遷移可能であり、
前記付加的回路は、前記比較回路の前記出力端に接続された付加的制御端と、制御電圧を出力する付加的出力端とを有しており、
前記制御電圧は、前記付加的回路が前記非グランド状態にある場合、前記供給電圧に応じた高電圧であり、前記付加的回路が前記グランド状態にある場合、前記グランド電圧に応じた低電圧であり、
前記付加的回路は、前記供給電圧がゼロから上昇して、前記付加的制御電圧に応じて前記付加的制御端に印加された付加的印加電圧が付加的閾値に達するまでは、前記非グランド状態を取り、前記付加的印加電圧が前記付加的閾値に達した以降は、前記付加的印加電圧が前記付加的閾値よりも高い場合、前記グランド状態を取り、前記付加的印加電圧が前記付加的閾値よりも低い場合、前記非グランド状態を取り、
前記スイッチ回路は、前記付加的出力端に接続された制御端を有しており、
前記スイッチ回路は、前記供給電圧がゼロから上昇して、前記制御電圧に応じて前記制御端に印加された印加電圧が所定閾値に達するまでは、前記遮断状態を取り、前記印加電圧が前記所定閾値に達した以降は、前記印加電圧が前記所定閾値よりも高い場合、前記導通状態を取り、前記印加電圧が前記所定閾値よりも低い場合、前記遮断状態を取り、
前記供給電圧がゼロから上昇して前記付加的印加電圧が前記付加的閾値に達するまで、前記印加電圧は、前記所定閾値よりも低い
蓄電回路を提供する。
The present invention relates to a first storage circuit,
A storage circuit that stores power supplied from a power source and supplies it to a load,
The storage circuit includes a power supply line connecting the power supply and the load to each other, a capacitor, a voltage detection circuit, a comparison circuit, an additional circuit, and a switch circuit.
The capacitor is connected to the power supply line, stores the power supplied from the power supply, and applies a supply voltage larger than zero to the power supply line.
The voltage detection circuit has a detection input terminal connected to the power supply line, a reference output terminal for outputting a reference voltage, and a detection output terminal for outputting a detection voltage.
The reference voltage is the supply voltage when the supply voltage is lower than a predetermined voltage, and is the predetermined voltage when the supply voltage is equal to or higher than the predetermined voltage.
The detection voltage varies according to the supply voltage and is lower than the supply voltage,
The comparison circuit is connected to the power supply line, and outputs a positive input terminal connected to the reference output terminal, a negative input terminal connected to the detection output terminal, and an additional control voltage. Have an end with
The additional control voltage is a high voltage according to the supply voltage if the voltage applied to the positive input is higher than the voltage applied to the negative input and is applied to the positive input If the voltage is lower than the voltage applied to the negative input, it is a low voltage according to the ground voltage,
The additional circuit has a power supply end connected to the power supply line and a ground end grounded, and a non-ground state for interrupting between the power supply end and the ground end, and the power supply end Transitioning between the ground terminal and the ground state,
The switch circuit is connected between the capacitor and the load in the power supply line, and transitions between a blocking state in which the load is disconnected from the capacitor, and a conductive state in which the load is conducted to the capacitor. Is possible,
The additional circuit comprises an additional control end connected to the output of the comparison circuit and an additional output for outputting a control voltage.
The control voltage is a high voltage according to the supply voltage when the additional circuit is in the non-ground state, and a low voltage according to the ground voltage when the additional circuit is in the ground state Yes,
The additional circuit is in the non-ground state until the supply voltage rises from zero and an additional applied voltage applied to the additional control terminal in response to the additional control voltage reaches an additional threshold. , And after the additional applied voltage reaches the additional threshold, if the additional applied voltage is higher than the additional threshold, the ground state is taken and the additional applied voltage is the additional threshold. If not lower, take the non-ground state,
The switch circuit has a control end connected to the additional output end,
The switch circuit takes the shut-off state until the supply voltage rises from zero and the applied voltage applied to the control terminal reaches a predetermined threshold according to the control voltage, and the applied voltage is the predetermined After reaching the threshold value, the conductive state is taken if the applied voltage is higher than the predetermined threshold, and the shut off state is taken if the applied voltage is lower than the predetermined threshold,
The applied voltage provides a storage circuit lower than the predetermined threshold until the supply voltage rises from zero and the additional applied voltage reaches the additional threshold.

また、本発明は、第2の蓄電回路として、第1の蓄電回路であって、
前記付加的回路の前記電源端は、前記電源ラインに接続されると共に、前記電圧検知回路の前記検知出力端に接続されており、
前記制御電圧は、前記付加的回路が前記非グランド状態にある場合、前記検知電圧に応じた高電圧である
蓄電回路を提供する。
The present invention also relates to a first storage circuit as the second storage circuit, wherein
The power supply end of the additional circuit is connected to the power supply line and to the detection output end of the voltage detection circuit,
The control voltage provides a storage circuit which is a high voltage according to the detection voltage when the additional circuit is in the non-ground state.

また、本発明は、第3の蓄電回路として、第2の蓄電回路であって、
前記付加的回路は、N型MOSFET(metal-oxide-semiconductor field-effect transistor)からなる付加的スイッチング素子を備えており、
前記付加的スイッチング素子において、ゲートは、前記付加的制御端として機能し、ソースは、前記グランド端として機能し、ドレインは、前記電源端として機能し、且つ、前記電圧検知回路の前記検知出力端と前記スイッチ回路の前記制御端との間に接続されており、
前記付加的閾値は、前記付加的スイッチング素子において前記ソースと前記ドレインとの間を導通させるための前記ゲートと前記ソースとの間の電位差の閾値であり、
前記スイッチ回路は、P型MOSFETからなる主スイッチング素子と、N型MOSFETからなる副スイッチング素子とを備えており、
前記主スイッチング素子において、ソースは、前記電源ラインの前記電源側に接続されており、ドレインは、前記電源ラインの前記負荷側に接続されており、
前記副スイッチング素子において、ゲートは、前記制御端として機能し、ソースは、グランドされており、ドレインは、2つの抵抗を介して前記主スイッチング素子の前記ソースに接続されており、
前記主スイッチング素子のゲートは、前記2つの抵抗の間に接続されており、
前記所定閾値は、前記副スイッチング素子において前記ソースと前記ドレインとの間を導通させるための前記ゲートと前記ソースとの間の電位差の閾値である
蓄電回路を提供する。
The present invention also relates to a second storage circuit as the third storage circuit, wherein
The additional circuit comprises an additional switching element consisting of an N-type MOSFET (metal-oxide-semiconductor field-effect transistor),
In the additional switching element, a gate functions as the additional control end, a source functions as the ground end, a drain functions as the power supply end, and the detection output end of the voltage detection circuit And between the control end of the switch circuit and
The additional threshold is a threshold of a potential difference between the gate and the source for causing conduction between the source and the drain in the additional switching element.
The switch circuit includes a main switching element formed of a P-type MOSFET and a sub switching element formed of an N-type MOSFET.
In the main switching element, a source is connected to the power supply side of the power supply line, and a drain is connected to the load side of the power supply line.
In the sub switching device, a gate functions as the control end, a source is grounded, and a drain is connected to the source of the main switching device via two resistors.
The gate of the main switching element is connected between the two resistors,
The storage circuit is provided, wherein the predetermined threshold is a threshold of a potential difference between the gate and the source for electrically connecting the source and the drain in the sub switching element.

また、本発明は、第4の蓄電回路として、第1から第3までの蓄電回路のいずれかであって、
前記所定閾値は、前記付加的閾値以上である
蓄電回路を提供する。
The present invention is any one of the first to third storage circuits as the fourth storage circuit,
The storage circuit is provided wherein the predetermined threshold is equal to or greater than the additional threshold.

本発明によれば、キャパシタが空の状態で電源が電力を生成し始めた場合、供給電圧は、ゼロから上昇し、付加的制御端に印加される付加的印加電圧は、所定時間経過後に付加的閾値に達する。本発明によれば、制御端に印加される印加電圧は、この所定時間が経過するまで、所定閾値よりも低い。従って、付加的印加電圧が付加的閾値を超えて付加的回路が最初のグランド状態に遷移するまで、スイッチ回路を遮断状態に維持できる。即ち、本発明によれば、キャパシタが空の状態で電源が電力を生成し始めた場合でも十分な電圧で負荷に電力を供給可能である。   According to the present invention, if the power supply starts to generate power with the capacitor empty, the supply voltage rises from zero and the additional applied voltage applied to the additional control terminal is added after a predetermined time has elapsed Threshold is reached. According to the present invention, the applied voltage applied to the control end is lower than the predetermined threshold until the predetermined time elapses. Thus, the switch circuit can be maintained in the disconnected state until the additional applied voltage exceeds the additional threshold and the additional circuit transitions to the initial ground state. That is, according to the present invention, power can be supplied to the load at a sufficient voltage even when the power supply starts generating power while the capacitor is empty.

本発明の実施の形態による蓄電回路を示すブロック図である。FIG. 1 is a block diagram showing a storage circuit according to an embodiment of the present invention. 図1の蓄電回路を示す回路図である。It is a circuit diagram which shows the electrical storage circuit of FIG. 図1の蓄電回路において、キャパシタが空の状態からスイッチ回路が導通状態に遷移する直後までの付加的回路及びスイッチ回路の動作の一例を模式的に示す図である。FIG. 7 is a view schematically showing an example of operations of the additional circuit and the switch circuit immediately after the switch circuit is switched to the conductive state from the empty state of the capacitor in the storage circuit of FIG. 1. 図1の蓄電回路において、キャパシタが空の状態からスイッチ回路が導通状態に遷移する直後までの付加的回路及びスイッチ回路の動作の別の一例を模式的に示す図である。FIG. 7 is a view schematically showing another example of the operation of the additional circuit and the switch circuit from the empty state of the capacitor to immediately after the switch circuit transitions to the conductive state in the storage circuit of FIG. 1. 図2の蓄電回路から付加的回路を除去した蓄電回路(本発明によらない蓄電回路)を示す回路図である。FIG. 3 is a circuit diagram showing a storage circuit (a storage circuit not according to the present invention) in which an additional circuit is removed from the storage circuit of FIG. 2. 図5の蓄電回路のスイッチ回路の動作の一例を模式的に示す図である。FIG. 6 schematically shows an example of the operation of the switch circuit of the storage circuit of FIG. 5; 図2の蓄電回路の変形例を示す回路図である。It is a circuit diagram which shows the modification of the electrical storage circuit of FIG. 図2及び図7の蓄電回路の電圧検知回路の変形例を示す回路図である。FIG. 18 is a circuit diagram showing a modification of the voltage detection circuit of the storage circuit of FIGS. 2 and 7; 図2の蓄電回路の実施例1の動作を示すグラフである。It is a graph which shows operation | movement of Example 1 of the electrical storage circuit of FIG. 図2の蓄電回路の実施例2の動作を示すグラフである。It is a graph which shows operation | movement of Example 2 of the electrical storage circuit of FIG. 非特許文献1の蓄電回路を示す回路図である。FIG. 2 is a circuit diagram showing a storage circuit of Non-Patent Document 1.

図1を参照すると、本発明の実施の形態による蓄電回路10は、蓄電装置(図示せず)の回路であり、電源82から供給される電力を蓄積して負荷88に供給する。蓄電回路10は、電源82と負荷88とを互いに接続する電源ライン12と、キャパシタ20と、電圧検知回路30と、比較回路40と、付加的回路50と、スイッチ回路60とを備えている。   Referring to FIG. 1, a storage circuit 10 according to the embodiment of the present invention is a circuit of a storage device (not shown), stores power supplied from a power supply 82 and supplies the stored power to a load 88. The storage circuit 10 includes a power supply line 12 connecting a power supply 82 and a load 88 to each other, a capacitor 20, a voltage detection circuit 30, a comparison circuit 40, an additional circuit 50, and a switch circuit 60.

本実施の形態における電源82は、周囲の環境から微小なエネルギーを収穫することで(即ち、エネルギーハーベスティングによって)10μW〜1mW程度の微小な電力を生成し、且つ、微小な電圧を生成する。電源82は、例えば、光電池、熱電素子、又は、整流後の振動発電体である。   The power supply 82 in the present embodiment generates a minute power of about 10 μW to 1 mW by harvesting a minute energy from the surrounding environment (that is, by energy harvesting), and generates a minute voltage. The power source 82 is, for example, a photovoltaic cell, a thermoelectric element, or a vibration power generator after rectification.

本実施の形態における負荷88は、例えば、昇圧型DC−DCコンバータ、降圧型DC−DCコンバータ、昇降圧型DC−DCコンバータ(以下、「DC−DCコンバータ」と総称する。)、センサ、マイクロコンピュータ、無線デバイス等の半導体素子を含む電子機器や、小型モーター等の動作開始時に一定以上の電圧を必要とする電子機器である。   The load 88 in the present embodiment is, for example, a step-up DC-DC converter, a step-down DC-DC converter, a step-up / step-down DC-DC converter (hereinafter collectively referred to as "DC-DC converter"), a sensor, and a microcomputer. And electronic devices including a semiconductor element such as a wireless device, and electronic devices which require a predetermined voltage or more at the start of operation of a small motor or the like.

本実施の形態における負荷88は、使用時に、動作状態と待機状態との間を繰り返し遷移する。負荷88の待機状態における消費電力は、動作状態における消費電力と比較して著しく低い。一方、負荷88の動作状態における消費電力(動作電力)は、数mW〜数W程度であり、電源82が直接的に供給可能な電力よりも大きい。このため、負荷88を電源82に直接接続すると、電源82は電圧降下を起こし、電源82の電圧は、負荷88を適切に動作させるための電圧(動作開始電圧)に到達しない。また、負荷88であるDC−DCコンバータは、このような電子機器と蓄電回路10との間に接続され、蓄電回路10から付加された電圧を変換して、電子機器に供給する。DC−DCコンバータの電源が投入された直後には、DC−DCコンバータの動作開始電圧(例えば、0.6V〜数V程度)よりも高い電圧によってDC−DCコンバータに電力を供給する必要がある。   In use, the load 88 in the present embodiment repeatedly transitions between the operating state and the standby state. Power consumption in the standby state of the load 88 is significantly lower than power consumption in the operating state. On the other hand, the power consumption (operating power) in the operating state of the load 88 is about several mW to several W, which is larger than the power that the power supply 82 can directly supply. Therefore, when the load 88 is directly connected to the power supply 82, the power supply 82 causes a voltage drop, and the voltage of the power supply 82 does not reach the voltage (operation start voltage) for operating the load 88 properly. A DC-DC converter, which is a load 88, is connected between such an electronic device and the storage circuit 10, converts the voltage applied from the storage circuit 10, and supplies the converted voltage to the electronic device. Immediately after the DC-DC converter is powered on, it is necessary to supply power to the DC-DC converter with a voltage higher than the operation start voltage (for example, about 0.6 V to several V) of the DC-DC converter .

以下に説明するように、本実施の形態における蓄電回路10は、電源82が生成する微小な電力(静電エネルギー)をキャパシタ20に蓄積し、キャパシタ20が十分に充電された段階で、必要な高電圧によって、負荷88に電力を供給する。但し、本発明は、これに限られない。例えば、蓄電回路10は、負荷88に直接供給可能な高い電力及び電圧を生成する電源82に接続してもよい。   As described below, the storage circuit 10 according to the present embodiment stores minute electric power (electrostatic energy) generated by the power supply 82 in the capacitor 20, and is necessary at a stage where the capacitor 20 is sufficiently charged. The high voltage powers the load 88. However, the present invention is not limited to this. For example, the storage circuit 10 may be connected to a power supply 82 that generates high power and voltage that can be supplied directly to the load 88.

以下、まず、本実施の形態における蓄電回路10の各回路の構造及び機能について説明する。   Hereinafter, first, the structure and function of each circuit of power storage circuit 10 in the present embodiment will be described.

図1を参照すると、電源ライン12は、電源82とスイッチ回路60との間に、第1接続点(接続点)122、第2接続点(接続点)124、第3接続点(接続点)126、及び、第4接続点(接続点)128を有している。4つの接続点122、124、126、128は、電源82に最も近い接続点122からスイッチ回路60に最も近い接続点128まで、この順に並んでいる。   Referring to FIG. 1, the power supply line 12 is a first connection point (connection point) 122, a second connection point (connection point) 124, and a third connection point (connection point) between the power supply 82 and the switch circuit 60. 126 and a fourth connection point (connection point) 128. The four connection points 122, 124, 126, 128 are arranged in this order from the connection point 122 closest to the power supply 82 to the connection point 128 closest to the switch circuit 60.

キャパシタ20は、接続点122において電源ライン12に接続されている。詳しくは、キャパシタ20の一端は、接続点122に接続されており、キャパシタ20の他端は、グランドされている。このように接続されたキャパシタ20は、電源82から供給される微小な電力を蓄積してゼロよりも大きな供給電圧Viを電源ライン12に印加する。供給電圧Viは、キャパシタ20に電力が蓄積されるにつれて、負荷88の動作開始電圧を超えて上昇する。上述したように、電源82が生成する電力が負荷88の動作電力よりも低い場合、負荷88を電源82に直接接続すると、電源82は電圧降下を起こし、電源82が生成する電圧が負荷88の動作開始電圧よりも低くなる。一方、蓄電回路10は、電源82と負荷88との間の接続点122に接続されたキャパシタ20を備えているため、負荷88を電源82から一定時間遮断してキャパシタ20に静電エネルギーを蓄積することにより、負荷88の動作開始電圧よりも高い出力電圧Voによって負荷88に電力を供給できる。   Capacitor 20 is connected to power supply line 12 at connection point 122. Specifically, one end of the capacitor 20 is connected to the connection point 122, and the other end of the capacitor 20 is grounded. The capacitor 20 connected in this manner stores a small amount of power supplied from the power supply 82 and applies a supply voltage Vi larger than zero to the power supply line 12. Supply voltage Vi rises above the activation voltage of load 88 as power is stored in capacitor 20. As described above, when the power generated by the power supply 82 is lower than the operating power of the load 88, when the load 88 is directly connected to the power supply 82, the power supply 82 causes a voltage drop and the voltage generated by the power supply 82 becomes the voltage of the load 88. It becomes lower than the operation start voltage. On the other hand, since the storage circuit 10 includes the capacitor 20 connected to the connection point 122 between the power supply 82 and the load 88, the load 88 is disconnected from the power supply 82 for a certain period of time to store electrostatic energy in the capacitor 20. By doing this, the power can be supplied to the load 88 by the output voltage Vo higher than the operation start voltage of the load 88.

詳しくは、蓄電回路10は、供給電圧Viがゼロから上昇して負荷88の動作開始電圧よりも十分に高い開始電圧VHに達するまで、初期状態を取り、負荷88を電源82及びキャパシタ20から遮断する。蓄電回路10が初期状態にあるとき、電源82が生成した電力は、負荷88に供給されることなくキャパシタ20に蓄積され続け、これにより、供給電圧Viは、次第に高くなる。   Specifically, storage circuit 10 takes an initial state and disconnects load 88 from power supply 82 and capacitor 20 until supply voltage Vi rises from zero and reaches start voltage VH sufficiently higher than the operation start voltage of load 88. Do. When the storage circuit 10 is in the initial state, the power generated by the power supply 82 continues to be stored in the capacitor 20 without being supplied to the load 88, whereby the supply voltage Vi gradually increases.

蓄電回路10は、供給電圧Viが開始電圧VHまで上昇すると、負荷88を電源82及びキャパシタ20に接続する。この結果、キャパシタ20に蓄積された電力は、負荷88に供給され、これにより、供給電圧Viは、次第に低くなる。蓄電回路10は、供給電圧Viが、負荷88が動作可能な最低電圧程度の停止電圧VLまで下降すると、負荷88を電源82及びキャパシタ20から遮断する。この結果、電源82から供給される電力は、供給電圧Viが再び開始電圧VHに達するまで、キャパシタ20に蓄積され続ける。即ち、蓄電回路10は、供給電圧Viが最初に開始電圧VHに達した後、定常状態となり、負荷88への電力供給実行期間と電力供給中断期間とからなるサイクルを繰り返す。   The storage circuit 10 connects the load 88 to the power supply 82 and the capacitor 20 when the supply voltage Vi rises to the start voltage VH. As a result, the power stored in the capacitor 20 is supplied to the load 88, whereby the supply voltage Vi gradually decreases. The storage circuit 10 disconnects the load 88 from the power supply 82 and the capacitor 20 when the supply voltage Vi falls to the stop voltage VL which is about the lowest voltage at which the load 88 can operate. As a result, the power supplied from the power supply 82 continues to be stored in the capacitor 20 until the supply voltage Vi reaches the start voltage VH again. That is, after the supply voltage Vi first reaches the start voltage VH, the storage circuit 10 enters a steady state, and repeats a cycle consisting of a power supply execution period to the load 88 and a power supply interruption period.

本実施の形態におけるキャパシタ20は、1つのコンデンサから構成されている。但し、本発明は、これに限られない。例えば、キャパシタ20は、2以上のコンデンサから構成されていてもよいし、コンデンサ以外の電子部品を含んでいてもよい。キャパシタ20が2以上のコンデンサを含んでいる場合、コンデンサ間の接続方法は特に限定されない。また、キャパシタ20は、電解コンデンサ、セラミックコンデンサ、電気二重層コンデンサ等の様々なコンデンサから構成可能である。   Capacitor 20 in the present embodiment is configured of one capacitor. However, the present invention is not limited to this. For example, the capacitor 20 may be composed of two or more capacitors, or may include electronic components other than capacitors. When the capacitor 20 includes two or more capacitors, the connection method between the capacitors is not particularly limited. In addition, the capacitor 20 can be composed of various capacitors such as an electrolytic capacitor, a ceramic capacitor, and an electric double layer capacitor.

電圧検知回路30は、接続点124において電源ライン12に接続されている。詳しくは、電圧検知回路30は、検知入力端32と、参照出力端36と、検知出力端38とを有している。検知入力端32は、接続点124において電源ライン12に接続されており、これにより、検知入力端32に供給電圧Viが印加される。参照出力端36は、印加された供給電圧Viに応じて参照電圧Vrを出力する。検知出力端38は、印加された供給電圧Viに応じて検知電圧Vdを出力する。   The voltage detection circuit 30 is connected to the power supply line 12 at the connection point 124. Specifically, the voltage detection circuit 30 has a detection input 32, a reference output 36, and a detection output 38. The sense input 32 is connected to the power supply line 12 at the connection point 124, whereby the supply voltage Vi is applied to the sense input 32. The reference output 36 outputs a reference voltage Vr in accordance with the applied supply voltage Vi. The detection output terminal 38 outputs a detection voltage Vd according to the applied supply voltage Vi.

図2を参照すると、より具体的には、本実施の形態の電圧検知回路30は、3つの抵抗R7、R8、R9と、1つの定電圧素子(ツェナーダイオード)Z1とを備えている。抵抗R7とツェナーダイオードZ1とは、互いに直列に接続されており、抵抗R8と抵抗R9とは、互いに直列に接続されている。   Referring to FIG. 2, more specifically, the voltage detection circuit 30 of the present embodiment includes three resistors R7, R8 and R9, and one constant voltage element (Zener diode) Z1. The resistor R7 and the Zener diode Z1 are connected in series with each other, and the resistor R8 and the resistor R9 are connected in series with each other.

抵抗R7の一端は、接続点124に接続されており、検知入力端32として機能する。抵抗R7の他端は、ツェナーダイオードZ1のカソードに接続されており、ツェナーダイオードZ1のカソードは、参照出力端36として機能する。ツェナーダイオードZ1のアノードは、グランドされている。上述の接続により、参照出力端36は、検知入力端32に印加された供給電圧Viがツェナー電圧(所定電圧)VZよりも低い場合、供給電圧Viを出力し、供給電圧Viが所定電圧VZ以上の場合、所定電圧VZを出力する。換言すれば、参照電圧Vrは、供給電圧Viが所定電圧VZよりも低い場合、供給電圧Viであり、供給電圧Viが所定電圧VZ以上の場合、所定電圧VZである。   One end of the resistor R7 is connected to the connection point 124 and functions as a detection input end 32. The other end of the resistor R7 is connected to the cathode of the zener diode Z1, and the cathode of the zener diode Z1 functions as the reference output end 36. The anode of the zener diode Z1 is grounded. By the above-described connection, the reference output terminal 36 outputs the supply voltage Vi when the supply voltage Vi applied to the detection input terminal 32 is lower than the Zener voltage (predetermined voltage) VZ, and the supply voltage Vi is equal to or higher than the predetermined voltage VZ. In the case of, the predetermined voltage VZ is output. In other words, the reference voltage Vr is the supply voltage Vi when the supply voltage Vi is lower than the predetermined voltage VZ, and is the predetermined voltage VZ when the supply voltage Vi is equal to or higher than the predetermined voltage VZ.

抵抗R8の一端は、接続点124に接続されており、検知入力端32として機能する。抵抗R8の他端は、抵抗R9の一端に接続されており、抵抗R9の一端は、検知出力端38として機能する。抵抗R9の他端は、グランドされている。上述の接続により、検知出力端38は、供給電圧Viに応じた検知電圧Vdを出力する。検知電圧Vdは、供給電圧Viに応じて変化し、且つ、供給電圧Viよりも低い。特に、本実施の形態の検知電圧Vdは、蓄電回路10が初期状態にあるとき、検知電圧Vd=供給電圧Vi×R9×{1/R8+1/(R4+R5+R6)}/[1+R9×{1/R8+1/(R4+R5+R6)}]の分圧式によって表される。この分圧式において、RN(Nは8又は9)は、抵抗RNの抵抗値を示している。以降の説明においても、式中のRN(Nは整数)は、抵抗RNの抵抗値を示している。   One end of the resistor R 8 is connected to the connection point 124 and functions as the detection input end 32. The other end of the resistor R8 is connected to one end of the resistor R9, and one end of the resistor R9 functions as a detection output end 38. The other end of the resistor R9 is grounded. By the above-mentioned connection, the detection output terminal 38 outputs the detection voltage Vd according to the supply voltage Vi. The detection voltage Vd changes in accordance with the supply voltage Vi and is lower than the supply voltage Vi. In particular, when the storage circuit 10 is in the initial state, the detection voltage Vd of the present embodiment is: detection voltage Vd = supply voltage Vi × R9 × {1 / R8 + 1 / (R4 + R5 + R6)} / [1 + R9 × {1 / R8 + 1 / It is represented by the partial pressure formula of (R4 + R5 + R6)}. In this voltage division equation, RN (N is 8 or 9) indicates the resistance value of the resistor RN. Also in the following description, RN (N is an integer) in the formula indicates the resistance value of the resistor RN.

本実施の形態の検知電圧Vdは、蓄電回路10が初期状態から定常状態に遷移する時点や、定常状態にある蓄電回路10が電力供給実行期間と電力供給中断期間との間を遷移する時点を除き、供給電圧Viに比例して変化する。本実施の形態の定電圧素子Z1は、ツェナーダイオードであり、所定電圧VZは、ツェナー電圧である。即ち、参照電圧Vrは、供給電圧Viとツェナー電圧との間の大小関係に応じて変化する。   Detection voltage Vd of the present embodiment corresponds to a point in time when storage circuit 10 transitions from the initial state to a steady state or a point in time when storage circuit 10 in the steady state transitions between the power supply execution period and the power supply interruption period. Except for the change in proportion to the supply voltage Vi. The constant voltage element Z1 of the present embodiment is a Zener diode, and the predetermined voltage VZ is a Zener voltage. That is, the reference voltage Vr changes in accordance with the magnitude relationship between the supply voltage Vi and the Zener voltage.

但し、本発明は、これに限られない。例えば、検知電圧Vdは、供給電圧Viに応じて変化する限り、常に同じ比例定数によって供給電圧Viに比例して変化する必要はない。従って、検知電圧Vdは、供給電圧Viの分圧以外の方法で得てもよい。また、定電圧素子Z1は、ツェナーダイオードでなくてもよい。例えば、定電圧素子Z1は、順方向に直列に接続した複数のダイオードであってもよい。但し、いずれの場合にも、定電圧素子Z1は、所定電圧VZとして十分に高い公称電圧を有する素子から形成する必要がある。より具体的には、所定電圧VZは、公称値で1.8V以上であることが好ましい。   However, the present invention is not limited to this. For example, as long as the detection voltage Vd changes according to the supply voltage Vi, it does not always have to change in proportion to the supply voltage Vi with the same proportionality constant. Therefore, the detection voltage Vd may be obtained by a method other than the division of the supply voltage Vi. The constant voltage element Z1 may not be a zener diode. For example, the constant voltage element Z1 may be a plurality of diodes connected in series in the forward direction. However, in any case, the constant voltage element Z1 needs to be formed of an element having a sufficiently high nominal voltage as the predetermined voltage VZ. More specifically, the predetermined voltage VZ is preferably 1.8 V or more at a nominal value.

纏めると、電圧検知回路30は、供給電圧Viと所定電圧VZとによって規定される参照電圧Vr、及び、供給電圧Viによって規定される検知電圧Vdが得られる限り、どのように構成されていてもよい。例えば、図8を参照すると、変形例による電圧検知回路30Bは、ツェナーダイオードZ1に代えて、直列に接続された4つのダイオードD1、D2、D3、D4を有している。電圧検知回路30Bによっても、電圧検知回路30と同様な参照電圧Vr及び検知電圧Vdが得られる。   In summary, the voltage detection circuit 30 may be configured in any way as long as the reference voltage Vr defined by the supply voltage Vi and the predetermined voltage VZ and the detection voltage Vd defined by the supply voltage Vi can be obtained. Good. For example, referring to FIG. 8, a voltage detection circuit 30B according to the modification includes four diodes D1, D2, D3 and D4 connected in series instead of the Zener diode Z1. The reference voltage Vr and the detection voltage Vd similar to those of the voltage detection circuit 30 can also be obtained by the voltage detection circuit 30B.

図1を参照すると、比較回路40は、接続点126において電源ライン12に接続されており、これにより、比較回路40に供給電圧Viが印加される。比較回路40は、ポジティブ入力端42と、ネガティブ入力端44と、出力端48とを有している。ポジティブ入力端42は、電圧検知回路30Bの参照出力端36に接続されており、参照電圧Vrに応じた非反転電圧Vpが印加される。ネガティブ入力端44は、電圧検知回路30Bの検知出力端38に接続されており、検知電圧Vdに応じた反転電圧Vnが印加される。   Referring to FIG. 1, the comparison circuit 40 is connected to the power supply line 12 at the connection point 126, whereby the supply voltage Vi is applied to the comparison circuit 40. The comparison circuit 40 has a positive input end 42, a negative input end 44 and an output end 48. The positive input terminal 42 is connected to the reference output terminal 36 of the voltage detection circuit 30B, and a non-inverted voltage Vp corresponding to the reference voltage Vr is applied. The negative input terminal 44 is connected to the detection output terminal 38 of the voltage detection circuit 30B, and a reverse voltage Vn corresponding to the detection voltage Vd is applied.

図2から理解されるように、本実施の形態において、非反転電圧Vpは、参照電圧Vrと等しい。また、反転電圧Vnは、蓄電回路10の状態に応じて、検知電圧Vdと等しいか、又は、検知電圧Vdに比例する。但し、本発明は、これに限られない。例えば、非反転電圧Vpは、c×参照電圧Vr(cは1以外の正の定数)であってもよい。   As understood from FIG. 2, in the present embodiment, the non-inversion voltage Vp is equal to the reference voltage Vr. Further, the inversion voltage Vn is equal to the detection voltage Vd or is proportional to the detection voltage Vd in accordance with the state of the storage circuit 10. However, the present invention is not limited to this. For example, the non-inverted voltage Vp may be c × reference voltage Vr (c is a positive constant other than 1).

図1を参照すると、比較回路40は、非反転電圧Vpと反転電圧Vnとを比較し、比較結果に基づいた付加的制御電圧Vcaを出力端48から出力する。付加的制御電圧Vcaは、非反転電圧Vpが反転電圧Vnよりも高い場合、供給電圧Viに応じた高電圧であり、非反転電圧Vpが反転電圧Vnよりも低い場合、グランド電圧に応じた低電圧である。   Referring to FIG. 1, the comparison circuit 40 compares the non-inversion voltage Vp with the inversion voltage Vn, and outputs an additional control voltage Vca based on the comparison result from the output terminal 48. The additional control voltage Vca is a high voltage according to the supply voltage Vi if the non-inverted voltage Vp is higher than the inverted voltage Vn, and is low according to the ground voltage if the non-inverted voltage Vp is lower than the inverted voltage Vn. It is a voltage.

図2を参照すると、より具体的には、本実施の形態の比較回路40は、コンパレータ410と、ヒステリシス回路420とを備えている。ヒステリシス回路420は、2つの抵抗R5、R6を備えている。抵抗R5、R6は、互いに直列に接続されている。   More specifically, referring to FIG. 2, the comparison circuit 40 according to the present embodiment includes a comparator 410 and a hysteresis circuit 420. The hysteresis circuit 420 includes two resistors R5 and R6. The resistors R5 and R6 are connected in series with each other.

コンパレータ410は、3つのスイッチング素子(第1スイッチング素子402、第2スイッチング素子404及び第3スイッチング素子406)と、3つの抵抗R1、R2、R3とを備えている。第1スイッチング素子402及び第2スイッチング素子404の夫々は、P型MOSFET(metal-oxide-semiconductor field-effect transistor)からなり、第3スイッチング素子406は、N型MOSFETからなる。スイッチング素子の夫々は、ゲートに印加される電圧に応じて、ソースとドレインとの間が導通したON状態と、ソースとドレインとの間が遮断されたOFF状態との間を遷移可能である。   The comparator 410 includes three switching elements (a first switching element 402, a second switching element 404, and a third switching element 406), and three resistors R1, R2, and R3. Each of the first switching element 402 and the second switching element 404 is formed of a P-type MOSFET (metal-oxide-semiconductor field-effect transistor), and the third switching element 406 is formed of an N-type MOSFET. Each of the switching elements is capable of transitioning between an ON state in which the source and the drain are conductive and an OFF state in which the source and the drain are cut off, in accordance with a voltage applied to the gate.

第1スイッチング素子402、第2スイッチング素子404、抵抗R1及び抵抗R2は、コンパレータ410の入力段を構成している。第1スイッチング素子402のゲートは、ヒステリシス回路420の抵抗R6を介して電圧検知回路30の検知出力端38に接続されており、ネガティブ入力端44として機能する。第1スイッチング素子402のソースは、抵抗R1を介して接続点126に接続されており、抵抗R1を介して供給電圧Viが印加される。第1スイッチング素子402のドレインは、グランドされている。第2スイッチング素子404のゲートは、電圧検知回路30の参照出力端36に接続されており、ポジティブ入力端42として機能する。第2スイッチング素子404のソースは、抵抗R1を介して接続点126に接続されており、抵抗R1を介して供給電圧Viが印加される。第2スイッチング素子404のドレインは、抵抗R2を介してグランドされている。   The first switching element 402, the second switching element 404, the resistor R1 and the resistor R2 constitute an input stage of the comparator 410. The gate of the first switching element 402 is connected to the detection output end 38 of the voltage detection circuit 30 via the resistor R 6 of the hysteresis circuit 420 and functions as a negative input end 44. The source of the first switching element 402 is connected to the connection point 126 via the resistor R1, and the supply voltage Vi is applied via the resistor R1. The drain of the first switching element 402 is grounded. The gate of the second switching element 404 is connected to the reference output end 36 of the voltage detection circuit 30 and functions as the positive input end 42. The source of the second switching element 404 is connected to the connection point 126 via the resistor R1, and the supply voltage Vi is applied via the resistor R1. The drain of the second switching element 404 is grounded via the resistor R2.

第3スイッチング素子406及び抵抗R3は、コンパレータ410の出力段を構成している。第3スイッチング素子406において、ゲートは、第2スイッチング素子404のドレインと抵抗R2との間に接続されており、ソースは、グランドされている。第3スイッチング素子406のドレインは、抵抗R3を介して接続点126に接続されており、抵抗R1を介して供給電圧Viが印加される。このように接続された第3スイッチング素子406のドレインは、出力端48として機能する。   The third switching element 406 and the resistor R3 constitute an output stage of the comparator 410. In the third switching element 406, the gate is connected between the drain of the second switching element 404 and the resistor R2, and the source is grounded. The drain of the third switching element 406 is connected to the connection point 126 via the resistor R3, and the supply voltage Vi is applied via the resistor R1. The drain of the third switching element 406 connected in this manner functions as the output end 48.

比較回路40の出力端48は、蓄電回路10が初期状態にあるとき(即ち、最初に開始電圧VHに到達するまで)、供給電圧Viに応じた高電圧を付加的制御電圧Vcaとして出力する。比較回路40(出力端48)は、供給電圧Viが開始電圧VHに到達した後、下降しつつ停止電圧VLに到達するまで、グランド電圧に応じた低電圧を付加的制御電圧Vcaとして出力する。また、比較回路40(出力端48)は、供給電圧Viが停止電圧VLに到達した後、上昇しつつ開始電圧VHに再び到達するまで、供給電圧Viに応じた高電圧を付加的制御電圧Vcaとして出力する。即ち、比較回路40は、2つの閾値(開始電圧VH及び停止電圧VL)を有するヒステリシスコンパレータとして機能する。   The output terminal 48 of the comparison circuit 40 outputs a high voltage corresponding to the supply voltage Vi as an additional control voltage Vca when the storage circuit 10 is in the initial state (that is, until the start voltage VH is reached first). After the supply voltage Vi reaches the start voltage VH, the comparison circuit 40 (output end 48) outputs a low voltage corresponding to the ground voltage as the additional control voltage Vca until the stop voltage VL is reached while falling. In addition, after the supply voltage Vi reaches the stop voltage VL, the comparison circuit 40 (output end 48) increases the high voltage according to the supply voltage Vi until the start voltage VH is reached again while increasing. Output as That is, the comparison circuit 40 functions as a hysteresis comparator having two threshold values (start voltage VH and stop voltage VL).

詳しくは、蓄電回路10が定常状態にあるとき、反転電圧Vnが非反転電圧Vpよりも低い場合、第1スイッチング素子402は、ON状態になり、第2スイッチング素子404は、OFF状態になる。この結果、第3スイッチング素子406のゲートにグランド電圧が印加され、第3スイッチング素子406は、OFF状態になる。即ち、第3スイッチング素子406のドレイン(出力端48)がグランドから遮断され、出力端48は、高電圧(供給電圧Vi)を出力する。   Specifically, when the storage circuit 10 is in the steady state, if the inversion voltage Vn is lower than the non-inversion voltage Vp, the first switching element 402 is turned on, and the second switching element 404 is turned off. As a result, the ground voltage is applied to the gate of the third switching element 406, and the third switching element 406 is turned off. That is, the drain (output end 48) of the third switching element 406 is disconnected from the ground, and the output end 48 outputs a high voltage (supply voltage Vi).

一方、蓄電回路10が定常状態にあるとき、反転電圧Vnが非反転電圧Vpを超えると、第1スイッチング素子402は、OFF状態になり、第2スイッチング素子404は、ON状態になる。この結果、第3スイッチング素子406のゲートに、供給電圧Viを抵抗R2と抵抗R1とによって分圧した電圧が印加され、第3スイッチング素子406は、ON状態になる。即ち、第3スイッチング素子406のドレイン(出力端48)がグランドと導通し、出力端48は、低電圧(グランド電圧)を出力する。   On the other hand, when the storage voltage 10 is in the steady state and the inversion voltage Vn exceeds the non-inversion voltage Vp, the first switching element 402 is turned off, and the second switching element 404 is turned on. As a result, a voltage obtained by dividing the supply voltage Vi by the resistors R2 and R1 is applied to the gate of the third switching element 406, and the third switching element 406 is turned on. That is, the drain (output end 48) of the third switching element 406 conducts to the ground, and the output end 48 outputs a low voltage (ground voltage).

図2の回路構造から理解されるように、比較回路40から抵抗R3を除いた回路は、オープンドレインのヒステリシスコンパレータとして機能する。換言すれば、比較回路40は、オープンドレインのヒステリシスコンパレータの出力端48を、抵抗R3を介して電源ライン12に接続した回路であると考えることができる。この観点によれば、オープンドレインのヒステリシスコンパレータの出力端48は、反転電圧Vnが非反転電圧Vpよりも低い場合、高インピーダンス状態になり、反転電圧Vnが非反転電圧Vpよりも高い場合、低電圧(グランド電圧)を出力する。   As understood from the circuit structure of FIG. 2, the circuit obtained by removing the resistor R3 from the comparison circuit 40 functions as an open drain hysteresis comparator. In other words, the comparison circuit 40 can be considered to be a circuit in which the output end 48 of the open drain hysteresis comparator is connected to the power supply line 12 via the resistor R3. From this point of view, the output terminal 48 of the open drain hysteresis comparator is in a high impedance state when the inversion voltage Vn is lower than the non-inversion voltage Vp and is low when the inversion voltage Vn is higher than the non-inversion voltage Vp. Output voltage (ground voltage).

図1を参照すると、付加的回路50は、電源端52と、グランド端54と、付加的制御端56と、付加的出力端58とを有している。電源端52は、接続点128において電源ライン12に接続されており、これにより、電源端52に供給電圧Viが印加される。グランド端54は、グランドされている。付加的制御端56は、比較回路40の出力端48に接続されており、付加的制御電圧Vcaに応じた付加的印加電圧Vxaが印加される。付加的出力端58は、電源端52と接続点128との間に接続されている。付加的回路50は、付加的印加電圧Vxaによって動作し、付加的出力端58から制御電圧Vcを出力する。   Referring to FIG. 1, the additional circuit 50 has a power supply end 52, a ground end 54, an additional control end 56, and an additional output end 58. The power supply end 52 is connected to the power supply line 12 at the connection point 128, whereby the supply voltage Vi is applied to the power supply end 52. The ground end 54 is grounded. The additional control end 56 is connected to the output 48 of the comparison circuit 40, and an additional applied voltage Vxa is applied according to the additional control voltage Vca. The additional output end 58 is connected between the power supply end 52 and the connection point 128. The additional circuit 50 operates with the additional applied voltage Vxa and outputs the control voltage Vc from the additional output 58.

図2から理解されるように、本実施の形態において、付加的印加電圧Vxaは、付加的制御電圧Vcaと等しい。但し、本発明は、これに限られない。例えば、付加的印加電圧Vxaは、付加的制御電圧Vcaに応じて変化する限り、付加的制御電圧Vcaと異なっていてもよい。例えば、付加的印加電圧Vxaは、c×付加的制御電圧Vca(cは1以外の正の定数)であってもよい。   As understood from FIG. 2, in the present embodiment, the additional applied voltage Vxa is equal to the additional control voltage Vca. However, the present invention is not limited to this. For example, the additional applied voltage Vxa may be different from the additional control voltage Vca as long as it changes according to the additional control voltage Vca. For example, the additional applied voltage Vxa may be c × additional control voltage Vca (c is a positive constant other than 1).

図2を参照すると、より具体的には、本実施の形態の付加的回路50は、付加的スイッチング素子50Sと、抵抗R4とを備えている。付加的スイッチング素子50Sは、N型MOSFETからなり、ゲートに印加される電圧に応じて、ソースとドレインとの間が導通したON状態と、ソースとドレインとの間が遮断されたOFF状態との間を遷移可能である。付加的スイッチング素子50Sのゲートは、比較回路40の出力端48に接続されており、付加的制御端56として機能する。付加的スイッチング素子50Sのソースは、グランドされており、グランド端54として機能する。付加的スイッチング素子50Sのドレインは、抵抗R4を介して接続点128に接続されており、電源端52として機能する。   Referring to FIG. 2, more specifically, the additional circuit 50 of the present embodiment includes an additional switching element 50S and a resistor R4. The additional switching element 50S is an N-type MOSFET, and has an ON state in which conduction between the source and the drain is made and an OFF state in which the conduction between the source and the drain is cut off according to a voltage applied to the gate. It is possible to transition between them. The gate of the additional switching element 50S is connected to the output end 48 of the comparison circuit 40 and functions as an additional control end 56. The source of the additional switching element 50S is grounded and functions as a ground end 54. The drain of the additional switching element 50S is connected to the connection point 128 via the resistor R4 and functions as a power supply end 52.

図1及び図2を参照すると、本実施の形態において、付加的回路50の電源端52は、電源ライン12に接続されると共に、電圧検知回路30の検知出力端38に接続されている。詳しくは、図2を参照すると、付加的スイッチング素子50Sのドレインは、接続点128に接続されていると共に、ヒステリシス回路420の抵抗R5及び抵抗R6を介して、電圧検知回路30の検知出力端38に接続されている。この構成により、電源端52には、検知電圧Vdが印加される。但し、本発明は、これに限られず、電源端52は、必要に応じて検知出力端38に接続されていればよい。   Referring to FIGS. 1 and 2, in the present embodiment, the power supply end 52 of the additional circuit 50 is connected to the power supply line 12 and to the detection output end 38 of the voltage detection circuit 30. Specifically, referring to FIG. 2, the drain of the additional switching element 50S is connected to the connection point 128, and via the resistor R5 and the resistor R6 of the hysteresis circuit 420, the detection output end 38 of the voltage detection circuit 30. It is connected to the. With this configuration, the detection voltage Vd is applied to the power supply terminal 52. However, the present invention is not limited to this, and the power supply end 52 may be connected to the detection output end 38 as needed.

付加的回路50は、付加的制御電圧Vcaに応じて付加的制御端56に印加された付加的印加電圧Vxaによって、電源端52とグランド端54との間を遮断する非グランド状態と、電源端52をグランド端54と導通させてグランドするグランド状態との間を遷移可能である。付加的回路50が非グランド状態にある場合、付加的出力端58は、供給電圧Viに応じた高電圧を出力する。一方、付加的回路50がグランド状態にある場合、付加的出力端58はグランドされ、グランド電圧(低電圧)を出力する。即ち、制御電圧Vcは、付加的回路50が非グランド状態にある場合、供給電圧Viに応じた高電圧であり、付加的回路50がグランド状態にある場合、グランド電圧に応じた低電圧である。   The additional circuit 50 has a non-ground state that cuts off between the power supply end 52 and the ground end 54 by the additional applied voltage Vxa applied to the additional control end 56 according to the additional control voltage Vca. It is possible to make a transition between the ground state where the ground 52 is brought into conduction with the ground end 54. When the additional circuit 50 is in the non-ground state, the additional output 58 outputs a high voltage according to the supply voltage Vi. On the other hand, when the additional circuit 50 is in the ground state, the additional output end 58 is grounded and outputs a ground voltage (low voltage). That is, the control voltage Vc is a high voltage according to the supply voltage Vi when the additional circuit 50 is in the non-ground state, and is a low voltage according to the ground voltage when the additional circuit 50 is in the ground state .

特に、本実施の形態によれば、付加的回路50が非グランド状態にある場合、付加的出力端58は、検知電圧Vdに応じた高電圧(供給電圧Viよりも低く且つ検知電圧Vdよりも高い電圧)を出力する。即ち、本実施の形態における制御電圧Vcは、付加的回路50が非グランド状態にある場合、検知電圧Vdに応じた高電圧であり、付加的回路50がグランド状態にある場合、グランド電圧に応じた低電圧である。   In particular, according to the present embodiment, when the additional circuit 50 is in the non-ground state, the additional output terminal 58 is a high voltage (lower than the supply voltage Vi and higher than the detection voltage Vd) according to the detection voltage Vd. Output high voltage). That is, the control voltage Vc in the present embodiment is a high voltage according to the detection voltage Vd when the additional circuit 50 is in the non-ground state, and according to the ground voltage when the additional circuit 50 is in the ground state. Low voltage.

以上のように構成された付加的回路50は、供給電圧Viがゼロから上昇して付加的印加電圧Vxaが所定の電圧値(付加的閾値TA)に達するまでは、非グランド状態を取る。本実施の形態において、付加的閾値TAは、MOSFETからなる付加的スイッチング素子50Sにおいてソースとドレインとの間を導通させるためのゲートとソースとの間の電位差の閾値(以下、単に「ゲート閾値」という。)である。本実施の形態における定電圧素子Z1の所定電圧VZは高い。より具体的には、所定電圧VZは、付加的閾値TAに比べて十分に高い。換言すれば、付加的閾値TAは、所定電圧VZよりも低い。   The additional circuit 50 configured as described above takes a non-ground state until the supply voltage Vi rises from zero and the additional applied voltage Vxa reaches a predetermined voltage value (additional threshold TA). In the present embodiment, the additional threshold value TA is a threshold value of the potential difference between the gate and the source for conducting between the source and the drain in the additional switching element 50S made of MOSFET (hereinafter simply referred to as "gate threshold"). Say). The predetermined voltage VZ of the constant voltage element Z1 in the present embodiment is high. More specifically, the predetermined voltage VZ is sufficiently higher than the additional threshold value TA. In other words, the additional threshold value TA is lower than the predetermined voltage VZ.

付加的回路50は、供給電圧Viがゼロから上昇して付加的印加電圧Vxaが最初に付加的閾値TAに達した以降は、付加的印加電圧Vxaと付加的閾値TAとの間の大小関係に応じて状態を遷移させる。より具体的には、付加的回路50は、付加的印加電圧Vxaが付加的閾値TAよりも高い場合、グランド状態を取り、付加的印加電圧Vxaが付加的閾値TAよりも低い場合、非グランド状態を取る。   The additional circuit 50 has a magnitude relationship between the additional applied voltage Vxa and the additional threshold TA after the supply voltage Vi rises from zero and the additional applied voltage Vxa first reaches the additional threshold TA. Transition the state accordingly. More specifically, the additional circuit 50 takes a ground state if the additional applied voltage Vxa is higher than the additional threshold TA and a non-ground state if the additional applied voltage Vxa is lower than the additional threshold TA. I take the.

図1を参照すると、スイッチ回路60は、電源ライン12においてキャパシタ20と負荷88との間に接続されている。スイッチ回路60は、制御端66を有している。制御端66は、付加的回路50の付加的出力端58に接続されており、制御電圧Vcに応じた印加電圧Vxが印加される。図2から理解されるように、本実施の形態において、印加電圧Vxは、制御電圧Vcと等しい。但し、本発明は、これに限られず、印加電圧Vxは、制御電圧Vcに応じて変化する限り、制御電圧Vcと異なっていてもよい。例えば、印加電圧Vxは、c×制御電圧Vc(cは1以外の正の定数)であってもよい。   Referring to FIG. 1, switch circuit 60 is connected between power supply line 12 and capacitor 20 and load 88. The switch circuit 60 has a control end 66. The control end 66 is connected to the additional output end 58 of the additional circuit 50, to which an applied voltage Vx according to the control voltage Vc is applied. As understood from FIG. 2, in the present embodiment, the applied voltage Vx is equal to the control voltage Vc. However, the present invention is not limited to this, and the applied voltage Vx may be different from the control voltage Vc as long as it changes according to the control voltage Vc. For example, the applied voltage Vx may be c × control voltage Vc (c is a positive constant other than 1).

図1を参照すると、スイッチ回路60は、制御電圧Vcに応じて制御端66に印加された印加電圧Vxによって、負荷88をキャパシタ20から遮断する遮断状態と、負荷88をキャパシタ20と導通させる導通状態との間を遷移可能である。スイッチ回路60が遮断状態にある場合、電源82が生成した電力は、負荷88に供給されることなくキャパシタ20に蓄積され続け、これにより、供給電圧Viは、次第に高くなる。一方、スイッチ回路60が導通状態にある場合、電源82が生成した電力は、キャパシタ20に蓄積された電力と共に負荷88に供給され、これにより、供給電圧Viは、次第に低くなる。   Referring to FIG. 1, switch circuit 60 cuts off load 88 from capacitor 20 by an applied voltage Vx applied to control end 66 in accordance with control voltage Vc, and conducts that brings load 88 into conduction with capacitor 20. It is possible to transition between states. When the switch circuit 60 is in the cut-off state, the power generated by the power supply 82 continues to be stored in the capacitor 20 without being supplied to the load 88, whereby the supply voltage Vi becomes gradually higher. On the other hand, when the switch circuit 60 is in the conductive state, the power generated by the power supply 82 is supplied to the load 88 together with the power stored in the capacitor 20, whereby the supply voltage Vi gradually decreases.

図2を参照すると、より具体的には、本実施の形態のスイッチ回路60は、2つのスイッチング素子(主スイッチング素子60M及び副スイッチング素子60S)と、3つの抵抗R11、R12、R13とを備えている。主スイッチング素子60Mは、P型MOSFETからなり、副スイッチング素子60Sは、N型MOSFETからなる。スイッチング素子の夫々は、ゲートに印加される電圧に応じて、ソースとドレインとの間が導通したON状態と、ソースとドレインとの間が遮断されたOFF状態との間を遷移可能である。   Referring to FIG. 2, more specifically, switch circuit 60 of the present embodiment includes two switching elements (main switching element 60M and sub switching element 60S) and three resistors R11, R12, and R13. ing. The main switching element 60M is formed of a P-type MOSFET, and the sub switching element 60S is formed of an N-type MOSFET. Each of the switching elements is capable of transitioning between an ON state in which the source and the drain are conductive and an OFF state in which the source and the drain are cut off, in accordance with a voltage applied to the gate.

主スイッチング素子60Mにおいて、ソースは、電源ライン12の電源82側に接続されており、ドレインは、電源ライン12の負荷88側に接続されている。副スイッチング素子60Sのゲートは、抵抗R11を介して付加的回路50の付加的出力端58に接続されており、制御端66として機能する。特に、本実施の形態において、副スイッチング素子60Sのゲートは、付加的出力端58、抵抗R5及び抵抗R6を介して、電圧検知回路30の検知出力端38に接続されている。即ち、付加的回路50の付加的スイッチング素子50Sのドレインは、電圧検知回路30の検知出力端38とスイッチ回路60の制御端66との間に接続されている。副スイッチング素子60Sにおいて、ソースは、グランドされており、ドレインは、2つの抵抗R12、R13を介して主スイッチング素子60Mのソースに接続されている。主スイッチング素子60Mのゲートは、2つの抵抗R12、R13の間に接続されている。   In the main switching element 60M, the source is connected to the power supply 82 side of the power supply line 12, and the drain is connected to the load 88 side of the power supply line 12. The gate of the auxiliary switching element 60S is connected to the additional output end 58 of the additional circuit 50 via a resistor R11 and functions as a control end 66. In particular, in the present embodiment, the gate of the sub switching element 60S is connected to the detection output end 38 of the voltage detection circuit 30 via the additional output end 58, the resistor R5 and the resistor R6. That is, the drain of the additional switching element 50S of the additional circuit 50 is connected between the detection output end 38 of the voltage detection circuit 30 and the control end 66 of the switch circuit 60. In the secondary switching element 60S, the source is grounded, and the drain is connected to the source of the main switching element 60M via the two resistors R12 and R13. The gate of the main switching element 60M is connected between the two resistors R12 and R13.

以上のように構成されたスイッチ回路60は、供給電圧Viがゼロから上昇して、印加電圧Vxが所定の電圧値(所定閾値TP)に達するまでは、遮断状態を取る。本実施の形態において、所定閾値TPは、MOSFETからなる副スイッチング素子60Sにおいてソースとドレインとの間を導通させるためのゲートとソースとの間の電位差の閾値(ゲート閾値)である。本実施の形態における定電圧素子Z1の所定電圧VZは、所定閾値TPに比べて十分に高い。換言すれば、所定閾値TPは、所定電圧VZよりも低い。   The switch circuit 60 configured as described above is in the cutoff state until the supply voltage Vi rises from zero and the applied voltage Vx reaches a predetermined voltage value (predetermined threshold value TP). In the present embodiment, the predetermined threshold value TP is a threshold value (gate threshold value) of the potential difference between the gate and the source for causing conduction between the source and the drain in the sub switching element 60S made of a MOSFET. The predetermined voltage VZ of the constant voltage element Z1 in the present embodiment is sufficiently higher than the predetermined threshold TP. In other words, the predetermined threshold value TP is lower than the predetermined voltage VZ.

スイッチ回路60は、供給電圧Viがゼロから上昇して印加電圧Vxが最初に所定閾値TPに達した以降は、印加電圧Vxと所定閾値TPとの間の大小関係に応じて状態を遷移させる。より具体的には、スイッチ回路60は、印加電圧Vxが所定閾値TPよりも高い場合、導通状態を取り、印加電圧Vxが所定閾値TPよりも低い場合、遮断状態を取る。   After the supply voltage Vi rises from zero and the applied voltage Vx first reaches the predetermined threshold TP, the switch circuit 60 causes a state transition in accordance with the magnitude relationship between the applied voltage Vx and the predetermined threshold TP. More specifically, the switch circuit 60 is in a conductive state when the applied voltage Vx is higher than the predetermined threshold TP, and is in a disconnected state when the applied voltage Vx is lower than the predetermined threshold TP.

以下、以上のように構成された蓄電回路10の動作について詳細に説明する。蓄電回路10の動作は、所定閾値TP及び付加的閾値TAに加え、比較回路40の第1スイッチング素子402、第2スイッチング素子404及び第3スイッチング素子406の夫々のゲート閾値によっても影響を受ける。但し、まず、比較回路40のゲート閾値については直接的に触れずに蓄電回路10の動作を説明し、その後、比較回路40のゲート閾値について説明する。   Hereinafter, the operation of power storage circuit 10 configured as described above will be described in detail. The operation of the storage circuit 10 is influenced by the gate thresholds of the first switching element 402, the second switching element 404 and the third switching element 406 of the comparison circuit 40 in addition to the predetermined threshold value TP and the additional threshold value TA. However, first, the operation of the storage circuit 10 will be described without directly touching the gate threshold of the comparison circuit 40, and then the gate threshold of the comparison circuit 40 will be described.

図2及び図3を参照すると、蓄電回路10が動作開始した時点(図3の時間軸の値が0であるゼロ時間)において、キャパシタ20は空である。従って、供給電圧Vi、付加的制御電圧Vca(=付加的印加電圧Vxa)及び制御電圧Vc(=印加電圧Vx)の夫々は、0Vである。このとき、スイッチング素子(第1スイッチング素子402、第2スイッチング素子404、第3スイッチング素子406、付加的スイッチング素子50S、主スイッチング素子60M及び副スイッチング素子60S)の夫々は、OFF状態にある。付加的スイッチング素子50SがOFF状態にあるため、付加的回路50は、非グランド状態にある。主スイッチング素子60MがOFF状態にあるため、スイッチ回路60は遮断状態にある。また、蓄電回路10は、初期状態にある。   Referring to FIGS. 2 and 3, capacitor 20 is empty at the time when power storage circuit 10 starts operating (zero time when the value of the time axis in FIG. 3 is 0). Therefore, each of the supply voltage Vi, the additional control voltage Vca (= additional applied voltage Vxa) and the control voltage Vc (= applied voltage Vx) is 0V. At this time, each of the switching elements (the first switching element 402, the second switching element 404, the third switching element 406, the additional switching element 50S, the main switching element 60M and the auxiliary switching element 60S) is in the OFF state. Because the additional switching element 50S is in the OFF state, the additional circuit 50 is in the non-ground state. Since the main switching element 60M is in the OFF state, the switch circuit 60 is in the disconnection state. In addition, the storage circuit 10 is in an initial state.

蓄電回路10が動作開始すると、キャパシタ20が徐々に充電され、これにより、供給電圧Viが徐々に高くなる。蓄電回路10が動作開始して所定のT0時間になるまで、付加的スイッチング素子50S及び副スイッチング素子60Sの夫々は、OFF状態を維持する。この間、付加的回路50の付加的制御端56(即ち、付加的スイッチング素子50Sのゲート)には、付加的印加電圧Vxa(=付加的制御電圧Vca)として供給電圧Viが印加される。また、スイッチ回路60の制御端66(即ち、副スイッチング素子60Sのゲート)には、検知電圧Vdに応じた印加電圧Vx(=制御電圧Vc)が印加される。詳しくは、印加電圧Vxは、検知電圧Vdよりも高く、供給電圧Viよりも低い。   When the storage circuit 10 starts operating, the capacitor 20 is gradually charged, whereby the supply voltage Vi gradually increases. Each of the additional switching element 50S and the sub switching element 60S maintains the OFF state until the storage circuit 10 starts operation and a predetermined time T0 is reached. During this time, the supply voltage Vi is applied to the additional control end 56 of the additional circuit 50 (ie, the gate of the additional switching element 50S) as the additional applied voltage Vxa (= additional control voltage Vca). Further, an applied voltage Vx (= control voltage Vc) corresponding to the detection voltage Vd is applied to the control end 66 of the switch circuit 60 (that is, the gate of the sub switching element 60S). Specifically, the applied voltage Vx is higher than the detection voltage Vd and lower than the supply voltage Vi.

前述したように、検知電圧Vdは、供給電圧Viよりも低い。即ち、制御電圧Vcは、付加的制御電圧Vcaよりも低い。従って、例えば、付加的スイッチング素子50S及び副スイッチング素子60Sとして互いに同じゲート閾値を有するMOSFETを使用することで、制御電圧Vcが所定閾値TPに達するよりも前のT0時間において、付加的制御電圧Vcaが付加的閾値TAに達する。   As described above, the detection voltage Vd is lower than the supply voltage Vi. That is, the control voltage Vc is lower than the additional control voltage Vca. Thus, for example, by using MOSFETs having the same gate threshold as the additional switching element 50S and the sub switching element 60S, the additional control voltage Vca is obtained at time T0 before the control voltage Vc reaches the predetermined threshold TP. Reaches the additional threshold TA.

付加的制御電圧VcaがT0時間において付加的閾値TAに達するまで、制御電圧Vcは、副スイッチング素子60Sのゲート閾値よりも低いため、副スイッチング素子60Sは、OFF状態を維持する。このため、主スイッチング素子60Mのゲート及びソースには、供給電圧Viが印加され、主スイッチング素子60Mは、OFF状態を維持する。即ち、スイッチ回路60は遮断状態を維持し、キャパシタ20は、充電され続ける。   Since the control voltage Vc is lower than the gate threshold of the sub switching element 60S until the additional control voltage Vca reaches the additional threshold TA at time T0, the sub switching element 60S maintains the OFF state. Therefore, the supply voltage Vi is applied to the gate and the source of the main switching element 60M, and the main switching element 60M maintains the OFF state. That is, the switch circuit 60 maintains the cutoff state, and the capacitor 20 continues to be charged.

付加的制御電圧VcaがT0時間において付加的閾値TAに達した後、供給電圧Viは、上昇し続ける。この結果、付加的制御電圧Vcaは、付加的スイッチング素子50Sのゲート閾値を超えて上昇し続け、付加的スイッチング素子50Sは、T0時間の直後にON状態になる。即ち、付加的回路50は、グランド状態になる。付加的回路50がグランド状態になると、制御電圧Vcは、グランド電圧(0V)になり、副スイッチング素子60Sは、OFF状態を維持する。このため、主スイッチング素子60Mのゲート及びソースには、供給電圧Viが印加され続け、主スイッチング素子60Mは、OFF状態を維持する。即ち、スイッチ回路60は遮断状態を維持し、キャパシタ20は、充電され続ける。   After the additional control voltage Vca reaches the additional threshold TA at time T0, the supply voltage Vi continues to rise. As a result, the additional control voltage Vca continues to rise above the gate threshold of the additional switching element 50S, and the additional switching element 50S is turned on immediately after time T0. That is, the additional circuit 50 is in the ground state. When the additional circuit 50 is in the ground state, the control voltage Vc becomes the ground voltage (0 V), and the auxiliary switching element 60S maintains the OFF state. Therefore, the supply voltage Vi continues to be applied to the gate and the source of the main switching element 60M, and the main switching element 60M maintains the OFF state. That is, the switch circuit 60 maintains the cutoff state, and the capacitor 20 continues to be charged.

ゼロ時間からT0時間までの間、供給電圧Viを有する接続点128から、抵抗R4、抵抗R5及び抵抗R6を経由して、検知電圧Vdを有する検知出力端38に至る電流経路が形成されているため、反転電圧Vnは、検知電圧Vdよりも高く、供給電圧Viよりも低い。この間、非反転電圧Vpは、供給電圧Viと等しいため、反転電圧Vnは、非反転電圧Vpよりも低い。一方、T0時間の直後に、検知出力端38から、抵抗R6、抵抗R5、付加的スイッチング素子50Sのドレイン及びソースを経由してグランドに至る電流経路が形成される。このため、T0時間以降、反転電圧Vnは、検知電圧Vdを抵抗R5と抵抗R6とによって分圧した電圧になり、検知電圧Vdよりも低くなる。詳しくは、T0時間以降の反転電圧Vnは、検知電圧Vd×R5/(R5+R6)の分圧式によって表される。   Between zero time and T0 time, a current path is formed from the connection point 128 having the supply voltage Vi to the detection output end 38 having the detection voltage Vd via the resistors R4, R5 and R6. Therefore, the inversion voltage Vn is higher than the detection voltage Vd and lower than the supply voltage Vi. During this time, since the non-inversion voltage Vp is equal to the supply voltage Vi, the inversion voltage Vn is lower than the non-inversion voltage Vp. On the other hand, immediately after time T0, a current path is formed from the detection output terminal 38 to the ground via the resistor R6, the resistor R5, and the drain and source of the additional switching element 50S. Therefore, after time T0, the inversion voltage Vn becomes a voltage obtained by dividing the detection voltage Vd by the resistors R5 and R6, and becomes lower than the detection voltage Vd. Specifically, the inversion voltage Vn after time T0 is expressed by a divided voltage expression of detection voltage Vd × R5 / (R5 + R6).

供給電圧Viは、T0時間以降も上昇し続ける。前述したように、本実施の形態による所定電圧VZは、付加的閾値TAよりも高い。従って、供給電圧Viは、T0時間よりも後のT1時間に所定電圧VZに達し、このとき、参照電圧Vr(非反転電圧Vp)は、所定電圧VZになる。   The supply voltage Vi continues to rise after time T0. As described above, the predetermined voltage VZ according to the present embodiment is higher than the additional threshold value TA. Therefore, the supply voltage Vi reaches the predetermined voltage VZ at time T1 after time T0, and at this time, the reference voltage Vr (non-inverted voltage Vp) becomes the predetermined voltage VZ.

供給電圧Viは、T1時間以降も上昇し続け、これにより検知電圧Vd及び反転電圧Vnは、上昇し続ける。一方、非反転電圧Vpは、所定電圧VZに維持される。この結果、反転電圧Vnは、所定のT2時間において、非反転電圧Vpと等しくなり、その後、非反転電圧Vpを超える。T2時間において、供給電圧Viは、開始電圧VHに達する。上述したように、特に、T0時間からT2時間の間、供給電圧Viの上昇に対する反転電圧Vnの上昇速度は遅い。このため、T0時間からT2時間の間、キャパシタ20に大きな電力が蓄積される。   The supply voltage Vi continues to rise after time T1, and the detection voltage Vd and the inversion voltage Vn continue to rise. On the other hand, the non-inverted voltage Vp is maintained at the predetermined voltage VZ. As a result, the inversion voltage Vn becomes equal to the non-inversion voltage Vp at a predetermined time T2, and then exceeds the non-inversion voltage Vp. At time T2, the supply voltage Vi reaches the start voltage VH. As described above, in particular, the rising speed of the inversion voltage Vn relative to the rising of the supply voltage Vi is slow between the time T0 and the time T2. Therefore, a large amount of power is accumulated in capacitor 20 between time T0 and time T2.

ゼロ時間からT2時間までの間、非反転電圧Vpは、反転電圧Vnよりも高い。この間のいずれかの時点において、比較回路40の第1スイッチング素子402は、ON状態になる。一方、比較回路40の第2スイッチング素子404は、ゼロ時間からT2時間までの間、OFF状態を維持する。第2スイッチング素子404がOFF状態であるため、比較回路40の第3スイッチング素子406のゲートにはグランド電圧(0V)が印加され、第3スイッチング素子406は、OFF状態を維持する。   The non-inversion voltage Vp is higher than the inversion voltage Vn from the zero time to the T2 time. At any time during this period, the first switching element 402 of the comparison circuit 40 is turned on. On the other hand, the second switching element 404 of the comparison circuit 40 maintains the OFF state from the zero time to the T2 time. Since the second switching element 404 is in the OFF state, the ground voltage (0 V) is applied to the gate of the third switching element 406 of the comparison circuit 40, and the third switching element 406 maintains the OFF state.

T2時間以降、非反転電圧Vpは、反転電圧Vnよりも低くなる。この結果、比較回路40において、第1スイッチング素子402は、OFF状態になり、第2スイッチング素子404は、ON状態になる。第2スイッチング素子404がON状態になると、第3スイッチング素子406のゲートに、供給電圧Viを抵抗R2と抵抗R1とによって分圧した電圧が印加され、第3スイッチング素子406は、ON状態になる。   After time T2, the non-inverted voltage Vp becomes lower than the inverted voltage Vn. As a result, in the comparison circuit 40, the first switching element 402 is turned off, and the second switching element 404 is turned on. When the second switching element 404 is turned on, a voltage obtained by dividing the supply voltage Vi by the resistors R2 and R1 is applied to the gate of the third switching element 406, and the third switching element 406 is turned on. .

第3スイッチング素子406がON状態になると、付加的制御電圧Vcaがグランド電圧(0V)になり、付加的スイッチング素子50Sは、OFF状態になる。即ち、付加的回路50は、非グランド状態になる。付加的回路50が非グランド状態になると、制御電圧Vcが検知電圧Vdと等しくなり、副スイッチング素子60Sは、ON状態になる。副スイッチング素子60SがON状態になると、主スイッチング素子60Mにおいて、ゲートにグランド電圧が印加され、ソースに供給電圧Viが印加される。この結果、主スイッチング素子60Mは、ON状態になり、スイッチ回路60は導通状態になる。導通状態において、電源82が生成した電力は、キャパシタ20に蓄積された電力と共に負荷88に供給される。   When the third switching element 406 is turned on, the additional control voltage Vca becomes the ground voltage (0 V), and the additional switching element 50S is turned off. That is, the additional circuit 50 is in the non-ground state. When the additional circuit 50 is in the non-ground state, the control voltage Vc becomes equal to the detection voltage Vd, and the sub switching element 60S is in the ON state. When the sub switching element 60S is turned on, the ground voltage is applied to the gate and the supply voltage Vi is applied to the source in the main switching element 60M. As a result, the main switching element 60M is turned on, and the switch circuit 60 is turned on. In the conductive state, the power generated by the power supply 82 is supplied to the load 88 together with the power stored in the capacitor 20.

導通状態において、供給電圧Viは、次第に低くなる。また、導通状態において、供給電圧Viを有する接続点128から、抵抗R4、抵抗R5及び抵抗R6を経由して、検知電圧Vdを有する検知出力端38に至る電流経路が再び形成される。このため、反転電圧Vnは、再び検知電圧Vdよりも大きくなる。詳しくは、導通状態における反転電圧Vnは、検知電圧Vd+(供給電圧Vi−検知電圧Vd)×R6/(R4+R5+R6)との式によって表される。導通状態において、供給電圧Viが下降するにつれて、反転電圧Vnも下降する。反転電圧Vnは、上述のようにT2時間において高くなるため、しばらくの間、非反転電圧Vpよりも高い。   In the conductive state, the supply voltage Vi gradually decreases. In the conductive state, a current path is again formed from the connection point 128 having the supply voltage Vi to the detection output end 38 having the detection voltage Vd via the resistors R4, R5 and R6. Therefore, the inversion voltage Vn becomes larger than the detection voltage Vd again. Specifically, the inversion voltage Vn in the conductive state is expressed by the following expression: detection voltage Vd + (supply voltage Vi−detection voltage Vd) × R6 / (R4 + R5 + R6). In the conductive state, as the supply voltage Vi decreases, the inversion voltage Vn also decreases. The inversion voltage Vn is higher at the time T2 as described above, and thus is higher than the non-inversion voltage Vp for a while.

反転電圧Vnは、供給電圧Viの下降に伴って下降し続け、やがて非反転電圧Vpよりも低くなる。このとき、第1スイッチング素子402は、ON状態になり、第2スイッチング素子404は、OFF状態になる(図3に図示せず)。この結果、付加的回路50は、再びグランド状態になり、スイッチ回路60は、再び遮断状態になる。また、このとき、供給電圧Viは、停止電圧VLに達する。   The inversion voltage Vn continues to fall with the drop of the supply voltage Vi and eventually becomes lower than the non-inversion voltage Vp. At this time, the first switching element 402 is turned on, and the second switching element 404 is turned off (not shown in FIG. 3). As a result, the additional circuit 50 is brought to the ground state again, and the switch circuit 60 is brought to the interruption state again. At this time, the supply voltage Vi reaches the stop voltage VL.

以上の説明から理解されるように、供給電圧Viが最初に開始電圧VHに達した後、蓄電回路10は、定常状態になり、負荷88への電力供給実行期間と電力供給中断期間とからなるサイクルを繰り返す。定常状態において、供給電圧Viは、開始電圧VHと停止電圧VLとの間を上下する。   As understood from the above description, after the supply voltage Vi first reaches the start voltage VH, the storage circuit 10 is in the steady state, and comprises the power supply execution period to the load 88 and the power supply interruption period. Repeat the cycle. In the steady state, the supply voltage Vi rises and falls between the start voltage VH and the stop voltage VL.

本実施の形態において、開始電圧VH及び停止電圧VLに対するスイッチング素子(第1スイッチング素子402、第2スイッチング素子404、第3スイッチング素子406及び付加的スイッチング素子50S)の特性による影響は小さい。スイッチング素子の特性の影響を考慮せずに計算すると、開始電圧VHは、所定電圧VZ×{R8+(R8/R9+1)×(R5+R6)}/R5であり、停止電圧VLは、所定電圧VZ×{(R4+R5+R6)×(R8+R9)+R8×R9}/{(R4+R5+R6)×R9+(R6+R9)×R8}である。蓄電回路10における上述の抵抗値を調整することで、開始電圧VH及び停止電圧VLを、負荷88を動作させるために必要な値に設定できる。但し、実際の停止電圧VLは、スイッチング素子のゲート閾値(特に、付加的閾値TA)よりも低くならない。   In the present embodiment, the influence of the characteristics of the switching elements (the first switching element 402, the second switching element 404, the third switching element 406, and the additional switching element 50S) on the start voltage VH and the stop voltage VL is small. When calculated without considering the influence of the characteristics of the switching element, the start voltage VH is a predetermined voltage VZ × {R8 + (R8 / R9 + 1) × (R5 + R6)} / R5, and the stop voltage VL is a predetermined voltage VZ × { It is (R4 + R5 + R6) * (R8 + R9) + R8 * R9} / {(R4 + R5 + R6) * R9 + (R6 + R9) * R8}. By adjusting the above-described resistance value in storage circuit 10, start voltage VH and stop voltage VL can be set to values necessary for operating load 88. However, the actual stop voltage VL is not lower than the gate threshold of the switching element (in particular, the additional threshold TA).

以上の説明において、スイッチング素子(第1スイッチング素子402、第2スイッチング素子404及び第3スイッチング素子406)の夫々のゲート閾値については直接的に触れなかったが、スイッチング素子の夫々は、所定閾値TP及び付加的閾値TAと同様に、所定電圧VZに比べて十分に低いゲート閾値を有している。より具体的には、スイッチング素子の夫々のゲート閾値は、開始電圧VH及び停止電圧VLよりも低い。以下に説明するように、本実施の形態によれば、第3スイッチング素子406のドレインが電源ライン12に接続されているため、スイッチング素子が上述のようなゲート閾値を有していても、蓄電回路10は適切に動作する。   In the above description, although the gate threshold of each of the switching elements (the first switching element 402, the second switching element 404, and the third switching element 406) is not directly touched, each of the switching elements has a predetermined threshold value TP. And the additional threshold value TA, it has a gate threshold value sufficiently lower than the predetermined voltage VZ. More specifically, each gate threshold of the switching element is lower than the start voltage VH and the stop voltage VL. As described below, according to the present embodiment, since the drain of the third switching element 406 is connected to the power supply line 12, even though the switching element has the gate threshold as described above, the storage of electricity is also possible. Circuit 10 operates properly.

キャパシタ20が空の状態で電源82が電力を生成し始めたとき、第1スイッチング素子402のゲートには、検知電圧Vdよりも高く且つ供給電圧Viよりも低い電圧が印加され、第2スイッチング素子404のゲートには、第1スイッチング素子402のゲート電圧よりも高い参照電圧Vr(=供給電圧Vi)が印加される。このため、供給電圧Viに対する検知電圧Vdの比例定数を適切に設定することで、第2スイッチング素子404がON状態になる前、且つ、供給電圧Viが所定電圧VZに達する前に、第1スイッチング素子402のソースとゲートとの間の電圧差がゲート閾値に達し、第1スイッチング素子402がON状態になる。この結果、第2スイッチング素子404がON状態になるまで、第3スイッチング素子406において、ゲートの電圧は、ソースの電圧と同じグランド電圧になり、第3スイッチング素子406は、OFF状態を維持する。   When the power supply 82 starts generating power while the capacitor 20 is empty, a voltage higher than the detection voltage Vd and lower than the supply voltage Vi is applied to the gate of the first switching element 402, and the second switching element A reference voltage Vr (= supply voltage Vi) higher than the gate voltage of the first switching element 402 is applied to the gate 404. Therefore, by appropriately setting the proportional constant of the detection voltage Vd with respect to the supply voltage Vi, the first switching is performed before the second switching element 404 is turned ON and before the supply voltage Vi reaches the predetermined voltage VZ. The voltage difference between the source and the gate of the element 402 reaches the gate threshold, and the first switching element 402 is turned on. As a result, in the third switching element 406, the voltage of the gate becomes the same ground voltage as the voltage of the source until the second switching element 404 is in the ON state, and the third switching element 406 maintains the OFF state.

本実施の形態によれば、第3スイッチング素子406のゲート閾値は、開始電圧VHよりも低い。このため、第3スイッチング素子406は、第2スイッチング素子404がON状態になるまで、OFF状態を維持する一方、第2スイッチング素子404がON状態になると、ON状態になる。第3スイッチング素子406のドレインは、抵抗R3を経由して電源ライン12に接続されている。従って、第3スイッチング素子406が最初にON状態になるまで(即ち、供給電圧Viが最初に開始電圧VHに達するまで)、付加的制御電圧Vcaは、供給電圧Viに維持され、付加的スイッチング素子50Sは、最初にON状態になった後、ON状態を維持する。   According to the present embodiment, the gate threshold of the third switching element 406 is lower than the start voltage VH. For this reason, the third switching element 406 maintains the OFF state until the second switching element 404 is turned ON, and turns ON when the second switching element 404 is turned ON. The drain of the third switching element 406 is connected to the power supply line 12 via the resistor R3. Therefore, the additional control voltage Vca is maintained at the supply voltage Vi until the third switching element 406 is first turned on (that is, until the supply voltage Vi first reaches the start voltage VH), and the additional switching element After the 50S first turns on, it remains on.

本実施の形態による蓄電回路10は、以上に説明したように動作する。また、本実施の形態による蓄電回路10によれば、制御電圧Vcは、反転電圧Vnが最初に非反転電圧Vpと等しくなった直後に、スイッチ回路60の所定閾値TPを既に超えている。但し、本発明は、これに限られない。   The storage circuit 10 according to the present embodiment operates as described above. In addition, according to power storage circuit 10 according to the present embodiment, control voltage Vc already exceeds predetermined threshold value TP of switch circuit 60 immediately after inversion voltage Vn first becomes equal to non-inversion voltage Vp. However, the present invention is not limited to this.

図2及び図4を参照すると、制御電圧Vcは、反転電圧Vnが最初に非反転電圧Vpと等しくなった後に、スイッチ回路60の所定閾値TPを超えてもよい。この場合、制御電圧Vcが最初に所定閾値TPまで上昇したときの供給電圧Viの値が開始電圧VHになる。変形例(図4参照)によれば、本実施の形態(図3参照)と同様に、スイッチ回路60が最初の導通状態になった後、蓄電回路10は、定常状態になり、負荷88への電力供給実行期間と電力供給中断期間とからなるサイクルを繰り返す。定常状態において、供給電圧Viは、開始電圧VHと停止電圧VLとの間を上下する。   Referring to FIGS. 2 and 4, the control voltage Vc may exceed the predetermined threshold TP of the switch circuit 60 after the inversion voltage Vn first becomes equal to the non-inversion voltage Vp. In this case, the value of the supply voltage Vi when the control voltage Vc initially rises to the predetermined threshold value TP becomes the start voltage VH. According to the modification (see FIG. 4), similarly to the present embodiment (see FIG. 3), after switch circuit 60 is brought into the first conduction state, storage circuit 10 is brought into the steady state, and load 88 The cycle including the power supply execution period and the power supply interruption period is repeated. In the steady state, the supply voltage Vi rises and falls between the start voltage VH and the stop voltage VL.

図1を参照すると、本実施の形態による蓄電回路10は、比較回路40とスイッチ回路60との間に接続された付加的回路50を備えているため、スイッチ回路60の制御端66に対して、付加的印加電圧Vxaよりも低い電圧値の印加電圧Vxを確実に印加できる。   Referring to FIG. 1, storage circuit 10 according to the present embodiment includes an additional circuit 50 connected between comparison circuit 40 and switch circuit 60. The applied voltage Vx having a voltage value lower than the additional applied voltage Vxa can be reliably applied.

一方、図5及び図6を参照すると、蓄電回路10Xは、従来の蓄電回路(図11参照)であり、付加的回路50(図2参照)を備えていない。また、蓄電回路10Xは、蓄電回路10の比較回路40(図2参照)と少し異なる比較回路40Xを備えている。蓄電回路10Xは、仮に、反転電圧Vnが非反転電圧Vpを超えるまで供給電圧Viが上昇する場合(図6の破線参照)には、蓄電回路10(図1から図3まで参照)と同様に動作する。しかしながら、蓄電回路10Xの制御電圧Vc(=付加的制御電圧Vca)は、抵抗R1〜R6、R8、R9の抵抗値等の様々な要因により、反転電圧Vnが非反転電圧Vpに達するよりも前に、所定閾値TPに達する場合がある。この場合、キャパシタ20が十分に充電されていないため、負荷88を動作させるには不十分な出力電圧Voのまま負荷88への電力供給が始まる。即ち、電源82が生成した電力は、キャパシタ20を充電して蓄電回路10Xを適切に動作させることなく、負荷88によって無駄に消費され続ける。   5 and 6, the storage circuit 10X is a conventional storage circuit (see FIG. 11) and does not include the additional circuit 50 (see FIG. 2). The storage circuit 10X further includes a comparison circuit 40X slightly different from the comparison circuit 40 (see FIG. 2) of the storage circuit 10. If the supply voltage Vi rises until the inversion voltage Vn exceeds the non-inversion voltage Vp (see the broken line in FIG. 6), the storage circuit 10X is similar to the storage circuit 10 (see FIGS. 1 to 3). Operate. However, the control voltage Vc (= additional control voltage Vca) of the storage circuit 10X is earlier than the inversion voltage Vn reaches the non-inversion voltage Vp due to various factors such as resistance values of the resistors R1 to R6, R8 and R9. In some cases, the predetermined threshold TP may be reached. In this case, since the capacitor 20 is not sufficiently charged, the power supply to the load 88 starts with the output voltage Vo which is insufficient for operating the load 88. That is, the power generated by the power supply 82 continues to be consumed wastefully by the load 88 without charging the capacitor 20 and operating the storage circuit 10X properly.

図1から図3までを参照すると、本実施の形態によれば、キャパシタ20が空の状態で電源82が電力を生成し始めた場合、供給電圧Viは、ゼロから上昇し、比較回路40によって付加的制御端56に印加される付加的印加電圧Vxaは、所定時間経過後に付加的閾値TAに達する。一方、制御端66に印加される印加電圧Vxは、比較回路40ではなく付加的回路50によって印加されるため、この所定時間が経過するまで、所定閾値よりも低い電圧値に維持できる。従って、付加的印加電圧Vxaが付加的閾値TAを超えて付加的回路50が最初のグランド状態に遷移するまで、スイッチ回路60を遮断状態に維持できる。本実施の形態によれば、開始電圧VH及び停止電圧VLを負荷88の動作電圧に合わせて設定することで、キャパシタ20が空の状態で電源82が電力を生成し始めた場合でも、十分な出力電圧Voで負荷88に電力を供給可能である。   Referring to FIGS. 1 to 3, according to the present embodiment, when the power supply 82 starts generating power while the capacitor 20 is empty, the supply voltage Vi rises from zero and the comparison circuit 40 The additional applied voltage Vxa applied to the additional control end 56 reaches the additional threshold TA after a predetermined time has elapsed. On the other hand, since the applied voltage Vx applied to the control end 66 is applied not by the comparison circuit 40 but by the additional circuit 50, the voltage value lower than the predetermined threshold can be maintained until the predetermined time elapses. Therefore, the switch circuit 60 can be maintained in the cutoff state until the additional applied voltage Vxa exceeds the additional threshold TA and the additional circuit 50 transitions to the initial ground state. According to the present embodiment, setting start voltage VH and stop voltage VL in accordance with the operating voltage of load 88 is sufficient even when power supply 82 starts generating power when capacitor 20 is empty. Power can be supplied to the load 88 at the output voltage Vo.

図2を参照すると、本実施の形態によれば、制御電圧Vcは、供給電圧Viよりも低い検知電圧Vdに応じて変化する。即ち、本実施の形態によれば、制御電圧Vcを付加的制御電圧Vcaよりも低い電圧値にでき、これにより、所定時間が経過するまで、印加電圧Vxを所定閾値TPよりも低い電圧値に維持できる。   Referring to FIG. 2, according to the present embodiment, the control voltage Vc changes in accordance with the detection voltage Vd lower than the supply voltage Vi. That is, according to the present embodiment, the control voltage Vc can be set to a voltage value lower than the additional control voltage Vca, whereby the applied voltage Vx is set to a voltage value lower than the predetermined threshold value TP until the predetermined time elapses. It can be maintained.

本実施の形態によれば、比較回路40、付加的回路50及びスイッチ回路60を、半導体製造プロセスを使用することなく、単機能素子の組み合わせによって形成できる。従って、蓄電回路10を、IC(integrated circuit)を使用することなく、安価かつ容易に構築できる。更に、蓄電回路10を、ICの動作条件による制約なく、任意の電圧及び電流によって動作させることができる。   According to the present embodiment, the comparison circuit 40, the additional circuit 50, and the switch circuit 60 can be formed by a combination of single function elements without using a semiconductor manufacturing process. Therefore, the storage circuit 10 can be constructed inexpensively and easily without using an IC (integrated circuit). Furthermore, the storage circuit 10 can be operated with any voltage and current without being restricted by the operating conditions of the IC.

図2及び図3を参照すると、本実施の形態による蓄電回路10の各回路は、以上に説明した構造及び機能を有している。但し、本発明は、これに限られず、蓄電回路10の各回路は、様々に変形可能である。以下、蓄電回路10の各回路の好ましい構造や変形例について説明する。   Referring to FIGS. 2 and 3, each circuit of power storage circuit 10 according to the present embodiment has the above-described structure and function. However, the present invention is not limited to this, and each circuit of the storage circuit 10 can be variously modified. Hereinafter, preferable structures and modified examples of each circuit of the storage circuit 10 will be described.

図3〜図5までを参照すると、図示した抵抗RN(Nは整数)は、1つの抵抗器に限られず、複数の抵抗器の組み合わせであってもよい。   Referring to FIGS. 3 to 5, the illustrated resistance RN (N is an integer) is not limited to one resistor, and may be a combination of a plurality of resistors.

本実施の形態によれば、電圧検知回路30の抵抗R8の抵抗値と抵抗R9の抵抗値とを調整することで、検知電圧Vdを供給電圧Viに比べて十分に低くできる。このため、所定閾値TPは、付加的閾値TA以下であってもよい。但し、図3のT2時間になるまで、印加電圧Vxを、より確実に所定閾値TPよりも低くするためには、所定閾値TPは、付加的閾値TA以上であることが好ましい。   According to the present embodiment, by adjusting the resistance value of the resistor R8 of the voltage detection circuit 30 and the resistance value of the resistor R9, the detection voltage Vd can be made sufficiently lower than the supply voltage Vi. Therefore, the predetermined threshold value TP may be equal to or less than the additional threshold value TA. However, in order to make the applied voltage Vx lower than the predetermined threshold value TP more reliably until time T2 in FIG. 3, the predetermined threshold value TP is preferably equal to or higher than the additional threshold value TA.

供給電圧Viは、負荷88への電力供給が始まると、速やかに低下する。従って、負荷88がセンサ、マイクロコンピュータ、無線デバイス、小型モーター等の半導体素子を含む電子機器である場合、蓄電回路10と負荷88との間にDC−DCコンバータを接続することが好ましい。また、キャパシタ20に蓄積された電力は、供給電圧Viの2乗に比例する。このため、開始電圧VHは、負荷88が許容できる電圧の範囲内において、できるだけ高いことが好ましい。開始電圧VHは、例えば、電源82の電力生成能力と負荷88が動作開始するまでに必要な時間とを考慮して設定すればよい。   The supply voltage Vi decreases rapidly as power supply to the load 88 starts. Therefore, when the load 88 is an electronic device including semiconductor elements such as a sensor, a microcomputer, a wireless device, and a small motor, it is preferable to connect a DC-DC converter between the storage circuit 10 and the load 88. Further, the power stored in the capacitor 20 is proportional to the square of the supply voltage Vi. For this reason, it is preferable that the start voltage VH be as high as possible within the range of voltages that the load 88 can tolerate. The start voltage VH may be set, for example, in consideration of the power generation capability of the power supply 82 and the time required for the load 88 to start operation.

負荷88が動作状態と待機状態とを繰り返す場合、蓄電回路10における抵抗値等を、蓄電回路10の初期状態においてキャパシタ20に蓄積される電力が、蓄電回路10の導通状態において負荷88が消費する電力よりも大きくなるように設定することが好ましい。このように設定した場合、供給電圧Viは、停止電圧VLまで下降せず、負荷88に対して、停止電圧VL以上の電圧を供給し続けることができる。   When the load 88 repeats the operating state and the standby state, the resistance value or the like in the storage circuit 10 is consumed, and the power stored in the capacitor 20 in the initial state of the storage circuit 10 consumes the load 88 in the conductive state of the storage circuit 10 It is preferable to set so as to be larger than the power. In this case, the supply voltage Vi does not drop to the stop voltage VL, and the load 88 can continue to be supplied with a voltage higher than the stop voltage VL.

キャパシタ20の容量を小さくして、蓄電装置(図示せず)のサイズを小さくするという観点から、開始電圧VHと停止電圧VLの差は、できるだけ大きくすることが好ましい。詳しくは、キャパシタ20から取り出すことができる電力は、開始電圧VHの2乗と停止電圧VLの2乗の差に比例する。従って、停止電圧VLは、0Vに近いほど好ましい。   From the viewpoint of reducing the capacity of capacitor 20 and reducing the size of the power storage device (not shown), it is preferable to make the difference between start voltage VH and stop voltage VL as large as possible. Specifically, the power that can be extracted from the capacitor 20 is proportional to the difference between the square of the start voltage VH and the square of the stop voltage VL. Therefore, the stop voltage VL is preferably as close to 0 V as possible.

本実施の形態において、スイッチング素子の夫々は、優れた省電力性能を有するMOS型のFET(field-effect transistor)である。但し、本発明は、これに限られず、スイッチング素子の夫々は、電界効果型トランジスタ(FET)であってもよいし、バイポーラ型トランジスタであってもよい。   In the present embodiment, each of the switching elements is a MOS type field-effect transistor (FET) having excellent power saving performance. However, the present invention is not limited to this, and each of the switching elements may be a field effect transistor (FET) or a bipolar transistor.

スイッチング素子としてMOS型のFETを含むFETを使用する場合、ON状態とOFF状態とを切り替えるために必要なゲートとソースとの間の最小電圧(ゲート閾値)は、公称値で1.0V以下であることが好ましい。スイッチング素子としてバイポーラ型トランジスタを用いる場合、第1スイッチング素子402、第2スイッチング素子404及び主スイッチング素子60Mの夫々は、PNP型を使用し、第3スイッチング素子406、付加的スイッチング素子50S及び副スイッチング素子60Sの夫々は、NPN型を使用すればよい。   When using a FET including a MOS FET as a switching element, the minimum voltage (gate threshold) between the gate and the source necessary to switch between the ON state and the OFF state is nominally 1.0 V or less Is preferred. When a bipolar transistor is used as the switching element, each of the first switching element 402, the second switching element 404 and the main switching element 60M uses a PNP type, and the third switching element 406, the additional switching element 50S and the auxiliary switching Each of the elements 60S may use an NPN type.

いずれのスイッチング素子を使用する場合であっても、コンパレータ410の入力段を構成する第1スイッチング素子402及び第2スイッチング素子404は、互いに同じ特性を有することが好ましい。より具体的には、MOS型のFETを使用する場合、ゲート閾値、ゲートとソースとの間を流れる電流、及び、OFF状態にあるときにソースとドレインとの間を流れる電流の夫々が同じであることが好ましい。更に、第1スイッチング素子402及び第2スイッチング素子404のゲート閾値は、供給電圧Viが低い段階において第1スイッチング素子402及び第2スイッチング素子404がON状態に遷移できる程度のできるだけ低い値であることが好ましい。また、付加的スイッチング素子50S及び副スイッチング素子60Sは、互いに同じ特性を有することが好ましい。   Regardless of which switching element is used, it is preferable that the first switching element 402 and the second switching element 404 constituting the input stage of the comparator 410 have the same characteristics as each other. More specifically, when using a MOS FET, the gate threshold, the current flowing between the gate and the source, and the current flowing between the source and the drain when in the OFF state are the same. Is preferred. Furthermore, the gate threshold values of the first switching element 402 and the second switching element 404 are as low as possible such that the first switching element 402 and the second switching element 404 can transition to the ON state at the stage where the supply voltage Vi is low. Is preferred. Moreover, it is preferable that the additional switching element 50S and the sub switching element 60S have the same characteristics as each other.

蓄電回路10の消費電流を低くし、蓄電回路10を、小さな電流を生成する電源82に対応可能にするという観点から、電圧検知回路30、比較回路40及び付加的回路50の合成抵抗R(電源82とグランドとの間の合成抵抗の値)は、高いほど好ましい。本実施の形態において、合成抵抗Rに対するスイッチング素子(第1スイッチング素子402、第2スイッチング素子404、第3スイッチング素子406及び付加的スイッチング素子50S)の特性による影響は小さい。   From the viewpoint of reducing the current consumption of the storage circuit 10 and making the storage circuit 10 compatible with the power supply 82 generating a small current, the combined resistance R of the voltage detection circuit 30, the comparison circuit 40 and the additional circuit 50 (power supply The higher the combined resistance value between 82 and ground, the better. In the present embodiment, the influence of the characteristics of the switching elements (the first switching element 402, the second switching element 404, the third switching element 406, and the additional switching element 50S) on the combined resistance R is small.

スイッチング素子の特性の影響を考慮せずに計算すると、供給電圧Viが開始電圧VHから停止電圧VLまで下降するまでの間は、合成抵抗R=1/[1/(R1+R2)+1/R3+1/R7+(R4+R5+R6+R8)/{(R8+R9)×(R4+R5+R6)+R8×R9}]であり、供給電圧Viが停止電圧VLから開始電圧VHまで上昇するまでの間は、合成抵抗R=1/[1/R1+1/R4+1/R7+(R5+R6+R9)/{(R5+R6+R9)×R8+(R5+R6)×R9}]である。蓄電回路10における上述の抵抗値を調整することで、合成抵抗Rを必要な値に設定できる。   According to the calculation without considering the influence of the characteristics of the switching element, the combined resistance R = 1 / [1 / (R1 + R2) + 1 / R3 + 1 / R7 + until the supply voltage Vi falls from the start voltage VH to the stop voltage VL. (R4 + R5 + R6 + R8) / {(R8 + R9) × (R4 + R5 + R6) + R8 × R9}], and the combined resistance R = 1 / [1 / R1 + until the supply voltage Vi rises from the stop voltage VL to the start voltage VH. It is 1 / R4 + 1 / R7 + (R5 + R6 + R9) / {(R5 + R6 + R9) * R8 + (R5 + R6) * R9}]. By adjusting the above-described resistance value in the storage circuit 10, the combined resistance R can be set to a necessary value.

蓄電回路10を安定的に動作させるという観点から、付加的スイッチング素子50Sのゲートを、抵抗(図示せず)を介して、抵抗R3と第3スイッチング素子406のドレインとの間に接続しても良い。同様に、第3スイッチング素子406のゲートを、抵抗(図示せず)を介して、抵抗R2と第2スイッチング素子404のドレインとの間に接続しても良い。   In order to operate storage circuit 10 stably, the gate of additional switching element 50S may be connected between resistor R3 and the drain of third switching element 406 via a resistor (not shown). good. Similarly, the gate of the third switching element 406 may be connected between the resistor R2 and the drain of the second switching element 404 via a resistor (not shown).

前述したように、本実施の形態によれば、付加的制御端56に印加される付加的印加電圧Vxaは、供給電圧Viに応じて変化し、制御端66に印加される印加電圧Vxは、供給電圧Viよりも低い検知電圧Vdに応じて変化する。印加電圧Vxを付加的印加電圧Vxaよりも低くすることで、副スイッチング素子60Sが最初にON状態に遷移するタイミング(初回遷移タイミング)を、付加的スイッチング素子50Sが最初にON状態に遷移した後に遅延させることができる。但し、上述の初回遷移タイミングを遅延させる方法は、以下に説明するように、本実施の形態に限られない。   As described above, according to the present embodiment, the additional applied voltage Vxa applied to the additional control end 56 changes in accordance with the supply voltage Vi, and the applied voltage Vx applied to the control end 66 is It changes according to the detection voltage Vd lower than the supply voltage Vi. By setting the applied voltage Vx lower than the additional applied voltage Vxa, the timing when the sub switching element 60S first transitions to the ON state (first transition timing) after the additional switching element 50S first transitions to the ON state It can be delayed. However, the method of delaying the above-mentioned first transition timing is not limited to the present embodiment as described below.

図7を図2と併せて参照すると、変形例による蓄電回路10Aは、蓄電回路10と同じ電源ライン12と、キャパシタ20と、電圧検知回路30と、付加的回路50と、スイッチ回路60とを備えている。また、蓄電回路10Aは、蓄電回路10の比較回路40と少し異なる比較回路40Aを備えており、且つ、蓄電回路10が備えていない遅延回路430Aを備えている。電源ライン12、キャパシタ20、電圧検知回路30、付加的回路50及びスイッチ回路60の夫々は、蓄電回路10と同様に動作する。比較回路40Aは、蓄電回路10の比較回路40からヒステリシス回路420を除いた回路であり、蓄電回路10のコンパレータ410と同様に動作する。以下、主として遅延回路430Aの構造及び機能について説明する。   Referring to FIG. 7 in combination with FIG. 2, the storage circuit 10A according to the modification includes the same power supply line 12 as the storage circuit 10, the capacitor 20, the voltage detection circuit 30, the additional circuit 50, and the switch circuit 60. Have. Further, the storage circuit 10A includes a comparison circuit 40A slightly different from the comparison circuit 40 of the storage circuit 10, and includes a delay circuit 430A not included in the storage circuit 10. Each of the power supply line 12, the capacitor 20, the voltage detection circuit 30, the additional circuit 50 and the switch circuit 60 operates in the same manner as the storage circuit 10. The comparison circuit 40A is a circuit obtained by removing the hysteresis circuit 420 from the comparison circuit 40 of the storage circuit 10, and operates in the same manner as the comparator 410 of the storage circuit 10. The structure and function of the delay circuit 430A will be mainly described below.

図7を参照すると、遅延回路430Aは、抵抗R10と、キャパシタC1とを備えている。抵抗R10の一端は、抵抗R4と付加的スイッチング素子50Sのドレインとの間に接続されており、抵抗R10の他端は、抵抗R11を介して、副スイッチング素子60Sのゲートに接続されている。副スイッチング素子60Sのゲートは、蓄電回路10(図2参照)と異なり、電圧検知回路30の検知出力端38に接続されていない。キャパシタC1の一端は、抵抗R10と抵抗R11との間に接続されており、キャパシタC1の他端は、グランドされている。   Referring to FIG. 7, delay circuit 430A includes a resistor R10 and a capacitor C1. One end of the resistor R10 is connected between the resistor R4 and the drain of the additional switching device 50S, and the other end of the resistor R10 is connected to the gate of the sub switching device 60S via the resistor R11. Unlike the storage circuit 10 (see FIG. 2), the gate of the sub switching element 60S is not connected to the detection output end 38 of the voltage detection circuit 30. One end of the capacitor C1 is connected between the resistor R10 and the resistor R11, and the other end of the capacitor C1 is grounded.

図7を図3と併せて参照すると、蓄電回路10Aが動作開始して、供給電圧Viがゼロから上昇すると、付加的制御電圧Vcaは、蓄電回路10(図2参照)と同様に供給電圧Viに応じて上昇し、T0時間において付加的閾値TAに達する。その後、付加的制御電圧Vcaは更に上昇する。ゼロ時間からT0時間までの間、制御電圧Vcも、供給電圧Viに応じて上昇する。但し、本変形例によれば、付加的回路50とスイッチ回路60との間に、遅延回路430AのキャパシタC1が設けられているため、副スイッチング素子60Sのゲートに印加される印加電圧Vxは、制御電圧Vcの上昇よりも遅れて上昇する。即ち、印加電圧Vxは、制御電圧Vcよりも低い。   Referring to FIG. 7 in conjunction with FIG. 3, when the storage circuit 10A starts to operate and the supply voltage Vi rises from zero, the additional control voltage Vca is supplied to the supply voltage Vi in the same manner as the storage circuit 10 (see FIG. 2). , And reaches an additional threshold TA at time T0. Thereafter, the additional control voltage Vca further rises. The control voltage Vc also rises in accordance with the supply voltage Vi from the zero time to the T0 time. However, according to this modification, since the capacitor C1 of the delay circuit 430A is provided between the additional circuit 50 and the switch circuit 60, the applied voltage Vx applied to the gate of the sub switching element 60S is It rises behind the rise of the control voltage Vc. That is, the applied voltage Vx is lower than the control voltage Vc.

本変形例によれば、印加電圧Vxが制御電圧Vcよりも低いため、供給電圧Viがゼロから上昇して付加的印加電圧Vxaが付加的閾値TAに達するまで、印加電圧Vxは、所定閾値TPよりも低い。従って、付加的印加電圧Vxaが付加的閾値TAを超えて付加的回路50が最初のグランド状態に遷移するまで、スイッチ回路60を遮断状態に維持できる。即ち、本変形例によれば、制御電圧Vcを、検知電圧Vdに応じて変化させることなく、キャパシタ20が空の状態で電源82が電力を生成し始めた場合でも十分な出力電圧Voで負荷88に電力を供給可能である。   According to this modification, since the applied voltage Vx is lower than the control voltage Vc, the applied voltage Vx is set to the predetermined threshold TP until the supply voltage Vi rises from zero and the additional applied voltage Vxa reaches the additional threshold TA. Lower than. Therefore, the switch circuit 60 can be maintained in the cutoff state until the additional applied voltage Vxa exceeds the additional threshold TA and the additional circuit 50 transitions to the initial ground state. That is, according to the present modification, even when the power supply 82 starts generating power in a state where the capacitor 20 is empty without changing the control voltage Vc according to the detection voltage Vd, a load with a sufficient output voltage Vo Power can be supplied to 88.

本変形例によれば、ヒステリシス回路420(図2参照)に代えて遅延回路430Aが設けられているため、スイッチ回路60が最初の導通状態になった後、蓄電回路10Aは、定常状態になり、負荷88への電力供給実行期間と電力供給中断期間とからなるサイクルを繰り返す。蓄電回路10Aの定常状態において、供給電圧Viは、開始電圧VHと停止電圧VLとの間を上下する。   According to this modification, since delay circuit 430A is provided instead of hysteresis circuit 420 (see FIG. 2), storage circuit 10A is in the steady state after switch circuit 60 is brought into the first conduction state. , A cycle consisting of a power supply execution period to the load 88 and a power supply interruption period is repeated. In the steady state of the storage circuit 10A, the supply voltage Vi fluctuates between the start voltage VH and the stop voltage VL.

以下、蓄電回路10(図2参照)の動作について、実施例を使用して、より具体的に説明する。   Hereinafter, the operation of the storage circuit 10 (see FIG. 2) will be more specifically described using an example.

(実施例1)
シミュレータにおいて、実施例1の回路として図2の蓄電回路10を構築して動作を検証した。実施例1の回路における各要素の容量値、抵抗値等は表1の通りだった。
Example 1
In the simulator, the storage circuit 10 of FIG. 2 was constructed as the circuit of the first embodiment to verify the operation. The capacitance value and resistance value of each element in the circuit of Example 1 are as shown in Table 1.

Figure 2019110629
Figure 2019110629

表1に記載した抵抗値に基づき、実施例1の回路の開始電圧VH、停止電圧VL、及び、合成抵抗Rを計算した。この計算において、スイッチング素子(第1スイッチング素子402、第2スイッチング素子404、第3スイッチング素子406、付加的スイッチング素子50S、主スイッチング素子60M及び副スイッチング素子60S)による影響は考慮しなかった。計算の結果、開始電圧VHは、4.5Vであり、停止電圧VLは、1.3Vだった。スイッチング素子の夫々のゲート閾値VGS(th)は、計算による停止電圧VLよりも低かった。また、合成抵抗Rは、供給電圧Viが開始電圧VHから停止電圧VLまで下降するまでの間は、33kΩであり、供給電圧Viが停止電圧VLから開始電圧VHまで上昇するまでの間は、33kΩだった。   Based on the resistance values described in Table 1, the start voltage VH, the stop voltage VL, and the combined resistance R of the circuit of Example 1 were calculated. In this calculation, the influence of the switching elements (the first switching element 402, the second switching element 404, the third switching element 406, the additional switching element 50S, the main switching element 60M, and the auxiliary switching element 60S) was not considered. As a result of the calculation, the start voltage VH was 4.5 V and the stop voltage VL was 1.3 V. The respective gate thresholds VGS (th) of the switching elements were lower than the calculated stop voltage VL. The combined resistance R is 33 kΩ until the supply voltage Vi falls from the start voltage VH to the stop voltage VL, and is 33 kΩ until the supply voltage Vi rises from the stop voltage VL to the start voltage VH. was.

実施例1の回路を電源82及び負荷88の間に接続して、実施例1の回路の動作を検証した。動作検証において、電源82として、直列に接続した8つの光電池を使用し、負荷88として、10Ωの抵抗器を使用した。光電池の夫々において、受光面積は57.8cmであり、直射日光による開放電圧Vocは1Vであり、直射日光による短絡電流Iscは500mAだった。光電池の垂直上方から太陽光相当のスペクトルを持つ光を10mW/cmの強度で与え、これにより、電源82から約50mAの電流を実施例1の回路に供給した。ツェナーダイオードZ1のツェナー電圧VZ(公称値:1.8V)は、電源82から供給される電流値によって異なり、上述の条件では、0.9Vだった。以上の条件において、キャパシタ20が空の状態(即ち、キャパシタ20の電圧が0Vの状態)を開始点(0秒時点)として、供給電圧Vi、参照電圧Vr(非反転電圧Vp)、検知電圧Vd、反転電圧Vn、制御電圧Vc、及び、出力電圧Voの夫々の変動を、シミュレータにより測定した。 The circuit of Example 1 was connected between the power supply 82 and the load 88 to verify the operation of the circuit of Example 1. In the operation verification, eight photovoltaic cells connected in series were used as the power supply 82, and a 10 Ω resistor was used as the load 88. In each of the photovoltaic cells, the light receiving area was 57.8 cm 2 , the open circuit voltage Voc by direct sunlight was 1 V, and the short circuit current Isc by direct sunlight was 500 mA. A light having a spectrum equivalent to that of sunlight was applied at an intensity of 10 mW / cm 2 from vertically above the photovoltaic cell, whereby a current of about 50 mA was supplied from the power supply 82 to the circuit of Example 1. The Zener voltage VZ (nominal value: 1.8 V) of the Zener diode Z1 differs depending on the value of the current supplied from the power supply 82, and was 0.9 V under the above-mentioned conditions. Under the above conditions, the supply voltage Vi, the reference voltage Vr (non-inverted voltage Vp), and the detection voltage Vd are determined with the capacitor 20 being empty (ie, the capacitor 20 has a voltage of 0 V) as the start point (0 second). Fluctuations of the reverse voltage Vn, the control voltage Vc, and the output voltage Vo were measured by a simulator.

図9に測定結果を示す。以下、図2及び図9を参照しつつ、実施例1の回路の動作を説明する。以下の説明において、第1スイッチング素子402、第2スイッチング素子404及び第3スイッチング素子406のゲート閾値VGS(th)は、極めて0に近いものとする。   The measurement results are shown in FIG. Hereinafter, the operation of the circuit of the first embodiment will be described with reference to FIGS. 2 and 9. In the following description, it is assumed that gate threshold values VGS (th) of the first switching element 402, the second switching element 404, and the third switching element 406 are extremely close to zero.

開始点において、スイッチング素子の夫々は、初期状態(OFF状態)にある。このため、スイッチ回路60は遮断状態にある。開始点において空のキャパシタ20への充電が始まる。キャパシタ20の充電に伴い、供給電圧Viが徐々に上昇する。   At the start point, each of the switching elements is in an initial state (OFF state). For this reason, the switch circuit 60 is in the cutoff state. Charging of the empty capacitor 20 begins at the start point. As the capacitor 20 is charged, the supply voltage Vi gradually rises.

開始点からT0までの間、供給電圧Viの上昇に伴い、検知電圧Vd及び反転電圧Vnが徐々に上昇する。この間、供給電圧Viは、ツェナー電圧VZよりも低いため、ツェナーダイオードZ1は、OFF状態にあり、供給電圧Viの上昇に伴い、参照電圧Vr(非反転電圧Vp)が徐々に上昇する。この間、参照電圧Vrは供給電圧Viと等しく、反転電圧Vnは供給電圧Viよりも高い。即ち、非反転電圧Vpは、反転電圧Vnよりも高いため、第1スイッチング素子402は、ON状態になり、第2スイッチング素子404は、OFF状態を維持する。この結果、第3スイッチング素子406のゲートの電圧がグランド電圧(0V)となり、第3スイッチング素子406は、OFF状態を維持し、付加的スイッチング素子50Sのゲートに、供給電圧Viと等しい付加的制御電圧Vca(=付加的印加電圧Vxa)が印加される。   Between the start point and T0, the detection voltage Vd and the inversion voltage Vn gradually increase with the increase of the supply voltage Vi. During this time, since the supply voltage Vi is lower than the Zener voltage VZ, the Zener diode Z1 is in the OFF state, and as the supply voltage Vi rises, the reference voltage Vr (non-inversion voltage Vp) gradually rises. During this time, the reference voltage Vr is equal to the supply voltage Vi, and the inversion voltage Vn is higher than the supply voltage Vi. That is, since the non-inversion voltage Vp is higher than the inversion voltage Vn, the first switching element 402 is in the ON state, and the second switching element 404 is in the OFF state. As a result, the voltage of the gate of the third switching element 406 becomes the ground voltage (0 V), and the third switching element 406 maintains the OFF state, and additional control equal to the supply voltage Vi to the gate of the additional switching element 50S. A voltage Vca (= additional applied voltage Vxa) is applied.

開始点からT0までの間、付加的制御電圧Vcaは、付加的スイッチング素子50Sの付加的閾値TAよりも低い。このため、付加的スイッチング素子50Sは、OFF状態を維持し、副スイッチング素子60Sのゲートに、検知電圧Vdと等しい制御電圧Vc(=印加電圧Vx)が印加される。このとき、制御電圧Vcは、副スイッチング素子60Sの所定閾値TPよりも低い。このため、副スイッチング素子60Sは、OFF状態を維持し、主スイッチング素子60Mのソース及びゲートに供給電圧Viが印加される。この結果、主スイッチング素子60MはOFF状態を維持し、スイッチ回路60は遮断状態を維持する。   From the start point to T0, the additional control voltage Vca is lower than the additional threshold TA of the additional switching element 50S. Therefore, the additional switching element 50S maintains the OFF state, and the control voltage Vc (= applied voltage Vx) equal to the detection voltage Vd is applied to the gate of the sub switching element 60S. At this time, the control voltage Vc is lower than the predetermined threshold value TP of the auxiliary switching element 60S. Therefore, the sub switching element 60S maintains the OFF state, and the supply voltage Vi is applied to the source and the gate of the main switching element 60M. As a result, the main switching element 60M maintains the OFF state, and the switch circuit 60 maintains the OFF state.

T0において、付加的制御電圧Vcaは、付加的閾値TAに達する。このため、付加的スイッチング素子50Sは、ON状態になり、制御電圧Vcは急速に下降してT0′においてグランド電圧になる。このとき、抵抗R6、抵抗R5及び付加的スイッチング素子50Sを経由してグランドされる電流経路が形成され、反転電圧Vnが一時的に下降する。   At T0, the additional control voltage Vca reaches an additional threshold TA. For this reason, the additional switching element 50S is turned on, and the control voltage Vc rapidly falls to become the ground voltage at T0 '. At this time, a current path grounded via the resistor R6, the resistor R5, and the additional switching element 50S is formed, and the inversion voltage Vn temporarily drops.

T0′からT1までの間、反転電圧Vnは、検知電圧Vdに応じて再び上昇する。但し、供給電圧Viは、依然としてツェナー電圧VZよりも低く、非反転電圧Vpは、反転電圧Vnよりも高い。この結果、第1スイッチング素子402は、ON状態を維持し、第2スイッチング素子404及び第3スイッチング素子406は、OFF状態を維持し、付加的スイッチング素子50Sのゲートに、供給電圧Viと等しい付加的制御電圧Vcaが印加される。   During the period from T0 'to T1, the inversion voltage Vn rises again according to the detection voltage Vd. However, the supply voltage Vi is still lower than the Zener voltage VZ, and the non-inversion voltage Vp is higher than the inversion voltage Vn. As a result, the first switching element 402 maintains the ON state, and the second switching element 404 and the third switching element 406 maintain the OFF state, and add to the gate of the additional switching element 50S equal to the supply voltage Vi. Control voltage Vca is applied.

T0′からT1までの間、付加的制御電圧Vcaは、付加的スイッチング素子50Sの付加的閾値TA以上である。このため、付加的スイッチング素子50Sは、ON状態になり、副スイッチング素子60Sのゲートに、グランド電圧が印加される。このため、副スイッチング素子60Sは、OFF状態を維持し、主スイッチング素子60Mのソース及びゲートに供給電圧Viが印加される。この結果、主スイッチング素子60MはOFF状態を維持し、スイッチ回路60は遮断状態を維持する。   From T0 'to T1, the additional control voltage Vca is equal to or higher than the additional threshold value TA of the additional switching element 50S. Therefore, the additional switching element 50S is turned on, and a ground voltage is applied to the gate of the sub switching element 60S. Therefore, the sub switching element 60S maintains the OFF state, and the supply voltage Vi is applied to the source and the gate of the main switching element 60M. As a result, the main switching element 60M maintains the OFF state, and the switch circuit 60 maintains the OFF state.

T1において、供給電圧Viは、ツェナー電圧VZに達する。このため、ツェナーダイオードZ1は、導通状態になり、参照電圧Vrは、ツェナー電圧VZになる。   At T1, the supply voltage Vi reaches the Zener voltage VZ. Therefore, the Zener diode Z1 becomes conductive, and the reference voltage Vr becomes the Zener voltage VZ.

T1からT2までの間、反転電圧Vnは、検知電圧Vdに応じて上昇し続ける。但し、反転電圧Vnは、非反転電圧Vp(ツェナー電圧VZ)よりも低い。従って、付加的スイッチング素子50Sのゲートに、供給電圧Viと等しい付加的制御電圧Vcaが印加され続け、付加的スイッチング素子50Sは、ON状態を維持する。このため、副スイッチング素子60S及び主スイッチング素子60Mの夫々は、OFF状態を維持し、スイッチ回路60は遮断状態を維持する。   Between T1 and T2, the inversion voltage Vn continues to rise in accordance with the detection voltage Vd. However, the inversion voltage Vn is lower than the non-inversion voltage Vp (the Zener voltage VZ). Therefore, the additional control voltage Vca equal to the supply voltage Vi continues to be applied to the gate of the additional switching element 50S, and the additional switching element 50S maintains the ON state. Therefore, each of the auxiliary switching element 60S and the main switching element 60M maintains the OFF state, and the switch circuit 60 maintains the OFF state.

T2において、供給電圧Viは、開始電圧VHに達し、反転電圧Vnは、非反転電圧Vp(ツェナー電圧VZ)に達する。その後、反転電圧Vnが非反転電圧Vpよりも高くなるため、第1スイッチング素子402は、OFF状態になり、第2スイッチング素子404は、ON状態になる。このため、第3スイッチング素子406のゲートの電圧が供給電圧Viを抵抗R1と抵抗R2とによって分圧した電圧となり、第3スイッチング素子406は、ON状態になる。この結果、付加的制御電圧Vcaは、グランド電圧になり、付加的スイッチング素子50Sは、OFF状態になる。   At T2, the supply voltage Vi reaches the start voltage VH, and the inversion voltage Vn reaches the non-inversion voltage Vp (zener voltage VZ). Thereafter, since the inversion voltage Vn becomes higher than the non-inversion voltage Vp, the first switching element 402 is turned off, and the second switching element 404 is turned on. Therefore, the voltage of the gate of the third switching element 406 becomes a voltage obtained by dividing the supply voltage Vi by the resistors R1 and R2, and the third switching element 406 is turned on. As a result, the additional control voltage Vca becomes the ground voltage, and the additional switching element 50S is in the OFF state.

T2において、接続点128から、抵抗R4、抵抗R5及び抵抗R6を経由して、検知出力端38に至る電流経路が形成され、検知電圧Vd及び反転電圧Vnは、急激に上昇する。また、この電流経路の形成により、制御電圧Vcは、供給電圧Viに応じた電圧になる。このため、副スイッチング素子60Sは、ON状態になり、主スイッチング素子60Mのゲートにグランド電圧が印加される。この結果、主スイッチング素子60MはON状態になり、スイッチ回路60は導通状態になる。   At T2, a current path is formed from the connection point 128 to the detection output end 38 via the resistor R4, the resistor R5 and the resistor R6, and the detection voltage Vd and the inversion voltage Vn rise sharply. Further, with the formation of the current path, the control voltage Vc becomes a voltage corresponding to the supply voltage Vi. Therefore, the sub switching element 60S is turned on, and a ground voltage is applied to the gate of the main switching element 60M. As a result, the main switching element 60M is turned on, and the switch circuit 60 is turned on.

T2からT3までの間、キャパシタ20の電荷が負荷88によって消費され、供給電圧Viは、徐々に下降する。供給電圧Viの下降に伴い、T2において急激に上昇した検知電圧Vd及び反転電圧Vnは、徐々に下降する。但し、反転電圧Vnは、非反転電圧Vp(ツェナー電圧VZ)よりも高いままであり、第3スイッチング素子406は、ON状態を維持する。このため、付加的スイッチング素子50Sは、OFF状態を維持し、副スイッチング素子60Sは、ON状態を維持する。この結果、主スイッチング素子60MはON状態を維持し、スイッチ回路60は導通状態を維持する。   From T2 to T3, the charge of the capacitor 20 is consumed by the load 88, and the supply voltage Vi gradually falls. As the supply voltage Vi decreases, the detection voltage Vd and the inversion voltage Vn which have rapidly increased at T2 gradually decrease. However, the inversion voltage Vn remains higher than the non-inversion voltage Vp (the Zener voltage VZ), and the third switching element 406 maintains the ON state. Therefore, the additional switching element 50S maintains the OFF state, and the sub switching element 60S maintains the ON state. As a result, the main switching element 60M maintains the ON state, and the switch circuit 60 maintains the conduction state.

T3において、供給電圧Viは、停止電圧VLに達し、反転電圧Vnは、非反転電圧Vp(ツェナー電圧VZ)に達する。その後、反転電圧Vnが非反転電圧Vpよりも低くなるため、第1スイッチング素子402は、ON状態になり、第2スイッチング素子404は、OFF状態になる。このため、第3スイッチング素子406のゲートの電圧は、グランド電圧になり、第3スイッチング素子406は、OFF状態になる。この結果、付加的制御電圧Vcaは、供給電圧Viになり、付加的スイッチング素子50Sは、ON状態になる。   At T3, the supply voltage Vi reaches the stop voltage VL, and the inversion voltage Vn reaches the non-inversion voltage Vp (zener voltage VZ). Thereafter, since the inversion voltage Vn becomes lower than the non-inversion voltage Vp, the first switching element 402 is turned on, and the second switching element 404 is turned off. Therefore, the voltage of the gate of the third switching element 406 is the ground voltage, and the third switching element 406 is in the OFF state. As a result, the additional control voltage Vca becomes the supply voltage Vi, and the additional switching element 50S is in the ON state.

T3において、接続点128から、抵抗R4、抵抗R5及び抵抗R6を経由して、検知出力端38に至る電流経路が消滅し、検知電圧Vd及び反転電圧Vnは、急激に下降する。また、制御電圧Vcは、グランド電圧になる。このため、副スイッチング素子60Sは、OFF状態になり、主スイッチング素子60Mのソース及びゲートに供給電圧Viが印加される。この結果、主スイッチング素子60MはOFF状態になり、スイッチ回路60は遮断状態になる。即ち、負荷88は、キャパシタ20から遮断され、キャパシタ20への充電が再び始まる。   At T3, the current path leading from the connection point 128 to the detection output end 38 via the resistor R4, the resistor R5 and the resistor R6 disappears, and the detection voltage Vd and the inversion voltage Vn fall rapidly. Also, the control voltage Vc is a ground voltage. Therefore, the sub switching element 60S is turned off, and the supply voltage Vi is applied to the source and the gate of the main switching element 60M. As a result, the main switching element 60M is turned off, and the switch circuit 60 is turned off. That is, the load 88 is disconnected from the capacitor 20 and charging of the capacitor 20 starts again.

T3からT4までの間、キャパシタ20への充電が続き、T4において、供給電圧Viは、再び開始電圧VHになる。T2以降、実施例1の回路は、T2からT4までの間の状態を繰り返す定常状態になる。実施例1の回路は、定常状態にあるとき、適切に動作している。   Between T3 and T4, charging of the capacitor 20 continues, and at T4, the supply voltage Vi again becomes the start voltage VH. After T2, the circuit of the first embodiment is in a steady state in which the state between T2 and T4 is repeated. The circuit of Example 1 operates properly when in steady state.

(実施例2)
シミュレータにおいて、実施例2の回路として図2の蓄電回路10を構築して動作を検証した。実施例2の回路における各要素の容量値、抵抗値等は表2の通りだった。
(Example 2)
In the simulator, the storage circuit 10 of FIG. 2 was constructed as the circuit of the second embodiment to verify the operation. The capacitance value and resistance value of each element in the circuit of Example 2 were as shown in Table 2.

Figure 2019110629
Figure 2019110629

表2に記載した抵抗値に基づき、開始電圧VH、停止電圧VL、及び、合成抵抗Rを計算した。この計算において、スイッチング素子による影響は考慮しなかった。計算の結果、開始電圧VHは、2.2Vであり、停止電圧VLは、0.5Vだった。即ち、スイッチング素子の夫々のゲート閾値VGS(th)は、開始電圧VHよりも低く、計算による停止電圧VLよりも高かった。また、合成抵抗Rは、供給電圧Viが開始電圧VHから停止電圧VLまで下降するまでの間は、3.0MΩであり、供給電圧Viが停止電圧VLから開始電圧VHまで上昇するまでの間は、3.3MΩだった。   Based on the resistance values described in Table 2, the start voltage VH, the stop voltage VL, and the combined resistance R were calculated. In this calculation, the influence of the switching element was not considered. As a result of calculation, the start voltage VH was 2.2 V and the stop voltage VL was 0.5 V. That is, the respective gate threshold values VGS (th) of the switching elements are lower than the start voltage VH and higher than the calculated stop voltage VL. The combined resistance R is 3.0 MΩ until the supply voltage Vi falls from the start voltage VH to the stop voltage VL, and during the time the supply voltage Vi increases from the stop voltage VL to the start voltage VH. , Was 3.3 MΩ.

実施例2の回路を電源82及び負荷88の間に接続し、実施例2の回路の動作を検証した。動作検証において、電源82として、直列に接続した8つの光電池を使用し、負荷88として、2kΩの抵抗器を使用した。光電池の夫々において、受光面積は57.8cmであり、直射日光による開放電圧Vocは1Vであり、直射日光による短絡電流Iscは500mAだった。光電池の垂直上方から太陽光相当のスペクトルを持つ光を30μW/cmの強度で与え、これにより、電源82から約150μAの電流を実施例2の回路に供給した。ツェナーダイオードZ1のツェナー電圧VZ(公称値:1.8V)は、電源82から供給される電流値によって異なり、上述の条件では、0.4Vだった。以上の条件において、キャパシタ20が空の状態(即ち、キャパシタ20の電圧が0Vの状態)を開始点(0秒時点)として、供給電圧Vi、参照電圧Vr(非反転電圧Vp)、検知電圧Vd、反転電圧Vn、制御電圧Vc、及び、出力電圧Voの夫々の変動を、シミュレータにより測定した。 The circuit of the second embodiment was connected between the power supply 82 and the load 88 to verify the operation of the circuit of the second embodiment. In operation verification, eight photovoltaic cells connected in series were used as the power supply 82, and a 2 kΩ resistor was used as the load 88. In each of the photovoltaic cells, the light receiving area was 57.8 cm 2 , the open circuit voltage Voc by direct sunlight was 1 V, and the short circuit current Isc by direct sunlight was 500 mA. Light having a spectrum equivalent to that of sunlight was applied from above the photovoltaic cell vertically at an intensity of 30 μW / cm 2 , whereby a current of about 150 μA was supplied from the power supply 82 to the circuit of Example 2. The Zener voltage VZ (nominal value: 1.8 V) of the Zener diode Z1 differs depending on the value of the current supplied from the power supply 82, and was 0.4 V under the above-mentioned conditions. Under the above conditions, the supply voltage Vi, the reference voltage Vr (non-inverted voltage Vp), and the detection voltage Vd are determined with the capacitor 20 being empty (ie, the capacitor 20 has a voltage of 0 V) as the start point (0 second). Fluctuations of the reverse voltage Vn, the control voltage Vc, and the output voltage Vo were measured by a simulator.

図10に測定結果を示す。図10を図9と比べれば理解されるように、実施例2の回路は、実施例1の回路と同様に動作する。詳しくは、実施例2の回路において、開始点からT2までの間、スイッチ回路60は遮断状態を維持する。この間、T0において、付加的制御電圧Vcaは、付加的閾値TAに達する。T1において、供給電圧Viは、ツェナー電圧VZに達する。スイッチ回路60は、T2において導通状態になり、T2からT3までの間、導通状態を維持する。スイッチ回路60は、T3において遮断状態になり、T3からT4までの間、遮断状態を維持する。T2以降、実施例2の回路は、T2からT4までの間の状態を繰り返す定常状態になる。実施例2の回路は、定常状態にあるとき、適切に動作している。   The measurement results are shown in FIG. As can be understood by comparing FIG. 10 with FIG. 9, the circuit of the second embodiment operates in the same manner as the circuit of the first embodiment. Specifically, in the circuit of the second embodiment, the switch circuit 60 is maintained in the cut off state from the start point to T2. During this time, at T0, the additional control voltage Vca reaches the additional threshold value TA. At T1, the supply voltage Vi reaches the Zener voltage VZ. The switch circuit 60 becomes conductive at T2 and maintains the conductive state from T2 to T3. The switch circuit 60 is in the cutoff state at T3 and maintains the cutoff state from T3 to T4. After T2, the circuit of the second embodiment is in a steady state in which the state between T2 and T4 is repeated. The circuit of the second embodiment operates properly when in the steady state.

電子機器の電源としてエネルギーハーベスティングを応用することで、電池が不要になり、これにより、電子機器の軽量化、高耐環境化、メンテナンスフリー化等の様々な性能向上を図ることができる。この結果、従来の電子機器の市場とは異なる新たな市場が構築される可能性がある。電子機器へのエネルギーハーベスティングの応用を推進するためには、様々な産業分野においてエネルギーハーベスティングの応用を検討する必要がある。従来は、蓄電回路が高価であったり、蓄電回路が生成する電圧や電流範囲が目的に合致しないといった様々な理由により、エネルギーハーベスティングの応用が検討されなかったり、実用化を諦めることがあったと思われる。   By applying energy harvesting as a power source of the electronic device, a battery is not required, and various performance improvements such as weight reduction of the electronic device, high environmental resistance, and maintenance free can be achieved. As a result, a new market different from the conventional electronic device market may be built. In order to promote the application of energy harvesting to electronic devices, it is necessary to consider the application of energy harvesting in various industrial fields. Conventionally, the application of energy harvesting has not been studied or the practical application has been abandoned due to various reasons such as the storage circuit being expensive or the voltage or current range generated by the storage circuit not meeting the purpose. Seem.

一方、本発明によれば、エネルギーハーベスティングを電源として使用する蓄電回路を、コンパレータ回路と付加的回路との単純な組み合わせにより形成できる。即ち、本発明によれば、蓄電回路を大量生産しない場合でも、蓄電回路を低コストで製造できる。その結果、蓄電回路を単機能素子の組み合わせによって構築したり、既存のコンパレータを用いて構築したりすることが容易になる。   On the other hand, according to the present invention, a storage circuit using energy harvesting as a power supply can be formed by a simple combination of a comparator circuit and an additional circuit. That is, according to the present invention, even when the storage circuit is not mass-produced, the storage circuit can be manufactured at low cost. As a result, it becomes easy to construct a storage circuit by a combination of single function elements or to construct an electricity storage circuit using an existing comparator.

従って、中小企業においてもエネルギーハーベスティングを応用した蓄電回路の開発が可能となり、様々な産業分野においてエネルギーハーベスティングの応用が検討できるようになる。加えて、半導体製造プロセスによって蓄電回路を大量生産する場合も、従来技術を使用した場合と比較して、低コスト且つ小型のICを製造できる。   Therefore, even in the case of small and medium-sized enterprises, it becomes possible to develop storage circuits applying energy harvesting, and it becomes possible to study the application of energy harvesting in various industrial fields. In addition, in the case of mass production of storage circuits by a semiconductor manufacturing process, it is possible to manufacture a low cost and small size IC as compared with the case of using the prior art.

このようにして製造した小型のICを、マイクロコンピュータや無線デバイス等の低消費電力の電子機器に組み込めむことで、電子機器がエネルギーハーベスティングによる電源を直接利用できるようになり、IoT分野及びM2M分野でのエネルギーハーベスティングの応用がさらに促進されると考えられる。   By incorporating the small IC thus manufactured into a low power consumption electronic device such as a microcomputer and a wireless device, the electronic device can directly use the power source by energy harvesting, and the IoT field and M2M The application of energy harvesting in the field is considered to be further promoted.

10,10A,10X 蓄電回路
12 電源ライン
122 第1接続点(接続点)
124 第2接続点(接続点)
126 第3接続点(接続点)
128 第4接続点(接続点)
20 キャパシタ
30,30B 電圧検知回路
32 検知入力端
36 参照出力端
38 検知出力端
40,40A,40X 比較回路
402 第1スイッチング素子
404 第2スイッチング素子
406 第3スイッチング素子
410 コンパレータ
420 ヒステリシス回路
430A 遅延回路
42 ポジティブ入力端
44 ネガティブ入力端
48 出力端
50 付加的回路
50S 付加的スイッチング素子
52 電源端
54 グランド端
56 付加的制御端
58 付加的出力端
60 スイッチ回路
60M 主スイッチング素子
60S 副スイッチング素子
66 制御端
R7,R8,R9 抵抗(電圧検知回路の抵抗)
R1,R2,R3,R5,R6 抵抗(比較回路の抵抗)
R4 抵抗(付加的回路の抵抗)
R11,R12,R13 抵抗(スイッチ回路の抵抗)
R10 抵抗(遅延回路の抵抗)
C1 キャパシタ(遅延回路のキャパシタ)
Z1 定電圧素子(ツェナーダイオード)
D1,D2,D3,D4 ダイオード
82 電源
88 負荷
Vi 供給電圧
Vo 出力電圧
VZ ツェナー電圧(所定電圧)
Vr 参照電圧
Vd 検知電圧
Vp 非反転電圧
Vn 反転電圧
Vca 付加的制御電圧
Vxa 付加的印加電圧
Vc 制御電圧
Vx 印加電圧
VH 開始電圧
VL 停止電圧
TP 所定閾値
TA 付加的閾値
10, 10A, 10X Storage circuit 12 Power supply line 122 First connection point (connection point)
124 Second connection point (connection point)
126 third connection point (connection point)
128 fourth connection point (connection point)
Reference Signs List 20 capacitor 30, 30B voltage detection circuit 32 detection input terminal 36 reference output terminal 38 detection output terminal 40, 40A, 40X comparison circuit 402 first switching element 404 second switching element 406 third switching element 410 comparator 420 hysteresis circuit 430A delay circuit 42 positive input end 44 negative input end 48 output end 50 additional circuit 50S additional switching element 52 power supply end 54 ground end 56 additional control end 58 additional output end 60 switching circuit 60M main switching element 60S secondary switching element 66 control end R7, R8, R9 resistance (resistance of voltage detection circuit)
R1, R2, R3, R5, R6 resistance (resistance of comparison circuit)
R4 resistance (resistance of additional circuit)
R11, R12, R13 resistance (resistance of switch circuit)
R10 resistance (resistance of delay circuit)
C1 capacitor (capacitor of delay circuit)
Z1 constant voltage element (Zener diode)
D1, D2, D3, D4 Diode 82 Power supply 88 Load Vi Supply voltage Vo Output voltage VZ Zener voltage (predetermined voltage)
Vr reference voltage Vd detection voltage Vp non-inversion voltage Vn inversion voltage Vca additional control voltage Vxa additional applied voltage Vc control voltage Vx applied voltage VH start voltage VL stop voltage TP predetermined threshold TA additional threshold

Claims (4)

電源から供給される電力を蓄積して負荷に供給する蓄電回路であって、
前記蓄電回路は、前記電源と前記負荷とを互いに接続する電源ラインと、キャパシタと、電圧検知回路と、比較回路と、付加的回路と、スイッチ回路とを備えており、
前記キャパシタは、前記電源ラインに接続されており、前記電源から供給される前記電力を蓄積してゼロよりも大きな供給電圧を前記電源ラインに印加し、
前記電圧検知回路は、前記電源ラインに接続された検知入力端と、参照電圧を出力する参照出力端と、検知電圧を出力する検知出力端とを有しており、
前記参照電圧は、前記供給電圧が所定電圧よりも低い場合、前記供給電圧であり、前記供給電圧が前記所定電圧以上の場合、前記所定電圧であり、
前記検知電圧は、前記供給電圧に応じて変化し、且つ、前記供給電圧よりも低く、
前記比較回路は、前記電源ラインに接続されており、且つ、前記参照出力端に接続されたポジティブ入力端と、前記検知出力端に接続されたネガティブ入力端と、付加的制御電圧を出力する出力端とを有しており、
前記付加的制御電圧は、前記ポジティブ入力端に印加された電圧が前記ネガティブ入力端に印加された電圧よりも高い場合、前記供給電圧に応じた高電圧であり、前記ポジティブ入力端に印加された前記電圧が前記ネガティブ入力端に印加された前記電圧よりも低い場合、グランド電圧に応じた低電圧であり、
前記付加的回路は、前記電源ラインに接続された電源端と、グランドされたグランド端とを有しており、前記電源端と前記グランド端との間を遮断する非グランド状態と、前記電源端を前記グランド端と導通させるグランド状態との間を遷移可能であり、
前記スイッチ回路は、前記電源ラインにおいて前記キャパシタと前記負荷との間に接続されており、前記負荷を前記キャパシタから遮断する遮断状態と、前記負荷を前記キャパシタと導通させる導通状態との間を遷移可能であり、
前記付加的回路は、前記比較回路の前記出力端に接続された付加的制御端と、制御電圧を出力する付加的出力端とを有しており、
前記制御電圧は、前記付加的回路が前記非グランド状態にある場合、前記供給電圧に応じた高電圧であり、前記付加的回路が前記グランド状態にある場合、前記グランド電圧に応じた低電圧であり、
前記付加的回路は、前記供給電圧がゼロから上昇して、前記付加的制御電圧に応じて前記付加的制御端に印加された付加的印加電圧が付加的閾値に達するまでは、前記非グランド状態を取り、前記付加的印加電圧が前記付加的閾値に達した以降は、前記付加的印加電圧が前記付加的閾値よりも高い場合、前記グランド状態を取り、前記付加的印加電圧が前記付加的閾値よりも低い場合、前記非グランド状態を取り、
前記スイッチ回路は、前記付加的出力端に接続された制御端を有しており、
前記スイッチ回路は、前記供給電圧がゼロから上昇して、前記制御電圧に応じて前記制御端に印加された印加電圧が所定閾値に達するまでは、前記遮断状態を取り、前記印加電圧が前記所定閾値に達した以降は、前記印加電圧が前記所定閾値よりも高い場合、前記導通状態を取り、前記印加電圧が前記所定閾値よりも低い場合、前記遮断状態を取り、
前記供給電圧がゼロから上昇して前記付加的印加電圧が前記付加的閾値に達するまで、前記印加電圧は、前記所定閾値よりも低い
蓄電回路。
A storage circuit that stores power supplied from a power source and supplies it to a load,
The storage circuit includes a power supply line connecting the power supply and the load to each other, a capacitor, a voltage detection circuit, a comparison circuit, an additional circuit, and a switch circuit.
The capacitor is connected to the power supply line, stores the power supplied from the power supply, and applies a supply voltage larger than zero to the power supply line.
The voltage detection circuit has a detection input terminal connected to the power supply line, a reference output terminal for outputting a reference voltage, and a detection output terminal for outputting a detection voltage.
The reference voltage is the supply voltage when the supply voltage is lower than a predetermined voltage, and is the predetermined voltage when the supply voltage is equal to or higher than the predetermined voltage.
The detection voltage varies according to the supply voltage and is lower than the supply voltage,
The comparison circuit is connected to the power supply line, and outputs a positive input terminal connected to the reference output terminal, a negative input terminal connected to the detection output terminal, and an additional control voltage. Have an end with
The additional control voltage is a high voltage according to the supply voltage if the voltage applied to the positive input is higher than the voltage applied to the negative input and is applied to the positive input If the voltage is lower than the voltage applied to the negative input, it is a low voltage according to the ground voltage,
The additional circuit has a power supply end connected to the power supply line and a ground end grounded, and a non-ground state for interrupting between the power supply end and the ground end, and the power supply end Transitioning between the ground terminal and the ground state,
The switch circuit is connected between the capacitor and the load in the power supply line, and transitions between a blocking state in which the load is disconnected from the capacitor, and a conductive state in which the load is conducted to the capacitor. Is possible,
The additional circuit comprises an additional control end connected to the output of the comparison circuit and an additional output for outputting a control voltage.
The control voltage is a high voltage according to the supply voltage when the additional circuit is in the non-ground state, and a low voltage according to the ground voltage when the additional circuit is in the ground state Yes,
The additional circuit is in the non-ground state until the supply voltage rises from zero and an additional applied voltage applied to the additional control terminal in response to the additional control voltage reaches an additional threshold. , And after the additional applied voltage reaches the additional threshold, if the additional applied voltage is higher than the additional threshold, the ground state is taken and the additional applied voltage is the additional threshold. If not lower, take the non-ground state,
The switch circuit has a control end connected to the additional output end,
The switch circuit takes the shut-off state until the supply voltage rises from zero and the applied voltage applied to the control terminal reaches a predetermined threshold according to the control voltage, and the applied voltage is the predetermined After reaching the threshold value, the conductive state is taken if the applied voltage is higher than the predetermined threshold, and the shut off state is taken if the applied voltage is lower than the predetermined threshold,
A storage circuit in which the applied voltage is lower than the predetermined threshold until the supply voltage rises from zero and the additional applied voltage reaches the additional threshold.
請求項1記載の蓄電回路であって、
前記付加的回路の前記電源端は、前記電源ラインに接続されると共に、前記電圧検知回路の前記検知出力端に接続されており、
前記制御電圧は、前記付加的回路が前記非グランド状態にある場合、前記検知電圧に応じた高電圧である
蓄電回路。
The storage circuit according to claim 1, wherein
The power supply end of the additional circuit is connected to the power supply line and to the detection output end of the voltage detection circuit,
The storage circuit wherein the control voltage is a high voltage corresponding to the detection voltage when the additional circuit is in the non-ground state.
請求項2記載の蓄電回路であって、
前記付加的回路は、N型MOSFET(metal-oxide-semiconductor field-effect transistor)からなる付加的スイッチング素子を備えており、
前記付加的スイッチング素子において、ゲートは、前記付加的制御端として機能し、ソースは、前記グランド端として機能し、ドレインは、前記電源端として機能し、且つ、前記電圧検知回路の前記検知出力端と前記スイッチ回路の前記制御端との間に接続されており、
前記付加的閾値は、前記付加的スイッチング素子において前記ソースと前記ドレインとの間を導通させるための前記ゲートと前記ソースとの間の電位差の閾値であり、
前記スイッチ回路は、P型MOSFETからなる主スイッチング素子と、N型MOSFETからなる副スイッチング素子とを備えており、
前記主スイッチング素子において、ソースは、前記電源ラインの前記電源側に接続されており、ドレインは、前記電源ラインの前記負荷側に接続されており、
前記副スイッチング素子において、ゲートは、前記制御端として機能し、ソースは、グランドされており、ドレインは、2つの抵抗を介して前記主スイッチング素子の前記ソースに接続されており、
前記主スイッチング素子のゲートは、前記2つの抵抗の間に接続されており、
前記所定閾値は、前記副スイッチング素子において前記ソースと前記ドレインとの間を導通させるための前記ゲートと前記ソースとの間の電位差の閾値である
蓄電回路。
The storage circuit according to claim 2, wherein
The additional circuit comprises an additional switching element consisting of an N-type MOSFET (metal-oxide-semiconductor field-effect transistor),
In the additional switching element, a gate functions as the additional control end, a source functions as the ground end, a drain functions as the power supply end, and the detection output end of the voltage detection circuit And between the control end of the switch circuit and
The additional threshold is a threshold of a potential difference between the gate and the source for causing conduction between the source and the drain in the additional switching element.
The switch circuit includes a main switching element formed of a P-type MOSFET and a sub switching element formed of an N-type MOSFET.
In the main switching element, a source is connected to the power supply side of the power supply line, and a drain is connected to the load side of the power supply line.
In the sub switching device, a gate functions as the control end, a source is grounded, and a drain is connected to the source of the main switching device via two resistors.
The gate of the main switching element is connected between the two resistors,
The storage circuit, wherein the predetermined threshold is a threshold of a potential difference between the gate and the source for electrically connecting the source and the drain in the sub switching element.
請求項1から請求項3までのいずれかに記載の蓄電回路であって、
前記所定閾値は、前記付加的閾値以上である
蓄電回路。
A storage circuit according to any one of claims 1 to 3, wherein
The storage circuit whose said predetermined threshold value is more than the said additional threshold value.
JP2017240693A 2017-12-15 2017-12-15 Power storage circuit Active JP6796843B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017240693A JP6796843B2 (en) 2017-12-15 2017-12-15 Power storage circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017240693A JP6796843B2 (en) 2017-12-15 2017-12-15 Power storage circuit

Publications (3)

Publication Number Publication Date
JP2019110629A true JP2019110629A (en) 2019-07-04
JP2019110629A5 JP2019110629A5 (en) 2020-11-05
JP6796843B2 JP6796843B2 (en) 2020-12-09

Family

ID=67180426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017240693A Active JP6796843B2 (en) 2017-12-15 2017-12-15 Power storage circuit

Country Status (1)

Country Link
JP (1) JP6796843B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202640A (en) * 2019-06-07 2020-12-17 宮城県 Cut-off circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029317A1 (en) * 2013-08-29 2015-03-05 パナソニックIpマネジメント株式会社 Environmental power generation device
JP2015202012A (en) * 2014-04-10 2015-11-12 日本電信電話株式会社 Power supply circuit, power supply system, and portable terminal device
JP2016127656A (en) * 2014-12-26 2016-07-11 ムネカタ株式会社 Power storage device for storing power generated in environmental power generation element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029317A1 (en) * 2013-08-29 2015-03-05 パナソニックIpマネジメント株式会社 Environmental power generation device
JP2015202012A (en) * 2014-04-10 2015-11-12 日本電信電話株式会社 Power supply circuit, power supply system, and portable terminal device
JP2016127656A (en) * 2014-12-26 2016-07-11 ムネカタ株式会社 Power storage device for storing power generated in environmental power generation element

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
小野仁,今井和彦,太田晋一,荒木武: "スイッチング回路を応用した省エネルギー・エネルギーハーベスティング技術の開発", 宮城県産業技術総合センター研究報告, JPN6020039327, September 2016 (2016-09-01), JP, pages 1 - 7, ISSN: 0004366657 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202640A (en) * 2019-06-07 2020-12-17 宮城県 Cut-off circuit
JP7392938B2 (en) 2019-06-07 2023-12-06 宮城県 Breaking circuit

Also Published As

Publication number Publication date
JP6796843B2 (en) 2020-12-09

Similar Documents

Publication Publication Date Title
JP5024420B2 (en) Solar cell power supply
JP6646218B2 (en) Charging circuit and electronic device
US8729877B2 (en) Fast startup algorithm for low noise power management
CN103023461A (en) RC (remote control) oscillating circuit
CN204441965U (en) Micro-EMS
CN104113211A (en) Low-power-dissipation hysteresis voltage detection circuit applied to energy acquisition system
TW200522489A (en) Capacitor charger to vary the charging current with the battery voltage, and method thereof
US10488881B1 (en) Power supply circuit
KR102049713B1 (en) Electronic device having charging and discharging control circuit
CN105762781A (en) Surge current control circuit and power supply device
Das et al. A 76% efficiency boost converter with 220mV self-startup and 2nW quiescent power for high resistance thermo-electric energy harvesting
CN101937016A (en) Low voltage promoting device
JP2019110629A (en) Power storage circuit
CN203014989U (en) Remote sensing CCD camera power supply driving control circuit
CN210246607U (en) Energy collection control circuit with reconfigurable working mode and DC-DC converter
CN109639118B (en) Self-powered circuit of switching power supply, control chip, switching power supply and electric device
KR100983071B1 (en) Balancer of electric double layer capacitor
JP7392938B2 (en) Breaking circuit
EL HMAMSY et al. Study and design the circuit for piezoelectric vibration energy harvester to charge a datalogger
US8947019B2 (en) Handheld device and power supply circuit thereof
Das et al. An output feedback-based start-up technique with automatic disabling for battery-less energy harvesters
CN107666143B (en) Negative pressure charge pump circuit
KR20210060913A (en) Battery charging device for energy harvesting
CN105099182B (en) Realize the switch power converter of fast current detecting
CN111146875B (en) Self-turn-off energy harvesting circuit with low power start-up and voltage monitoring

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200917

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200917

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200917

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201109

R150 Certificate of patent or registration of utility model

Ref document number: 6796843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250