JP2019086306A - Testing device of semiconductor device - Google Patents
Testing device of semiconductor device Download PDFInfo
- Publication number
- JP2019086306A JP2019086306A JP2017212176A JP2017212176A JP2019086306A JP 2019086306 A JP2019086306 A JP 2019086306A JP 2017212176 A JP2017212176 A JP 2017212176A JP 2017212176 A JP2017212176 A JP 2017212176A JP 2019086306 A JP2019086306 A JP 2019086306A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- wiring
- power supply
- gate
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本明細書に開示の技術は、半導体装置の試験装置に関する。 The technology disclosed in the present specification relates to a test apparatus for a semiconductor device.
スイッチング素子を備える半導体装置のスイッチング特性試験やスクリーニング試験を行う試験装置が知られている。スイッチング特性試験では、試験対象の半導体装置のゲート端子の電圧を制御することによって、半導体装置の主端子間に流れる電流の変化を検出する。また、スクリーニング試験では、試験対象の半導体装置の所定の端子間に電圧を印加して、配線形状の不良や配線間に存在する異物を検出する。これによって、不良な半導体装置をスクリーニングする。 2. Description of the Related Art There is known a test apparatus which performs switching characteristic test and screening test of a semiconductor device having a switching element. In the switching characteristic test, a change in current flowing between main terminals of the semiconductor device is detected by controlling the voltage of the gate terminal of the semiconductor device to be tested. Further, in the screening test, a voltage is applied between predetermined terminals of the semiconductor device to be tested to detect a defect in the wiring shape and foreign matter existing between the wirings. By this, a defective semiconductor device is screened.
特許文献1には、単一の試験装置でスイッチング特性試験とスクリーニング試験の双方を行うことができる技術が開示されている。この試験装置では、回路に設けられたインダクタのインダクタンスを可変とすることで、スイッチング特性試験とスクリーニング試験の双方を適切に実施することができると記載されている。 Patent Document 1 discloses a technology capable of performing both the switching characteristic test and the screening test with a single test device. In this test apparatus, it is described that both the switching characteristic test and the screening test can be appropriately performed by making the inductance of the inductor provided in the circuit variable.
本明細書は、特許文献1とは異なる構成で、スイッチング特性試験とスクリーニング試験の双方を同時に実施することができる技術を提供する。 The present specification provides a technology capable of simultaneously performing both the switching characteristic test and the screening test with a configuration different from that of Patent Document 1.
本明細書は半導体装置の試験装置を開示する。前記半導体装置が、スイッチング素子と、温度センスダイオードと、ツェナーダイオード、を有している。前記スイッチング素子は、ゲート端子と第1端子と第2端子を有し、前記ゲート端子の電位に応じて前記第1端子と前記第2端子の間をスイッチングする。前記ツェナーダイオードは、前記第2端子と前記温度センスダイオードの間に接続されている。前記試験装置が、第1配線と、電源と、負荷と、ゲート電源と、第2配線、を有している。前記第1配線は、前記第1端子と前記第2端子を接続する。前記電源は、正極が前記第1端子側を向く向きで前記第1配線に介装されている。前記負荷は、前記電源に対して直列に前記第1配線に介装されている。前記ゲート電源は、前記ゲート端子の電位を制御する。前記第2配線は、前記ツェナーダイオードまたは前記温度センスダイオードに接続されており、前記第1配線に並走する並走区間を有する。 This specification discloses a test apparatus for a semiconductor device. The semiconductor device has a switching element, a temperature sense diode, and a zener diode. The switching element has a gate terminal, a first terminal, and a second terminal, and switches between the first terminal and the second terminal according to the potential of the gate terminal. The zener diode is connected between the second terminal and the temperature sense diode. The test apparatus includes a first wiring, a power supply, a load, a gate power supply, and a second wiring. The first wiring connects the first terminal and the second terminal. The power supply is interposed in the first wiring in a direction in which a positive electrode faces the first terminal. The load is interposed in the first wiring in series with the power supply. The gate power supply controls the potential of the gate terminal. The second wiring is connected to the zener diode or the temperature sense diode, and has a parallel running section parallel to the first wiring.
上記の試験装置では、ゲート電源がゲート端子の電位を制御することで、半導体装置がオン状態とオフ状態の間で制御される。これによって、半導体装置のスイッチング特性試験を行うことができる。半導体装置がオンまたはオフするときに、第1配線に流れる電流が変化する。第1配線に流れる電流が変化すると、第1配線に並走する第2配線に、電磁誘導によって電流が流れる。その結果、温度センスダイオードとツェナーダイオードの少なくとも一方に電圧が印加される。これによって、温度センスダイオードとツェナーダイオードの少なくとも一方に対してスクリーニング試験を行うことができる。このように、上記の試験装置によれば、スイッチング特性試験とスクリーニング試験の双方を同時に実施することができる。 In the above test apparatus, the semiconductor device is controlled between the on state and the off state by the gate power supply controlling the potential of the gate terminal. Thus, the switching characteristic test of the semiconductor device can be performed. When the semiconductor device is turned on or off, the current flowing to the first wiring changes. When the current flowing in the first wiring changes, a current flows in the second wiring parallel to the first wiring by electromagnetic induction. As a result, a voltage is applied to at least one of the temperature sense diode and the zener diode. Thus, the screening test can be performed on at least one of the temperature sense diode and the zener diode. As described above, according to the above-mentioned test apparatus, both the switching characteristic test and the screening test can be performed simultaneously.
図面を参照して、実施例の試験装置10について説明する。図1は、試験装置10の回路図を示している。試験装置10は、半導体装置20を試験する。試験装置10は、第1配線22と、第2配線24と、電源26と、インダクタ28と、ダイオード30と、ゲート抵抗32と、ゲート電源34、を有している。
The
半導体装置20は、メインスイッチング素子M1とセンススイッチング素子M2を有している。本実施例では、メインスイッチング素子M1及びセンススイッチング素子M2は、IGBT(Insulated Gate Bipolar Transistor)である。メインスイッチング素子M1とセンススイッチング素子M2は、同一の半導体基板に設けられており、それぞれ同一の単位構造(IGBT)を有するが、センススイッチング素子M2はメインスイッチング素子M1と比較して小さい。センススイッチング素子M2には、メインスイッチング素子M1に略比例する微小電流が流れることから、その微小電流を検出することによって、メインスイッチング素子M1に流れる電流を把握することができる。なお、半導体装置20は、必ずしもセンススイッチング素子M2を有する必要はない。
The
メインスイッチング素子M1は、ゲート端子g1と、コレクタ端子c1と、エミッタ端子e1を有している。センススイッチング素子M2は、ゲート端子g2と、コレクタ端子c2と、エミッタ端子e2を有している。ゲート端子g2はゲート端子g1に接続されており、コレクタ端子c2はコレクタ端子c1に接続されており、エミッタ端子e2はエミッタ端子e1に接続されている。 The main switching element M1 has a gate terminal g1, a collector terminal c1, and an emitter terminal e1. The sense switching element M2 has a gate terminal g2, a collector terminal c2, and an emitter terminal e2. The gate terminal g2 is connected to the gate terminal g1, the collector terminal c2 is connected to the collector terminal c1, and the emitter terminal e2 is connected to the emitter terminal e1.
ゲート端子g1は、ゲート抵抗32を介してゲート電源34に接続されている。ゲート電源34がゲート端子g1の電位を制御することにより、メインスイッチング素子M1は、コレクタ端子c1とエミッタ端子e1の間に電流が流れるオン状態と、コレクタ端子c1とエミッタ端子e1の間の電流が流れないオフ状態とにスイッチングされる。また、ゲート電源34によって、センススイッチング素子M2は、メインスイッチング素子M1と同じタイミングでスイッチングされる。また、ゲート電源34は、エミッタ端子e1に接続されている。すなわち、ゲート端子g1は、ゲート抵抗32及びゲート電源34を介してエミッタ端子e1に接続されている。
The gate terminal g1 is connected to the
コレクタ端子c1とエミッタ端子e1は、第1配線22によって接続されている。第1配線22には、電源26が介装されている。電源26は、正極がコレクタ端子c1を向く向きで第1配線22に介装されている。また、第1配線22には、電源26に対して直列にインダクタ28が介装されている。具体的には、インダクタ28は、一端が電源26の正極に接続されており、他端がコレクタ端子c1に接続されている。ダイオード30は、インダクタ28と並列に接続されている。ダイオード30は、アノードがコレクタ端子c1に接続されており、カソードが電源26の正極に接続されている。ダイオード30は、半導体装置20がオン状態からオフ状態に切り替わるときに、インダクタ28に流れる電流を還流するために設けられている。
The collector terminal c1 and the emitter terminal e1 are connected by the
また、半導体装置20は、第1温度センスダイオード52と、第2温度センスダイオード54と、第1ツェナーダイオード56と、第2ツェナーダイオード58、を有している。
The
第1ツェナーダイオード56のアノードは、エミッタ端子e1に接続されている。第1ツェナーダイオード56のカソードには、第2ツェナーダイオード58のカソードが接続されている。第2ツェナーダイオード58のアノードには、第1温度センスダイオード52のアノードが接続されている。また、第2ツェナーダイオード58のアノードには、第2温度センスダイオード54が第1温度センスダイオード52と逆並列に接続されている。すなわち、第2温度センスダイオード54のカソードが第2ツェナーダイオード58のアノードに接続されている。第1センスダイオード52のカソードと第2センスダイオード54のアノードは、共通の配線に接続されている。
The anode of the first Zener
第2ツェナーダイオード58のアノードと、第1温度センスダイオード52のアノードと、第2温度センスダイオード54のカソードには、第2配線24が接続されている。すなわち、第2配線24は、第2ツェナーダイオード58及び第1ツェナーダイオード56を介してメインスイッチング素子M1のエミッタ端子e1に接続されている。
A
第2配線24は、第1配線22に並走する並走区間L1を有している。本実施例では、並走区間L1は、電源26の正極とメインスイッチング素子M1のコレクタ端子c1の間の範囲の第1配線22に設けられている。具体的には、並走区間L1は、インダクタ28とダイオード30の閉回路よりも電源26側に設けられている。本実施例では、並走区間L1の長さは、600mmである。また、並走区間L1における第1配線22と第2配線24の間の距離は、4mmである。なお、並走区間L1の長さ、及び、並走区間L1における第1配線22と第2配線24の間の距離は、特に限定されるものではない。
The
次に、試験装置10を用いて、半導体装置20のスイッチング特性試験及びスクリーニング試験を行うときの動作について説明する。試験装置10では、ゲート電源34がメインスイッチング素子M1のゲート端子g1とセンススイッチング素子M2のゲート端子g2の電位を制御することによって、半導体装置20がオン状態とオフ状態の間で制御される。これによって、半導体装置20のスイッチング特性試験を行うことができる。
Next, the operation when the switching characteristic test and the screening test of the
図2は、半導体装置20のスイッチング特性試験を行うときのメインスイッチング素子M1の各値の変化を示している。参照符号VGEは、メインスイッチング素子M1のゲート端子g1の電位を示している。参照符号VCEは、メインスイッチング素子M1のコレクタ端子c1の電位を示している。参照符号ICEは、メインスイッチング素子M1に流れる電流を示している。参照符号IKは、第2配線24に流れる電流を示している。参照符号VKは、第2配線24の電位を示している。なお、センススイッチング素子M2についてもメインスイッチング素子M1と同様にスイッチングされるため、ここではその説明を省略する。
FIG. 2 shows a change in each value of the main switching element M1 when the switching characteristic test of the
図2のタイミングt0においては、ゲート電源34がオフ電位(すなわち、ゲート閾値よりも低い電位)であるため、メインスイッチング素子M1がオフしている。このため、メインスイッチング素子M1のコレクタ端子c1とエミッタ端子e1の間には電流ICEが流れずに、コレクタ端子c1には電源26の電位が印加される。
At timing t0 in FIG. 2, since the
その後、タイミングt1において、ゲート電源34がゲート端子g1の電位をオフ電位からオン電位(すなわち、ゲート閾値以上の電位)に上昇させる。このため、メインスイッチング素子M1がオンする。すると、コレクタ端子c1とエミッタ端子e1の間に電流ICEが流れ始める。このため、コレクタ端子c1の電位VCEが下降する。タイミングt2以降に、インダクタ28の起電力が徐々に低下するので、電流ICEはが徐々に増加する。
After that, at timing t1, the
その後、タイミングt2において、ゲート電源34がゲート端子g1の電位VGEをオン電位からオフ電位に低下させると、メインスイッチング素子M1がオフする。このため、コレクタ端子c1とエミッタ端子e1の間に電流ICEが流れなくなる。これにより、第1配線22を流れる電流が減少するため、インダクタ28に電流を流す方向に起電力が生じる。このため、コレクタ端子c1に、インダクタ28の起電力と電源26の電圧が印加される。このため、コレクタ端子c1の電位VCEが瞬間的に上昇する。しかしながら、ダイオード30によって、インダクタ28に流れる電流が還流されるため、タイミングt2以降、コレクタ端子c1の電位VCEは電源26の電位に制御される。
Thereafter, at timing t2, when the
スイッチング特性試験では、図2に示す電位VGE、電位VCE、電流ICE等を測定することで、半導体装置20のスイッチング特性試験を行うことができる。
In the switching characteristic test, the switching characteristic test of the
次に、スクリーニング試験について説明する。スクリーニング試験は、スイッチング特性検査の実施中に実施される。半導体装置20がオンしている状態(図2のタイミングt1〜t2の間)では、第1配線22に電流が流れているため、第1配線22の周囲には電界が生じている。その後、半導体装置20がオフする(図2のタイミングt2)と、上述したように、電流が、インダクタ28とダイオード30の閉回路に流れる。このため、電源26に接続されている部分の第1配線22に流れる電流が急減少する。したがって、第1配線22の周囲に生じていた電界が小さくなる。本実施例の試験装置10では、第2配線24が、第1配線22に並走する並走区間L1を有している。このため、図2のタイミングt2に示すように、第2配線24には、第1配線22の周囲に生じていた電界を補おうとする方向に電磁誘導によって電流IK(いわゆる誘導電流)が流れる。その結果、第2ツェナーダイオード58のアノードに誘導電流の値に応じた電圧VKが印加される。すなわち、第2ツェナーダイオード58と第1ツェナーダイオード56の直列回路に電圧VKが印加される。また、電圧VKの変化に応じた電圧が第1温度センスダイオード52と第2温度センスダイオード54に印加される。図3は、本実施例の試験装置10を用いたスクリーニング試験のシミュレーション結果を示している。図3に示すように、半導体装置20がオンしている状態において、第1配線22に流れる電流が約450Aである場合、半導体装置20をオフしたときに、電圧VKは、約±80Vの振幅で変動する。なお、その他の条件は、電源26が600V、ゲート電源34のオン電位が15V、ゲート電源34のオフ電位が0V、ゲート抵抗32が1Ωである。これによって、ツェナーダイオード56、58及び温度センスダイオード52、54に対して、瞬間的に高い電圧を印加することができる。このように、ツェナーダイオード56、58及び温度センスダイオード52、54に対して負荷を加えることで、スクリーニング試験を行うことができる。
Next, the screening test will be described. The screening test is performed during the implementation of the switching characteristic test. In the state where the
上記に説明した通り、本実施例の試験装置10によれば、スイッチング特性試験とスクリーニング試験の双方を同時に実施することができる。
As described above, according to the
コレクタ端子c1が、「第1端子」の一例である。エミッタ端子e1が、「第2端子」の一例である。メインスイッチング素子M1が、「スイッチング素子」の一例である。インダクタ28が、「負荷」の一例である。
The collector terminal c1 is an example of the “first terminal”. The emitter terminal e1 is an example of the “second terminal”. The main switching element M1 is an example of the “switching element”. The
なお、図4に示すように、変形例の試験装置10aでは、第2配線24は、電源26の負極とメインスイッチング素子M1のエミッタ端子e1の間の範囲の第1配線22に並走区間L2を有していてもよい。また、図5に示すように、他の変形例の試験装置10bでは、第2配線24は、電源26の正極とメインスイッチング素子M1のコレクタ端子c1の間の範囲の第1配線22、及び、電源26の負極とメインスイッチング素子M1のエミッタ端子e1の間の範囲の第1配線22の双方と並走する並走区間L3を有していてもよい。この場合、第2配線24は、電源26の正極とメインスイッチング素子M1のコレクタ端子c1の間の範囲の第1配線22のみと並走する区間があってもよいし、電源26の負極とメインスイッチング素子M1のエミッタ端子e1の間の範囲の第1配線22のみと並走する区間があってもよい。
As shown in FIG. 4, in the
また、実施例の試験装置10では、第2配線24が、第2ツェナーダイオード58のアノードと、第1温度センスダイオード52のアノードと、第2温度センスダイオード54のカソードと、に接続されていた。しかしながら、図6に示すように、他の変形例の試験装置10cでは、第2配線24は、第1温度センスダイオード52のカソードと第2温度センスダイオード54のアノードに接続されていてもよい。そして、第2配線24は、第1配線22と並走する並走区間L4を有していてもよい。また、実施例の試験装置10では、並走区間L1が、インダクタ28とダイオード30の閉回路よりも電源26側に設けられていた。しかしながら、並走区間L1は、インダクタ28とダイオード30の閉回路よりもメインスイッチング素子M1側に設けられてもよい。なお、試験装置10cの第2配線24の構成は、他の変形例の試験装置に用いてもよい。また、上述した試験装置10〜10cのインダクタ28に代えて、抵抗を用いてもよい。
Further, in the
また、上述した各試験装置では、試験対象の半導体装置が有するスイッチング素子として、コレクタからエミッタへ電流が流れるIGBTを用いた。しかしながら、本明細書が開示する技術は、他のスイッチング素子(nチャネル型MOSFET、pチャネル型MOSFET等)を有する半導体装置に適用してもよい。 Moreover, in each test apparatus mentioned above, IGBT which a current flows from a collector to an emitter was used as a switching element which the semiconductor device of a test object has. However, the technology disclosed in the present specification may be applied to a semiconductor device having another switching element (n-channel MOSFET, p-channel MOSFET, etc.).
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 As mentioned above, although the specific example of this invention was described in detail, these are only an illustration and do not limit a claim. The art set forth in the claims includes various variations and modifications of the specific examples illustrated above. The technical elements described in the present specification or the drawings exhibit technical usefulness singly or in various combinations, and are not limited to the combinations described in the claims at the time of application. In addition, the techniques illustrated in the present specification or the drawings simultaneously achieve a plurality of purposes, and achieving one of the purposes itself has technical utility.
10:試験装置
20:半導体装置
22:第1配線
24:第2配線
26:電源
28:インダクタ
30:ダイオード
32:ゲート抵抗
34:ゲート電源
50:スイッチング素子
50c:コレクタ端子
50e:エミッタ端子
50g:ゲート端子
52:第1温度センスダイオード
54:第2温度センスダイオード
56:第1ツェナーダイオード
58:第2ツェナーダイオード
L1:並走区間
10: test apparatus 20: semiconductor device 22: first wiring 24: second wiring 26: power supply 28: inductor 30: diode 32: gate resistance 34: gate power supply 50: switching element 50c: collector terminal 50e: emitter terminal 50g: gate Terminal 52: first temperature sense diode 54: second temperature sense diode 56: first Zener diode 58: second Zener diode L1: parallel running section
Claims (1)
前記半導体装置が、
ゲート端子と第1端子と第2端子を有し、前記ゲート端子の電位に応じて前記第1端子と前記第2端子の間をスイッチングするスイッチング素子と、
温度センスダイオードと、
前記第2端子と前記温度センスダイオードの間に接続されているツェナーダイオード、
を有しており、
前記試験装置が、
前記第1端子と前記第2端子を接続する第1配線と、
正極が前記第1端子側を向く向きで前記第1配線に介装されている電源と、
前記電源に対して直列に前記第1配線に介装されている負荷と、
前記ゲート端子の電位を制御するゲート電源と、
前記ツェナーダイオードまたは前記温度センスダイオードに接続されており、前記第1配線に並走する並走区間を有する第2配線、
を有している、
試験装置。
Test equipment for semiconductor devices,
The semiconductor device is
A switching element having a gate terminal, a first terminal, and a second terminal, and switching between the first terminal and the second terminal in accordance with the potential of the gate terminal;
Temperature sense diode,
A zener diode connected between the second terminal and the temperature sense diode;
And have
The test apparatus
A first wire connecting the first terminal and the second terminal;
A power supply interposed in the first wiring in a direction in which a positive electrode faces the first terminal side;
A load interposed in the first wire in series with the power supply;
A gate power supply for controlling the potential of the gate terminal;
A second wire connected to the Zener diode or the temperature sense diode and having a parallel running section running parallel to the first wire;
have,
Test equipment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017212176A JP6977486B2 (en) | 2017-11-01 | 2017-11-01 | Semiconductor device test equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017212176A JP6977486B2 (en) | 2017-11-01 | 2017-11-01 | Semiconductor device test equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019086306A true JP2019086306A (en) | 2019-06-06 |
JP6977486B2 JP6977486B2 (en) | 2021-12-08 |
Family
ID=66762843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017212176A Active JP6977486B2 (en) | 2017-11-01 | 2017-11-01 | Semiconductor device test equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6977486B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113474886A (en) * | 2019-09-25 | 2021-10-01 | 富士电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259865A (en) * | 1992-03-09 | 1993-10-08 | Matsushita Electric Ind Co Ltd | Control circuit for switching element |
JP2005203446A (en) * | 2004-01-13 | 2005-07-28 | Toyota Industries Corp | Semiconductor device with temperature detecting function |
JP2010107432A (en) * | 2008-10-31 | 2010-05-13 | Fuji Electric Systems Co Ltd | Method of integrated test of semiconductor and semiconductor testing device |
JP2017111102A (en) * | 2015-12-18 | 2017-06-22 | トヨタ自動車株式会社 | Test method |
JP2017138126A (en) * | 2016-02-01 | 2017-08-10 | トヨタ自動車株式会社 | Wiring structure |
WO2017141560A1 (en) * | 2016-02-18 | 2017-08-24 | 富士電機株式会社 | Insulated gate semiconductor device |
-
2017
- 2017-11-01 JP JP2017212176A patent/JP6977486B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259865A (en) * | 1992-03-09 | 1993-10-08 | Matsushita Electric Ind Co Ltd | Control circuit for switching element |
JP2005203446A (en) * | 2004-01-13 | 2005-07-28 | Toyota Industries Corp | Semiconductor device with temperature detecting function |
JP2010107432A (en) * | 2008-10-31 | 2010-05-13 | Fuji Electric Systems Co Ltd | Method of integrated test of semiconductor and semiconductor testing device |
JP2017111102A (en) * | 2015-12-18 | 2017-06-22 | トヨタ自動車株式会社 | Test method |
JP2017138126A (en) * | 2016-02-01 | 2017-08-10 | トヨタ自動車株式会社 | Wiring structure |
WO2017141560A1 (en) * | 2016-02-18 | 2017-08-24 | 富士電機株式会社 | Insulated gate semiconductor device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113474886A (en) * | 2019-09-25 | 2021-10-01 | 富士电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
US20210384331A1 (en) * | 2019-09-25 | 2021-12-09 | Fuji Electric Co., Ltd. | Semiconductor device |
EP3916805A4 (en) * | 2019-09-25 | 2022-04-20 | Fuji Electric Co., Ltd. | Semiconductor device and system |
EP3916806A4 (en) * | 2019-09-25 | 2022-05-11 | Fuji Electric Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP6977486B2 (en) | 2021-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111337808B (en) | On-line measuring circuit and system for conduction voltage drop of power semiconductor device | |
JP5267053B2 (en) | Semiconductor test equipment | |
JP5566412B2 (en) | Power semiconductor test equipment | |
US9692405B2 (en) | Switching circuit | |
US10727729B2 (en) | Power converter | |
Wu et al. | Temperature adaptive driving of power semiconductor devices | |
US9863999B2 (en) | Circuit and method for inspecting semiconductor device | |
JP2017022830A (en) | Power conversion device | |
US8970246B2 (en) | Assembly and circuit structure for measuring current through an integrated circuit module device | |
Mao et al. | Balancing of peak currents between paralleled SiC MOSFETs by source impedances | |
JP6977486B2 (en) | Semiconductor device test equipment | |
JP6451097B2 (en) | Semiconductor test equipment | |
JP6790974B2 (en) | Inspection device for semiconductor elements | |
JP6979939B2 (en) | Semiconductor device test equipment | |
JP2017020811A (en) | Inspection circuit and inspection method of semiconductor element | |
Degrenne et al. | Short-circuit robustness of discrete SiC MOSFETs in half-bridge configuration | |
US10284189B1 (en) | Redundant isolating switch control circuit | |
CN105493407B (en) | Semiconductor switching device | |
JPWO2018198211A1 (en) | Switching element control circuit and power module | |
CN106505834B (en) | Intelligent power module | |
JP7414746B2 (en) | Electrical property testing device for semiconductor devices and electrical property testing method for semiconductor devices | |
Jørgensen et al. | Test bench for thermal cycling of 10 kV silicon carbide power modules | |
US20230408571A1 (en) | Method for reduction of sic mosfet gate voltage glitches | |
US20230318592A1 (en) | Gate drive circuit, test device, and switching method | |
JP7040281B2 (en) | Inspection method for semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200401 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211012 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211025 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6977486 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |