JP2019075481A

JP2019075481A - Electronic circuit device

Info

Publication number: JP2019075481A
Application number: JP2017201406A
Authority: JP
Inventors: 山下　志郎; Shiro Yamashita; 志郎山下
Original assignee: Hitachi Automotive Systems Ltd
Current assignee: Hitachi Astemo Ltd
Priority date: 2017-10-17
Filing date: 2017-10-17
Publication date: 2019-05-16

Abstract

To improve solder bonding strength at a solder bonding part of a lead terminal, and to improve solder bonding reliability to environmental changes.SOLUTION: An electronic circuit device comprises: a first solder 4a for bonding between a lower surface of a heat spreader part 25 of a semiconductor package 2 and a heat spreader land 11 of a circuit board 3; and a second solder for bonding between a lead terminal 22 of the semiconductor package 2 and a lead terminal land 12 of the circuit board 3. The heat spreader land 11 is formed so as to have an area larger than that of the lower surface of the heat spreader part 25. In addition, the second solder 4 is interposed between a lower surface of the lead terminal 22 and one surface of the circuit board 3, and formed so as to cover a front end surface 22b of the lead terminal 22.SELECTED DRAWING: Figure 2

Description

本発明は、電子回路装置に関する。 The present invention relates to an electronic circuit device.

自動車等の車両には、例えば、エンジン制御用、モータ制御用、自動変速機制御用等の電子回路装置が搭載される。電子回路装置に実装される電子部品は、回路基板にはんだにより接合されている。電子回路装置は、車両のエンジンルームに搭載されるため加温されるうえ、自己発熱も生じる。また、冬季における寒冷地の環境に放置されることもある。このような高温と低温の環境下にあって、はんだ接合の信頼性を確保するため、電子部品のはんだ接合部には、高い接合強度が必要とされる。一方、車両は、高機能化のために電子部品が小型化され、はんだ接合部の面積が縮小される傾向となっており、はんだ接合部の信頼性の確保が必要とされている。 For example, electronic circuit devices for engine control, motor control, automatic transmission control, etc. are mounted on vehicles such as automobiles. Electronic components mounted on the electronic circuit device are soldered to the circuit board. The electronic circuit device is heated because it is mounted in the engine room of the vehicle, and also generates self-heating. In addition, it may be left in the environment of cold regions in winter. Under such high temperature and low temperature environment, in order to secure the reliability of the solder joint, the solder joint portion of the electronic component is required to have high joint strength. On the other hand, in vehicles, electronic components are becoming smaller for higher functionality and the area of the solder joint tends to be reduced, and it is necessary to ensure the reliability of the solder joint.

小型の電子部品であるリードレス電子部品を基板に実装する構造において、リード端子はんだ接合部におけるはんだ接合強度を向上するため、電子部品本体を構成する封止樹脂の側面から露出するリードの先端を斜めにカットする構造とすることが知られている。この構造では、これにより、リードカット面のはんだ接合面積を拡大してはんだ接合強度が増すとされている（例えば、特許文献１参照）。 In a structure in which a leadless electronic component, which is a small electronic component, is mounted on a substrate, the tip of the lead exposed from the side surface of the sealing resin constituting the electronic component body is improved in order to improve the solder joint strength at the lead terminal solder joint. It is known to make a structure that cuts diagonally. In this structure, the solder joint area of the lead cut surface is thereby expanded to increase the solder joint strength (see, for example, Patent Document 1).

特開２００４−８７９９８号公報JP 2004-87998 A

上記文献に記載された接合構造では、はんだが、リードカット面上を濡れ広がる構成および作用についての記載はない。リードが厚くなったりすることにより、リードカット面の長さが長くなると、はんだがリードカット面の上端側まで濡れ広がらなくなる可能性がある。このように、はんだがリードカット面の厚さの中間までしか覆わない構造になると、リードとはんだとの接合面積が小さくなり、はんだ接合部における十分なはんだ接合強度を得ることができない。 In the joint structure described in the above document, there is no description of the configuration and action of the solder wetting and spreading on the lead cut surface. If the length of the lead cut surface is increased due to the thickened leads, the solder may not spread to the upper end side of the lead cut surface. As described above, when the solder covers only the middle of the thickness of the lead cut surface, the joint area between the lead and the solder becomes small, and sufficient solder joint strength at the solder joint can not be obtained.

本発明の第１の態様によると、電子回路装置は、底面および複数の側面を有する封止樹脂と、前記封止樹脂の前記底面から露出する下面および前記封止樹脂の少なくとも一つの前記側面から露出する先端面を有するリード端子と、前記封止樹脂の前記底面から露出する下面を有するヒートスプレッダ部とを有する電子部品と；前記電子部品が配置される一面を有し、前記一面に、前記ヒートスプレッダ部に接合されるヒートスプレッダ用ランドと、前記リード端子に接合されるリード端子用ランドとを有する基板と；前記電子部品の前記ヒートスプレッダ部の前記下面と前記基板のヒートスプレッダ用ランドを接合する第１のはんだと；前記電子部品の前記リード端子と前記基板の前記リード端子用ランドを接合する第２のはんだと、を備え、前記ヒートスプレッダ用ランドの面積は、前記ヒートスプレッダ部の前記下面の面積より大きく形成され、前記第１のはんだは、前記ヒートスプレッダ部の前記下面に接する面の面積より前記ヒートスプレッダ用ランドに接する面の面積の方が大きく形成され、前記第２のはんだは、前記リード端子の前記下面と前記リード端子用ランドとの間に介在されると共に、前記リード端子の前記先端面を覆って形成されている。
本発明の第２の態様によると、電子回路装置は、底面および複数の側面を有する封止樹脂と、前記封止樹脂の少なくとも一つの前記側面から突出するリード端子と、前記封止樹脂の前記底面から露出する下面を有するヒートスプレッダ部とを有する電子部品と；前記電子部品が配置される一面を有し、前記一面に、前記ヒートスプレッダ部に接合されるヒートスプレッダ用ランドと、前記リード端子に接合されるリード端子用ランドとを有する基板と；前記電子部品の前記ヒートスプレッダ部と前記基板のヒートスプレッダ用ランドを接合する第１のはんだと；前記電子部品の前記リード端子と前記基板の前記リード端子用ランドを接合する第２のはんだと、を備え、前記第２のはんだは、前記リード端子における前記基板の前記一面に対向する下面と前記基板のリード端子用ランドとの間に介在されると共に、前記リード端子の先端面、前記リード端子の上面および前記リード端子の幅方向の両側面を覆って設けられている。 According to a first aspect of the present invention, an electronic circuit device includes: a sealing resin having a bottom surface and a plurality of side surfaces; a lower surface exposed from the bottom surface of the sealing resin; and at least one side surface of the sealing resin An electronic component having a lead terminal having an exposed end surface and a heat spreader portion having a lower surface exposed from the bottom surface of the sealing resin; having one surface on which the electronic component is disposed, the heat spreader on the one surface A substrate having a heat spreader land joined to the first and a lead terminal land joined to the lead terminal; a first joining the heat spreader land of the substrate and the lower surface of the heat spreader of the electronic component A solder; and a second solder for joining the lead terminals of the electronic component and the lands for lead terminals of the substrate. The area of the heat spreader land is formed larger than the area of the lower surface of the heat spreader portion, and the area of the surface of the first solder in contact with the heat spreader land is larger than the area of the surface contacting the lower surface of the heat spreader portion. The second solder is formed so as to be interposed between the lower surface of the lead terminal and the land for a lead terminal and to cover the tip end surface of the lead terminal.
According to a second aspect of the present invention, an electronic circuit device includes: a sealing resin having a bottom surface and a plurality of side surfaces; a lead terminal protruding from at least one of the side surfaces of the sealing resin; An electronic component having a heat spreader portion having a lower surface exposed from the bottom surface; a heat spreader land having a surface on which the electronic component is disposed, and bonded to the heat spreader portion on the one surface; A substrate having a lead terminal land; a first solder for joining the heat spreader portion of the electronic component and the heat spreader land of the substrate; the lead terminal of the electronic component and the lead terminal land of the substrate A second solder for joining the first and second solders, the second solder faces the one surface of the substrate at the lead terminal That the lower surface and while being interposed between the lead terminal land of the substrate, the tip surface of the lead terminal is provided to cover both sides in the width direction of the upper surface and the lead terminal of the lead terminal.

本発明によれば、リード端子はんだ接合部におけるはんだ接合強度を向上し、環境変化に対するはんだ接合の信頼性を向上することができる。 According to the present invention, the solder joint strength in the lead terminal solder joint can be improved, and the reliability of the solder joint against environmental changes can be improved.

本発明の第１の実施形態としての電子回路装置の断面図。FIG. 1 is a cross-sectional view of an electronic circuit device as a first embodiment of the present invention. 図１に図示された半導体パッケージの実装構造の拡大図。FIG. 2 is an enlarged view of a mounting structure of the semiconductor package illustrated in FIG. 1; 図２に図示された半導体パッケージの図であり、（ａ）は正面図、（ｂ）は下面図、（ｃ）は側面図。It is a figure of the semiconductor package illustrated by FIG. 2, (a) is a front view, (b) is a bottom view, (c) is a side view. （ａ）は、図２に図示された半導体パッケージの実装構造の平面図、（ｂ）は、（ａ）の領域ＩＶｂの拡大図。(A) is a top view of the mounting structure of the semiconductor package illustrated by FIG. 2, (b) is an enlarged view of area | region IVb of (a). リード端子に形成されためっき層を説明するための図であり、（ａ）は図３（ｂ）のＶａ−Ｖａ線拡大断面図、（ｂ）は、図５（ａ）のＶｂ―Ｖｂ線断面図。It is a figure for demonstrating the plating layer formed in the lead terminal, (a) is a Va-Va line expanded sectional view of Drawing 3 (b), (b) is a Vb-Vb line of Drawing 5 (a). Cross section. リード端子とリート端子用ランドとの接合方法を説明するための図であり、（ａ）は、はんだペースト上にリード端子を配置した状態を示す断面図、（ｂ）は、はんだペーストが硬化され、リード端子とリート端子用ランドとがはんだ接合された状態を示す断面図。It is a figure for demonstrating the joining method of a lead terminal and the land for lead terminals, (a) is sectional drawing which shows the state which arrange | positioned the lead terminal on solder paste, (b) is a solder paste hardened | cured. 7 is a cross-sectional view showing a state in which the lead terminal and the land for the lead terminal are soldered together. 本発明の第２の実施形態としての半導体パッケージを示し、（ａ）は正面図、（ｂ）は下面図、（ｃ）は側面図。The semiconductor package as a 2nd embodiment of the present invention is shown, (a) is a front view, (b) is a bottom view, (c) is a side view. （ａ）は、図７に図示された半導体パッケージの実装構造を示す平面図、（ｂ）は、（ａ）の領域ＶＩＩＩｂの拡大図。(A) is a top view which shows the mounting structure of the semiconductor package shown in figure by FIG. 7, (b) is an enlarged view of area | region VIIIb of (a). 第１の実施形態によるはんだき裂抑制効果を示す図。The figure which shows the solder crack inhibitory effect by 1st Embodiment. 第２の実施形態によるはんだき裂抑制効果を示す図。The figure which shows the solder crack inhibitory effect by 2nd Embodiment. 一側辺にのみリード端子を有する半導体パッケージを示し，（ａ）は正面図、（ｂ）は下面図、（ｃ）は側面図。The semiconductor package which has a lead terminal only in one side is shown, (a) is a front view, (b) is a bottom view, (c) is a side view.

−第１の実施形態−
以下、図１〜図６を参照して、本発明の第１の実施形態を説明する。
図１は、本発明の第１の実施形態としての電子回路装置の断面図である。
図１に図示された電子回路装置１は、例えば、自動車等の車両のエンジン制御、モータ制御、自動変速機制御等に用いられる。
電子回路装置１は、回路基板３と、回路基板３の上下両面に実装されたチップ部品５１と、第１の半導体パッケージ２と、第２の半導体パッケージ５２と、コネクタ８１と、上ケース６と下ケース７とを備えている。 -First embodiment-
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. 1 to 6.
FIG. 1 is a cross-sectional view of an electronic circuit device according to a first embodiment of the present invention.
The electronic circuit device 1 illustrated in FIG. 1 is used, for example, for engine control, motor control, automatic transmission control, and the like of a vehicle such as a car.
The electronic circuit device 1 includes a circuit board 3, chip components 51 mounted on upper and lower surfaces of the circuit board 3, a first semiconductor package 2, a second semiconductor package 52, a connector 81, and an upper case 6. A lower case 7 is provided.

チップ部品５１は、例えば、抵抗、コンデンサなどの電子部品であり、はんだ４２により、回路基板３の表裏両面に設けられた図示しない配線パターンの接続端子部にはんだ接合されている。
第１の半導体パッケージ２および第２の半導体パッケージ５２はマイコンやパワーデバイス、メモリ、システムＬＳＩ(Large Scale Integration）、ＡＳＩＣ(Application Specific Integrated Circuit)などの半導体素子を各種パッケージ形態としたものである。第１の半導体パッケージ２は、はんだ４、４ａにより、また、第２の半導体パッケージ５２は、はんだ４２ａにより、回路基板３に設けられた図示しない配線パターンの接続端子部にはんだ接合されている。第１の半導体パッケージ２と回路基板３との実装構造については、後述する。 The chip component 51 is, for example, an electronic component such as a resistor or a capacitor, and is soldered to the connection terminal portion of the wiring pattern (not shown) provided on the front and back surfaces of the circuit board 3 by the solder 42.
The first semiconductor package 2 and the second semiconductor package 52 are various package forms of semiconductor elements such as microcomputers, power devices, memories, system LSIs (Large Scale Integration), and ASICs (Application Specific Integrated Circuits). The first semiconductor package 2 is soldered to the connection terminal portion of a wiring pattern (not shown) provided on the circuit board 3 by the solder 4 and 4a, and the second semiconductor package 52 by the solder 42a. The mounting structure of the first semiconductor package 2 and the circuit board 3 will be described later.

コネクタ８１は、図示はしないが、回路基板３に形成されたパッド部を介して配線パターンに接続されたコネクタピン８２を有している。上ケース６は、回路基板を支持する下ケース７にシール材９１を介在して、不図示の締結部材により固定されている。シール材９１は、上ケース６とコネクタ８１との間、および下ケース７とコネクタ８１との間にも介在されている。回路基板３と下ケース７との間には、放熱接着剤９２が介在している。このように、上ケース６とコネクタ８１との間、下ケース７とコネクタ８１との間、および上ケース６と下ケース７との間にシール材９１が介在されており、これにより電子回路装置１は密封されている。 Although not shown, the connector 81 has a connector pin 82 connected to the wiring pattern through a pad portion formed on the circuit board 3. The upper case 6 is fixed to the lower case 7 supporting the circuit board by a sealing member (not shown) with a sealing material 91 interposed therebetween. The sealing material 91 is also interposed between the upper case 6 and the connector 81 and between the lower case 7 and the connector 81. A heat dissipating adhesive 92 is interposed between the circuit board 3 and the lower case 7. As described above, the sealing material 91 is interposed between the upper case 6 and the connector 81, between the lower case 7 and the connector 81, and between the upper case 6 and the lower case 7, thereby the electronic circuit device 1 is sealed.

図２は、図１に図示された第１の半導体パッケージ２の実装構造の拡大図である。また、図３は、図２に図示された半導体パッケージの図であり、図３（ａ）は正面図、図３（ｂ）は下面図、図３（ｃ）は側面図である。図４（ａ）は、図２に図示された第１の半導体パッケージ２の実装構造の平面図であり、図４（ｂ）は、図４（ａ）の領域ＩＶｂの拡大図である。なお、図４（ａ）では、封止樹脂２３を透明にし、半導体パッケージ２の上方より封止樹脂２３を透過して見た図として図示している。
第１の半導体パッケージ（以下、単に「半導体パッケージ」と称する）２は、ＱＦＮ（Quad Flat Non Lead Package）であり、平面視で矩形形状のパッケージ本体を構成する封止樹脂２３を有する。半導体パッケージ２は、図３（ａ）〜（ｃ）に図示されるように、封止樹脂２３の二対の側辺のうち、一対の側辺のみに、それぞれに、複数のリード端子２２が形成されたＤＩＰ(Dual IN Line)型のパッケージである。図３（ｂ）に図示されるように、半導体パッケージ２は、封止樹脂２３から露出するヒートスプレッダ部２５を有する。リード端子２２の下面２２ａは、封止樹脂２３の底面２３ａとほぼ同一面に配置されており、封止樹脂２３の底面２３ａから露出している。また、リード端子２２の先端面２２ｂ側は、封止樹脂２３の側面２３ｂから突出している。 FIG. 2 is an enlarged view of the mounting structure of the first semiconductor package 2 shown in FIG. 3 is a view of the semiconductor package shown in FIG. 2, FIG. 3 (a) is a front view, FIG. 3 (b) is a bottom view, and FIG. 3 (c) is a side view. 4 (a) is a plan view of the mounting structure of the first semiconductor package 2 shown in FIG. 2, and FIG. 4 (b) is an enlarged view of a region IVb of FIG. 4 (a). In FIG. 4A, the sealing resin 23 is shown as being transparent and seen through the sealing resin 23 from above the semiconductor package 2.
The first semiconductor package (hereinafter simply referred to as “semiconductor package”) 2 is a QFN (Quad Flat Non Lead Package), and has a sealing resin 23 that constitutes a package main body having a rectangular shape in a plan view. As illustrated in FIGS. 3A to 3C, the semiconductor package 2 has a plurality of lead terminals 22 on only one of the two sides of the sealing resin 23, respectively. It is a formed DIP (Dual IN Line) type package. As illustrated in FIG. 3B, the semiconductor package 2 has a heat spreader portion 25 exposed from the sealing resin 23. The lower surface 22 a of the lead terminal 22 is disposed substantially in the same plane as the bottom surface 23 a of the sealing resin 23, and is exposed from the bottom surface 23 a of the sealing resin 23. Further, the end surface 22 b side of the lead terminal 22 protrudes from the side surface 23 b of the sealing resin 23.

図２に図示されるように、リード端子２２の封止樹脂２３から露出する部分には、めっき層２４が形成されている。ヒートスプレッダ部２５の封止樹脂２３から露出する部分、すなわちヒートスプレッダ部２５の下面には、めっき層２４ａが形成されている。
図５は、リード端子２２に形成されためっき層２４を説明するための断面図であり、図５（ａ）は、図３（ｂ）のＶａ−Ｖａ線拡大断面図、図５（ｂ）は、図５（ａ）のＶｂ―Ｖｂ線断面図である。リード端子２２が封止樹脂２３から露出する部分の、下面２２ａ、上面２２ｃおよび幅方向の両側面、換言すれば、封止樹脂２３の側面２３ｂと直交する方向に延在する一対の側面２２ｄには、錫系金属、金、銀によるめっき層２４が形成されている。特に、錫系金属によるめっき層２４が好ましく、最表面には、錫系金属によるめっき層２４を形成するのが好適である。リード端子２２は、全表面に錫等のめっきが形成されたリードフレームを裁断して形成するので、リード端子２２の先端面２２ｂにはめっき層２４が形成されていない。但し、表面に形成されているめっきが、裁断時に先端面２２ｂの一部に転移して付着されていても構わない。また、コストはかかるが、先端面２２ｂの全面にめっき層２４を形成してもよい。本実施形態においては、リード端子２２の先端面２２ｂに、めっき層２４が形成されていないものとする。 As illustrated in FIG. 2, a plating layer 24 is formed on a portion of the lead terminal 22 exposed from the sealing resin 23. A plated layer 24 a is formed on a portion of the heat spreader portion 25 exposed from the sealing resin 23, that is, the lower surface of the heat spreader portion 25.
FIG. 5 is a cross-sectional view for explaining the plating layer 24 formed on the lead terminal 22. FIG. 5 (a) is an enlarged cross-sectional view taken along the line Va-Va of FIG. 3 (b); FIG. 5 is a cross-sectional view taken along line Vb-Vb of FIG. On the lower surface 22a, the upper surface 22c and both side surfaces in the width direction of the portion where the lead terminal 22 is exposed from the sealing resin 23, in other words, a pair of side surfaces 22d extending in the direction orthogonal to the side surface 23b of the sealing resin 23 A plating layer 24 of tin-based metal, gold and silver is formed. In particular, the plating layer 24 of tin-based metal is preferable, and the plating layer 24 of tin-based metal is preferably formed on the outermost surface. The lead terminal 22 is formed by cutting the lead frame on which the plating of tin or the like is formed on the entire surface, so the plating layer 24 is not formed on the tip end surface 22 b of the lead terminal 22. However, the plating formed on the surface may be transferred to and attached to a part of the end surface 22b at the time of cutting. In addition, although the cost is increased, the plating layer 24 may be formed on the entire surface of the tip surface 22b. In the present embodiment, it is assumed that the plating layer 24 is not formed on the end surface 22 b of the lead terminal 22.

リード端子２２およびヒートスプレッダ部２５は、例えば、銅系金属、鉄−ニッケル系金属等により形成されている。錫系金属によりめっき層２４、２４ａを形成するには、リード端子２２およびヒートスプレッダ部２５の材料として銅系金属が好適である。材料として鉄−ニッケル系金属を用いる場合には、銅等のめっき層を設けたうえ、最表面に錫系金属によりめっき層２４、２４ａを形成することが好ましい。 The lead terminals 22 and the heat spreader portion 25 are formed of, for example, a copper-based metal, an iron-nickel-based metal, or the like. In order to form the plating layers 24 and 24a using a tin-based metal, a copper-based metal is preferable as a material of the lead terminal 22 and the heat spreader portion 25. In the case of using an iron-nickel based metal as the material, it is preferable to provide a plated layer of copper or the like and to form the plated layers 24 and 24a with a tin based metal on the outermost surface.

図２に図示されるように、回路基板３の上面３ａには、ヒートスプレッダ用ランド１１および複数のリード端子用ランド１２が形成されている。ヒートスプレッダ用ランド１１および複数のリード端子用ランド１２は、例えば、銅等により形成されており、不図示の配線パターンに接続されている。ヒートスプレッダ用ランド１１は、半導体パッケージ２のヒートスプレッダ部２５に対応する位置に形成されている。リード端子用ランド１２は、半導体パッケージ２のリード端子２２のそれぞれに対応する位置に形成されている。はんだ４、４ａとしては、例えば、錫系または錫−銀系が好ましい。 As illustrated in FIG. 2, a heat spreader land 11 and a plurality of lead terminal lands 12 are formed on the upper surface 3 a of the circuit board 3. The heat spreader lands 11 and the plurality of lead terminal lands 12 are made of, for example, copper or the like, and are connected to a wiring pattern (not shown). The heat spreader lands 11 are formed at positions corresponding to the heat spreader portion 25 of the semiconductor package 2. The lead terminal lands 12 are formed at positions corresponding to the lead terminals 22 of the semiconductor package 2. As the solder 4 and 4a, for example, tin-based or tin-silver-based is preferable.

図４（ａ）に図示されるように、ヒートスプレッダ用ランド１１は、ヒートスプレッダ部２５より大きい面積を有しており、ヒートスプレッダ部２５はヒートスプレッダ用ランド１１内に配置されている。ヒートスプレッダ用ランド１１の長手方向（封止樹脂２３の側面２３ｂに沿う方向）の長さは、封止樹脂２３の長さより大きく、長手方向の両端部は、それぞれ、封止樹脂２３の領域からはみ出している。つまり、ヒートスプレッダ用ランド１１は、回路基板３の上に配置された半導体パッケージ２に対応する領域の内側から外側に延在されている。但し、ヒートスプレッダ用ランド１１の長手方向の両端部を、封止樹脂２３の領域内に配置するようにしてもよい。 As illustrated in FIG. 4A, the heat spreader land 11 has an area larger than the heat spreader portion 25, and the heat spreader portion 25 is disposed in the heat spreader land 11. The length in the longitudinal direction (the direction along the side surface 23b of the sealing resin 23) of the heat spreader land 11 is greater than the length of the sealing resin 23, and both end portions in the longitudinal direction protrude from the region of the sealing resin 23 respectively. ing. That is, the heat spreader lands 11 extend from the inside to the outside of the region corresponding to the semiconductor package 2 disposed on the circuit board 3. However, both end portions in the longitudinal direction of the heat spreader land 11 may be disposed in the region of the sealing resin 23.

図４（ｂ）に図示されるように、リード端子用ランド１２は、封止樹脂２３から露出するリード端子２２より大きい面積を有しており、リード端子２２の外周側に張り出すように配置されている。つまり、リード端子用ランド１２は、リード端子２２の幅よりも大きい幅（封止樹脂２３の側面２３ｂに沿う方向の長さ）を有し、リード端子２２は、その幅全体が、リード端子用ランド１２内に配置されている。また、リード端子用ランド１２の封止樹脂２３の側面２３ｂに直交する方向の長さは、リード端子２２の長さより大きく、リード端子用ランド１２の先端部１２ｙ（図４（ｂ）参照）は、リード端子２２の先端面２２ｂより、封止樹脂２３の側面２３ｂからの距離が大きい位置に配置されている。 As illustrated in FIG. 4B, the lands 12 for lead terminals have a larger area than the lead terminals 22 exposed from the sealing resin 23, and are disposed so as to project to the outer peripheral side of the lead terminals 22. It is done. That is, the land 12 for lead terminals has a width (length in the direction along the side surface 23b of the sealing resin 23) larger than the width of the lead terminals 22, and the entire width of the lead terminals 22 is for lead terminals. It is disposed in the land 12. The length of the lead terminal land 12 in the direction orthogonal to the side surface 23b of the sealing resin 23 is larger than the length of the lead terminal 22, and the tip 12y (see FIG. 4B) of the lead terminal land 12 is The distance from the side surface 23 b of the sealing resin 23 is larger than the end surface 22 b of the lead terminal 22.

ヒートスプレッダ部２５とヒートスプレッダ用ランド１１とを接合するはんだ４ａは、ヒートスプレッダ部２５の下面に形成されためっき層２４ａの全面に亘って形成されている。
リード端子２２とリード端子用ランド１２とを接合するはんだ４は、リード端子２２の下面２２ａと回路基板３の上面３ａとの間に介在されているのみでなく、めっき層２４を介してリード端子２２の先端面２２ｂ、上面２２ｃおよび幅方向の両側面２２ｄを覆って形成されている。
このように、はんだ４は、めっき層２４を介して、リード端子２２の下面２２ａと回路基板３の上面３ａとの間に介在され、また、リード端子２２の先端面２２ｂ、リード端子２２の上面２２ｃおよび幅方向の両側面２２ｄを覆っている。このため、リード端子２２とリード端子用ランド１２とを接合するはんだ４の接合面積が増大し、リード端子接合部におけるはんだ接合強度が向上する。以って、環境変化に対するはんだ接合の信頼性を向上することができる。なお、はんだ４は、リード端子２２の上面２２ｃ上に形成された部分の少なくとも一部が、リード端子２２の下面２２ａと回路基板３の上面３ａとの間に介在する部分よりも厚く形成されるようにすると、はんだ接合強度の確保が一層確実になる。 The solder 4 a joining the heat spreader portion 25 and the heat spreader land 11 is formed over the entire surface of the plating layer 24 a formed on the lower surface of the heat spreader portion 25.
The solder 4 for joining the lead terminal 22 and the lead terminal land 12 is not only interposed between the lower surface 22 a of the lead terminal 22 and the upper surface 3 a of the circuit board 3, but also the lead terminal via the plating layer 24. It is formed so as to cover the top end surface 22b, the top surface 22c, and the both side surfaces 22d in the width direction.
Thus, the solder 4 is interposed between the lower surface 22 a of the lead terminal 22 and the upper surface 3 a of the circuit board 3 via the plating layer 24, and the tip surface 22 b of the lead terminal 22 and the upper surface of the lead terminal 22 22c and both side surfaces 22d in the width direction are covered. Therefore, the bonding area of the solder 4 for bonding the lead terminal 22 and the land 12 for lead terminal is increased, and the solder joint strength at the lead terminal joint portion is improved. Thus, the reliability of the solder joint against environmental changes can be improved. The solder 4 is formed so that at least a portion of the portion formed on the upper surface 22 c of the lead terminal 22 is thicker than the portion interposed between the lower surface 22 a of the lead terminal 22 and the upper surface 3 a of the circuit board 3 By doing so, securing of the solder joint strength is further ensured.

半導体パッケージ２のリード端子２２をリード端子用ランド１２にはんだ接合する方法の一例を説明する。
図６は、リード端子２２とリード端子用ランド１２との接合方法を説明するための図であり、図６（ａ）は、はんだペースト４１上にリード端子を配置した状態を示す断面図、図６（ｂ）は、はんだペーストが硬化され、リード端子とリート端子用ランドとがはんだ接合された状態を示す断面図である。
半導体パッケージ２のリード端子２２およびヒートスプレッダ部２５には、それぞれ、予め、めっき層２４ａ、２４を形成しておく。本実施形態では、めっき層２４ａ、２４は、最表面が錫系金属で形成されたものとした。
回路基板３の上面３ａに形成されたヒートスプレッダ用ランド１１および各リード端子用ランド１２にはんだペースト４１を供給する。 An example of a method of soldering the lead terminals 22 of the semiconductor package 2 to the lead terminal lands 12 will be described.
FIG. 6 is a view for explaining a method of bonding the lead terminal 22 and the land 12 for lead terminal, and FIG. 6 (a) is a sectional view showing a state where the lead terminal is disposed on the solder paste 41. 6 (b) is a cross-sectional view showing a state in which the solder paste is hardened and the lead terminals and the lands for lead terminals are soldered together.
The plated layers 24 a and 24 are formed in advance on the lead terminals 22 and the heat spreader portion 25 of the semiconductor package 2, respectively. In the present embodiment, the plated layers 24 a and 24 have their outermost surfaces formed of a tin-based metal.
The solder paste 41 is supplied to the heat spreader lands 11 and the lead terminal lands 12 formed on the upper surface 3 a of the circuit board 3.

図４（ａ）に点線で図示するように、ヒートスプレッダ用ランド１１に供給するはんだペースト４１ａは、例えば、印刷により、ヒートスプレッダ部２５の面積のほぼ５０％の面積に形成する。この面積内に供給するはんだペースト４１ａの厚さは、例えば、ヒートスプレッダ用ランド１１の厚さが５０μｍであれば、はんだ付け完了後のはんだ４ａの厚さが３０〜１００μｍ程度となるように調整する。はんだ４ａの厚さは、ヒートスプレッダ用ランド１１の厚さより薄く形成されるようにすることが好ましく、３０μｍ以上かつ５０μｍ未満となるようにすることが好ましい。ヒートスプレッダ用ランド１１に供給するはんだペースト４１ａは、図４（ａ）では、１か所に集中して供給された状態で示している。しかし、ヒートスプレッダ用ランド１１に供給するはんだペースト４１ａは、複数箇所に分割して供給してもよい。
第１の実施形態では、はんだペースト４１ａとして、Ｓｎ３Ａｇ０．５Ｃｕはんだを用いた。 As illustrated by dotted lines in FIG. 4A, the solder paste 41a supplied to the heat spreader lands 11 is formed to have an area of approximately 50% of the area of the heat spreader portion 25 by printing, for example. The thickness of the solder paste 41a supplied in this area is adjusted so that the thickness of the solder 4a after the completion of soldering becomes about 30 to 100 μm, for example, if the thickness of the land 11 for heat spreader is 50 μm. . The thickness of the solder 4a is preferably smaller than the thickness of the heat spreader land 11, and is preferably 30 μm or more and less than 50 μm. In FIG. 4A, the solder paste 41a supplied to the heat spreader lands 11 is shown in a state of being concentratedly supplied to one place. However, the solder paste 41a supplied to the heat spreader lands 11 may be divided and supplied to a plurality of places.
In the first embodiment, Sn3Ag0.5Cu solder is used as the solder paste 41a.

図６(ａ)に図示されるように、各リード端子用ランド１２上に、印刷により、はんだペースト４１を形成する。はんだペースト４１は、各リード端子用ランド１２とほぼ同形状に形成する。つまり、はんだペースト４１は、各リード端子用ランド１２の外周からはみ出ないように、かつ、各リード端子用ランド１２のほぼ全面に形成する。各リード端子用ランド１２に供給するはんだペーストの量を、はんだ接合後に、はんだ４が各リード端子用ランド１２の外周からはみ出ないように調整することにより、隣接するリード端子２２同士の短絡を確実に防止することができる。各リード端子用ランド１２に形成するはんだペースト４１の厚さは、ヒートスプレッダ用ランド１１上に形成するはんだペースト４１ａの厚さと同じである。従って、ヒートスプレッダ用ランド１１上に形成するはんだペースト４１ａと各リード端子用ランド１２上に形成するはんだペースト４１は、同一のマスクを用いて、１回の印刷で形成することができる。 As shown in FIG. 6A, the solder paste 41 is formed on each of the lead terminal lands 12 by printing. The solder paste 41 is formed in substantially the same shape as each of the lead terminal lands 12. That is, the solder paste 41 is formed on substantially the entire surface of each lead terminal land 12 so as not to protrude from the outer periphery of each lead terminal land 12. By adjusting the amount of solder paste supplied to each lead terminal land 12 so that solder 4 does not protrude from the outer periphery of each lead terminal land 12 after solder bonding, a short circuit between adjacent lead terminals 22 is assured Can be prevented. The thickness of the solder paste 41 formed on each of the lead terminal lands 12 is the same as the thickness of the solder paste 41 a formed on the heat spreader lands 11. Therefore, the solder paste 41a formed on the heat spreader lands 11 and the solder paste 41 formed on the respective lead terminal lands 12 can be formed by one printing using the same mask.

ヒートスプレッダ用ランド１１およびリード端子用ランド１２にはんだペースト４１ａ、４１を供給した後、回路基板３上に半導体パッケージ２を載置する。半導体パッケージ２は、各リード端子２２が、図４（ａ）に図示されるように、リード端子用ランド１２内に配置されるように位置合わせして、はんだペースト４１ａ、４１上に載置する。そして、リフローを行う。リフローは、Ｎ₂リフロー装置を用い、２５０℃ピーク温度の温度プロファイルで行った。なお、接合温度の条件としては、はんだの融点頂上から２６０℃程度の間で選定するようにすればよい。はんだ濡れ性を向上するには、高温側の温度が好ましい。 After supplying the solder pastes 41 a and 41 to the heat spreader lands 11 and the lead terminal lands 12, the semiconductor package 2 is placed on the circuit board 3. The semiconductor package 2 is positioned on the solder pastes 41a and 41 so that the lead terminals 22 are disposed in the lands 12 for lead terminals as illustrated in FIG. 4A. . Then, reflow is performed. Reflow was performed using an N ₂ reflow apparatus with a temperature profile of 250 ° C. peak temperature. The bonding temperature may be selected from about 260 ° C. from the top of the melting point of the solder. The temperature on the high temperature side is preferred to improve the solder wettability.

リフローにより、はんだペースト４１ａ、４１が溶融すると、半導体パッケージ２全体がヒートスプレッダ用ランド１１側に引っ張られる。この作用について詳述すると、ヒートスプレッダ部２５とヒートスプレッダ用ランド１１の間に供給されたはんだペースト４１ａは、ヒートスプレッダ部２５の面積のほぼ５０％の面積しか有していない。このため、リフローにより、はんだペースト４１ａが溶融すると、はんだペースト４１ａは、ヒートスプレッダ部２５上に印刷された供給部から、この供給部の外周に濡れ広がる。はんだペースト４１ａがヒートスプレッダ部２５とヒートスプレッダ用ランド１１間で濡れ広がると、はんだペースト４１ａの厚さが薄くなり、半導体パッケージ２、すなわち、ヒートスプレッダ部２５がヒートスプレッダ用ランド１１側に引っ張られる。このとき、ヒートスプレッダ部２５の下面には錫系金属等のはんだ濡れ性のよい材料からなるめっき層２４ａが形成されているため、溶融したはんだペースト４１ａの濡れ広がりは確実かつ円滑に進行する。 When the solder pastes 41a and 41 are melted by the reflow, the entire semiconductor package 2 is pulled toward the heat spreader lands 11 side. More specifically, the solder paste 41 a supplied between the heat spreader portion 25 and the heat spreader land 11 has only about 50% of the area of the heat spreader portion 25. Therefore, when the solder paste 41a is melted by the reflow, the solder paste 41a wets and spreads from the supply portion printed on the heat spreader portion 25 to the outer periphery of the supply portion. When the solder paste 41a wets and spreads between the heat spreader portion 25 and the heat spreader land 11, the thickness of the solder paste 41a becomes thin, and the semiconductor package 2, that is, the heat spreader portion 25 is pulled toward the heat spreader land 11. At this time, since the plating layer 24a made of a material having good solder wettability such as tin-based metal is formed on the lower surface of the heat spreader portion 25, wetting and spreading of the melted solder paste 41a proceeds reliably and smoothly.

リフロー工程では、リード端子２２の下面２２ａとリード端子用ランド１２との間に介在されているはんだペースト４１の一部が、リード端子２２の下面２２ａ、先端面２２ｂ、幅方向の両側面２２ｄおよび上面２２ｃに濡れ広がる。本実施形態では、リフロー工程中に、ヒートスプレッダ部２５がヒートスプレッダ用ランド１１側に引っ張られ、これと同時に、リード端子２２がリード端子用ランド１２側に沈み込む。このため、はんだペースト４１の濡れ広がりが促進される。かつ、リード端子２２が沈み込む分、濡れ広がる高さも低くなる。従って、本実施形態によれば、はんだペースト４１のリード端子２２の下面２２ａ、先端面２２ｂ、幅方向の両側面２２ｄおよび上面２２ｃへの濡れ広がりが、確実、かつ、円滑となる。また、リード端子２２の先端面２２ｂ、両側面２２ｄおよび上面２２ｃには、錫系金属のめっき層２４が形成されているため、はんだペースト４１の濡れ広がりは一層確実かつ円滑に進行する。この場合、はんだペースト４１のリード端子２２の上面２２ｃへの濡れ広がりは、先端面２２ｂのみでなく、リード端子２２の幅方向の両側面２２ｄを介して進行する。このため、リード端子２２の先端面２２ｂの最表面に錫系金属等のはんだ濡れ性のよい材料が形成されていない場合でも、該先端面２２ｂをはんだペースト４１で確実に覆うことができる。
なお、錫系金属により形成されためっき層２４と、錫系金属により形成されたはんだペースト４１とは、リフロー工程中に溶け合って一体化された状態となる。この状態が、図６（ｂ）に図示されている。 In the reflow process, part of the solder paste 41 interposed between the lower surface 22a of the lead terminal 22 and the land 12 for lead terminal is the lower surface 22a of the lead terminal 22, the tip surface 22b, both side surfaces 22d in the width direction and It spreads wet on the upper surface 22c. In the present embodiment, the heat spreader portion 25 is pulled to the heat spreader land 11 side during the reflow process, and at the same time, the lead terminal 22 sinks to the lead terminal land 12 side. For this reason, the wetting and spreading of the solder paste 41 is promoted. In addition, since the lead terminal 22 sinks, the height of the wet spread also decreases. Therefore, according to the present embodiment, the wetting and spreading of the solder paste 41 on the lower surface 22a, the end surface 22b, the both side surfaces 22d in the width direction, and the upper surface 22c of the lead terminal 22 become reliable and smooth. Further, since the tin-based metal plating layer 24 is formed on the front end surface 22b, both side surfaces 22d, and the upper surface 22c of the lead terminal 22, the wetting and spreading of the solder paste 41 proceeds more reliably and smoothly. In this case, the wetting and spreading of the solder paste 41 on the upper surface 22 c of the lead terminal 22 proceeds not only through the tip end surface 22 b but also through both side surfaces 22 d in the width direction of the lead terminal 22. Therefore, even when a material having good solder wettability such as tin-based metal is not formed on the outermost surface of the tip surface 22 b of the lead terminal 22, the tip surface 22 b can be reliably covered with the solder paste 41.
The plating layer 24 formed of a tin-based metal and the solder paste 41 formed of a tin-based metal are melted together in the reflow process to be integrated. This state is illustrated in FIG. 6 (b).

この後、はんだペースト４１ａ、４１が冷却され硬化されると、ヒートスプレッダ部２５とヒートスプレッダ用ランド１１がはんだ４ａよりはんだ接合される。ヒートスプレッダ部２５とヒートスプレッダ用ランド１１間に介在するはんだ４ａの厚さは、当初、ヒートスプレッダ用ランド１１上に供給されたはんだペースト４１ａより薄い。つまり、上述したように、はんだ４ａは、ヒートスプレッダ用ランド１１上に供給された供給部と、該供給部の外周側に形成された濡れ広がり部とを有している。はんだ４ａの供給部と濡れ広がり部は、分析により識別可能である。また、各リード端子２２とリード端子用ランド１２が、はんだ４によりはんだ接合される。はんだ４は、はんだリード端子２２とリード端子用ランド１２との間に介在されると共に、リード端子２２の先端面２２ｂ、上面２２ｃおよび封止樹脂２３の側面２３ｂに直交する方向に延在する両側面２２ｄを覆って形成されている。このため、リード端子２２とリード端子用ランド１２とのはんだ接合面積が増大し、はんだ接合強度が向上する。 Thereafter, when the solder pastes 41a and 41 are cooled and hardened, the heat spreader portion 25 and the heat spreader land 11 are soldered together by the solder 4a. The thickness of the solder 4a interposed between the heat spreader portion 25 and the heat spreader land 11 is thinner than the solder paste 41a supplied on the heat spreader land 11 at first. That is, as described above, the solder 4a has the supply portion supplied on the heat spreader lands 11 and the wet spread portion formed on the outer peripheral side of the supply portion. The supply portion of the solder 4a and the wetted portion can be identified by analysis. Further, the lead terminals 22 and the lead terminal lands 12 are soldered together by the solder 4. The solder 4 is interposed between the solder lead terminal 22 and the land 12 for lead terminal, and both sides extending in a direction orthogonal to the tip surface 22 b of the lead terminal 22, the upper surface 22 c and the side surface 23 b of the sealing resin 23. It is formed to cover the surface 22d. For this reason, the solder joint area of the lead terminal 22 and the land 12 for lead terminals increases, and solder joint strength improves.

上記において、ヒートスプレッダ用ランド１１の面積は、ヒートスプレッダ部２５の面積の１．２倍以上あることが望ましい。このようにすることにより、ヒートスプレッダ部２５の下面を濡れ広がるはんだペースト４１ａの進行を、ヒートスプレッダ用ランド１１によって妨げられるのを防止することができる。ヒートスプレッダ用ランド１１の下面とヒートスプレッダ部２５との間に介在するはんだ４ａは、ヒートスプレッダ部２５の下面に接する面の面積より、ヒートスプレッダ用ランド１１ａに接する面の面積の方が大きくなるように濡れ広がる。 In the above, it is preferable that the area of the heat spreader land 11 be 1.2 times or more of the area of the heat spreader portion 25. By doing this, it is possible to prevent the progress of the solder paste 41 a which wets and spreads on the lower surface of the heat spreader portion 25 from being hindered by the heat spreader lands 11. The solder 4a interposed between the lower surface of the heat spreader land 11 and the heat spreader portion 25 wets and spreads so that the area of the surface contacting the heat spreader land 11a is larger than the area of the surface contacting the lower surface of the heat spreader 25 .

上記のように作成したサンプル２０個に対し、温度サイクル試験槽を用いて耐久試験を行った。また、比較として、リード端子２２の先端面２２ｂおよび上面２２ｃまではんだが濡れ広がっていない従来の半導体パッケージ実装構造についても、同様に、サンプルを作製し、この比較例についても耐久試験を行った。耐久試験は、−４０℃および１２５℃の低温および高温に保持時間各３０分を１サイクルとする条件で行った。２０００サイクル後に断面観察を行い、き裂進展状況を確認した。き裂進展割合を確認した結果を図９に示す。図９に図示されるように、リード端子２２の先端面２２ｂ、両側面２２ｄおよび上面２２ｃまで濡れ広がっている第１の実施形態の実装構造の場合には、き裂進展割合は４５％程度であった。これに対し、比較例の場合には、き裂進展割合は、８０％程度であった。これにより、第１の実施形態の実装構造によれば、比較例に比べてき裂進展割合が小さく、長寿命であることが確認できた。
なお、図９に示されたき裂進展割合の棒の高さは、サンプル２０個の平均値を示すものであるが、平均値の上下に、最低値から最高値までの範囲を合わせて示している。 A durability test was conducted on 20 samples prepared as described above using a temperature cycle test tank. Further, as a comparison, a sample was similarly prepared for a conventional semiconductor package mounting structure in which the solder did not wet and spread to the tip surface 22b and the upper surface 22c of the lead terminal 22, and a durability test was also performed for this comparative example. The endurance test was conducted under conditions of low temperature and high temperature of -40.degree. C. and 125.degree. C. and holding time of 30 minutes each as one cycle. After 2000 cycles, the cross section was observed to confirm the progress of the crack. The results of confirmation of the crack growth rate are shown in FIG. As illustrated in FIG. 9, in the case of the mounting structure of the first embodiment in which the leading end surface 22b, both side surfaces 22d, and the upper surface 22c of the lead terminal 22 are wet and spread, the crack growth rate is about 45%. there were. On the other hand, in the case of the comparative example, the crack growth rate was about 80%. Thereby, according to the mounting structure of the first embodiment, it has been confirmed that the crack growth rate is smaller than that of the comparative example, and the life is long.
Note that the height of the crack growth rate bar shown in FIG. 9 indicates the average value of 20 samples, but indicates the range from the lowest value to the highest value above and below the average value. There is.

上記第１の実施形態によれば下記の効果を奏する。
（１）半導体パッケージ２のヒートスプレッダ部２５の下面と回路基板の３のヒートスプレッダ用ランド１１を接合する第１のはんだ４ａと、半導体パッケージ２のリード端子２２と回路基板３のリード端子用ランド１２を接合する第２のはんだと、を備える。ヒートスプレッダ用ランド１１の面積は、ヒートスプレッダ部２５の下面の面積より大きく形成され、第１のはんだ４ａは、ヒートスプレッダ部２５の下面に接する面の面積よりヒートスプレッダ用ランドに接する面の面積の方が大きく形成されている。また、第２のはんだ４は、リード端子２２の下面と回路基板３の一面との間に介在されると共に、リード端子２２の先端面２２ｂを覆って形成されている。この構成によれば、はんだ４ａは、ヒートスプレッダ部２５の下面とヒートスプレッダ用ランド１１との間に濡れ広がり、この濡れ広がりにより半導体パッケージ２、すなわち、リード端子２２を、リード端子用ランド１２側に引っ張るように作用する。このため、リード端子２２とリード端子用ランド１２との間に介在するはんだペースト４１は、リード端子２２の先端面２２ｂの上端まで確実に濡れ広がる。これにより、リード端子はんだ接合部におけるリード端子２２とリード端子用ランド１２とのはんだ接合面積が増大し、はんだ接合強度を向上することができ、以って、環境変化に対するはんだ接合の信頼性を向上することができる。 According to the first embodiment, the following effects can be obtained.
(1) The first solder 4a for bonding the lower surface of the heat spreader portion 25 of the semiconductor package 2 to the heat spreader land 11 of the circuit board 3 and the lead terminal 22 of the semiconductor package 2 and the lead terminal land 12 of the circuit board 3 And a second solder to be joined. The area of the heat spreader land 11 is larger than the area of the lower surface of the heat spreader portion 25, and the area of the surface of the first solder 4a in contact with the heat spreader land is larger than the area of the surface in contact with the lower surface of the heat spreader 25. It is formed. The second solder 4 is interposed between the lower surface of the lead terminal 22 and one surface of the circuit board 3 and is formed so as to cover the end surface 22 b of the lead terminal 22. According to this configuration, the solder 4a wets and spreads between the lower surface of the heat spreader portion 25 and the land 11 for heat spreader, and the semiconductor package 2, ie, the lead terminal 22 is pulled toward the land 12 for lead terminal by the wet spread. Acts like. Therefore, the solder paste 41 interposed between the lead terminal 22 and the land 12 for lead terminal wets and spreads surely to the upper end of the front end surface 22 b of the lead terminal 22. As a result, the solder joint area between the lead terminal 22 and the lead terminal land 12 in the lead terminal solder joint portion can be increased, and the solder joint strength can be improved. It can be improved.

（２）ヒートスプレッダ用ランド１１の面積を、ヒートスプレッダ部２５の面積の１．２倍以上とすることにより、はんだペースト４１ａが、ヒートスプレッダ部２５の下面とヒートスプレッダ用ランド１１との間を確実に濡れ広がるようにすることができる。 (2) By setting the area of the heat spreader land 11 to be 1.2 times or more of the area of the heat spreader portion 25, the solder paste 41a reliably wets and spreads between the lower surface of the heat spreader portion 25 and the heat spreader land 11. You can do so.

（３）リード端子２２の下面２２ａおよびヒートスプレッダ部２５の下面の最表面に、錫、金、銀のいずれかのめっき層を設けることにより、はんだペースト４が、リード端子２２の先端面２２ｂの全面に確実、かつ、円滑に濡れ広がるようにすることができる。 (3) By providing a plated layer of any of tin, gold and silver on the outermost surfaces of the lower surface 22 a of the lead terminal 22 and the lower surface of the heat spreader portion 25, the solder paste 4 covers the entire front surface 22 b of the lead terminal 22. Can be spread smoothly and smoothly.

−第２の実施形態−
図７は、本発明の第２の実施形態としての半導体パッケージを示し、図７（ａ）は正面図、図７（ｂ）は下面図、図７（ｃ）は側面図であり、図８（ａ）は、図７に図示された半導体パッケージの実装構造を示す平面図であり、図８（ｂ）は、図８（ａ）の領域ＶＩＩＩｂの拡大図である。なお、図８（ａ）では、封止樹脂２３を透明にし、半導体パッケージ２の上方より封止樹脂２３を透過して見た図として図示している。
図７（ａ）〜（ｃ）に図示されるように、第２の実施形態における半導体パッケージ２Ａは、平面視で矩形形状の封止樹脂２３の４つの側面２３ｃのすべてに、それぞれ複数のリード端子２２が形成されたＱＦＰ(Quad Flat Package)、型のＱＦＮパッケージである。半導体パッケージ２Ａの封止樹脂２３の底面２３ａに形成されたヒートスプレッダ部２５ａは、４つの側面２３ｃに形成されたリード端子２２に囲まれた内側に設けられている。回路基板（図示省略）には、半導体パッケージ２Ａのヒートスプレッダ部２５ａに対応した位置にヒートスプレッダ用ランド１１ａ(図８（ａ）参照)を有している。第１の実施形態と同様、ヒートスプレッダ用ランド１１ａの面積は、ヒートスプレッダ部２５ａの面積より大きく、ヒートスプレッダ部２５ａはヒートスプレッダ用ランド１１ａ内に配置されている。ヒートスプレッダ用ランド１１ａの面積は、ヒートスプレッダ部２５ａの面積の１．２倍以上とすることが好ましい。但し、第２の実施形態の場合には、ヒートスプレッダ部２５ａの４方向の周囲はリード端子２２により囲まれている構成なので、リード端子２２との短絡を防止するため、ヒートスプレッダ用ランド１１ａの面積は、リード端子２２の内端に囲まれた領域内に収まる大きさにすることが好ましい。 -Second embodiment-
FIG. 7 shows a semiconductor package according to a second embodiment of the present invention, FIG. 7 (a) is a front view, FIG. 7 (b) is a bottom view, and FIG. 7 (c) is a side view. (A) is a top view which shows the mounting structure of the semiconductor package shown in figure by FIG. 7, FIG.8 (b) is an enlarged view of area | region VIIIb of Fig.8 (a). In FIG. 8A, the sealing resin 23 is transparent, and the sealing resin 23 is seen through from above the semiconductor package 2.
As illustrated in FIGS. 7A to 7C, the semiconductor package 2A according to the second embodiment has a plurality of leads on all four side surfaces 23c of the sealing resin 23 having a rectangular shape in a plan view. The QFP (Quad Flat Package) in which the terminals 22 are formed is a QFN package of a type. The heat spreader portion 25a formed on the bottom surface 23a of the sealing resin 23 of the semiconductor package 2A is provided on the inside surrounded by the lead terminals 22 formed on the four side surfaces 23c. On the circuit board (not shown), heat spreader lands 11a (see FIG. 8A) are provided at positions corresponding to the heat spreader portions 25a of the semiconductor package 2A. As in the first embodiment, the area of the heat spreader land 11a is larger than the area of the heat spreader portion 25a, and the heat spreader portion 25a is disposed in the heat spreader land 11a. The area of the heat spreader land 11a is preferably 1.2 or more times the area of the heat spreader portion 25a. However, in the case of the second embodiment, since the periphery of the heat spreader portion 25 a in the four directions is surrounded by the lead terminals 22, the area of the heat spreader lands 11 a is to prevent short circuit with the lead terminals 22. It is preferable that the size be within the area surrounded by the inner end of the lead terminal 22.

図８（ｂ）に図示されるように、回路基板３の上面３ａ上に、リード端子２２に対応して形成されているリード端子用ランド１２ａは、幅（封止樹脂２３の側面２３ｃに沿う方向の長さ）が異なる根元側部１２ａ1と先端側部１２ａ2とを有する。根元側部１２ａ1は、封止樹脂２３の側面２３ｃより内方側の部分に対応して形成されており、先端側部１２ａ2は、封止樹脂２３の側面２３ｃより外方側の部分に対応して、根元側部１２ａ1より幅広に形成されている。
第１の実施形態と同様に、リード端子用ランド１２ａの根元側部１２ａ1および先端側部１２ａ2は、リード端子２２の幅よりも大きい幅を有し、リード端子２２は、その幅全体が、リード端子用ランド１２ａの根元側部１２ａ1および先端側部１２ａ2の内側に配置されている。また、リード端子用ランド１２ａの先端部、つまり先端側部１２ａ2の先端部１２ａｙ（図８（ｂ）参照）は、リード端子２２の先端面２２ｂより、封止樹脂２３の側面２３ｃからの距離が大きい位置に配置されている。 As illustrated in FIG. 8B, the lead terminal lands 12a formed on the top surface 3a of the circuit board 3 so as to correspond to the lead terminals 22 have a width (along the side surface 23c of the sealing resin 23). It has root side 12a1 and tip side 12a2 which differ in the length of the direction. The root side portion 12a1 is formed corresponding to the portion on the inner side of the side surface 23c of the sealing resin 23, and the tip side portion 12a2 corresponds to the portion on the outer side of the side surface 23c of the sealing resin 23. It is formed wider than the root side 12a1.
As in the first embodiment, the root side 12a1 and the tip side 12a2 of the lead terminal land 12a have a width larger than the width of the lead terminal 22, and the entire width of the lead terminal 22 is the lead It is disposed inside the root side 12a1 and the tip side 12a2 of the terminal land 12a. Further, the tip end portion of the lead terminal land 12a, that is, the tip end portion 12ay (see FIG. 8B) of the tip end side portion 12a2 has a distance from the tip surface 22b of the lead terminal 22 to the side surface 23c of the sealing resin 23 It is placed in a large position.

第２の実施形態においても、第１の実施形態と同様、図８（ａ）に点線で図示されるように、はんだペースト４１ａは、ヒートスプレッダ部２５ａ上に、ヒートスプレッダ部２５ａの面積のほぼ５０％の面積に形成する。また、はんだペースト４１は、リード端子用ランド１２上に、リード端子用ランド１２とほぼ同形状に形成する(図８（ｂ）にはんだペースト４１の外形のみ示す)。
そして、第２の実施形態に示す半導体パッケージ２Ａと、ヒートスプレッダ部２５ａおよびリード端子用ランド１２ａを有する回路基板とを第１の実施形態と同様、リフローにより、はんだ接合した。リフローの条件は、第１の実施形態と同様であり、はんだも、第１の実施形態と同様、Ｓｎ３Ａｇ０．５Ｃｕはんだを用いた。 Also in the second embodiment, the solder paste 41a is approximately 50% of the area of the heat spreader portion 25a on the heat spreader portion 25a, as illustrated by the dotted line in FIG. 8A, as in the first embodiment. To form an area of Also, the solder paste 41 is formed on the lead terminal lands 12 in substantially the same shape as the lead terminal lands 12 (only the outer shape of the solder paste 41 is shown in FIG. 8B).
Then, as in the first embodiment, the semiconductor package 2A shown in the second embodiment and the circuit board having the heat spreader portion 25a and the lands 12a for lead terminals are soldered by reflow. The conditions for reflow are the same as in the first embodiment, and the solder used was Sn3Ag0.5Cu solder as in the first embodiment.

第２の実施形態に示すサンプル２０個に対し、第１の実施形態と同一の条件で温度サイクル試験槽を用いて耐久試験を行った。また、比較として、リード端子２２の先端面２２ｂおよび上面２２ｃまではんだが濡れ広がっていない従来の半導体パッケージ実装構造についても同様にサンプルを作製し、この比較例についても耐久試験を行った。耐久試験後のき裂進展割合を確認した結果を図１０に示す。図１０に図示されるように、リード端子２２の先端面２２ｂ、両側面２２ｄおよび上面２２ｃまで濡れ広がっている第２の実施形態の実装構造の場合には、き裂進展割合は４５％程度であった。これに対し、比較例の場合には、き裂進展割合は、７５％程度であった。これにより、第２の実施形態の実装構造によれば、比較例に比べてき裂進展割合が小さく、長寿命であることが確認できた。
従って、第２の実施形態おいても、第１の実施形態の効果を奏する。
なお、図１０に示されたき裂進展割合の棒の高さは、サンプル２０個の平均値を示すものであるが、平均値の上下に、最低値から最高値までの範囲を、合わせて示している。 A durability test was conducted on 20 samples shown in the second embodiment using a temperature cycle test tank under the same conditions as in the first embodiment. Further, as a comparison, a sample was similarly produced for a conventional semiconductor package mounting structure in which the solder was not wetted and spread to the tip surface 22b and the upper surface 22c of the lead terminal 22, and the durability test was also performed for this comparative example. The result of confirming the crack growth rate after the endurance test is shown in FIG. As illustrated in FIG. 10, in the case of the mounting structure of the second embodiment in which the leading end surface 22b, both side surfaces 22d, and the upper surface 22c of the lead terminal 22 are wet and spread, the crack growth rate is about 45%. there were. In contrast, in the case of the comparative example, the crack growth rate was about 75%. Thereby, according to the mounting structure of the second embodiment, it has been confirmed that the crack growth rate is smaller than that of the comparative example, and the life is long.
Therefore, also in the second embodiment, the effects of the first embodiment can be obtained.
The height of the crack growth rate bar shown in FIG. 10 represents the average value of 20 samples, but the range from the lowest value to the highest value is shown together above and below the average value. ing.

本発明は、封止樹脂の一側面にのみリード端子が形成された半導体パッケージに対しても適用することが可能である。
図１１は、一側辺にのみリード端子を有する半導体パッケージを示し，図１１（ａ）は正面図、図１１（ｂ）は下面図、図１１（ｃ）は側面図である。
図１０（ａ）〜（ｃ）に図示されるように、半導体パッケージ２Ｂは、封止樹脂２３の一側面２３ｄにのみ複数のリード端子２２が形成されている。ヒートスプレッダ部２５ｂは、一側面２３ｄに対向する対向側辺２３ｅから一側面２３ｄに配列されたリード端子２２側に延在して形成されている。但し、ヒートスプレッダ部２５ｂは、各リード端子２２とは離間しており、絶縁されている。また、ヒートスプレッダ部２５ｂの対向側辺２３ｅ側の一辺には凹凸が形成されており、該一辺は部分的に対向側辺２３ｅに達している。 The present invention is also applicable to a semiconductor package in which a lead terminal is formed only on one side surface of the sealing resin.
FIG. 11 shows a semiconductor package having lead terminals only on one side, FIG. 11 (a) is a front view, FIG. 11 (b) is a bottom view, and FIG. 11 (c) is a side view.
As illustrated in FIGS. 10A to 10C, in the semiconductor package 2B, a plurality of lead terminals 22 are formed only on one side surface 23d of the sealing resin 23. The heat spreader portion 25 b is formed extending from the opposite side 23 e facing the one side 23 d to the lead terminal 22 side arranged on the one side 23 d. However, the heat spreader portion 25 b is separated from each lead terminal 22 and is insulated. Further, asperities are formed on one side on the opposite side 23e of the heat spreader portion 25b, and the one side partially reaches the opposite side 23e.

このような、半導体パッケージ２Ｂに対して、第１、第２の実施形態と同様、各リード端子２２の下面２２ａ、先端面２２ｂ、幅方向の両側面２２ｄおよび上面２２ｃにはんだ濡れ性のよいめっき層を設け、回路基板にリード端子用ランドおよびヒートスプレッダ用ランドを設けてはんだ接合する。これにより、第１、第２の実施形態と同様なリード端子はんだ接合構造が形成される。 In the semiconductor package 2B, as in the first and second embodiments, the lower surface 22a, the end surface 22b, the both side surfaces 22d in the width direction, and the upper surface 22c of each lead terminal 22 are plated with good solderability. Layers are provided, and lands for lead terminals and lands for heat spreader are provided on the circuit board and soldered. Thereby, the lead terminal solder joint structure similar to that of the first and second embodiments is formed.

半導体パッケージ２のヒートスプレッダ部２５、２５ａ、２５ｂを、それぞれ、回路基板３のヒートスプレッダ用ランド１１、１１ａにはんだ接合するためにリフローすると、はんだペーストからガスが発生しボイドが形成される。リード端子用ランドおよびヒートスプレッダ接合部にボイドが発生すると、半導体パッケージ２、２Ａ、２Ｂが、ヒートスプレッダ用ランド１１側に引っ張られる量が低減する。このことは、はんだペーストが、リード端子２２の先端面２２ｂや上面２２ｃに濡れ広がる作用の阻害要件となる。従って、はんだペーストからガスが発生しても、ボイドが形成され難いように、ヒートスプレッダ用ランド１１、１１ａは、分割して形成するようにしてもよい。また、上述したが、ヒートスプレッダ用ランド１１、１１ａに供給するはんだペースト４１ａを複数に分割することもボイド発生の抑制となる。 When the heat spreader portions 25, 25a, 25b of the semiconductor package 2 are reflowed to be soldered to the heat spreader lands 11, 11a of the circuit board 3, respectively, gas is generated from the solder paste and a void is formed. When a void is generated in the lead terminal land and the heat spreader joint portion, the amount by which the semiconductor packages 2, 2A, 2B are pulled toward the heat spreader land 11 is reduced. This is a requirement for inhibiting the solder paste from wetting and spreading on the tip end surface 22 b and the top surface 22 c of the lead terminal 22. Therefore, the heat spreader lands 11 and 11a may be formed separately so that voids are not easily formed even if gas is generated from the solder paste. Also, as described above, dividing the solder paste 41a supplied to the heat spreader lands 11 and 11a into a plurality of parts also suppresses the occurrence of voids.

なお、上記各実施形態では、リード端子２２は、半導体パッケージ２、２Ａの側面２３ｂ、２３ｃから突出する構造として例示した。しかし、本実施形態では、ヒートスプレッダ部２５、２５ａ上に供給したはんだペースト４１ａが、供給部から濡れ広がることにより半導体パッケージ２、２Ａがヒートスプレッダ用ランド１１ａ側に引っ張られ、これと共にリード端子２２がリード端子用ランド１２、１２ａに沈み込む作用を基本としている。このため、リード端子２２の先端面２２ｂが、封止樹脂２３の側面２３ｂ、２３ｃから突出しておらず、封止樹脂２３の側面２３ｂ、２３ｃとほぼ同一面に位置している半導体パッケージに対しても適用することが可能である。 In each of the above-described embodiments, the lead terminals 22 are illustrated as a structure projecting from the side surfaces 23b and 23c of the semiconductor packages 2 and 2A. However, in the present embodiment, the solder paste 41a supplied onto the heat spreader portions 25 and 25a is spread by wetting from the supply portion, whereby the semiconductor packages 2 and 2A are pulled toward the heat spreader lands 11a, and the lead terminals 22 are also leaded. The basic function is to sink into the terminal lands 12 and 12a. For this reason, with respect to the semiconductor package in which the front end surface 22b of the lead terminal 22 does not protrude from the side surfaces 23b and 23c of the sealing resin 23 and is located substantially in the same plane as the side surfaces 23b and 23c Is also applicable.

上記各実施形態では、半導体パッケージを回路基板にはんだ接合する構造として例示した。しかし、本発明は、半導体パッケージ等の能動素子の他、コンデンサ、抵抗等の受動素子に適用することができる。また、本発明の電子回路装置は、車両以外にも適用することが可能である。 In each of the above embodiments, the semiconductor package is illustrated as a structure for solder bonding to the circuit board. However, the present invention can be applied to passive elements such as capacitors and resistors as well as active elements such as semiconductor packages. Moreover, the electronic circuit device of the present invention can be applied to other than vehicles.

上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。 Although various embodiments and modifications have been described above, the present invention is not limited to these contents. Other embodiments considered within the scope of the technical idea of the present invention are also included within the scope of the present invention.

１電子回路装置
２、２Ａ、２Ｂ半導体パッケージ(電子部品)
３回路基板(基板)
３ａ上面(一面)
４はんだ(第２のはんだ)
４ａはんだ（第１のはんだ）
１１、１１ａヒートスプレッダ用ランド
１２、１２ａリード端子用ランド
１２ａ1 根元側部
１２ａ2 先端側部
２２リード端子
２２ａ下面
２２ｂ先端面
２２ｃ上面
２２ｄ側面
２３封止樹脂
２３ａ底面
２３ｂ、２３ｃ側面
２３ｄ一側面
２４、２４ａめっき層
２５、２５ａ、２５ｂヒートスプレッダ部
４１、４１ａはんだペースト 1 Electronic Circuit Device 2, 2A, 2B Semiconductor Package (Electronic Component)
3 Circuit board (board)
3a Upper surface (one side)
4 Solder (second solder)
4a Solder (first solder)
11 and 11a Heat spreader lands 12 and 12a Lead terminal lands 12a1 Root side 12a2 Tip side 22 Lead terminal 22a Bottom 22a Tip 22c Top 22d Side 23 Seal resin 23a Bottom 23b and 23c Side 23d One side 24, 24a Plating Layer 25, 25a, 25b Heat spreader portion 41, 41a Solder paste

Claims

A sealing resin having a bottom surface and a plurality of side surfaces; a lead terminal having a bottom surface exposed from the bottom surface of the sealing resin; and a tip surface exposed from the at least one side surface of the sealing resin; An electronic component having a heat spreader portion having a lower surface exposed from the bottom surface;
A substrate having a surface on which the electronic component is disposed, the heat spreader land joined to the heat spreader portion, and a lead terminal land joined to the lead terminal on the one surface;
A first solder for joining the heat spreader land of the substrate and the lower surface of the heat spreader portion of the electronic component;
A second solder for joining the lead terminals of the electronic component and the lands for lead terminals of the substrate;
The area of the heat spreader land is formed larger than the area of the lower surface of the heat spreader portion,
The area of the surface of the first solder in contact with the heat spreader land is larger than the area of the surface of the heat spreader portion in contact with the lower surface of the heat spreader,
An electronic circuit device, wherein the second solder is interposed between the lower surface of the lead terminal and the land for a lead terminal, and covers the front end surface of the lead terminal.

In the electronic circuit device according to claim 1,
The area of the heat spreader land is 1.2 times or more of the area of the heat spreader portion.

In the electronic circuit device according to claim 1,
An electronic circuit device, wherein a tin-based metal, gold, or silver plated layer is formed on the outermost surface of the lower surface of the lead terminal and the lower surface of the heat spreader portion.

In the electronic circuit device according to claim 1,
The lead terminal protrudes from the one side surface of the sealing resin, and the second solder is a side surface of the lead terminal extending in a direction orthogonal to the one side surface of the sealing resin. An electronic circuit device that is formed to cover.

In the electronic circuit device according to claim 4,
An electronic circuit device, wherein a tin-based metal, gold, or silver plated layer is provided on the outermost surfaces of the both side surfaces of the lead terminal.

In the electronic circuit device according to claim 1,
The length of the lead terminal land in the direction along the one side surface of the sealing resin is larger at the tip end side than at the root side near the one side surface of the sealing resin. , Electronic circuit device.

In the electronic circuit device according to claim 1,
The thickness of the said 1st solder is an electronic circuit apparatus smaller than the thickness of the said heat spreader part.

In the electronic circuit device according to claim 1,
The heat spreader land is extended from the inside to the outside of a region corresponding to the electronic component disposed on the one surface of the substrate.

An electronic component having a sealing resin having a bottom surface and a plurality of side surfaces, a lead terminal projecting from the at least one side surface of the sealing resin, and a heat spreader portion having a lower surface exposed from the bottom surface of the sealing resin ,
A substrate having a surface on which the electronic component is disposed, the heat spreader land joined to the heat spreader portion, and a lead terminal land joined to the lead terminal on the one surface;
A first solder for joining the heat spreader portion of the electronic component and the heat spreader land of the substrate;
A second solder for joining the lead terminals of the electronic component and the lands for lead terminals of the substrate;
The second solder is interposed between the lower surface of the lead terminal facing the one surface of the substrate and the land for a lead terminal of the substrate, and the tip surface of the lead terminal, the upper surface of the lead terminal, An electronic circuit device provided so as to cover both side surfaces in the width direction of the lead terminal.

The electronic circuit device according to any one of claims 1 to 9.
The electronic circuit device according to claim 1, wherein the second solder includes a supply portion supplied on the land for heat spreader and a wet spread portion formed on an outer peripheral side of the supply portion.