JP2019061666A - センサ電極のためのオーム計 - Google Patents

Abstract

【課題】製造欠陥上の導体どうしの短絡に起因する、近接センサとしての無効及び／又は動作不能を回避する、センサ電極のためのオーム計を提供する。【解決手段】電子システムに入力を提供する入力装置は、入力装置の検出領域内に配置された複数のセンサ電極と、センサ電極の少なくとも１対に結合され、少なくとも第１モード又は第２モードで動作するように構成された処理システムと、を含む。第１モードで動作するときに、処理システムが、１対のセンサ電極間の第１の電流を測定し、測定された第１の電流に基づいて１対のセンサ電極のキャパシタンスを決定する。第２モードで動作するときに、処理システムが、１対のセンサ電極間の第２の電流を測定し、測定された第２の電流に基づいて１対のセンサ電極の抵抗を決定する。【選択図】図５

Description

この実施形態は、一般に容量性検出に関し、特にセンサ電極間の抵抗の測定に関する。

近接センサデバイスを含む入力装置は、様々な電子システムに広く使用されている。近接センサデバイスは、しばしば入力面によって区分された検出領域を有し、その領域内で、近接センサデバイスは、１つ以上の入力オブジェクトの存在、位置、力及び／又は動きを決定する。近接センサデバイスは、電子システムにインタフェースを提供するために使用されうる。例えば、近接センサデバイスは、より大きい計算処理システムのための入力装置（ノートブック又はデスクトップコンピュータに組み込まれるかその周辺の不透明タッチパッドなど）として使用されうる。近接センサデバイスは、携帯電話に組み込まれたタッチスクリーンなどのより小さい計算処理システムにも使用されうる。

近接センサは、検出領域内の電界及び／又はキャパシタンスの変化を検出することによって動作しうる。例えば、検出領域は、電気信号を送信及び／又は受信するように構成されうる幾つかの導体を含みうる。次に、その信号を使用して、様々な対の導体間の容量結合を測定できる。「ベースライン」は、検出領域内に外部オブジェクトがないときの１対の導体の予想キャパシタンスを表す。オブジェクトが検出領域と接する（又は、近づく）と、導体の実効キャパシタンスが（例えば、ベースラインから）変化しうる。したがって、１対以上の導体両端のキャパシタンスの検出された変化は、検出領域内のオブジェクトの存在及び／又は位置を知らせうる。

１対の導体間のキャパシタンス（の変化）を検出するには、検出領域内の導体が互いに電気的に分離されなければならない。しかしながら、製造欠陥によって、導体のうちの複数が短絡されうる。その結果、そのような導体は、近接センサとして無効及び／又は動作不能になりうる。

この要約は、詳細な説明で更に詳しく後述される概念の選択を、単純化された形で紹介するために提供される。この要約は、請求された内容の主要な特徴又は不可欠な特徴を示すものではなく、請求された内容の範囲を限定するものでもない。

入力装置のセンサ電極間の抵抗を測定する方法が開示される。方法は、検出領域内に配置された複数のセンサ電極を有する入力装置と、少なくとも１対のセンサ電極に結合され、少なくとも第１モード又は第２モードで動作するように構成された処理システムによって実行されうる。第１モードで動作するとき、処理システムは、１対のセンサ電極間の第１の電流を測定し、測定された第１の電流に基づいて１対のセンサ電極のキャパシタンスを決定するように構成される。第２モードで動作するとき、処理システムは、１対のセンサ電極間の第２の電流を測定し、測定された第２の電流に基づいて１対のセンサ電極の抵抗を決定するように構成される。

幾つかの実施形態では、第１モードで動作するとき、処理システムは、更に、決定されたキャパシタンスに少なくとも部分的に基づいて検出領域内のユーザ入力を検出するように構成されうる。幾つかの実施形態では、第２モードで動作するとき、処理システムは、更に、決定された抵抗に少なくとも部分的に基づいて１対のセンサ電極間の電気的短絡を検出するように構成されうる。幾つかの他の実施形態では、第２モードで動作するとき、処理システムは、更に、決定された抵抗に少なくとも部分的に基づいて入力装置上のひずみの大きさを決定するように構成されうる。

幾つかの実施形態では、処理システムは、１対のセンサ電極間の時間で変化する電圧を駆動して第１の電流を生成するように構成されうる。例えば、時間で変化する電圧は、１対のセンサ電極間の交流電流（ＡＣ）を生成するために使用されうる。幾つかの他の実施形態では、処理システムは、１対のセンサ電極間の一定電圧を駆動して第２の電流を生成するように構成されうる。例えば、一定電圧は、１対のセンサ電極間の直流電流（ＤＣ）を生成するために使用されうる。

幾つかの実施形態では、処理システムは、増幅器、アナログデジタル変換器（ＡＤＣ）及び混合器を含みうる。増幅器は、１対のセンサ電極から入力電流を受け取り増幅するように構成されうる。ＡＤＣは、増幅された入力電流をデジタルビットストリームに変換するように構成されうる。例えば、デジタルビットストリームは、入力電流の量子化表現でよい。混合器は、処理システムの動作モードに少なくとも部分的に基づいて増幅器とＡＤＣ間で切り替え可能に結合されうる。

幾つかの態様では、混合器は、処理システムが第１モードで動作するときに、増幅された入力電流を復調するように構成されうる。幾つかの他の態様では、増幅された入力電流が、処理システムが第２モードで動作するときに、混合器をバイパスすることによって、ＡＤＣに直接提供されうる。

この実施形態は、例によって示され、添付図面の図によって限定されるものではない。

この実施形態が実現されうる例示的な入力装置を示す図である。 幾つかの実施形態によるオーム計回路を有する入力装置のブロック図である。 幾つかの実施形態による入力装置の少なくとも一部分のためのアナログフロントエンド（ＡＦＥ）を表す回路図である。 幾つかの実施形態による、容量性検出及び抵抗測定機能を有する入力装置のブロック図である。 幾つかの実施形態による、容量性検出及び抵抗測定機能を有する入力装置を動作させる例示的動作を表す説明的フローチャートである。

以下の記述では、本開示の完全な理解を提供するために、特定の構成要素、回路及びプロセスの例などの多くの特定の詳細が説明される。用語「結合」は、本明細書で使用されるとき、直接接続されるか１つ以上の介在構成要素又は回路によって接続されることを意味する。また、以下の記述では説明のため、及び開示の態様の完全な理解を提供するために特定の学術用語が示される。しかしながら、例示的な実施形態を実行するためにそのような特定の詳細は不要でありうることを理解されよう。他の例では、周知の回路及び装置は、本開示を不明瞭にしないようにブロック図形式で示される。以下の詳細な説明の幾つかの部分は、コンピュータメモリ内のデータビットに対する操作の手順、論理ブロック、処理及び他の記号表現によって示される。回路要素又はソフトウェアブロック間の相互接続は、バス又は単一信号線として示されうる。あるいは、バスがそれぞれ単一信号線でもよく、あるいは、単一信号線がそれぞれバスでもよく、単一線又はバスは、構成要素間の通信のための無数の物理的又は論理的機構のうちの任意の１つ以上を表しうる。

特に断らない限り、以下の検討から明らかなように、本出願全体にわたって、「アクセスする」、「受信する」、「送信する」、「使用する」、「選択する」、「決定する」、「正規化する」、「乗算する」、「平均化する」、「監視する」、「比較する」、「印加する」、「更新する」、「測定する」、「導出する」などの用語を利用する検討は、コンピュータシステムのレジスタ及びメモリ内の物理的（電子的）な量として表されるデータを、コンピュータシステムメモリ又はレジスタ、或いは他のそのような情報記憶、伝送又は表示装置内の物理量として同様に表される他のデータに処理し変換する、コンピュータシステム又は類似の電子計算処理装置のアクション及びプロセスを指す。

本明細書に記載された技術は、特定の方法で実現されるように特に示されない限り、ハードウェア、ソフトウェア、ファームウェア又はこれらの任意の組み合わせで実現されうる。モジュール又は構成要素として示された如何なる特徴も、一体型論理回装置内で一緒に実現されてもよく、又は個別であるが相互運用可能な論理回路として別個に実現されてもよい。ソフトウェアで実現された場合、技術は、実行されたときに、前述された方法の１つ以上を実行する命令を含む非一時的コンピュータ可読記憶媒体によって少なくとも部分的に実現されうる。非一時的コンピュータ可読記憶媒体は、パッケージング材料を含みうるコンピュータプログラム製品の一部を構成できる。

非一時的プロセッサ可読記憶媒体は、同期型ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、読取り専用メモリ（ＲＯＭ）、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）、電気的消去可能プログラム可能読取り専用メモリ（ＥＥＰＲＯＭ）、ＦＬＡＳＨメモリ、他の既知の記憶媒体などのランダムアクセスメモリ（ＲＡＭ）を含みうる。追加又は代替として、技術は、コードを命令又はデータ構造の形で伝えるか通信し、コンピュータ又は他のプロセッサによってアクセスされ、読み取られかつ／又は実行されうるプロセッサ読取り可能通信媒体によって少なくとも一部分に実現されうる。

本明細書に開示された実施形態と関連して述べられる様々な説明的な論理ブロック、モジュール、回路及び命令は、１つ以上のプロセッサによって実行されうる。用語「プロセッサ」は、本明細書で使用されるとき、メモリに記憶された１つ以上のソフトウェアプログラムのスクリプト又は命令を実行できる任意の汎用プロセッサ、従来のプロセッサ、コントローラ、マイクロコントローラ、及び／又はステートマシンを指しうる。

図１は、この実施形態が実現されうる例示的な入力装置１００を示す。入力装置１００は、処理システム１１０と検出領域１２０を含む。入力装置１００は、電子システム１５０に入力を提供するように構成されうる。電子システムの例には、個人用計算処理装置（例えば、デスクトップコンピュータ、ラップトップコンピュータ、ネットブックコンピュータ、タブレット、ウェブブラウザ、ｅブックリーダ及び携帯情報端末（ＰＤＡ））、複合入力装置（例えば、物理キーボード、ジョイスティック、及びキースイッチ）、データ入力装置（例えば、リモートコントロール及びマウス）、データ出力装置（例えば、表示画面及びプリンタ）、リモート端末、キオスク、テレビゲーム機（例えば、ビデオゲームコンソール、携帯ゲーム機など）、通信装置（例えば、スマートフォンなどの携帯電話）、及び媒体装置（例えば、レコーダ、エディタ、並びにテレビ、セットトップボックス、音楽プレーヤ、デジタル写真フレーム及びデジタルカメラなどのプレーヤ）が含まれる。

幾つかの態様では、入力装置１００は、対応する電子システムの物理部分として実現されうる。あるいは、入力装置１００は、電子システムから物理的に分離されうる。入力装置１００は、バスやネットワークなどの様々な有線又は無線相互接続及び通信技術を使用して、電子システムの構成要素に結合され（通信し）うる。例示的な技術には、インターインテグレテッドサーキット（Ｉ^２Ｃ）、シリアルペリフェラルインターフェース（ＳＰＩ）、ＰＳ／２、ユニバーサルシリアルバス（ＵＳＢ）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、赤外線データ通信規格（ＩｒＤＡ）、及びＩＥＥＥ ８０２．１１規格によって規定された様々な電波周波数（高周波）通信プロトコルが挙げられる。

図１の例では、入力装置１００は、検出領域１２０内の１つ以上の入力オブジェクト１４０によって提供された入力を検出するように構成された近接センサデバイスに対応できる。例示的な近接センサデバイスには、タッチパッド、タッチスクリーン、タッチセンサ装置などが含まれうる。例示的な入力オブジェクト１４０には、指、スタイラスなどが含まれうる。検出領域１２０は、入力装置１００の上、そのまわり、その中、及び／又はその近くに、入力装置１００がユーザ入力（例えば、１つ以上の入力オブジェクト１４０によって提供された）を検出できる任意の空間を含みうる。電子システムに対する検出領域１２０のサイズ、形状及び位置は、実際の実施態様により異なりうる。

幾つかの実施形態では、検出領域１２０は、入力装置１００の表面から空間内の１つ以上の方向に、例えば、センサの信号対雑音比（ＳＮＲ）がオブジェクト検出に適したしきい値より低くなるまで延在する。例えば、この検出領域１２０が特定の方向に拡張する距離は、約１ミリメートル未満、数ミリメートル、数センチメートル又はそれ以上でよく、使用される検出技術のタイプ及び／又は必要な精度により異なりうる。幾つかの実施形態では、検出領域１２０は、入力装置１００の任意の表面との非物理接触、入力装置１００の入力面（例えば、タッチ面及び／又はスクリーン）との接触、何らかの大きさの加えられた力又は圧力と結合された入力装置１００の入力面との接触、及び／又はこれらの組み合わせを含む入力を検出できる。

幾つかの実施形態では、入力面は、入力装置１００のハウジングの１つ以上の面によって提供され、かつ／又はそのハウジングの１つ以上の面上に投影されうる（例えば、画像として）。例えば、検出領域１２０は、入力装置１００の入力面に投影されたときに矩形形状を有しうる。幾つかの態様では、入力は、検出領域１２０内で一次元、二次元、三次元又はそれより高次元の空間に及ぶ画像によって提供されうる。幾つかの他の態様では、入力は、検出領域１２０内の特定の軸又は平面に沿った投影によって提供されうる。更に、幾つかの態様では、入力は、検出領域１２０内の画像と投影との組み合わせによって提供されうる。

入力装置１００は、様々な検出技術を利用してユーザ入力を検出できる。検出技術の例には、静電容量、弾性、抵抗、誘導、磁気、音響、超音波、及び／又は光学検出技術が含まれうる。幾つかの実施形態では、入力装置１００は、容量性検出技術を利用してユーザ入力を検出できる。例えば、検出領域１２０は、電界を作成するために１つ以上の容量性検出要素１２１（例えば、センサ電極）を含みうる。入力装置１００は、検出要素１２１のキャパシタンスの変化に基づいて入力を検出できる。例えば、オブジェクトが電界と接する（又は、近づく）と、検出要素１２１内の電圧及び／又は電流が変化しうる。電圧及び／又は電流のそのような変化は、ユーザ入力を示す「信号」として検出されうる。検出要素１２１は、検出領域１２０内の複数の点で入力を検出するために配列又は他の構成で配列されうる。幾つかの態様では、幾つかの検出要素１２１が、オーミック短絡されてより大きいセンサ電極が構成されうる。幾つかの容量性検出技術は、均一な抵抗層を提供する抵抗性シートを利用できる。

例示的な容量性検出技術は、「自己キャパシタンス」（「絶対キャパシタンス」とも呼ばれる）及び／又は「相互キャパシタンス」（「トランスキャパシタンス」とも呼ばれる）に基づきうる。絶対キャパシタンス検出方法は、検出要素１２１の１つ以上と入力オブジェクトとの間の容量結合の変化を検出する。例えば、検出要素１２１の１つ以上近くの入力オブジェクトは、検出要素１２１近くの電界を変化させ、したがって、検出要素１２１の２つ以上センサ電極間の測定される容量結合が変化する。幾つかの実施形態では、入力装置１００は、センサ電極を基準電圧に対して変調し、センサ電極と入力オブジェクトの間の容量結合を検出することによって、絶対キャパシタンス検出を実施できる。基準電圧は、実質的に一定でもよく変化してもよい。幾つかの態様では、基準電圧は、接地電位に対応しうる。

トランスキャパシタンス検出方法は、センサ電極間の容量結合の変化を検出する。容量結合の変化は、２つの異なる検出要素１２１内のセンサ電極間でもよく、同じ検出要素１２１内の２つの異なるセンサ電極間でもよい。例えば、センサ電極近くの入力オブジェクトは、センサ電極間の電界を変化させ、したがって、センサ電極の測定容量結合が変化する。幾つかの実施形態では、入力装置１００は、１つ以上の「トランスミッタ」センサ電極と１つ以上の「レシーバ」センサ電極の間の容量結合を検出することによって、トランスキャパシタンス検出を実施できる。トランスミッタセンサ電極は、レシーバセンサ電極に対して変調されうる。例えば、トランスミッタセンサ電極は、信号を送信するために基準電圧に対して変調され、レシーバセンサ電極は、送信された信号を「受信」するために比較的一定の電圧に保持されうる。レシーバセンサ電極によって受信された信号は、環境的干渉（例えば、センサ電極と接触するかセンサ電極に近い他の電磁気信号及び／又はオブジェクトから）による影響を受けうる。幾つかの態様では、各センサ電極は、専用トランスミッタでも専用レシーバでもよい。他の態様では、各センサ電極は、送受信するように構成されうる。

幾つかの実施形態では、入力装置１００は、更に、検出領域１２０と一致する入力面に加えられた力を検出しうる。例えば、入力装置１００は、検出領域１２０と接触するときに入力オブジェクト１４０によって加えられる力を表す力情報を生成するように構成された１つ以上の力センサを含みうる。幾つかの態様では、力情報は、入力面に加えられた力の振幅（又は、振幅の変化）を表す電気信号の形でよい。例えば、力センサは、少なくとも部分的に、入力面の下側と入力面の基礎となる構造（ミッドフレームなど）上に提供された導体によって構成されうる。より具体的には、入力面は、力が入力オブジェクト１４０に加えられたときに基礎構造に対して動く（例えば、撓みかつ／又は圧縮する）ように構成されうる。力センサは、入力面が基礎構造に対して動くときの導体間のキャパシタンスの変化に基づいて電気信号を生成できる。

処理システム１１０は、入力装置１００のハードウェアを動作させて検出領域１２０の入力を検出するように構成される。幾つかの実施形態では、処理システム１１０は、１つ以上のセンサ電極及び／又は力センサを制御して検出領域１２０内のオブジェクトを検出できる。例えば、処理システム１１０は、１つ以上のトランスミッタセンサ電極を介して信号を送信し、１つ以上のレシーバセンサ電極を介して信号を受信するように構成されうる。処理システム１１０は、また、１つ以上の力センサを介して力情報を受け取るように構成されうる。幾つかの態様では、処理システム１１０の１つ以上の構成要素は、例えば、入力装置１００の検出要素のすぐ近くの同一場所に配置されうる。他の態様では、処理システム１１０の１つ以上の構成要素は、入力装置１００の検出要素から物理的に分離されうる。例えば、入力装置１００は、計算処理装置に結合された周辺装置でもよく、処理システム１１０は、計算処理装置の中央処理装置（ＣＰＵ）によって実行されるソフトウェアとして実現されてもよい。別の例では、入力装置１００が、モバイル装置に物理的に組み込まれてもよく、処理システム１１０が、モバイル装置のＣＰＵに少なくとも部分的に対応してもよい。

幾つかの実施形態では、処理システム１１０は、ファームウェア、ソフトウェア又はこれらの組み合わせで実現された１組のモジュールとして実現されうる。例示的なモジュールには、センサ電極や表示画面などのハードウェアを作動させるためのハードウェア作動モジュール、センサ信号や位置情報などのデータを処理するためのデータ処理モジュール、及び情報を報告するための報告モジュールが含まれる。幾つかの実施形態では、処理システム１１０は、検出領域１２０内のユーザ入力を検出する検出要素を作動させるように構成されたセンサ作動モジュール、モード変更ジェスチャなどのジェスチャを識別するように構成された識別モジュール、並びに入力装置１００及び／又は電子システムの動作モードを変更するモード変更モジュールを含みうる。

処理システム１１０は、１つ以上のアクションをトリガすることによって検出領域１２０内のユーザ入力に応答できる。例示的なアクションには、入力装置１００の動作モードの変更及び／又はカーソル移動、選択、メニューナビゲーションなどのグラフィカルユーザインタフェース（ＧＵＩ）アクションが含まれる。幾つかの実施形態では、処理システム１１０は、検出入力に関する情報を電子システム（例えば、電子システムのＣＰＵ）に提供できる。電子システムは、次に、処理システム１１０から受け取った情報を処理して追加アクション（例えば、電子システム及び／又はＧＵＩアクションのモードの変更）を実行できる。

処理システム１１０は、入力装置１００の検出素子を作動させて検出領域１２０内の入力（又は、入力がないこと）を示す電気信号を生成できる。処理システム１１０は、電気信号に任意の適切な量の処理を実行して電子システムに提供される情報を変換又は作成できる。例えば、処理システム１１０は、センサ電極を介して受け取ったアナログ信号をデジタル化しかつ／又は受信信号にフィルタリング又は条件付けを実行できる。幾つかの態様では、処理システム１１０は、センサ電極と関連付けられた「ベースライン」を控除するか別の方法で考慮できる。例えば、ベースラインは、ユーザ入力が検出されないときのセンサ電極の状態を表しうる。幾つかの実施形態では、処理システム１１０は、更に、検出された入力の位置情報及び／又は力情報を決定できる。用語「位置情報」は、本明細書で使用されるとき、（例えば、検出領域１２０内で）検出された入力の位置又は場所を記述するか他の方法で示す任意に情報を指す。例示的な位置情報には、絶対位置、相対位置、速度、加速度、及び／又は他のタイプの空間情報が含まれうる。

幾つかの実施形態では、入力装置１００は、少なくとも部分的に検出領域１２０に重なるタッチスクリーンインタフェース（例えば、表示画面）を含みうる。例えば、入力装置１００のセンサ電極は、表示画面上に実質的に透明なオーバレイを構成でき、それにより、関連付けられた電子システムのためのタッチスクリーンインタフェースが提供される。表示画面は、ユーザに視覚的インタフェースを表示できる任意のタイプの動的表示でよい。適切な表示画面技術の例には、発光ダイオード（ＬＥＤ）、有機的ＬＥＤ（ＯＬＥＤ）、陰極線管（ＣＲＴ）、液晶ディスプレイ（ＬＣＤ）、プラズマ、エレクトロルミネセンス（ＥＬ）又は他の表示技術が含まれる。

幾つかの実施形態では、入力装置１００は、物理要素を表示画面と共用できる。例えば、インタフェースを表示し入力を検出するためにセンサ電極の１つ以上が使用されうる。より具体的には、入力の検出に使用されるセンサ電極は、インタフェースの少なくとも一部分を表示するために使用される表示電極としても動作できる。幾つかの実施形態では、入力装置１００は、インタフェースの少なくとも一部分を表示し入力を検出するように構成された第１のセンサ電極を含むことができ、第２のセンサ電極は、入力検出用にのみ構成されうる。例えば、第２のセンサ電極は、表示装置の基板の間に配置されてもよく、表示装置の外部にあってもよい。

幾つかの態様では、表示画面は、処理システム１１０によって少なくとも部分的に制御又は操作されうる。処理システム１１０は、入力の検出とインタフェースの表示に関連した命令を実行するように構成されうる。例えば、処理システム１１０は、表示電極を駆動してインタフェースの少なくとも一部分の表示とユーザ入力の検出を同時に行える。別の例では、処理システム１１０は、第１の表示電極を駆動してインタフェースの少なくとも一部分を表示でき、同時に第２の表示電極を駆動してユーザ入力を検出できる。

前述されたように、製造欠陥によって、検出要素１２１のうちの１つ以上の検出要素１２１内のセンサ電極が短絡されうる。キャパシタンスは、導体間に電荷を蓄積する能力の指標なので、短絡されたセンサ電極間のキャパシタンスを測定することは、不可能でないにしても難しい（キャパシタンスの変化がないとなおさら）。したがって、短絡した電極は、多くの容量性検出用途で使用するには非能率的かつ／又は非効果的でありうる。本開示の態様によって、入力装置１００が検出要素１２１のセンサ電極間の電気短絡を検出し報告できる。

幾つかの実施形態では、入力装置１００は、検出領域１２０内の対のセンサ電極間の抵抗を測定するように構成されうる。例えば、本開示の態様は、入力装置１００の既存の回路を利用して配列したセンサ電極の製造欠陥を検出できる。幾つかの態様では、処理回路１１０は、第１モードで動作するときに検出領域１２０内の１対のセンサ電極間のキャパシタンスを測定でき、第２モードで動作するときに１対のセンサ電極間の抵抗を測定できる。したがって、処理回路１１０は、入力装置１００用のオーム計及び／又は入力検出器として動作するように構成されうる。幾つかの態様では、処理回路１１０は、測定された抵抗に基づいて、センサ電極のうちのどれが短絡されたかを決定できる。他の幾つかの態様では、処理回路１１０は、測定された抵抗を使用して入力装置１００の他の特性及び／又は入力（入力装置１００上のひずみの大きさなど）を検出できる。

図２は、幾つかの実施形態による、オーム計回路を有する入力装置２００のブロック図を示す。入力装置２００は、処理システム２２０に結合された検出領域２１０を含む。検出領域２１０は、入力装置２００の上、そのまわり、その中、及び／又はその近くに、入力装置２００がユーザ入力（例えば、１つ以上の入力オブジェクト（簡単にするために図示されない）によって提供された）を検出できる任意の空間を含みうる。検出領域２１０のサイズ、形状及び位置は、実際の実施態様により異なりうる。

検出領域２１０は、数（Ｘ）列と数（Ｙ）の行で配列されたセンサ電極２０５配列_Ｘ、Ｙ（集合的にセンサ電極２０５と呼ばれる）を含む。センサ電極２０５は、処理システム２２０に結合され、対のセンサ電極２０５間の容量結合に基づいて検出領域２１０内の入力を検出するために使用される。幾つかの実施形態では、センサ電極２０５は、絶対キャパシタンス検出技術を実現するように構成されうる。例えば、処理システム１１０は、各センサ電極２０５を変調信号で駆動し、変調信号に基づいて電極２０５と入力オブジェクトの間のキャパシタンスを測定できる。他の実施形態では、センサ電極２０５は、トランス容量性検出技術を実現するように構成されうる。例えば、処理システム１１０は、第１グループのセンサ電極２０５をトランスミッタ信号で駆動し、第２グループのセンサ電極２０５を介して結果信号を受け取りうる。幾つかの他の実施形態では、センサ電極２０５の１つ以上が、入力装置２００の表示の更新に使用される１つ以上の表示電極を含みうる。例えば、表示電極は、Ｖｃｏｍ電極（コモン電極）、ソース線、ゲート線、アノード電極、カソード電極、又は表示の他の要素のうちの１つ以上のセグメントを含みうる。

「容量性画素」は、センサ電極２０５の配列内の局所的容量結合の領域を表しうる。幾つかの態様では、容量性画素は、個別のセンサ電極２０５と電気アースの間に形成されうる（例えば、絶対キャパシタンス検出モードで動作するとき）。幾つかの他の態様では、容量性画素は、対のセンサ電極２０５間（例えば、トランスキャパシタンス検出モードで動作するときは、トランスミッタセンサ電極とレシーバセンサ電極の間）に形成されうる。容量結合は、検出領域２１０内の入力オブジェクトの近さ及び／又は動きで変化することがあり、したがって、検出領域２１０内の入力オブジェクトの存在及び／又は位置を決定するために使用されうる。容量性画素からの１組の測定値は、検出領域２１０内の各センサ電極２０５内の容量結合を表す「容量性イメージ」（「容量性フレーム」とも呼ばれる）を構成する。

幾つかの実施形態では、センサ電極２０５は、互いから電気的に（又はオーミック）分離されうる。例えば、１つ以上の絶縁体は、センサ電極２０５を物理的に分離し、センサ電極２０５間に比較的高い（理想的には無限大の）インピーダンスを提供できる。しかしながら、製造欠陥により、個々の対のセンサ電極２０５の実際のインピーダンスが異なりうる。幾つかの例では、センサ電極２０５のうちの複数のセンサ電極２０５間の抵抗は、比較的小さくてもよく（例えば、＜１０ｋΩ）、それにより、そのようなセンサ電極２０５は実質的に互いに短絡する。したがって、製造欠陥を検出しかつ／又はセンサ電極２０５が入力装置２００内で使用するのに適しているかどうかを決定するために、センサ電極２０５間のインピーダンスを測定することが望ましい。

幾つかの実施形態では、処理システム２２０は、容量性（Ｃ）検出モジュール２２２、抵抗（Ｒ）測定モジュール２２４、及び表示モジュール２２６を含みうる。容量性検出モジュール２２２は、トランスミッタ信号を駆動し、センサ電極２０５の１つ以上から結果信号を受け取るように構成されうる。トランスミッタ信号は、変調され、入力検出に割り当てられた時間期間（例えば、検出サイクル）にわたって１つ以上のバーストとして送信されてもよい。容量性検出モジュール２２２は、各トランスミッタ信号の振幅、周波数及び／又は電圧を変化させて、検出領域２１０と接する（又は近い）入力オブジェクトに関するよりロバストなセンサ情報を得ることができる。幾つかの態様では、容量性検出回路２２２は、センサ電極２０５の選択部分と結合され、絶対キャパシタンス検出モード又はトランスキャパシティブ検出モードで動作するように構成されうる。他の態様では、容量性検出モジュール２２２は、トランスキャパシティブ検出モードで動作するときと絶対キャパシタンス検出モードで動作するときと異なるセンサ電極２０５に結合されうる。

幾つかの実施形態では、容量性検出モジュール２２２は、検出領域２１０内で検出された入力オブジェクトの位置を決定できる。他の実施形態では、容量性検出モジュール２２２は、センサ電極２０５の１つ以上によって受け取った信号を示す情報を含む信号を、別のモジュール又はプロセッサに出力できる。例えば、出力信号は、検出領域２１０内の入力オブジェクトの位置を決定できる電子装置の決定モジュール又はプロセッサ（例えば、積分器センサプロセッサを備えたホストプロセッサ又はタイミングコントローラ）に提供されうる。幾つかの態様では、容量性検出モジュール２２２は、処理システム２２０のそれぞれのアナログフロントエンド（ＡＦＥ）としてそれぞれ動作する複数のレシーバを含みうる。

抵抗測定モジュール２２４は、センサ電極２０５のうちの複数のセンサ電極２０５間のインピーダンスを測定するように構成されうる。幾つかの実施形態では、抵抗測定モジュール２２４は、１対のセンサ電極２０５間の電圧を駆動し、派生電流に基づいて電極間の抵抗を測定できる。幾つかの態様では、抵抗測定モジュール２２４は、測定した抵抗に基づいて、対応する１対のセンサ電極２０５が互いに短絡されているかどうかを決定できる。例えば、測定抵抗値がしきい値より低い場合（例えば、＜１０ｋΩ）、電気的短絡が検出されうる。他の幾つかの態様では、抵抗測定モジュール２２４は、測定抵抗値を使用して、入力装置２００の他の特性及び／又は入力（入力装置２００上のひずみの大きさなど）を検出できる。更に、幾つかの態様では、抵抗測定モジュール２２４は、容量性検出モジュール２２２の１つ以上の構成要素（ＡＦＥなどの）を利用して、対応するセンサ電極２０５間の抵抗を測定できる。したがって、ＡＦＥは、検出領域２１０内の１対のセンサ電極間のキャパシタンスを測定するときに容量性検出モジュール２２２によって制御され、検出領域２１０内の１対のセンサ電極間の抵抗を測定するときに抵抗測定モジュール２２４によって制御されうる。

表示モジュール２２６は、表示データをセンサ電極２０５の１つ以上に印加するように構成されうる（例えば、表示電極として動作するとき）。幾つかの実施形態では、容量性検出（又は、インピーダンス検出）と表示更新は、少なくとも部分的に重複する期間に行われうる。例えば、表示更新のために複合電極が駆動されるとき、複合電極は、容量性検出のためにも駆動されうる。代替及び／又は追加として、複合電極が表示更新のために駆動されている間、抵抗測定モジュール２２４が、２つ以上の複合電極間の抵抗を測定してもよい。他の実施形態では、容量性検出（又は、インピーダンス検出）と表示更新は、（例えば、「非表示更新」期間とも呼ばれる）非重複期間中に行われうる。例えば、非表示更新期間は、表示フレームの２つの表示ラインのための表示ライン更新期間の間に生じうる。幾つかの態様では、容量性検出モジュール２２２は、１つ以上の非表示更新期間中に容量性検出のためのセンサ電極２０５の１つ以上を駆動するように構成されうる。他の態様では、抵抗測定モジュール２２４は、１つ以上の非表示更新期間中にセンサ電極２０５のうちの複数のセンサ電極２０５間の抵抗を測定するように構成されうる。

図３は、幾つかの実施形態による、入力装置３００の少なくとも一部分のためのアナログフロントエンド（ＡＦＥ）３１０を表す回路図を示す。ＡＦＥ３１０は、１対のセンサ電極３０５_Ａ及び３０５_Ｂに結合される。例えば、センサ電極３０５_Ａ及び３０５_Ｂは、検出領域２１０の任意対の隣接センサ電極２０５に対応しうる。幾つかの実施形態では、ＡＦＥ３１０は、容量性検出モード又は抵抗測定モードで動作するように構成されうる多モードＡＦＥである。例えば、容量性検出モードで動作するとき、ＡＦＥ３１０は、センサ電極３０５_Ａ及び３０５_Ｂの容量結合（Ｃ）に少なくとも部分的に基づいて、入力装置３００の検出領域内のユーザ入力を検出するために使用されうる。抵抗測定モードで動作するとき、ＡＦＥ３１０は、センサ電極３０５_Ａと３０５_Ｂの間の抵抗（Ｒ_Ｃ）を測定できる。

ＡＦＥ３１０は、電流コンベア３１２、混合器３１４、アナログデジタル変換器（ＡＤＣ）３１６及びフィルタ３１８を含む。幾つかの実施形態では、電流コンベア３１２は、センサ電極３０５_Ｂに結合された反転入力（−）端子と電圧源Ｖ_Ｃに結合された非反転入力（＋）端子を有する演算増幅器（オペアンプ）でよい。オペアンプの出力端子は、反転入力端子に結合される（例えば、負帰還構成で）。したがって、電流コンベア３１２の「出力」は、オペアンプの電圧供給端子間に提供された増幅（又は減衰）信号（Ａ・Ｉ_ＩＮ）でよい。ＡＤＣ３１６は、電流コンベア３１２からアナログ出力信号を受け取り、そのアナログ出力信号をデジタルビットストリームに変換するように構成されうる。幾つかの実施形態では、ＡＤＣ３１６は、その内部クロックのサンプリング周波数（例えば、２０ＭＨｚ）でシングルビットストリームを生成するデルタシグマ（ΔΣ）変調器でよい。フィルタ３１８は、デジタルビットストリームのビット幅を予測長にフィルタリング又は変換するように構成されうる。幾つかの実施形態では、フィルタ３１８は、ΔΣ変調器から成形された量子化雑音をフィルタリングして、より高分解能のビットストリームをＡＦＥ３１０の出力に生成するデシメーションフィルタでよい。

幾つかの実施形態では、混合器３１４は、電流コンベア３１２から出力信号（Ａ・Ｉ_ＩＮ）を選択的に復調する復調器として機能できる。例えば、幾つかの態様では、混合器３１４は、スイッチ３０２を介して電流コンベア３１２とＡＤＣ３１６の間に切り替え可能に結合されうる。スイッチ３０２が開いているとき、混合器３１４は、電流コンベア３１２から出力信号を受信するように結合され、その受信信号をより低い周波数基準信号と混合することによって、受信信号をより低い周波数にダウンコンバート又は復調するように構成されうる。幾つかの態様では、より低周波の基準信号は局部発振器（ＬＯ）によって提供されうる。スイッチ３０２が閉じられたとき、電流コンベア３１２からの出力信号が、混合器３１４をバイパスしてＡＤＣ３１６に直接流れ込む。幾つかの実施形態では、スイッチ３０２は、ＡＦＥ３１０の動作モードに基づいてアサート又はデアサートされうる抵抗検出（Ｒ＿Ｄｅｔｅｃｔ）信号によって制御されうる（例えば、閉じられるか開かれる）。幾つかの態様では、局部発振器（例えば、混合器３１４に提供された）の出力は、ＡＮＤロジックゲート３０４によりＲ＿Ｄｅｔｅｃｔ信号によってゲート制御されうる。

幾つかの実施形態では、ＡＦＥ３１０に結合された１つ以上のプロセッサ（例えば、図２の処理システム２２０）は、ＡＦＥ３１０を抵抗測定モードで動作させるときにＲ＿Ｄｅｔｅｃｔ信号をアサートし、ＡＦＥ３１０を容量性検出モードで動作させるときにＲ＿Ｄｅｔｅｃｔ信号をデアサートしうる。したがって、混合器３１４は、ＡＦＥ３１０の動作モードに少なくとも部分的に基づいて電流コンベア３１２に選択的に結合されうる（又は、バイパスされうる）。より具体的には、混合器３１４は、ＡＦＥ３１０が容量性検出モードで動作するように構成されたときに（例えば、Ｒ＿Ｄｅｔｅｃｔ＝０）電流コンベア３１２に結合され、ＡＦＥ３１０が抵抗測定モードで動作するように構成されたときに（例えば、Ｒ＿Ｄｅｔｅｃｔ＝１）バイパスされうる。同様に、論理ゲート３０４は、ＡＦＥが容量性検出モードで動作するように構成されたときに局部発振器信号を混合器３１４に提供し、ＡＦＥが抵抗測定モードで動作するように構成されたときに混合器３１４からの局部発振器信号を阻止しうる。

ＡＦＥ３１０は、センサ電極３０５_Ａ及び３０５_Ｂを介して受け取った入力電流（Ｉ_ＩＮ）をサンプリングすることによって、容量性検出情報及び／又は抵抗測定情報を生成するように構成されうる。より具体的には、入力電流Ｉ_ＩＮは、センサ電極３０５_Ａ及び３０５_Ｂの間に印加される電圧バイアスに基づいて生成されうる。例えば、第１のセンサ電極３０５_Ａにおける電圧は、電圧供給源（Ｖ_Ｓ）によって提供されてもよく、第２のセンサ電極３０５_Ｂにおける電圧は、電流コンベア３１２の反転端子によって提供されてもよい。電流コンベア３１２の非反転端子における電圧が、電圧源Ｖ_Ｃによって提供されるので、電流コンベア３１２の反転端子における電圧もＶ_Ｃに等しくなる（例えば、オペアンプがその入力端子で電圧を等しくしようとするので）。したがって、センサ電極３０５_Ａと３０５_Ｂ間の電圧差（Ｖ_ＡＢ）は、電圧供給源Ｖ_Ｓと電圧源Ｖ_Ｃの間の電圧の差に対応しうる（例えば、Ｖ_ＡＢ＝Ｖ_Ｓ−Ｖ_Ｃ）。

電圧Ｖ_Ｓ及びＶ_Ｃのバイアスが、センサ電極３０５_Ａ及び３０５_Ｂに「伝えられる」電圧に直接影響を及ぼしうることに注意されたい（例えば、その結果が、ＡＦＥ３１０によって入力電流Ｉ_ＩＮとして受け取られる）。したがって、幾つかの実施形態では、電圧Ｖ_Ｓ及び／又はＶ_Ｃの少なくとも１つが、「プログラム可能」でよい（例えば、ＡＦＥ３１０のコントローラ又はプロセッサによって制御又は調整される）。例えば、電圧源Ｖ_Ｓが、一定供給電圧を提供してもよく、一方、電圧源Ｖ_Ｃが、ＡＦＥ３１０のコントローラ又はプロセッサによって制御又は調整されうる可変制御電圧を提供してもよい。幾つかの態様では、電圧Ｖ_Ｓ又はＶ_Ｃの１つは接地電位でよい。他の態様で、電圧Ｖ_Ｓ及びＶ_Ｃはそれぞれ、ＡＦＥ３１０のコントローラ又はプロセッサによって制御又は調整されうる。電流コンベア３１２が、限られたダイナミックレンジを有するので、電圧Ｖ_Ｃ及び／又はＶ_Ｓは、入力電流Ｉ_ＩＮが電流コンベア３１２のダイナミックレンジを超えないことを保証するように選択されうる。

容量性検出モードで動作するとき、時間で変化する電圧（交流電流（ＡＣ）電圧源によって提供されるような）が、センサ電極３０５_Ａ及び３０５_Ｂに印加されうる。例えば、時間で変化する電圧は、制御電圧Ｖ_Ｃの振幅を電源電圧Ｖ_Ｓに対して変化させることによって生成されうる。時間で変化する電圧は、電圧変化のレートに対応する周波数を有する、対応する時間で変化する入力電流Ｉ_ＩＮを生成する。入力電流Ｉ_ＩＮは、電流コンベア３１２の利得（Ａ）に基づいて電流コンベア３１２によって増幅される（又は、減衰される）。ＡＦＥ３１０が、容量性検出モードで動作しているので、Ｒ＿Ｄｅｔｅｃｔ信号がデアサートされ（例えば、Ｒ＿Ｄｅｔｅｃｔ＝０）、したがって、スイッチ３０２が開き、局部発振器信号は、ロジックゲート３０４によって混合器３１４に提供されうる。

混合器３１４は、増幅された入力電流Ａ・Ｉ_ＩＮを受け取り、受け取った入力電流Ａ・Ｉ_ＩＮを局部発振器信号を使用して復調する。ＡＤＣ３１６は、復調信号をビットのデジタルストリーム（例えば、交流入力電流Ａ・Ｉ_ＩＮの個別サンプル）に変換し、フィルタ３１８は、ビットをフィルタリングしてＡＦＥ３１０の出力におけるデジタルビットストリームの分解能を改善する。従って、入力電流Ｉ_ＩＮの量子化表現（例えば、ＡＦＥ３１０の出力での）は、センサ電極３０５_Ａ及び３０５_Ｂ（例えば、数１、ｉ_ＩＮが交流値である）のキャパシタンスＣを導出するために使用されうる。

抵抗測定モードで動作するとき、センサ電極３０５_Ａ及び３０５_Ｂに一定電圧（例えば、直流（ＤＣ）電圧源によって提供されるような）が印加されうる。例えば、一定電圧は、制御電圧Ｖ_Ｃを電源電圧Ｖ_Ｓに対して一定振幅で維持することによって生成されうる。一定電圧は、電流コンベア３１２の利得（Ａ）に基づいて電流コンベア３１２によって増幅される（又は、減衰される）一定入力電流Ｉ_ＩＮを生成する。ＡＦＥ３１０が、抵抗測定モードで動作しているので、Ｒ＿Ｄｅｔｅｃｔ信号がアサートされ（例えば、Ｒ＿Ｄｅｔｅｃｔ＝１）、したがって、スイッチ３０２が閉じられ、局部発振器信号は、ロジックゲート３０４によって抑制されうる。

スイッチ３０２が閉じると、増幅された入力電流Ａ・Ｉ_ＩＮが、混合器３１４をバイパスし（例えば、電流Ｉ_ＩＮが一定振幅を有するので望ましいことがある）、ＡＤＣ３１６に直接提供されうる。ＡＤＣ３１６は、増幅された入力電流をビットのデジタルストリーム（例えば、ＤＣ入力電流Ａ・Ｉ_ＩＮの個別サンプル）に変換し、フィルタ３１８は、ビットをフィルタリングしてＡＦＥ３１０の出力におけるデジタルビットストリームの分解能を改善する。従って、入力電流Ｉ_ＩＮの量子化表現（例えば、ＡＦＥ３１０の出力での）が、センサ電極３０５_Ａ及び３０５_Ｂの間の抵抗Ｒ_Ｃを導出するために使用されうる（例えば、数２、Ｉ_ＩＮが直流値である）。

幾つかの実施形態では、ＡＦＥ３１０の出力は、更に他の処理のために入力装置３００の１つ以上のプロセッサ（図１の処理システム１１０や図２の処理システム２２０など）に提供されうる。例えば、容量性検出モードで動作するとき、処理システムは、センサ電極３０５_Ａ及び３０５_ＢのキャパシタンスＣに基づいて検出領域内の入力オブジェクトの存在及び／又は位置を検出できる。他方、抵抗測定モードで動作するとき、処理システムは、センサ電極３０５_Ａ及び３０５_Ｂが、センサ電極３０５_Ａ及び３０５_Ｂ間の抵抗Ｒ_Ｃに基づいて互い実質的に短絡される（例えば、したがって、容量性検出実施態様には不適切）かどうかを決定できる。

幾つかの実施態様では、測定された抵抗Ｒ_Ｃに関する情報（及び／又は検出された電気的短絡）が、センサアレイの製造者に提供されうる（例えば、品質管理目的のため）。他の実施態様では、入力装置３００は、測定された抵抗Ｒ_Ｃ（及び／又は検出された電気的短絡）に関する情報を使用して、検出回路の１つ以上の構成要素を動的に調整できる。例えば、入力装置３００は、入力電流Ｉ_ＩＮが電流コンベア３１２のダイナミックレンジを超えないように、測定された抵抗Ｒ_Ｃに基づいて電圧Ｖ_Ｃ及び／又はＶ_Ｓを調整できる。センサ電極３０５_Ａ及び３０５_Ｂが互い短絡された（例えば、Ｒ_Ｃ＜１０ｋΩ）ことを入力装置３００が判定した場合、入力装置３００は、容量性検出動作のためにセンサ電極３０５_Ａ及び３０５_Ｂの使用を回避できる（例えば、ＡＦＥ３１０を無効にすることによって）。

測定された抵抗Ｒ_Ｃの精度に影響を及ぼす電圧及び／又は電流オフセットがＡＦＥ３１０内にありうることに注意されたい。したがって、幾つかの態様では、ＡＦＥ３１０は、「ベースライン」抵抗測定を取得するために、（例えば、スイッチ又はマルチプレクサによって。単純にするために示されない）センサ電極３０５_Ａ及び３０５_Ｂから切り離されうる。次に、このベースライン抵抗は、Ｒ_Ｃ（例えば、ＡＦＥ３１０がセンサ電極３０５_Ａ及び３０５_Ｂに結合されたとき）の後の全ての測定値から減算されて、センサ電極３０５_Ａと３０５_Ｂ間の実際の抵抗のより高精度な測定値が決定されうる。幾つかの実施態様では、測定された抵抗Ｒ_Ｃは、入力装置３００の寄生オンチップ抵抗の基準も含みうる。したがって、幾つかの態様では、入力装置３００は、測定された抵抗Ｒ_Ｃからのこの寄生抵抗をフィルタリングできる。

また、ＡＦＥ３１０によって検出可能な抵抗Ｒ_Ｃの範囲が、電流コンベア３１２の設定（オペアンプの利得Ａなど）及び／又はＡＤＣ３１６の設定（増幅された入力電流Ａ・Ｉ_ＩＮをサンプリングするために使用される基準電流など）によって限定されうることに注意されたい。したがって、幾つかの実施形態では、入力装置３００は、電流コンベア３１２の利得Ａ及び／又はＡＤＣ３１６の基準電流を調整することによって、ＡＦＥ３１０によって検出可能な抵抗Ｒ_Ｃの範囲を大きくしうる。

本開示の態様は、入力装置の任意の導体要素間の抵抗を測定するために使用されてもよく、容量性センサ電極に限定されない。例えば、幾つかの実施形態では、センサ電極３０５_Ａ及び３０５_Ｂは、入力装置３００（例えば、ひずみゲージ、圧電抵抗センサ、圧電センサなど）に加えられるひずみ又は他の力を測定するために使用されうる。より具体的には、センサ電極３０５_Ａ及び３０５_Ｂの抵抗は、所定の時間における入力装置３００上のひずみの大きさと関連しうる。幾つかの態様では、入力装置３００上の過度のひずみが望ましくないことがある（例えば、入力装置３００の性能及び／又は信頼性を低下させうるので）。他の幾つかの態様では、入力装置３００上のひずみは、ユーザ入力に対応しうる（例えば、入力装置３００の検出領域に接するオブジェクトによって加えられる力又は圧力の大きさを示す）。したがって、幾つかの実施形態では、ＡＦＥ３１０によって測定された抵抗は、入力装置３００の他の特性及び／又は入力を検出するために使用されうる。

図４は、幾つかの実施形態による容量性検出及び抵抗測定機能を有する入力装置４００のブロック図を示す。入力装置４００は、図１〜図３の入力装置１００、２００又は３００のいずれかの例示的実施形態でよい。幾つかの実施形態では、入力装置４００は、センサインタフェース４１０、プロセッサ４２０及びメモリ４３０を含みうる。

センサインタフェース４１０は、複数のセンサ電極（図１の検出要素１２１、図２のセンサ電極２０５、又は図３のセンサ電極３０５など）に結合されうる。より具体的には、センサインタフェース４１０は、容量性検出モード又は抵抗測定モードで動作するときにセンサ電極と通信するために使用されうる。例えば、センサインタフェース４１０は、（例えば、１対のセンサ電極の）第１のセンサ電極に信号を送信し、（例えば、１対のセンサ電極の）第２のセンサ電極から結果信号を受信できる。容量性検出モードで動作するとき、第１のセンサ電極は、トランスミッタ電極でよく、第２のセンサ電極は、レシーバ電極でよい。

メモリ４３０は、非一時的コンピュータ可読媒体（例えば、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、ハードディスクなどの１つ以上の不揮発性メモリ要素）を含み、非一時的コンピュータ可読媒体が、少なくとも以下のソフトウェア（ＳＷ）モジュール、
●入力装置４００の動作モードに少なくとも部分的に基づいて１対のセンサ電極間の入力電流を生成する電極測定ＳＷモジュール４３２であって、
○容量性検出モードで動作するときに入力電流に基づいて１対のセンサ電極間のキャパシタンスを測定する容量性検出サブモジュール４３３と、
○抵抗測定モードで動作するときに入力電流に基づいて１対のセンサ電極間の抵抗を測定する抵抗測定サブモジュール４３４とを含む電極制御ＳＷモジュール４３２と、
●入力装置４００の動作モードに少なくとも部分的に基づいて入力電流と関連した情報を決定する信号分析ＳＷモジュール４３６であって、
○（例えば、容量性検出モードで動作するときに）測定されたキャパシタンスに少なくとも部分的に基づいて入力装置４００の検出領域内のユーザ入力を検出する入力検出サブモジュール４３７と、
○（例えば、抵抗測定モードで動作するときに）測定された抵抗に少なくとも部分的に基づいて１対のセンサ電極間の電気的短絡を検出する短絡検出サブモジュール４３８と、
○（例えば、抵抗測定モードで動作するときに）測定された抵抗に少なくとも部分的に基づいて入力装置上のひずみの大きさを決定するひずみ測定サブモジュール４３９とを含む信号分析ＳＷモジュール４３６とを記憶できる。
各ソフトウェアモジュールは、プロセッサ４２０によって実行されたときに、入力装置４００に対応する機能を実行させる命令を含む。したがって、メモリ４３０の非一時的コンピュータ可読媒体は、図５に関して後述される動作の全て又は一部分を実行するための命令を含む。

プロセッサ４２０は、入力装置４００（例えば、メモリ４３０内）に記憶された１つ以上のソフトウェアプログラムのスクリプト又は命令を実行できる任意の適切な１つ以上のプロセッサでよい。例えば、プロセッサ４２０は、電極測定ＳＷモジュール４３２を実行して、入力装置４００の動作モードに少なくとも部分的に基づいて１対のセンサ電極間の入力電流を生成できる。電極測定ＳＷモジュール４３２を実行する際、プロセッサ４２０は、更に、容量性検出サブモジュール４３３又は抵抗測定サブモジュール４３４を実行できる。例えば、プロセッサ４２０は、容量性検出モードで動作するときに、容量性検出サブモジュール４３３を実行して、入力電流に基づいて１対のセンサ電極間のキャパシタンスを測定できる。更に、プロセッサ４２０は、抵抗測定モードで動作するときに、抵抗測定サブモジュール４３４を実行して、入力電流に基づいて１対のセンサ電極間の抵抗を測定できる。

プロセッサ４２０は、また、信号分析ＳＷモジュール４３６を実行して、入力装置４００の動作モードに少なくとも部分的に基づいて入力電流と関連付けられた情報を決定できる。信号分析ＳＷモジュール４３６を実行する際、プロセッサ４２０は、更に、入力検出サブモジュール４３７、短絡検出サブモジュール４３８又はひずみ測定サブモジュール４３９を実行できる。例えば、プロセッサ４２０は、入力検出サブモジュール４３７を実行して、測定されたキャパシタンスに少なくとも部分的に基づいて入力装置４００の検出領域内のユーザ入力を検出できる（例えば、容量性検出モードで動作するとき）。プロセッサ４２０は、短絡検出サブモジュール４３８を実行して、測定された抵抗に少なくとも部分的に基づいて１対のセンサ電極間の電気的短絡を検出できる（例えば、抵抗測定モードで動作するときに）。更に、プロセッサ４２０は、ひずみ測定サブモジュール４３９を実行して、測定された抵抗に少なくとも部分的に基づいて入力装置上のひずみの大きさを決定できる（例えば、抵抗測定モードで動作するとき）。

図５は、幾つかの実施形態による、容量性検出及び抵抗測定機能を有する入力装置を動作させるための例示的な動作５００を表す説明的なフローチャートを示す。例えば図２を参照すると、動作５００は、処理システム２２０によって２つ以上センサ電極間のキャパシタンス及び／又は抵抗を選択的に測定するために実行されうる。

処理システム２２０は、対応する入力装置（５１０）の動作モードを示す制御信号を受け取りうる。幾つかの実施形態では、入力装置は、容量性検出モード又は抵抗測定モードで設定可能でよい。したがって、制御信号は、容量性検出モード又は抵抗測定モードのいずれかの選択を示しうる。幾つかの態様では、入力装置の動作モードは、ユーザ選択可能でよい。幾つかの他の態様では、入力装置の動作モードは、１つ以上のプロセッサ及び／又は入力装置上（又は、その外部）で実行するアプリケーションによって選択されうる。

処理システムは、受け取った制御信号に基づいて、入力装置が抵抗測定モード（５２０）で動作するように構成されているかどうかを決定できる。例えば、幾つかの態様では、制御信号は、図３のＲ＿Ｄｅｔｅｃｔ信号に対応できる。したがって、デアサートされたとき、制御信号は、入力装置が容量性検出モードで動作することを示しうる。他方、アサートされたとき、制御信号は、入力装置が抵抗測定モードで動作することを示しうる。

入力装置が抵抗測定モードで動作するように構成されていないことを制御信号が示すとき（５２０で判定されたように）、処理システム２２０は、入力装置の１対のセンサ電極間の第１の電流を測定できる（５３０）。幾つかの実施形態では、処理システム２２０（又は、入力装置２００）が、容量性検出モードで動作するとき、容量性検出モジュール２２２は、１対のセンサ電極間の時間で変化する電圧を駆動して交流電流（ＡＣ）を生成できる。例えば、図３のＡＦＥ３１０を参照すると、時間で変化する電圧は、制御電圧Ｖ_Ｃの振幅を電源電圧Ｖ_Ｓに対して変化させることによって生成されうる。

次に、処理システム２２０は、測定された第１の電流に基づいて１対のセンサ電極のキャパシタンスを決定できる（５４０）。例えばＡＦＥ３１０を参照すると、容量性検出モードで動作するとき、入力信号は、電流コンベア３１２によって増幅され（又は、減衰され）、次に混合器３１４によって復調される。ＡＤＣ３１６は、復調信号をビットのデジタルストリームに変換し、フィルタ３１８は、ビットをフィルタリングしてＡＦＥ３１０の出力におけるデジタルビットストリームの分解能を改善する。次に、容量性検出モジュール２２２は、入力信号の量子化表現に基づいて１対のセンサ電極のキャパシタンス（Ｃ）を決定できる（例えば、数３）幾つかの態様では、容量性検出モジュール２２２は、更に、測定されたキャパシタンスに少なくとも部分的に基づいて入力装置２００の検出領域内のユーザ入力を検出できる。

入力装置が抵抗測定モードで動作するように構成されていることを制御信号が示すとき（５２０で判定されたとき）、処理システム２２０は、１対のセンサ電極間の第２の電流を測定できる（５５０）。幾つかの実施形態では、処理システム２２０（又は、入力装置２００）が、抵抗測定モードで動作しているとき、抵抗測定モジュール２２４は、１対のセンサ電極間の一定電圧を駆動して直流電流（ＤＣ）を生成できる。例えば、ＡＦＥ３１０に関して、制御電圧Ｖ_Ｃを電源電圧Ｖ_Ｓに対して一定振幅で維持することによって、一定電圧が生成されうる。

次に、処理システム２２０は、測定された第２の電流に基づいて１対のセンサ電極の抵抗を決定できる（５６０）。例えばＡＦＥ３１０に関して、抵抗測定モードで動作しているとき、入力信号が、電流コンベア３１２によって増幅され（又は減衰され）、次にＡＤＣ３１６に直接提供されうる（例えば、混合器３１４をバイパスすることによって）。ＡＤＣ３１６は、増幅された入力電流をビットのデジタルストリームに変換し、フィルタ３１８は、ビットをフィルタリングしてＡＦＥ３１０の出力でのデジタルビットストリームの分解能を改善する。次に、抵抗測定モジュール２２４は、入力信号の量子化表現（例えば、数４）に基づいて１対のセンサ電極間の抵抗（Ｒ_Ｃ）を決定できる。幾つかの態様では、抵抗測定モジュール２２４は、更に、測定された抵抗に少なくとも部分的に基づいて１対のセンサ電極間の電気的短絡を検出できる。幾つかの他の態様では、抵抗測定モジュール２２４は、また、測定された抵抗に基づいて入力装置２００の他の特性及び／又は入力（入力装置２００上のひずみの大きさなど）を検出できる。

当業者は、情報及び信号が、様々な異なる技術及び技法のいずれを使用しても表されうることを理解するであろう。例えば、以上の説明の全体にわたって参照されうるデータ、命令、コマンド、情報、信号、ビット、記号及びチップは、電圧、電流、電磁波、磁場若しくは粒子、光場若しくは粒子、又はこれらの任意の組み合わせによって表されうる。

更に、当業者は、本明細書で開示された態様に関連して述べられた様々な説明的な論理ブロック、モジュール、回路、及びアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア又はこの両方の組み合わせとして実現されうることを理解するであろう。ハードウェアとソフトウェアのこの互換性を明確に示すために、以上では、様々な説明的な構成要素、ブロック、モジュール、回路及びステップが、その機能に関して概略的に示された。そのような機能が、ハードウェアとして実現されるかソフトウェアとして実現されるかは、システム全体に課される特定の応用例及び設計制約に依存する。当業者は、前述の機能を特定の応用例ごとに様々な方法で実現できるが、そのような実施態様決定は、開示の範囲から逸脱すると解釈されるべきでない。

本明細書に開示された態様に関して述べられた方法、シーケンス又はアルゴリズムは、ハードウェアで直接実施され、プロセッサによって実行されるソフトウェアモジュールで実施され、又は２つの組み合わせで実施されうる。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、又は当該技術分野で知られた任意の他の形態の記憶媒体に常駐できる。典型的な記憶媒体は、プロセッサに結合され、それにより、プロセッサは、記憶媒体から情報を読み取り情報を記憶媒体に書き込むことができる。代替で、記憶媒体は、プロセッサに一体でもよい。

以上の明細で、実施形態はその特定例に関して述べられた。しかしながら、添付の特許請求の範囲に記載されたような開示のより広い範囲から逸脱することなく、様々な修正及び変更を行えることは明らかである。したがって、明細書と図面は、限定的な意味ではなく説明的な意味と見なされるべきである

２００ 入力装置
２２０ 処理システム
２２２ 容量性検出モジュール
２２４ 抵抗測定モジュール
２２６ 表示モジュール

Claims (20)

1. 入力装置であって、
   前記入力装置の検出領域内に配置された複数のセンサ電極と、
   前記センサ電極の少なくとも１対に結合され、少なくとも第１モード又は第２モードで動作するように構成された処理システムと、を備え、
   前記第１モードで動作するときに、前記処理システムが、
   前記１対のセンサ電極間の第１の電流を測定し、
   前記測定された第１の電流に基づいて前記１対のセンサ電極のキャパシタンスを決定するように構成され、
   前記第２モードで動作するときに、前記処理システムが、
   前記１対のセンサ電極間の第２の電流を測定し、
   前記測定された第２の電流に基づいて前記１対のセンサ電極の抵抗を決定するように構成された、入力装置。
2. 前記第１モードで動作するとき、前記処理システムが、更に、
   前記決定されたキャパシタンスに少なくとも部分的に基づいて前記検出領域内のユーザ入力を検出する、請求項１に記載の入力装置。
3. 前記第２モードで動作するとき、前記処理システムが、更に、
   前記決定された抵抗に少なくとも部分的に基づいて前記１対のセンサ電極間の電気的短絡を検出するように構成された、請求項１に記載の入力装置。
4. 前記第２モードで動作するとき、前記処理システムが、更に、
   前記決定された抵抗に少なくとも部分的に基づいて前記入力装置上のひずみの大きさを決定するように構成された、請求項１に記載の入力装置。
5. 前記処理システムが、更に、
   前記１対のセンサ電極間の時間で変化する電圧を駆動して前記第１の電流を生成し、
   前記１対のセンサ電極間の一定電圧を駆動して前記第２の電流を生成するように構成された、請求項１に記載の入力装置。
6. 前記処理システムが、更に、
   前記１対のセンサ電極から入力電流を受け取り増幅するように構成された増幅器と、
   前記増幅された入力電流をデジタルビットストリームに変換するように構成されたアナログデジタル変換器（ＡＤＣ）であって、前記ビットストリームが前記入力電流の量子化表現であるアナログデジタル変換器（ＡＤＣ）と、
   前記処理システムの動作モードに少なくとも部分的に基づいて前記増幅器と前記ＡＤＣの間で切り替え可能に結合された混合器とを含む、請求項１に記載の入力装置。
7. 前記混合器は、前記処理システムが前記第１モードで動作するときに前記増幅された入力電流を復調するように構成された、請求項６の記載の入力装置。
8. 前記増幅された入力電流は、前記処理システムが第２モードで動作するときに前記混合器をバイパスすることによって前記ＡＤＣに直接提供される、請求項６に記載の入力装置。
9. 入力装置を動作させる方法であって、
   前記入力装置の動作モードを示す制御信号を受け取るステップであって、前記入力装置が少なくとも第１モード又は第２モードで設定可能であるステップと、
   前記制御信号が動作の前記第１モードを示すときに、前記入力装置の検出領域内に配置された１対のセンサ電極のキャパシタンスを決定するステップであって、前記キャパシタンスが、
   前記１対のセンサ電極間の第１の電流を測定し、
   前記測定された第１の電流に基づいて前記１対のセンサ電極の前記キャパシタンスを決定することによって決定されるステップと、
   前記制御信号が動作の前記第２モードを示すときに前記１対のセンサ電極の抵抗を決定するステップであって、前記抵抗が、
   前記１対のセンサ電極間の第２の電流を測定し、
   前記測定された第２の電流に基づいて前記１対のセンサ電極の抵抗を決定することによって決定されるステップとを含む方法。
10. 前記制御信号が動作の前記第１モードを示すときに、前記決定されたキャパシタンスに少なくとも部分的に基づいて前記検出領域のユーザ入力を検出するステップを更に含む、請求項９に記載の方法。
11. 前記制御信号が動作の前記第２モードを示すときに、前記決定された抵抗に少なくとも部分的に基づいて前記１対のセンサ電極間の電気的短絡を検出するステップを更に含む、請求項９に記載の方法。
12. 前記制御信号が動作の前記第２モードを示すときに、前記決定された抵抗に少なくとも部分的に基づいて前記入力装置上のひずみの大きさを決定するステップを更に含む、請求項９に記載の方法。
13. 前記１対のセンサ電極間の時間で変化する電圧を駆動して前記第１の電流を生成するステップと、
    前記１対のセンサ電極間の一定電圧を駆動して前記第２の電流を生成するステップと、を更に含む、請求項９に記載の方法。
14. 前記１対のセンサ電極から入力電流を受け取るステップと、
    前記受け取った入力電流を増幅するステップと、
    前記増幅された入力電流をデジタルビットストリームに変換するステップであって、前記ビットストリームが前記入力電流の量子化表現であるステップと、
    前記増幅された入力電流を前記デジタルビットストリームに変換する前に、前記制御信号に少なくとも部分的に基づいて、前記増幅された入力電流を選択的に復調するステップとを含む、請求項９に記載の方法。
15. 前記選択的に復調するステップが、
    前記制御信号が動作の前記第１モードを示すときに、前記増幅された入力電流を復調するステップを含む、請求項１４に記載の方法。
16. 前記選択的に復調するステップが、
    前記制御信号が動作の前記第２モードを示すときに、前記増幅された入力電流を復調することなく、前記増幅された入力電流を前記デジタルビットストリームに直接変換するステップを含む、請求項１４に記載の方法。
17. 少なくとも第１モード又は第２モードの動作モードで動作可能な入力装置のためのアナログフロントエンド（ＡＦＥ）であって、
    １対のセンサ電極から受け取った入力電流を増幅するように構成された増幅器と、
    前記入力装置の前記動作モードに少なくとも部分的に基づいて、前記増幅された入力電流を選択的に復調するように構成された復調器と、
    前記増幅された入力電流を、
    前記入力装置が前記第１モードで動作するように構成されたときに、前記１対のセンサ電極のキャパシタンスを示す交流電流（ＡＣ）値と、
    前記入力装置が前記第２モードで動作するように構成されたときに、前記１対のセンサ電極の抵抗を示す直流電流（ＤＣ）値とに変換するように構成されたアナログデジタル変換器（ＡＤＣ）と、を含むアナログフロントエンド（ＡＦＥ）。
18. 前記復調器が、前記入力装置の前記動作モードに少なくとも部分的に基づいて前記増幅器と前記ＡＤＣの間に切り替え可能に結合された混合器を含む、請求項１７に記載のＡＦＥ。
19. 前記混合器は、前記入力装置が前記第１モードで動作するように構成されたときに、前記増幅された入力電流を復調するように構成された、請求項１８に記載のＡＦＥ。
20. 前記増幅された入力電流は、前記入力装置が前記第２モードで動作するように構成されたときに、前記混合器をバイパスして前記ＡＤＣに直接提供される、請求項１８に記載のＡＦＥ。

Images