JP2019054616A - Power factor improvement circuit and charger - Google Patents
Power factor improvement circuit and charger Download PDFInfo
- Publication number
- JP2019054616A JP2019054616A JP2017176574A JP2017176574A JP2019054616A JP 2019054616 A JP2019054616 A JP 2019054616A JP 2017176574 A JP2017176574 A JP 2017176574A JP 2017176574 A JP2017176574 A JP 2017176574A JP 2019054616 A JP2019054616 A JP 2019054616A
- Authority
- JP
- Japan
- Prior art keywords
- current
- target current
- power factor
- input
- iacref
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
力率改善回路に関する。 The present invention relates to a power factor correction circuit.
一般に、交流電圧を直流電圧に変換するコンバータには、電流波形を電圧波形と相似且つ同位相となるように入力電流の制御を行うことで出力電圧を安定化させ、力率を改善する力率改善回路が使用される。 Generally, converters that convert AC voltage to DC voltage control the input current so that the current waveform is similar to and in phase with the voltage waveform, thereby stabilizing the output voltage and improving the power factor. An improvement circuit is used.
一方、入力電流は、出力電流の大きさの変動に際し、常にインダクタに電流が流れる連続モードと、インダクタに電流が流れない期間を有する不連続モードとの間で遷移し得る。例えば、入力電圧の半周期内で、連続モードと不連続モードとの切り替わりが起こると、ピーク電流制御を実行していた場合、不連続モード時に電圧波形と相似、同位相とならず、総合力率や基本波力率が規格を満たせないという問題が生じる。 On the other hand, when the magnitude of the output current varies, the input current can transition between a continuous mode in which a current always flows through the inductor and a discontinuous mode having a period in which no current flows through the inductor. For example, when switching between continuous mode and discontinuous mode occurs within a half cycle of the input voltage, if peak current control is executed, the voltage waveform is similar to the discontinuous mode and does not have the same phase, but the total power The problem arises that the rate and fundamental wave power factor cannot meet the standard.
特許文献１では、連続モードか不連続モードかの判定に基づき、モードに応じて入力電流の制御を変更する技術が記載されている。より詳しくは、連続モードの際には入力電流の平均値に基づいた制御を実行し、不連続モードの際には入力電流のピーク値に基づいた制御を実行する。 Patent Document 1 describes a technique for changing the control of the input current according to the mode based on the determination of the continuous mode or the discontinuous mode. More specifically, the control based on the average value of the input current is executed in the continuous mode, and the control based on the peak value of the input current is executed in the discontinuous mode.
本発明では、入力電流のモードに依らず、即ち入力電流のモードに応じて制御を変更せずとも、電流波形を電圧波形に対して相似且つ同位相とすることができる力率改善回路を提供することを目的とする。 The present invention provides a power factor correction circuit capable of making the current waveform similar and in phase with the voltage waveform without depending on the input current mode, that is, without changing the control according to the input current mode. The purpose is to do.
本発明の一態様の力率改善回路は、交流電源から入力される入力電流を検出する電流検出器と、目標電流を算出し、前記目標電流を補正した補正後目標電流に基づいたピーク電流制御を実行するピーク電流制御部と、を備え、前記ピーク電流制御部は、前記目標電流と前記入力電流の差分をとることで補正値を算出し、前記目標電流の次の半周期の整数倍の時間後に算出される前記目標電流を、前記補正値を用いて補正し、前記補正後目標電流を算出する目標電流補正制御を実行する。 A power factor correction circuit according to an aspect of the present invention includes a current detector that detects an input current input from an AC power supply, and a peak current control based on a corrected target current that calculates the target current and corrects the target current. A peak current control unit that executes a calculation of a correction value by taking a difference between the target current and the input current, and an integer multiple of the next half cycle of the target current The target current calculated after the time is corrected using the correction value, and target current correction control for calculating the corrected target current is executed.
本発明の力率改善回路によれば、入力電流のモードに依らず、電流波形を電圧波形に対して相似且つ同位相とすることができる According to the power factor correction circuit of the present invention, the current waveform can be similar to and in phase with the voltage waveform regardless of the mode of the input current.
以下、本発明の第１の実施形態における力率改善回路１０について説明する。図１は、力率改善回路１０の構成を示している。力率改善回路１０は、回路部１と、電流の制御を実行するピーク電流制御部２０とを構成として含む。 Hereinafter, the power factor correction circuit 10 according to the first embodiment of the present invention will be described. FIG. 1 shows the configuration of the power factor correction circuit 10. The power factor correction circuit 10 includes a circuit unit 1 and a peak current control unit 20 that controls current.
回路部１は、交流電源２、インダクタL1、L2、ダイオードD1、D2、D3、D4、スイッチング素子S1、S2、キャパシタCVH、電圧検出器VM1、VM2、電流検出器AM1、駆動装置DRVを含む。尚、スイッチング素子S1、S2はMOSFET（metal-oxide-semiconductor field-effect transistor）である例を示しており、ダイオードD3、D4は、それぞれスイッチング素子S1、S2のボディダイオードである。 The circuit unit 1 includes an AC power supply 2, inductors L1, L2, diodes D1, D2, D3, D4, switching elements S1, S2, capacitor C VH , voltage detectors VM1, VM2, current detector AM1, and drive device DRV. . The switching elements S1 and S2 are MOSFETs (metal-oxide-semiconductor field-effect transistors), and the diodes D3 and D4 are body diodes of the switching elements S1 and S2, respectively.
また、負荷抵抗Ｒは、出力機器の抵抗を示す。本実施形態では、出力機器は車載の充電器であるものとするが、接続される出力機器はこれに限定されない。
交流電源２の端子の一方にインダクタL1の一端が接続され、インダクタL1の他端にダイオードD1のアノードとスイッチング素子S1のドレインが接続されている。また交流電源２の端子の他方にインダクタL2の一端が接続され、インダクタL2の他端にダイオードD2のアノードとスイッチング素子S2のドレインが接続されている。ダイオードD1,D2のカソードはキャパシタCVHの一方と負荷抵抗Ｒの一方に接続され、スイッチング素子S1,S2のソースはキャパシタCVHの他方と負荷抵抗Ｒの他方に接続されている。
A load resistance R indicates the resistance of the output device. In the present embodiment, the output device is an in-vehicle charger, but the output device to be connected is not limited to this.
One end of the inductor L1 is connected to one of the terminals of the AC power supply 2, and the anode of the diode D1 and the drain of the switching element S1 are connected to the other end of the inductor L1. One end of the inductor L2 is connected to the other terminal of the AC power supply 2, and the anode of the diode D2 and the drain of the switching element S2 are connected to the other end of the inductor L2. The cathode of the diode D1, D2 is connected to one of the one and the load resistor R of the capacitor C VH, the source of the switching element S1, S2 is connected to the other of the other and the load resistor R of the capacitor C VH.
電圧検出器VM1は、交流電源２の入力電圧Vacを検出する。電流検出器AM1は、交流電源２から入力される入力電流Iacを検出する。電圧検出器VM2は、負荷抵抗Rの出力電圧Vvhを検出する。また、検出された入力電圧Vac、出力電圧Vvh、入力電流Iacは、それぞれA/D変換器を介してデジタル信号に変換された後、ピーク電流制御部２０へ送信される。 The voltage detector VM1 detects the input voltage Vac of the AC power supply 2. The current detector AM1 detects an input current Iac input from the AC power supply 2. The voltage detector VM2 detects the output voltage Vvh of the load resistor R. Further, the detected input voltage Vac, output voltage Vvh, and input current Iac are each converted into a digital signal via an A / D converter, and then transmitted to the peak current control unit 20.
駆動装置DRVは、ピーク電流制御部２０からの制御信号に基づき、スイッチング素子S1、S2のON,OFFを駆動制御する。尚、ピーク電流制御部２０による具体的な制御については後述する。 The driving device DRV drives and controls the switching elements S1 and S2 based on the control signal from the peak current control unit 20. Specific control by the peak current control unit 20 will be described later.
次に、力率改善回路１０の回路部１の基本動作について、図２−５を用いて説明する。図１の交流電源２の上側を正側と仮定したとき、図２及び３は正極性半波動作を示す図であり、図４及び５は負極性半波動作を示す図である。尚、各図中のダイオードについては、アノードからカソードへ向かう向きを正方向とし、各図中のスイッチング素子については、ドレインからソースへ向かう向きを正方向とする。 Next, the basic operation of the circuit unit 1 of the power factor correction circuit 10 will be described with reference to FIG. Assuming that the upper side of the AC power supply 2 in FIG. 1 is the positive side, FIGS. 2 and 3 are diagrams showing positive half-wave operation, and FIGS. 4 and 5 are diagrams showing negative half-wave operation. For the diode in each figure, the direction from the anode to the cathode is the positive direction, and for the switching element in each figure, the direction from the drain to the source is the positive direction.
交流電源２の正側の電圧極性が正であるときには、ピーク電流制御部２０の制御周期に基づき、駆動装置DRVによりスイッチング素子S1のON,OFFが切り替えられる。また、スイッチング素子S2は、常にOFFとされるように制御を受ける。 When the voltage polarity on the positive side of the AC power supply 2 is positive, the driving device DRV switches ON / OFF of the switching element S1 based on the control period of the peak current control unit 20. Further, the switching element S2 is controlled so as to be always OFF.
図２に示されるように、スイッチング素子S1がONである状態では、入力電流は、インダクタL1、スイッチング素子S1、ダイオードD4、インダクタL2を介して交流電源２へ戻る。また、図３に示されるように、スイッチング素子S1がOFFである状態では、入力電流は、インダクタL1、ダイオードD1、キャパシタCVH、ダイオードD4、インダクタL2を介して交流電源２へ戻る。 As shown in FIG. 2, in a state where the switching element S1 is ON, the input current returns to the AC power supply 2 via the inductor L1, the switching element S1, the diode D4, and the inductor L2. As shown in FIG. 3, in the state where the switching element S1 is OFF, the input current returns to the AC power supply 2 via the inductor L1, the diode D1, the capacitor C VH , the diode D4, and the inductor L2.
交流電源２の正側の電圧極性が負であるときには、ピーク電流制御部２０の制御周期に基づき、駆動装置DRVによりスイッチング素子S2のON,OFFが切り替えられる。また、スイッチング素子S1は、常にOFFとされるように制御を受ける。 When the voltage polarity on the positive side of the AC power supply 2 is negative, the driving device DRV switches ON / OFF of the switching element S2 based on the control period of the peak current control unit 20. Further, the switching element S1 is controlled so as to be always OFF.
図４に示されるように、スイッチング素子S2がONである状態では、入力電流は、インダクタL2、スイッチング素子S2、ダイオードD3、インダクタL1を介して交流電源２へ戻る。また、図５に示されるように、スイッチング素子S2がOFFである状態では、入力電流は、インダクタL2、ダイオードD2、キャパシタCVH、ダイオードD3、インダクタL1を介して交流電源２へ戻る。 As shown in FIG. 4, when the switching element S2 is ON, the input current returns to the AC power supply 2 via the inductor L2, the switching element S2, the diode D3, and the inductor L1. As shown in FIG. 5, when the switching element S2 is OFF, the input current returns to the AC power supply 2 via the inductor L2, the diode D2, the capacitor C VH , the diode D3, and the inductor L1.
ピーク電流制御部２０は、駆動装置DRVによる上記のスイッチング素子S1、S2のON,OFFを切り替えるタイミングを制御するものであり、入力電流が、ピーク電流制御部２０が生成する波形に相似且つ同位相となるようにピーク電流制御を実行する回路または装置である。即ちピーク電流制御部２０は、入力電流の昇圧制御を行うことで、回路部１における力率を改善する。以下、ピーク電流制御部２０が有する機能及び実行する制御について詳細に説明する。 The peak current control unit 20 controls the switching timing of the switching elements S1 and S2 by the driving device DRV, and the input current is similar to and in phase with the waveform generated by the peak current control unit 20. It is a circuit or a device that executes peak current control so that That is, the peak current control unit 20 improves the power factor in the circuit unit 1 by performing step-up control of the input current. Hereinafter, the function of the peak current control unit 20 and the control to be executed will be described in detail.
図１に戻る。ピーク電流制御部２０は、機能構成群として目標電流生成部１１、電圧補償部１２、補正量バッファ１３、目標電流補正部１４、制御信号生成部１５を有している。 Returning to FIG. The peak current control unit 20 includes a target current generation unit 11, a voltage compensation unit 12, a correction amount buffer 13, a target current correction unit 14, and a control signal generation unit 15 as functional configuration groups.
目標電流生成部１１は、検出した入力電圧Vac、出力電圧Vvhを用いて目標電流IacREFを生成する。具体的には、入力電圧Vacの波形（周期）と、出力電圧Vvhの値に基づいて得られるVcを用いて、目標電流の波形であるVc sinωtを生成する。ここで、ωは角振動数であり、ｔは時刻である。VcはVvhの値と０ボルトを境に対称な値である。尚、Vcを得る過程で、電圧補償部１２が出力電圧Vvhの電圧降下を補償するとよい。また、電圧検出器VM1で検出した入力電圧Vvhの波形のピークの時刻（tpeak）において振幅Vcをもつように目標電流IacREFの波形が生成される。 The target current generator 11 generates a target current IacREF using the detected input voltage Vac and output voltage Vvh. Specifically, the target current waveform Vc sinωt is generated using the waveform (cycle) of the input voltage Vac and Vc obtained based on the value of the output voltage Vvh. Here, ω is the angular frequency and t is the time. Vc is a value symmetric with respect to the value of Vvh and 0 volts. In the process of obtaining Vc, the voltage compensator 12 may compensate for the voltage drop of the output voltage Vvh. In addition, the waveform of the target current IacREF is generated so as to have the amplitude Vc at the peak time (t peak ) of the waveform of the input voltage Vvh detected by the voltage detector VM1.
目標電流補正部１４は、目標電流生成部１１で生成した目標電流IacREFと入力電流の平均値である入力電流Iacmとの差分をとることで補正値Iac_hを算出する。具体的には、目標電流補正部１４はその制御周期毎に目標電流IacREFと入力電流Iacmとの差分をとり、補正値Iac_hを算出する。尚、入力電流の平均値とは、入力電流Iacのリップルの平均値をサンプリングした波形を示す。入力電流Iacを平均値化する処理は、入力電流Iacの検出後に不図示のLPFフィルタにより行われるものとする。 The target current correction unit 14 calculates the correction value Iac_h by taking the difference between the target current IacREF generated by the target current generation unit 11 and the input current Iacm that is an average value of the input current. Specifically, the target current correction unit 14 calculates the correction value Iac_h by taking the difference between the target current IacREF and the input current Iacm for each control cycle. The average value of the input current is a waveform obtained by sampling the average value of the ripple of the input current Iac. It is assumed that the process of averaging the input current Iac is performed by an LPF filter (not shown) after the input current Iac is detected.
補正量バッファ１３は、目標電流補正部１４により算出された補正値Iac_hを、算出された制御周期毎にわけて格納する。
目標電流補正部１４は、次の半周期の整数倍の時間後に算出される目標電流IacREFを、補正値Iac_hを用いて補正することで補正後目標電流IacREF’を算出する。具体的には、目標電流補正部１４は、次の半周期の整数倍の時間後に算出される目標電流IacREFに補正値Iac_hを足し合わせることで補正後目標電流IacREF’を算出する。一例では、目標電流IacREFと入力電流Iacmとの差分をとった時刻（時刻t1とする）から一周期後の時刻（時刻t1+nT/2でありここでは整数n = 2,またTは周期を示す）の目標電流IacREFに対して時刻t1で算出された補正値Iac_hを足し合わせる。整数ｎは任意の値に調整される。このように目標電流補正部１４における補正値を算出し、目標電流を補正する制御を目標電流補正制御とも表記する。
The correction amount buffer 13 stores the correction value Iac_h calculated by the target current correction unit 14 for each calculated control period.
The target current correction unit 14 calculates the corrected target current IacREF ′ by correcting the target current IacREF calculated after an integral multiple of the next half cycle using the correction value Iac_h. Specifically, the target current correction unit 14 calculates the corrected target current IacREF ′ by adding the correction value Iac_h to the target current IacREF calculated after an integral multiple of the next half cycle. In one example, the time (time t1 + nT / 2, where integer n = 2, and T is the period after the time when the difference between the target current IacREF and the input current Iacm is taken (time t1) The correction value Iac_h calculated at time t1 is added to the target current IacREF (shown). The integer n is adjusted to an arbitrary value. The control for calculating the correction value in the target current correction unit 14 and correcting the target current is also referred to as target current correction control.
制御信号生成部１５は、以上のように算出された補正後目標電流IacREF’に基づいた制御信号を駆動装置DRVに送信することで、補正後目標電流IacREF’に基づいたピーク電流制御を実行する。より詳しくは、最初に目標電流IacREFに基づいたピーク電流制御を実行し、次の半周期以降で補正後目標電流IacREF’を算出し、補正後目標電流IacREF’に基づいたピーク電流制御を実行する。 The control signal generation unit 15 performs peak current control based on the corrected target current IacREF ′ by transmitting a control signal based on the corrected target current IacREF ′ calculated as described above to the driving device DRV. . More specifically, the peak current control based on the target current IacREF is first executed, the corrected target current IacREF ′ is calculated after the next half cycle, and the peak current control based on the corrected target current IacREF ′ is executed. .
また、上記の目標電流補正制御を実行するに際し、例えば各補正値Iac_hに利得を乗算する等して、補正値を利得に基づいて小さくすることが制御の安定性を図るという意味で望ましい。詳しくは、検出される出力電圧Vvhの波形への影響を抑えることができる。補正値を小さくした場合、一度の補正（即ち目標電流と補正値との一度の足し合わせ）を行い補正後目標電流に基づいたピーク電流制御を実行する時点では目的の波形は得られないが、上述した目標電流補正制御を複数回行うことで入力電流を目的の波形とすることができる。尚、以降の説明では、利得に基づいて小さくした補正値を用いて目標電流補正部１４による目標電流を補正する制御が実行されるものとする。 In executing the target current correction control described above, it is desirable to reduce the correction value based on the gain, for example, by multiplying each correction value Iac_h by a gain in order to improve control stability. Specifically, the influence of the detected output voltage Vvh on the waveform can be suppressed. When the correction value is reduced, the target waveform cannot be obtained at the time when the correction is performed once (that is, the target current and the correction value are added once) and the peak current control based on the corrected target current is executed. By performing the target current correction control described above a plurality of times, the input current can be set to a target waveform. In the following description, it is assumed that control for correcting the target current by the target current correction unit 14 is executed using a correction value that is reduced based on the gain.
図６は、目標電流補正部１４における目標電流補正制御を実行し、補正後目標電流に基づいたピーク電流制御を行うことで変化する各波形の様子を示す。図６では、紙面右方向の軸が時間を、紙面上方向の軸が波形の大きさを示す。また図６の例では、半周期前に算出した補正値Iac_hを用いて補正後目標電流IacREF’を算出し、補正後目標電流IacREF’に基づいてピーク電流制御を実行している。（ａ）は、入力電流Iacm及び目標電流IacREFの波形を示している。（ｂ）は、補正値Iac_hの波形を示す。（ｃ）は、入力電流Iacmの絶対値及び補正後目標電流IacREF’の波形を示す。また、図６の例は、前述したとおり補正値を利得に基づいて小さくしているため、複数回目標電流補正制御を実行し、各波形が徐々に変わっていっている。 FIG. 6 shows the state of each waveform that changes by executing the target current correction control in the target current correction unit 14 and performing the peak current control based on the corrected target current. In FIG. 6, the axis on the right side of the page indicates time, and the axis on the top of the page indicates the magnitude of the waveform. In the example of FIG. 6, the corrected target current IacREF ′ is calculated using the correction value Iac_h calculated before the half cycle, and the peak current control is executed based on the corrected target current IacREF ′. (A) shows the waveforms of the input current Iacm and the target current IacREF. (B) shows the waveform of the correction value Iac_h. (C) shows the absolute value of the input current Iacm and the waveform of the corrected target current IacREF ′. In the example of FIG. 6, since the correction value is reduced based on the gain as described above, the target current correction control is executed a plurality of times, and each waveform gradually changes.
例えば最初の、補正値に基づき補正されない目標電流に基づいたピーク電流制御によって得られる入力電流の波形（不図示である）は、歪な状態となり得る。近い状況としては、図６の（ａ）の入力電流Iacmの左側の波形である。これは、入力電流が、出力電流の大きさの変動に際し、常にインダクタに電流が流れる連続モードと、インダクタに電流が流れない期間を有する不連続モードとの間で遷移し得ることが原因である。 For example, the waveform (not shown) of the input current obtained by the peak current control based on the target current that is not corrected based on the correction value can be distorted. The near situation is the waveform on the left side of the input current Iacm in FIG. This is because the input current can transition between a continuous mode in which current always flows in the inductor and a discontinuous mode in which the current does not flow in the inductor when the output current varies. .
不連続モードの際には、電流がインダクタに流れない期間が存在することで電流平均値が落ち込むため、電流ピーク値と電流平均値との関係が崩れ、SIN波形に基づきピーク電流制御を実行したとしても、十分に昇圧することができない。従って、波形全体が歪んで目標電流のSIN波形と相似形且つ同位相とならず、力率を十分に改善させることができないといった状況が起こる。 In the discontinuous mode, the current average value falls because there is a period during which current does not flow to the inductor, so the relationship between the current peak value and the current average value collapses, and peak current control was executed based on the SIN waveform. However, the voltage cannot be boosted sufficiently. Therefore, the entire waveform is distorted and does not have the same shape and phase as the SIN waveform of the target current, and the power factor cannot be sufficiently improved.
本発明の力率改善回路１０は、補正されない目標電流に基づいたピーク電流制御を実行した時点での入力電流と目標電流との間の波形のズレを補填した補正後目標電流に基づいたピーク電流制御を実行することで、当初の目標電流に基づいたピーク電流制御を実行した段階で電流波形が歪んでしまった場合であってもその歪みを解消するように昇圧制御を実行することができる。即ち、本発明の力率改善回路１０によれば、入力電流のモードの遷移が起こったとしても、電圧波形（目標電流の波形）に対して入力電流の波形を相似形且つ同位相とすることができる。そのため、入力モードに依らない力率改善制御を実現することが可能である。 The power factor correction circuit 10 of the present invention includes a peak current based on a corrected target current that compensates for a waveform shift between the input current and the target current at the time when peak current control based on the uncorrected target current is executed. By executing the control, even when the current waveform is distorted at the stage where the peak current control based on the initial target current is executed, the boost control can be executed so as to eliminate the distortion. That is, according to the power factor correction circuit 10 of the present invention, even if the input current mode transition occurs, the waveform of the input current is similar to and in phase with respect to the voltage waveform (target current waveform). Can do. Therefore, it is possible to realize power factor improvement control that does not depend on the input mode.
以下、第２の実施形態における力率改善回路１００について説明する。図７は、力率改善回路１００の構成を示す。力率改善回路１００は、回路部１の代わりに回路部３０を有している点で力率改善回路１０と異なるがそれ以外の構成は同様である。 Hereinafter, the power factor correction circuit 100 according to the second embodiment will be described. FIG. 7 shows the configuration of the power factor correction circuit 100. The power factor correction circuit 100 is different from the power factor correction circuit 10 in that the circuit unit 30 is provided instead of the circuit unit 1, but the other configurations are the same.
回路部３０は、交流電源２、インダクタL1、ダイオードD1、D2、D3、D4、スイッチング素子S1、S2、キャパシタCVH、電圧検出器VM1、VM2、電流検出器AM1、駆動装置DRVを含む。ダイオードD1、D3は、それぞれスイッチング素子S1、S2のボディダイオードである。回路部３０は、所謂トーテムポール方式の力率改善回路である。 The circuit unit 30 includes an AC power supply 2, an inductor L1, diodes D1, D2, D3, and D4, switching elements S1 and S2, a capacitor C VH , voltage detectors VM1 and VM2, a current detector AM1, and a driving device DRV. Diodes D1 and D3 are body diodes of switching elements S1 and S2, respectively. The circuit unit 30 is a so-called totem pole power factor correction circuit.
交流電源２の端子の一方にインダクタL1の一端が接続され、インダクタL1の他端にスイッチング素子S1のソースとスイッチング素子S2のドレインが接続されている。また交流電源２の端子の他方にダイオードD2のアノードとダイオードD4のカソードが接続されている。スイッチング素子S1のドレインとダイオードD2のカソードはキャパシタCVHの一方と負荷抵抗Ｒの一方に接続され、スイッチング素子S2のソースとダイオードD4のアノードはキャパシタCVHの他方と負荷抵抗Ｒの他方に接続されている。
次に、力率改善回路１００の回路部３０の基本動作について、図８−１１を用いて説明する。図７の交流電源２の上側を正側と仮定したとき、図８及び９は正極性半波動作を示す図であり、図１０及び１１は負極性半波動作を示す図である。
One end of the inductor L1 is connected to one terminal of the AC power supply 2, and the source of the switching element S1 and the drain of the switching element S2 are connected to the other end of the inductor L1. Further, the anode of the diode D2 and the cathode of the diode D4 are connected to the other terminal of the AC power source 2. The drain of switching element S1 and the cathode of diode D2 are connected to one of capacitor C VH and one of load resistance R, and the source of switching element S2 and the anode of diode D4 are connected to the other of capacitor C VH and the other of load resistance R. Has been.
Next, the basic operation of the circuit unit 30 of the power factor correction circuit 100 will be described with reference to FIGS. Assuming that the upper side of the AC power supply 2 in FIG. 7 is the positive side, FIGS. 8 and 9 are diagrams illustrating a positive half-wave operation, and FIGS. 10 and 11 are diagrams illustrating a negative half-wave operation.
交流電源２の正側の電圧極性が正であるときには、ピーク電流制御部２０の制御周期に基づき、駆動装置DRVによりスイッチング素子S2のON,OFFが切り替えられる。また、スイッチング素子S1は、常にOFFとされるように制御を受ける。 When the voltage polarity on the positive side of the AC power supply 2 is positive, the driving device DRV switches ON / OFF of the switching element S2 based on the control period of the peak current control unit 20. Further, the switching element S1 is controlled so as to be always OFF.
図８に示されるように、スイッチング素子S2がONである状態では、入力電流は、インダクタL1、スイッチング素子S2、ダイオードD4を介して交流電源２へ戻る。また、図９に示されるように、スイッチング素子S2がOFFである状態では、入力電流は、インダクタL1、ダイオードD1、キャパシタCVH、ダイオードD4を介して交流電源２へ戻る。 As shown in FIG. 8, in a state where the switching element S2 is ON, the input current returns to the AC power supply 2 via the inductor L1, the switching element S2, and the diode D4. As shown in FIG. 9, when the switching element S2 is OFF, the input current returns to the AC power supply 2 via the inductor L1, the diode D1, the capacitor C VH , and the diode D4.
交流電源２の正側の電圧極性が負であるときには、ピーク電流制御部２０の制御周期に基づき、駆動装置DRVによりスイッチング素子S1のON,OFFが切り替えられる。また、スイッチング素子S2は、常にOFFとされるように制御を受ける。 When the voltage polarity on the positive side of the AC power supply 2 is negative, the driving device DRV switches ON / OFF of the switching element S1 based on the control period of the peak current control unit 20. Further, the switching element S2 is controlled so as to be always OFF.
図１０に示されるように、スイッチング素子S1がONである状態では、入力電流は、ダイオードD2、スイッチング素子S1、インダクタL1を介して交流電源２へ戻る。また、図１１に示されるように、スイッチング素子S1がOFFである状態では、入力電流は、ダイオードD2、キャパシタCVH、ダイオードD3、インダクタL1を介して交流電源２へ戻る。 As shown in FIG. 10, in a state where the switching element S1 is ON, the input current returns to the AC power source 2 via the diode D2, the switching element S1, and the inductor L1. Further, as shown in FIG. 11, in the state where the switching element S1 is OFF, the input current returns to the AC power source 2 via the diode D2, the capacitor C VH , the diode D3, and the inductor L1.
駆動装置DRVによる上記のスイッチング素子S1、S2のON,OFFの切り替えのタイミングは、ピーク電流制御部２０の制御に基づき実行される。ピーク電流制御部２０の制御については第１の実施形態で説明したとおりである。 The switching timing of the above switching elements S1 and S2 by the driving device DRV is executed based on the control of the peak current control unit 20. The control of the peak current control unit 20 is as described in the first embodiment.
以上のように、本発明の力率改善回路の回路構成は、第１の実施形態で示した力率改善回路１０の構成に限定されず、例えば、回路部３０のようなトーテムポール方式の回路を含む力率改善回路であっても構わない。その他、従来公知の力率改善回路が使用されてもよい。 As described above, the circuit configuration of the power factor correction circuit of the present invention is not limited to the configuration of the power factor correction circuit 10 shown in the first embodiment. For example, a totem pole type circuit such as the circuit unit 30 is used. It may be a power factor correction circuit including In addition, a conventionally known power factor correction circuit may be used.
上述した実施形態は、発明の理解を容易にするために具体例を示したものであり、本発明はこれらの実施形態に限定されるものではない。上述した力率改善回路、充電器は、特許請求の範囲に記載した本発明を逸脱しない範囲において、さまざまな変形、変更が可能である。 The embodiments described above are specific examples for facilitating understanding of the invention, and the present invention is not limited to these embodiments. The power factor correction circuit and the charger described above can be variously modified and changed without departing from the scope of the present invention described in the claims.
１０、１００ 力率改善回路
１、３０ 回路部
２０ ピーク電流制御部
１１ 目標電流生成部
１２ 電圧補償部
１３ 補正量バッファ
１４ 目標電流補正部
L1、L2 インダクタ
D1、D2、D3、D4 ダイオード
S1、S2 スイッチング素子
CVH キャパシタ
VM1,VM2 電圧検出器
AM1 電流検出器
DRV 駆動装置
DESCRIPTION OF SYMBOLS 10,100 Power factor improvement circuit 1,30 Circuit part 20 Peak current control part 11 Target current generation part 12 Voltage compensation part 13 Correction amount buffer 14 Target current correction part
L1, L2 inductor
D1, D2, D3, D4 diodes
S1, S2 switching element
C VH capacitor
VM1, VM2 voltage detector
AM1 current detector
DRV drive
Claims (5)
目標電流を算出し、前記目標電流を補正した補正後目標電流に基づいたピーク電流制御を実行するピーク電流制御部と、を備え、
前記ピーク電流制御部は、前記目標電流と前記入力電流の差分をとることで補正値を算出し、前記目標電流の次の半周期の整数倍の時間後に算出される前記目標電流を、前記補正値を用いて補正し、前記補正後目標電流を算出する目標電流補正制御を実行する
ことを特徴とする力率改善回路。 A current detector for detecting an input current input from an AC power supply;
A peak current control unit that calculates a target current and executes peak current control based on the corrected target current obtained by correcting the target current, and
The peak current control unit calculates a correction value by taking a difference between the target current and the input current, and corrects the target current calculated after a time that is an integral multiple of the next half cycle of the target current. A power factor correction circuit that performs correction using a value and executes target current correction control for calculating the corrected target current.
前記ピーク電流制御部は、前記補正値を利得に基づいて小さくする
ことを特徴とする力率改善回路。 The power factor correction circuit according to claim 1,
The power factor correction circuit, wherein the peak current control unit reduces the correction value based on a gain.
前記ピーク電流制御部は、前記補正値を制御周期毎に算出するとともに、
さらに、前記補正値を、算出された制御周期毎に別けて格納する記憶部を備える
ことを特徴とする力率改善回路。 In the power factor correction circuit according to claim 1 or 2,
The peak current control unit calculates the correction value for each control period,
Furthermore, the power factor improvement circuit characterized by including the memory | storage part which stores the said correction value separately for every calculated control period.
前記交流電源の入力電圧を検出する入力電圧検出器と、
出力電圧を検出する出力電圧検出器と、を備え、
前記入力電圧の波形と、前記出力電圧の値と、に基づいて前記目標電流を算出する
ことを特徴とする力率改善回路。 The power factor correction circuit according to any one of claims 1 to 3,
An input voltage detector for detecting an input voltage of the AC power supply;
An output voltage detector for detecting the output voltage,
A power factor correction circuit, wherein the target current is calculated based on a waveform of the input voltage and a value of the output voltage.
The charger provided with the power factor improvement circuit of any one of Claims 1 thru | or 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017176574A JP6787283B2 (en) | 2017-09-14 | 2017-09-14 | Power factor improvement circuit and charger |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017176574A JP6787283B2 (en) | 2017-09-14 | 2017-09-14 | Power factor improvement circuit and charger |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019054616A true JP2019054616A (en) | 2019-04-04 |
| JP6787283B2 JP6787283B2 (en) | 2020-11-18 |
Family
ID=66014750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017176574A Active JP6787283B2 (en) | 2017-09-14 | 2017-09-14 | Power factor improvement circuit and charger |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6787283B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012170316A (en) * | 2011-01-26 | 2012-09-06 | Toyota Industries Corp | Ac-dc conversion circuit and power factor improvement method |
| JP2015154692A (en) * | 2014-02-19 | 2015-08-24 | 三菱電機株式会社 | Electric power converter |
| JP2015177703A (en) * | 2014-03-17 | 2015-10-05 | 新電元工業株式会社 | Power supply, and method and program for controlling the same |
-
2017
- 2017-09-14 JP JP2017176574A patent/JP6787283B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012170316A (en) * | 2011-01-26 | 2012-09-06 | Toyota Industries Corp | Ac-dc conversion circuit and power factor improvement method |
| JP2015154692A (en) * | 2014-02-19 | 2015-08-24 | 三菱電機株式会社 | Electric power converter |
| JP2015177703A (en) * | 2014-03-17 | 2015-10-05 | 新電元工業株式会社 | Power supply, and method and program for controlling the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6787283B2 (en) | 2020-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9455630B2 (en) | Control circuit and control method of digital control power supply circuit, and digital control power supply circuit, electronic device and base station using the same | |
| TWI496387B (en) | Switching regulator and control circuit and control method thereof | |
| JP5112111B2 (en) | DC power supply and grid-connected inverter system using this DC power supply | |
| JP6196949B2 (en) | Power converter | |
| JPWO2005088822A1 (en) | MOTOR CONTROL DEVICE AND MODULATION WAVE COMMAND GENERATION METHOD FOR PWM INVERTER | |
| JP7054358B2 (en) | Power converter control device | |
| JP5278298B2 (en) | Control device for power conversion circuit | |
| JP6535539B2 (en) | Power converter | |
| US11817768B2 (en) | Power conversion device that can suppress interference between control of input current from an AC power supply and voltage control for a DC capacitor | |
| JP5930700B2 (en) | Switching power supply device and control method thereof | |
| JP4807142B2 (en) | DC / DC converter | |
| US10637350B2 (en) | Power factor correction circuit and driving method thereof | |
| JP2016067168A (en) | Matrix converter, power generation system, and power conversion method | |
| CN108696125B (en) | Buck-Boost converter control method with duty ratio bias | |
| JP5323383B2 (en) | Power converter | |
| JP6286380B2 (en) | Power converter | |
| JP2018137841A (en) | Power factor improvement circuit and charger | |
| JP2019054616A (en) | Power factor improvement circuit and charger | |
| KR20150022161A (en) | Power supply device | |
| O'Driscoll et al. | Combining peak current mode control with average current mode control using digitally assisted analog | |
| US10461662B1 (en) | AC/DC converter | |
| JP4966252B2 (en) | Switching power supply | |
| WO2019203113A1 (en) | Power converter control device | |
| JP2011188708A (en) | Switching power supply | |
| JP2019103200A (en) | Power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200929 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201012 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6787283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |