JP2019054345A - Signal detection circuit - Google Patents
Signal detection circuit Download PDFInfo
- Publication number
- JP2019054345A JP2019054345A JP2017175913A JP2017175913A JP2019054345A JP 2019054345 A JP2019054345 A JP 2019054345A JP 2017175913 A JP2017175913 A JP 2017175913A JP 2017175913 A JP2017175913 A JP 2017175913A JP 2019054345 A JP2019054345 A JP 2019054345A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- signal
- input
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 41
- 239000003990 capacitor Substances 0.000 claims description 30
- 230000008859 change Effects 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims description 4
- 230000002265 prevention Effects 0.000 description 23
- 230000004044 response Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 244000145845 chattering Species 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Fire Alarms (AREA)
- Selective Calling Equipment (AREA)
Abstract
Description
本発明は、火災報知設備の通信に係る通信信号を検出する信号検出回路に関する。 The present invention relates to a signal detection circuit that detects a communication signal related to communication of a fire alarm facility.
従来、送信対象のデータをFSK(Frequency Shift Keying)変調して通信を行う方式が知られている(例えば、特許文献1を参照)。 Conventionally, a method of performing communication by modulating data to be transmitted by FSK (Frequency Shift Keying) is known (see, for example, Patent Document 1).
FSK変調された変調信号は、検波された後にコンパレータに入力される。コンパレータは、検波された変調信号の電圧と、基準電圧とに基づいて、第1レベル信号又は第1レベルと反対の論理の第2レベル信号を出力する。コンパレータの後段に接続されているCPU(Central Processing Unit)は、第1レベル信号及び第2レベル信号に基づいて二値のデータに変換し、復調を行う。 The FSK modulated signal is detected and then input to the comparator. The comparator outputs a first level signal or a second level signal having a logic opposite to the first level based on the detected voltage of the modulation signal and the reference voltage. A CPU (Central Processing Unit) connected to the subsequent stage of the comparator converts to binary data based on the first level signal and the second level signal, and performs demodulation.
ところで、変調信号には、信号の立上がり時又は立下り時にリンギングが発生したり、信号にノイズ等が重畳されたりすることにより、変調信号の電圧が変動する場合がある。変調信号が、コンパレータに入力される基準電圧の値の付近で変動する場合にはチャタリングが発生し、CPUにおいて変調信号を正しく復調できないという問題が発生する。 By the way, in the modulation signal, the voltage of the modulation signal may fluctuate due to ringing at the rise or fall of the signal or noise or the like superimposed on the signal. When the modulation signal fluctuates in the vicinity of the value of the reference voltage input to the comparator, chattering occurs, causing a problem that the modulation signal cannot be correctly demodulated in the CPU.
そこで、本発明はこれらの点に鑑みてなされたものであり、変調信号を精度良く復調することができる信号検出回路を提供することを目的とする。 Therefore, the present invention has been made in view of these points, and an object thereof is to provide a signal detection circuit that can accurately demodulate a modulation signal.
本発明の第1の態様に係る信号検出回路は、通信線の電圧に基づく電圧と、基準電圧との差に基づく比較信号を出力する電圧比較部と、前記比較信号に基づいて周波数変調された通信信号が前記通信線に流れていることを検出した後に、第1基準電圧又は第1基準電圧よりも低レベルの第2基準電圧を前記基準電圧として前記電圧比較部に入力する基準電圧発生部と、を有する。 The signal detection circuit according to the first aspect of the present invention includes a voltage comparison unit that outputs a comparison signal based on a difference between a voltage based on the voltage of the communication line and a reference voltage, and frequency modulation based on the comparison signal. After detecting that a communication signal is flowing through the communication line, a reference voltage generator that inputs a first reference voltage or a second reference voltage lower than the first reference voltage as the reference voltage to the voltage comparator And having.
前記電圧比較部は、前記通信線の電圧に基づく電圧が前記基準電圧以上の電圧である場合に、第1レベルの前記比較信号を出力し、前記通信線の電圧に基づく電圧が前記基準電圧未満の電圧である場合に、前記第1レベルと反対の論理の第2レベルの前記比較信号を出力し、前記基準電圧発生部は、前記第1基準電圧を前記電圧比較部に入力している間に前記比較信号が前記第2レベルから前記第1レベルに変化したことに応じて、前記電圧比較部に入力する前記基準電圧を、前記第1基準電圧から前記第2基準電圧に切り替えてもよい。 The voltage comparison unit outputs the comparison signal of the first level when the voltage based on the voltage of the communication line is equal to or higher than the reference voltage, and the voltage based on the voltage of the communication line is less than the reference voltage The comparison signal of the second level having the opposite logic to the first level is output, and the reference voltage generation unit inputs the first reference voltage to the voltage comparison unit. The reference voltage input to the voltage comparison unit may be switched from the first reference voltage to the second reference voltage in response to the comparison signal changing from the second level to the first level. .
前記基準電圧発生部は、前記第2基準電圧を前記電圧比較部に入力している間に前記比較信号が前記第1レベルから前記第2レベルに変化したことに応じて、前記電圧比較部に入力する前記基準電圧を、前記第2基準電圧から前記第1基準電圧に切り替えてもよい。 The reference voltage generator receives the second reference voltage from the first level to the second level while the second reference voltage is being input to the voltage comparison unit. The input reference voltage may be switched from the second reference voltage to the first reference voltage.
前記基準電圧発生部は、前記電圧比較部における前記比較信号の出力部と、前記基準電圧の入力部との間に設けられ、前記第1基準電圧と前記第2基準電圧とを切り替えるための抵抗及びコンデンサを有してもよい。 The reference voltage generation unit is provided between the output unit of the comparison signal in the voltage comparison unit and the input unit of the reference voltage, and is a resistor for switching between the first reference voltage and the second reference voltage And a capacitor.
前記基準電圧発生部は、前記比較信号の電圧が所定の時間以上にわたって変化しない状態において前記第2基準電圧よりも低レベルの第3基準電圧を前記基準電圧として前記電圧比較部に入力し、前記比較信号が、前記通信線の電圧に基づく電圧が前記第3基準電圧以上の状態から前記第3基準電圧未満の状態に遷移したことを示した後に、前記第1基準電圧又は前記第2基準電圧を前記基準電圧として前記電圧比較部に入力してもよい。 The reference voltage generation unit inputs a third reference voltage lower than the second reference voltage as the reference voltage to the voltage comparison unit in a state where the voltage of the comparison signal does not change over a predetermined time, After the comparison signal indicates that the voltage based on the voltage of the communication line has transitioned from a state higher than or equal to the third reference voltage to a state lower than the third reference voltage, the first reference voltage or the second reference voltage May be input to the voltage comparison unit as the reference voltage.
前記基準電圧発生部は、前記比較信号の電圧が前記所定の時間よりも短い時間に変化している間は、前記第1基準電圧又は前記第2基準電圧を前記基準電圧として前記電圧比較部に入力し、前記比較信号の電圧が所定の時間以上にわたって変化しない状態に遷移すると、前記第3基準電圧を前記基準電圧として前記電圧比較部に入力してもよい。 While the voltage of the comparison signal is changing to a time shorter than the predetermined time, the reference voltage generation unit uses the first reference voltage or the second reference voltage as the reference voltage to the voltage comparison unit. When the voltage is input and the voltage of the comparison signal transitions to a state where the voltage does not change for a predetermined time or longer, the third reference voltage may be input to the voltage comparison unit as the reference voltage.
前記基準電圧発生部は、前記電圧比較部における前記比較信号の出力部と、前記基準電圧の入力部との間に設けられ、前記第3基準電圧を生成するためのトランジスタ回路を有してもよい。 The reference voltage generation unit may include a transistor circuit provided between the output unit of the comparison signal in the voltage comparison unit and the input unit of the reference voltage to generate the third reference voltage. Good.
本発明によれば、変調信号を精度良く復調することができるという効果を奏する。 According to the present invention, there is an effect that a modulated signal can be demodulated with high accuracy.
[防火システム100の概要]
図1は、本実施形態に係る防火システム100の構成を示す図である。防火システム100は、火災報知設備としての複数の感知器1、区画閉鎖装置2、防災制御盤3、制御装置4及び火災センサー7により構成されている。防火システム100は、複数の感知器1のいずれかが火災を感知した場合に、防災制御盤3及び制御装置4が連動して区画閉鎖装置2を閉めることで、火災が他の区画に広がることを防ぐためのシステムである。防災制御盤3と制御装置4とは、防災制御盤3から制御装置4に電力を供給する電源線Lp、及び信号を伝送するための通信線Lcにより接続されている。防災制御盤3と感知器1とは、通信線Lcにより接続されている。なお、電源線Lpを介して防災制御盤3から感知器1に電力を供給してもよい。また、通信線Lcが電源線Lpを兼ねていてもよい。
[Outline of fire prevention system 100]
FIG. 1 is a diagram illustrating a configuration of a
感知器1は、火災を感知すると、防災制御盤3との間で接続された通信線Lcを介して、火災を感知したことを示す通信信号である火災信号を防災制御盤3に送信する。区画閉鎖装置2は、例えば、防火シャッター又は防火扉であり、建物内の区画の境界位置に設けられている。
When detecting the fire, the
防災制御盤3は、複数の感知器1の少なくともいずれかから火災信号を受信した場合に、通信線Lcを介して、区画閉鎖装置2を閉鎖させるための指示を含む通信信号である連動信号を制御装置4に送信する。防火システム100には、複数の区画閉鎖装置2が設置されており、防災制御盤3は、火災信号を送信した感知器1に対応する区画閉鎖装置2に対して連動信号を送信する。火災信号を送信した感知器1に対応する区画閉鎖装置2は、例えば、火災信号を送信した感知器1が含まれている区画と、当該区画と隣接する区画との間に設けられた区画閉鎖装置2である。
When the fire prevention signal is received from at least one of the plurality of
制御装置4は、防災制御盤3から連動信号を受信した場合に区画閉鎖装置2を閉鎖させる。また、制御装置4は、電源線Lp及び通信線Lcの少なくともいずれかの異常を検出した場合にも、区画閉鎖装置2を閉鎖させる。この場合、制御装置4は、区画閉鎖装置2を閉鎖するための電力を、電源線Lpを介して防災制御盤3から供給される電力から、制御装置4が内蔵する電池が供給する電力に切り換えて、電池が供給する電力により区画閉鎖装置2を閉鎖させる。 The control device 4 closes the section closing device 2 when receiving the interlock signal from the disaster prevention control panel 3. The control device 4 also closes the partition closing device 2 when detecting an abnormality in at least one of the power supply line Lp and the communication line Lc. In this case, the control device 4 switches the power for closing the section closing device 2 from the power supplied from the disaster prevention control panel 3 via the power line Lp to the power supplied by the battery built in the control device 4. Thus, the compartment closing device 2 is closed by the power supplied by the battery.
制御装置4は、中継器5と装置制御盤6とを有する。中継器5と装置制御盤6との間は、通信線Lc、電源線Lp及び制御線Dにより接続されている。制御線Dは、中継器5が防災制御盤3から連動信号を受信したことに応じて、区画閉鎖装置2を閉鎖させるための指示を装置制御盤6に通知するためのケーブルである。 The control device 4 includes a repeater 5 and a device control panel 6. The repeater 5 and the device control panel 6 are connected by a communication line Lc, a power supply line Lp, and a control line D. The control line D is a cable for notifying the device control panel 6 of an instruction for closing the section closing device 2 in response to the repeater 5 receiving the interlock signal from the disaster prevention control panel 3.
中継器5は、連動信号に基づいて装置制御盤6に区画閉鎖装置2を閉鎖させるための制御信号を発生させる。具体的には、中継器5は、区画閉鎖装置2を閉鎖させる指示を含む連動信号を受信した場合に、制御線Dの電圧を所定の電圧に変化させることにより制御信号を発生する。 The repeater 5 generates a control signal for causing the device control panel 6 to close the section closing device 2 based on the interlocking signal. Specifically, when the relay device 5 receives an interlocking signal including an instruction to close the section closing device 2, the relay device 5 generates a control signal by changing the voltage of the control line D to a predetermined voltage.
装置制御盤6は、例えば中継器5から電源線Lpを介して供給される電力、又は装置制御盤6が内蔵する電池により供給される電力を用いて区画閉鎖装置2を駆動するためのソレノイドを動作させることにより、区画閉鎖装置2を閉鎖させる。装置制御盤6は、電源線Lp及び通信線Lcに異常が発生していない状態において、中継器5から入力される制御信号に基づいて区画閉鎖装置2を駆動し、電源線Lp及び通信線Lcの少なくともいずれかに異常が発生している状態において、火災センサー7から入力される火災検知信号に基づいて区画閉鎖装置2を駆動する。 The device control panel 6 is provided with a solenoid for driving the compartment closing device 2 using, for example, power supplied from the repeater 5 through the power line Lp or power supplied by a battery built in the device control panel 6. By operating, the compartment closing device 2 is closed. The device control panel 6 drives the partition closing device 2 based on the control signal input from the repeater 5 in a state where no abnormality has occurred in the power supply line Lp and the communication line Lc, and the power supply line Lp and the communication line Lc. In a state where an abnormality has occurred in at least one of the above, the compartment closing device 2 is driven based on the fire detection signal input from the fire sensor 7.
本実施形態において、感知器1、防災制御盤3、中継器5及び装置制御盤6等の火災報知設備は、火災報知設備の通信に係る通信信号を検出する信号検出回路10を備える。ここで、通信信号は、FSK変調されている。
In the present embodiment, the fire alarm facility such as the
信号検出回路10は、通信線Lcに通信信号が流れていることを検出すると、第1基準電圧又は第1基準電圧よりも低レベルの第2基準電圧を基準電圧とし、当該基準電圧と、通信線Lcに対応する電圧との差に基づく比較信号を出力信号として出力する。火災報知設備は、信号検出回路10から出力される出力信号に対応する処理を行う。
When the
このようにすることで、信号検出回路10は、通信信号の立上がり時又は立下り時にリンギングが発生したり、通信信号にノイズ等が重畳されていることによりリンギングが発生したりしても、チャタリングを防止して通信信号を精度良く検出することができる。
続いて、信号検出回路10の構成について説明する。
In this way, the
Next, the configuration of the
[信号検出回路10の構成]
図2は、本実施形態に係る信号検出回路10の構成を示す図である。信号検出回路10は、フィルタ部11と、信号レベル調整部12と、電圧比較部としてのコンパレータ13と、基準電圧発生部14とを備える。
[Configuration of Signal Detection Circuit 10]
FIG. 2 is a diagram illustrating a configuration of the
フィルタ部11は、例えば、抵抗及びコンデンサにより構成されるローパスフィルタ及びハイパスフィルタを含む。フィルタ部11には、通信線Lcを介して受信した入力信号が入力される。フィルタ部11は、ローパスフィルタにより入力信号に含まれる低周波成分を除去するとともに、ハイパスフィルタにより所定周波数よりも高い周波数の信号を通過させて、信号レベル調整部12に出力する。
信号レベル調整部12は、抵抗、コンデンサ、及びダイオードを有し、フィルタ部11を通過した信号のレベルが所定範囲内となるように調整する回路である。
The
The signal
コンパレータ13は、火災報知設備の通信に係る通信線Lcの電圧に基づく電圧と、基準電圧との差に基づく比較信号を出力する。コンパレータ13のマイナス入力端子には、通信線Lcの電圧に基づく電圧として、例えば、フィルタ部11及び信号レベル調整部12によって電圧レベルが低く調整された信号の電圧が入力される。また、コンパレータ13のプラス入力端子には、基準電圧が入力される。
The
コンパレータ13は、マイナス入力端子に入力される通信線Lcの電圧に基づく電圧が、プラス入力端子に入力される基準電圧以上の電圧である場合に、ローレベル(第1レベル)の比較信号を出力する。また、コンパレータ13は、マイナス入力端子に入力される通信線Lcの電圧に基づく電圧が、プラス入力端子に入力される基準電圧未満の電圧である場合に、ローレベルと反対の論理のハイレベル(第2レベル)の比較信号を出力する。
The
コンパレータ13は、信号検出回路10を内蔵している火災報知設備に、出力信号として比較信号を出力する。また、コンパレータ13は、基準電圧発生部14に比較信号を出力する。
The
なお、信号検出回路10を備える火災報知設備は、ハイレベルの出力信号が入力されるまでCPUを動作させないスリープモードで動作する。そして、火災報知設備は、ハイレベルの出力信号が入力されたことに応じてCPUを動作させ、コンパレータ13から出力された信号の復調処理を行う。
Note that the fire alarm facility including the
基準電圧発生部14は、コンパレータ13のプラス入力端子に入力する基準電圧を発生させる回路である。基準電圧発生部14は、電圧レベルが最も高い第1基準電圧と、第1基準電圧よりも低レベルの第2基準電圧と、第2基準電圧よりも低レベルの第3基準電圧とのいずれかを、基準電圧としてコンパレータ13のプラス入力端子に入力する。
The
具体的には、基準電圧発生部14は、比較信号の電圧が所定の時間以上にわたって変化しない状態において、第3基準電圧を基準電圧としてコンパレータ13のプラス入力端子に入力する。基準電圧発生部14は、通信線Lcの電圧に基づく電圧が第3基準電圧以上の状態から第3基準電圧未満の状態に遷移し、コンパレータ13から出力された比較信号が変化したことに基づいて、周波数変調された通信信号が通信線Lcに流れていることを検出する。基準電圧発生部14は、通信信号が通信線Lcに流れていることを検出すると、第1基準電圧又は第2基準電圧を基準電圧としてコンパレータ13のプラス入力端子に入力する。
Specifically, the reference
基準電圧発生部14は、第1基準電圧をコンパレータ13に入力している間に比較信号が第2レベルから第1レベルに変化したことに応じて、コンパレータ13に入力する基準電圧を、第1基準電圧から第2基準電圧に切り替える。
The reference
基準電圧発生部14は、第2基準電圧をコンパレータ13に入力している間に比較信号が第1レベルから第2レベルに変化したことに応じて、コンパレータ13に入力する基準電圧を、第2基準電圧から第1基準電圧に切り替える。
The reference
基準電圧発生部14は、コンパレータ13から出力される比較信号の電圧が所定の時間よりも短い時間に変化している間は、第1基準電圧又は第2基準電圧を基準電圧としてコンパレータ13に入力し、比較信号の電圧が所定の時間以上にわたって変化しない状態に遷移すると、第3基準電圧を基準電圧としてコンパレータ13に入力する。第3基準電圧が第1基準電圧及び第2基準電圧よりも低く設定されているので、信号検出回路10に変調信号が入力されていない状態で通信線Lcにノイズが重畳された場合に、信号検出回路10がノイズを変調信号であると誤検知して、スリープモードになっているCPUを誤って起動させてしまうことを防止できる。
The
[基準電圧発生部14の回路構成]
続いて、基準電圧発生部14の回路構成を説明し、その後、基準電圧発生部14の詳細な動作を説明する。図3は、本実施形態に係る基準電圧発生部14の回路構成を示す図である。基準電圧発生部14は、電源P1と、抵抗R1〜R4と、コンデンサC1〜C2と、トランジスタ回路141とを備える。
[Circuit Configuration of Reference Voltage Generating Unit 14]
Subsequently, the circuit configuration of the
抵抗R1は、一端がコンパレータ13に電力を供給する電源P1に接続され、他端がコンパレータ13のプラス入力端子に接続されている。
抵抗R2は、一端がコンパレータ13のプラス入力端子に接続され、他端がグランドに接続されている。
One end of the resistor R <b> 1 is connected to the power source P <b> 1 that supplies power to the
The resistor R2 has one end connected to the positive input terminal of the
抵抗R3は、一端がコンパレータ13のプラス入力端子に接続され、他端がトランジスタ回路141に接続されている。
抵抗R4は、一端がコンパレータ13のプラス入力端子に接続され、他端がコンデンサC2に接続されている。
The resistor R3 has one end connected to the plus input terminal of the
The resistor R4 has one end connected to the positive input terminal of the
抵抗R1〜抵抗R4は、コンパレータ13のプラス入力端子に入力する基準電圧を切り替えるために用いられる。基準電圧を切り替える場合の動作の詳細については後述する。
The resistors R <b> 1 to R <b> 4 are used for switching the reference voltage input to the plus input terminal of the
コンデンサC1は、一端がコンパレータ13のプラス入力端子に接続され、他端がグランドに接続されている。コンデンサC1は、コンデンサC2を通過した高周波信号をグランドに流し、コンパレータ13のプラス入力端子に高周波信号が入力されないようにする。
One end of the capacitor C1 is connected to the plus input terminal of the
コンデンサC2は、一端がコンパレータ13の出力端子に接続され、他端が抵抗R4に接続されている。コンデンサC2と抵抗R4とは、コンパレータ13の出力端子と、プラス入力端子との間に設けられ、第1基準電圧と第2基準電圧とを切り替えるために用いられる。
One end of the capacitor C2 is connected to the output terminal of the
トランジスタ回路141は、電源P2と、抵抗R5〜R9と、コンデンサC3と、トランジスタTr1、Tr2とを備える。トランジスタ回路141は、コンパレータ13の出力端子と、コンパレータ13のプラス入力端子との間に設けられ、第3基準電圧を生成するために用いられる。
The
抵抗R5は、一端が電源P2に接続され、他端が抵抗R6に接続されている。ここで、図3では、電源P1と電源P2とを分けているが、電源P1と電源P2とは同一の電源であってもよい。
抵抗R6は、一端が抵抗R5に接続され、他端がグランドに接続されている。
抵抗R5及び抵抗R6は、トランジスタTr1のベースに印加する電圧を調整するために用いられる。
The resistor R5 has one end connected to the power source P2 and the other end connected to the resistor R6. In FIG. 3, the power source P1 and the power source P2 are separated, but the power source P1 and the power source P2 may be the same power source.
The resistor R6 has one end connected to the resistor R5 and the other end connected to the ground.
The resistors R5 and R6 are used to adjust the voltage applied to the base of the transistor Tr1.
抵抗R7は、一端が抵抗R5と抵抗R6との接続点に接続され、他端がトランジスタTr2のエミッタに接続されている。抵抗R7は、トランジスタTr1のベースに印加する電圧を調整するために用いられる。 The resistor R7 has one end connected to a connection point between the resistors R5 and R6, and the other end connected to the emitter of the transistor Tr2. The resistor R7 is used to adjust the voltage applied to the base of the transistor Tr1.
コンデンサC3は、一端が抵抗R5と抵抗R6との接続点に接続され、他端がグランドに接続されている。コンデンサC3は、トランジスタTr2がオフ状態からオン状態に変化した後に、再びオフ状態に変化した場合に、所定時間にわたってトランジスタTr1をオン状態にさせないようにするために用いられる。 The capacitor C3 has one end connected to a connection point between the resistor R5 and the resistor R6, and the other end connected to the ground. The capacitor C3 is used to prevent the transistor Tr1 from being turned on for a predetermined time when the transistor Tr2 is changed from the off state to the on state and then to the off state again.
抵抗R8は、一端がコンパレータ13の出力端子に接続され、他端が抵抗R9に接続されている。
抵抗R9は、一端が抵抗R8に接続され、他端がグランドに接続されている。
抵抗R8及び抵抗R9は、トランジスタTr2のベースに印加する電圧を調整するために用いられる。
The resistor R8 has one end connected to the output terminal of the
The resistor R9 has one end connected to the resistor R8 and the other end connected to the ground.
The resistors R8 and R9 are used to adjust the voltage applied to the base of the transistor Tr2.
トランジスタTr1は、ベースが抵抗R5と抵抗R6との接続点に接続され、コレクタが抵抗R3に接続され、エミッタがグランドに接続されている。
トランジスタTr2は、ベースが抵抗R8と抵抗R9との接続点に接続され、コレクタが抵抗R7に接続され、エミッタがグランドに接続されている。
The transistor Tr1 has a base connected to a connection point between the resistors R5 and R6, a collector connected to the resistor R3, and an emitter connected to the ground.
The transistor Tr2 has a base connected to a connection point between the resistors R8 and R9, a collector connected to the resistor R7, and an emitter connected to the ground.
トランジスタTr2は、トランジスタTr1のオン・オフ状態を切り替えるために用いられる。トランジスタTr1は、抵抗R3に流れる電流を制御し、基準電圧を切り替えるために用いられる。 The transistor Tr2 is used to switch the on / off state of the transistor Tr1. The transistor Tr1 is used for controlling the current flowing through the resistor R3 and switching the reference voltage.
[基準電圧発生部14の動作]
続いて、基準電圧発生部14の動作について説明する。図4は、信号検出回路10に入力される入力信号の電圧波形と、コンパレータ13の入力端子に入力される電圧の波形と、出力端子から出力される比較信号の電圧波形とを示す図である。
[Operation of Reference Voltage Generator 14]
Next, the operation of the
図4(a)は、通信線Lcを介して信号検出回路10に入力される通信信号の電圧波形を示す図である。図4(b)は、コンパレータ13の入力端子に入力される電圧の波形を示す図である。図4(c)は、コンパレータ13の出力端子から出力される電圧の波形を示す図である。
FIG. 4A is a diagram illustrating a voltage waveform of a communication signal input to the
なお、図4(b)において、電圧波形Wpは、コンパレータ13のプラス入力端子に入力される基準電圧の波形を示し、電圧波形Wmは、コンパレータ13のマイナス入力端子に入力される通信信号の電圧波形を示す。
4B, the voltage waveform Wp indicates the waveform of the reference voltage input to the positive input terminal of the
また、図5は、図4に示すコンパレータ13の入力端子に入力される電圧の波形と、コンパレータ13の出力端子から出力される電圧の波形との部分拡大図である。図5(a)は、通信信号の入力開始時の電圧波形を示し、図5(b)は、通信信号の入力終了時の電圧波形を示している。
FIG. 5 is a partial enlarged view of the waveform of the voltage input to the input terminal of the
まず、図5(a)に示す通信信号の入力開始前、すなわち時間T1よりも前は、コンパレータ13のマイナス入力端子に入力される入力信号が所定時間以上にわたって変化していない。このため、コンパレータ13は、時間T1よりも前にローレベルの比較信号を出力する。
First, before the input of the communication signal shown in FIG. 5A, that is, before the time T1, the input signal input to the negative input terminal of the
また、時間T1よりも前では、トランジスタTr2がオフ状態であり、抵抗R7には電流が流れない。これにより、トランジスタTr1のベースにトランジスタTr1をオン状態とする電圧が印加され、トランジスタTr1はオン状態となっている。また、コンデンサC2はローレベルの比較信号による充電が完了していることから、抵抗R4には電流が流れない状態である。 Prior to time T1, the transistor Tr2 is in an off state, and no current flows through the resistor R7. Thereby, a voltage for turning on the transistor Tr1 is applied to the base of the transistor Tr1, and the transistor Tr1 is in the on state. Further, since the capacitor C2 has been charged by the low level comparison signal, no current flows through the resistor R4.
したがって、コンパレータ13のプラス入力端子に入力される基準電圧は、抵抗R2と抵抗R3との並列抵抗と、抵抗R1との抵抗値の比率によって決定される第3基準電圧Vb3となる。例えば、抵抗R1の抵抗値が1MΩ、抵抗R2の抵抗値が1.2MΩ、抵抗R3の抵抗値が3.3MΩ、電源P1の電圧が3.3Vであるとすると、第3基準電圧Vb3は、約1.5Vとなる。これにより、通信信号が入力されていない状態にマイナス端子に入力される電圧と、基準電圧とを十分に乖離させることができ、ノイズ等が入力されてもコンパレータ13にハイレベルの比較信号を出力させないようにすることができる。
Therefore, the reference voltage input to the positive input terminal of the
その後、図5(a)に示す時間T1において、コンパレータ13のマイナス入力端子に第3基準電圧Vb3よりも低い電圧の通信信号が入力されたとする。この場合、コンパレータ13は、ハイレベルの比較信号を出力する。
Thereafter, it is assumed that a communication signal having a voltage lower than the third reference voltage Vb3 is input to the negative input terminal of the
時間T1においてハイレベルの比較信号が出力されると、トランジスタTr2のベースに、トランジスタTr2をオン状態とする電圧が印加され、トランジスタTr2はオン状態に変化する。この場合、コンデンサC3は瞬時に放電するとともに、電源P2から供給される電流が抵抗R7を流れ、トランジスタTr1がオフ状態に変化する。これにより、抵抗R3に電流が流れない状態に変化する。また、時間T1において比較信号がローレベルからハイレベルに変化したことにより、コンデンサC2が充電を開始し、抵抗R4に電流が流れる。 When a high-level comparison signal is output at time T1, a voltage for turning on the transistor Tr2 is applied to the base of the transistor Tr2, and the transistor Tr2 is turned on. In this case, the capacitor C3 is instantaneously discharged, and the current supplied from the power source P2 flows through the resistor R7, so that the transistor Tr1 is turned off. Thereby, it changes to the state where an electric current does not flow into resistance R3. Further, since the comparison signal changes from the low level to the high level at time T1, the capacitor C2 starts charging, and a current flows through the resistor R4.
したがって、時間T1において、コンパレータ13のプラス入力端子に入力される基準電圧は、抵抗R1と抵抗R4との並列抵抗と、抵抗R2との比率によって決定される第1基準電圧Vb1に変化する。例えば、抵抗R1の抵抗値が1MΩ、抵抗R2の抵抗値が1.2MΩ、抵抗R4の抵抗値が9.1MΩであるとすると、第1基準電圧Vb1は、約2.0Vとなる。ここで、抵抗R4とコンデンサC2とのRC直列回路の過渡応答により、第3基準電圧Vb3から第1基準電圧Vb1に変化するまで若干の遅延が発生する。
Therefore, at time T1, the reference voltage input to the positive input terminal of the
このように、コンパレータ13のマイナス入力端子に第3基準電圧Vb3よりも低い電圧の通信信号が入力されたことに応じて、基準電圧を第3基準電圧Vb3よりも高い第1基準電圧Vb1に切り替えることにより、通信信号の電圧と基準電圧とを乖離させ、比較信号にチャタリングが発生しないようにすることができる。
As described above, the reference voltage is switched to the first reference voltage Vb1 higher than the third reference voltage Vb3 in response to a communication signal having a voltage lower than the third reference voltage Vb3 being input to the negative input terminal of the
続いて、時間T2において、コンパレータ13のマイナス入力端子に入力される通信信号の電圧が、第1基準電圧Vb1以上になる。これにより、コンパレータ13は、ローレベルの比較信号を出力する。
Subsequently, at time T2, the voltage of the communication signal input to the negative input terminal of the
時間T2においてローレベルの比較信号が出力されると、トランジスタTr2はオフ状態となる。この場合、コンデンサC3は充電を開始するので、トランジスタTr1のベース電圧は低い状態を維持し、トランジスタTr1がオフ状態を維持する。これにより、比較信号がローレベルに変化しても、コンデンサC3の容量に基づいて定められる時間は、抵抗R3に電流が流れない状態が維持される。この時間は、変調信号の最大の周期よりも長い時間となっている。したがって、信号検出回路10に変調信号が入ることにより比較信号のレベルが変化しても、基準電圧発生部14は、変調信号の中央値付近の第1基準電圧Vb1又は第2基準電圧Vb2を発生し続けることができるので、変調信号のレベルが低下してもCPUが高い精度で変調信号を復調することが可能になる。
When a low-level comparison signal is output at time T2, the transistor Tr2 is turned off. In this case, since the capacitor C3 starts to be charged, the base voltage of the transistor Tr1 is kept low, and the transistor Tr1 is kept off. As a result, even when the comparison signal changes to the low level, a state in which no current flows through the resistor R3 is maintained for a time determined based on the capacitance of the capacitor C3. This time is longer than the maximum period of the modulation signal. Therefore, even if the level of the comparison signal changes due to the modulation signal entering the
また、比較信号がハイレベルからローレベルに変化したことにより、コンデンサC2は放電を開始し、抵抗R4に電流が流れる。その結果、コンパレータ13のプラス入力端子に入力される基準電圧は、抵抗R2と抵抗R4との並列抵抗と、抵抗R1との比率によって決定される第2基準電圧Vb2に変化する。例えば、抵抗R1の抵抗値が1MΩ、抵抗R2の抵抗値が1.2MΩ、抵抗R4の抵抗値が9.1MΩであるとすると、第2基準電圧Vb2は、約1.8Vとなる。ここで、抵抗R4とコンデンサC2とのRC直列回路の過渡応答により、第1基準電圧Vb1から第2基準電圧Vb2に変化するまで若干の遅延が発生する。
Further, when the comparison signal changes from the high level to the low level, the capacitor C2 starts discharging, and a current flows through the resistor R4. As a result, the reference voltage input to the positive input terminal of the
このように、コンパレータ13のマイナス入力端子に第1基準電圧Vb1よりも高い電圧の通信信号が入力されたことに応じて、基準電圧を第1基準電圧Vb1よりも低い第2基準電圧Vb2に切り替えることにより、通信信号の電圧と基準電圧とを乖離させ、比較信号にチャタリングが発生しないようにすることができる。
As described above, the reference voltage is switched to the second reference voltage Vb2 lower than the first reference voltage Vb1 in response to the communication signal having a voltage higher than the first reference voltage Vb1 being input to the negative input terminal of the
続いて、時間T3において、コンパレータ13のマイナス入力端子に入力される通信信号の電圧が、第2基準電圧Vb2未満になる。この場合、コンパレータ13は、ハイレベルの比較信号を出力する。
Subsequently, at time T3, the voltage of the communication signal input to the negative input terminal of the
時間T3においてハイレベルの比較信号が出力されると、トランジスタTr2はオン状態となる。この場合、コンデンサC3は瞬時に放電するとともに、電源P2から供給される電流が抵抗R7を流れることから、トランジスタTr1がオフ状態を維持する。これにより、抵抗R3に電流が流れない状態が維持される。 When a high-level comparison signal is output at time T3, the transistor Tr2 is turned on. In this case, the capacitor C3 is instantaneously discharged, and the current supplied from the power source P2 flows through the resistor R7, so that the transistor Tr1 is maintained in the off state. Thereby, the state where no current flows through the resistor R3 is maintained.
また、比較信号がローレベルからハイレベルに変化したことにより、コンデンサC2は充電を開始し、抵抗R4に電流が流れる。したがって、コンパレータ13のプラス入力端子に入力される基準電圧は、抵抗R1と抵抗R4との並列抵抗と、抵抗R2との比率によって決定される第1基準電圧Vb1に変化する。
Further, when the comparison signal is changed from the low level to the high level, the capacitor C2 starts charging, and a current flows through the resistor R4. Therefore, the reference voltage input to the positive input terminal of the
その後、通信信号が入力され続けている間は、コンパレータ13のプラス入力端子に入力される基準電圧は、第1基準電圧Vb1と第2基準電圧Vb2とに交互に切り替わる。
Thereafter, while the communication signal continues to be input, the reference voltage input to the positive input terminal of the
続いて、図5(b)に示す通信信号の入力終了時の動作について説明する。時間T27において通信信号の入力が終了すると、コンパレータ13のマイナス入力端子に入力される通信信号の電圧が第1基準電圧Vb1以上になる。この場合、コンパレータ13は、ローレベルの比較信号を出力する。
Next, the operation at the end of communication signal input shown in FIG. 5B will be described. When the input of the communication signal is completed at time T27, the voltage of the communication signal input to the negative input terminal of the
時間T27においてローレベルの比較信号が出力されると、トランジスタTr2はオフ状態となる。この場合、コンデンサC3は充電を開始するので、トランジスタTr1のベース電圧は低い状態を維持し、トランジスタTr1のオフ状態が維持される。これにより、抵抗R3に電流が流れない状態が維持される。 When a low-level comparison signal is output at time T27, the transistor Tr2 is turned off. In this case, since the capacitor C3 starts to be charged, the base voltage of the transistor Tr1 is kept low, and the transistor Tr1 is kept off. Thereby, the state where no current flows through the resistor R3 is maintained.
また、比較信号がハイレベルからローレベルに変化したことにより、コンデンサC2は放電を開始し、抵抗R4に電流が流れる。したがって、コンパレータ13のプラス入力端子に入力される基準電圧は、抵抗R2と抵抗R4との並列抵抗と、抵抗R1との比率によって決定される第2基準電圧Vb2に変化する。
Further, when the comparison signal changes from the high level to the low level, the capacitor C2 starts discharging, and a current flows through the resistor R4. Therefore, the reference voltage input to the positive input terminal of the
その後もコンパレータ13は、ローレベルの比較信号を出力し続けることから、コンデンサC3の充電が完了する。そうすると、コンデンサC3には電流が流れなくなることから、トランジスタTr1のベースにトランジスタTr1をオン状態とする電圧が印加される。時間T28においてコンデンサC3の充電が完了したとすると、トランジスタTr1はオン状態に変化し、抵抗R3に電流が流れる状態に変化する。
Thereafter, the
また、時間T28においてコンデンサC2の放電も完了したとすると、時間T28では、抵抗R4に電流が流れない状態となる。したがって、時間T28において、コンパレータ13のプラス入力端子に入力される基準電圧は、抵抗R2と抵抗R3との並列抵抗と、抵抗R1との抵抗値の比率によって決定される第3基準電圧Vb3に変化する。
If the discharge of the capacitor C2 is also completed at time T28, the current does not flow through the resistor R4 at time T28. Therefore, at time T28, the reference voltage input to the positive input terminal of the
[本実施形態における効果]
以上説明したように、本実施形態に係る信号検出回路10は、火災報知設備の通信に係る通信線Lcに対応する電圧と、基準電圧との差に基づく比較信号を出力するコンパレータ13を有する。また、信号検出回路10は、比較信号に基づいて周波数変調された通信信号が通信線Lcに流れていることを検出した後に、第1基準電圧Vb1又は第1基準電圧Vb1よりも低レベルの第2基準電圧Vb2を基準電圧としてコンパレータ13に入力する基準電圧発生部14を有する。このようにすることで、信号検出回路10は、通信信号の立上がり時又は立下り時にリンギングが発生したり、通信信号にノイズ等が重畳されたりすることにより基準電圧付近で電圧が変動しても、出力信号にチャタリングが生じることを防止できる。したがって、出力信号を復調するCPUにおいて、変調された通信信号に含まれているデータを精度良く復調することができる。
[Effect in this embodiment]
As described above, the
また、通信線Lcにはノイズが重畳されることがあるが、第3基準電圧Vb3が第1基準電圧Vb1及び第2基準電圧Vb2よりも低く設定されているので、信号検出回路10に変調信号が入力されていない状態で通信線Lcにノイズが印加された場合に、信号検出回路10がノイズを変調信号であると誤検知して、スリープモードになっているCPUを誤って起動させてしまうことを防止できる。このように、CPUが不要なタイミングで起動されることを防止できるので、CPUの消費電力を低減できる。
Further, although noise may be superimposed on the communication line Lc, since the third reference voltage Vb3 is set lower than the first reference voltage Vb1 and the second reference voltage Vb2, a modulation signal is sent to the
また、信号検出回路10においては、変調信号を受信している間は、比較信号がローレベルに変化しても、抵抗R3に電流が流れない状態が維持され、第1基準電圧Vb1又は第2基準電圧Vb2を発生し続けることができる。したがって、信号検出回路10は、変調信号を受信する前は、基準電圧を低く抑えて変調信号の誤検知を防ぐとともに、変調信号を検出した後は、変調信号の中央値付近を閾値として変調信号を復調できるので、復調の精度を向上させることができる。
In the
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、以上の説明においては、通信信号がFSK変調されている場合を例示したが、通信信号の変調方式はFSK変調に限らない。通信信号は、PSK(Phase Shift Keying)、QAM(Quadrature Amplitude Modulation)等の他の変調方式で変調されていてもよい。また、装置の分散・統合の具体的な実施の形態は、以上の実施の形態に限られず、その全部又は一部について、任意の単位で機能的又は物理的に分散・統合して構成することができる。また、複数の実施の形態の任意の組み合わせによって生じる新たな実施の形態も、本発明の実施の形態に含まれる。組み合わせによって生じる新たな実施の形態の効果は、もとの実施の形態の効果を合わせ持つ。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment, A various deformation | transformation and change are possible within the range of the summary. is there. For example, in the above description, the case where the communication signal is FSK modulated has been illustrated, but the modulation method of the communication signal is not limited to FSK modulation. The communication signal may be modulated by other modulation methods such as PSK (Phase Shift Keying) and QAM (Quadrature Amplitude Modulation). Further, the specific embodiments of the distribution / integration of the devices are not limited to the above-described embodiments, and all or a part of them may be configured to be functionally or physically distributed / integrated in arbitrary units. Can do. In addition, new embodiments generated by any combination of a plurality of embodiments are also included in the embodiments of the present invention. The effect of the new embodiment produced by the combination has the effect of the original embodiment.
1 感知器
2 区画閉鎖装置
3 防災制御盤
4 制御装置
5 中継器
6 装置制御盤
7 火災センサー
10 信号検出回路
11 フィルタ部
12 信号レベル調整部
13 コンパレータ
14 基準電圧発生部
141 トランジスタ回路
100 防火システム
DESCRIPTION OF
Claims (7)
前記比較信号に基づいて周波数変調された通信信号が前記通信線に流れていることを検出した後に、第1基準電圧又は第1基準電圧よりも低レベルの第2基準電圧を前記基準電圧として前記電圧比較部に入力する基準電圧発生部と、
を有する信号検出回路。 A voltage comparison unit that outputs a comparison signal based on a difference between a voltage based on the voltage of the communication line and a reference voltage;
After detecting that a communication signal frequency-modulated based on the comparison signal is flowing in the communication line, the first reference voltage or a second reference voltage lower than the first reference voltage is used as the reference voltage. A reference voltage generator to be input to the voltage comparator;
A signal detection circuit.
前記基準電圧発生部は、前記第1基準電圧を前記電圧比較部に入力している間に前記比較信号が前記第2レベルから前記第1レベルに変化したことに応じて、前記電圧比較部に入力する前記基準電圧を、前記第1基準電圧から前記第2基準電圧に切り替える、
請求項1に記載の信号検出回路。 The voltage comparison unit outputs the comparison signal of the first level when the voltage based on the voltage of the communication line is equal to or higher than the reference voltage, and the voltage based on the voltage of the communication line is less than the reference voltage Output the comparison signal of the second level of the logic opposite to the first level,
The reference voltage generator receives the first reference voltage from the second level to the first level while the first reference voltage is being input to the voltage comparator. Switching the input reference voltage from the first reference voltage to the second reference voltage;
The signal detection circuit according to claim 1.
請求項2に記載の信号検出回路。 The reference voltage generator receives the second reference voltage from the first level to the second level while the second reference voltage is being input to the voltage comparison unit. Switching the input reference voltage from the second reference voltage to the first reference voltage;
The signal detection circuit according to claim 2.
請求項1から3のいずれか1項に記載の信号検出回路。 The reference voltage generation unit is provided between the output unit of the comparison signal in the voltage comparison unit and the input unit of the reference voltage, and is a resistor for switching between the first reference voltage and the second reference voltage And having a capacitor,
The signal detection circuit according to claim 1.
請求項1から4のいずれか1項に記載の信号検出回路。 The reference voltage generation unit inputs a third reference voltage lower than the second reference voltage as the reference voltage to the voltage comparison unit in a state where the voltage of the comparison signal does not change over a predetermined time, After the comparison signal indicates that the voltage based on the voltage of the communication line has transitioned from a state higher than or equal to the third reference voltage to a state lower than the third reference voltage, the first reference voltage or the second reference voltage Is input to the voltage comparison unit as the reference voltage,
The signal detection circuit according to claim 1.
請求項5に記載の信号検出回路。 While the voltage of the comparison signal is changing to a time shorter than the predetermined time, the reference voltage generation unit uses the first reference voltage or the second reference voltage as the reference voltage to the voltage comparison unit. When the input and transition to a state where the voltage of the comparison signal does not change over a predetermined time or more, the third reference voltage is input to the voltage comparison unit as the reference voltage,
The signal detection circuit according to claim 5.
請求項5又は6に記載の信号検出回路。
The reference voltage generation unit includes a transistor circuit that is provided between an output unit of the comparison signal in the voltage comparison unit and an input unit of the reference voltage, and generates the third reference voltage.
The signal detection circuit according to claim 5 or 6.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017175913A JP6935280B2 (en) | 2017-09-13 | 2017-09-13 | Signal detection circuit |
JP2021136814A JP7213317B2 (en) | 2017-09-13 | 2021-08-25 | signal detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017175913A JP6935280B2 (en) | 2017-09-13 | 2017-09-13 | Signal detection circuit |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021136814A Division JP7213317B2 (en) | 2017-09-13 | 2021-08-25 | signal detection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019054345A true JP2019054345A (en) | 2019-04-04 |
JP6935280B2 JP6935280B2 (en) | 2021-09-15 |
Family
ID=66015106
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017175913A Active JP6935280B2 (en) | 2017-09-13 | 2017-09-13 | Signal detection circuit |
JP2021136814A Active JP7213317B2 (en) | 2017-09-13 | 2021-08-25 | signal detection circuit |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021136814A Active JP7213317B2 (en) | 2017-09-13 | 2021-08-25 | signal detection circuit |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP6935280B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021040257A (en) * | 2019-09-04 | 2021-03-11 | ローム株式会社 | Voltage comparison circuit |
US12038365B2 (en) * | 2019-06-11 | 2024-07-16 | ams Sensors Germany GmbH | Optical particle sensor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0193915A (en) * | 1987-10-05 | 1989-04-12 | Mitsubishi Electric Corp | Comparator with hysteresis |
JPH0417435A (en) * | 1990-05-11 | 1992-01-22 | Toshiba Corp | Data shaping circuit for fsk receiver |
JPH05291899A (en) * | 1992-02-13 | 1993-11-05 | Toa Medical Electronics Co Ltd | Hysteresis comparator circuit |
EP2618485A1 (en) * | 2012-01-20 | 2013-07-24 | Siemens Aktiengesellschaft | Multi-threshold comparison circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05343962A (en) * | 1992-06-10 | 1993-12-24 | Canon Inc | Pulse discriminator |
JP4436242B2 (en) | 2004-12-13 | 2010-03-24 | Okiセミコンダクタ株式会社 | Data slicer |
JP2019009525A (en) | 2017-06-21 | 2019-01-17 | 株式会社デンソー | Comparator with hysteresis |
-
2017
- 2017-09-13 JP JP2017175913A patent/JP6935280B2/en active Active
-
2021
- 2021-08-25 JP JP2021136814A patent/JP7213317B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0193915A (en) * | 1987-10-05 | 1989-04-12 | Mitsubishi Electric Corp | Comparator with hysteresis |
JPH0417435A (en) * | 1990-05-11 | 1992-01-22 | Toshiba Corp | Data shaping circuit for fsk receiver |
JPH05291899A (en) * | 1992-02-13 | 1993-11-05 | Toa Medical Electronics Co Ltd | Hysteresis comparator circuit |
EP2618485A1 (en) * | 2012-01-20 | 2013-07-24 | Siemens Aktiengesellschaft | Multi-threshold comparison circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12038365B2 (en) * | 2019-06-11 | 2024-07-16 | ams Sensors Germany GmbH | Optical particle sensor |
JP2021040257A (en) * | 2019-09-04 | 2021-03-11 | ローム株式会社 | Voltage comparison circuit |
Also Published As
Publication number | Publication date |
---|---|
JP6935280B2 (en) | 2021-09-15 |
JP7213317B2 (en) | 2023-01-26 |
JP2021182779A (en) | 2021-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2021182779A (en) | Signal detection circuit | |
US8260155B2 (en) | Carrier detection circuit, method for controlling carrier detection circuit, and infrared signal processing circuit having the carrier detection circuit | |
WO2016171785A1 (en) | On-vehicle electronic device | |
JP2007288612A (en) | Apparatus, system and method for data communication | |
US9991722B2 (en) | Method for managing contactless power transfer from a transmitter to a receiver, and corresponding transmitter | |
JP6201890B2 (en) | Slave communication device and bus communication system | |
JP4263023B2 (en) | Two-wire data communication method, system, control device and data storage device | |
CN105467262A (en) | Method and device for detecting connection error of display equipment terminal | |
JP4589462B2 (en) | I / O signal controller | |
JP2006295319A (en) | Ask demodulating circuit | |
CN110475324B (en) | Low power heartbeat for low power mode | |
JP6180862B2 (en) | Pulse receiving circuit | |
JP2009055385A (en) | Data communication system, and offset adjustment method for receiving circuit | |
JP5200782B2 (en) | Parallel operation inverter state determination circuit | |
JP4393351B2 (en) | Data communication apparatus, data communication system, and data communication method | |
JP4817045B2 (en) | Distributed power system | |
JP2020031272A (en) | Semiconductor device | |
JP2006352269A (en) | Pulse width modulation circuit and switching amplifier | |
JP4412141B2 (en) | Power supply start / stop control circuit | |
JP6451196B2 (en) | Communication device | |
JP2009044774A (en) | Data storage device | |
CN205039829U (en) | Terminal signal detection circuit and device | |
JP3361002B2 (en) | Data transmission equipment | |
JP4687537B2 (en) | Receiver for inter-vehicle communication | |
CN112152572B (en) | Signal receiving circuit capable of resisting ground potential drift and signal transmission device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6935280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |