JP2019046906A - Semiconductor device and manufacturing method of the same - Google Patents

Semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2019046906A
JP2019046906A JP2017166859A JP2017166859A JP2019046906A JP 2019046906 A JP2019046906 A JP 2019046906A JP 2017166859 A JP2017166859 A JP 2017166859A JP 2017166859 A JP2017166859 A JP 2017166859A JP 2019046906 A JP2019046906 A JP 2019046906A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor
semiconductor device
semiconductor substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017166859A
Other languages
Japanese (ja)
Other versions
JP7031178B2 (en
Inventor
山田 英雄
Hideo Yamada
英雄 山田
利彦 高畑
Toshihiko Takahata
利彦 高畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017166859A priority Critical patent/JP7031178B2/en
Publication of JP2019046906A publication Critical patent/JP2019046906A/en
Application granted granted Critical
Publication of JP7031178B2 publication Critical patent/JP7031178B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Die Bonding (AREA)

Abstract

To achieve a semiconductor device with an edge-mounted semiconductor element, which has higher reliability than in the past; and provide a manufacturing method of the semiconductor device.SOLUTION: A semiconductor device comprises a semiconductor element including an end-face electrode 222 which is exposed on an end face 20c of a semiconductor substrate 20 and composed of a material having solder, in which, even though burrs occur on the end-face electrode 222, the burrs can be removed by heat application and the occurrence of leakage at the end face is inhibited. In the semiconductor device, the semiconductor element 100 comprising the semiconductor substrate is mounted on one surface 10a of a mounting substrate 10 with an end face where the end-face electrode is formed facing the one surface 10a of the mounting substrate 10. This makes the semiconductor element be edge mounted by the end-face electrode and achieves the semiconductor device having higher reliability than in the past. A manufacturing method of the semiconductor device includes the step of: forming the end-face electrode by solder; and subsequently, melting the end-face electrode and solidifying the end-face electrode again. This makes it possible to remove burrs of the end-face electrode easily and manufacture the semiconductor device having high reliability.SELECTED DRAWING: Figure 1

Description

本発明は、端面において半導体基板から露出する貫通電極を備える半導体素子が、該貫通電極が形成された端面を実装基板に向けた状態で実装された半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device in which a semiconductor element provided with a through electrode exposed from a semiconductor substrate at an end surface is mounted with the end surface on which the through electrode is formed facing a mounting substrate, and a method of manufacturing the same.

従来、表面と裏面とを有し、表面側から裏面側へ延びるように形成された複数のビアを有する半導体基板を備え、複数のビアのうち一部が平面視にて分断された状態とされ、表面と裏面とを繋ぐ面である端面において露出している半導体素子が知られている。そして、このような半導体素子がその端面を他の回路基板の一面と対面させた状態で、該端面において露出する一部のビア内に設けられた接合材を介して該一面上に実装されている半導体装置が知られている(以下、このような実装を「端面実装」という)。この種の半導体装置としては、例えば、特許文献1に記載の発明が挙げられる。   Conventionally, a semiconductor substrate having a front surface and a back surface and having a plurality of vias formed to extend from the front surface side to the back surface side is provided, and a part of the plurality of vias is divided in a plan view There is known a semiconductor element exposed at an end face which is a surface connecting the front and back surfaces. Then, with such an end face facing one surface of another circuit board, such a semiconductor element is mounted on the one side via a bonding material provided in a part of vias exposed at the end face. Semiconductor devices are known (hereinafter, such mounting is referred to as “end surface mounting”). Examples of this type of semiconductor device include the invention described in Patent Document 1.

特許文献1に記載の半導体装置は、表裏の関係にある一面と他面とを有し、一面に加速度計などの回路が形成された第1の半導体基板と、表面と裏面とを有する第2の半導体基板とを有する半導体素子を備えた構成とされている。第1の半導体基板は、他面から一面側へ延びるビアが複数形成されていると共に、該第1の半導体基板の一面が第2の半導体基板の裏面と接合されている。第2の半導体基板は、表面から裏面側へと延びるビアが複数形成されている。これらのビアは、その内壁に第1の半導体基板の回路と電気的に接続された配線が形成されている。このような構成において、特許文献1に記載の半導体装置は、この半導体素子の一部のビアが一面に対する法線方向から見て円弧状となるように分断され、該一部のビアの内壁面が端面側において露出している。そして、この半導体装置は、該半導体素子の端面が他の回路基板の一面と対面すると共に、該一部のビア内に設けられた接合材を介して他の回路基板の一面上に端面実装されている。   The semiconductor device described in Patent Document 1 has a first semiconductor substrate having one surface and the other surface in a relationship of front and back, a first semiconductor substrate on which a circuit such as an accelerometer is formed, and a second surface and a second surface. And a semiconductor device having the above-described semiconductor substrate. The first semiconductor substrate is formed with a plurality of vias extending from the other surface to one surface side, and one surface of the first semiconductor substrate is joined to the back surface of the second semiconductor substrate. The second semiconductor substrate has a plurality of vias extending from the front surface to the rear surface. In these vias, wirings electrically connected to the circuit of the first semiconductor substrate are formed on the inner wall. In such a configuration, the semiconductor device described in Patent Document 1 is divided such that a part of vias of the semiconductor element has an arc shape as viewed from the normal direction to one surface, and the inner wall surface of the part of the vias Is exposed at the end face side. Then, in the semiconductor device, the end face of the semiconductor element faces one surface of the other circuit board, and the end face is mounted on the other surface of the other circuit board through the bonding material provided in the part of the via. ing.

このように端面実装が可能、かつ加速度センサとされた半導体素子を、例えば該半導体素子を互いに直交する3つの軸方向それぞれの加速度を検出できるように1つの回路基板上に3つ搭載した場合、3つの軸方向それぞれの加速度を検出できる半導体装置となる。   When three semiconductor elements that can be mounted on an end face in this way and that are made into an acceleration sensor are mounted on one circuit board, for example, so that accelerations in three axial directions orthogonal to one another can be detected. The semiconductor device can detect acceleration in each of the three axial directions.

特開2012−160733号公報JP, 2012-160733, A

ところで、本発明者らは、このような端面実装を、半導体基板を貫通するビアを金属材料などの導電性材料で充填して形成されたSi貫通電極、すなわちTSVを利用して行うことを検討している。この場合、平面視にて端面で分断され、該端面で露出すると共に端面実装に用いられるTSV(以下「端面TSV」という)は、端面実装の面積を大きくし、接合信頼性を向上させる観点から、その径が端面で露出していない他のTSVの径よりも大きいことが好ましい。しかしながら、このように径の異なる複数のTSVを形成する場合、一度のめっき法により行うことは難しい。   By the way, the present inventors consider carrying out such end face mounting using a Si penetrating electrode formed by filling a via penetrating a semiconductor substrate with a conductive material such as a metal material, that is, TSV. doing. In this case, TSV (hereinafter referred to as “end surface TSV”) which is divided at the end surface in plan view and exposed at the end surface and used for end surface mounting enlarges the area of end surface mounting and improves junction reliability. Preferably, the diameter is larger than the diameters of other TSVs not exposed at the end face. However, in the case of forming a plurality of TSVs having different diameters in this manner, it is difficult to carry out by one plating method.

具体的には、複数のビアが形成された面に対する法線方向から見て、複数のビアのうち径の小さいビア(以下「小径ビア」という)と径の大きいビア(以下「大径ビア」という)との2種のビアそれぞれを充填するTSVをめっき法で形成する場合について検討する。このとき、大径ビアを充填するTSV(以下「大径TSV」という)を形成するのに要する時間は、小径ビアを充填するTSV(以下「小径TSV」という)を形成するのに要する時間よりも長い。そのため、小径ビアおよび大径ビアそれぞれを一度のめっき法で充填しようとすると、小径TSVを形成した後もめっきを続けることとなってしまい、小径TSVが半導体基板をはみ出すように過剰に形成される。また、大径TSVをめっき法で形成する手法は、時間を要するため、小径TSVのみをめっき法で形成する場合よりも高コストとなる。   Specifically, when viewed in the normal direction to the surface on which the plurality of vias are formed, the plurality of vias having the smaller diameter (hereinafter referred to as “small diameter vias”) and the large diameter vias (hereinafter “large diameter vias”) Consider the case where the TSV filling each of the two types of vias) is formed by plating. At this time, the time required to form a TSV filling large diameter vias (hereinafter referred to as “large diameter TSV”) is longer than the time required to form TSV filling small diameter vias (hereinafter referred to as “small diameter TSV”). Too long. Therefore, when each of the small diameter via and the large diameter via is to be filled by a single plating method, plating will continue even after forming the small diameter TSV, and the small diameter TSV is excessively formed so as to protrude the semiconductor substrate. . Further, the method of forming the large diameter TSV by the plating method requires time, and therefore, the cost is higher than the case of forming only the small diameter TSV by the plating method.

ここで、端面TSVは、ビアを金属材料で充填してTSVを形成した後に、平面視にて当該TSVを分断するようにダイシングカットを行って形成されるため、そのTSVの断面が端面側において露出した状態となる。このような工程により形成される端面TSVは、ダイシングブレードで端面TSVを構成する金属材料が切断される際に当該金属材料が伸びることに起因し、平面視にて端面TSV側から半導体基板まで突き出た突起、すなわちバリが形成されてしまうことがある。このようなバリが形成された場合、端面TSVは、半導体基板と電気的に繋がって短絡してしまい、歩留まりの低下や信頼性の低下の原因となってしまう。   Here, the end face TSV is formed by performing a dicing cut so as to divide the TSV in plan view after filling the via with a metal material to form the TSV, so the cross section of the TSV is on the end face side It will be in the exposed state. The end surface TSV formed by such a process is caused by the extension of the metal material when the metal material forming the end surface TSV is cut by the dicing blade, and protrudes from the end surface TSV side to the semiconductor substrate in plan view Projections, or burrs, may be formed. When such a burr is formed, the end face TSV is electrically connected to the semiconductor substrate to short-circuit, which causes a decrease in yield and a decrease in reliability.

本発明は、上記の点に鑑みてなされたものであり、他のTSVよりも径の大きな端面TSVを有しつつも、端面TSVでの短絡が抑制された半導体素子が、他の実装基板に端面実装された半導体装置およびその製造方法を提供することを目的とする。   The present invention has been made in view of the above-described point, and a semiconductor element in which a short circuit at the end face TSV is suppressed while having an end face TSV having a diameter larger than that of the other TSVs is used as another mounting substrate. An object of the present invention is to provide an edge-mounted semiconductor device and a method of manufacturing the same.

上記目的を達成するため、請求項1に記載の半導体装置は、一面(10a)を有する実装基板(10)と、表面(20a)、裏面(20b)および表面と裏面とを繋ぐ端面(20c)を有する半導体基板(20)と、物理量に応じた信号を出力するセンサ部(30)とを有する半導体素子(100)と、を備える。このような構成において、半導体基板は、端面に表面と裏面とを繋ぐ溝部(21)が形成されており、溝部には、該溝部の内壁面を覆う絶縁膜(211)と、絶縁膜を介して該溝部を充填し、はんだを有してなる端面電極(212)とが形成されており、半導体素子は、端面のうち端面電極が形成されている面が一面側を向いた状態で一面上に搭載されると共に、端面電極を介して実装基板と電気的に接続されている。   In order to achieve the above object, the semiconductor device according to claim 1 comprises a mounting substrate (10) having one surface (10a), a front surface (20a), a back surface (20b) and an end surface (20c) connecting the front and back surfaces. And a semiconductor element (100) having a sensor unit (30) for outputting a signal according to a physical quantity. In such a configuration, the semiconductor substrate has a groove (21) formed on the end surface to connect the front surface and the back surface, and the groove includes an insulating film (211) covering the inner wall surface of the groove and an insulating film. The groove is filled and an end surface electrode (212) formed of solder is formed, and the semiconductor element is on one side with the surface on which the end surface electrode is formed facing one side. And is electrically connected to the mounting substrate through the end face electrode.

このように、端面に形成された溝部を充填し、端面において露出する端面電極、すなわち端面TSVにはんだを有してなる材料が用いられることで、端面TSVにバリが発生した場合であっても、加熱によりバリを除去できる半導体素子の構成となる。また、端面TSVにおけるバリを除去できる半導体素子の構成とされることで、端面TSVでの半導体素子のリーク電流の発生を抑制することができ、歩留まりや信頼性を向上する。そのため、このような半導体素子を用いた半導体装置は、その歩留まりや信頼性が向上する。   As described above, even when burrs are generated on the end surface TSV by using a material in which the groove formed on the end surface is filled and the end surface electrode exposed on the end surface, that is, the material having solder on the end surface TSV is used. It becomes a structure of the semiconductor element which can remove a burr | flash by heating. In addition, with the configuration of the semiconductor element capable of removing the burr at the end face TSV, the generation of the leak current of the semiconductor element at the end face TSV can be suppressed, and the yield and the reliability can be improved. Therefore, the yield and reliability of the semiconductor device using such a semiconductor element are improved.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。   In addition, the code | symbol in the parenthesis of each said means shows an example of the correspondence with the specific means as described in embodiment mentioned later.

第1実施形態の半導体装置を示す斜視図である。It is a perspective view showing a semiconductor device of a 1st embodiment. 図1中のII-II間を通る平面に沿って第1実施形態の半導体装置を切断した場合における断面を示す断面図である。FIG. 2 is a cross-sectional view showing a cross section when the semiconductor device of the first embodiment is cut along a plane passing between II and II in FIG. 1; 端面実装される半導体素子を示す斜視図である。It is a perspective view which shows the semiconductor element mounted in an end surface. 第1実施形態の半導体装置の製造工程を示す図である。FIG. 7 is a view showing the manufacturing process of the semiconductor device of the first embodiment. 図4に続く第1実施形態の半導体装置の製造工程を示す図である。FIG. 5 is a view showing the manufacturing process of the semiconductor device of the first embodiment following FIG. 4; 端面電極に生じるバリとその除去を示す平面図であり、(a)は半導体基板の分割直後を示す図であり、(b)は端面電極を再融解・固化した後を示す図である。It is a top view which shows the burr | flash produced in an end surface electrode, and its removal, (a) is a figure which shows immediately after division | segmentation of a semiconductor substrate, (b) is a figure which shows after melt | melting and solidifying an end surface electrode. 第1実施形態の半導体装置における半導体素子の構造の変形例について示す図であって、(a)は斜視図であり、(b)は(a)の断面図である。It is a figure shown about the modification of the structure of the semiconductor element in the semiconductor device of 1st Embodiment, Comprising: (a) is a perspective view, (b) is sectional drawing of (a). 第1実施形態の半導体装置における半導体素子の構造の変形例について示す図であって、(a)は斜視図であり、(b)は(a)の断面図である。It is a figure shown about the modification of the structure of the semiconductor element in the semiconductor device of 1st Embodiment, Comprising: (a) is a perspective view, (b) is sectional drawing of (a). 第2実施形態の半導体装置を示す斜視図である。It is a perspective view which shows the semiconductor device of 2nd Embodiment.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。   Hereinafter, an embodiment of the present invention will be described based on the drawings. In the following embodiments, parts that are the same as or equivalent to each other will be described with the same reference numerals.

(第1実施形態)
第1実施形態の半導体装置S1について、図1〜図6を参照して述べる。図1、図2では、構成を分かり易くするため、後述する実装基板10、半導体素子100および接合材40以外の構成を省略している。図1、図3では、構成を分かり易くするため、一方向から斜視した状態において当該一方向から見えない部分については、破線で示すと共に、半導体素子100のうち表面20a側に形成された絶縁膜については省略している。
First Embodiment
The semiconductor device S1 of the first embodiment will be described with reference to FIGS. In FIGS. 1 and 2, in order to make the configuration easy to understand, configurations other than the mounting substrate 10, the semiconductor element 100, and the bonding material 40, which will be described later, are omitted. In FIGS. 1 and 3, in order to make the configuration easy to understand, the insulating film formed on the surface 20 a side of the semiconductor element 100 is shown by a broken line for a portion that can not be seen from one direction when viewed obliquely from one direction. Is omitted.

本実施形態の半導体装置S1は、図1もしくは図2に示すように、実装基板10と、半導体素子100とを備え、実装基板10の一面10a上に半導体素子100が搭載された構成とされている。   As shown in FIG. 1 or 2, the semiconductor device S1 of the present embodiment includes the mounting substrate 10 and the semiconductor element 100, and the semiconductor element 100 is mounted on one surface 10a of the mounting substrate 10. There is.

実装基板10は、本実施形態では、例えば、ガラスエポキシ樹脂などにより構成された一面10aを有する板状の基板である。実装基板10は、図示しない回路配線、電極パッドや半導体素子100を制御する図示しないIC(Integrated Circuitの略)チップなどを備えていてもよい。   In the present embodiment, the mounting substrate 10 is a plate-like substrate having a surface 10 a made of, for example, a glass epoxy resin or the like. The mounting substrate 10 may include a circuit wiring (not shown), an electrode pad, an IC (Integrated Circuit abbreviation) chip (not shown) for controlling the semiconductor element 100, or the like.

半導体素子100は、本実施形態では、図1もしくは図2に示すように、半導体基板20と、半導体基板20に形成されたセンサ部30と、を有してなり、接合材40を介して実装基板10の一面10a上に搭載されている。具体的には、図3に示すように、半導体素子100は、端面20cのうち端面電極212が形成された搭載面20caを実装基板10の一面10a側に向けた状態で、該一面10a上に端面実装されている。   In the present embodiment, as shown in FIG. 1 or 2, the semiconductor device 100 includes the semiconductor substrate 20 and the sensor unit 30 formed on the semiconductor substrate 20, and the semiconductor device 100 is mounted via the bonding material 40. It is mounted on one surface 10 a of the substrate 10. Specifically, as shown in FIG. 3, the semiconductor element 100 has the end surface 20c on which the mounting surface 20ca on which the end surface electrode 212 is formed is directed to the one surface 10a side of the mounting substrate 10, The end face is mounted.

半導体基板20は、例えばシリコンなどによりなり、本実施形態では、図3に示すように、表面20aと、その反対側の裏面20bと、表面20aと裏面20bとを繋ぐ端面20cとを備える四角形板状とされている。半導体基板20は、図2に示すように、表面20aと裏面20bとを繋ぐ溝部21と貫通孔22とが形成されている。   The semiconductor substrate 20 is made of, for example, silicon, and in the present embodiment, as shown in FIG. 3, a rectangular plate provided with a front surface 20a, a back surface 20b opposite thereto, and an end surface 20c connecting the front surface 20a and the back surface 20b. It is in the form of As shown in FIG. 2, the semiconductor substrate 20 has a groove 21 and a through hole 22 that connect the front surface 20 a and the back surface 20 b.

溝部21は、本実施形態では、図3に示すように、裏面20bに対する法線方向(以下「裏面法線方向」という)から見て、円弧形状とされ、端面20cに2つ設けられている。溝部21の内壁面は、例えばSiOなどの絶縁性材料によりなる第1絶縁膜211により覆われている。溝部21は、図3に示すように、第1絶縁膜211を介して端面電極212により充填されている。溝部21は、円弧形状に限られず、台形形状や多角形状などとされてもよく、テーパーが設けられてもよいし、他の形状とされてもよい。 In the present embodiment, as shown in FIG. 3, in the present embodiment, the groove portion 21 has an arc shape as viewed from the normal direction to the back surface 20 b (hereinafter referred to as “back surface normal direction”). . The inner wall surface of the groove 21 is covered with a first insulating film 211 made of an insulating material such as SiO 2 , for example. The groove portion 21 is filled with the end surface electrode 212 via the first insulating film 211, as shown in FIG. The groove portion 21 is not limited to the arc shape, and may have a trapezoidal shape, a polygonal shape, or the like, a taper may be provided, or another shape.

端面電極212は、例えば、はんだを有する導電性材料により構成される。端面電極212は、半導体基板20に貫通孔とその内壁面を覆う絶縁膜と該絶縁膜を介して貫通孔を充填する電極を形成した後に、ダイシングカットなどにより分割されて形成された結果、端面20cにおいて半導体基板20から延設方向における断面が露出している。この詳細は、後述する製造工程において説明する。   The end face electrode 212 is made of, for example, a conductive material having a solder. The end face electrode 212 is formed as a result of being divided by dicing cutting after forming the through hole, the insulating film covering the inner wall surface thereof, and the electrode filling the through hole through the insulating film on the semiconductor substrate 20. At 20 c, the cross section in the extending direction is exposed from the semiconductor substrate 20. The details will be described in the manufacturing process described later.

端面電極212は、図1に示すように、接合材40を介して半導体素子100を実装基板10の一面10a上に搭載され、露出した断面が該一面10a側を向くように配置される。言い換えると、半導体素子100は、その端面20cのうち端面電極212が形成された搭載面20caが一面10a側を向くように配置される。端面電極212は、本実施形態では、接合材40を介して実装基板10と電気的に接続されている。   As shown in FIG. 1, the end face electrode 212 has the semiconductor element 100 mounted on one surface 10 a of the mounting substrate 10 via the bonding material 40, and is disposed so that the exposed cross section faces the one surface 10 a side. In other words, the semiconductor element 100 is arranged such that the mounting surface 20ca of the end surface 20c on which the end surface electrode 212 is formed faces the one surface 10a side. The end surface electrode 212 is electrically connected to the mounting substrate 10 via the bonding material 40 in the present embodiment.

端面電極212は、図3に示すように、裏面法線方向から見て、その最大幅が後述する貫通電極222の最大幅よりも大きくされることが好ましい。より具体的には、裏面法線方向から見て、端面電極212の搭載面20caにおける幅は、貫通電極222の最大幅よりも大きくされることが好ましい。これは、端面電極212の搭載面20caにおける露出面積を広く、すなわち接合の面積を広くすることで、半導体素子100の接合における信頼性を高めるためである。   As shown in FIG. 3, it is preferable that the maximum width of the end surface electrode 212 be larger than the maximum width of a through electrode 222 described later, as viewed from the back surface normal direction. More specifically, it is preferable that the width of the mounting surface 20 ca of the end surface electrode 212 be larger than the maximum width of the through electrode 222 when viewed from the back surface normal direction. This is to increase the reliability of the junction of the semiconductor element 100 by increasing the exposed area of the mounting surface 20 ca of the end face electrode 212, that is, the area of the junction.

なお、この端面電極212や貫通電極222の幅については、任意であり、適宜調整される。また、本実施形態では、溝部21、第1絶縁膜211および端面電極212がそれぞれ2つ形成されている例について説明しているが、これに限られず、これらの数は、適宜変更されてもよい。   The widths of the end face electrode 212 and the through electrode 222 are arbitrary and adjusted appropriately. Further, in the present embodiment, an example in which two groove portions 21, first insulating films 211 and two end surface electrodes 212 are formed is described, but the present invention is not limited thereto, and the number thereof may be appropriately changed. Good.

貫通孔22は、本実施形態では、図3に示すように、円形状とされ、裏面法線方向から見て、半導体基板20の外郭領域の内側に3つ設けられている。貫通孔22の内壁面は、例えばSiOなどの絶縁性材料によりなる第2絶縁膜221により覆われている。貫通孔22は、図2に示すように、第2絶縁膜221を介して貫通電極222により充填されている。 In the present embodiment, as shown in FIG. 3, the through holes 22 are circular, and three through holes 22 are provided inside the outer region of the semiconductor substrate 20 when viewed from the back surface normal direction. The inner wall surface of the through hole 22 is covered with a second insulating film 221 made of an insulating material such as SiO 2 , for example. The through holes 22 are filled with the through electrodes 222 via the second insulating film 221 as shown in FIG.

貫通電極222は、端面電極212と同様に、例えば、はんだを有してなる導電性材料により構成される。貫通電極222は、本実施形態では、表面20a側もしくは裏面20b側に設けられた図示しない回路配線を介して端面電極212やセンサ部30と電気的に接続されている。   The through electrode 222 is made of, for example, a conductive material having a solder, similarly to the end surface electrode 212. In the present embodiment, the through electrode 222 is electrically connected to the end surface electrode 212 and the sensor unit 30 via a circuit wiring (not shown) provided on the front surface 20 a side or the rear surface 20 b side.

なお、貫通孔22は、円形状に限られず、楕円形状や多角形状などとされてもよく、テーパーが設けられてもよいし、他の形状とされてもよい。また、本実施形態では、貫通孔22、第2絶縁膜221および貫通電極222がそれぞれ3つ形成された例について説明しているが、これに限られず、これらの数は適宜変更されてもよい。   The through hole 22 is not limited to a circular shape, and may have an elliptical shape, a polygonal shape, or the like, may be provided with a taper, or may have another shape. Further, although an example in which three through holes 22, two second insulating films 221, and three through electrodes 222 are formed is described in the present embodiment, the present invention is not limited to this, and the number of these may be appropriately changed. .

センサ部30は、物理量、例えば加速度、角速度や磁気に応じた信号を出力するものであり、公知の半導体プロセスにより形成される。センサ部30は、本実施形態では、角速度を検出する回路構成、すなわちジャイロセンサとされ、表面法線方向における角速度に応じた信号を出力する。   The sensor unit 30 outputs a signal corresponding to a physical quantity such as acceleration, angular velocity, or magnetism, and is formed by a known semiconductor process. In the present embodiment, the sensor unit 30 is a circuit configuration that detects an angular velocity, that is, a gyro sensor, and outputs a signal according to the angular velocity in the surface normal direction.

なお、センサ部30は、例えば、加速度センサ、ジャイロセンサ、地磁気センサなどとされるが、その構成については公知であるため、本明細書では詳細な構成などの説明を省略する。また、センサ部30は、本実施形態では、半導体基板20の表面20a側に形成されているが、これに限られず、裏面20b側に形成されてもよい。   The sensor unit 30 may be, for example, an acceleration sensor, a gyro sensor, or a geomagnetic sensor. However, the configuration of the sensor unit 30 is known, and thus the detailed description of the configuration and the like is omitted in this specification. Moreover, although the sensor part 30 is formed in the surface 20a side of the semiconductor substrate 20 in this embodiment, it is not restricted to this and may be formed in the back surface 20b side.

接合材40は、はんだを有してなる導電性材料、例えば、はんだやはんだ粒子とエポキシ樹脂との混合材料(いわゆる樹脂強化型はんだ)などにより構成され、実装基板10と端面電極212とを電気的に接続している。   The bonding material 40 is made of a conductive material having solder, for example, a mixed material of solder, solder particles and epoxy resin (so-called resin reinforced solder), and the like, and electrically mount substrate 10 and end surface electrode 212. Connected.

以上が、本実施形態の半導体装置S1の構成である。このような構成とされた半導体装置S1は、全体としてジャイロセンサなどとして機能する。   The above is the configuration of the semiconductor device S1 of the present embodiment. The semiconductor device S1 thus configured functions as a gyro sensor or the like as a whole.

次に、半導体装置S1の製造方法について、図4、図5を参照して説明する。なお、半導体素子100の形成工程のうち、端面電極212および貫通電極222の形成以外の工程については公知であるため、ここでは、簡単に説明する。   Next, a method of manufacturing the semiconductor device S1 will be described with reference to FIG. 4 and FIG. Note that among the steps of forming the semiconductor element 100, the steps other than the steps of forming the end surface electrode 212 and the through electrode 222 are known, and therefore, will be briefly described here.

まず、図4(a)に示すように、シリコンによりなり、表面20aおよび裏面20bを有する半導体基板20を用意する。そして、図4(b)に示すように、表面20a側に、通常の半導体プロセスによりセンサ部30を形成する。その後、例えば、CVD(Chemical Vapor Depositionの略)など手法によりSiOなどの絶縁性材料によりなる絶縁膜を表面20a側に形成する。そして、例えば、スパッタリングや蒸着法などの真空成膜法により、センサ部30と電気的に接続された図示しない配線層を形成し、当該配線層を上記と同様の手法により絶縁膜で覆う。これにより、図4(c)に示すように、表面20a側を覆い、図示しない配線層を備える表面絶縁膜20Aが形成される。 First, as shown in FIG. 4A, a semiconductor substrate 20 made of silicon and having a front surface 20a and a back surface 20b is prepared. And as shown to FIG. 4B, the sensor part 30 is formed in the surface 20a side by a normal semiconductor process. Thereafter, an insulating film made of an insulating material such as SiO 2 is formed on the surface 20 a side by a method such as CVD (abbreviation of Chemical Vapor Deposition). Then, for example, a not-shown wiring layer electrically connected to the sensor unit 30 is formed by a vacuum film forming method such as sputtering or vapor deposition, and the wiring layer is covered with an insulating film by the same method as described above. Thus, as shown in FIG. 4C, a surface insulating film 20A is formed which covers the surface 20a and is provided with a wiring layer (not shown).

表面絶縁膜20Aを形成した後、図4(d)に示すように、例えば、図示しないマスクを用いてドライエッチングにより、裏面法線方向から見て、表面20aと裏面20bとを繋ぐと共に、円柱状の穴である複数のトレンチ21A、貫通孔22を形成する。   After the surface insulating film 20A is formed, as shown in FIG. 4D, the surface 20a and the back surface 20b are connected by, for example, dry etching using a mask not shown and viewed from the back surface normal direction. A plurality of trenches 21A which are columnar holes and through holes 22 are formed.

なお、トレンチ21Aが後ほど溝部21となるものであり、トレンチ21Aは、裏面法線方向から見た径が、貫通孔22の径よりも大きくされる。また、トレンチ21Aと貫通孔22は、表面絶縁膜20Aを貫通せず、かつ、表面絶縁膜20A内に形成された図示しない配線層が裏面20b側に露出する程度の深さとされる。   The trench 21A later becomes the groove 21. The diameter of the trench 21A viewed from the back surface normal direction is larger than the diameter of the through hole 22. The trench 21A and the through hole 22 do not penetrate the surface insulating film 20A, and have a depth such that a not-shown wiring layer formed in the surface insulating film 20A is exposed on the back surface 20b side.

トレンチ21A、貫通孔22を形成した後、例えば、CVDなど手法によりSiOなどの絶縁性材料によりなり絶縁膜を形成する。具体的には、図4(e)に示すように、裏面20bを覆う裏面絶縁膜20B、トレンチ21Aの内壁面を覆う内壁絶縁膜21B、および貫通孔22の内壁面を覆う第2絶縁膜221を形成する。 After the trenches 21A and the through holes 22 are formed, an insulating film is formed of, for example, an insulating material such as SiO 2 by a method such as CVD. Specifically, as shown in FIG. 4E, a back surface insulating film 20B covering the back surface 20b, an inner wall insulating film 21B covering the inner wall surface of the trench 21A, and a second insulating film 221 covering the inner wall surface of the through hole 22. Form

なお、上記の絶縁膜の形成により、裏面法線方向から見て、トレンチ21Aおよび貫通孔22の底部にも絶縁膜が形成され、表面絶縁膜20A内の配線層を覆うため、絶縁膜のうち当該底部に形成されたものについては、ドライエッチングなどにより除去する。これにより、図4(e)に示す状態となる。   By the formation of the insulating film described above, the insulating film is also formed on the bottoms of the trenches 21A and the through holes 22 as viewed in the normal direction of the back surface to cover the wiring layer in the surface insulating film 20A. The one formed on the bottom is removed by dry etching or the like. As a result, the state shown in FIG. 4 (e) is obtained.

次いで、例えばスパッタリングにより後述するはんだを塗布する下地となる図示しないシード層を裏面20b側に形成する。具体的には、シード層は、例えば薄膜のTiとCuとがこの順に積層された構成とされ、裏面絶縁膜20B、内壁絶縁膜21B、第2絶縁膜221、トレンチ21A内の底部および貫通孔22内の底部を覆うこととなる。そして、真空もしくは減圧した環境下において、図5(a)に示すように、半導体基板20の裏面20b側に融解したはんだを塗布した後、半導体基板20を裏面20b側から加圧することで、電極層20Cを形成する。具体的には、内壁絶縁膜21Bを介してトレンチ21Aを充填する電極層21C、および第2絶縁膜221を介して貫通孔22を充填する電極層22Cを形成する。その後、図5(b)に示すように、研磨を行い、裏面20b側の余分なシード層およびはんだによる電極層20Cの一部を除去する。   Next, a seed layer (not shown), which is a base to which a solder described later is applied by sputtering, is formed on the back surface 20b side, for example. Specifically, for example, the seed layer has a configuration in which thin film Ti and Cu are stacked in this order, and the back surface insulating film 20B, the inner wall insulating film 21B, the second insulating film 221, the bottom in the trench 21A and the through hole It will cover the bottom in 22. Then, in a vacuum or reduced pressure environment, as shown in FIG. 5A, the melted solder is applied to the back surface 20b side of the semiconductor substrate 20, and then the semiconductor substrate 20 is pressurized from the back surface 20b side Form layer 20C. Specifically, an electrode layer 21C filling the trench 21A via the inner wall insulating film 21B and an electrode layer 22C filling the through hole 22 via the second insulating film 221 are formed. Thereafter, as shown in FIG. 5B, polishing is performed to remove an extra seed layer on the back surface 20b side and a part of the electrode layer 20C by the solder.

なお、溶融させたはんだを真空もしくは減圧した環境下において塗布することで、後に端面電極212もしくは貫通電極222となる電極層21C、22C内にボイドが生じることを抑制できる。また、溶融させたはんだの塗布により、一括で電極層21C、22Cを形成することで、表面法線方向から見て、最大幅が異なる電極層21C、22Cをめっき法よりも短時間、かつ低コストで形成することができる。   By applying the melted solder in a vacuum or reduced pressure environment, it is possible to suppress the formation of voids in the electrode layers 21C and 22C that will be the end face electrodes 212 or the through electrodes 222 later. In addition, by forming the electrode layers 21C and 22C collectively by applying molten solder, the electrode layers 21C and 22C having different maximum widths as viewed from the surface normal direction can be shorter and shorter than the plating method. It can be formed at cost.

続いて、図5(c)に示すように、電極層21Cを例えばダイシングカットにより、図5(c)中の一点鎖線で示す断面で分割し、電極層21Cの延設方向における断面を半導体基板20から露出させる。これにより、溝部21、第1絶縁膜211および端面電極212を備える半導体素子100が形成される。   Subsequently, as shown in FIG. 5C, the electrode layer 21C is divided, for example, by dicing cut at a cross section indicated by a dashed dotted line in FIG. 5C, and the cross section in the extending direction of the electrode layer 21C is a semiconductor substrate Exposed from 20. Thus, the semiconductor element 100 including the groove portion 21, the first insulating film 211, and the end face electrode 212 is formed.

なお、電極層21Cを分割することで、電極層21Cを構成するはんだがダイシングカットにより伸びてバリを形成した場合には、例えば半導体基板20を加熱して電極層21Cを溶融させた後、溶融した電極層21Cを再度固化することでバリを除去する。この詳細については、後ほどに説明する。   When the solder constituting the electrode layer 21C is extended by dicing cut to form burrs by dividing the electrode layer 21C, for example, the semiconductor substrate 20 is heated to melt the electrode layer 21C and then melted. The solidified electrode layer 21C is solidified again to remove burrs. The details will be described later.

続いて、図5(d)に示すように、半導体素子100を、端面電極212がされた搭載面20caを別途用意した実装基板10の一面10a側に向け、例えばはんだによりなる接合材40を介して搭載する。   Subsequently, as shown in FIG. 5D, the semiconductor element 100 is directed to the one surface 10a side of the mounting substrate 10 on which the mounting surface 20ca having the end surface electrode 212 is separately prepared, via the bonding material 40 made of, for example, solder. To mount.

以上のような工程により、半導体装置S1を製造することができる。なお、上記の製造方法は、あくまで一例であり、上記の例に限られず、適宜変更されてもよい。   The semiconductor device S1 can be manufactured by the above-described steps. In addition, said manufacturing method is an example to the last, is not limited to said example, You may change suitably.

次に、端面電極212におけるバリ形成およびその除去について、図6を参照して説明する。図6では、端面電極212に生じたバリの除去の様子を分かり易くするため、半導体素子100のうち、センサ部30や表面絶縁膜20Aについては省略している。   Next, formation of burrs on the end surface electrode 212 and its removal will be described with reference to FIG. In FIG. 6, the sensor unit 30 and the surface insulating film 20 </ b> A in the semiconductor element 100 are omitted in order to make it easy to understand the state of removal of the burr generated on the end surface electrode 212.

端面電極212は、例えば、図6(a)中の矢印で示す方向Dに沿ってダイシングカットされることにより形成され、端面20cにおいてその断面を半導体基板20から露出している。この際、端面電極212を構成するはんだがダイシングカットに用いるブレードにより延びることで、図6(a)に示すように、剥き出しになった半導体基板20の端面20cに接触する突起212a、いわゆるバリが形成されることがある。突起212aが形成されると、端面電極212は、半導体基板20と電気的に接続されてしまい、短絡した状態となる。端面電極212が端面20cにおいて半導体基板20と短絡した状態となると、半導体素子100の歩留まりや信頼性が低下し、半導体装置S1の信頼性低下の原因となる。   The end face electrode 212 is formed, for example, by dicing cutting along the direction D indicated by the arrow in FIG. 6A, and the cross section of the end face 20c is exposed from the semiconductor substrate 20 at the end face 20c. At this time, the solder constituting the end face electrode 212 is extended by the blade used for dicing cutting, and as shown in FIG. 6A, a protrusion 212a, a so-called burr, contacting the end face 20c of the exposed semiconductor substrate 20 May be formed. When the protrusion 212 a is formed, the end surface electrode 212 is electrically connected to the semiconductor substrate 20 and is in a shorted state. When the end surface electrode 212 is short-circuited with the semiconductor substrate 20 at the end surface 20c, the yield and the reliability of the semiconductor element 100 are reduced, which causes the reliability of the semiconductor device S1 to be reduced.

貫通電極をCuなどの金属材料により構成した従来の半導体装置(以下、単に「従来の半導体装置」という)では、端面電極を形成しようとした場合において、このようなバリが生じたとき、その対応が困難であった。本発明者らは、鋭意検討の結果、はんだを有してなる導電性材料で端面電極212を形成し、バリが生じたとしてもこれを容易に除去できる構成とされた半導体素子を用いた半導体装置を発明するに至った。   In the conventional semiconductor device (hereinafter simply referred to as “conventional semiconductor device”) in which the through electrode is made of a metal material such as Cu, when such a burr is generated in the case of forming the end face electrode Was difficult. As a result of intensive investigations, the present inventors formed the end surface electrode 212 with a conductive material having solder, and used the semiconductor element having a configuration capable of easily removing the burr even if the burr is generated. It came to invent the device.

具体的には、図6(a)に示すような突起212aが形成された場合であっても、端面電極212がはんだで構成されているため、半導体基板20を加熱して突起212aを溶融させた後に、これを再度固化することにより、突起212aを除去できる。より具体的には、例えば、窒素雰囲気下で230℃のホットプレート上に30秒ほど静置し、端面電極212が溶解させる。すると、端面電極212を構成するはんだが表面張力により溝部21に集まり、図6(b)に示すように、突起212aを形成していたはんだが溝部21内に戻る。図6(b)の状態となった後に、冷却して再び溶融させたはんだを固化することで、バリのない端面電極212を形成することができる。   Specifically, even when the protrusion 212a as shown in FIG. 6A is formed, the end surface electrode 212 is made of solder, so the semiconductor substrate 20 is heated to melt the protrusion 212a. After that, the protrusion 212a can be removed by solidifying it again. More specifically, for example, it is allowed to stand on a hot plate at 230 ° C. for about 30 seconds in a nitrogen atmosphere to dissolve the end face electrode 212. Then, the solder constituting the end face electrode 212 gathers in the groove 21 by surface tension, and as shown in FIG. 6B, the solder forming the projection 212 a returns to the inside of the groove 21. After the state shown in FIG. 6B is obtained, the solder that has been cooled and re-melted is solidified to form the end electrode 212 without burrs.

なお、ダイシングカットにより形成された搭載面20caにおいて剥き出しになっている半導体基板20は、はんだの濡れが悪いため、溶融したはんだが残りにくい。また、上記の加熱温度、時間および加熱の雰囲気は、あくまで一例であり、はんだの融点以上であって、突起212aを溶融させることができる条件であればよく、適宜変更されてもよい。加熱雰囲気は、はんだリフローなどによる半導体素子100の搭載工程を行いやすくする観点から、はんだが酸化しないもしくは酸化し難い雰囲気、例えば窒素雰囲気や水素雰囲気とされることが好ましい。   The semiconductor substrate 20 exposed at the mounting surface 20 ca formed by dicing cutting has poor wettability of the solder, and thus the molten solder hardly remains. The heating temperature, time, and heating atmosphere described above are merely examples, and may be changed as appropriate as long as the temperature is higher than the melting point of the solder and the protrusions 212a can be melted. The heating atmosphere is preferably an atmosphere which does not or hardly oxidizes the solder, for example, a nitrogen atmosphere or a hydrogen atmosphere, from the viewpoint of facilitating the mounting process of the semiconductor element 100 by solder reflow or the like.

このように、端面電極212をはんだを有してなる導電性材料により構成することで、バリが生じた場合であっても、端面電極212を加熱して溶融させた後に冷却固化することで、容易にバリを除去できる。つまり、端面電極212における短絡が生じない半導体素子100とでき、これを用いて端面実装することで、従来の信頼性の高い半導体装置となる。   As described above, by forming the end surface electrode 212 with a conductive material having a solder, even if a burr is generated, the end surface electrode 212 is heated and melted and then cooled and solidified. You can easily remove the burrs. That is, the semiconductor element 100 in which the short circuit in the end face electrode 212 does not occur can be obtained, and by using this on the end face mounting, the conventional highly reliable semiconductor device can be obtained.

また、従来の半導体装置は、実装基板10の一面10aに対する法線方向から見て、半導体素子の搭載面に隣接する面のうち一面10a近傍部分を囲むようにはんだなどを配置し、半導体素子が実装されるか、端面実装していてもその接合面積が小さかった。前者の場合、すなわち搭載面の隣接面を用いて実装基板10にはんだ接続する場合、振動によりはんだに生じる応力が大きく、信頼性が低くなる要因となり得る。後者の場合、端面実装とされることで振動によりはんだに生じる応力が前者に比べて小さいものの、従来の半導体装置ではその接合面積が小さいため、信頼性が十分と言えなかった。   Also, in the conventional semiconductor device, solder or the like is disposed to surround a portion in the vicinity of the surface 10 a of the surfaces adjacent to the mounting surface of the semiconductor element when viewed in the normal direction to the surface 10 a of the mounting substrate 10. Even if mounted or mounted on the end face, the bonding area was small. In the former case, that is, in the case of solder connection to the mounting substrate 10 using the adjacent surface of the mounting surface, the stress generated in the solder due to vibration is large, which may cause the reliability to be lowered. In the latter case, although the stress generated in the solder due to the vibration is smaller than that in the former case by the end surface mounting, the reliability is not sufficient because the bonding area is small in the conventional semiconductor device.

これに対して、本実施形態の半導体装置S1は、半導体素子100が端面実装された構成であり、振動によりはんだに生じる応力が小さく、かつ端面電極212の断面積、すなわち接合面積が大きいため、従来よりも信頼性の高い半導体装置となる。
(第1実施形態の変形例1)
上記第1実施形態では、半導体素子100が1つの半導体基板20を用いて構成された例について説明したが、半導体素子100は、上記の例に限られず、図7に示すように、2つの半導体基板20、50により構成されたものが用いられてもよい。
On the other hand, the semiconductor device S1 of this embodiment has a configuration in which the semiconductor element 100 is mounted on the end face, the stress generated in the solder due to the vibration is small, and the cross-sectional area of the end face electrode 212, ie, the bonding area is large. It becomes a semiconductor device with higher reliability than before.
(Modification 1 of the first embodiment)
In the first embodiment, the example in which the semiconductor element 100 is configured using one semiconductor substrate 20 has been described. However, the semiconductor element 100 is not limited to the above example, and as shown in FIG. What was comprised by the board | substrates 20 and 50 may be used.

具体的には、本変形例1における半導体素子100は、図7(a)、(b)に示すように、半導体基板20を第1半導体基板20として、第1半導体基板20と第2半導体基板50とが積層された構成とされている点において、上記第1実施形態と相違する。本変形例1では、この相違点について主に説明する。   Specifically, as shown in FIGS. 7A and 7B, the semiconductor device 100 according to the first modification uses the semiconductor substrate 20 as the first semiconductor substrate 20, and the first semiconductor substrate 20 and the second semiconductor substrate. The second embodiment differs from the first embodiment in that 50 is stacked. In the first modification, this difference is mainly described.

図7(a)は、半導体基板20、50により構成された半導体素子100の斜視図である。図7(b)は、図7(a)に示す半導体素子100が搭載された半導体装置を、図7(a)中のVIIB−VIIB間を通る平面で切断したときの断面図である。   FIG. 7A is a perspective view of a semiconductor device 100 formed of the semiconductor substrates 20 and 50. FIG. 7B is a cross-sectional view of the semiconductor device on which the semiconductor element 100 shown in FIG. 7A is mounted is cut along a plane passing between VIIB and VIIB in FIG. 7A.

本変形例1の半導体素子100は、図7(b)に示すように、センサ部30が第2半導体基板50に形成されており、第2半導体基板50がデバイス基板として機能し、第1半導体基板20がキャップ基板として機能する構成とされている。   In the semiconductor device 100 of the first modification, as shown in FIG. 7B, the sensor unit 30 is formed on the second semiconductor substrate 50, and the second semiconductor substrate 50 functions as a device substrate. The substrate 20 is configured to function as a cap substrate.

第2半導体基板50は、例えばシリコンなどにより構成され、図7(a)に示すように、表裏の関係にある一面50aおよび他面50bと、一面50aと他面50bとを繋ぐ側面50cとを有する四角形板状とされている。第2半導体基板50は、他面50b側にセンサ部30が形成されると共に、他面50b側において第1半導体基板20の表面20a側と接触している。第2半導体基板50は、図7(a)に示すように、表面法線方向から見て、第1半導体基板20と平面寸法が同じとされ、その外郭領域が第1半導体基板20の外郭領域と重なるように配置されている。   The second semiconductor substrate 50 is made of, for example, silicon, and as shown in FIG. 7A, the one surface 50a and the other surface 50b in the relationship of front and back, and the side surface 50c connecting the one surface 50a and the other surface 50b It has a square plate shape. The second semiconductor substrate 50 has the sensor unit 30 formed on the other surface 50 b side, and is in contact with the surface 20 a side of the first semiconductor substrate 20 on the other surface 50 b side. As shown in FIG. 7A, the second semiconductor substrate 50 has the same planar dimensions as the first semiconductor substrate 20 when viewed from the surface normal direction, and the outer region is the outer region of the first semiconductor substrate 20. It is arranged to overlap with.

第1半導体基板20は、図7(a)に示すように、センサ部30が形成されていない点および端面電極212が表面20a側と裏面20b側の両側で露出している点を除き、上記第1実施形態と同様の構成とされている。なお、第1半導体基板20の表面20a側に、第2半導体基板50に形成されたセンサ部30を覆う凹部、すなわちキャビティが形成されてもよい。また、本変形例では第1半導体基板20のみに貫通電極、端面電極を作製しているが、第2半導体基板50へ貫通電極、端面電極を作製してもよく、両基板に作製してもよい。   The first semiconductor substrate 20 is, as shown in FIG. 7A, except that the sensor section 30 is not formed and that the end surface electrode 212 is exposed on both sides of the surface 20a and the back surface 20b. The configuration is the same as that of the first embodiment. A concave portion, that is, a cavity may be formed on the surface 20 a side of the first semiconductor substrate 20 to cover the sensor unit 30 formed in the second semiconductor substrate 50. Further, in the present modification, the through electrode and the end face electrode are manufactured only on the first semiconductor substrate 20. However, the through electrode and the end face electrode may be manufactured on the second semiconductor substrate 50, or may be manufactured on both boards. Good.

第1半導体基板20の端面電極212は、本変形例1では、裏面20b側において第1半導体基板20から露出しているが、表面20a側において表面絶縁膜20Aにより覆われている。そして、端面電極212は、第2半導体基板50の他面50bと直接的に電気的な接続がされていない。   The end face electrode 212 of the first semiconductor substrate 20 is exposed from the first semiconductor substrate 20 on the back surface 20b side in the first modification, but is covered with the surface insulating film 20A on the front surface 20a side. The end surface electrode 212 is not directly electrically connected to the other surface 50 b of the second semiconductor substrate 50.

半導体素子100は、第1半導体基板20の端面電極212が形成された搭載面20ca側および第2半導体基板50の側面50cのうち搭載面20caと同じ側を向く面50caを、実装基板10の一面10a側に向けて端面実装されている。   The semiconductor element 100 is a surface 50ca of the mounting surface 20ca on which the end surface electrode 212 of the first semiconductor substrate 20 is formed and a surface 50ca of the side surface 50c of the second semiconductor substrate 50 facing the same side as the mounting surface 20ca. The end face is mounted toward the 10a side.

なお、本変形例1の場合、接合材40は、いわゆる樹脂強化型はんだが用いられるのが好ましい。これにより、第2半導体基板50の面50caについては、接合材40のうち樹脂を介して実装基板10に接合され、第1半導体基板20の搭載面20caについては、接合材40のうちはんだを介して実装基板10に接合されるため、位置合わせが容易となる。接合材40として樹脂強化型はんだを用いない場合、例えば、第2半導体基板50側については樹脂によりなる接着剤を用い、第1半導体基板20側についてははんだによりなる導電性接合材料を用いる。   In the case of the first modification, it is preferable that a so-called resin reinforced solder be used as the bonding material 40. Thus, the surface 50 ca of the second semiconductor substrate 50 is bonded to the mounting substrate 10 through the resin of the bonding material 40, and the mounting surface 20 ca of the first semiconductor substrate 20 is soldered through the bonding material 40. As a result of bonding to the mounting substrate 10, alignment becomes easy. When resin reinforced solder is not used as the bonding material 40, for example, an adhesive made of resin is used on the side of the second semiconductor substrate 50, and a conductive bonding material made of solder is used on the side of the first semiconductor substrate 20.

変形例1においても、上記第1実施形態と同様に、従来よりも信頼性の高い半導体装置となる。
(第1実施形態の変形例2)
半導体素子100は、図8に示すように、2つの半導体基板20、50によりなり、両方の搭載面に半導体基板から露出する電極が形成された構成とされてもよい。
In the first modification as well, as in the first embodiment, a semiconductor device with higher reliability than the conventional one can be obtained.
(Modification 2 of the first embodiment)
As shown in FIG. 8, the semiconductor device 100 may be configured by two semiconductor substrates 20 and 50 and electrodes provided on both mounting surfaces and exposed from the semiconductor substrate may be formed.

本変形例2では、第1半導体基板20の端面電極212が表面20a側でも露出し、かつ第2半導体基板50の側面50cに第2溝部51、第3絶縁膜511、側面電極512が形成された半導体素子100とされている点において、上記変形例1と相違する。本変形例2では、この相違点について主に説明する。   In the second modification, the end surface electrode 212 of the first semiconductor substrate 20 is exposed also on the surface 20 a side, and the second groove 51, the third insulating film 511, and the side electrode 512 are formed on the side surface 50 c of the second semiconductor substrate 50. The present embodiment differs from the first modification in that the semiconductor device 100 is used. In the second modification, this difference is mainly described.

図8(a)は、半導体基板20、50により構成された半導体素子100の斜視図である。図8(b)は、図8(a)に示す半導体素子100が搭載された半導体装置を、図8(a)中のVIIIB−VIIIB間を通る平面で切断したときの断面図である。   FIG. 8A is a perspective view of a semiconductor device 100 formed of the semiconductor substrates 20 and 50. FIG. FIG. 8B is a cross-sectional view of the semiconductor device on which the semiconductor element 100 shown in FIG. 8A is mounted is cut along a plane passing between VIIIB and VIIIB in FIG. 8A.

第1半導体基板20は、図8に示すように、端面電極212が表面20a側および裏面20b側の両側において第1半導体基板20から露出すると共に、第2半導体基板50の側面電極512と電気的に接続されている。   In the first semiconductor substrate 20, as shown in FIG. 8, the end surface electrode 212 is exposed from the first semiconductor substrate 20 on both sides on the surface 20a side and the back surface 20b side, and is electrically connected to the side surface electrode 512 of the second semiconductor substrate 50. It is connected to the.

第2半導体基板50は、図8に示すように、側面50cに表面法線方向から見て、円弧形状とされた第2溝部51が形成されている。第2溝部51は、その内壁面が第3絶縁膜511に覆われると共に、第3絶縁膜511を介してはんだを有してなる導電性材料によりなる側面電極512により充填されている。   As shown in FIG. 8, in the second semiconductor substrate 50, a second groove 51 having an arc shape is formed on the side surface 50c when viewed from the surface normal direction. An inner wall surface of the second groove 51 is covered with the third insulating film 511, and the second groove 51 is filled with the side electrode 512 made of a conductive material having a solder via the third insulating film 511.

側面電極512は、本変形例2では、図8(a)に示すように、端面電極212と同じ数だけ形成されると共に、表面法線方向から見て、端面電極212と同じ断面積とされている。側面電極512は、端面電極212と繋がるように配置されている。   In the second modification, as shown in FIG. 8A, the side electrodes 512 are formed in the same number as the end surface electrodes 212 and have the same sectional area as the end surface electrodes 212 when viewed from the surface normal direction. ing. The side electrode 512 is disposed to be connected to the end surface electrode 212.

半導体素子100は、端面電極212が形成された搭載面20caおよび側面電極512が形成された搭載面50caを実装基板10の一面10a側に向けて端面実装されている。   The semiconductor element 100 is edge-mounted with the mounting surface 20 ca on which the end surface electrode 212 is formed and the mounting surface 50 ca on which the side surface electrode 512 is formed toward the one surface 10 a of the mounting substrate 10.

なお、第2溝部51、第3絶縁膜511および側面電極512は、上記第1実施形態での説明した端面電極212の製造工程と同様の工程により形成される。また、第1半導体基板20と第2半導体基板50とをアライメントし、任意の半導体プロセスによりこれらの半導体基板を接合することで、半導体素子100を製造できる。   The second groove 51, the third insulating film 511, and the side electrode 512 are formed by the same process as the manufacturing process of the end face electrode 212 described in the first embodiment. The semiconductor element 100 can be manufactured by aligning the first semiconductor substrate 20 and the second semiconductor substrate 50 and bonding these semiconductor substrates by an arbitrary semiconductor process.

変形例2においても、上記第1実施形態と同様に、従来よりも信頼性の高い半導体装置となる。   Also in the second modification, as in the first embodiment, a semiconductor device with higher reliability than the conventional one can be obtained.

(第2実施形態)
第2実施形態の半導体装置S2について、図9を参照して述べる。図9では、図9の紙面左右の軸方向をX軸とし、実装基板10の平面上であって、X方向と直交する軸方向をY軸とし、XY平面に対して直交する軸方向をZ軸としている。また、図9では、構成を分かり易くするため、半導体素子100や後述する制御IC60を実装基板10に接続する接合材や実装基板10上に形成される回路配線などについては、省略している。
Second Embodiment
The semiconductor device S2 of the second embodiment will be described with reference to FIG. 9, the axial direction on the left and right of the paper surface of FIG. 9 is the X axis, the axial direction orthogonal to the X direction is the Y axis on the plane of the mounting substrate 10, and the axial direction orthogonal to the XY plane is Z It is an axis. Further, in FIG. 9, in order to make the configuration easy to understand, the semiconductor element 100, the bonding material for connecting the control IC 60 to be described later to the mounting substrate 10, and the circuit wiring formed on the mounting substrate 10 are omitted.

本実施形態の半導体装置S2は、図9に示すように、実装基板10と、実装基板10の一面10a上に実装された3つの半導体素子と、半導体素子100を制御する制御IC60とを備えた構成とされている点で上記第1実施形態と相違する。本実施形態では、この相違点について主に説明する。   As shown in FIG. 9, the semiconductor device S2 of the present embodiment includes a mounting substrate 10, three semiconductor elements mounted on one surface 10a of the mounting substrate 10, and a control IC 60 for controlling the semiconductor element 100. It differs from the first embodiment in that it is configured. In the present embodiment, this difference is mainly described.

制御IC60は、例えば、図9に示すように、実装基板10の一面10a上にはんだなどの図示しない接合材を介して搭載され、一面10aの反対側の面に複数の電極パッド61が形成されている。制御IC60は、ワイヤ62などを介して実装基板10と電気的に接続されると共に、実装基板10を介して端面実装された半導体素子100と電気的に接続されている。   For example, as shown in FIG. 9, the control IC 60 is mounted on one surface 10a of the mounting substrate 10 via a bonding material (not shown) such as solder, and a plurality of electrode pads 61 are formed on the opposite surface of the one surface 10a. ing. The control IC 60 is electrically connected to the mounting substrate 10 via a wire 62 or the like, and is also electrically connected to the semiconductor element 100 mounted on the end face via the mounting substrate 10.

実装基板10の一面10a上に搭載されている3つの半導体素子100は、搭載された状態が異なるものの、構造についてはいずれも同一である。3つの半導体素子100それぞれは、図9に示すように、それぞれ表面法線方向が、X軸、Y軸、Z軸に沿うように配置され、X軸、Y軸、Z軸における物理量に応じた信号を出力する配置とされている。   Although the three semiconductor elements 100 mounted on the one surface 10 a of the mounting substrate 10 are different in the mounted state, they all have the same structure. As shown in FIG. 9, each of the three semiconductor devices 100 is disposed such that the surface normal direction is along the X axis, Y axis, and Z axis, and corresponds to physical quantities in the X axis, Y axis, and Z axis. It is arranged to output a signal.

具体的には、本実施形態では、X軸およびY軸における物理量に応じた信号を出力する半導体素子100は、図示しない接合材を介して実装基板10上に端面実装されている。そして、Z軸における物理量に応じた信号を出力する半導体素子100は、端面実装されておらず、端面もしくは側面と異なる面を実装基板10の一面10a側に向けて、当該異なる面が図示しない接合材を介して実装基板10上に搭載されている。   Specifically, in the present embodiment, the semiconductor element 100 that outputs a signal corresponding to the physical amount in the X axis and the Y axis is edge-mounted on the mounting substrate 10 via a bonding material (not shown). Then, the semiconductor element 100 outputting a signal according to the physical quantity in the Z axis is not mounted at the end face, and a face different from the end face or the side face is directed to the one face 10 a side of the mounting substrate 10. It is mounted on the mounting substrate 10 through the material.

このような構造とされることで、X軸、Y軸およびZ軸の3軸の方向における角速度を検出することができる半導体装置S2となる。また、同一構造の半導体素子100を3つ用いて3軸方向の物理量を検出する半導体装置S2を構成することにより、軸方向における信号出力の特性のばらつきが少ない半導体装置となる。   With such a structure, the semiconductor device S2 can detect angular velocity in the directions of three axes of the X axis, the Y axis, and the Z axis. Further, by forming the semiconductor device S2 that detects physical quantities in the triaxial directions by using three semiconductor elements 100 having the same structure, a semiconductor device with less variation in characteristics of signal output in the axial direction can be obtained.

具体的には、例えば、3軸方向における物理量を検出する構造とされた1つの半導体素子が搭載された半導体装置について検討する。この場合、当該半導体素子は、3つのセンサ部を備えた構造となるが、それぞれの軸方向における物理量を検出するセンサ部をすべて同じ構造とすることができないため、X軸、Y軸およびZ軸における信号出力特性にばらつきが生じてしまう。そのため、3軸方向における物理量を検出する1つの半導体素子が搭載された半導体装置は、軸方向における信号出力の特性にばらつきが生じてしまう。   Specifically, for example, a semiconductor device mounted with one semiconductor element configured to detect physical quantities in three axial directions is considered. In this case, the semiconductor device has a structure including three sensor units. However, since all the sensor units for detecting physical quantities in respective axial directions can not have the same structure, the X axis, Y axis, and Z axis are used. Variation occurs in the signal output characteristics in Therefore, in the semiconductor device on which one semiconductor element for detecting physical quantities in three axial directions is mounted, variations occur in the characteristics of signal output in the axial direction.

これに対して、本実施形態の半導体装置S2は、同一構造とされた3つの半導体素子100が搭載された構成とされているため、各軸方向における信号出力の特性のばらつきが抑えられることとなる。   On the other hand, since the semiconductor device S2 of the present embodiment has a configuration in which the three semiconductor elements 100 having the same structure are mounted, variation in the characteristics of signal output in each axial direction can be suppressed. Become.

また、本実施形態の半導体装置S2は、実装基板10上における半導体素子100それぞれの搭載された状態が異なるものの、同一構造の半導体素子100を用いている。そのため、大量生産により半導体素子100の製造コストを下げることができ、低コストな半導体装置となる効果も期待される。   In addition, the semiconductor device S2 of the present embodiment uses the semiconductor elements 100 having the same structure, although the mounted states of the semiconductor elements 100 on the mounting substrate 10 are different. Therefore, the manufacturing cost of the semiconductor element 100 can be reduced by mass production, and the effect of becoming a low cost semiconductor device is also expected.

さらに、1つの素子で3軸方向におけるそれぞれの物理量を検出する構造とされた半導体素子は、1軸のセンサ部に不良が発生した場合、他の2軸のセンサ部に不良が発生していなくても当該半導体素子全体で不良となるため、歩留まりが低くなりやすい。これに対して、1軸のみの物理量に応じた信号を出力する半導体素子100は、3軸分のセンサ部を備える半導体素子に比べて、歩留まりが高い。このような観点からも、半導体装置S2は、従来よりも低コストとなる効果が期待される。   Furthermore, in a semiconductor element configured to detect physical quantities in three axial directions with one element, no defect occurs in the sensor parts of the other two axes when a defect occurs in the sensor part of one axis. However, since the entire semiconductor element is defective, the yield tends to be low. On the other hand, the semiconductor device 100 that outputs a signal according to the physical quantity of only one axis has a higher yield than a semiconductor element including sensor units for three axes. From such a point of view as well, the semiconductor device S2 is expected to have an effect of lower cost than conventional.

なお、本実施形態では、半導体素子100は、角速度を検出するジャイロセンサとされているが、加速度センサや磁気センサとされていてもよく、他のセンサとされていてもよい。   In the present embodiment, the semiconductor element 100 is a gyro sensor that detects an angular velocity. However, the semiconductor element 100 may be an acceleration sensor or a magnetic sensor, or may be another sensor.

(他の実施形態)
なお、上記した各実施形態に示した半導体装置およびその製造方法は、本発明の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(Other embodiments)
The semiconductor device and the method of manufacturing the same according to each of the above-described embodiments are merely examples of the present invention, and the present invention is not limited to the above-described embodiments and the scope described in the claims. Appropriate changes can be made within.

例えば、上記各実施形態では、半導体素子100が接合材40を介して実装基板10上に搭載された例について説明したが、半導体素子100は、端面電極212や側面電極512を構成するはんだを用いて実装基板10上に直接搭載されてもよい。   For example, in each of the above embodiments, the example in which the semiconductor element 100 is mounted on the mounting substrate 10 via the bonding material 40 has been described, but the semiconductor element 100 uses the solder constituting the end surface electrode 212 and the side surface electrode 512 It may be mounted directly on the mounting substrate 10.

上記1実施形態の変形例1、2では、半導体素子100は、デバイス基板とキャップ基板とが積層され、デバイス基板とされた半導体基板に貫通電極が形成されていない例について説明したが、これに限られず、デバイス基板にも貫通電極が形成されていてもよい。端面実装に用いられる半導体素子100は、端面電極212もしくは側面電極512が形成されていればよく、貫通電極やセンサ部30の配置が適宜変更されてもよい。   In Modifications 1 and 2 of the above-described embodiment, the semiconductor device 100 has a device substrate and a cap substrate stacked, and an example in which a through electrode is not formed in the semiconductor substrate as a device substrate has been described. Without limitation, a through electrode may be formed on the device substrate as well. The semiconductor element 100 used for end face mounting may be formed with the end face electrode 212 or the side face electrode 512, and the arrangement of the through electrode and the sensor unit 30 may be appropriately changed.

具体的には、デバイス基板とキャップ基板とにより構成された半導体素子100は、デバイス基板にのみ端面電極が形成された構成とされてもよく、キャップ基板にのみ端面電極が形成された構成とされてもよい。また、半導体素子100は、デバイス基板とキャップ基板とにより構成され、両基板に端面電極が形成された構成とされてもよい。そして、端面電極が形成された第1半導体基板20に貫通電極222が形成される一方で、第2半導体基板50は、必要に応じて貫通電極が形成されてもよい。   Specifically, the semiconductor element 100 configured by the device substrate and the cap substrate may have a configuration in which the end surface electrode is formed only on the device substrate, and has the configuration in which the end surface electrode is formed only on the cap substrate May be In addition, the semiconductor element 100 may be configured by a device substrate and a cap substrate, and an end surface electrode may be formed on both substrates. And while the penetration electrode 222 is formed in the 1st semiconductor substrate 20 in which the end face electrode was formed, the penetration electrode may be formed in the 2nd semiconductor substrate 50 if needed.

10 実装基板
20、50 半導体基板
20c 端面
21、51 溝部
212 端面電極
22 貫通孔
222 貫通電極
50c 側面
10 mounting substrate 20, 50 semiconductor substrate 20c end face 21, 51 groove 212 end face electrode 22 through hole 222 through electrode 50c side face

Claims (12)

一面(10a)を有する実装基板(10)と、
表面(20a)、裏面(20b)および前記表面と前記裏面とを繋ぐ端面(20c)を有する半導体基板(20)と、物理量に応じた信号を出力するセンサ部(30)とを有する半導体素子(100)と、を備え、
前記半導体基板は、前記端面に前記表面と前記裏面とを繋ぐ溝部(21)が形成されており、
前記溝部には、該溝部の内壁面を覆う絶縁膜(211)と、前記絶縁膜を介して該溝部を充填し、はんだを有してなる端面電極(212)とが形成されており、
前記半導体素子は、前記端面のうち前記端面電極が形成されている面が前記一面側を向いた状態で前記一面上に搭載されると共に、前記端面電極を介して前記実装基板と電気的に接続されている半導体装置。
A mounting substrate (10) having one surface (10a),
Semiconductor element (20) having a front surface (20a), a back surface (20b), and an end face (20c) connecting the front surface and the back surface, and a semiconductor element (30) having a sensor unit (30) for outputting a signal according to a physical quantity. 100) and,
In the semiconductor substrate, a groove (21) connecting the front surface and the back surface is formed on the end surface,
The groove portion is formed with an insulating film (211) covering the inner wall surface of the groove portion, and an end surface electrode (212) filled with the groove portion via the insulating film and having solder.
The semiconductor element is mounted on the one surface with the surface on which the end surface electrode is formed among the end surfaces facing the one surface, and is electrically connected to the mounting substrate via the end surface electrode. Semiconductor devices.
前記絶縁膜は、第1絶縁膜であり、
前記半導体基板は、前記表面と前記裏面とを繋ぐ貫通孔(22)が形成されており、
前記貫通孔には、該貫通孔の内壁面を覆う第2絶縁膜(221)と、前記第2絶縁膜を介して前記貫通孔を充填し、はんだを有してなる貫通電極(222)とが形成されている請求項1に記載の半導体装置。
The insulating film is a first insulating film,
The semiconductor substrate has a through hole (22) connecting the front surface and the back surface,
A second insulating film (221) covering the inner wall surface of the through hole, and the through electrode (222) filled with the through hole via the second insulating film and having a solder in the through hole; The semiconductor device according to claim 1, wherein is formed.
前記表面に対する法線方向から見て、前記端面電極の最大幅と前記貫通電極の最大幅とが異なっている請求項2に記載の半導体装置。   The semiconductor device according to claim 2, wherein the maximum width of the end face electrode and the maximum width of the through electrode are different from each other as viewed in the normal direction to the surface. 前記半導体基板は、第1半導体基板であり、
前記半導体素子は、第2半導体基板(50)をさらに有し、
前記第2半導体基板は、前記第1半導体基板と前記第2半導体基板とが積層された構成とされている請求項1ないし3のいずれか1つに記載の半導体装置。
The semiconductor substrate is a first semiconductor substrate,
The semiconductor device further comprises a second semiconductor substrate (50),
The semiconductor device according to any one of claims 1 to 3, wherein the second semiconductor substrate is configured by stacking the first semiconductor substrate and the second semiconductor substrate.
前記第2半導体基板は、表裏の関係にある一面(50a)と他面(50b)とを有すると共に、該一面と該他面とを繋ぐ側面(50c)を備え、
前記側面には、前記溝部を第1溝部として、前記一面と前記他面とを繋ぐ第2溝部(51)が形成されており、
前記第2溝部は、前記第1溝部の内壁面を覆う前記絶縁膜を第1絶縁膜として、該第2溝部の内壁面が第3絶縁膜(511)により覆われていると共に、はんだを有してなり、前記第3絶縁膜を介して該第2溝部を充填する側面電極(512)が形成されており、
前記側面のうち前記側面電極が形成されている面は、前記端面のうち前記端面電極が形成されている面と共に前記一面側を向いた配置とされており、
前記半導体素子は、前記端面電極および前記側面電極を介して前記一面上に搭載されている請求項4に記載の半導体装置。
The second semiconductor substrate has one surface (50a) and the other surface (50b) in a front-to-back relationship, and a side surface (50c) connecting the one surface to the other surface.
In the side surface, a second groove (51) connecting the one surface and the other surface is formed, with the groove being a first groove,
The second groove portion has the insulating film covering the inner wall surface of the first groove portion as a first insulating film, and the inner wall surface of the second groove portion is covered with a third insulating film (511) and has a solder A side electrode (512) filling the second groove through the third insulating film,
Of the side surfaces, the surface on which the side surface electrode is formed is arranged to face the one surface side together with the surface on which the end surface electrode is formed on the end surface,
The semiconductor device according to claim 4, wherein the semiconductor element is mounted on the one surface via the end surface electrode and the side surface electrode.
前記半導体素子は、前記第1半導体基板および前記第2半導体基板のうち一方が前記センサ部を備えるセンサチップであり、他方がキャップであり、
前記センサ部は、前記センサチップのうち前記キャップと向き合う面に配置され、前記キャップにより封止されている請求項4または5に記載の半導体装置。
In the semiconductor element, one of the first semiconductor substrate and the second semiconductor substrate is a sensor chip including the sensor unit, and the other is a cap.
The semiconductor device according to claim 4, wherein the sensor unit is disposed on a surface of the sensor chip that faces the cap, and is sealed by the cap.
前記第1半導体基板はキャップである請求項6に記載の半導体装置。   The semiconductor device according to claim 6, wherein the first semiconductor substrate is a cap. 前記半導体素子は、はんだと樹脂とにより構成された接合材(40)を介して前記一面上に搭載されている請求項1ないし7のいずれか1つに記載の半導体装置。   The semiconductor device according to any one of claims 1 to 7, wherein the semiconductor element is mounted on the one surface via a bonding material (40) made of a solder and a resin. 前記物理量は、加速度、角速度および磁気のいずれか1つであり、
前記半導体素子は、加速度センサ、角速度センサおよび地磁気センサのいずれか1つとして機能する請求項1ないし8のいずれか1つに記載の半導体装置。
The physical quantity is any one of acceleration, angular velocity and magnetism,
The semiconductor device according to any one of claims 1 to 8, wherein the semiconductor element functions as any one of an acceleration sensor, an angular velocity sensor, and a geomagnetic sensor.
請求項1ないし9のいずれか1つに記載の半導体装置の製造方法であって、
前記実装基板を用意することと、
前記表面もしくは前記裏面から他方の面へ延びると共に、前記表面もしくは前記裏面に対する法線方向から見て、最大幅の寸法が異なる複数のトレンチ(21A、22)および該複数のトレンチの内壁面を覆う絶縁膜(21B、221)が形成された前記半導体基板を用意することと、
前記半導体基板を用意した後、前記複数のトレンチを溶融したはんだを用いて充填して該はんだを固化することと、
前記はんだにより充填された前記複数のトレンチのうち一部を分割し、前記端面において前記はんだが露出する前記端面電極を形成することと、
前記端面電極が形成された前記半導体基板を用いて前記半導体素子を形成することと、
前記端面のうち前記端面電極が形成された面を前記実装基板の前記一面側に向けた状態で、前記実装基板の前記一面上に前記半導体素子を搭載することと、を含む前記半導体装置の製造方法。
A method of manufacturing a semiconductor device according to any one of claims 1 to 9,
Preparing the mounting substrate;
It extends from the front surface or the back surface to the other surface, and covers a plurality of trenches (21A, 22) having different maximum width dimensions when viewed in the direction normal to the front surface or the back surface and the inner wall surfaces of the plurality of trenches. Preparing the semiconductor substrate on which the insulating film (21B, 221) is formed;
Filling the plurality of trenches with molten solder to solidify the solder after preparing the semiconductor substrate;
Forming part of the plurality of trenches filled with the solder, and forming the end surface electrode to which the solder is exposed at the end surface;
Forming the semiconductor element using the semiconductor substrate on which the end face electrode is formed;
Mounting the semiconductor element on the one surface of the mounting substrate in a state in which the surface of the end surface on which the end surface electrode is formed is directed to the one surface side of the mounting substrate; Method.
前記複数のトレンチを溶融したはんだを用いて充填することにおいては、真空中において前記溶融したはんだを塗布した後に、前記溶融したはんだが塗布された前記半導体基板を加圧することにより行う請求項10に記載の半導体装置の製造方法。   The filling of the plurality of trenches with molten solder is performed by applying the molten solder in a vacuum and then pressurizing the semiconductor substrate to which the molten solder is applied. The manufacturing method of the described semiconductor device. 前記端面電極を形成した後に、加熱により前記端面電極を溶融させ、溶融させた前記端面電極を再度固化する請求項10または11に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 10, wherein the end surface electrode is melted, and the melted end surface electrode is solidified again after the end surface electrode is formed.
JP2017166859A 2017-08-31 2017-08-31 Semiconductor devices and their manufacturing methods Active JP7031178B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017166859A JP7031178B2 (en) 2017-08-31 2017-08-31 Semiconductor devices and their manufacturing methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017166859A JP7031178B2 (en) 2017-08-31 2017-08-31 Semiconductor devices and their manufacturing methods

Publications (2)

Publication Number Publication Date
JP2019046906A true JP2019046906A (en) 2019-03-22
JP7031178B2 JP7031178B2 (en) 2022-03-08

Family

ID=65812923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017166859A Active JP7031178B2 (en) 2017-08-31 2017-08-31 Semiconductor devices and their manufacturing methods

Country Status (1)

Country Link
JP (1) JP7031178B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243900A (en) * 1999-02-23 2000-09-08 Rohm Co Ltd Semiconductor chip, semiconductor device using it, and manufacture of semiconductor chip
JP2003188263A (en) * 2001-12-17 2003-07-04 Sharp Corp Method for producing semiconductor integrated circuit chip and semiconductor package using semiconductor integrated circuit chip
JP2003347355A (en) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd Mounting structure of semiconductor chip
JP2010177280A (en) * 2009-01-27 2010-08-12 Fujikura Ltd Method of manufacturing semiconductor sensor, and semiconductor sensor
JP2011258766A (en) * 2010-06-09 2011-12-22 Fujikura Ltd Method of manufacturing electronic device, and mounting structure of electronic device
JP2012160733A (en) * 2011-02-01 2012-08-23 Honeywell Internatl Inc Edge-mounted sensor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243900A (en) * 1999-02-23 2000-09-08 Rohm Co Ltd Semiconductor chip, semiconductor device using it, and manufacture of semiconductor chip
JP2003188263A (en) * 2001-12-17 2003-07-04 Sharp Corp Method for producing semiconductor integrated circuit chip and semiconductor package using semiconductor integrated circuit chip
JP2003347355A (en) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd Mounting structure of semiconductor chip
JP2010177280A (en) * 2009-01-27 2010-08-12 Fujikura Ltd Method of manufacturing semiconductor sensor, and semiconductor sensor
JP2011258766A (en) * 2010-06-09 2011-12-22 Fujikura Ltd Method of manufacturing electronic device, and mounting structure of electronic device
JP2012160733A (en) * 2011-02-01 2012-08-23 Honeywell Internatl Inc Edge-mounted sensor

Also Published As

Publication number Publication date
JP7031178B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
US8890304B2 (en) Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
JP4789836B2 (en) Cap wafer manufacturing method and semiconductor chip manufacturing method including the same
US8461689B2 (en) Packaging structure having embedded semiconductor element
TWI497687B (en) Semiconductor device and manufacturing method thereof
US20110156233A1 (en) Stack package
JP2010192696A (en) Electronic component device, and method of manufacturing the same
JP2017036966A (en) Semiconductor device
JP7012489B2 (en) Semiconductor device
JP5269741B2 (en) Electronic component package and detection device
US10276463B2 (en) Semiconductor device and method for manufacturing the same
JP5150637B2 (en) Magnetic sensor module
TW201606948A (en) Chip package and method thereof
JP2019046906A (en) Semiconductor device and manufacturing method of the same
JP2004343088A (en) Semiconductor device and its manufacturing method
JP5080551B2 (en) Manufacturing method of semiconductor device
JPWO2016199437A1 (en) Semiconductor device
TWI522308B (en) Mems package structure and method of forming the same
JP2005101186A (en) Laminated semiconductor integrated circuit
JP2020136573A (en) Multi-chip module, electronic apparatus and multi-chip module manufacturing method
TWI538098B (en) Semiconductor structure and manufacturing method thereof
JP2014086963A (en) Package and method of manufacturing package
JP4579941B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2011018672A (en) Semiconductor device, and method of manufacturing the same
JP7056910B2 (en) Semiconductor devices and their manufacturing methods
JP2017022228A (en) Semiconductor device and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220207

R151 Written notification of patent or utility model registration

Ref document number: 7031178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151