JP7031178B2 - Semiconductor devices and their manufacturing methods - Google Patents
Semiconductor devices and their manufacturing methods Download PDFInfo
- Publication number
- JP7031178B2 JP7031178B2 JP2017166859A JP2017166859A JP7031178B2 JP 7031178 B2 JP7031178 B2 JP 7031178B2 JP 2017166859 A JP2017166859 A JP 2017166859A JP 2017166859 A JP2017166859 A JP 2017166859A JP 7031178 B2 JP7031178 B2 JP 7031178B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- insulating film
- electrode
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Die Bonding (AREA)
Description
本発明は、端面において半導体基板から露出する貫通電極を備える半導体素子が、該貫通電極が形成された端面を実装基板に向けた状態で実装された半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device in which a semiconductor device provided with a through electrode exposed from a semiconductor substrate at an end face is mounted with the end face on which the through electrode is formed facing the mounting substrate, and a method for manufacturing the same.
従来、表面と裏面とを有し、表面側から裏面側へ延びるように形成された複数のビアを有する半導体基板を備え、複数のビアのうち一部が平面視にて分断された状態とされ、表面と裏面とを繋ぐ面である端面において露出している半導体素子が知られている。そして、このような半導体素子がその端面を他の回路基板の一面と対面させた状態で、該端面において露出する一部のビア内に設けられた接合材を介して該一面上に実装されている半導体装置が知られている(以下、このような実装を「端面実装」という)。この種の半導体装置としては、例えば、特許文献1に記載の発明が挙げられる。 Conventionally, a semiconductor substrate having a front surface and a back surface and having a plurality of vias formed so as to extend from the front surface side to the back surface side is provided, and a part of the plurality of vias is divided in a plan view. , A semiconductor element exposed on an end surface, which is a surface connecting the front surface and the back surface, is known. Then, such a semiconductor element is mounted on the one surface via a bonding material provided in a part of the via exposed on the end surface in a state where the end surface thereof faces one surface of another circuit board. There are known semiconductor devices (hereinafter, such mounting is referred to as "end face mounting"). Examples of this type of semiconductor device include the invention described in Patent Document 1.
特許文献1に記載の半導体装置は、表裏の関係にある一面と他面とを有し、一面に加速度計などの回路が形成された第1の半導体基板と、表面と裏面とを有する第2の半導体基板とを有する半導体素子を備えた構成とされている。第1の半導体基板は、他面から一面側へ延びるビアが複数形成されていると共に、該第1の半導体基板の一面が第2の半導体基板の裏面と接合されている。第2の半導体基板は、表面から裏面側へと延びるビアが複数形成されている。これらのビアは、その内壁に第1の半導体基板の回路と電気的に接続された配線が形成されている。このような構成において、特許文献1に記載の半導体装置は、この半導体素子の一部のビアが一面に対する法線方向から見て円弧状となるように分断され、該一部のビアの内壁面が端面側において露出している。そして、この半導体装置は、該半導体素子の端面が他の回路基板の一面と対面すると共に、該一部のビア内に設けられた接合材を介して他の回路基板の一面上に端面実装されている。 The semiconductor device described in Patent Document 1 has a first surface having a front and back relationship and another surface, and has a first semiconductor substrate on which a circuit such as an accelerometer is formed on one surface, and a second surface having a front surface and a back surface. It is configured to include a semiconductor element having the same semiconductor substrate. In the first semiconductor substrate, a plurality of vias extending from the other surface to the one surface side are formed, and one surface of the first semiconductor substrate is joined to the back surface of the second semiconductor substrate. The second semiconductor substrate has a plurality of vias extending from the front surface to the back surface side. The inner wall of these vias is formed with wiring electrically connected to the circuit of the first semiconductor substrate. In such a configuration, in the semiconductor device described in Patent Document 1, a part of the vias of the semiconductor element is divided into an arc shape when viewed from the normal direction with respect to one surface, and the inner wall surface of the part of the vias is divided. Is exposed on the end face side. Then, in this semiconductor device, the end surface of the semiconductor element faces one surface of another circuit board, and the end surface is mounted on one surface of another circuit board via a bonding material provided in the part of the via. ing.
このように端面実装が可能、かつ加速度センサとされた半導体素子を、例えば該半導体素子を互いに直交する3つの軸方向それぞれの加速度を検出できるように1つの回路基板上に3つ搭載した場合、3つの軸方向それぞれの加速度を検出できる半導体装置となる。 When three semiconductor elements that can be mounted on the end face and are used as acceleration sensors are mounted on one circuit board so that the semiconductor elements can detect accelerations in each of the three axial directions orthogonal to each other, for example. It is a semiconductor device that can detect acceleration in each of the three axial directions.
ところで、本発明者らは、このような端面実装を、半導体基板を貫通するビアを金属材料などの導電性材料で充填して形成されたSi貫通電極、すなわちTSVを利用して行うことを検討している。この場合、平面視にて端面で分断され、該端面で露出すると共に端面実装に用いられるTSV(以下「端面TSV」という)は、端面実装の面積を大きくし、接合信頼性を向上させる観点から、その径が端面で露出していない他のTSVの径よりも大きいことが好ましい。しかしながら、このように径の異なる複数のTSVを形成する場合、一度のめっき法により行うことは難しい。 By the way, the present inventors have studied that such end face mounting is performed by using a through silicon via formed by filling vias penetrating a semiconductor substrate with a conductive material such as a metal material, that is, a TSV. is doing. In this case, the TSV that is divided at the end face in a plan view, is exposed at the end face, and is used for the end face mounting (hereinafter referred to as "end face TSV") has a viewpoint of increasing the area of the end face mounting and improving the joining reliability. It is preferable that the diameter is larger than the diameter of other TSVs that are not exposed on the end face. However, when forming a plurality of TSVs having different diameters in this way, it is difficult to perform by a single plating method.
具体的には、複数のビアが形成された面に対する法線方向から見て、複数のビアのうち径の小さいビア(以下「小径ビア」という)と径の大きいビア(以下「大径ビア」という)との2種のビアそれぞれを充填するTSVをめっき法で形成する場合について検討する。このとき、大径ビアを充填するTSV(以下「大径TSV」という)を形成するのに要する時間は、小径ビアを充填するTSV(以下「小径TSV」という)を形成するのに要する時間よりも長い。そのため、小径ビアおよび大径ビアそれぞれを一度のめっき法で充填しようとすると、小径TSVを形成した後もめっきを続けることとなってしまい、小径TSVが半導体基板をはみ出すように過剰に形成される。また、大径TSVをめっき法で形成する手法は、時間を要するため、小径TSVのみをめっき法で形成する場合よりも高コストとなる。 Specifically, when viewed from the normal direction with respect to the surface on which a plurality of vias are formed, a via having a small diameter (hereinafter referred to as "small diameter via") and a via having a large diameter (hereinafter referred to as "large diameter via") among the plurality of vias. We will consider the case of forming a TSV that fills each of the two types of vias (referred to as) by the plating method. At this time, the time required to form the TSV filling the large-diameter via (hereinafter referred to as "large-diameter TSV") is larger than the time required to form the TSV filling the small-diameter via (hereinafter referred to as "small-diameter TSV"). Is also long. Therefore, if an attempt is made to fill each of the small-diameter via and the large-diameter via with a single plating method, the plating will continue even after the small-diameter TSV is formed, and the small-diameter TSV is excessively formed so as to protrude from the semiconductor substrate. .. Further, since the method of forming the large-diameter TSV by the plating method requires time, the cost is higher than the case of forming only the small-diameter TSV by the plating method.
ここで、端面TSVは、ビアを金属材料で充填してTSVを形成した後に、平面視にて当該TSVを分断するようにダイシングカットを行って形成されるため、そのTSVの断面が端面側において露出した状態となる。このような工程により形成される端面TSVは、ダイシングブレードで端面TSVを構成する金属材料が切断される際に当該金属材料が伸びることに起因し、平面視にて端面TSV側から半導体基板まで突き出た突起、すなわちバリが形成されてしまうことがある。このようなバリが形成された場合、端面TSVは、半導体基板と電気的に繋がって短絡してしまい、歩留まりの低下や信頼性の低下の原因となってしまう。 Here, the end face TSV is formed by filling the via with a metal material to form the TSV, and then performing a dicing cut so as to divide the TSV in a plan view. Therefore, the cross section of the TSV is on the end face side. It will be exposed. The end face TSV formed by such a process protrudes from the end face TSV side to the semiconductor substrate in a plan view because the metal material that constitutes the end face TSV is stretched when the metal material constituting the end face TSV is cut by the dicing blade. Protrusions, that is, burrs, may be formed. When such burrs are formed, the end face TSV is electrically connected to the semiconductor substrate and short-circuited, which causes a decrease in yield and a decrease in reliability.
本発明は、上記の点に鑑みてなされたものであり、他のTSVよりも径の大きな端面TSVを有しつつも、端面TSVでの短絡が抑制された半導体素子が、他の実装基板に端面実装された半導体装置およびその製造方法を提供することを目的とする。 The present invention has been made in view of the above points, and a semiconductor element having an end face TSV having a larger diameter than other TSVs and in which a short circuit in the end face TSV is suppressed is mounted on another mounting substrate. It is an object of the present invention to provide a semiconductor device mounted on an end face and a method for manufacturing the same.
上記目的を達成するため、請求項1に記載の半導体装置は、一面(10a)を有する実装基板(10)と、表面(20a)、裏面(20b)および表面と裏面とを繋ぐ端面(20c)を有する半導体基板(20)と、半導体基板に形成され、物理量に応じた信号を出力するセンサ部(30)とを有する半導体素子(100)と、を備える。このような構成において、半導体基板は、端面に表面と裏面とを繋ぐ溝部(21)が形成されており、溝部には、該溝部の内壁面を覆う絶縁膜(211)と、絶縁膜を介して該溝部を充填し、はんだを有してなる端面電極(212)とが形成されており、半導体素子は、端面のうち端面電極が形成されている面が一面側を向いた状態で一面上に搭載されると共に、端面電極を介して実装基板と電気的に接続されており、絶縁膜は、第1絶縁膜であり、半導体基板は、表面と裏面とを繋ぐ貫通孔(22)が形成されており、貫通孔には、該貫通孔の内壁面を覆う第2絶縁膜(221)と、第2絶縁膜を介して貫通孔を充填し、はんだを有してなる貫通電極(222)とが形成されている。 In order to achieve the above object, the semiconductor device according to claim 1 has a mounting substrate (10) having one surface (10a), a front surface (20a), a back surface (20b), and an end surface (20c) connecting the front surface and the back surface. (20), and a semiconductor element (100) having a sensor unit (30) formed on the semiconductor substrate and outputting a signal according to a physical quantity. In such a configuration, the semiconductor substrate has a groove portion (21) formed on the end surface connecting the front surface and the back surface, and the groove portion is interposed with an insulating film (211) covering the inner wall surface of the groove portion and an insulating film. An end face electrode (212) having a solder is formed by filling the groove portion, and the semiconductor element is on one surface in a state where the surface of the end face on which the end face electrode is formed faces one side. It is mounted on the semiconductor substrate and electrically connected to the mounting substrate via the end face electrode . The insulating film is the first insulating film, and the semiconductor substrate has a through hole (22) connecting the front surface and the back surface. The through hole is filled with a second insulating film (221) that covers the inner wall surface of the through hole, and the through hole is filled with the through hole via the second insulating film, and the through electrode (222) is provided with solder. And are formed.
このように、端面に形成された溝部を充填し、端面において露出する端面電極、すなわち端面TSVにはんだを有してなる材料が用いられることで、端面TSVにバリが発生した場合であっても、加熱によりバリを除去できる半導体素子の構成となる。また、端面TSVにおけるバリを除去できる半導体素子の構成とされることで、端面TSVでの半導体素子のリーク電流の発生を抑制することができ、歩留まりや信頼性を向上する。そのため、このような半導体素子を用いた半導体装置は、その歩留まりや信頼性が向上する。 In this way, even when burrs are generated on the end face TSV by filling the groove formed on the end face and using a material having solder on the end face electrode, that is, the end face TSV exposed on the end face. The structure of the semiconductor element is such that burrs can be removed by heating. Further, by configuring the semiconductor element so that burrs can be removed from the end face TSV, it is possible to suppress the generation of leakage current of the semiconductor element in the end face TSV, and the yield and reliability are improved. Therefore, the yield and reliability of the semiconductor device using such a semiconductor element are improved.
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。 The reference numerals in parentheses of each of the above means indicate an example of the correspondence with the specific means described in the embodiment described later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each of the following embodiments, the parts that are the same or equal to each other will be described with the same reference numerals.
(第1実施形態)
第1実施形態の半導体装置S1について、図1~図6を参照して述べる。図1、図2では、構成を分かり易くするため、後述する実装基板10、半導体素子100および接合材40以外の構成を省略している。図1、図3では、構成を分かり易くするため、一方向から斜視した状態において当該一方向から見えない部分については、破線で示すと共に、半導体素子100のうち表面20a側に形成された絶縁膜については省略している。
(First Embodiment)
The semiconductor device S1 of the first embodiment will be described with reference to FIGS. 1 to 6. In FIGS. 1 and 2, in order to make the configuration easy to understand, configurations other than the
本実施形態の半導体装置S1は、図1もしくは図2に示すように、実装基板10と、半導体素子100とを備え、実装基板10の一面10a上に半導体素子100が搭載された構成とされている。
As shown in FIG. 1 or 2, the semiconductor device S1 of the present embodiment includes a mounting
実装基板10は、本実施形態では、例えば、ガラスエポキシ樹脂などにより構成された一面10aを有する板状の基板である。実装基板10は、図示しない回路配線、電極パッドや半導体素子100を制御する図示しないIC(Integrated Circuitの略)チップなどを備えていてもよい。
In the present embodiment, the mounting
半導体素子100は、本実施形態では、図1もしくは図2に示すように、半導体基板20と、半導体基板20に形成されたセンサ部30と、を有してなり、接合材40を介して実装基板10の一面10a上に搭載されている。具体的には、図3に示すように、半導体素子100は、端面20cのうち端面電極212が形成された搭載面20caを実装基板10の一面10a側に向けた状態で、該一面10a上に端面実装されている。
In the present embodiment, as shown in FIG. 1 or 2, the
半導体基板20は、例えばシリコンなどによりなり、本実施形態では、図3に示すように、表面20aと、その反対側の裏面20bと、表面20aと裏面20bとを繋ぐ端面20cとを備える四角形板状とされている。半導体基板20は、図2に示すように、表面20aと裏面20bとを繋ぐ溝部21と貫通孔22とが形成されている。
The
溝部21は、本実施形態では、図3に示すように、裏面20bに対する法線方向(以下「裏面法線方向」という)から見て、円弧形状とされ、端面20cに2つ設けられている。溝部21の内壁面は、例えばSiO2などの絶縁性材料によりなる第1絶縁膜211により覆われている。溝部21は、図3に示すように、第1絶縁膜211を介して端面電極212により充填されている。溝部21は、円弧形状に限られず、台形形状や多角形状などとされてもよく、テーパーが設けられてもよいし、他の形状とされてもよい。
In the present embodiment, as shown in FIG. 3, the
端面電極212は、例えば、はんだを有する導電性材料により構成される。端面電極212は、半導体基板20に貫通孔とその内壁面を覆う絶縁膜と該絶縁膜を介して貫通孔を充填する電極を形成した後に、ダイシングカットなどにより分割されて形成された結果、端面20cにおいて半導体基板20から延設方向における断面が露出している。この詳細は、後述する製造工程において説明する。
The
端面電極212は、図1に示すように、接合材40を介して半導体素子100を実装基板10の一面10a上に搭載され、露出した断面が該一面10a側を向くように配置される。言い換えると、半導体素子100は、その端面20cのうち端面電極212が形成された搭載面20caが一面10a側を向くように配置される。端面電極212は、本実施形態では、接合材40を介して実装基板10と電気的に接続されている。
As shown in FIG. 1, the
端面電極212は、図3に示すように、裏面法線方向から見て、その最大幅が後述する貫通電極222の最大幅よりも大きくされることが好ましい。より具体的には、裏面法線方向から見て、端面電極212の搭載面20caにおける幅は、貫通電極222の最大幅よりも大きくされることが好ましい。これは、端面電極212の搭載面20caにおける露出面積を広く、すなわち接合の面積を広くすることで、半導体素子100の接合における信頼性を高めるためである。
As shown in FIG. 3, it is preferable that the maximum width of the
なお、この端面電極212や貫通電極222の幅については、任意であり、適宜調整される。また、本実施形態では、溝部21、第1絶縁膜211および端面電極212がそれぞれ2つ形成されている例について説明しているが、これに限られず、これらの数は、適宜変更されてもよい。
The widths of the
貫通孔22は、本実施形態では、図3に示すように、円形状とされ、裏面法線方向から見て、半導体基板20の外郭領域の内側に3つ設けられている。貫通孔22の内壁面は、例えばSiO2などの絶縁性材料によりなる第2絶縁膜221により覆われている。貫通孔22は、図2に示すように、第2絶縁膜221を介して貫通電極222により充填されている。
As shown in FIG. 3, the through
貫通電極222は、端面電極212と同様に、例えば、はんだを有してなる導電性材料により構成される。貫通電極222は、本実施形態では、表面20a側もしくは裏面20b側に設けられた図示しない回路配線を介して端面電極212やセンサ部30と電気的に接続されている。
Like the
なお、貫通孔22は、円形状に限られず、楕円形状や多角形状などとされてもよく、テーパーが設けられてもよいし、他の形状とされてもよい。また、本実施形態では、貫通孔22、第2絶縁膜221および貫通電極222がそれぞれ3つ形成された例について説明しているが、これに限られず、これらの数は適宜変更されてもよい。
The through
センサ部30は、物理量、例えば加速度、角速度や磁気に応じた信号を出力するものであり、公知の半導体プロセスにより形成される。センサ部30は、本実施形態では、角速度を検出する回路構成、すなわちジャイロセンサとされ、表面法線方向における角速度に応じた信号を出力する。
The
なお、センサ部30は、例えば、加速度センサ、ジャイロセンサ、地磁気センサなどとされるが、その構成については公知であるため、本明細書では詳細な構成などの説明を省略する。また、センサ部30は、本実施形態では、半導体基板20の表面20a側に形成されているが、これに限られず、裏面20b側に形成されてもよい。
The
接合材40は、はんだを有してなる導電性材料、例えば、はんだやはんだ粒子とエポキシ樹脂との混合材料(いわゆる樹脂強化型はんだ)などにより構成され、実装基板10と端面電極212とを電気的に接続している。
The
以上が、本実施形態の半導体装置S1の構成である。このような構成とされた半導体装置S1は、全体としてジャイロセンサなどとして機能する。 The above is the configuration of the semiconductor device S1 of the present embodiment. The semiconductor device S1 having such a configuration functions as a gyro sensor or the like as a whole.
次に、半導体装置S1の製造方法について、図4、図5を参照して説明する。なお、半導体素子100の形成工程のうち、端面電極212および貫通電極222の形成以外の工程については公知であるため、ここでは、簡単に説明する。
Next, the manufacturing method of the semiconductor device S1 will be described with reference to FIGS. 4 and 5. Of the steps of forming the
まず、図4(a)に示すように、シリコンによりなり、表面20aおよび裏面20bを有する半導体基板20を用意する。そして、図4(b)に示すように、表面20a側に、通常の半導体プロセスによりセンサ部30を形成する。その後、例えば、CVD(Chemical Vapor Depositionの略)など手法によりSiO2などの絶縁性材料によりなる絶縁膜を表面20a側に形成する。そして、例えば、スパッタリングや蒸着法などの真空成膜法により、センサ部30と電気的に接続された図示しない配線層を形成し、当該配線層を上記と同様の手法により絶縁膜で覆う。これにより、図4(c)に示すように、表面20a側を覆い、図示しない配線層を備える表面絶縁膜20Aが形成される。
First, as shown in FIG. 4A, a
表面絶縁膜20Aを形成した後、図4(d)に示すように、例えば、図示しないマスクを用いてドライエッチングにより、裏面法線方向から見て、表面20aと裏面20bとを繋ぐと共に、円柱状の穴である複数のトレンチ21A、貫通孔22を形成する。
After forming the front insulating
なお、トレンチ21Aが後ほど溝部21となるものであり、トレンチ21Aは、裏面法線方向から見た径が、貫通孔22の径よりも大きくされる。また、トレンチ21Aと貫通孔22は、表面絶縁膜20Aを貫通せず、かつ、表面絶縁膜20A内に形成された図示しない配線層が裏面20b側に露出する程度の深さとされる。
The
トレンチ21A、貫通孔22を形成した後、例えば、CVDなど手法によりSiO2などの絶縁性材料によりなり絶縁膜を形成する。具体的には、図4(e)に示すように、裏面20bを覆う裏面絶縁膜20B、トレンチ21Aの内壁面を覆う内壁絶縁膜21B、および貫通孔22の内壁面を覆う第2絶縁膜221を形成する。
After forming the
なお、上記の絶縁膜の形成により、裏面法線方向から見て、トレンチ21Aおよび貫通孔22の底部にも絶縁膜が形成され、表面絶縁膜20A内の配線層を覆うため、絶縁膜のうち当該底部に形成されたものについては、ドライエッチングなどにより除去する。これにより、図4(e)に示す状態となる。
As a result of the above-mentioned forming of the insulating film, an insulating film is also formed at the bottoms of the
次いで、例えばスパッタリングにより後述するはんだを塗布する下地となる図示しないシード層を裏面20b側に形成する。具体的には、シード層は、例えば薄膜のTiとCuとがこの順に積層された構成とされ、裏面絶縁膜20B、内壁絶縁膜21B、第2絶縁膜221、トレンチ21A内の底部および貫通孔22内の底部を覆うこととなる。そして、真空もしくは減圧した環境下において、図5(a)に示すように、半導体基板20の裏面20b側に融解したはんだを塗布した後、半導体基板20を裏面20b側から加圧することで、電極層20Cを形成する。具体的には、内壁絶縁膜21Bを介してトレンチ21Aを充填する電極層21C、および第2絶縁膜221を介して貫通孔22を充填する電極層22Cを形成する。その後、図5(b)に示すように、研磨を行い、裏面20b側の余分なシード層およびはんだによる電極層20Cの一部を除去する。
Next, for example, a seed layer (not shown) as a base for applying solder, which will be described later, is formed on the
なお、溶融させたはんだを真空もしくは減圧した環境下において塗布することで、後に端面電極212もしくは貫通電極222となる電極層21C、22C内にボイドが生じることを抑制できる。また、溶融させたはんだの塗布により、一括で電極層21C、22Cを形成することで、表面法線方向から見て、最大幅が異なる電極層21C、22Cをめっき法よりも短時間、かつ低コストで形成することができる。
By applying the melted solder in a vacuum or reduced pressure environment, it is possible to suppress the formation of voids in the electrode layers 21C and 22C which will later become the
続いて、図5(c)に示すように、電極層21Cを例えばダイシングカットにより、図5(c)中の一点鎖線で示す断面で分割し、電極層21Cの延設方向における断面を半導体基板20から露出させる。これにより、溝部21、第1絶縁膜211および端面電極212を備える半導体素子100が形成される。
Subsequently, as shown in FIG. 5 (c), the
なお、電極層21Cを分割することで、電極層21Cを構成するはんだがダイシングカットにより伸びてバリを形成した場合には、例えば半導体基板20を加熱して電極層21Cを溶融させた後、溶融した電極層21Cを再度固化することでバリを除去する。この詳細については、後ほどに説明する。
When the solder constituting the
続いて、図5(d)に示すように、半導体素子100を、端面電極212がされた搭載面20caを別途用意した実装基板10の一面10a側に向け、例えばはんだによりなる接合材40を介して搭載する。
Subsequently, as shown in FIG. 5D, the
以上のような工程により、半導体装置S1を製造することができる。なお、上記の製造方法は、あくまで一例であり、上記の例に限られず、適宜変更されてもよい。 The semiconductor device S1 can be manufactured by the above steps. The above manufacturing method is merely an example, and is not limited to the above example, and may be appropriately modified.
次に、端面電極212におけるバリ形成およびその除去について、図6を参照して説明する。図6では、端面電極212に生じたバリの除去の様子を分かり易くするため、半導体素子100のうち、センサ部30や表面絶縁膜20Aについては省略している。
Next, the formation of burrs and the removal thereof in the
端面電極212は、例えば、図6(a)中の矢印で示す方向Dに沿ってダイシングカットされることにより形成され、端面20cにおいてその断面を半導体基板20から露出している。この際、端面電極212を構成するはんだがダイシングカットに用いるブレードにより延びることで、図6(a)に示すように、剥き出しになった半導体基板20の端面20cに接触する突起212a、いわゆるバリが形成されることがある。突起212aが形成されると、端面電極212は、半導体基板20と電気的に接続されてしまい、短絡した状態となる。端面電極212が端面20cにおいて半導体基板20と短絡した状態となると、半導体素子100の歩留まりや信頼性が低下し、半導体装置S1の信頼性低下の原因となる。
The
貫通電極をCuなどの金属材料により構成した従来の半導体装置(以下、単に「従来の半導体装置」という)では、端面電極を形成しようとした場合において、このようなバリが生じたとき、その対応が困難であった。本発明者らは、鋭意検討の結果、はんだを有してなる導電性材料で端面電極212を形成し、バリが生じたとしてもこれを容易に除去できる構成とされた半導体素子を用いた半導体装置を発明するに至った。
In a conventional semiconductor device (hereinafter, simply referred to as "conventional semiconductor device") in which a through electrode is made of a metal material such as Cu, when such a burr occurs when an attempt is made to form an end face electrode, the countermeasure is taken. Was difficult. As a result of diligent studies, the present inventors have formed an
具体的には、図6(a)に示すような突起212aが形成された場合であっても、端面電極212がはんだで構成されているため、半導体基板20を加熱して突起212aを溶融させた後に、これを再度固化することにより、突起212aを除去できる。より具体的には、例えば、窒素雰囲気下で230℃のホットプレート上に30秒ほど静置し、端面電極212が溶解させる。すると、端面電極212を構成するはんだが表面張力により溝部21に集まり、図6(b)に示すように、突起212aを形成していたはんだが溝部21内に戻る。図6(b)の状態となった後に、冷却して再び溶融させたはんだを固化することで、バリのない端面電極212を形成することができる。
Specifically, even when the
なお、ダイシングカットにより形成された搭載面20caにおいて剥き出しになっている半導体基板20は、はんだの濡れが悪いため、溶融したはんだが残りにくい。また、上記の加熱温度、時間および加熱の雰囲気は、あくまで一例であり、はんだの融点以上であって、突起212aを溶融させることができる条件であればよく、適宜変更されてもよい。加熱雰囲気は、はんだリフローなどによる半導体素子100の搭載工程を行いやすくする観点から、はんだが酸化しないもしくは酸化し難い雰囲気、例えば窒素雰囲気や水素雰囲気とされることが好ましい。
The
このように、端面電極212をはんだを有してなる導電性材料により構成することで、バリが生じた場合であっても、端面電極212を加熱して溶融させた後に冷却固化することで、容易にバリを除去できる。つまり、端面電極212における短絡が生じない半導体素子100とでき、これを用いて端面実装することで、従来の信頼性の高い半導体装置となる。
In this way, by forming the
また、従来の半導体装置は、実装基板10の一面10aに対する法線方向から見て、半導体素子の搭載面に隣接する面のうち一面10a近傍部分を囲むようにはんだなどを配置し、半導体素子が実装されるか、端面実装していてもその接合面積が小さかった。前者の場合、すなわち搭載面の隣接面を用いて実装基板10にはんだ接続する場合、振動によりはんだに生じる応力が大きく、信頼性が低くなる要因となり得る。後者の場合、端面実装とされることで振動によりはんだに生じる応力が前者に比べて小さいものの、従来の半導体装置ではその接合面積が小さいため、信頼性が十分と言えなかった。
Further, in the conventional semiconductor device, solder or the like is arranged so as to surround the portion in the vicinity of one
これに対して、本実施形態の半導体装置S1は、半導体素子100が端面実装された構成であり、振動によりはんだに生じる応力が小さく、かつ端面電極212の断面積、すなわち接合面積が大きいため、従来よりも信頼性の高い半導体装置となる。
(第1実施形態の変形例1)
上記第1実施形態では、半導体素子100が1つの半導体基板20を用いて構成された例について説明したが、半導体素子100は、上記の例に限られず、図7に示すように、2つの半導体基板20、50により構成されたものが用いられてもよい。
On the other hand, the semiconductor device S1 of the present embodiment has a configuration in which the
(Modification 1 of the first embodiment)
In the first embodiment, an example in which the
具体的には、本変形例1における半導体素子100は、図7(a)、(b)に示すように、半導体基板20を第1半導体基板20として、第1半導体基板20と第2半導体基板50とが積層された構成とされている点において、上記第1実施形態と相違する。本変形例1では、この相違点について主に説明する。
Specifically, in the
図7(a)は、半導体基板20、50により構成された半導体素子100の斜視図である。図7(b)は、図7(a)に示す半導体素子100が搭載された半導体装置を、図7(a)中のVIIB-VIIB間を通る平面で切断したときの断面図である。
FIG. 7A is a perspective view of the
本変形例1の半導体素子100は、図7(b)に示すように、センサ部30が第2半導体基板50に形成されており、第2半導体基板50がデバイス基板として機能し、第1半導体基板20がキャップ基板として機能する構成とされている。
As shown in FIG. 7B, in the
第2半導体基板50は、例えばシリコンなどにより構成され、図7(a)に示すように、表裏の関係にある一面50aおよび他面50bと、一面50aと他面50bとを繋ぐ側面50cとを有する四角形板状とされている。第2半導体基板50は、他面50b側にセンサ部30が形成されると共に、他面50b側において第1半導体基板20の表面20a側と接触している。第2半導体基板50は、図7(a)に示すように、表面法線方向から見て、第1半導体基板20と平面寸法が同じとされ、その外郭領域が第1半導体基板20の外郭領域と重なるように配置されている。
The
第1半導体基板20は、図7(a)に示すように、センサ部30が形成されていない点および端面電極212が表面20a側と裏面20b側の両側で露出している点を除き、上記第1実施形態と同様の構成とされている。なお、第1半導体基板20の表面20a側に、第2半導体基板50に形成されたセンサ部30を覆う凹部、すなわちキャビティが形成されてもよい。また、本変形例では第1半導体基板20のみに貫通電極、端面電極を作製しているが、第2半導体基板50へ貫通電極、端面電極を作製してもよく、両基板に作製してもよい。
As shown in FIG. 7A, the
第1半導体基板20の端面電極212は、本変形例1では、裏面20b側において第1半導体基板20から露出しているが、表面20a側において表面絶縁膜20Aにより覆われている。そして、端面電極212は、第2半導体基板50の他面50bと直接的に電気的な接続がされていない。
In the present modification 1, the
半導体素子100は、第1半導体基板20の端面電極212が形成された搭載面20ca側および第2半導体基板50の側面50cのうち搭載面20caと同じ側を向く面50caを、実装基板10の一面10a側に向けて端面実装されている。
The
なお、本変形例1の場合、接合材40は、いわゆる樹脂強化型はんだが用いられるのが好ましい。これにより、第2半導体基板50の面50caについては、接合材40のうち樹脂を介して実装基板10に接合され、第1半導体基板20の搭載面20caについては、接合材40のうちはんだを介して実装基板10に接合されるため、位置合わせが容易となる。接合材40として樹脂強化型はんだを用いない場合、例えば、第2半導体基板50側については樹脂によりなる接着剤を用い、第1半導体基板20側についてははんだによりなる導電性接合材料を用いる。
In the case of the present modification 1, it is preferable that a so-called resin reinforced solder is used as the
変形例1においても、上記第1実施形態と同様に、従来よりも信頼性の高い半導体装置となる。
(第1実施形態の変形例2)
半導体素子100は、図8に示すように、2つの半導体基板20、50によりなり、両方の搭載面に半導体基板から露出する電極が形成された構成とされてもよい。
Also in the first modification, the semiconductor device is more reliable than the conventional one, as in the first embodiment.
(Modification 2 of the first embodiment)
As shown in FIG. 8, the
本変形例2では、第1半導体基板20の端面電極212が表面20a側でも露出し、かつ第2半導体基板50の側面50cに第2溝部51、第3絶縁膜511、側面電極512が形成された半導体素子100とされている点において、上記変形例1と相違する。本変形例2では、この相違点について主に説明する。
In the second modification, the
図8(a)は、半導体基板20、50により構成された半導体素子100の斜視図である。図8(b)は、図8(a)に示す半導体素子100が搭載された半導体装置を、図8(a)中のVIIIB-VIIIB間を通る平面で切断したときの断面図である。
FIG. 8A is a perspective view of the
第1半導体基板20は、図8に示すように、端面電極212が表面20a側および裏面20b側の両側において第1半導体基板20から露出すると共に、第2半導体基板50の側面電極512と電気的に接続されている。
As shown in FIG. 8, in the
第2半導体基板50は、図8に示すように、側面50cに表面法線方向から見て、円弧形状とされた第2溝部51が形成されている。第2溝部51は、その内壁面が第3絶縁膜511に覆われると共に、第3絶縁膜511を介してはんだを有してなる導電性材料によりなる側面電極512により充填されている。
As shown in FIG. 8, the
側面電極512は、本変形例2では、図8(a)に示すように、端面電極212と同じ数だけ形成されると共に、表面法線方向から見て、端面電極212と同じ断面積とされている。側面電極512は、端面電極212と繋がるように配置されている。
As shown in FIG. 8A, the
半導体素子100は、端面電極212が形成された搭載面20caおよび側面電極512が形成された搭載面50caを実装基板10の一面10a側に向けて端面実装されている。
In the
なお、第2溝部51、第3絶縁膜511および側面電極512は、上記第1実施形態での説明した端面電極212の製造工程と同様の工程により形成される。また、第1半導体基板20と第2半導体基板50とをアライメントし、任意の半導体プロセスによりこれらの半導体基板を接合することで、半導体素子100を製造できる。
The
変形例2においても、上記第1実施形態と同様に、従来よりも信頼性の高い半導体装置となる。 Also in the second modification, the semiconductor device is more reliable than the conventional one, as in the first embodiment.
(第2実施形態)
第2実施形態の半導体装置S2について、図9を参照して述べる。図9では、図9の紙面左右の軸方向をX軸とし、実装基板10の平面上であって、X方向と直交する軸方向をY軸とし、XY平面に対して直交する軸方向をZ軸としている。また、図9では、構成を分かり易くするため、半導体素子100や後述する制御IC60を実装基板10に接続する接合材や実装基板10上に形成される回路配線などについては、省略している。
(Second Embodiment)
The semiconductor device S2 of the second embodiment will be described with reference to FIG. In FIG. 9, the axial direction on the left and right sides of the paper surface of FIG. 9 is the X axis, the axial direction on the plane of the mounting
本実施形態の半導体装置S2は、図9に示すように、実装基板10と、実装基板10の一面10a上に実装された3つの半導体素子と、半導体素子100を制御する制御IC60とを備えた構成とされている点で上記第1実施形態と相違する。本実施形態では、この相違点について主に説明する。
As shown in FIG. 9, the semiconductor device S2 of the present embodiment includes a mounting
制御IC60は、例えば、図9に示すように、実装基板10の一面10a上にはんだなどの図示しない接合材を介して搭載され、一面10aの反対側の面に複数の電極パッド61が形成されている。制御IC60は、ワイヤ62などを介して実装基板10と電気的に接続されると共に、実装基板10を介して端面実装された半導体素子100と電気的に接続されている。
As shown in FIG. 9, the
実装基板10の一面10a上に搭載されている3つの半導体素子100は、搭載された状態が異なるものの、構造についてはいずれも同一である。3つの半導体素子100それぞれは、図9に示すように、それぞれ表面法線方向が、X軸、Y軸、Z軸に沿うように配置され、X軸、Y軸、Z軸における物理量に応じた信号を出力する配置とされている。
The three
具体的には、本実施形態では、X軸およびY軸における物理量に応じた信号を出力する半導体素子100は、図示しない接合材を介して実装基板10上に端面実装されている。そして、Z軸における物理量に応じた信号を出力する半導体素子100は、端面実装されておらず、端面もしくは側面と異なる面を実装基板10の一面10a側に向けて、当該異なる面が図示しない接合材を介して実装基板10上に搭載されている。
Specifically, in the present embodiment, the
このような構造とされることで、X軸、Y軸およびZ軸の3軸の方向における角速度を検出することができる半導体装置S2となる。また、同一構造の半導体素子100を3つ用いて3軸方向の物理量を検出する半導体装置S2を構成することにより、軸方向における信号出力の特性のばらつきが少ない半導体装置となる。
With such a structure, the semiconductor device S2 can detect the angular velocities in the directions of the X-axis, the Y-axis, and the Z-axis. Further, by configuring the semiconductor device S2 that detects the physical quantity in the triaxial direction by using three
具体的には、例えば、3軸方向における物理量を検出する構造とされた1つの半導体素子が搭載された半導体装置について検討する。この場合、当該半導体素子は、3つのセンサ部を備えた構造となるが、それぞれの軸方向における物理量を検出するセンサ部をすべて同じ構造とすることができないため、X軸、Y軸およびZ軸における信号出力特性にばらつきが生じてしまう。そのため、3軸方向における物理量を検出する1つの半導体素子が搭載された半導体装置は、軸方向における信号出力の特性にばらつきが生じてしまう。 Specifically, for example, a semiconductor device equipped with one semiconductor element having a structure for detecting a physical quantity in the three-axis direction will be examined. In this case, the semiconductor element has a structure including three sensor units, but since all the sensor units that detect physical quantities in the respective axial directions cannot have the same structure, the X-axis, Y-axis, and Z-axis The signal output characteristics in the above will vary. Therefore, in a semiconductor device equipped with one semiconductor element that detects a physical quantity in the three-axis direction, the characteristics of the signal output in the axial direction vary.
これに対して、本実施形態の半導体装置S2は、同一構造とされた3つの半導体素子100が搭載された構成とされているため、各軸方向における信号出力の特性のばらつきが抑えられることとなる。
On the other hand, since the semiconductor device S2 of the present embodiment has a configuration in which three
また、本実施形態の半導体装置S2は、実装基板10上における半導体素子100それぞれの搭載された状態が異なるものの、同一構造の半導体素子100を用いている。そのため、大量生産により半導体素子100の製造コストを下げることができ、低コストな半導体装置となる効果も期待される。
Further, the semiconductor device S2 of the present embodiment uses the
さらに、1つの素子で3軸方向におけるそれぞれの物理量を検出する構造とされた半導体素子は、1軸のセンサ部に不良が発生した場合、他の2軸のセンサ部に不良が発生していなくても当該半導体素子全体で不良となるため、歩留まりが低くなりやすい。これに対して、1軸のみの物理量に応じた信号を出力する半導体素子100は、3軸分のセンサ部を備える半導体素子に比べて、歩留まりが高い。このような観点からも、半導体装置S2は、従来よりも低コストとなる効果が期待される。
Further, in the semiconductor element having a structure in which one element detects each physical quantity in the three-axis direction, when a defect occurs in the sensor portion of one axis, the sensor portion of the other two axes does not have a defect. However, the yield tends to be low because the entire semiconductor element becomes defective. On the other hand, the
なお、本実施形態では、半導体素子100は、角速度を検出するジャイロセンサとされているが、加速度センサや磁気センサとされていてもよく、他のセンサとされていてもよい。
In the present embodiment, the
(他の実施形態)
なお、上記した各実施形態に示した半導体装置およびその製造方法は、本発明の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(Other embodiments)
The semiconductor device and the manufacturing method thereof shown in each of the above-described embodiments show an example of the present invention, and are not limited to the above-mentioned embodiments, but are described in the scope of claims. It can be changed as appropriate within.
例えば、上記各実施形態では、半導体素子100が接合材40を介して実装基板10上に搭載された例について説明したが、半導体素子100は、端面電極212や側面電極512を構成するはんだを用いて実装基板10上に直接搭載されてもよい。
For example, in each of the above embodiments, an example in which the
上記1実施形態の変形例1、2では、半導体素子100は、デバイス基板とキャップ基板とが積層され、デバイス基板とされた半導体基板に貫通電極が形成されていない例について説明したが、これに限られず、デバイス基板にも貫通電極が形成されていてもよい。端面実装に用いられる半導体素子100は、端面電極212もしくは側面電極512が形成されていればよく、貫通電極やセンサ部30の配置が適宜変更されてもよい。
In the first and second modifications of the first embodiment, the
具体的には、デバイス基板とキャップ基板とにより構成された半導体素子100は、デバイス基板にのみ端面電極が形成された構成とされてもよく、キャップ基板にのみ端面電極が形成された構成とされてもよい。また、半導体素子100は、デバイス基板とキャップ基板とにより構成され、両基板に端面電極が形成された構成とされてもよい。そして、端面電極が形成された第1半導体基板20に貫通電極222が形成される一方で、第2半導体基板50は、必要に応じて貫通電極が形成されてもよい。
Specifically, the
10 実装基板
20、50 半導体基板
20c 端面
21、51 溝部
212 端面電極
22 貫通孔
222 貫通電極
50c 側面
10 Mounting
Claims (12)
表面(20a)、裏面(20b)および前記表面と前記裏面とを繋ぐ端面(20c)を有する半導体基板(20)と、前記半導体基板に形成され、物理量に応じた信号を出力するセンサ部(30)とを有する半導体素子(100)と、を備え、
前記半導体基板は、前記端面に前記表面と前記裏面とを繋ぐ溝部(21)が形成されており、
前記溝部には、該溝部の内壁面を覆う絶縁膜(211)と、前記絶縁膜を介して該溝部を充填し、はんだを有してなる端面電極(212)とが形成されており、
前記半導体素子は、前記端面のうち前記端面電極が形成されている面が前記一面側を向いた状態で前記一面上に搭載されると共に、前記端面電極を介して前記実装基板と電気的に接続されており、
前記絶縁膜は、第1絶縁膜であり、
前記半導体基板は、前記表面と前記裏面とを繋ぐ貫通孔(22)が形成されており、
前記貫通孔には、該貫通孔の内壁面を覆う第2絶縁膜(221)と、前記第2絶縁膜を介して前記貫通孔を充填し、はんだを有してなる貫通電極(222)とが形成されている半導体装置。 A mounting board (10) having one surface (10a) and
A semiconductor substrate (20) having a front surface (20a), a back surface (20b), and an end surface (20c) connecting the front surface and the back surface, and a sensor unit (30) formed on the semiconductor substrate and outputting a signal according to a physical quantity. ), And a semiconductor element (100).
In the semiconductor substrate, a groove portion (21) connecting the front surface and the back surface is formed on the end surface.
In the groove portion, an insulating film (211) that covers the inner wall surface of the groove portion and an end face electrode (212) that fills the groove portion via the insulating film and has solder are formed.
The semiconductor element is mounted on the one side of the end face in a state where the surface on which the end face electrode is formed faces the one side, and is electrically connected to the mounting substrate via the end face electrode. Has been
The insulating film is the first insulating film.
The semiconductor substrate is formed with a through hole (22) connecting the front surface and the back surface.
The through hole is provided with a second insulating film (221) that covers the inner wall surface of the through hole, and a through electrode (222) that is filled with the through hole via the second insulating film and has solder. Is formed into a semiconductor device.
表面(20a)、裏面(20b)および前記表面と前記裏面とを繋ぐ端面(20c)を有する半導体基板(20)と、物理量に応じた信号を出力するセンサ部(30)とを有する半導体素子(100)と、を備え、A semiconductor element (30) having a semiconductor substrate (20) having a front surface (20a), a back surface (20b), and an end surface (20c) connecting the front surface and the back surface, and a sensor unit (30) for outputting a signal according to a physical quantity. 100) and
前記半導体基板は、前記端面に前記表面と前記裏面とを繋ぐ溝部(21)が形成されており、 In the semiconductor substrate, a groove portion (21) connecting the front surface and the back surface is formed on the end surface.
前記溝部には、該溝部の内壁面を覆う絶縁膜(211)と、前記絶縁膜を介して該溝部を充填し、はんだを有してなる端面電極(212)とが形成されており、The groove portion is formed with an insulating film (211) that covers the inner wall surface of the groove portion and an end face electrode (212) that fills the groove portion via the insulating film and has solder.
前記半導体素子は、前記端面のうち前記端面電極が形成されている面が前記一面側を向いた状態で前記一面上に搭載されると共に、前記端面電極を介して前記実装基板と電気的に接続されており、 The semiconductor element is mounted on the one side of the end face in a state where the surface on which the end face electrode is formed faces the one side, and is electrically connected to the mounting substrate via the end face electrode. Has been
前記絶縁膜は、第1絶縁膜であり、The insulating film is the first insulating film.
前記半導体基板は、前記表面と前記裏面とを繋ぐ貫通孔(22)が形成されており、The semiconductor substrate is formed with a through hole (22) connecting the front surface and the back surface.
前記貫通孔には、該貫通孔の内壁面を覆う第2絶縁膜(221)と、前記第2絶縁膜を介して前記貫通孔を充填し、はんだを有してなる貫通電極(222)とが形成されており、The through hole is provided with a second insulating film (221) that covers the inner wall surface of the through hole, and a through electrode (222) that is filled with the through hole via the second insulating film and has solder. Is formed,
前記半導体基板は、第1半導体基板であり、The semiconductor substrate is a first semiconductor substrate, and the semiconductor substrate is a first semiconductor substrate.
前記半導体素子は、第2半導体基板(50)をさらに有し、The semiconductor element further includes a second semiconductor substrate (50).
前記第2半導体基板は、前記第1半導体基板に積層されており、The second semiconductor substrate is laminated on the first semiconductor substrate, and is laminated on the first semiconductor substrate.
前記センサ部は、前記第1半導体基板または前記第2半導体基板に形成されている半導体装置。 The sensor unit is a semiconductor device formed on the first semiconductor substrate or the second semiconductor substrate.
前記側面には、前記溝部を第1溝部として、前記一面と前記他面とを繋ぐ第2溝部(51)が形成されており、
前記第2溝部は、前記第1溝部の内壁面を覆う前記絶縁膜を第1絶縁膜として、該第2溝部の内壁面が第3絶縁膜(511)により覆われていると共に、はんだを有してなり、前記第3絶縁膜を介して該第2溝部を充填する側面電極(512)が形成されており、
前記側面のうち前記側面電極が形成されている面は、前記端面のうち前記端面電極が形成されている面と共に前記一面側を向いた配置とされており、
前記半導体素子は、前記端面電極および前記側面電極を介して前記一面上に搭載されている請求項2に記載の半導体装置。 The second semiconductor substrate has one surface (50a) and another surface (50b) that are in a front-to-back relationship, and also has a side surface (50c) that connects the one surface and the other surface.
A second groove portion (51) connecting the one surface and the other surface is formed on the side surface, with the groove portion as the first groove portion.
In the second groove portion, the insulating film covering the inner wall surface of the first groove portion is used as the first insulating film, and the inner wall surface of the second groove portion is covered with the third insulating film (511) and has solder. A side electrode (512) that fills the second groove portion is formed via the third insulating film.
The surface of the side surface on which the side surface electrode is formed is arranged so as to face the one side together with the surface of the end surface on which the end surface electrode is formed.
The semiconductor device according to claim 2 , wherein the semiconductor element is mounted on the one surface via the end face electrode and the side surface electrode.
前記センサ部は、前記センサチップのうち前記キャップと向き合う面に配置され、前記キャップにより封止されている請求項2または3に記載の半導体装置。 In the semiconductor element, one of the first semiconductor substrate and the second semiconductor substrate is a sensor chip provided with the sensor unit, and the other is a cap.
The semiconductor device according to claim 2 or 3 , wherein the sensor unit is arranged on a surface of the sensor chip facing the cap and sealed by the cap.
表面(20a)、裏面(20b)および前記表面と前記裏面とを繋ぐ端面(20c)を有する半導体基板(20)と、前記半導体基板に形成され、物理量に応じた信号を出力するセンサ部(30)とを有する半導体素子(100)と、を備え、A semiconductor substrate (20) having a front surface (20a), a back surface (20b), and an end surface (20c) connecting the front surface and the back surface, and a sensor unit (30) formed on the semiconductor substrate and outputting a signal according to a physical quantity. ), A semiconductor device (100), and the like.
前記半導体基板は、前記端面に前記表面と前記裏面とを繋ぐ溝部(21)が形成されており、In the semiconductor substrate, a groove portion (21) connecting the front surface and the back surface is formed on the end surface.
前記溝部には、該溝部の内壁面を覆う絶縁膜(211)と、前記絶縁膜を介して該溝部を充填し、はんだを有してなる端面電極(212)とが形成されており、The groove portion is formed with an insulating film (211) that covers the inner wall surface of the groove portion and an end face electrode (212) that fills the groove portion via the insulating film and has solder.
前記半導体素子は、前記端面のうち前記端面電極が形成されている面が前記一面側を向いた状態で前記一面上に搭載されると共に、前記端面電極を介して前記実装基板と電気的に接続されており、The semiconductor element is mounted on the one side of the end face in a state where the surface on which the end face electrode is formed faces the one side, and is electrically connected to the mounting substrate via the end face electrode. Has been
前記半導体素子は、はんだと樹脂とにより構成された接合材(40)を介して前記一面上に搭載されている半導体装置。The semiconductor element is a semiconductor device mounted on one surface of the semiconductor device via a bonding material (40) composed of solder and resin.
前記半導体素子は、加速度センサ、角速度センサおよび地磁気センサのいずれか1つとして機能する請求項1ないし8のいずれか1つに記載の半導体装置。 The physical quantity is any one of acceleration, angular velocity, and magnetism.
The semiconductor device according to any one of claims 1 to 8, wherein the semiconductor element functions as any one of an acceleration sensor, an angular velocity sensor, and a geomagnetic sensor.
前記実装基板を用意することと、
前記表面もしくは前記裏面から他方の面へ延びると共に、前記表面もしくは前記裏面に対する法線方向から見て、最大幅の寸法が異なる複数のトレンチ(21A、22)および該複数のトレンチの内壁面を覆う絶縁膜(21B、221)が形成された前記半導体基板を用意することと、
前記半導体基板を用意した後、前記複数のトレンチを溶融したはんだを用いて充填して該はんだを固化することと、
前記はんだにより充填された前記複数のトレンチのうち一部を分割し、前記端面において前記はんだが露出する前記端面電極を形成することと、
前記端面電極が形成された前記半導体基板を用いて前記半導体素子を形成することと、
前記端面のうち前記端面電極が形成された面を前記実装基板の前記一面側に向けた状態で、前記実装基板の前記一面上に前記半導体素子を搭載することと、を含む前記半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 1 to 9.
Preparing the mounting board and
It extends from the front surface or the back surface to the other surface, and covers a plurality of trenches (21A, 22) having different maximum width dimensions when viewed from the normal direction with respect to the front surface or the back surface, and the inner wall surface of the plurality of trenches. To prepare the semiconductor substrate on which the insulating film (21B, 221) is formed, and to prepare the semiconductor substrate.
After preparing the semiconductor substrate, the plurality of trenches are filled with molten solder to solidify the solder.
Part of the plurality of trenches filled with the solder is divided to form the end face electrode to which the solder is exposed on the end face.
Forming the semiconductor element using the semiconductor substrate on which the end face electrode is formed, and
Manufacture of the semiconductor device including mounting the semiconductor element on the one surface of the mounting substrate with the surface of the end surface on which the end face electrode is formed facing the one surface side of the mounting substrate. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017166859A JP7031178B2 (en) | 2017-08-31 | 2017-08-31 | Semiconductor devices and their manufacturing methods |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017166859A JP7031178B2 (en) | 2017-08-31 | 2017-08-31 | Semiconductor devices and their manufacturing methods |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019046906A JP2019046906A (en) | 2019-03-22 |
JP7031178B2 true JP7031178B2 (en) | 2022-03-08 |
Family
ID=65812923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017166859A Active JP7031178B2 (en) | 2017-08-31 | 2017-08-31 | Semiconductor devices and their manufacturing methods |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7031178B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243900A (en) | 1999-02-23 | 2000-09-08 | Rohm Co Ltd | Semiconductor chip, semiconductor device using it, and manufacture of semiconductor chip |
JP2003188263A (en) | 2001-12-17 | 2003-07-04 | Sharp Corp | Method for producing semiconductor integrated circuit chip and semiconductor package using semiconductor integrated circuit chip |
JP2003347355A (en) | 2002-05-28 | 2003-12-05 | Matsushita Electric Works Ltd | Mounting structure of semiconductor chip |
JP2010177280A (en) | 2009-01-27 | 2010-08-12 | Fujikura Ltd | Method of manufacturing semiconductor sensor, and semiconductor sensor |
JP2011258766A (en) | 2010-06-09 | 2011-12-22 | Fujikura Ltd | Method of manufacturing electronic device, and mounting structure of electronic device |
JP2012160733A (en) | 2011-02-01 | 2012-08-23 | Honeywell Internatl Inc | Edge-mounted sensor |
-
2017
- 2017-08-31 JP JP2017166859A patent/JP7031178B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243900A (en) | 1999-02-23 | 2000-09-08 | Rohm Co Ltd | Semiconductor chip, semiconductor device using it, and manufacture of semiconductor chip |
JP2003188263A (en) | 2001-12-17 | 2003-07-04 | Sharp Corp | Method for producing semiconductor integrated circuit chip and semiconductor package using semiconductor integrated circuit chip |
JP2003347355A (en) | 2002-05-28 | 2003-12-05 | Matsushita Electric Works Ltd | Mounting structure of semiconductor chip |
JP2010177280A (en) | 2009-01-27 | 2010-08-12 | Fujikura Ltd | Method of manufacturing semiconductor sensor, and semiconductor sensor |
JP2011258766A (en) | 2010-06-09 | 2011-12-22 | Fujikura Ltd | Method of manufacturing electronic device, and mounting structure of electronic device |
JP2012160733A (en) | 2011-02-01 | 2012-08-23 | Honeywell Internatl Inc | Edge-mounted sensor |
Also Published As
Publication number | Publication date |
---|---|
JP2019046906A (en) | 2019-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4789836B2 (en) | Cap wafer manufacturing method and semiconductor chip manufacturing method including the same | |
TWI497687B (en) | Semiconductor device and manufacturing method thereof | |
TWI619669B (en) | Process to produce a hybrid integrated and hybrid integrated component with at least two mems-parts | |
JP4732824B2 (en) | Cap wafer with cavity, semiconductor package using the same, and cap wafer manufacturing method | |
JP5857065B2 (en) | Stacked microelectronic assembly with an interposer connecting active chips | |
TWI461348B (en) | Micropackaging method and devices | |
JP2009181981A (en) | Manufacturing process of semiconductor device, and the semiconductor device | |
US9476949B2 (en) | Semiconductor device provided with direction sensor elements | |
JP2009027016A (en) | Physical quantity sensor, and manufacturing method thereof | |
US9941237B2 (en) | Semiconductor device and method for making semiconductor device | |
JP4601686B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5615122B2 (en) | Electronic component device and manufacturing method thereof | |
JP4924663B2 (en) | Semiconductor device and manufacturing method thereof | |
TW201351596A (en) | Foldable substrate | |
CN105374778A (en) | Chip package and method for manufacturing the same | |
JP2011503862A (en) | Electronic components with mechanically separated ball connections | |
JP4502204B2 (en) | Semiconductor device | |
US7507346B2 (en) | Method for manufacturing electronic component, and electronic component | |
JP5269741B2 (en) | Electronic component package and detection device | |
JP5150637B2 (en) | Magnetic sensor module | |
TW201606948A (en) | Chip package and method thereof | |
JP7031178B2 (en) | Semiconductor devices and their manufacturing methods | |
JP2007227596A (en) | Semiconductor module and its manufacturing method | |
JP5212297B2 (en) | Semiconductor device | |
TWI522308B (en) | Mems package structure and method of forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220207 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7031178 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |