JP2019045469A - ベクトルネットワークアナライザおよび周波数変換測定方法 - Google Patents

Abstract

【課題】試験用装置の周波数変換装置に関する少なくとも一つの波の周波数比率を得るためのベクトルネットワークアナライザを提供すること。【解決手段】ベクトルネットワークアナライザ１０は、シンセサイザ２０、１２０を含み少なくとも一つの送信機側時計信号によって制御されるように形成される送信機側１２と、シンセサイザ２０、１２０を含み少なくとも一つの受信機側時計信号によって制御されるように形成される受信機側１３と、中央時計信号を発生するように形成される中央時計１４、４３により構成されることにより、少なくとも一つの送信側時計信号および少なくとも一つの受信機側時計信号は、中央時計信号に基づいており、送信機側時計信号および受信機側時計信号は、スタートパルスを用いて、互いに固定位相関係で発生される。【選択図】図１

Description

本発明は、測定装置、特にベクトルネットワークアナライザおよび少なくとも１つの波の周波数比率を得るための測定方法、特に試験用周波数変換装置のSパラメータに関するものである。

一般に、電気回路、特に周波数変換特性を有する無線周波数回路を使用している数多くの出願において、ベクトルネットワークアナライザの発達する必要とそのような回路を適用する試験用装置の正しい機能を確かめる測定方法がある。
特許文献１は、n個のテストポートを含むベクトルネットワークアナライザを開示している。いくつかの異なる較正標準を試験ポートに接続することにより、いくつかの較正測定が実施される。較正のために、異なる測定が実施される。最初にn個の較正測定では、櫛形発生機信号が直接接続を介してすべてのn個のテストポートに連続的に供給される。櫛歯発生機の出力における測定点およびそれぞれの試験ポートに関連する測定点を使用して、位相測定が櫛歯発生器信号を形成するすべての周波数で実施される。しかしながら、不利益として、試験用周波数変換装置の反射と伝達測定（特にS-パラメータ測定）を修正した完全なベクトルを提供するために、櫛形発生機のさらなるハードウェアが、不可欠である。
よって、特に、効率的で費用効率の高い方法においてハードウェアを追加せずに、ベクトルネットワークアナライザおよび周波数変換特性を有する試験用装置の正しい機能を確かめる測定方法を提供する必要がある。

米国特許公開２０１０／０２０４９４３

発明の第１概念によれば、試験用周波数変換装置に関する少なくとも一つの波の周波数比率を得るためのベクトルネットワークアナライザが提供されている。ベクトルネットワークアナライザは、シンセサイザを含み少なくとも一つの送信機側時計信号によって制御されるように形成される送信機側と、シンセサイザを含み少なくとも一つの受信機側時計信号によって制御されるように形成される受信機側と、中央時計信号を発生するように形成される中央時計により構成されている。少なくとも一つの前記送信側時計信号および少なくとも一つの前記受信機側時計信号は、前記中央時計信号に基づいており、前記送信機側の出力信号および前記受信機側の出力信号は、共通のスタートパルスを用いて、互いに固定位相関係で発生される。有利なことに、ベクトルネットワークアナライザは、少なくとも一つの波の周波数比率に関し修正した測定の完全なベクトルを提供する。さらに有利なことに、ベクトルネットワークアナライザは、再生可能な位相、特に少なくとも一つの波の周波数比率に関する周波数ポイントの絶対的に再生可能な位相を提供する。

第１概念の好ましい第１の実施形態によれば、各シンセサイザは基準信号を発生するように形成される直接デジタル源と、電圧制御発振器と、位相検出器と、整数デバイダを構成する。しかるに、前記電圧制御発振器は、発振機信号を発生するため前記位相検出器から電圧を受信するように形成され、前記整数デバイダは、分割信号を提供するため整数と偶数値によって前記発振器信号を分割するように形成される。さらにまた、前記位相検出器は、前記基準信号とそれぞれのシンセサイザの前記出力信号である前記分割信号とを比較するように形成される。これに加えて、シンセサイザは、送信機側および受信機側のそれぞれの時計信号によって制御されている。有利なことに、特にシンセサイザに関する整数デバイダのみの利用は、出力信号の再生可能な位相、特に絶対的に再生可能な位相を確実にする。これに加えて、さらに有利なことに、特に整数デバイダの偶数値は、多相運転の回避を確実にする。

第１概念のさらなる好ましい実施形態によれば、前記ベクトルネットワークアナライザの少なくとも一つの前記シンセサイザは、前記位相検出器のさらなる分割信号を提供するため、整数値によってさらに前記分割信号を分割するように形成される付加整数デバイダをさらに構成する。

第１概念のさらなる好ましい実施形態によれば、少なくとも前記送信機側および前記受信機側の一つは、少なくとも一つのアナログ／デジタル変換機を構成し、少なくとも前記一つのアナログ／デジタル変換機は、前記送信機側および前記受信機側のそれぞれの前記時計信号によって制御される。

第１概念のさらなる好ましい実施形態によれば、少なくとも前記送信機側および前記受信機側の一つは、少なくとも一つのデジタル／アナログ変換機を構成し、少なくとも前記一つのデジタル／アナログ変換機は、前記送信機側および前記受信機側のそれぞれの前記時計信号によって制御される。

第１概念のさらなる好ましい実施形態によれば、少なくとも前記一つの波の周波数比率は、少なくとも一つのＳパラメータまたはＴパラメータまたはＹパラメータまたはＺパラメータまたはＨパラメータまたはＡＢＣＤパラメータまたはＭパラメータまたはＸパラメータまたは同等のネットワークパラメータを構成する。

第１概念のさらなる好ましい実施形態によれば、前記送信機側時計信号および前記中央時計信号および／または前記受信機側時計信号および前記中央時計信号に関する前記分割比率は、整数で偶数である。有利なことに、特に送信機側時計信号（または受信機側）および中央時計信号に関する分割比率が整数である事実のため、出力信号の再生可能な位相、特に絶対的に再生可能な位相、を確実にすることができる。これに加えて、さらに有利なことに、特に送信機側時計信号（または受信機側）および中央時計信号に関する分割比率が偶数である事実のため、多相運転の回避を確実にすることができる。

発明の第２概念によれば、試験用周波数変換装置に関するベクトルネットワークアナライザを用いる少なくとも一つの波の周波数比率を得るための測定方法が提供されている。前記測定方法は、前記ベクトルネットワークアナライザの中央時計を用いる中央時計信号を発生する工程と、前記中央時計信号に基づいて前記ベクトルネットワークアナライザの送信機側を制御する少なくとも一つの送信機側時計信号を発生する工程と、前記中央時計信号に基づいて前記ベクトルネットワークアナライザの受信機側を制御する少なくとも一つの受信機側時計信号を発生する工程を構成している。送信機側の出力信号および受信機側の出力信号は、全てのシンセサイザに設けられる共通のスタートパルスを用いて、それぞれのシンセサイザによって互いの固定位相関係で発生する。有利なことに、測定方法は、少なくとも一つの波の周波数比率に関し修正した測定の完全なベクトルを提供している。さらに有利なことに、測定方法は、再生可能な位相、特に少なくとも一つの波の周波数比率に関する周波数ポイントの絶対的に再生可能な位相を提供している。

第２概念の好ましい第１の実施形態によれば、前記測定方法は、各ベクトルネットワークアナライザのシンセサイザにおいて、前記シンセサイザの直接デジタル源を用いて基準信号を発生する工程と、発振器信号を発生させるために前記シンセサイザの電圧制御発振器を用いて前記シンセサイザの位相検出器から電圧を受信する工程と、分割信号を提供するために前記シンセサイザの整数デバイダを用いて整数と偶数値によって前記発振器信号を分割する工程と、前記基準信号を前記シンセサイザの前記位相検出器を用いて前記分割信号と比較する工程と、前記発振機側または前記受信機側のそれぞれの前記時計信号によって前記シンセサイザを制御する工程をさらに構成する。有利なことに、特にシンセサイザに関する整数デバイダの利用は、再生可能な位相、特に出力信号の絶対的に再生可能な位相を確実にする。これに加えて、さらに有利なことに、特に整数デバイダの偶数値は、多相運転の回避を確実にする。

第２概念のさらなる好ましい実施形態によれば、前記方法は、前記シンセサイザの付加整数デバイダを用いた整数値によって前記分割信号をさらに分割する工程と、前記位相検出器にさらなる分割信号を提供する工程とをさらに構成する。

第２概念のさらなる好ましい実施形態によれば、前記測定方法は、前記送信機側および前記受信機側のそれぞれの前記時計信号によって、少なくとも一つの前記送信機側および前記受信機側の少なくとも一つのアナログ／デジタル変換機を制御する工程をさらに構成する。

第２概念のさらなる好ましい実施形態によれば、前記測定方法は、前記送信機側および前記受信機側のそれぞれの前記時計信号によって、少なくとも一つの前記送信機側および前記受信機側の少なくとも一つのデジタル／アナログ変換機を制御する工程をさらに構成する。

第２概念のさらなる好ましい実施形態によれば、少なくとも前記一つの波の周波数比率は、少なくとも一つのＳパラメータまたはＴパラメータまたはＹパラメータまたはＺパラメータまたはＨパラメータまたはＡＢＣＤパラメータまたはＭパラメータまたはＸパラメータまたは同等のネットワークパラメータを構成する。

第２概念のさらなる好ましい実施形態によれば、前記送信機側時計信号および前記中央時計信号に関する前記分割比率は、整数で偶数である。有利なことに、特に送信機側時計信号および中央時計信号に関する分割比率が整数である事実のため、再生可能な位相、特に絶対的に再生可能な位相、を確実にすることができる。これに加えて、さらに有利なことに、特に送信機側時計信号および中央時計信号に関する分割比率が偶数である事実のため、多相運転の回避を確実にすることができる。

第２概念のさらなる好ましい実施形態によれば、前記受信機側時計信号および前記中央時計信号に関する分割比率は、整数で偶数である。有利なことに、特に受信機側時計信号および中央時計信号に関する分割比率が整数である事実のため、再生可能な位相、特に絶対的に再生可能な位相、を確実にすることができる。これに加えて、さらに有利なことに、特に受信機側時計信号および中央時計信号に関する分割比率が偶数である事実のため、多相運転の回避を確実にすることができる。

第２概念のさらなる好ましい実施形態によれば、前記方法は、試験用周波数変換装置を較正するため、未知のスルー・オープン・ショート・マッチ（ＵＯＳＭ）方法またはショート・オープン・ロード・レシプロカル（ＳＯＬＲ）方法との組み合わせに適用される。

本発明の代表的実施形態は例示のみによって図面にてさらに説明され、これに限定されない。図面において：
本発明の第１概念によるベクトルネットワークアナライザの代表的な実施形態のブロック図を示す図； 本発明の第１概念によるベクトルネットワークアナライザの代表的な実施形態のブロック図をより詳細に示す図； 本発明の第１概念によるベクトルネットワークアナライザのシンセサイザの代表的な実施形態のブロック図を示す図；および 本発明による第２概念の代表的な実施形態のフローチャートを示す図：

第１図は、本発明の第１概念によるベクトルネットワークアナライザ１０の代表的な実施形態のブロック図を示している。ベクトルネットワークアナライザ１０は、送信機側１２、受信機側１３および中央時計１４を構成している。試験用装置１１、特に試験用周波数変換装置、に関する少なくとも一つの波の周波数比率を得るため、送信機側１２は試験用装置１１に第１信号を送信し、しかるに受信機側１３は試験中の装置から周波数変換および／または第１信号のさらなる修正が可能である第２信号を受信する。送信機側１２および受信機側１３は、出力信号を発生する少なくとも一つのシンセサイザをそれぞれ構成する。

送信機側１２は少なくとも一つの送信機側時計信号によって制御されるように形成され、しかるに受信機側１３は少なくとも一つの受信機側時計信号によって制御されるように形成される。これに加え、中央時計１４は中央時計信号を発生するように形成される。少なくとも一つの送信側時計信号および少なくとも一つの受信機側時計信号は、中央時計信号に基づいており、少なくとも一つの送信機側時計信号および少なくとも一つの受信機側時計信号は、固定位相関係で発生される。

この代表的なケースにおいて、中央時計１４は送信機側１２および受信機側１３と直接結合している。代表的に明らかなように、送信機側時計信号および受信機側時計信号の各々または少なくとも一つは、中央時計信号と同じであり得るが、いかなるケースにおいても双方の時計信号は共通の中央時計信号から出ている。

本願発明の第１概念によれば、少なくとも一つの送信機側時計信号および少なくとも一つの受信機側時計信号は、中央時計信号に基づいている事実により、少なくとも一つの送信機側時計信号および少なくとも一つの受信機側時計信号は互いに固定位相関係により発生する。ベクトルネットワークアナライザ１０は、出力信号の再生可能な位相、特に絶対的に再生可能な位相を提供する。共通のスタートパルスは、シンセサイザがそれらのそれぞれの時計信号に基づいてこれらの出力信号を生成するように、送信機側および受信機側にネットワークアナライザの制御装置によって提供する。

この方法において、試験用装置１１に関する少なくとも一つの波の周波数比率を得るために、ベクトルネットワークアナライザは、有利なことに、反射および送信測定を修正した完全なベクトル、特に周波数変換を行う試験用装置１１のＳパラメータ測定を提供する。

この点において、少なくとも一つの波の周波数比率を得ることは、特にＳパラメータ測定を構成するのみならず、ＴパラメータまたはＹパラメータまたはＺパラメータまたはＨパラメータまたはＡＢＣＤパラメータまたはＭパラメータまたはＸパラメータまたは同等のネットワークパラメータまたはそれらのいかなる組み合わせによる測定もまた構成可能であることに留意される。

この文脈において、本発明によるベクトルネットワークアナライザ１０またはその他のベクトルネットワークアナライザは、周波数変換測定、特にミキサー上の周波数変換測定を許容するのみならず、これらの信号は例えば基音のような標準に関して測定されるので、代表的に相互変調、和声学、試験用装置１１の反応などを分析するために測定されることにもまた留意されるべきである。

さらにまた、ベクトルネットワークアナライザ１０または本発明によるその他のベクトルネットワークアナライザに関し、もし各々のシンセサイゼで発生するか処理される全ての信号が整数、特に偶数の整数の除数によって互いに関連があるならば、一般的には有利である。整数の使用、特に偶数の整数の使用は、出力信号の位相再生可能性、特に絶対的位相再生可能性を確実にし、好ましくは偶数の整数の使用は、多相運転の回避を付加的に許容する。

図２に関し、本発明の第１概念によるベクトルネットワークアナライザ１０の代表的な実施形態のブロック図が、より詳細に示されている。

ベクトルネットワークアナライザ１０は、第１測定ポート４０ａおよび第２測定ポート４０ｂを構成し、その各々は試験用装置１１に接続している。これに加えて、ベクトルネットワークアナライザ１０は、さらに第１送信機側シンセサイザ４１ａ、第２送信機側シンセサイザ４１ｂ、第１ローカル発振機４２ａを形成する第１受信機側シンセサイザ、第２ローカル発振機４２ｂを形成する第２受信機側シンセサイザ４１ｂ、および中央時計４３を構成している。

しかるに、中央時計４３は、中央時計信号を発生するように形成されており、第１送信機側シンセサイザ４１ａ、第２送信機側シンセサイザ４１ｂ、第１ローカル発振機４２ａおよび第２ローカル発振機４２ｂは、中央時計４３に接続され、中央時計４３によって発生される中央時計信号に基づいて制御されるように形成されている。さらに、第１送信機側シンセサイザ４１ａは、第１測定ポート４０ａに接続され、第２送信機側シンセサイザ４１ｂは、第２測定ポート４０ｂに接続されている。

さらにまた、この文脈において、各第１測定ポート４０ａおよび第２測定ポート４０ｂは、それぞれの送信信号（変数ＲＸ＿ａ１とＲＸ＿ａ２によって表わされる「ａ波」）の基準信号を受信するように形成され、および／または試験用装置１１（図２において、変数ＲＸ＿ｂ１とＲＸ＿ｂ２によって表わされる「ｂ波」）によって反射または送信される信号の測定信号を受信するように形成されている。

測定ポート４０ａおよび４０ｂのただ一つの測定ポートを採用する単純な測定適用においては、使用された測定ポートは、最初に上記の「ａ波」を照射し、次いで対応の「ｂ波」を受信する。

さらなる代表的な測定適用において、両方の測定ポート４０ａおよび４０ｂが使用されている。しかるに、この代表的なケースにおいて、試験信号は第１測定ポート４０ａを用いて試験用装置１１に送信され、試験用装置１１の出力信号は、第２測定ポート４０ｂを用いて測定される。しかるに、この文脈において、試験用装置に送信される試験信号に関し、それぞれの「ａ波」、特に変数ＲＸ＿ａ１は試験用装置１１の出力信号に関し測定され、それぞれの「ｂ波」、特に変数ＲＸ＿ｂ２が測定される。有利なことに、好ましくはＲＸ＿ｂ２とＲＸ＿ａ１の指数の形の波の周波数比率が決定され得る。さらに有利なことに、これに関しあるいはまたその他の測定適用に関し、ＲＸ＿ｂ１とＲＸ＿ａ２の指数およびＲＸ＿ｂ１とＲＸ＿ａ１の指数およびＲＸ＿ｂ２とＲＸ＿ａ２の指数またはこれらの対応する相互の形で波の周波数比率が決定され得る。

さらにまた、上記の好ましくは各シンセサイザで発生するか処理される好ましくは全ての信号が整数、特に偶数の整数、の除数によって互いに関連する上記の発明測定は、特に図３による送信機側シンセサイザ２０および受信機側シンセサイザ１２０に適用され、それによって、ベクトルネットワークアナライザ１０の送信機側１２またはベクトルネットワークアナライザ１０の受信機側１３または両方側は、特に少なくとも一つのシンセサイザ２０を構成し得る。この文脈において、シンセサイザ２０、１２０は好ましくは少なくとも一つの送信機側時計信号のそれぞれの一つ、または少なくとも一つの受信機側時計信号のそれぞれの一つにより制御されることに留意される。これは特に、もし送信機側時計信号および／または受信機側時計信号および／または中央時計信号および／または送信機側シンセサイザ２０のループ内の信号および／または受信機側シンセサイザ１２０のループ内の信号が、整数、特に偶数の整数の除数によって互いに関連があるならば有利である。この文脈において、上記の整数、特に偶数の整数の関係は、試験用装置１１の入力および出力信号に必ずしも適用されないことに留意される。

下記の説明は、送信機側シンセサイザ２０のみについてなされているが、受信機側シンセサイザ１２０にも同様に有効であり、その要素はシンセサイザ２０＋１００の要素の符号に対応する符号によって表示されている。

シンセサイザ２０は、直接デジタル源２１、位相検出器２２、ループフィルター２３、電圧制御発振器２４、整数デバイダ２５、および付加整数デバイダ２６を構成する。

直接デジタル源２１は、位相検出器２２の第１入力に与えられる基準信号を発生するように形成される。しかるに、さらにまた、位相検出器２２の出力は、ループフィルター２３の入力に接続されており、ループフィルター２３の出力は、電圧制御発振器２４の入力に接続されている。しかるに、さらにまた、電圧制御発振器２４の出力は、整数デバイダ２５の入力に接続されており、整数デバイダ２５の出力は、付加整数デバイダ２６の入力に接続されている。これに加えて、付加整数デバイダ２６の出力は、位相検出器２２の第２入力に接続されている。

さらにまた、直接デジタル源２１は、その出力において、基準信号を発生するように形成され、そこで基準信号は、直接デジタル源２１の第１入力に与えられる直接デジタル源時計信号「ｃｌｋ」および直接デジタル源２１の第２入力に与えられる入力パラメータに基づいている。入力パラメータは、好ましくはデジタルワードが可能であり、特にサイン（正弦）機能の量子化されたサンプルのような特定の波形に関する情報である、好ましくは８−ビットワード、より好ましくは１６−ビットワード、最も好ましくは３２−ビットワードである。これに加えて、直接デジタル源２１によって出力されている基準信号は、好ましくは特定の波形を反射可能である。

この文脈において、直接デジタル源時計信号は、ベクトルネットワークアナライザ１０の中央時計１４の中央時計信号に基づいている。直接デジタル源時計信号は、好ましくはベクトルネットワークアナライザ１０の中央時計１４の中央時計信号と同等であり得る。図解の実施形態において、両方のシンセサイザは分割のような何らかのさらなる処理なしで送信機側時計信号および受信機側時計信号として、中央時計信号を受信する。

追加的にまたは交替的に、シンセサイザ２０の制御と同様に、直接デジタル源時計信号は、好ましくは少なくともシンセサイザ２０の構成要素の位相検出器２２、ループフィルター２３、電圧制御発振器２４、整数デバイダ２５、および付加整数デバイダ２６の一つを特に設けることができる。この場合、これらの構成要素のそれぞれは、好ましくは直接デジタル源時計信号を受信するように形成される。これに加えて、これらの構成要素のそれぞれは、好ましくは上記の直接デジタル源時計信号を入力する付加入力を提供することができる。

この点について、本願の範囲内において、上述の信号処理は特に少なくとも足し算、引き算、掛け算、割り算操作の一つを特に構成することができることに留意される。

これに加えて、図３によるこの代表的な場合において、直接デジタル源２１は、スタートパルスを入力する第３入力を構成する。スタートパルスを用いて、ベクトルネットワークアナライザ１０の送信機側１２の出力信号と受信機側１３の出力信号との間の固定位相関係が、確実になり得る。図３から明らかなように、スタートパルスは、受信機側シンセサイザ１２０にも提供され、よってスタートパルスは同時にシンセサイザ２０、１２０の構成要素を再設定する。この文脈において、もし受信機側の試料構成、特に受信機側の複数またはそれぞれのアナログ／デジタル変換機の各々が中央時計と結合し、および／または上記のスタートパルスを得る場合は、特に有利であり得る。

加えて、少なくともシンセサイザ２０の構成要素の位相検出器２２、ループフィルター２３、電圧制御発振器２４、整数デバイダ２５、および付加整数デバイダ２６の一つを特に設けることができる。この場合、これらの構成要素のそれぞれは、好ましくはスタートパルスを入力する付加スタートパルス入力を提供することができる。

有利なことに、ベクトルネットワークアナライザ１０は、少なくとも一つの波の周波数比率に関し、反射および送信測定を修正した完全なベクトルを提供する。さらに有利なことに、ベクトルネットワークアナライザ１０は、再生可能な位相、特に絶対的に再生可能な位相を、少なくとも一つの波の周波数比率に関する各周波数ポイントに設けている。

さらにまた、電圧制御発振器２４は、電圧制御発振器２４の入力を用いて、ループフィルター２３の出力から濾波された電圧を受信するように形成されている。ループフィルター２３は、位相検出器２２の出力電圧を適切に濾波し、そして濾波された電圧を電圧制御発振器２４に流すように、位相検出器２２の出力から電圧を受信するように形成されている。位相検出器２２によって適切に濾波され出力された電圧は、好ましくは少なくとも低域通過濾波操作、高域通過濾波操作、バンド通過濾波操作、および増幅操作の一つを構成し得る。あるいは、ループフィルター２３は、好ましくは増幅器、特にループ増幅器によって差し替えられ得る。さらにあるいは、ループフィルター２３は、特に省略し得る。この場合、位相検出器２２は、電圧制御発振器２４の入力に直接に接続し得る。

濾波電圧、代替的な増幅電圧、さらなる代替的電圧を受信するように形成された電圧制御発振器２４は、さらに整数デバイダ２５の入力に接続しているその出力の発振器信号を発生するように形成されている。

さらにまた、整数デバイダ２５は、シンセサイザ２０の出力信号「ｏｕｔ」として使用されて、ベクトルネットワークアナライザ１０を用いて測定のために設けられるのみならず、付加整数デバイダ２６の入力にも流される、分割信号を設けるために、整数および偶数値によって発振機信号を分割するように形成されている。付加整数デバイダ２６は、位相検出器２２の第２入力のさらなる分割信号を設けるために、整数値、好ましくは偶数の整数値によって分割信号をさらに分割するように形成されている。

これに加えて、位相検出器２２は、基準信号と信号の位相に特に関するさらなる分割信号とを比較するように形成されている。

最後に、図４は、本願の発明方法のフローチャートを示している。第１ステップＳ３００において、中央時計信号は、ベクトルネットワークアナライザの中央時計を用いて発生する。第２ステップＳ３０1において、中央時計信号に基づくベクトルネットワークアナライザの送信機側を制御するために、少なくとも一つの送信機側時計信号が発生している。そして、第３ステップＳ３０２において、中央時計信号に基づくベクトルネットワークアナライザの受信機側を制御するために、少なくとも一つの受信機側時計信号が発生しており、そこで少なくとも一つの送信機側時計信号および少なくとも一つの受信機側時計信号が、互いの固定位相関係をもって発生している。最後に、第４ステップＳ３０３において、入力時計信号によって制御される、ベクトルネットワークアナライザは、再生可能な固定位相関係を有する出力信号を発生する。出力信号は、スタートパルスがシンセサイザによって受信されるたびに、互いに同じ一定の関係がある。この文脈において、少なくとも２つの中央時計信号と、少なくとも一つの送信機側時計信号と、少なくとも一つの受信機側時計信号を連続的に述べているが、時計信号の発生は個々の方法ステップにおいてなされると指摘しているのみであることに留意される。受信機側および送信機側時計信号の発生は、ネットワークアナライザの電源が入った後に、互いに別々に開始される。

さらに、有利なことに、この発明方法を用いて、特にＵＯＳＭ（未知のスルー・オープン・ショート・マッチ）方法との組み合わせにおけるこの発明方法を用いて、試験用装置、特に試験用周波数変換装置は、この方法における較正の実行が試験用非周波数変換装置と同じ位に快適であると云う事実のために、最も効果的な方法で較正することができる。この文脈において、未知の接続を通して試験用装置そのものの中で見受けられるかもしれないことは特に有利なことであり、そして、それは特にミキサーのためであり、追加の較正標準の必要がない利点に至る。これに加えて、ＵＯＳＭ方法に代えて、ＳＯＬＲ（ショート・オープン・ロード・レシプロカル）方法が適用され得ることに留意される。

１０ ベクトルネットワークアナライザ
１１ 試験用装置
１２ 送信機側
１３ 受信機側
１４、４３ 中央時計
２０ 送信機側シンセサイザ
１２０ 受信機側シンセサイザ
２１、１２１ 直接デジタル源
２２、１２２ 位相検出器
２３、１２３ ループフィルター
２４、１２４ 電圧制御発振器
２５、１２５ 整数デバイダ
２６、１２６ 付加整数デバイダ
４０ａ 第１測定ポート
４０ｂ 第２測定ポート
４１ａ 第１送信機側シンセサイザ
４１ｂ 第２送信機側シンセサイザ
４２ａ 第１ローカル発振機
４２ｂ 第２ローカル発振機

Claims (17)

1. 試験用周波数変換装置に関する、少なくとも一つの波の周波数比率を得るためのベクトルネットワークアナライザであって、
   送信機側シンセサイザから成り、少なくとも一つの送信機側時計信号によって制御される
   ように形成される送信機側と、
   受信機側シンセサイザから成り、少なくとも一つの受信機側時計信号によって制御される
   ように形成される受信機側と、
   中央時計信号を発生するように形成される中央時計と、
   により構成されている、前記ベクトルネットワークアナライザにおいて、
   少なくとも一つの前記送信機側時計信号および少なくとも一つの前記受信機側時計信号
   は、前記中央時計信号に基づいており、
   前記送信機側シンセサイザの出力信号および前記受信機側シンセサイザの出力信号は、
   共通のスタートパルスを用いて、互いに固定位相関係で発生される
   ことを特徴とするベクトルネットワークアナライザ。
2. 前記各シンセサイザは、
   基準信号を発生するように形成される直接デジタル源と、
   電圧制御発振器と、
   位相検出器と、
   整数デバイダと
   により構成され、
   前記電圧制御発振器は、発振器信号を発生させるため、前記位相検出器からの電圧を受信するように形成され、
   前記整数デバイダは、前記送信機側または前記受信機側の出力信号として分割信号を提供するため、整数および偶数値によって前記発振機信号を分割するように形成され、
   前記位相検出器は、前記基準信号と前記分割信号とを比較するように形成される
   ことを特徴とする請求項１に記載のベクトルネットワークアナライザ。
3. 前記ベクトルネットワークアナライザの少なくとも一つのシンセサイザは、前記位相検出器にさらなる分割信号を提供するため、整数値によって前記分割信号を分割するように形成された付加整数デバイダをさらに構成する
   ことを特徴とする請求項２に記載のベクトルネットワークアナライザ。
4. 少なくとも一つの前記送信機側および前記受信機側は、少なくとも一つのアナログ／デジタル変換機を構成し、
   少なくとも一つの前記アナログ／デジタル変換機は、前記送信機側および前記受信機側のそれぞれの前記時計信号によって制御される
   ことを特徴とする請求項１に記載のベクトルネットワークアナライザ。
5. 少なくとも一つの前記送信機側および前記受信機側は、少なくとも一つのデジタル／アナログ変換機を構成し、
   少なくとも一つの前記デジタル／アナログ変換機は、前記送信機側および前記受信機側のそれぞれの前記時計信号によって制御される
   ことを特徴とする請求項１に記載のベクトルネットワークアナライザ。
6. 少なくとも一つの前記波の周波数比率は、少なくとも一つのＳパラメータまたはＴパラメータまたはＹパラメータまたはＺパラメータまたはＨパラメータまたはＡＢＣＤパラメータまたはＭパラメータまたはＸパラメータまたは同等のネットワークパラメータを構成する
   ことを特徴とする請求項１に記載のベクトルネットワークアナライザ。
7. 前記送信機側時計信号および前記中央時計信号に関する前記分割比率が、整数および偶数である
   ことを特徴とする請求項１に記載のベクトルネットワークアナライザ。
8. 前記受信機側時計信号および前記中央時計信号に関する前記分割比率が、整数および偶数である
   ことを特徴とする請求項１に記載のベクトルネットワークアナライザ。
9. 試験用周波数変換装置に関するベクトルネットワークアナライザを用いて少なくとも一つの波の周波数比率を得るための測定方法であって、
   前記ベクトルネットワークアナライザの中央時計を用いる中央時計信号を発生する工程と、
   前記中央時計信号に基づいて前記ベクトルネットワークアナライザの送信機側を制御する少なくとも一つの送信機側時計信号を発生する工程と、
   前記中央時計信号に基づいて前記ベクトルネットワークアナライザの受信機側を制御する少なくとも一つの受信機側時計信号を発生する工程と、
   を構成する測定方法において、
   前記送信機側の出力信号および前記受信機側の出力信号の各々は、共通のスタートパルスを用いて、互いの固定位相関係で、それぞれの送信機側シンセサイザまたは受信機側シンセサイザによって発生する
   ことを特徴とする周波数変換測定方法。
10. 前記ベクトルネットワークアナライザの各前記シンセサイザにおいて、前記送信機側および前記受信機側の前記シンセサイザの直接デジタル源を用いる基準信号を発生する工程と、
    発振器信号を発生させるため前記シンセサイザの電圧制御発振器を用いる個々の前記シンセサイザの位相検出器からの電圧を受信する工程と、
    前記送信機側または前記受信機側の出力信号として、分割信号を提供するため少なくとも一つの前記シンセサイザの整数デバイダを用いる整数と偶数値によって前記発振器信号を分割する工程と、
    少なくとも一つの前記シンセサイザの前記位相検出器を用いる前記基準信号と前記分割信号とを比較する工程と、
    をさらに構成する
    ことを特徴とする請求項９に記載の周波数変換測定方法。
11. 少なくとも一つの前記シンセサイザの付加整数デバイダを用いる整数値によって前記分割信号をさらに分割する工程と、
    前記位相検出器にさらなる分割信号を提供する工程と、
    をさらに構成する
    ことを特徴とする請求項１０に記載の周波数変換測定方法。
12. 前記送信機側および前記受信機側のそれぞれの前記時計信号によって少なくとも一つの前記送信機側および前記受信機側の少なくとも一つのアナログ／デジタル変換機を制御する工程をさらに構成する
    ことを特徴とする請求項９に記載の周波数変換測定方法。
13. 前記送信機側および前記受信機側のそれぞれの前記時計信号によって少なくとも一つの前記送信機側および前記受信機側の少なくとも一つのデジタル／アナログ変換機を制御する工程をさらに構成する
    ことを特徴とする請求項９に記載の周波数変換測定方法。
14. 少なくとも一つの前記波の周波数比率は、少なくとも一つのＳパラメータまたはＴパラメータまたはＹパラメータまたはＺパラメータまたはＨパラメータまたはＡＢＣＤパラメータまたはＭパラメータまたはＸパラメータまたは同等のネットワークパラメータを構成する
    ことを特徴とする請求項９に記載の周波数変換測定方法。
15. 前記送信機側時計信号および前記中央時計信号に関する前記分割比率が、整数および偶数である
    ことを特徴とする請求項９に記載の周波数変換測定方法。
16. 前記受信機側時計信号および前記中央時計信号に関する前記分割比率が、整数および偶数である
    ことを特徴とする請求項９に記載の周波数変換測定方法。
17. 前記方法は、前記試験用周波数変換装置を較正するため、未知のスルー・オープン・ショート・マッチ（ＵＯＳＭ）方法またはショート・オープン・ロード・レシプロカル（ＳＯＬＲ）方法との組み合わせに適用される
    ことを特徴とする請求項９に記載の周波数変換測定方法。