JP2019041031A - Wiring board - Google Patents
Wiring board Download PDFInfo
- Publication number
- JP2019041031A JP2019041031A JP2017162916A JP2017162916A JP2019041031A JP 2019041031 A JP2019041031 A JP 2019041031A JP 2017162916 A JP2017162916 A JP 2017162916A JP 2017162916 A JP2017162916 A JP 2017162916A JP 2019041031 A JP2019041031 A JP 2019041031A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- wiring conductor
- insulating layer
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本開示は、半導体素子等の電子部品を搭載する配線基板に関するものである。 The present disclosure relates to a wiring board on which an electronic component such as a semiconductor element is mounted.
現在、微細な配線導体が絶縁層表面に高密度に位置する配線基板が開発されている。このような配線基板の表層に位置する絶縁層表面および配線導体表面には、ソルダーレジストが位置している。ソルダーレジストは、配線導体の一部を電極として露出する凹部を有している。電極は、半導体素子等の電子部品との接続に用いられる。なお、凹部内において、配線導体の側面は、絶縁層側から厚さ方向の途中にかけてソルダーレジストに被覆されている。 Currently, a wiring board is developed in which fine wiring conductors are located at a high density on the surface of an insulating layer. A solder resist is located on the surface of the insulating layer and the surface of the wiring conductor located on the surface layer of such a wiring board. The solder resist has a recess that exposes a part of the wiring conductor as an electrode. The electrode is used for connection with an electronic component such as a semiconductor element. In the recess, the side surface of the wiring conductor is covered with the solder resist from the insulating layer side to the middle in the thickness direction.
配線基板は、配線の微細化が進んでいる。それに対応して、ソルダーレジストに微細な凹部が必要な場合がある。しかし、ソルダーレジストは、微細な凹部の加工性が悪いことから、凹部内において、配線導体が側面のみならず、上面の一部までソルダーレジストに被覆された状態になることがある。その結果、電子部品と電極との電気接続がソルダーレジストに妨げられて電子部品が安定して作動しない場合がある。 The wiring board has been miniaturized. Correspondingly, a fine recess may be required in the solder resist. However, since the solder resist has poor processability for fine recesses, the wiring conductor may be covered with the solder resist not only on the side surfaces but also on a part of the upper surface in the recesses. As a result, the electrical connection between the electronic component and the electrode may be hindered by the solder resist, and the electronic component may not operate stably.
本開示の配線基板は、絶縁層と、絶縁層の表面に位置しており、線形状および面形状を有する複数の配線導体と、配線導体間に露出する絶縁層の表面および配線導体の表面に位置しており、複数の配線導体のうち、一部の配線導体の上面全体および側面全体を露出する開口部、ならびに複数の配線導体のうち、他の一部の配線導体の上面全体および側面の一部を露出する凹部を有するソルダーレジストと、を備えており、開口部内には、両端が面形状の配線導体につながっている線形状の配線導体の一部から成る第1電極が位置しているとともに、凹部内には、線形状の配線導体の一端部分から成る第2電極が位置していることを特徴とするものである。 The wiring board of the present disclosure is located on the surface of the insulating layer, the insulating layer, a plurality of wiring conductors having a linear shape and a surface shape, and the surface of the insulating layer and the surface of the wiring conductor exposed between the wiring conductors. An opening that exposes the entire upper surface and side surfaces of some of the plurality of wiring conductors, and the entire upper surface and side surfaces of other wiring conductors of the plurality of wiring conductors. A solder resist having a concave portion exposing a part thereof, and a first electrode comprising a part of a linear wiring conductor having both ends connected to a planar wiring conductor is located in the opening. In addition, a second electrode formed by one end portion of a linear wiring conductor is located in the recess.
本開示の配線基板によれば、半導体素子等の電子部品が安定的に作動することが可能な配線基板を提供することができる。 According to the wiring board of the present disclosure, it is possible to provide a wiring board capable of stably operating electronic components such as semiconductor elements.
次に、図1〜図4を基にして本開示の実施形態に係る配線基板1について説明する。図1は、図2に示すX−X間を通る断面図である。図2は、本開示の配線基板1の実施形態例を示す上面図である。図3および図4は、配線基板1の要部斜視図である。
Next, the
配線基板1は、絶縁板2と、絶縁層3と、配線導体4と、ソルダーレジスト5と、を有している。配線基板1は、平面視において中央領域C、および中央領域Cの外側に位置する周囲領域Sを含んでいる。なお、中央領域Cおよび周囲領域Sは、絶縁層3に含まれる領域である。また、中央領域Cおよび周囲領域Sは、最上層の絶縁層3の上面の中央部および外周部にそれぞれ対応する領域とみなすことができる。
The
絶縁板2は、例えばガラス繊維にエポキシ樹脂やビスマレイミドトリアジン樹脂等の絶縁材料を含浸させた絶縁材料を含んでいる。絶縁板2は、上面と下面とを貫通する複数のスルーホール6を有している。絶縁板2は、配線基板1の機械的な強度を確保する部分である。絶縁板2は、強化用のガラス繊維にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させたプリプレグを複数積層して加熱下でプレス加工を行うことで平板状に形成される。スルーホール6は、絶縁板2に、ドリル加工、レーザー加工またはブラスト加工等の処理を行うことで形成される。
The insulating plate 2 includes, for example, an insulating material obtained by impregnating glass fiber with an insulating material such as an epoxy resin or a bismaleimide triazine resin. The insulating plate 2 has a plurality of through
絶縁層3は、絶縁板2の上面および下面に位置している。絶縁層3は、例えばポリイミド樹脂、エポキシ樹脂またはビスマレイミドトリアジン樹脂等の絶縁材料、および絶縁材料中に分散された酸化ケイ素またはアルミナ等の絶縁粒子を含んでいる。絶縁層3は、絶縁板2の上面および下面に位置する配線導体4を底面とする複数のビアホール7を有している。絶縁層3は、配線導体4の配置領域を確保する部分である。絶縁層3は、例えばポリイミド樹脂、エポキシ樹脂またはビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含む絶縁層用のフィルムを、真空下で絶縁板2の上下面に被着して熱硬化することで形成される。熱硬化性樹脂内には、酸化ケイ素またはアルミナ等の絶縁粒子を分散させておいても構わない。ビアホール7は、例えばレーザー加工により形成される。
The
配線導体4は、絶縁板2の上面、下面、スルーホール6内、上面側にある絶縁層3の上面、下面側にある絶縁層3の下面、およびビアホール7内に位置している。配線導体4は、例えば無電解銅めっき金属および電解銅めっき金属により構成されている。配線導体4は、配線基板1における導電経路を構成するものである。スルーホール6内の配線導体4は、絶縁板2の上面および下面に位置する配線導体4同士を電気的に接続している。ビアホール7内の配線導体4は、絶縁板2の表面に位置する配線導体4と、絶縁層3の表面に位置する配線導体4と、を電気的に接続している。
The wiring conductor 4 is located in the upper and lower surfaces of the insulating plate 2, in the
配線導体4は、複数の線形状の配線導体4a、および複数の面形状の配線導体4bを含んでいる。配線導体4のうち線形状の配線導体4aは、半導体素子等の電子部品との接続に用いられる電極を構成する。線形状の配線導体4aのうちソルダーレジスト5から露出した部分が、電子部品と接続される。この接続の詳細については後述する。配線導体4のうち面形状の配線導体4bは、配線導体4全体の導通抵抗を低減する機能を有している。
The wiring conductor 4 includes a plurality of
中央領域Cに位置する線形状の配線導体4aの両端は、面形状の配線導体4bにつながっている。配線導体4の厚みは、例えば10〜30μmに設定されている。線形状の配線導体4aの幅は、例えば10〜30μmに設定されている。配線導体4の表面は、粗面化処理が施されている。これにより、後述するソルダーレジスト5が配線導体4の表面に強固に密着することができる。配線導体4の表面の算術平均粗さRaは、例えば0.3〜0.7μmに設定されている。粗面化処理は、例えば有機酸系のエッチング液を用いる。配線導体4は、例えばセミアディティブ法等のめっき技術により形成される。
Both ends of the
ソルダーレジスト5は、絶縁板2の上面側にある絶縁層3の上面、および絶縁板2の下面側にある絶縁層3の下面に位置している。ソルダーレジスト5は、例えばエポキシ樹脂やポリイミド樹脂等の絶縁材料を含んでいる。ソルダーレジスト5は、主に配線導体4を外部環境から保護する機能を有している。また、ソルダーレジスト5は、配線導体4の一部を所定位置で露出させて、電子部品接続用の電極を所定の位置に設ける機能も有している。この詳細については次に説明する。
The
上面側に位置するソルダーレジスト5は、中央領域Cにおいて、複数の線形状の配線導体4aの一部を個別に露出する複数の開口部8を有している。開口部8は、上面視において、例えば円形状をしている。開口部8内には、線形状の配線導体4aの上面全体および側面全体が露出して成る第1電極9が位置している。第1電極9は、例えば半田を介して半導体素子等の電子部品の電極と接続される。開口部8の直径は、例えば50〜150μmに設定されている。
The solder resist 5 located on the upper surface side has, in the central region C, a plurality of
上面側に位置するソルダーレジスト5は、周囲領域Sにおいて、複数の線形状の配線導体4aの少なくとも一端部分を一括して露出する凹部10を有している。凹部10は、ソルダーレジスト5のうち他の部分よりも厚さが小さい部分である。凹部10は、平面視において、例えば枠形状をしている。凹部10内には、線形状の配線導体4aの上面全体および側面の一部が露出して成る第2電極11が位置している。言い換えれば、線形状の配線導体4aの側面は、凹部10内において絶縁層3側から厚さ方向の途中にかけてソルダーレジスト5に被覆されており、ソルダーレジスト5に被覆されていない側面および上面が第2電極11を構成している。このため、第2電極11は、凹部10内においてソルダーレジスト5の上面から突出している。第2電極11の突出量は、例えば2〜20μmに設定されている。第2電極11は、例えば半田を介して半導体素子等の電子部品の電極と接続される。なお、凹部10は、全域で同じ深さでもよく、一部で他の部分と異なっていてもよい。
The solder resist 5 located on the upper surface side has, in the surrounding area S, a
上記の中央領域Cおよび周囲領域Sは、例えば搭載される電子部品の平面視における外形寸法、または電子部品の電極が位置している領域(平面視におけるその領域の面積)、またはソルダーレジスト5に対する開口部8または凹部10の形成のしやすさ等の条件に応じて、適宜設定されて構わない。例えば、配線基板1(最上層の絶縁層3の上面)のうち、電子部品の電極が対向する部分の中心から外周までの距離の半分程度を中央領域Cとして設定することができ、それよりも外側を周囲領域Sとして設定することができる。
The central region C and the surrounding region S are, for example, the external dimensions of the electronic component to be mounted in a plan view, the region where the electrode of the electronic component is located (the area of the region in the plan view), or the solder resist 5 It may be appropriately set according to conditions such as ease of forming the
このような第1電極9および第2電極11は、半田の濡れ性が求められる。このため、第1電極9および第2電極11は、例えば硫酸系のエッチング液により洗浄処理が施されて、異物が効果的に除去された上面および側面を有している。この場合、第1電極9に関しては、開口部8が小さいため洗浄処理が比較的難しいが、開口部8内のソルダーレジスト5を除去してしまえるので異物の残りが生じにくい。また、第2電極11に関しては、側面の一部にソルダーレジスト5による被覆部分を残しておく必要があるが、凹部10が比較的大きいため洗浄処理が比較的容易であることから、第2電極11の上面等に不要なソルダーレジスト5が残る可能性を低減することができる。
Such
上面側のソルダーレジスト5は、例えば次のように形成される。まず、上面側の絶縁層3および配線導体4の表面に、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂のフィルムを貼着する。そして、開口部8および凹部10に対応する領域以外の領域を露光することでフィルムを硬化させる。そして、未硬化状態である開口部8に対応する領域を現像することで線形状の配線導体4aの上面全体および側面全体を露出させる。また、凹部10に対応する領域を現像することで線形状の配線導体4aの上面全体および側面の一部を露出させる。そして、凹部10に対応する領域を露光して凹部10内のフィルムを硬化させることでソルダーレジスト5が形成される。なお、配線導体4の表面は、粗面化処理が施されているため、ソルダーレジスト5は配線導体4に強固に密着することができる。
The solder resist 5 on the upper surface side is formed as follows, for example. First, a film of a thermosetting resin having photosensitivity such as an acrylic-modified epoxy resin is attached to the surfaces of the insulating
下面側に位置するソルダーレジスト5は、配線導体4の一部を第3電極12として露出している。第3電極12は、例えば半田を介して外部の電気基板の電極と電気的に接続される。これにより、第1電極9および第2電極11に接続された電子部品は、配線導体4を介して外部の電気基板と電気的に接続され得る。
The solder resist 5 located on the lower surface side exposes a part of the wiring conductor 4 as the
上述のように、本例の配線基板1は、中央領域Cにおいて、線形状の配線導体4aの上面全体および側面全体が開口部8内に露出して成る第1電極9を有している。これにより、配線の微細化に対応して開口部8の開口径を微細にする必要がある場合でも、加工が容易な構造であるため、第1電極9の表面にソルダーレジスト5が付着した状態を抑制して第1電極9の機能性を向上させることができる。
As described above, the
さらに、第1電極9を構成する線形状の配線導体4aの両端は、面形状の配線導体4bにつながっている。このため、配線の微細化が進んで、線形状の配線導体4aと絶縁層3との密着強度が低下した場合でも、面形状の配線導体4bにより密着強度を補足することができる。これにより、線形状の配線導体4a(つまり第1電極9)が絶縁層3から剥離してしまうことを抑制することができる。
Further, both ends of the
また、本例の配線基板1は、周囲領域Sにおいて、線形状の配線導体4aの一端部分の上面全体および側面の一部が、凹部10内に露出している第2電極11を有している。このため、配線の微細化が進んで、線形状の配線導体4aの一端部分と絶縁層3との密着強度が低下した場合でも、線形状の配線導体4aの一端部分の側面は、凹部10内において絶縁層3側から厚さ方向の途中にかけてソルダーレジスト5に被覆されていることから、密着強度を補足することができる。第2電極11を構成する線形状の配線導体4aのように、端部が面形状の配線導体4bにつながっていない場合に有効である。これにより、線形状の配線導体4a(つまり第2電極11)が絶縁層3から剥離してしまうことを抑制することができる。
In addition, the
このように、面形状の配線導体4bにより絶縁層3との密着強度が補足された第1電極9と、ソルダーレジスト5により絶縁層3との密着強度が補足された第2電極11とが併存していることで、配線の微細化が進む配線基板の電極機能を向上させて、半導体素子等の電子部品が安定的に作動することが可能な配線基板を提供することができる。
Thus, the
なお、本開示は、上述の実施形態の一例に限定されるものではなく、本開示の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態の一例においては、第1電極9および第2電極11の表面に他の導体が被覆されていない例を示したが、第1電極9および第2電極11の両方、あるいはいずれか一方の表面に半田の濡れ性に優れた導体を被覆しても構わない。これにより、第1電極9および第2電極11と電子部品の電極とを半田を介して電気的に接続することが容易になる。このような導体は、例えば無電解ニッケルめっきの表面に無電解金めっきが被着された導体が挙げられる。
Note that the present disclosure is not limited to the above-described exemplary embodiment, and various modifications can be made without departing from the gist of the present disclosure. For example, in the example of the above-described embodiment, the example in which the surfaces of the
また、例えば、上述の実施形態の一例においては、平面視における開口部8の形状が、円形状である例を示したが、楕円形状や長円形状であっても構わない。このような形状によれば、開口部8をより密に配置する必要がある場合に有利である。
Further, for example, in the example of the above-described embodiment, an example in which the shape of the
また、例えば、上述の実施形態の一例においては、平面視における第1電極9および第2電極11の形状に関して、細い部分と太い部分との間に直角部分を含んでいるが、図5および図6に示すように緩やかな曲線形状を含んでいても構わない。このような直角部分が無い形状によれば、洗浄処理がより容易になり、異物を効果的に除去する点で有利である。
In addition, for example, in the example of the above-described embodiment, the
1 配線基板
3 絶縁層
4 配線導体
4a 線形状の配線導体
4b 面形状の配線導体
5 ソルダーレジスト
8 開口部
9 第1電極
10 凹部
11 第2電極
DESCRIPTION OF
Claims (2)
該絶縁層の表面に位置しており、線形状および面形状を有する複数の配線導体と、
該配線導体間に露出する前記絶縁層の表面および前記配線導体の表面に位置しており、前記複数の配線導体のうち、一部の前記配線導体の上面全体および側面全体を露出する開口部、ならびに前記複数の配線導体のうち、他の一部の前記配線導体の上面全体および側面の一部を露出する凹部を有するソルダーレジストと、を備えており、
前記開口部内には、両端が前記面形状の配線導体につながっている前記線形状の配線導体の一部から成る第1電極が位置しているとともに、
前記凹部内には、前記線形状の配線導体の一端部分から成る第2電極が位置していることを特徴とする配線基板。 An insulating layer;
A plurality of wiring conductors located on the surface of the insulating layer and having a linear shape and a planar shape;
An opening that is located on the surface of the insulating layer and the surface of the wiring conductor exposed between the wiring conductors, and exposes the entire upper surface and side surfaces of some of the wiring conductors of the plurality of wiring conductors; And a solder resist having a recess exposing the entire upper surface and a part of the side surface of the other wiring conductor among the plurality of wiring conductors,
In the opening is located a first electrode consisting of a part of the line-shaped wiring conductor whose both ends are connected to the planar wiring conductor,
A wiring board, wherein a second electrode comprising one end portion of the linear wiring conductor is located in the recess.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017162916A JP2019041031A (en) | 2017-08-28 | 2017-08-28 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017162916A JP2019041031A (en) | 2017-08-28 | 2017-08-28 | Wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019041031A true JP2019041031A (en) | 2019-03-14 |
Family
ID=65726691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017162916A Pending JP2019041031A (en) | 2017-08-28 | 2017-08-28 | Wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019041031A (en) |
-
2017
- 2017-08-28 JP JP2017162916A patent/JP2019041031A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5331958B2 (en) | Wiring board and semiconductor package | |
US20110175235A1 (en) | Wiring substrate and semiconductor apparatus including the wiring substrate | |
JP6606331B2 (en) | Electronic equipment | |
JP2014160857A (en) | Flexible circuit substrate for flip-chip-on-flex applications | |
KR102493591B1 (en) | wiring board | |
JP4890959B2 (en) | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR PACKAGE | |
TWI772480B (en) | Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same | |
TW201503777A (en) | Circuit board | |
US10211119B2 (en) | Electronic component built-in substrate and electronic device | |
CN107770946B (en) | Printed wiring board and method for manufacturing the same | |
JP2011151103A (en) | Electronic component interconnecting structure and connecting method | |
JP2019041031A (en) | Wiring board | |
JP2005229138A (en) | Wiring substrate | |
TWI599283B (en) | Printed circuit board and fabrication method thereof | |
JP5442192B2 (en) | Device mounting substrate, semiconductor module, and device mounting substrate manufacturing method | |
JP4238242B2 (en) | Wiring board | |
JP2016100352A (en) | Printed wiring board and manufacturing method of the same | |
JP2011249593A (en) | Multi-piece wiring board | |
JP7133329B2 (en) | wiring board | |
JP4139185B2 (en) | Wiring board manufacturing method | |
JP2018195776A (en) | Wiring board and method for manufacturing the same | |
JP5997197B2 (en) | Wiring board | |
JP2005223365A (en) | Wiring substrate | |
CN114258192A (en) | Circuit board with high reflectivity and manufacturing method thereof | |
JP2006049587A (en) | Printed wiring board and its manufacturing method |