JP2019012684A - Ｏｌｅｄ表示装置及びその製造方法 - Google Patents

Abstract

【課題】副画素間のクロストークによる画像品質の低下を抑制する。【解決手段】ＯＬＥＤ表示装置は、複数の副画素それぞれの周囲を囲むように形成され、隣接する異なる色の第１副画素及び第２副画素間に形成された溝を含む、画素定義層と、溝内における画素定義層の第１副画素側の第１側面と、溝内における画素定義層の第２副画素側の第２側面と、から離間して、溝内に形成されている、凸状構造部と、を含む。画素定義層は、下部電極層と中間層との間に存在する。凸状構造部は、基板と中間層との間に存在する。凸状構造部は、第１副画素側の第３側面と、第２副画素側の第４側面と、を含む。第１側面、第２側面、第３側面、及び第４側面は、順テーパ面である。【選択図】図２Ｃ

Description

本開示は、ＯＬＥＤ表示装置及びその製造方法に関する。

ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子は電流駆動型の自発光素子であるため、バックライトが不要となる上に、低消費電力、高視野角、高コントラスト比が得られるなどのメリットがあり、フラットパネルディスプレイの開発において期待されている。

典型的なＯＬＥＤ表示装置は、マトリックス状に配置された複数の副画素を含む。各副画素は、青、赤又は緑のいずれかの色を発光する有機発光層と、有機発光層を挟む陽極及び陰極を含む。例えば、特許文献１は、ＯＬＥＤ表示装置の構成例を示す。特許文献１は、副画素それぞれの発光領域を画定する画素定義層と、画素定義層と同層に形成された、逆テーパ形状のクランプユニットを開示する。

米国特許出願公開第２０１３／０２４８８６７号明細書

ＯＬＥＤ表示装置においては様々な原因により画像品質が低下するので、その低下を抑制することが望まれる。

本実施の形態の一態様は、ＯＬＥＤ表示装置であって、基板と、前記基板上に配列された、複数の副画素と、前記複数の副画素それぞれの周囲を囲むように形成され、隣接する異なる色の第１副画素及び第２副画素間に形成された溝を含む、画素定義層と、前記溝内における前記画素定義層の前記第１副画素側の第１側面と、前記溝内における前記画素定義層の前記第２副画素側の第２側面と、から離間して、前記溝内に形成されている、凸状構造部と、を含み、前記複数の副画素は、それぞれ、上部電極層と、前記上部電極層と前記基板との間の下部電極層と、前記下部電極層と前記上部電極層との間の有機発光層と、前記有機発光層と前記下部電極層との間の中間層と、を含み、前記画素定義層は、前記下部電極層と前記中間層との間に存在し、前記凸状構造部は、前記基板と前記中間層との間に存在し、前記凸状構造部は、前記第１副画素側の第３側面と、前記第２副画素側の第４側面と、を含み、前記第１側面、前記第２側面、前記第３側面、及び前記第４側面は、順テーパ面である。

本実施の形態の一態様によれば、副画素間のクロストークによる画像品質の低下を抑制できる。

ＯＬＥＤ表示装置の構成例を模式的に示す。 表示領域の一部の平面図を示す。 図２Ａの構成から凸状構造部を除いた構成を模式的に示す。 図２ＡにおけるＩＩＣ−ＩＩＣ切断線での断面図を示す。 図２Ｃが示す構成から、画素定義層及び凸状構造部より上層を除いた部分の断面図である。 画素定義層及び凸状構造部の形成ステップを模式的に示す。 ポストベークによる画素定義層と凸状構造部のテーパ角度の変化を模式的に示す。 表示領域の一部の平面図を示す。 図４ＡにおけるＩＶＢ−ＩＶＢ切断線での断面図を示す。 補助電極の一例を示す。 補助電極の他の例を示す。 基板面上に形成された、ポストベーク後の、画素定義層の一部、凸状構造部の平面図を示す。 図７ＡにおけるＶＩＩＢ−ＶＩＩＢ切断線での断面図を示す。 画素定義層の一部と凸状構造部との間、さらに、凸状構造部の全面に形成された、ＭｇＡｇ層を示す平面図を示す。 図８ＡにおけるＶＩＩＩＢ−ＶＩＩＩＢ切断線での断面図を示す。 複数の確認用パターンの上にＭｇＡｇ層を真空蒸着により形成した後に、電流電圧特性を測定しリークパスの低減を確認した結果を示す表である。

以下において、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）の構成及びその製造方法を開示する。本実施の形態で説明するＯＬＥＤ表示装置の発明者らは、ＯＬＥＤ表示パネルにおいて、青色の副画素のみを発光させた場合に、本来であれば発光しないはずの赤及び緑の副画素が微弱に発光することがあることを見出した。意図しない副画素の発光は、表示画像の色純度の低下、特に、低階調表示異常を引き起こす。したがって、意図しない副画素の発光を防止することが望ましい。

発明者らの研究によれば、ＯＬＥＤ表示パネルにおいて、副画素において電極と有機発光層との間にキャリア移動性を有する中間層が表示領域全面にわたり形成されている場合、意図しない副画素の発光が起こることが分かった。中間層は、例えば、正孔注入層や正孔輸送層などである。

隣接副画素間で印加電圧に差が存在する場合、隣接副画素間でこの中間層を介したキャリアリークが発生する。例えば、青の副画素のみを発光させる場合、青の副画素に与えた電流の中の、微少な電流が、発光を意図しない赤及び緑の隣接副画素にこの中間層を介して流れる。この微小電流が流れる経路はリークパスとも呼ばれる。

この微少電流が、赤及び緑の隣接副画素をわずかに発光させる（いわゆる、クロストーク）。この現象は、隣接副画素間の距離が近いほどより顕著であり、特に、低諧調表示の場合に認識されやすい。そこで、本実施の形態では、このキャリアリークを抑制するため、リークパスを低減又は無くす、OLEDのデバイス構造を説明する。

本実施の形態のＯＬＥＤ表示装置は、複数の副画素（発光領域）それぞれの周囲を囲むように形成され、副画素画（発光領域）を画定する、画素定義層を含む。画素定義層において、隣接する異なる色の副画素間に、溝が形成されている。画素定義層は、溝内に、隣接副画素の一方の側の側面と、他方の側の側面とを有する。これら側面は、それぞれ、溝の隣接副画素の一方の側と他方の側とを画定する。

溝内に、凸状構造部が形成されている。凸状構造部は、画素定義層の溝内側面の双方から離間している。凸状構造部は、画素定義層の溝内側面それぞれに対向する二つの側面を有する。凸状構造部の溝内における両側面は、順テーパ面である。さらに、画素定義層の溝内側面の双方も、順テーパ面である。

副画素の下部電極と有機発光層との間の中間層は、画素定義層及び凸状構造部よりも上の層として形成されている。副画素の中間層それぞれは、同時に形成される同一層の一部である。副画素に共通の上部電極（上部電極層）が、中間層より上層として形成されている。

一例において、凸状構造部の側面は、中間層を切断し、中間層に溝を形成する。これにより、隣接副画素間の中間層におけるリークパスを低減又は無くし、異なる色の隣接副画素間におけるキャリアリークを抑制することができる。

一例において、中間層は、凸状構造部において途切れることなく、溝及び溝内の凸状構造部の側面を含む全面を覆う。隣接副画素間の中間層が、凸状構造部において途切れない場合、すなわち中間層が凸状構造部において物理的に連続する場合、リークパスが形成される。このようなリークパスは、溝内において凸状構造部を超えるために、長くなる。リークパスが長くなることにより、隣接画素間において、中間層を介したキャリアが流れにくくなり、異なる色の隣接副画素間におけるキャリアリークが低減される。

さらに、上述のように、画素定義層の溝内において、画素定義層及び凸状構造部が順テーパ側面を有する。これにより、副画素に共通の上部電極層の凸状構造部による切断を避けることができる。

以下、添付図面を参照して実施形態を説明する。実施形態は本発明を実現するための一例に過ぎず、本発明の技術的範囲を限定するものではない。各図において共通の構成については同一の参照符号が付されている。説明をわかりやすくするため、図示した物の寸法、形状については、誇張して記載している場合もある。

［表示装置の構成］
図１は、本実施形態に係る、ＯＬＥＤ表示装置１０の構成例を模式的に示す。ＯＬＥＤ表示装置１０は、発光素子が形成されるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板１００と、ＯＬＥＤ素子を封止する封止基板２００と、ＴＦＴ基板１００と封止基板２００とを接合する接合部（ガラスフリットシール部）３００を含んで構成されている。ＴＦＴ基板１００と封止基板２００との間には、例えば、乾燥空気が封入されており、接合部３００により封止されている。

ＴＦＴ基板１００の表示領域１２５の外側のカソード電極形成領域１１４の周囲に、走査ドライバ１３１、エミッションドライバ１３２、ドライバＩＣ１３４が配置されている。これらは、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１３５を介して外部の機器と接続される。

走査ドライバ１３１はＴＦＴ基板１００の走査線を駆動する。エミッションドライバ１３２は、エミッション制御線を駆動して、各副画素の発光期間を制御する。ドライバＩＣ１３４は、例えば、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いて実装される。

ドライバＩＣ１３４は、走査ドライバ１３１及びエミッションドライバ１３２に電源及びタイミング信号（制御信号）を与え、さらに、データ線に映像データに対応するデータ電圧を与える。すなわち、ドライバＩＣ１３４は、表示制御機能を有する。

封止基板２００は、透明な絶縁基板であって、例えばガラス基板である。封止基板２００の光出射面（前面）に、λ／４位相差板と偏光板とが配置され、外部から入射した光の反射を抑制する。

図２Ａは、表示領域１２５の一部の平面図を示す。図２Ａは、マトリックス状に配置された複数の副画素を示す。図２Ａは、緑の副画素（発光領域）２５１Ｇ、赤の副画素（発光領域）２５１Ｒ、青の副画素（発光領域）２５１Ｂを示す。図２Ａにおける副画素のうち、赤、緑、青それぞれの一つの副画素のみが、符号で指示されている。各副画素は、赤、緑、又は青のいずれかの色を表示する。赤、緑、及び青の副画素により一つの画素（主画素）が構成される。

図２Ａの例において、行方向（図２Ａにおける左右方向）において、緑の副画素２５１Ｇ、赤の副画素２５１Ｒ、青の副画素２５１Ｂが、循環的に配列されている。図２Ａの例において、左から右に向かって、異なる色の副画素（発光領域）は、緑の副画素２５１Ｇ、赤の副画素２５１Ｒ、青の副画素２５１Ｂの順で配列されている。列方向（図２Ａにおける上下方向）において、同一色の副画素が配列されている。

それぞれの副画素（発光領域）は、画素定義層２５３で囲まれている。画素定義層２５３は、副画素（発光領域）それぞれを画定する。副画素（発光領域）は、画素定義層２５３の開口内に形成されている。画素定義層２５３は、副画素間に溝を有する。図２Ａにおいて、赤の副画素２５１Ｒと青の副画素２５１Ｂの間の溝が、例として、符号２５５ＲＢで指示されている。さらに、凸状構造部（畝）が、画素定義層２５３の溝内に存在する。図２Ａにおいて、例として、二つの凸状構造部が、符号２５７ＲＢ、２５７ＢＢで指示されている。

図２Ｂは、図２Ａの構成から凸状構造部を除いた構成を模式的に示す。画素定義層２５３は、異なる色の隣接副画素からなる各副画素ペアにおいて、副画素間に溝を有する。図２Ｂの例において、溝２５５ＧＲが、緑の副画素２５１Ｇと赤の副画素２５１Ｒとの間に形成されている。溝２５５ＲＢが、赤の副画素２５１Ｒと青の副画素２５１Ｂとの間に形成されている。図２Ｂは、四つの異なる色の副画素間の溝を示し、そのうちの二つの溝が符号２５５ＧＲ、２５５ＲＢで指示されている。

さらに、図２Ｂの例においては、画素定義層２５３は、同一色の隣接副画素からなる各副画素ペアにおいて、副画素間に溝を有する。図２Ｂの例において、溝２５５ＧＧが、緑の副画素２５１Ｇの間に形成されている。溝２５５ＲＲが、赤の副画素２５１Ｒの間に形成されている。溝２５５ＢＢが、青の副画素２５１Ｂの間に形成されている。副画素間の溝は、副画素（発光領域）の辺に沿って延びている。図２Ｂの例において、副画素間の溝はつながっている。各副画素の周囲は、四つの溝で囲まれている。

図２Ａに示すように、凸状構造部が、各溝に形成されている。凸状構造部は、溝内を、副画素（発光領域）の辺に沿って延びている。図２Ａの例において、凸状構造部はつながっている。各副画素の周囲は、四つの凸状構造部で囲まれている。凸状構造部は、画素定義層２５３から離間しており、凸状構造部と画素定義層２５３との間にギャップが存在する。

図２Ｃは、図２ＡにおけるＩＩＣ−ＩＩＣ切断線での断面図を示す。ＯＬＥＤ表示装置１０は、ＴＦＴ基板１００と、ＴＦＴ基板１００に対向する封止基板（透明基板）２００とを含む。図２Ｃは、ＴＦＴ基板１００の断面構造を模式的に示す。

ＯＬＥＤ表示装置１０は、絶縁基板２６１上に配置された、ＴＦＴ回路層２６３と、複数の分離した下部電極（例えば、アノード電極２６５Ｒ、２６５Ｂ）とを含む。分離した下部電極は、下部電極層に含まれる。ＯＬＥＤ表示装置１０は、さらに、上部電極（層）（例えば、カソード電極（層）２７３）と、複数の有機発光層２６９Ｒ、２６９Ｂとを含む。なお、層は同時に形成される連続した一つの部分又は分離した複数の部分で構成され得る。以下においては、層の一部も層と呼ぶことがある。

絶縁基板２６１は、例えばガラス又は樹脂で形成されており、不撓性又は可撓性基板である。絶縁基板２６１に近い側を下側、遠い側を上側と記す。なお、カソード電極（上部電極）２７３の上には、不図示のキャップ層が形成されてもよい。

アノード電極２６５Ｒ及び２６５Ｂは、それぞれ、赤の副画素２５１Ｒ及び青の副画素２５１Ｂのアノード電極である。カソード電極２７３は、有機発光層からの可視光の一部又は全てを封止構造部に向けて透過させる透明電極であり、全ての副画素に共通である。

カソード電極と１つのアノード電極との間に、有機発光層が配置されている。複数のアノード電極は、ＴＦＴ回路層２６３の面上（例えば、平坦化膜上）に配置され、１つのアノード電極の上に１つの有機発光層が配置されている。ＴＦＴ回路層２６３は、それぞれが複数のＴＦＴを含む複数の副画素回路（以下、単に画素回路と記す）を有する。画素回路の各々は、絶縁基板２６１とアノード電極との間に形成され、アノード電極の各々に供給する電流を制御する。アノード電極は、平坦化膜のコンタクトホールに形成されたコンタクト部によって画素回路に接続される。

任意構成の画素回路を使用することができる。画素回路の一例は、例えば、副画素選択用のスイッチＴＦＴ、ＯＬＥＤ素子の駆動用ＴＦＴ、ＯＬＥＤ素子への駆動電流の供給と停止を制御するスイッチＴＦＴ、及び、保持容量を含む。

図２Ｃにおいて、カソード電極２７３とアノード電極２６５Ｒとの間に、有機発光層２６９Ｒが配置されている。カソード電極２７３とアノード電極２６５Ｂとの間に、有機発光層２６９Ｂが配置されている。図２Ｃの例において、異なる色の有機発光層が形成されている。

アノード電極と有機発光層との間に、下部中間層が配置されている。図２Ｃにおいて、各副画素の下部中間層２６７は、副画素に共通な層の一部である。下部中間層２６７は、アノード電極２６５Ｒと有機発光層２６９Ｒとの間及びアノード電極２６５Ｂと有機発光層２６９Ｂとの間に配置されている。下部中間層２６７は、例えば、正孔注入層及び正孔輸送層からなる又はそれら層の機能を有する１又は３層以上の層からなる。

カソード電極と有機発光層との間に、上部中間層が配置されている。図２Ｃにおいて、各副画素の上部中間層２７１は、副画素に共通な層の一部である。上部中間層２７１は、カソード電極２７３と有機発光層２６９Ｒとの間及びカソード電極２７３と有機発光層２６９Ｂとの間に配置されている。上部中間層２７１は、例えば、電子注入層及び電子輸送層からなる又はそれら層の機能を有する１又は３層以上の層からなる。一つのＯＬＥＤ素子は、画素定義層２５３の開口内において、下部電極であるアノード電極、下部中間層、有機発光層、上部中間層、及び上部電極であるカソード電極を含んで構成される。

画素定義層及び凸状構造部は、それぞれ、アノード電極と下部中間層との間の層である。図２Ｃにおいては、画素定義層２５３は、アノード電極２６５Ｒ、２６５Ｂと下部中間層２６７との間に配置されている。凸状構造部２５７ＲＢは、アノード電極２６５Ｒ、２６５Ｂと下部中間層２６７との間に配置されている。

図２Ｄは、図２Ｃが示す構成から、画素定義層２５３及び凸状構造部２５７ＲＢより上層を除いた部分の断面図である。画素定義層２５３は、溝２５５ＲＢ内に、側面（第１側面）５３１Ｒ及び側面（第２側面）５３１Ｂを有する。側面５３１Ｒ、５３１Ｂは、溝２５５ＲＢの内面である。側面５３１Ｒは、赤の副画素２５１Ｒ側の側面であり、側面５３１Ｂは、青の副画素２５１Ｒ側の側面である。

画素定義層２５３は、側面５３１Ｒの反対面（第５側面）５３３Ｒ及び側面５３１Ｂの反対面（第６側面）５３３Ｂを含む。側面５３３Ｒは、赤の副画素（発光領域）２５１Ｒに面し、その一辺を画定し、側面５３３Ｂは、青の副画素（発光領域）２５１Ｂに面し、その一辺を画定する。側面５３１Ｒと側面５３３Ｒとの間の距離Ｗ１は、画素定義層２５３における畝状部の半値幅を示す。側面５３１Ｂと側面５３３Ｂの距離も同様である。

図２Ｄの例において、側面５３３Ｒは順テーパ面であり、そのテーパ角度は側面５３１Ｒのテーパ角度と実質的に同一である。また、側面５３３Ｂは順テーパ面であり、そのテーパ角度は側面５３１Ｂのテーパ角度と実質的に同一である。

画素定義層２５３に形成されている溝２５５ＲＢ内に、凸状構造部２５７ＲＢが存在する。凸状構造部２５７ＲＢは、側面５３１Ｒ及び側面５３１Ｂそれぞれから離間して配置されている。凸状構造部２５７ＲＢは、赤の副画素２５１Ｒ側の側面（第３側面）５７１Ｒと、青の副画素２５１Ｂ側の側面（第４側面）５７１Ｂと、を含む。

凸状構造部２５７ＲＢの側面５７１Ｒは、画素定義層の側面５３１Ｒと対向している。凸状構造部２５７ＲＢの側面５７１Ｂは、画素定義層の側面５３１Ｂと対向している。側面５３１Ｒと側面５３１Ｂとの間の距離Ｗ２は、凸状構造部２５７ＲＢの半値幅を示す。一例において、距離（幅）Ｗ２は、距離（幅）Ｗ１よりも小さい。

画素定義層の側面５３１Ｒ、５３１Ｂは、それぞれ、順テーパ面である。側面５３１Ｒのテーパ角度θ１は鋭角であり、０度より大きく９０度より小さい。側面５３１Ｂのテーパ角度も同様である。図２Ｄの例において、側面５３１Ｒ、５３１Ｂのテーパ角度は実質的に同一である。凸状構造部２５７ＲＢの側面５７１Ｒ、５７１Ｂは、それぞれ、順テーパ面である。側面５７１Ｒのテーパ角度θ２は鋭角であり、０度より大きく９０度より小さい。側面５７１Ｂのテーパ角度も同様である。

一例において、凸状構造部２５７ＲＢの側面５７１Ｒ、５７１Ｂそれぞれのテーパ角度は、画素定義層２５３の側面５３１Ｒ、５３１Ｂそれぞれのテーパ角度よりも大きい。凸状構造部２５７ＲＢの側面５７１Ｒ、５７１Ｂそれぞれのテーパ角度は、例えば、６０度以上が好ましい。テーパ角度は６０度以上が好ましい理由について、図７〜図９で説明する。

図２Ｃに示すように、下部中間層２６７は、アノード電極２６５Ｒ、２６５Ｂ、画素定義層２５３、及び凸状構造部２５７ＲＢの上に、接触して形成されている。後述するように、下部中間層２６７は、全ての副画素に対して同時に形成される共通層であり、一つの副画素の下部中間層は、共通層の一部である。

図２Ｃの例において、下部中間層２６７は、凸状構造部２５７ＲＢの側面５７１Ｒ、５７１Ｂにおいて、切断されている。つまり、赤の副画素２５１Ｒの下部中間層と青の副画素２５１Ｂの下部中間層との間に空隙が存在する。下部中間層２６７が切断されていることにより、異なる色の副画素（ＯＬＥＤ素子）２５１Ｒ、２５１Ｂ間での下部中間層２６７を介したキャリアリークを防ぐことができる。

下部中間層２６７は、凸状構造部２５７ＲＢにおいて、切断されていなくてもよい。下部中間層２６７は、凸状構造部２５７ＲＢの面に形成されるため、キャリアリークのパスは、凸状構造部２５７ＲＢを越える必要がある。凸状構造部２５７ＲＢが存在しない場合と比較して、キャリアリークパスが長くなる。このため、異なる色の副画素（ＯＬＥＤ素子）２５１Ｒ、２５１Ｂ間での下部中間層２６７を介したキャリアリークが低減される。

上述のように、凸状構造部２５７ＲＢの溝内の側面のテーパ角度θ２は、画素定義層２５３の溝内の側面のテーパ角度θ１よりも大きい。これにより、画素定義層２５３のテーパ角度θ１をＯＬＥＤ素子の形成に適切な角度にしつつ、凸状構造部２５７ＲＢのテーパ角度θ２を大きくして、キャリアリークパスを長くする、又は、下部中間層２６７を切断させやすくすることができる。

凸状構造部２５７ＲＢのテーパ角度θ２が大きい程、下部中間層２６７を切断できる可能性が大きくなる。発明者らの研究によれば、８０度以上のテーパ角度θ２は、より確実に下部中間層２６７を切断することができる。発明者らの実験によれば、８０度のテーパ角度を有する斜面は、真空蒸着により付着した１５ｎｍのＭｇＡｇ層を切断した。

膜形状は、材料よりも製膜方法に主に依存するため、８０度のテーパ角度を有する斜面の場合、下部中間層２６７に対しても、ＭｇＡｇ層と同様に、この斜面により下部中間層を切断することができる。このように、下部中間層を切断する場合、テーパ角度θ２を８０度以上９０度以下にすることが好ましい。なお、前記したように、切断しない場合には、テーパ角度θ２が８０度未満であっても良く、例えば６０度以上にすることが好ましい。

テーパ角度θ２が、６０度以上、８０度未満の場合にも、この斜面部分に形成されている下部中間層２６７の膜厚が薄くなる。すなわち、テーパ角度θ２が、６０度以上、８０度未満の場合には、斜面部分に形成されている下部中間層２６７の膜厚は、キャリアリークを抑制できる程度に十分に薄くなる。その結果、リークパスを低減できる。

下部中間層２６７の直上、つまり、下部中間層２６７に接触して有機発光層２６９Ｒ、２６９Ｂが存在する。図２Ｃの例において、有機発光層２６９Ｒ、２６９Ｂは、それぞれ、凸状構造部２５７ＲＢ上に、凸状構造部２５７ＲＢを覆うように形成されている。有機発光層２６９Ｒ、２６９Ｂは、凸状構造部２５７ＲＢ上に存在せず、分離されていてもよい。

隣接する副画素間に配置される溝を覆うように有機発光層を形成することで、凸状構造部の上に積層される膜の膜厚が厚くなり、凸状構造部上で積層膜におけるカソード電極層が分断される可能性が小さくなる。

有機発光層２６９Ｒ、２６９Ｂ上に、有機発光層２６９Ｒ、２６９Ｂに接触して、上部中間層２７１が存在する。上部中間層２７１は、全ての副画素に共通の層である。図２Ｃの例において、上部中間層２７１は、凸状構造部２５７ＲＢの上で切断されることなく、二つの副画素２５１Ｒ、２５１Ｂ間で連続している。上部中間層２７１は、凸状構造部２５７ＲＢの上で切断されていてもよい。上部中間層は、副画素の色毎に形成されてもよい。

上部中間層２７１上に、上部中間層２７１に接触して、カソード電極２７３が存在する。カソード電極２７３は、全ての副画素に共通の層である。図２Ｃの例において、カソード電極２７３は、凸状構造部２５７ＲＢの上で切断されることなく、二つの副画素２５１Ｒ、２５１Ｂ間で連続している。

上述のように、凸状構造部２５７ＲＢの側面５７１Ｒ、５７１Ｂは、それぞれ、順テーパ面である。そのため、副画素に共通の層である上部中間層２７１及びカソード電極２７３の凸状構造部２５７ＲＢにおける切断の可能性を小さくすることができる。上部中間層２７１及びカソード電極２７３は、下部中間層２６７よりも上層であり、下部中間層２６７と比較して切断の可能性が大きく低下する。

異なる色の副画素間のキャリアリークの実質的なリークパスは、下部中間層２６７に形成される。したがって、順テーパ面の凸状構造部により、異なる色の副画素間のキャリアリークを低減しつつ、有機発光層より上層の切断の可能性を低減できる。

なお、図２Ｃ及び２Ｄは、赤の副画素２５１Ｒと青の副画素２５１Ｒとの間の凸状構造部２５７ＲＢ及びその近傍の構造を示す。図２Ｃ及び２Ｄを参照する上記説明は、異なる色の行方向における隣接副画素からなる全ての副画素ペアに、適用できる。

［製造方法］
ＯＬＥＤ表示装置１０の製造方法の一例を説明する。後述するように、本開示は、画素定義層及び凸状構造部の形成に特徴を有する。以下の説明において、同一工程で（同時に）形成される要素は、同一層の要素である。

ＯＬＥＤ表示装置１０の製造は、まず、絶縁基板２６１上に、ＴＦＴ回路層２６３を形成する。ＴＦＴ回路層２６３の形成は、公知の技術を利用することができ、詳細な説明を省略する。次に、ＴＦＴ回路層２６３上にアノード電極を形成する。例えば、スパッタを使用して、コンタクトホールを形成した平坦化膜上に、アノード電極を形成する。

アノード電極は、ＩＴＯ、ＩＺＯ、ＺｎＯ、Ｉｎ２Ｏ３等の透明膜、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ又はこれらの化合物金属の反射膜、前記した透明膜の３層を含む。なお、アノード電極の層構成は任意である。アノード電極は、コンタクト部を介して、ＴＦＴ回路層２６３内の画素回路に接続される。

次に、スピンコート法等によって、例えば感光性の有機樹脂膜を堆積し、パターニングを行って画素定義層２５３及び凸状構造部を形成する。画素定義層２５３及び凸状構造部は、同一材料で同時に形成され、同一層の構成要素である。パターニングにより画素定義層２５３には開口が形成され、各副画素のアノード電極が形成された開口で露出する。画素定義層２５３の開口の側面は順テーパ面である。画素定義層２５３により、副画素（発光領域）が分離される。

さらに、画素定義層２５３において、副画素のための開口の間に、溝が形成される。凸状構造部は、画素定義層２５３の溝内に形成される。画素定義層２５３の溝及び凸状構造部の構造は、図２Ａ〜２Ｄを参照して説明した通りである。画素定義層２５３及び凸状構造部のパターニングの詳細は後述する。

次に、画素定義層２５３及び凸状構造部を形成した絶縁基板２６１に対して、下部中間層２６７の材料を付着して、下部中間層２６７を成膜する。下部中間層２６７の成膜時に、凸状構造部において、下部中間層２６７が切断され得る。下部中間層２６７は、表示領域１２５全域に成膜する。下部中間層２６７は、全ての副画素に対して同時に成膜する。

図２C、図２Dを参照して、下部中間層２６７が切断される理由について具体的に説明する。図２C、図２Dにおいて、凸状構造部２５７の側面５７１Ｒ、５７１Bそれぞれの角度は、前記したように例えば８０度以上である。すなわち、凸状構造部２５７の側面５７１Ｒ、５７１Bは、急峻である。図２Dの状態において、下部中間層２６７を表示領域１２５全域に例えば真空蒸着によって成膜した場合、急峻な側面５７１Ｒ、５７１Bに、下部中間層２６７の材料が連続して製膜（換言すれば、付着）される確率が低くなる。すなわち、凸状構造部２５７により下部中間層２６７が物理的に切断される。

また、仮に、側面５７１Ｒ、５７１Bに下部中間層２６７が連続して製膜されたとしても、この急峻な側面５７１Ｒ、５７１Bには下部中間層２６７の材料が付着しづらいので側面５７１Ｒ、５７１Bにおける下部中間層２６７の膜厚は薄くなる。すなわち、この膜厚が薄い部分における下部中間層２６７の抵抗が高くなる。さらに、下部中間層２６７によりリークパスが長くなる。この高抵抗化とリークパスが長くなることにより、隣接画素間において、中間層を介したキャリアが流れにくくなる。すなわち、凸状構造部２５７により下部中間層２６７が電気的に切断される。

なお、下部中間層２６７を表示領域１２５全域に成膜しているため、すなわち、副画素ごとに下部中間層２６７を成膜しないため、下部中間層２６７を画素ごとに成膜するためのメタルマスクが不要になる。その結果、製造コストを削減できる。

次に、下部中間層２６７の上に、有機発光材料を付着して有機発光層を成膜する。赤、緑、青の色毎に、有機発光材料を成膜して、アノード電極上に、有機発光層を形成する。有機発光層の成膜は、メタルマスクを使用する。異なる色の副画素パターンそれぞれにメタルマスクが用意される。メタルマスクの開口を介して、ＴＦＴ基板１００の副画素に対応する位置に有機発光材料を蒸着させる。

図２Ｃに示すように、本例の製造ステップは、各色の発光層の成膜において、メタルマスクのパターン精度、成膜中の熱によるメタルマスクの変形、メタルマスクとＴＦＴ基板１００のアライメント精度、蒸着分子の入射角度などを考慮して、画素定義層２５３に形成される開口よりも広い面積（蒸着塗分けマージンとも呼ぶ）に、各副画素の有機発光層を蒸着する。

特に、本例の製造ステップは、隣接する副画素間に配置される凸状構造部を覆うように、有機発光層を形成する。これにより、凸状構造部とカソード電極２７３との間の膜厚を増加させ、大きなテーパ角度を有する凸状構造部によるカソード電極２７３の切断を、より確実に防ぐことができる。

次に、有機発光層上に上部中間層２７１の材料を付着して、上部中間層２７１を成膜する。上部中間層２７１は、表示領域１２５全域に成膜する。上部中間層２７１は、全ての副画素に対して同時に成膜する。上部中間層２７１により、凸状構造部上の膜厚はさらに増加する。

次に、上部中間層２７１上にカソード電極２７３のための金属材料を付着する。カソード電極２７３は、表示領域１２５全域に成膜する。カソード電極２７３は、全ての副画素に対して同時に成膜する。カソード電極２７３は、例えば、Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、ＬｉＦ／Ａｌ、Ａｌ、Ｍｇ又はこれらの合金を蒸着して、形成する。カソード電極２７３の形成後、光取り出し効率向上のため、ガラスより屈折率の高い絶縁膜を堆積させキャップ層を形成してもよい。

次に、ＴＦＴ基板１００の外周にガラスフリットを塗設し、その上に封止基板２００を載置し、ガラスフリット部をレーザ光により加熱し、溶融させＴＦＴ基板１００と封止基板２００を密封する。

以下において、画素定義層２５３及び凸状構造部の形成ステップを説明する。図３Ａは、画素定義層２５３及び凸状構造部の形成ステップを模式的に示す。本ステップは、ＴＦＴ回路層２６３及びアノード電極２６５が形成されている絶縁基板２６１上に、フォトレジスト層２５０を付着する。フォトレジスト層２５０は、例えば、ポジティブのフォトレジストである。

次に、フォトレジスト層２５０を、マスク５０１を介して、露光する。光を受けた部分の溶解性が増加する。現像処理は、光を受けた部分を現像液により除去する。現像により、フォトレジスト層２５０に、画素定義層２５３と凸状構造部２５７のパターンが形成される。

フォトレジスト層２５０は、凸状構造部２５７の線幅が画素定義層２５３の線幅より小さくなるようにパターニングされる。凸状構造部２５７の線幅及び画素定義層２５３の線幅は、例えば、図２Ｄを参照して説明した半値幅により定義できる。露光及び現像によって形成される画素定義層２５３と凸状構造部２５７とは、実質的に同一のテーパ角度を有する。

現像後、残ったフォトレジストパターンを加熱する（ポストベーク）。ポストベークにより、凸状構造部２５７のテーパ角度は増加し、画素定義層２５３のテーパ角度は維持又は減少する。以上のように、１回のパターニングで、小さいテーパ角度を有する画素定義層２５３と、大きいテーパ角度を有する凸状構造部２５７とを、同時に形成することができる。

図３Ｂは、ポストベークによる画素定義層２５３と凸状構造部２５７のテーパ角度の変化を模式的に示す。ポストベーク前、画素定義層２５３は線幅（半地幅）ＷＡを有し、凸状構造部２５７は線幅（半値幅）ＷＢを有する。ＷＢはＷＡよりも小さい。画素定義層２５３と凸状構造部２５７とは、同一のテーパ角度θ０を有する。

フォトレジストのテーパ角度は、線幅に応じて、ポストベークにより変化する。具体的には、図３Ｂに示すように、ポストベークは、表面張力により細いパターンを流動変形させ、テーパ角度を増加させやすい。また、太いパターンは、ポストベークにより、中央部分が端を引っ張るように変形し、テーパ角度を減少させやすい。

ポストベーク後、画素定義層２５３は、線幅Ｗ１及びテーパ角度θ１を有し、凸状構造部２５７は、線幅Ｗ２、テーパ角度θ2を有する。凸状構造部２５７の線幅Ｗ２は画素定義層２５３の線幅Ｗ１より小さい。凸状構造部２５７のテーパ角度θ２は、画素定義層２５３のテーパ角度θ１より大きい。

上述のように、本ステップは、画素定義層２５３及び凸状構造部２５７を、同一層において、同じ条件でパターニングし、パターンの幅によりポストベークによりテーパ角が変化することを利用する。画素定義層２５３のテーパ角度は、ＯＬＥＤ素子の形成に適切であるように設定される。凸状構造部２５７の線幅を制御することで、凸状構造部２５７のテーパ角度を所望の大きさに制御しつつ、凸状構造部２５７を画素定義層２５３と同時に形成することができる。

なお、使用するフォトレジストは、ネガ型であってもよい。凸状構造部２５７は、画素定義層２５３と別の層として形成されもよく、凸状構造部２５７の材料が画素定義層２５３の材料と異なっていてもよい。

［他の構成例］
以下において、表示領域１２５の異なる構成例を説明する。図４Ａは、表示領域１２５の一部の平面図を示す。図４Ｂは、図４ＡにおけるＩＶＢ−ＩＶＢ切断線での断面図を示す。以下において、図２Ａから２Ｄを参照して説明した構成例との相違点を主に説明する。

図４Ａに示すように、連続せず、分離された複数の凸状構造部が、各副画素を囲むように配置されている。一つの副画素の四辺それぞれに沿って凸状構造部が配置されている。これら凸状構造部は分離されている。

以下において、行方向又は列方向に隣接する副画素を、軸隣接する副画素と呼ぶ。斜め歩行に隣接する副画素を、斜め隣接する副画素と呼ぶ。軸隣接する副画素からなる各副画素ペアにおいて、副画素間に島状の凸状構造部が配置されている。軸隣接する凸状構造部の間には、ギャップが存在する。例えば、凸状構造部２５７ＧＲ１と凸状構造部２５７ＧＲ１との間にギャップが存在し、凸状構造部２５７ＧＧと凸状構造部２５７ＲＲとの間にギャップが存在する。

副画素のコーナに対向する凸状構造部は存在しない。例えば、図４Ａにおいて、斜め隣接する二つの副画素間２５１Ｇ、２５１Ｒの間の領域２５６は、凸状構造部間のギャップを含む。このギャップについて断面図を参照して説明すると、図４Ｂに示すように、画素定義層２５３における溝が、斜め隣接する二つの副画素間２５１Ｇ、２５１Ｒの間に存在している。副画素間２５１Ｇ、２５１Ｒのコーナを結ぶ線上には、凸状構造部が存在しない。

輝度を向上する方法の一つは、カソード電極２７３を薄くして、カソード電極２７３の透過率を上げることである。カソード電極２７３が薄くなると、カソード電極２７３が凸状構造部で分断される可能性が高くなる。凸状構造部間のギャップは、カソード電極２７３が連続する領域を与える。これにより、カソード電極２７３に完全に分離された島状の領域が形成されることを避け、また、カソード電極２７３の抵抗値を小さくできる。

凸状構造部が避けている領域は、副画素間のキャリアリークの経路となり得る。しかしキャリアリーク経路の多くは凸状構造部で分断されているため、副画素間のクロストークを低減できる。

図２Ａ又は４Ａに示す構成例は、同一色の副画素の間に画素定義層２５３の溝を有し、さらに、その溝の間に凸状構造部を有する。これに代えて、同一色の副画素の間の溝又は凸状構造部は省略されてもよい。図２Ａ又は４Ａに示す構成例において、副画素間の溝は連続している。これに代えて、副画素間の溝は、他の溝から分離されていてもよい。副画素間に、副画素の辺に沿って又は辺に垂直な方向に、複数の溝が配列されていてもよい。

隣接する異なる色の副画素間に、複数の分離された凸状構造部が配置されていてもよい。例えば、列方向に延びる二つの分離された凸状構造部が、異なる色の隣接画素間に存在し、行方向において見た場合に二つの凸状構造部の一部が重なっていてもよい。例えば、複数の凸状構造部が千鳥状に副画素間に配置されていてもよい。

図２Ａ又は４Ａに示すように、凸状構造部は、副画素の辺に沿って、当該辺の両端まで延びている。軸隣接する異なる色の副画素の対向辺の間において、任意の直線が、凸状構造部と交差する。この構成により、副画素間の短いキャリアリークパスを遮断又はキャリアリークパスを効果的に長くすることができる。凸状構造部は、軸隣接する副画素の互いの対向辺のよりも短くてもよい。凸状構造部の高さは、画素定義層と同一又は異なっていてもよい。

図２Ａ又は４Ａに示す構成例において、カソード電極２７３の上に補助電極を配置してもよい。補助電極は、カソード電極２７３の抵抗を小さくし、発光輝度の均一性を向上する。補助電極は、カソード電極２７３に孔が形成されている場合に、その孔を埋め、全ての副画素へ効率的に電流を与えることができる。

図５は、補助電極の一例を示す。補助電極（層）２７５は透明電極であり、表示領域１２５の全面において、カソード電極２７３上に成膜される。補助電極２７５は、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯまたはＩｎ２Ｏ３などの透明電極形成用の材料で形成される。図２Ａ〜２Ｄに示す構成例のように、副画素が画素定義層２５３における連続する溝及び凸状構造部で囲まれている構成において、カソード電極２７３の層において、島状の領域が形成される可能性がある。補助電極２７５は、島状領域を他の領域と接続し、その副画素を適切に発光させることができる。

図６は、補助電極の他の例を示す。図５に示す補助電極２７５と異なり、補助電極２７７は、副画素（発光領域）の外側、副画素間の領域にのみ形成されている。図６が示す補助電極２７７は、補助電極層を構成する複数の分離した補助電極の一つ、又は、連続した一つの補助電極層の一部を示す。

補助電極２７７は、副画素間の各凸状構造部の少なくとも一部を覆うように配置される。副画素（発光領域）の外側に配置されているため、補助電極２７７は透明でなくてもよい。補助電極２７７は、副画素のカソード電極２７３の一部領域が、他の領域から分離されている場合であっても、当該一部領域と他の領域を接続し、全副画素を適切に発光させることができる。

[リークパスの低減効果］
次に、図７〜図９を参照して、凸状構造部のテーパ角度が、６０度以上、８０度未満の場合に、リークパスが低減する理由について説明する。図７Ａは、基板面上に形成された、ポストベーク後の、画素定義層の一部、凸状構造部の平面図を示す。図７Ｂは、図７ＡにおけるＶＩＩＢ−ＶＩＩＢ切断線での断面図を示す。

図７Ａ、図７Ｂに示すように、基板１２６１上に、ポストベーク後の、画素定義層１２５３Ｌと、画素定義層１２５３Ｒと、凸状構造部１２５７とが形成されている。凸状構造部１２５７の幅はＷ１１である。凸状構造部１２５７と左側の画素定義層１２５３Ｌとの間隔、凸状構造部１２５７と右側の画素定義層１２５３Ｒとの間隔は、それぞれ距離Ｗ１２である。凸状構造部１２５７の切断面における右側のテーパ角度、左側のテーパ角度を、それぞれ符号θＲ、θＬで示す。

以後、ポストベーク後の、画素定義層１２５３Ｌ、画素定義層１２５３Ｒ、凸状構造部１２５７を、リークパスの低減を確認するための確認用パターンと記す。発明者らは、リークパスの低減効果を確認するため、形状の異なる凸状構造部１２５７を含む確認用パターンを複数個作成し、確認用パターンの上に、図８Ａ、図８Ｂで示すように、ＭｇＡｇ層を真空蒸着により形成した。なお、ＭｇＡｇ層の膜厚は、例えば約１０ｎｍである。

図８Ａは、画素定義層の一部と凸状構造部との間、さらに、凸状構造部の全面に形成された、ＭｇＡｇ層を示す平面図を示す。図８Ｂは、図８ＡにおけるＶＩＩＩＢ−ＶＩＩＩＢ切断線での断面図を示す。なお、ＭｇＡｇ層は、実際には、画素定義層１２５３Ｒ、画素定義層１２５３Ｒの斜面部分の一部まで覆われるが、図面では説明の便宜のため省略している。

ＭｇＡｇ層は、中間層（例えば、下部中間層）の替わりに、リークパスの低減を確認するために使用する導電膜である。発明者らは、プローバを用いて、矢印Ｐ１、Ｐ２に電圧を印加して電流電圧（Ｉ−Ｖ）特性を測定し、リークパスの低減を確認した。

図９は、複数の確認用パターンの上にＭｇＡｇ層を真空蒸着により形成した後に、電流電圧特性を測定しリークパスの低減を確認した結果を示す表である。図９の表は、確認用パターン欄と、左側テーパ角度（θＬ）欄と、右側テーパ角度（θＲ）欄と、リークパス低減効果欄とを有する。

確認用パターン欄の記載内容は、個々の確認用パターンを識別する番号を示す。左側テーパ角度（θＬ）欄の記載内容は、番号で識別された確認用パターンの凸状構造部１２５７の左側テーパ角度を示し、右側テーパ角度（θＲ）欄の記載内容は、番号で識別された確認用パターンの凸状構造部１２５７の右側テーパ角度を示す。リークパス低減効果欄の内容は、番号で識別された確認用パターンにおけるリークパスの低減効果の有無を示す。

例えば、確認用パターン１では、図８Ｂの左側テーパ角度（θＬ）が５０度、右側テーパ角度（θＲ）が４６度の凸状構造部１２５７の場合に、リークパスの低減効果が無いことを示す。また、確認用パターン２では、図８Ｂの左側テーパ角度（θＬ）が６０度、右側テーパ角度（θＲ）が５６度の凸状構造部１２５７の場合に、リークパスの低減効果が有ることを示す。

図９に示したように、左側テーパ角度θＬ又は右側テーパ角度θＲが６０度以上の場合、リークパスの低減効果が確認できた。このようにリークパスの低減効果が確認できる理由を説明する。凸状構造部１２５７のテーパ角度が大きくなればなるほど、真空蒸着時において、凸状構造部１２５７のテーパ部分（斜面部分）にＭｇＡｇが付着しづらくなり、斜面部分に付着するＭｇＡｇの膜厚が薄くなる。

そのため、斜面部分に付着するＭｇＡｇ膜の電気的抵抗が高くなる（換言すれば、リーク電流が流れにくくなる）。ここで、左側テーパ角度θＬ又は右側テーパ角度θＲが６０度以上の場合、斜面部におけるＭｇＡｇの膜厚が、クロストークの発生を抑制するのに十分な薄さになる。そのため、リークパスの抑制効果が生じる。なお、図２Ｃで説明したように、凸状構造部のテーパ角度が８０度以上９０度以下になると、ＭｇＡｇ膜が切断される。

なお、パターン１〜３の幅Ｗ１１は３μｍであり、パターン４〜６の幅Ｗ１１は４μｍであり、パターン７〜９の幅Ｗ１１は５μｍであるが、この幅はあくまでも一例である。パターン１，４，７の距離Ｗ１２は３μｍであり、パターン２，５，８の距離Ｗ１２は４μｍであり、パターン３，６，９の距離Ｗ１２は５μｍであるが、この距離はあくまでも一例である。

なお、凸状構造部を設けたことにより、カソード用の導電膜（カソード電極）を蒸着した際に、凸状構造部の上部でカソード電極が電気的に切断されたか否かについて確認する方法について説明する。

ＯＬＥＤ表示パネルでは、例えば行列状に配列された主画素毎に含まれる複数の副画素毎にアノード電極が形成され、さらに、カソード電極が形成されている。なお、各副画素のアノード電極と、カソード電極との間に、発光層などの有機材料が形成されている。このカソード電極は、各副画素の有機材料を覆うように表示面の一面に一体的に形成されている。そして、カソード電極は、表示パネルの外周側で、コンタクトホール（いわゆるカソードコンタクト）を介して電源線と接続している。そこで、カソードコンタクトと各アノード電極との間における導電性を計測すれば、カソード電極が切断されたか否かを確認することができる。

上で説明した表示領域１２５は、トップエミッション型の画素構造を有する。トップエミッション型の画素構造は、光が出射する側（図面上側）に、複数の画素に共通のカソード電極２７３が配置される。カソード電極２７３は、表示領域１２５の全面を完全に覆う形状を有する。本開示の特徴は、ボトムエミッション型の画素構造を有するＯＬＥＤ表示装置にも適用できる。ボトムエミッション型の画素構造は、透明アノード電極と反射カソード電極を有し、ＴＦＴ基板１００を介して外部に光を出射する。

以上、本発明の実施形態を説明したが、本発明が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。

１０ ＯＬＥＤ表示装置、１２５ 表示領域、２５０ フォトレジスト層、２５１Ｒ 赤の副画素、２５１Ｇ 緑の副画素、２５１Ｂ 青の副画素、２５３ 画素定義層、２５５ 溝、２５６ 斜め隣接副画素間の領域、２５７ 凸状構造部、２６１ 絶縁基板、２６５ アノード電極、２６７ 下部中間層、２６９ 有機発光層、２７１ 上部中間層、２７３ カソード電極、２７５ 補助電極、２７７ 補助電極、５３１ 画素定義層の側面、５３３ 画素定義層の側面、５７１ 凸状構造部の側面、Ｗ１ 画素定義層の幅、Ｗ２ 凸状構造部の幅、θ０ ポストベーク前の画素定義層及び凸状構造部のテーパ角度、θ１ 画素定義層のテーパ角度、θ２ 凸状構造部のテーパ角度

Claims (11)

1. ＯＬＥＤ表示装置であって、
   基板と、
   前記基板上に配列された、複数の副画素と、
   前記複数の副画素それぞれの周囲を囲むように形成され、隣接する異なる色の第１副画素及び第２副画素間に形成された溝を含む、画素定義層と、
   前記溝内における前記画素定義層の前記第１副画素側の第１側面と、前記溝内における前記画素定義層の前記第２副画素側の第２側面と、から離間して、前記溝内に形成されている、凸状構造部と、を含み、
   前記複数の副画素は、それぞれ、上部電極層と、前記上部電極層と前記基板との間の下部電極層と、前記下部電極層と前記上部電極層との間の有機発光層と、前記有機発光層と前記下部電極層との間の中間層と、を含み、
   前記画素定義層は、前記下部電極層と前記中間層との間に存在し、
   前記凸状構造部は、前記基板と前記中間層との間に存在し、
   前記凸状構造部は、前記第１副画素側の第３側面と、前記第２副画素側の第４側面と、を含み、
   前記第１側面、前記第２側面、前記第３側面、及び前記第４側面は、順テーパ面である、ＯＬＥＤ表示装置。
2. 請求項１に記載のＯＬＥＤ表示装置であって、
   前記凸状構造部の前記第３側面及び前記第４側面のそれぞれのテーパ角度は、前記第１側面及び前記第２側面それぞれのテーパ角度よりも大きい、ＯＬＥＤ表示装置。
3. 請求項１に記載のＯＬＥＤ表示装置であって、
   前記凸状構造部の前記第３側面及び前記第４側面のそれぞれのテーパ角度は、６０度以上である、ＯＬＥＤ表示装置。
4. 請求項１に記載のＯＬＥＤ表示装置であって、
   前記画素定義層と前記凸状構造部とは、同一層の部分であり、ＯＬＥＤ表示装置。
5. 請求項４に記載のＯＬＥＤ表示装置であって、
   前記画素定義層は、前記第１側面の反対面であって、前記第１副画素を画定する開口の内面である第５側面と、前記第２側面の反対面であって、前記第２副画素を画定する開口の内面である第６側面と、を含み、
   前記第３側面と前記第４側面との間の寸法は、前記第１側面と前記第５側面との間の寸法及び前記第２側面と前記第６側面との間の寸法よりも、小さい、ＯＬＥＤ表示装置。
6. 請求項１に記載のＯＬＥＤ表示装置であって、
   前記複数の画素の上部電極それぞれは、連続した一つの電極層の一部であり、
   前記複数の画素の中間層はそれぞれ同一層の部分であり、
   前記第３側面及び前記第４側面の少なくとも一方において、前記第１副画素と前記第２副画素との間において中間層が切断されている、ＯＬＥＤ表示装置。
7. 請求項１に記載のＯＬＥＤ表示装置であって、
   前記複数の副画素はマトリックス状に配列され、
   前記凸状構造部は、斜め隣接の副画素間の領域の外側の領域に形成されている、ＯＬＥＤ表示装置。
8. 請求項１に記載のＯＬＥＤ表示装置であって、
   前記上部電極層はカソード電極層であり、前記下部電極層はアノード電極層であり、
   前記カソード電極層上に、前記カソード電極層と接触して形成されおり、少なくとも前記凸状構造部を覆う補助電極をさらに含む、ＯＬＥＤ表示装置。
9. ＯＬＥＤ表示装置を製造する方法であって、
   基板上に複数の分離した下部電極を含む、下部電極層を形成し、前記下部電極はそれぞれ副画素に対応する、第１ステップと、
   前記下部電極がそれぞれ露出する開口と前記開口間の溝とを含む画素定義層を形成し、前記開口及び前記溝の内面は順テーパ面である、第２ステップと、
   前記溝内に凸状構造部を形成し、前記凸状構造部の側面は順テーパ面である、第３ステップと、
   前記画素定義層及び前記凸状構造部の上に、中間層を形成する、第４ステップと、
   前記凸状構造部それぞれが異なる色の有機発光層の間に位置するように、前記中間層の上に異なる色の有機発光層を形成する、第５ステップと、
   前記有機発光層の上に上部電極層を形成する、第６ステップと、を含む方法。
10. 請求項９に記載の方法であって、
    前記第２ステップ及び前記第３ステップは同一のステップであり、
    前記同一のステップは、
    前記下部電極層が形成された前記基板上にフォトレジストを付着し
    前記フォトレジストを露光及び現像して、前記画素定義層と、前記画素定義層よりも線幅が狭い前記凸状構造部とを形成し、
    前記露光及び現像の後に、ポストベークを行う、ことを含む、方法。
11. 請求項９に記載の方法であって、
    前記上部電極層の上に、補助電極層を形成するステップをさらに含む、方法。

Images