JP2019008269A - Optical guide and optical circuit board - Google Patents

Optical guide and optical circuit board Download PDF

Info

Publication number
JP2019008269A
JP2019008269A JP2018010462A JP2018010462A JP2019008269A JP 2019008269 A JP2019008269 A JP 2019008269A JP 2018010462 A JP2018010462 A JP 2018010462A JP 2018010462 A JP2018010462 A JP 2018010462A JP 2019008269 A JP2019008269 A JP 2019008269A
Authority
JP
Japan
Prior art keywords
optical waveguide
cavity
region
core
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018010462A
Other languages
Japanese (ja)
Other versions
JP7032942B2 (en
Inventor
晃史 相良
Akifumi SAGARA
晃史 相良
愛 岩倉
Ai Iwakura
愛 岩倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to US16/001,343 priority Critical patent/US10168495B1/en
Publication of JP2019008269A publication Critical patent/JP2019008269A/en
Application granted granted Critical
Publication of JP7032942B2 publication Critical patent/JP7032942B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

To provide a highly functional optical waveguide and an optical circuit board.SOLUTION: An optical waveguide comprises: a stack 4 including a lower clad 1, a core 2 located on the lower clad 1, and an upper clad 3 located on the lower clad 1 to cover the core 2; via holes 5 in the stack 4 opposite each other; a cavity 6 located from an upper surface of the upper clad 3 to the lower clad 1 and having a parting surface 8 parting the core 2 obliquely to the upper surface of the upper clad 3; and a reflecting surface 7 located at the core 2 and formed of a part of the parting surface 8. The cavity 6 is located from inside to outside a region where the via holes 5 face each other, and an aperture diameter of the cavity 6 in a region in a direction where the via holes 5 face each other is smaller than an aperture diameter of the cavity 6 outside the region.SELECTED DRAWING: Figure 2

Description

本開示は、光導波路および光導波路を含む光回路基板に関するものである。   The present disclosure relates to an optical waveguide and an optical circuit board including the optical waveguide.

サーバーやスーパーコンピューターに代表される電子機器の高機能化が進むに伴い、多くの情報を高速で伝送できる高機能な光導波路、およびこのような光導波路を備えた高機能な光回路基板の開発が進められている。なお、光導波路は、下部クラッド、反射面を備えるコア、および上部クラッドを有する積層体と、光学素子を光導波路に実装するために平面視でコアを挟んで互いに対向し合う状態で積層体に位置するビアホールとを含んでいる。   Development of high-performance optical waveguides that can transmit a large amount of information at high speed and high-performance optical circuit boards equipped with such optical waveguides as electronic devices such as servers and supercomputers become more sophisticated. Is underway. The optical waveguide is a laminate having a lower clad, a core having a reflecting surface, and an upper clad, and the laminate in a state of facing each other across the core in plan view in order to mount the optical element on the optical waveguide. And located via holes.

特許第2985791号公報Japanese Patent No. 2985791

電子機器の高機能化に伴い、複数の光学素子が光導波路に実装されるため光学素子の小型化が進んでいる。これに対応して、ビアホール同士の配置間隔も小さくなってきている。ところで、上述の反射面は、光学素子の直下に位置しており、対向し合うビアホール間の領域内から領域外にかけて位置するキャビティの分断面の一部により構成される。しかしながら、ビアホール同士の配置間隔を小さくすると、キャビティを位置させる領域を確保することが困難になるため、光学素子の小型化に対応することが難しく、光導波路の高機能化が困難になる虞がある。   As electronic devices become more sophisticated, a plurality of optical elements are mounted on an optical waveguide, so that the optical elements are being downsized. Correspondingly, the arrangement interval between via holes is becoming smaller. By the way, the above-mentioned reflecting surface is located immediately below the optical element, and is constituted by a part of a partial section of a cavity located from the inside of the region between the opposing via holes to the outside of the region. However, if the arrangement interval between the via holes is reduced, it becomes difficult to secure a region where the cavity is positioned, so that it is difficult to cope with the downsizing of the optical element, and it may be difficult to increase the functionality of the optical waveguide. is there.

本開示における光導波路は、下部クラッド、下部クラッド上に位置するコア、および下部クラッド上にコアを被覆するように位置する上部クラッドを含む積層体と、積層体に互いに対向し合うように位置しているビアホールと、上部クラッドの上面から下部クラッド内にかけて位置しており、コアを上部クラッドの上面に対して斜め方向に分断する分断面を有するキャビティと、コアに位置しており分断面の一部により構成される反射面と、を備えており、キャビティは、ビアホール同士が対向し合う領域内から領域外にかけて位置しているとともに、ビアホール同士が対向し合う方向における領域内のキャビティの開口径が、領域外のキャビティの開口径よりも小さいことを特徴とするものである。   An optical waveguide according to the present disclosure is positioned so as to face each other, a laminated body including a lower cladding, a core positioned on the lower cladding, and an upper cladding positioned so as to cover the core on the lower cladding. A via hole that is located between the upper surface of the upper clad and the lower clad, and has a cross section that divides the core in an oblique direction with respect to the upper surface of the upper clad, The cavity is located from the region where the via holes face each other to the outside of the region, and the opening diameter of the cavity in the region where the via holes face each other Is smaller than the opening diameter of the cavity outside the region.

本開示における光回路基板は、上記構成の光導波路と、表面に間隔をあけて並ぶパッドを有する配線基板とを含んでおり、パッドがビアホールの下側の開口直下に位置する状態で、光導波路が配線基板上に位置していることを特徴とするものである。   An optical circuit board in the present disclosure includes the optical waveguide having the above-described configuration and a wiring board having pads arranged on the surface with a space therebetween, and the pad is positioned immediately below the opening below the via hole. Is located on the wiring board.

本開示の光導波路によれば、ビアホール同士の配置間隔を小さくしつつキャビティを位置させることが可能であるため、高機能な光導波路を提供することができる。   According to the optical waveguide of the present disclosure, it is possible to position the cavity while reducing the arrangement interval between the via holes, and thus it is possible to provide a highly functional optical waveguide.

本開示の光回路基板によれば、上記構成の高機能な光導波路を含んでいるため、高機能な光回路基板を提供することができる。   According to the optical circuit board of the present disclosure, since the high-performance optical waveguide having the above-described configuration is included, a high-performance optical circuit board can be provided.

図1は、本開示の光導波路の実施形態例を示す概略断面図である。FIG. 1 is a schematic cross-sectional view illustrating an embodiment of an optical waveguide according to the present disclosure. 図2は、本開示の光導波路の実施形態例を示す概略上面図である。FIG. 2 is a schematic top view illustrating an exemplary embodiment of the optical waveguide according to the present disclosure. 図3は、本開示の光回路基板の実施形態例を示す概略断面図である。FIG. 3 is a schematic cross-sectional view illustrating an embodiment of the optical circuit board according to the present disclosure. 図4は、本開示の光導波路の別の実施形態例を示す概略上面図である。FIG. 4 is a schematic top view illustrating another example of the optical waveguide according to the present disclosure. 図5は、本開示の光導波路のさらに別の実施形態例を示す概略上面図である。FIG. 5 is a schematic top view illustrating still another embodiment of the optical waveguide according to the present disclosure. 図6は、本開示の光導波路のさらに別の実施形態例を示す概略上面図である。FIG. 6 is a schematic top view illustrating still another embodiment of the optical waveguide according to the present disclosure. 図7は、本開示の光導波路のさらに別の実施形態例を示す概略上面図である。FIG. 7 is a schematic top view illustrating still another embodiment of the optical waveguide according to the present disclosure. 図8は、本開示の光導波路のさらに別の実施形態例を示す概略断面図である。FIG. 8 is a schematic cross-sectional view showing still another embodiment of the optical waveguide according to the present disclosure.

図1および図2を基にして、本開示の光導波路20の実施形態例を説明する。図1は、図2に示すX−X間を通る断面図である。光導波路20は、下部クラッド1、コア2、および上部クラッド3を含む積層体4と、ビアホール5と、キャビティ6と、反射面7とを含んでいる。   An exemplary embodiment of the optical waveguide 20 of the present disclosure will be described based on FIGS. 1 and 2. 1 is a cross-sectional view taken along the line XX shown in FIG. The optical waveguide 20 includes a laminated body 4 including a lower cladding 1, a core 2, and an upper cladding 3, a via hole 5, a cavity 6, and a reflecting surface 7.

下部クラッド1は、例えば10〜20μmの厚みを有する平坦な形状である。下部クラッド1は、例えばエポキシ樹脂やポリイミド樹脂を含む感光性シートあるいは感光性ペーストを、例えば基板等の上に被着あるいは塗布した後、露光および現像により所定の形状に整形して熱硬化することにより形成される。   The lower clad 1 has a flat shape having a thickness of 10 to 20 μm, for example. The lower clad 1 is formed by, for example, applying or coating a photosensitive sheet or photosensitive paste containing an epoxy resin or a polyimide resin on a substrate or the like, and then shaping and thermosetting it into a predetermined shape by exposure and development. It is formed by.

コア2は、四角形状の断面を有しており、例えば20〜40μmの厚みを有する細い帯状である。コア2は、例えばエポキシ樹脂やポリイミド樹脂を含む感光性シートを、真空状態で下部クラッド1上に被着して露光および現像により帯状に整形した後、熱硬化することで形成される。コア2用の感光性シートを構成する樹脂の屈折率は、下部クラッド1および上部クラッド3用の感光性シートやペーストを構成する樹脂の屈折率よりも大きいものを用いる。   The core 2 has a quadrangular cross section, and is a thin strip having a thickness of 20 to 40 μm, for example. The core 2 is formed, for example, by depositing a photosensitive sheet containing an epoxy resin or a polyimide resin on the lower clad 1 in a vacuum state, shaping it into a strip shape by exposure and development, and then thermosetting it. The refractive index of the resin constituting the photosensitive sheet for the core 2 is higher than the refractive index of the resin constituting the photosensitive sheet or paste for the lower cladding 1 and the upper cladding 3.

上部クラッド3は、下部クラッド1の上に位置しており、コア2を被覆している。上部クラッド3は、コア2の上方において、例えば10〜20μmの厚みを有しており、平坦な上面を有している。上部クラッド3の上面において、後述する光学素子Dの発光部D1もしくは受光部D2と対向する領域の表面の粗さは、算術平均粗さRaが10nm以下であれば、光信号が乱反射して拡散することを低減するのに有利である。また、これ以外の領域の表面の粗さは、算術平均粗さRaが30〜100nmであれば、例えば光学素子Dから上部クラッド3の上面にかけて樹脂で一体的に封止する場合に、樹脂と上部クラッド3の上面との接触面積を増やすことで密着強度を向上させることに有利である。上部クラッド3は、例えばエポキシ樹脂やポリイミド樹脂から成る感光性シートあるいは感光性ペーストを、コア2を被覆するように下部クラッド1の上に被着あるいは塗布して露光および現像した後、熱硬化することで形成される。   The upper clad 3 is located on the lower clad 1 and covers the core 2. The upper clad 3 has a thickness of, for example, 10 to 20 μm above the core 2 and has a flat upper surface. If the arithmetic mean roughness Ra is 10 nm or less, the surface roughness of the area facing the light emitting part D1 or the light receiving part D2 of the optical element D to be described later on the upper surface of the upper clad 3 is diffused by irregular reflection of the optical signal. It is advantageous to reduce the production. Further, the surface roughness of the other region is such that, when the arithmetic average roughness Ra is 30 to 100 nm, for example, when the resin is integrally sealed with the resin from the optical element D to the upper surface of the upper clad 3, It is advantageous to improve the adhesion strength by increasing the contact area with the upper surface of the upper clad 3. The upper clad 3 is thermally cured after a photosensitive sheet or a photosensitive paste made of, for example, an epoxy resin or a polyimide resin is applied or applied to the lower clad 1 so as to cover the core 2, exposed and developed. Is formed.

ビアホール5は、上面視においてコア2の延伸方向と垂直な方向に、互いに対向し合う状態で積層体4に位置している。図2の例では、二つのビアホール5が、コア2を挟んで向かい合っており、コア2に反射面7aが位置している。これは、光学素子Dの二つの電極D3および光学素子Dの発光部D1もしくは受光部D2の配置と対応している。すなわち、光学素子Dは、上面視において各電極D3と各ビアホール5とが重なり、発光部D1もしくは受光部D2と反射面7aとが重なるように配置される。コア2からそれぞれのビアホール5までの距離は、互いに同じ程度である。ビアホール5は、積層体4の上面と下
面とを貫通している。言い換えれば、ビアホール5は、上部クラッド3の上面から下部クラッド1の下面にかけて位置している。
The via holes 5 are located in the stacked body 4 so as to face each other in a direction perpendicular to the extending direction of the core 2 in a top view. In the example of FIG. 2, two via holes 5 face each other across the core 2, and the reflecting surface 7 a is located on the core 2. This corresponds to the arrangement of the two electrodes D3 of the optical element D and the light emitting part D1 or the light receiving part D2 of the optical element D. That is, the optical element D is arranged such that each electrode D3 and each via hole 5 overlap each other and the light emitting part D1 or the light receiving part D2 and the reflecting surface 7a overlap when viewed from above. The distances from the core 2 to the respective via holes 5 are approximately the same. The via hole 5 penetrates the upper surface and the lower surface of the stacked body 4. In other words, the via hole 5 is located from the upper surface of the upper cladding 3 to the lower surface of the lower cladding 1.

ビアホール5は、例えばレーザー加工やブラスト加工等により形成される。また、ビアホール5は、下部クラッド1および上部クラッド3を形成するときに、露光および現像により形成しても構わない。ビアホール5の開口径は、例えば50〜80μmに設定されている。対向し合うビアホール5の開口中心の間隔は、例えば80〜110μmに設定されている。   The via hole 5 is formed by, for example, laser processing or blast processing. The via hole 5 may be formed by exposure and development when the lower clad 1 and the upper clad 3 are formed. The opening diameter of the via hole 5 is set to 50 to 80 μm, for example. The interval between the opening centers of the opposing via holes 5 is set to 80 to 110 μm, for example.

キャビティ6は、上面視において、互いに対向し合うビアホール5同士の間の領域内から領域外にかけて位置している。また、キャビティ6は、断面視において、上部クラッド3の上面から下部クラッド1にかけて位置しており、コア2を上部クラッド3の上面に対して斜め方向に分断する分断面8を有している。   The cavity 6 is located from the inside of the region between the mutually opposing via holes 5 to the outside of the region when viewed from above. In addition, the cavity 6 is located from the upper surface of the upper cladding 3 to the lower cladding 1 in a cross-sectional view, and has a dividing surface 8 that divides the core 2 in an oblique direction with respect to the upper surface of the upper cladding 3.

なお、キャビティ6は、上部クラッド3の上面に位置する開口9を有している。対向し合うビアホール5同士の間の領域内における開口径L1は、領域外における開口径L2よりも小さい。このため、ビアホール5同士の配置間隔が小さくなっても、キャビティ6がビアホール5同士の間の領域内に位置することができる。開口径L1は、例えば10〜40μmに設定されている。開口径L2は、例えば70〜110μmに設定されている。キャビティ6は、例えばレーザー加工等により形成される。なお、分断面8に、例えばプラズマ処理やブラスト処理等により表面処理を行っても構わない。   The cavity 6 has an opening 9 located on the upper surface of the upper cladding 3. The opening diameter L1 in the region between the opposing via holes 5 is smaller than the opening diameter L2 outside the region. For this reason, even if the arrangement interval between the via holes 5 is reduced, the cavity 6 can be positioned in the region between the via holes 5. The opening diameter L1 is set to 10 to 40 μm, for example. The opening diameter L2 is set to 70 to 110 μm, for example. The cavity 6 is formed by, for example, laser processing. The dividing surface 8 may be subjected to a surface treatment such as plasma treatment or blast treatment.

反射面7は、コア2に位置している。反射面7は、例えば光導波路20に接続される光学素子Dの直下に位置する第1反射面7a、および光導波路20に接続されるコネクタCの直下に位置する第2反射面7bを含んでいる。第1反射面7aは、キャビティ6の分断面8の一部により構成されている。反射面7は、光学素子Dから発光された光信号の向きを変更してコネクタCに光信号を伝送させる機能を有している。あるいは、コネクタCから送信された光信号の向きを変更して光学素子Dに光信号を受光させる機能を有している。   The reflection surface 7 is located on the core 2. The reflective surface 7 includes, for example, a first reflective surface 7 a located immediately below the optical element D connected to the optical waveguide 20 and a second reflective surface 7 b located directly below the connector C connected to the optical waveguide 20. Yes. The first reflecting surface 7 a is configured by a part of the dividing surface 8 of the cavity 6. The reflecting surface 7 has a function of changing the direction of the optical signal emitted from the optical element D and transmitting the optical signal to the connector C. Alternatively, the optical element D has a function of changing the direction of the optical signal transmitted from the connector C and receiving the optical signal.

なお、コア2の中心軸と反射面7の中心位置とは一致しており、この中心軸および中心位置を基準にして光信号が伝送される。ここで、中心軸とは、四角形状のコア2の断面の1対の対角線が交わる位置を指す。また、中心位置とは、四角形状の反射面7の1対の対角線が交わる位置を指す。   The central axis of the core 2 and the central position of the reflecting surface 7 coincide with each other, and an optical signal is transmitted with reference to the central axis and the central position. Here, the central axis refers to a position where a pair of diagonal lines in the cross section of the quadrangular core 2 intersect. The center position refers to a position where a pair of diagonal lines of the quadrangular reflecting surface 7 intersect.

このように、本開示の光導波路20は、上部クラッド3の上面に開口9を有するキャビティ6を有している。そして、対向し合うビアホール5同士の間の領域内における開口径L1は、領域外における開口径L2よりも小さい。これにより、対向し合うビアホール5同士の配置間隔が小さい場合でも、キャビティ6を位置させることが可能になるため、高機能な光導波路20を提供することができる。また、領域外における開口径L2が比較的大きいので、コア2の幅方向全体に渡って反射面7を位置させることに関しては有利である。この場合、領域内における開口径L1と、領域外における開口径L2との差は、30〜100μm程度になるように設定される。   As described above, the optical waveguide 20 of the present disclosure has the cavity 6 having the opening 9 on the upper surface of the upper clad 3. The opening diameter L1 in the region between the opposing via holes 5 is smaller than the opening diameter L2 outside the region. Thereby, even when the arrangement interval between the opposed via holes 5 is small, the cavity 6 can be positioned, so that a highly functional optical waveguide 20 can be provided. Further, since the opening diameter L2 outside the region is relatively large, it is advantageous with respect to positioning the reflecting surface 7 over the entire width direction of the core 2. In this case, the difference between the opening diameter L1 in the region and the opening diameter L2 outside the region is set to be about 30 to 100 μm.

次に、図3を基にして、本開示の光導波路20を有する光回路基板40の実施形態例を説明する。なお、上述の光導波路20に関しては詳細な説明を省略する。   Next, an exemplary embodiment of the optical circuit board 40 having the optical waveguide 20 of the present disclosure will be described based on FIG. A detailed description of the above-described optical waveguide 20 is omitted.

光回路基板40は、配線基板30と、光導波路20と、を備えている。配線基板30は、光導波路20、光学素子DおよびコネクタCを位置決めして固定し、光学素子Dと外部(マザーボード等)とを電気的に接続する機能を有する。また、光導波路20を介して光学素子Dと外部(光学装置等)との間で光信号が伝送される。光学素子Dは、例えば垂直共振器面発光レーザーやフォトダイオード等が挙げられ、光信号と電気信号との変換を行う。   The optical circuit board 40 includes a wiring board 30 and an optical waveguide 20. The wiring board 30 has a function of positioning and fixing the optical waveguide 20, the optical element D, and the connector C, and electrically connecting the optical element D and the outside (motherboard or the like). Further, an optical signal is transmitted between the optical element D and the outside (such as an optical device) via the optical waveguide 20. Examples of the optical element D include a vertical cavity surface emitting laser, a photodiode, and the like, which convert an optical signal and an electric signal.

配線基板30は、絶縁基板31と配線導体32とを備えている。絶縁基板31は、コア用の絶縁層31aとビルドアップ用の絶縁層31bとを有している。コア用の絶縁層31aは、複数のスルーホール33を有している。   The wiring substrate 30 includes an insulating substrate 31 and a wiring conductor 32. The insulating substrate 31 includes a core insulating layer 31a and a build-up insulating layer 31b. The core insulating layer 31 a has a plurality of through holes 33.

コア用の絶縁層31aは、例えば、絶縁基板31の剛性を確保して平坦性を保持する等の機能を有する。コア用の絶縁層31aは、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等を含浸した半硬化状態のプリプレグを、加熱しながら平坦にプレス加工することで形成される。   The core insulating layer 31a has a function of, for example, ensuring the rigidity of the insulating substrate 31 and maintaining flatness. The core insulating layer 31a is formed, for example, by pressing a semi-cured prepreg in which a glass cloth is impregnated with an epoxy resin, a bismaleimide triazine resin, or the like, while pressing it flatly while heating.

ビルドアップ用の絶縁層31bは、複数のビアホール34を備えている。ビルドアップ用の絶縁層31bは、例えば、後で詳しく説明する配線導体32等の引き回し用スペースを確保する等の機能を有する。ビルドアップ用の絶縁層31bは、例えばエポキシ樹脂やポリイミド樹脂等を含む樹脂フィルムを、真空下でコア用の絶縁層31aに貼着して熱硬化することで形成される。   The buildup insulating layer 31 b includes a plurality of via holes 34. The build-up insulating layer 31b has a function of, for example, securing a routing space for the wiring conductor 32 and the like described later in detail. The build-up insulating layer 31b is formed, for example, by sticking a resin film containing an epoxy resin, a polyimide resin, or the like to the insulating layer 31a for the core under vacuum and thermosetting it.

配線導体32は、コア用の絶縁層31aの表面、ビルドアップ用の絶縁層31bの表面、スルーホール33の内部およびビアホール34の内部に位置している。スルーホール33の内部に位置する配線導体32は、コア用の絶縁層31aの上下表面に位置する配線導体32間を導通している。ビアホール34の内部に位置する配線導体32は、ビルドアップ用の絶縁層31bの表面に位置する配線導体32と、コア用の絶縁層31aの表面に位置する配線導体32間を導通している。配線導体32は、例えばセミアディティブ法やサブトラクティブ法により、銅めっき等の良導電性金属により形成されている。   The wiring conductor 32 is located on the surface of the core insulating layer 31 a, the surface of the build-up insulating layer 31 b, the inside of the through hole 33, and the inside of the via hole 34. The wiring conductor 32 positioned inside the through hole 33 is electrically connected between the wiring conductors 32 positioned on the upper and lower surfaces of the core insulating layer 31a. The wiring conductor 32 positioned inside the via hole 34 is electrically connected between the wiring conductor 32 positioned on the surface of the build-up insulating layer 31b and the wiring conductor 32 positioned on the surface of the core insulating layer 31a. The wiring conductor 32 is formed of a highly conductive metal such as copper plating by, for example, a semi-additive method or a subtractive method.

配線基板30は、上面に複数の第1パッド35を有している。第1パッド35は、光学素子DのパッドD3と、半田等の導電材料を介して接続される。また、配線基板30は、上面に複数の第2パッド36および下面に複数の第3パッド37を有している。第2パッド36は、例えば半導体素子等の電子部品Sと接続される。第3パッド37は、例えばマザーボードが接続される。第1パッド35、第2パッド36、および第3パッド37は、配線導体32の一部から成り、配線導体32の形成時に同時に形成される。   The wiring board 30 has a plurality of first pads 35 on the upper surface. The first pad 35 is connected to the pad D3 of the optical element D via a conductive material such as solder. Further, the wiring board 30 has a plurality of second pads 36 on the upper surface and a plurality of third pads 37 on the lower surface. The second pad 36 is connected to an electronic component S such as a semiconductor element, for example. For example, a motherboard is connected to the third pad 37. The first pad 35, the second pad 36, and the third pad 37 are formed of a part of the wiring conductor 32 and are formed at the same time when the wiring conductor 32 is formed.

光導波路20は、第1パッド35が位置する領域を含む配線基板30の上面に位置している。光導波路20に位置するビアホール5は、第1パッド35を底面としている。光導波路20は、上部クラッド3の上面に開口9を有するキャビティ6を有している。そして、対向し合うビアホール5同士の間の領域内における開口径L1は、領域外における開口径L2よりも小さい。これにより、対向し合うビアホール5同士の間隔を小さくしつつキャビティ6を位置させることができるため、光導波路20の高機能化が可能である。   The optical waveguide 20 is located on the upper surface of the wiring substrate 30 including the region where the first pad 35 is located. The via hole 5 located in the optical waveguide 20 has the first pad 35 as a bottom surface. The optical waveguide 20 has a cavity 6 having an opening 9 on the upper surface of the upper cladding 3. The opening diameter L1 in the region between the opposing via holes 5 is smaller than the opening diameter L2 outside the region. As a result, the cavity 6 can be positioned while reducing the interval between the opposing via holes 5, so that the optical waveguide 20 can be highly functionalized.

このように、本開示の光回路基板40は、配線基板30の上面に高機能な光導波路20を位置させることから光回路基板の高機能化も可能になる。   As described above, the optical circuit board 40 according to the present disclosure allows the optical circuit board to have high functionality because the high-performance optical waveguide 20 is positioned on the upper surface of the wiring board 30.

なお、本開示は、上述の実施形態の一例に限定されるものではなく、本開示の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、図2においては、キャビティ6の開口9が台形状である場合を示したが、図4に示すように、対向し合うビアホール5同士の間の領域内に、頂点の一つが位置する三角形状であっても構わない。この場合は、台形状に比べて開口径L1の幅をさらに小さくして、ビアホール5の配置間隔を小さくする点で有利である。   Note that the present disclosure is not limited to the above-described exemplary embodiment, and various modifications can be made without departing from the gist of the present disclosure. For example, FIG. 2 shows a case where the opening 9 of the cavity 6 has a trapezoidal shape, but as shown in FIG. 4, a triangle in which one of the vertices is located in a region between the opposing via holes 5. It may be a shape. In this case, it is advantageous in that the width of the opening diameter L1 is further reduced compared to the trapezoidal shape and the arrangement interval of the via holes 5 is reduced.

また、図5に示すように、分断面8の一辺である開口辺9a以外の辺については、曲線状であっても構わない。これによれば、例えば開口9の角部付近に狭小な領域が生じることを抑制できるため加工性向上等の点で有利である。   Moreover, as shown in FIG. 5, about sides other than the opening side 9a which is one side of the dividing surface 8, you may be curvilinear. According to this, for example, it is possible to suppress the formation of a narrow region near the corner of the opening 9, which is advantageous in terms of improving workability.

また、本例においては一つの光導波路20に一つのコア2が位置している場合を示したが、図6に示すように、複数のコア2が位置していても構わない。この場合は、より多くの光信号を伝送することが可能になり光導波路20および光回路基板40のさらなる高機能化に有利である。   Moreover, although the case where one core 2 is located in one optical waveguide 20 is shown in this example, a plurality of cores 2 may be located as shown in FIG. In this case, more optical signals can be transmitted, which is advantageous for further enhancement of the functions of the optical waveguide 20 and the optical circuit board 40.

また、本例では配線基板30が、ソルダーレジスト層を有していない一例を示したが、配線基板30が、絶縁基板31の上面および下面の両方またはいずれか片方の面に、第2パッド36や第3パッド37を露出する開口を備えるソルダーレジスト層を有していても構わない。これにより、例えば電子部品Sを実装する際の熱処理により、配線導体32が受けるダメージを軽減できる。複数の開口は、互いに異なる形状でも構わない。異なる形状の開口は、例えば電子部品Sを実装する際のアライメントマークとして兼用することが可能である。   Further, in this example, the wiring board 30 has an example in which the solder resist layer is not provided. However, the wiring board 30 is provided on the upper surface and / or the lower surface of the insulating substrate 31 on the second pad 36. Alternatively, a solder resist layer having an opening exposing the third pad 37 may be provided. Thereby, the damage which the wiring conductor 32 receives by the heat processing at the time of mounting the electronic component S can be reduced, for example. The plurality of openings may have different shapes. The openings having different shapes can also be used as alignment marks when the electronic component S is mounted, for example.

また、図7に示すように、キャビティ6は、平面視において開口9の隅部分10が曲線状であっても構わない。隅部分10の曲率半径は、例えば5〜10μmに設定されている。このような場合、光導波路20が、外圧や熱を受けた際に、隅部分10に生じる応力を40〜60%に低減することができる。これにより、隅部分10において積層体4にクラックが生じることを抑制して、信頼性に優れた高機能な光導波路20を提供することができる。   In addition, as shown in FIG. 7, the cavity 6 may have a curved corner portion 10 of the opening 9 in plan view. The radius of curvature of the corner portion 10 is set to 5 to 10 μm, for example. In such a case, when the optical waveguide 20 receives external pressure or heat, the stress generated in the corner portion 10 can be reduced to 40 to 60%. Thereby, it can suppress that the laminated body 4 produces a crack in the corner part 10, and can provide the highly functional optical waveguide 20 excellent in reliability.

また、図8に示すように、キャビティ6は、上部クラッド3の上面から反射面7を有する分断面8にかけて位置しており、断面視で上部クラッド3の上面と交わる角度および分断面8と交わる角度のいずれもが90度以上である側面11を有していても構わない。このような場合、上部クラッド3の上面と反射面7を有する分断面8とが鋭角に交わる部分を無くすことで、積層体4に欠けが生じたり、欠けを起因としたクラックが反射面7まで伝播したりすることを抑制することが可能になる。これにより、光信号の向きを精度よく変更可能な伝送特性に優れた光導波路20を提供することができる。   As shown in FIG. 8, the cavity 6 is located from the upper surface of the upper cladding 3 to the dividing surface 8 having the reflecting surface 7, and intersects the dividing surface 8 at an angle that intersects the upper surface of the upper cladding 3 in a sectional view. You may have the side surface 11 in which all the angles are 90 degree | times or more. In such a case, the laminated body 4 is chipped by removing a portion where the upper surface of the upper clad 3 and the divided section 8 having the reflecting surface 7 intersect at an acute angle, or cracks due to the chipping up to the reflecting surface 7. Propagation can be suppressed. Accordingly, it is possible to provide the optical waveguide 20 having excellent transmission characteristics that can change the direction of the optical signal with high accuracy.

なお、側面11と上部クラッド3の上面とが交わる角度の上限値、および側面11と反射面7を有する分断面8とが交わる角度の上限値は、上部クラッド3の上面と反射面7を有する分断面8とが交わる角度による。上部クラッド3の上面と反射面7を有する分断面8とが交わる角度が、例えば45度である場合には、前述の上限値は135度になる。   Note that the upper limit value of the angle at which the side surface 11 and the upper surface of the upper clad 3 intersect and the upper limit value of the angle at which the side surface 11 and the dividing plane 8 having the reflective surface 7 intersect have the upper surface of the upper clad 3 and the reflective surface 7. It depends on the angle at which the dividing surface 8 intersects. When the angle at which the upper surface of the upper clad 3 and the dividing surface 8 having the reflecting surface 7 intersect is, for example, 45 degrees, the aforementioned upper limit value is 135 degrees.

上述のような、曲線状を有する隅部分10および側面11は、キャビティ6を形成した後に、例えば上部クラッド3の上面と反射面7を有する分断面8とが交わる領域にレーザーを照射することで形成される。   As described above, the corner portion 10 and the side surface 11 having a curved shape are formed by irradiating a region where the upper surface of the upper clad 3 and the divided section 8 having the reflecting surface 7 intersect with each other after forming the cavity 6. It is formed.

キャビティ6について、その開口9の隅部分10が曲線状である構造、および断面視で上部クラッド3の上面と交わる角度および分断面8と交わる角度のいずれもが90度以上である側面11を有する構造は、上記の加工であわせて形成することができる。光導波路20は、これらの形状の両方を備えるものでも構わない。   The cavity 6 has a structure in which the corner portion 10 of the opening 9 has a curved shape, and a side surface 11 in which each of an angle that intersects the upper surface of the upper cladding 3 and an angle that intersects the dividing surface 8 is 90 degrees or more in a sectional view. The structure can be formed by the above processing. The optical waveguide 20 may have both of these shapes.

1 下部クラッド
2 コア
3 上部クラッド
4 積層体
5 ビアホール
6 キャビティ
7 反射面
8 分断面
10 隅部分
11 側面
35 (第1)パッド
40 光回路基板
DESCRIPTION OF SYMBOLS 1 Lower clad 2 Core 3 Upper clad 4 Laminate body 5 Via hole 6 Cavity 7 Reflecting surface 8 Divided section 10 Corner portion 11 Side surface 35 (First) pad 40 Optical circuit board

Claims (5)

下部クラッド、該下部クラッド上に位置するコア、および前記下部クラッド上に前記コアを被覆するように位置する上部クラッドを含む積層体と、
該積層体に互いに対向し合うように位置しているビアホールと、
前記上部クラッドの上面から前記下部クラッドにかけて位置しており、前記コアを前記上部クラッドの上面に対して斜め方向に分断する分断面を有するキャビティと、
前記コアに位置しており前記分断面の一部により構成される反射面と、を備えており、
前記キャビティは、前記ビアホール同士が対向し合う領域内から領域外にかけて位置しているとともに、前記ビアホール同士が対向し合う方向における前記領域内の前記キャビティの開口径が、前記領域外の前記キャビティの開口径よりも小さいことを特徴とする光導波路。
A laminate including a lower cladding, a core positioned on the lower cladding, and an upper cladding positioned so as to cover the core on the lower cladding;
Via holes positioned so as to face each other on the laminate;
A cavity that is located from the upper surface of the upper clad to the lower clad and has a cross section that divides the core in an oblique direction with respect to the upper surface of the upper clad;
A reflective surface located in the core and configured by a part of the dividing surface,
The cavity is located from the region where the via holes face each other to the outside of the region, and the opening diameter of the cavity in the region in the direction where the via holes face each other is equal to that of the cavity outside the region. An optical waveguide characterized by being smaller than an opening diameter.
前記キャビティの開口が、前記領域内に一つの頂点を有する三角形状であることを特徴とする請求項1に記載の光導波路。   The optical waveguide according to claim 1, wherein the opening of the cavity has a triangular shape having one vertex in the region. 前記領域外において、前記キャビティは、平面視で前記開口の隅部分において曲線状であることを特徴とする請求項1または請求項2に記載の光導波路。   3. The optical waveguide according to claim 1, wherein the cavity is curved outside the region in a corner portion of the opening in a plan view. 前記キャビティは、前記上部クラッドの上面から前記反射面を有する前記分断面にかけて位置しており、断面視で前記上部クラッドの上面と交わる角度および前記分断面と交わる角度のいずれもが90度以上である側面を有していることを特徴とする請求項1乃至3のいずれかに記載の光導波路。   The cavity is located from the upper surface of the upper clad to the dividing surface having the reflecting surface, and both the angle intersecting the upper surface of the upper cladding and the angle intersecting the dividing surface in a cross-sectional view are 90 degrees or more. The optical waveguide according to claim 1, wherein the optical waveguide has a side surface. 請求項1乃至4のいずれかに記載の光導波路と、
表面に間隔をあけて並ぶパッドを有する配線基板と、を含んでおり、
前記パッドが前記ビアホールの下側の開口直下に位置する状態で、前記光導波路が前記配線基板上に位置していることを特徴とする光回路基板。
An optical waveguide according to any one of claims 1 to 4,
A wiring board having pads arranged on the surface at intervals, and
An optical circuit board, wherein the optical waveguide is located on the wiring board in a state where the pad is located immediately below the opening below the via hole.
JP2018010462A 2017-06-28 2018-01-25 Optical waveguide and optical circuit board Active JP7032942B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/001,343 US10168495B1 (en) 2017-06-28 2018-06-06 Optical waveguide and optical circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017126064 2017-06-28
JP2017126064 2017-06-28

Publications (2)

Publication Number Publication Date
JP2019008269A true JP2019008269A (en) 2019-01-17
JP7032942B2 JP7032942B2 (en) 2022-03-09

Family

ID=65028813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018010462A Active JP7032942B2 (en) 2017-06-28 2018-01-25 Optical waveguide and optical circuit board

Country Status (1)

Country Link
JP (1) JP7032942B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021085970A (en) * 2019-11-27 2021-06-03 京セラ株式会社 Optical circuit board
CN114930213A (en) * 2019-12-20 2022-08-19 京瓷株式会社 Photoelectric circuit substrate
WO2024075497A1 (en) * 2022-10-04 2024-04-11 イビデン株式会社 Connection structure
WO2024075496A1 (en) * 2022-10-04 2024-04-11 イビデン株式会社 Optical waveguide

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000081524A (en) * 1998-09-07 2000-03-21 Sony Corp Light transmitter-receiver system
JP2000340906A (en) * 1999-05-28 2000-12-08 Toppan Printing Co Ltd Optical/electrical wiring board, manufacture thereof and mounting board
JP2001154044A (en) * 1999-11-30 2001-06-08 Kyocera Corp Optical waveguide substrate
US20050100264A1 (en) * 2003-11-11 2005-05-12 Dong-Su Kim Packaging apparatus for optical interconnection on optical printed circuit board
JP2011209510A (en) * 2010-03-30 2011-10-20 Kyocera Corp Method for manufacturing photoelectric wiring board
JP2014205160A (en) * 2013-04-11 2014-10-30 住友ベークライト株式会社 Laser processing mask, laser processing method, and method for manufacturing optical waveguide with recessed part
JP2015127783A (en) * 2013-03-29 2015-07-09 住友ベークライト株式会社 Optical waveguide and electronic equipment
JP2015145928A (en) * 2014-01-31 2015-08-13 住友ベークライト株式会社 Optical transmission component group and method for manufacturing optical transmission substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000081524A (en) * 1998-09-07 2000-03-21 Sony Corp Light transmitter-receiver system
JP2000340906A (en) * 1999-05-28 2000-12-08 Toppan Printing Co Ltd Optical/electrical wiring board, manufacture thereof and mounting board
JP2001154044A (en) * 1999-11-30 2001-06-08 Kyocera Corp Optical waveguide substrate
US20050100264A1 (en) * 2003-11-11 2005-05-12 Dong-Su Kim Packaging apparatus for optical interconnection on optical printed circuit board
JP2011209510A (en) * 2010-03-30 2011-10-20 Kyocera Corp Method for manufacturing photoelectric wiring board
JP2015127783A (en) * 2013-03-29 2015-07-09 住友ベークライト株式会社 Optical waveguide and electronic equipment
JP2014205160A (en) * 2013-04-11 2014-10-30 住友ベークライト株式会社 Laser processing mask, laser processing method, and method for manufacturing optical waveguide with recessed part
JP2015145928A (en) * 2014-01-31 2015-08-13 住友ベークライト株式会社 Optical transmission component group and method for manufacturing optical transmission substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021085970A (en) * 2019-11-27 2021-06-03 京セラ株式会社 Optical circuit board
CN114930213A (en) * 2019-12-20 2022-08-19 京瓷株式会社 Photoelectric circuit substrate
WO2024075497A1 (en) * 2022-10-04 2024-04-11 イビデン株式会社 Connection structure
WO2024075496A1 (en) * 2022-10-04 2024-04-11 イビデン株式会社 Optical waveguide

Also Published As

Publication number Publication date
JP7032942B2 (en) 2022-03-09

Similar Documents

Publication Publication Date Title
JP4457545B2 (en) OPTICAL / ELECTRIC WIRING BOARD, MOUNTING BOARD, AND OPTOELECTRIC WIRING BOARD MANUFACTURING METHOD
JP7032942B2 (en) Optical waveguide and optical circuit board
TWI578040B (en) Opto-electric hybrid board
US10168495B1 (en) Optical waveguide and optical circuit board
US9310575B2 (en) Manufacturing method of opto-electric hybrid flexible printed circuit board and opto-electric hybrid flexible printed circuit board
US9632263B2 (en) Opto-electric hybrid board and method of manufacturing same
JP7071911B2 (en) Optical module structure
TWI693437B (en) Optical waveguide and optical circuit substrate
TWI622820B (en) Optical circuit board and method for manufacturing thereof
JP2001196643A (en) Chip carrier for mounting light/electric element and mounting method thereof, light/electric wiring board and manufacturing method thereof, and mounting board
JP2014122929A (en) Optical waveguide device and manufacturing method therefor
CN112188731B (en) Embedded element structure and manufacturing method thereof
JP5349192B2 (en) Optical wiring structure and optical module having the same
JP2020086169A (en) Optical waveguide and optical circuit substrate
JP2018163186A (en) Optical circuit board
JP5409441B2 (en) Optical transmission board and optical module
JP7027091B2 (en) Optical waveguide and optical circuit board
JP4304764B2 (en) Optical / electrical wiring board, manufacturing method, and mounting board
JP4441980B2 (en) Optical / electrical wiring substrate, manufacturing method thereof, manufacturing method of optical wiring film, and mounting substrate
JP2019029389A (en) Optical circuit board
WO2022210230A1 (en) Optical circuit board and optical component mounting structure using same
JP6787716B2 (en) Optical circuit board and its manufacturing method
TW202314304A (en) Optical circuit board and optical component mounting structure using the same
JP2022108487A (en) wiring board
JP2016157120A (en) Optical circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210802

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220225

R150 Certificate of patent or registration of utility model

Ref document number: 7032942

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150