JP2018532190A5 - - Google Patents

Claims (15)

1. グラフィックス処理の方法であって、
   グラフィックス処理ユニット(GPU)によって、前記GPU上で実行するフラグメントシェーダプログラムの作業負荷を判断するステップと、
   前記GPUによって、前記フラグメントシェーダプログラムの前記作業負荷を閾値と比較するステップと、
   前記フラグメントシェーダプログラムの前記作業負荷が前記閾値よりも低いとの判断に応答して、前記フラグメントシェーダプログラムによる処理の前に、1つまたは複数のフラグメントの早期深度試験を実施することなく、前記フラグメントシェーダプログラムによって前記1つまたは複数のフラグメントを処理するステップと、
   前記フラグメントシェーダプログラムによる処理の後、前記GPUによって、1つまたは複数の非隠蔽フラグメントを生じるように前記1つまたは複数のフラグメントの後期深度試験を実施するステップと、
   前記GPUによって、前記1つまたは複数の非隠蔽フラグメントについてのピクセル値をフレームバッファに書き込むステップと
   を含む方法。
2. 前記GPUによって、前記フラグメントシェーダプログラムによって出力された第2の1つまたは複数のフラグメントが、前記GPUが前記第2の1つまたは複数のフラグメントに対して深度試験を実施するのに利用可能であるとの判断に応答して、前記フラグメントシェーダプログラムの前記作業負荷を判断するステップをさらに含む、請求項1に記載の方法。
3. 前記GPUによって、前記GPUのラスタライザによって生成された1つまたは複数のフラグメントの各トランザクションについて、前記GPUの前記ラスタライザによって生成された前記1つまたは複数のフラグメントのそれぞれの早期深度試験を実施するかどうか判断するステップをさらに含む、請求項1に記載の方法。
4. 前記フラグメントシェーダプログラムの前記作業負荷が前記閾値よりも高いとの判断に応答して、後続クロック周期において前記フラグメントシェーダプログラムの後続作業負荷を判断し直すステップと、
   前記フラグメントシェーダプログラムの前記後続作業負荷が前記閾値よりも低いと判断し直したことに応答して、前記GPUによって、前記1つまたは複数のフラグメントの早期深度試験を実施することなく、前記フラグメントシェーダプログラムによって、前記1つまたは複数のフラグメントを処理するステップと
   をさらに含む、請求項1に記載の方法。
5. 前記GPUのラスタライザによって、前記フラグメントシェーダプログラムによって処理されるべき第2の1つまたは複数のフラグメントを出力するステップと、
   前記GPUの前記ラスタライザが前記フラグメントシェーダプログラムによって処理されるべき前記第2の1つまたは複数のフラグメントを出力したことに応答して、前記GPUによって、後続クロック周期において、前記フラグメントシェーダプログラムによって出力された第3の1つまたは複数のフラグメントが、前記GPUが前記第3の1つまたは複数のフラグメントに対して深度試験を実施するための入力として利用可能かどうかに少なくとも部分的に基づいて、第2の1つまたは複数のフラグメントの早期深度試験を実施するかどうか判断するステップと、
   前記GPUによって、前記第3の1つまたは複数のフラグメントが、前記GPUが前記第3の1つまたは複数のフラグメントに対して深度試験を実施するための入力として利用可能でないと判断するステップと、
   前記第3の1つまたは複数のフラグメントが、前記GPUが前記第3の1つまたは複数のフラグメントに対して深度試験を実施するための入力として利用可能でないとの判断に応答して、前記GPUによって、前記第2の1つまたは複数のフラグメントに対して早期深度試験を実施するステップと、
   前記フラグメントシェーダプログラムによって、前記第2の1つまたは複数のフラグメントに対して早期深度試験を実施したことから生じた第4の1つまたは複数のフラグメントを処理するステップと、
   前記GPUによって、前記第4の1つまたは複数のフラグメントの後期深度試験を実施するステップと
   をさらに含む、請求項1に記載の方法。
6. 前記フラグメントシェーダプログラム用に入力バッファ中に記憶されているデータの量に少なくとも部分的に基づいて、前記フラグメントシェーダプログラムの前記作業負荷を判断するステップをさらに含む、請求項1に記載の方法。
7. 前記フラグメントシェーダプログラムの前記作業負荷が前記閾値よりも低いと判断するステップは、
   前記入力バッファ中に記憶された前記データの量が前記入力バッファの容量の半分以下であると判断するステップを含む、請求項6に記載の方法。
8. 前記GPUのラスタライザによって、後続クロック周期において、前記フラグメントシェーダプログラムによって処理されるべき第2の1つまたは複数のフラグメントを出力するステップと、
   前記GPUの前記ラスタライザが前記後続クロック周期において前記フラグメントシェーダプログラムによって処理されるべき前記第2の1つまたは複数のフラグメントを出力したことに応答して、前記GPUによって、前記後続クロック周期における前記フラグメントシェーダプログラムの前記作業負荷を判断し直すステップと、
   前記後続クロック周期における、前記フラグメントシェーダプログラムの前記判断し直された作業負荷が前記閾値よりも高いことに応答して、前記フラグメントシェーダプログラムによる前記第2の1つまたは複数のフラグメントの処理に先立って、前記GPUによって、前記第2の1つまたは複数のフラグメントの早期深度試験を実施するステップと
   をさらに含む、請求項1に記載の方法。
9. グラフィックス処理ユニット(GPU)上で実行するフラグメントシェーダプログラムの作業負荷を判断するための手段と、
   前記フラグメントシェーダプログラムの前記作業負荷を閾値と比較するための手段と、
   前記フラグメントシェーダプログラムの前記作業負荷が前記閾値よりも低いとの判断に応答して、前記フラグメントシェーダプログラムによる処理の前に、1つまたは複数のフラグメントの早期深度試験を実施することなく、前記1つまたは複数のフラグメントを処理するための手段と、
   前記フラグメントシェーダプログラムによる処理の後、1つまたは複数の非隠蔽フラグメントを生じるように、前記1つまたは複数のフラグメントの後期深度試験を実施するための手段と、
   前記1つまたは複数の非隠蔽フラグメントについてのピクセル値をフレームバッファに書き込むための手段と
   を備える装置。
10. 前記フラグメントシェーダプログラムによって出力された第2の1つまたは複数のフラグメントが、前記第2の1つまたは複数のフラグメントに対して深度試験を実施するのに利用可能であるとの判断に応答して、前記フラグメントシェーダプログラムの前記作業負荷を判断するための手段をさらに備える、請求項9に記載の装置。
11. 前記GPUのラスタライザによって生成された1つまたは複数のフラグメントの各トランザクションについて、前記GPUの前記ラスタライザによって生成された前記1つまたは複数のフラグメントのそれぞれの早期深度試験を実施するかどうか判断するための手段をさらに備える、請求項9に記載の装置。
12. 前記フラグメントシェーダプログラムの前記作業負荷が前記閾値よりも高いとの判断に応答して、後続クロック周期における前記フラグメントシェーダプログラムの後続作業負荷を判断し直すための手段と、
    前記フラグメントシェーダプログラムの前記後続作業負荷が前記閾値よりも低いと判断し直したことに応答して、前記1つまたは複数のフラグメントの早期深度試験を実施することなく、前記フラグメントシェーダプログラムによって、前記1つまたは複数のフラグメントを処理するための手段と
    をさらに備える、請求項9に記載の装置。
13. 前記フラグメントシェーダプログラムによって処理されるべき第2の1つまたは複数のフラグメントを出力するための手段と、
    前記フラグメントシェーダプログラムによって処理されるべき前記第2の1つまたは複数のフラグメントを出力したことに応答して、後続クロック周期において、前記フラグメントシェーダプログラムによって出力された第3の1つまたは複数のフラグメントが、前記第3の1つまたは複数のフラグメントに対して深度試験を実施するのに利用可能かどうかに少なくとも部分的に基づいて、第2の1つまたは複数のフラグメントの早期深度試験を実施するかどうか判断するための手段と、
    前記第3の1つまたは複数のフラグメントが、前記第3の1つまたは複数のフラグメントに対して深度試験を実施するための入力として利用可能でないと判断するための手段と、
    前記第3の1つまたは複数のフラグメントが、前記第3の1つまたは複数のフラグメントに対して深度試験を実施するのに利用可能でないとの判断に応答して、前記第2の1つまたは複数のフラグメントに対して早期深度試験を実施するための手段と、
    前記第2の1つまたは複数のフラグメントに対して早期深度試験を実施したことから生じた第4の1つまたは複数のフラグメントを処理するための手段と、
    前記第4の1つまたは複数のフラグメントの後期深度試験を実施するための手段と
    をさらに備える、請求項9に記載の装置。
14. 前記フラグメントシェーダプログラム用に入力バッファ中に記憶されているデータの量に少なくとも部分的に基づいて、前記フラグメントシェーダプログラムの前記作業負荷を判断するための手段をさらに備え、
    前記フラグメントシェーダプログラムの前記作業負荷が、指定された閾値よりも低いと判断するための前記手段は、
    前記入力バッファ中に記憶された前記データの量が前記入力バッファの容量の半分以下であると判断するための手段を備える、請求項9に記載の装置。
15. 命令を記憶したコンピュータ可読記憶媒体であって、前記命令は、実行されると、1つまたは複数のプログラム可能プロセッサに、請求項1乃至8のいずれか1項に記載の方法を実行させる、コンピュータ可読記憶媒体。