JP2016531366A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016531366A5 JP2016531366A5 JP2016536296A JP2016536296A JP2016531366A5 JP 2016531366 A5 JP2016531366 A5 JP 2016531366A5 JP 2016536296 A JP2016536296 A JP 2016536296A JP 2016536296 A JP2016536296 A JP 2016536296A JP 2016531366 A5 JP2016531366 A5 JP 2016531366A5
- Authority
- JP
- Japan
- Prior art keywords
- patterns
- auxiliary processor
- combination
- nodes
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000001186 cumulative effect Effects 0.000 claims 12
- 238000000034 method Methods 0.000 claims 10
- 238000004590 computer program Methods 0.000 claims 1
Claims (15)
- 入力コードの一部分を補助プロセッサに好適であると自動的に判定する際に、コンピューティングデバイスが前記補助プロセッサ上で実行するために前記一部分を第1のプロセッサからオフロードするための方法であって、
有向非巡回グラフ(DAG)を含む、前記入力コードのグラフベースの中間表現を生成するステップと、
前記生成されたグラフベースの中間表現内の各ノードまたはノードの組合せを、前記補助プロセッサに関連付けられた、既定の文法内の1つまたは複数のパターンと比較するステップであって、各パターンは、DAGパターンであり、前記補助プロセッサ上でのその実行に関連するコストまたは利益メトリックに関連付けられる、ステップと、
各ノードまたはノードの前記組合せと、前記既定の文法内の前記1つまたは複数のパターンとの前記比較に基づいて前記入力コードの前記グラフベースの中間表現を部分的にカバーするパターンのセットを特定するステップと、
パターンの前記特定されたセットのパターンの他の組合せの累積効果よりも良く、前記補助プロセッサの既定のしきい値内である、累積効果を有するパターンの前記特定されたセットのパターンの組合せに関連付けられた前記入力コードのセグメントを前記第1のプロセッサから前記補助プロセッサにオフロードするステップであって、累積効果が文法パターンの前記特定されたセット内の前記パターンの前記コストおよび前記利益に基づいて判定される、ステップと
を含む、方法。 - 各ノードまたはノードの組合せを既定の文法内の1つまたは複数のパターンと比較するステップが、各ノードまたはノードの前記組合せをヒューリスティックテーブル内に記憶されたパターン情報と比較するステップを含む、請求項1に記載の方法。
- 前記コンピューティングデバイスが、システムオンチップを含むデバイスである、請求項1に記載の方法。
- 前記補助プロセッサが、デジタル信号プロセッサ(DSP)およびグラフィックス処理ユニット(GPU)のうちの1つである、請求項1に記載の方法。
- 前記既定の文法内の前記1つまたは複数のパターンが前記補助プロセッサに好適であると知られている、請求項1に記載の方法。
- 最良の累積効果が、最低の累積コストおよび最高の累積利益のうちの1つである、請求項1に記載の方法。
- 各ノードまたはノードの前記組合せと前記既定の文法内の前記1つまたは複数のパターンとの前記比較に基づいて前記補助プロセッサに対して設定することができる前記入力コードのセグメントを示す、開発者に提示するための情報を生成するステップをさらに含む、請求項1に記載の方法。
- 有向非巡回グラフ(DAG)である、入力コードのグラフベースの中間表現を生成するための手段と、
前記生成されたグラフベースの中間表現内の各ノードまたはノードの組合せを、補助プロセッサに関連付けられた、既定の文法内の1つまたは複数のパターンと比較するための手段であって、各パターンは、DAGパターンであり、前記補助プロセッサ上でのその実行に関連するコストまたは利益メトリックに関連付けられる、手段と、
各ノードまたはノードの前記組合せと、前記既定の文法内の前記1つまたは複数のパターンとの前記比較に基づいて前記入力コードの前記グラフベースの中間表現を完全にカバーするパターンのセットを特定するための手段と、
パターンの前記特定されたセットのパターンの他の組合せの累積効果よりも良く、前記補助プロセッサの既定のしきい値内である、累積効果を有するパターンの前記特定されたセットのパターンの組合せに関連付けられた前記入力コードのセグメントを第1のプロセッサから前記補助プロセッサにオフロードするための手段であって、累積効果が文法パターンの前記特定されたセット内の前記パターンの前記コストおよび前記利益に基づいて判定される、手段と
を含む、コンピューティングデバイス。 - 各ノードまたはノードの組合せを既定の文法内の1つまたは複数のパターンと比較するための手段が、各ノードまたはノードの前記組合せをヒューリスティックテーブル内に記憶されたパターン情報と比較するための手段を含む、請求項8に記載のコンピューティングデバイス。
- 前記コンピューティングデバイスがシステムオンチップを含む、請求項8に記載のコンピューティングデバイス。
- 前記補助プロセッサが、デジタル信号プロセッサ(DSP)およびグラフィックス処理ユニット(GPU)のうちの1つである、請求項8に記載のコンピューティングデバイス。
- 前記既定の文法内の前記1つまたは複数のパターンが前記補助プロセッサに好適であると知られている、請求項1に記載の方法。
- 最良の累積効果が、最低の累積コストおよび最高の累積利益のうちの1つである、請求項8に記載のコンピューティングデバイス。
- 各ノードまたはノードの前記組合せと前記既定の文法内の前記1つまたは複数のパターンとの前記比較に基づいて前記補助プロセッサに対して設定することができる前記入力コードのセグメントを示す、開発者に提示するための情報を生成するための手段をさらに含む、請求項8に記載のコンピューティングデバイス。
- 請求項1から7のいずれか一項に記載の方法を実行するための命令を含む、コンピュータプログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/969,735 | 2013-08-19 | ||
US13/969,735 US9201659B2 (en) | 2013-08-19 | 2013-08-19 | Efficient directed acyclic graph pattern matching to enable code partitioning and execution on heterogeneous processor cores |
PCT/US2014/050576 WO2015026554A1 (en) | 2013-08-19 | 2014-08-11 | Efficient directed acyclic graph pattern matching to enable code partitioning and execution on heterogeneous processor cores |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016531366A JP2016531366A (ja) | 2016-10-06 |
JP2016531366A5 true JP2016531366A5 (ja) | 2017-08-31 |
Family
ID=51422164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016536296A Ceased JP2016531366A (ja) | 2013-08-19 | 2014-08-11 | 異種のプロセッサコア上でのコード区分および実行を可能にする効率的な有向非巡回グラフパターンマッチング |
Country Status (5)
Country | Link |
---|---|
US (1) | US9201659B2 (ja) |
EP (1) | EP3036624A1 (ja) |
JP (1) | JP2016531366A (ja) |
CN (1) | CN105474172B (ja) |
WO (1) | WO2015026554A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10346551B2 (en) * | 2013-01-24 | 2019-07-09 | New York University | Systems, methods and computer-accessible mediums for utilizing pattern matching in stringomes |
US20150046679A1 (en) * | 2013-08-07 | 2015-02-12 | Qualcomm Incorporated | Energy-Efficient Run-Time Offloading of Dynamically Generated Code in Heterogenuous Multiprocessor Systems |
US20170010915A1 (en) * | 2014-01-31 | 2017-01-12 | Hewlett Packard Enterprise Development Lp | Performing processing tasks using an auxiliary processing unit |
CN110874212B (zh) | 2015-06-30 | 2021-08-20 | 华为技术有限公司 | 一种硬件加速方法、编译器以及设备 |
US20170316060A1 (en) * | 2016-04-28 | 2017-11-02 | Microsoft Technology Licensing, Llc | Distributed execution of hierarchical declarative transforms |
US20180032568A1 (en) * | 2016-07-29 | 2018-02-01 | Sysomos L.P. | Computing System with Multi-Processor Platform for Accelerating Influence Maximization Computation and Related Methods |
CN110168548B (zh) * | 2017-01-05 | 2023-05-26 | 皇家飞利浦有限公司 | 编译设备和方法 |
US10891326B2 (en) * | 2017-01-05 | 2021-01-12 | International Business Machines Corporation | Representation of a data analysis using a flow graph |
US10318306B1 (en) * | 2017-05-03 | 2019-06-11 | Ambarella, Inc. | Multidimensional vectors in a coprocessor |
US10388039B2 (en) | 2017-05-31 | 2019-08-20 | International Business Machines Corporation | Accelerating data-driven scientific discovery |
US10664278B2 (en) | 2017-08-17 | 2020-05-26 | Huawei Technologies Co., Ltd. | Method and apparatus for hardware acceleration in heterogeneous distributed computing |
US20200249998A1 (en) * | 2019-02-01 | 2020-08-06 | Alibaba Group Holding Limited | Scheduling computation graph heterogeneous computer system |
US10818067B1 (en) * | 2019-05-31 | 2020-10-27 | Texas Instruments Incorporated | GPU assist using DSP pre-processor system and method |
CN111427582B (zh) * | 2020-03-30 | 2023-06-09 | 飞腾信息技术有限公司 | Rtl代码的管理方法、装置、设备及计算机可读存储介质 |
CN112230931B (zh) * | 2020-10-22 | 2021-11-02 | 上海壁仞智能科技有限公司 | 适用于图形处理器的二次卸载的编译方法、装置和介质 |
US11494357B1 (en) * | 2021-07-28 | 2022-11-08 | Practical Posets Llc | Directed acyclic graph path addressing |
US11580357B1 (en) * | 2021-07-28 | 2023-02-14 | Practical Posets Llc | Self-organizing generalization hierarchy with bindings of propositions |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5202975A (en) * | 1990-06-11 | 1993-04-13 | Supercomputer Systems Limited Partnership | Method for optimizing instruction scheduling for a processor having multiple functional resources |
IL100990A (en) * | 1991-02-27 | 1995-10-31 | Digital Equipment Corp | Multilingual optimization compiler that uses Gladi in the production of a multi-pass cipher |
IL100987A (en) * | 1991-02-27 | 1995-10-31 | Digital Equipment Corp | Method and device for encoding |
EP0926594B1 (en) * | 1997-12-17 | 2007-05-23 | Hewlett-Packard Company, A Delaware Corporation | Method of using primary and secondary processors |
US6292938B1 (en) * | 1998-12-02 | 2001-09-18 | International Business Machines Corporation | Retargeting optimized code by matching tree patterns in directed acyclic graphs |
GB2398412B (en) * | 2001-10-12 | 2005-02-09 | Pts Corp | Processors and Compiling methods for Processors |
US20040025151A1 (en) * | 2002-07-31 | 2004-02-05 | Shan-Chyun Ku | Method for improving instruction selection efficiency in a DSP/RISC compiler |
GB0315165D0 (en) * | 2003-05-02 | 2003-08-06 | Transitive Ltd | Improved architecture for generating intermediate representations for program code conversion |
US9038040B2 (en) | 2006-01-25 | 2015-05-19 | International Business Machines Corporation | Method for partitioning programs between a general purpose core and one or more accelerators |
CN101421729A (zh) * | 2006-03-03 | 2009-04-29 | 奥多比公司 | 有效表示和搜索数据库中的有向无环图结构的系统和方法 |
US20100156888A1 (en) * | 2008-12-23 | 2010-06-24 | Intel Corporation | Adaptive mapping for heterogeneous processing systems |
US8458676B2 (en) | 2009-06-30 | 2013-06-04 | International Business Machines Corporation | Executing platform-independent code on multi-core heterogeneous processors |
US8495129B2 (en) | 2010-03-16 | 2013-07-23 | Microsoft Corporation | Energy-aware code offload for mobile devices |
US20110289519A1 (en) * | 2010-05-21 | 2011-11-24 | Frost Gary R | Distributing workloads in a computing platform |
US8918770B2 (en) | 2011-08-25 | 2014-12-23 | Nec Laboratories America, Inc. | Compiler for X86-based many-core coprocessors |
US9098309B2 (en) | 2011-09-23 | 2015-08-04 | Qualcomm Incorporated | Power consumption optimized translation of object code partitioned for hardware component based on identified operations |
CN102707952A (zh) * | 2012-05-16 | 2012-10-03 | 上海大学 | 嵌入式异构多核处理器上基于用户描述的程序设计方法 |
-
2013
- 2013-08-19 US US13/969,735 patent/US9201659B2/en active Active
-
2014
- 2014-08-11 CN CN201480045480.1A patent/CN105474172B/zh not_active Expired - Fee Related
- 2014-08-11 WO PCT/US2014/050576 patent/WO2015026554A1/en active Application Filing
- 2014-08-11 JP JP2016536296A patent/JP2016531366A/ja not_active Ceased
- 2014-08-11 EP EP14756178.1A patent/EP3036624A1/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016531366A5 (ja) | ||
JP2016503216A5 (ja) | ||
JP2019125383A5 (ja) | ||
JP2017529591A5 (ja) | ||
JP2017535854A5 (ja) | ||
JP2017123179A5 (ja) | ||
JP2017508175A5 (ja) | ||
JP2016524190A5 (ja) | ||
JP2017537367A5 (ja) | ||
MX2017008086A (es) | Deteccion de objetos con red neuronal. | |
JP2018512927A5 (ja) | ||
JP2014160453A5 (ja) | ||
JP2015520452A5 (ja) | ||
JP2017074482A5 (ja) | ||
JP2016522476A5 (ja) | ||
JP2016517576A5 (ja) | ||
JP2017517818A5 (ja) | ||
ZA201906585B (en) | Systems and methods for performing data processing operations using variable level parallelism | |
JP2014130450A5 (ja) | ||
JP2017538996A5 (ja) | ||
JP2017504106A5 (ja) | ||
JP2014048503A5 (ja) | ||
JP2016530609A5 (ja) | ||
JP2017532634A5 (ja) | ||
JP2014219834A5 (ja) |