JP2018514868A5

JP2018514868A5 -

Info

Publication number: JP2018514868A5
Application number: JP2017554326A
Authority: JP
Filing date: 2016-04-29
Publication date: 2019-05-23

Description

本方法のさらなる実施形態によると、専用命令は、ソースアドレスを定義する第１のオペランドと、宛先アドレスを定義する第２のオペランドとを有し、宛先アドレスは、命令の実行後、自動インクリメントされる。本方法のさらなる実施形態によると、専用命令の実行に応じて、情報ワードは、不揮発性メモリからバッファの中に転送され、情報は、バッファから揮発性プログラムメモリの中に書き込まれる。本方法のさらなる実施形態によると、方法はさらに、該専用命令をループ内で繰り返すステップを含んでもよい。本方法のさらなる実施形態によると、集積回路は、複数のスレーブ処理コアを備え、専用命令は、標的スレーブ処理ユニットを定義する第３のオペランドを有する。本方法のさらなる実施形態によると、第１のオペランド内に記憶されるソースアドレスは、随意に、命令の実行後、自動インクリメントされることができる。本方法のさらなる実施形態によると、方法はさらに、マスタ処理コアによって、不揮発性プログラムメモリ内に記憶される情報を検証するさらなる命令を実行するステップを含んでもよい。本方法のさらなる実施形態によると、さらなる命令は、第１の情報をバッファの中に転送させ、バッファのコンテンツは、揮発性メモリ内に記憶される第２の情報と比較される。本方法のさらなる実施形態によると、さらなる命令は、不揮発性メモリに適用され、第１の情報を出力する、第１のアドレスと、揮発性メモリに適用され、第２の情報を出力する、第２のアドレスとを備える。本方法のさらなる実施形態によると、さらなる命令はさらに、第１および第２の情報と関連付けられたエラー補正コード（ＥＣＣ）を検証する。本方法のさらなる実施形態によると、不揮発性メモリと関連付けられたＥＣＣは、不揮発性メモリから読み取られることができ、ソースと関連付けられたＥＣＣは、別個に生成される。本方法のさらなる実施形態によると、第１の処理コアの不揮発性メモリは、保護スキームによって定義されたコード保護を備え、スレーブ処理ユニットの揮発性プログラムメモリは、保護スキームの設定に依存するコード保護を有する。本方法のさらなる実施形態によると、保護スキームは、不揮発性メモリの複数のセグメントを定義し、各セグメントは、保護スキーム内に保護設定を有する。本方法のさらなる実施形態によると、不揮発性メモリのための各保護設定は、読取動作のための設定と、プログラムまたは消去動作のための設定とを有する。本方法のさらなる実施形態によると、保護スキームは、所定の数のセキュリティレベルを提供し、各セキュリティレベルは、セグメント毎に保護設定を定義する。本方法のさらなる実施形態によると、揮発性プログラムメモリのためのコード保護は、不揮発性メモリのセグメントのうちの１つのためのコード保護と同一である。本方法のさらなる実施形態によると、レジスタが、不揮発性メモリのどのセグメントが揮発性メモリのためのコード保護設定を提供するように選択されるかを記憶する。本方法のさらなる実施形態によると、不揮発性メモリの読取動作のための設定は、揮発性メモリの読取および書込動作に適用される。本方法のさらなる実施形態によると、セグメントが保護されるとき、保護設定に応じて、１つのセグメントから実行される命令は、異なるセグメント上で動作し得ない。本方法のさらなる実施形態によると、セグメントが保護されるとき、保護設定に応じて、１つのセグメントから実行される読取命令は、異なるセグメントの所定のエリア上のみで動作し得る。本方法のさらなる実施形態によると、所定のエリアは、インタラプトベクトルを記憶する。本方法のさらなる実施形態によると、不揮発性メモリは、ブートセグメントと、一般セグメントとを備える。本方法のさらなる実施形態によると、不揮発性メモリはさらに、試験セグメントを備える。
本願明細書は、例えば、以下の項目も提供する。
（項目１）
集積回路であって、
不揮発性メモリと結合される中央処理ユニットを有する、マスタ処理コアと、
前記マスタ処理コアから独立して動作し、揮発性プログラムメモリと結合される中央処理ユニットを有する、スレーブ処理コアと、
を備え、
マスタ中央処理ユニットは、プログラム命令を前記スレーブ処理コアの不揮発性メモリの中に転送するように構成され、
前記プログラム命令の転送は、前記マスタ処理コアの中央処理ユニット内で専用命令を実行することによって行われる、
集積回路。
（項目２）
前記専用命令は、ソースアドレスを定義する第１のオペランドと、宛先アドレスを定義する第２のオペランドとを有し、前記宛先アドレスは、前記命令の実行後、自動インクリメントされる、項目１に記載の集積回路。
（項目３）
前記専用命令は、情報ワードをバッファの中に転送させ、前記情報は、前記バッファから前記揮発性プログラムメモリの中に書き込まれる、項目１または項目２に記載の集積回路。
（項目４）
前記命令は、前記不揮発性メモリに前記情報を出力させ、それに応じて、前記情報は、前記バッファによって捕捉される、前記項目のいずれか１項に記載の集積回路。
（項目５）
前記情報は、２４ビットワードである、項目３に記載の集積回路。
（項目６）
前記集積回路は、複数のスレーブ処理コアを備え、前記専用命令は、標的スレーブ処理ユニットを定義する第３のオペランドを有する、前記項目のいずれか１項に記載の集積回路。
（項目７）
前記第１のオペランド内に記憶されるソースアドレスは、随意に、前記命令の実行後、自動インクリメントされることができる、項目２−６のいずれか１項に記載の集積回路。
（項目８）
前記ソースアドレスは、前記マスタ処理コアと関連付けられた周辺デバイスの特殊機能レジスタである、項目２−７のいずれか１項に記載の集積回路。
（項目９）
前記周辺デバイスは、シリアル通信周辺機器である、項目８に記載の集積回路。
（項目１０）
前記周辺デバイスは、パラレル入力ポートである、項目８に記載の集積回路。
（項目１１）
前記マスタ処理コアは、前記不揮発性プログラムメモリ内に記憶される情報を検証するさらなる命令を実行するようにさらに動作可能である、前記項目のいずれか１項に記載の集積回路。
（項目１２）
前記さらなる命令は、第１の情報を前記バッファの中に転送させ、前記バッファのコンテンツは、揮発性メモリ内に記憶される第２の情報と比較される、項目１１に記載の集積回路。
（項目１３）
前記さらなる命令は、前記不揮発性メモリに適用されて前記第１の情報を出力する第１のアドレスと、揮発性メモリに適用されて前記第２の情報を出力する第２のアドレスとを備える、項目１１または項目１２に記載の集積回路。
（項目１４）
前記さらなる命令はさらに、前記第１および第２の情報と関連付けられたエラー補正コード（ＥＣＣ）を検証する、項目１１−１３のいずれか１項に記載の集積回路。
（項目１５）
前記不揮発性メモリと関連付けられたＥＣＣは、前記不揮発性メモリから読み取られることができ、前記ソースと関連付けられたＥＣＣは、別個に生成される、項目１４に記載の集積回路。
（項目１６）
第１の処理コアの不揮発性メモリは、保護スキームによって定義されたコード保護を備え、スレーブ処理ユニットの揮発性プログラムメモリは、前記保護スキームの設定に依存するコード保護を有する、前記項目のいずれか１項に記載の集積回路。
（項目１７）
前記保護スキームは、前記不揮発性メモリの複数のセグメントを定義し、各セグメントは、前記保護スキーム内に保護設定を有する、項目１６に記載の集積回路。
（項目１８）
前記不揮発性メモリのための各保護設定は、読取動作のための設定と、プログラムまたは消去動作のための設定とを有する、項目１７に記載の集積回路。
（項目１９）
前記保護スキームは、所定の数のセキュリティレベルを提供し、各セキュリティレベルは、セグメント毎に保護設定を定義する、項目１６−１８のいずれか１項に記載の集積回路。
（項目２０）
前記揮発性プログラムメモリのためのコード保護は、前記不揮発性メモリのセグメントのうちの１つのためのコード保護と同一である、項目１７−１９のいずれか１項に記載の集積回路。
（項目２１）
レジスタが、前記不揮発性メモリのどのセグメントが揮発性メモリのためのコード保護設定を提供するように選択されるかを記憶する、項目１７−２０のいずれか１項に記載の集積回路。
（項目２２）
前記不揮発性メモリの読取動作のための設定は、揮発性メモリの読取および書込動作に適用される、項目１８−２１のいずれか１項に記載の集積回路。
（項目２３）
セグメントが保護されるとき、保護設定に応じて、１つのセグメントから実行される命令は、異なるセグメント上で動作し得ない、項目１７−２２のいずれか１項に記載の集積回路。
（項目２４）
セグメントが保護されるとき、保護設定に応じて、１つのセグメントから実行される読取命令は、異なるセグメントの所定のエリア上のみで動作し得る、項目１７−２３のいずれか１項に記載の集積回路。
（項目２５）
前記所定のエリアは、インタラプトベクトルを記憶する、項目２４に記載の集積回路。
（項目２６）
前記不揮発性メモリは、ブートセグメントと、一般セグメントとを備える、項目１７−２５のいずれか１項に記載の集積回路。
（項目２７）
前記不揮発性メモリはさらに、試験セグメントを備える、項目１７−２６のいずれか１項に記載の集積回路。
（項目２８）
不揮発性メモリと結合される第１の中央処理ユニットを有する、第１の処理コアと、前記第１の処理コアから独立して動作し、揮発性プログラムメモリと結合される第２の中央処理ユニットを有する、第２の処理コアとを備える、マルチコア集積回路処理デバイス内の処理コアのためのファームウェアを提供するための方法であって、
データをスレーブ処理コアの不揮発性メモリの中に書き込ませる、前記第１の中央処理ユニット内の専用命令を実行するステップ
を含む、方法。
（項目２９）
前記専用命令は、ソースアドレスを定義する第１のオペランドと、宛先アドレスを定義する第２のオペランドとを有し、前記宛先アドレスは、前記命令の実行後、自動インクリメントされる、項目２８に記載の方法。
（項目３０）
前記専用命令の実行に応じて、情報ワードは、前記不揮発性メモリからバッファの中に転送され、前記情報は、前記バッファから前記揮発性プログラムメモリの中に書き込まれる、項目２８または項目２９に記載の方法。
（項目３０）
前記専用命令をループ内で繰り返すステップをさらに含む、項目２８−３０のいずれか１項に記載の方法。
（項目３１）
前記集積回路は、複数のスレーブ処理コアを備え、前記専用命令は、標的スレーブ処理ユニットを定義する第３のオペランドを有する、項目２８−３０のいずれか１項に記載の方法。
（項目３２）
前記第１のオペランド内に記憶されるソースアドレスは、随意に、前記命令の実行後、自動インクリメントされることができる、項目２９−３１のいずれか１項に記載の方法。
（項目３３）
前記マスタ処理コアによって、前記不揮発性プログラムメモリ内に記憶される情報を検証するさらなる命令を実行するステップをさらに含む、項目２８−３２のいずれか１項に記載の方法。
（項目３４）
前記さらなる命令は、第１の情報を前記バッファの中に転送させ、前記バッファのコンテンツは、揮発性メモリ内に記憶される第２の情報と比較される、項目３３に記載の方法。
（項目３５）
前記さらなる命令は、前記不揮発性メモリに適用されて前記第１の情報を出力する第１のアドレスと、揮発性メモリに適用されて前記第２の情報を出力する第２のアドレスとを備える、項目３３または３４に記載の方法。
（項目３６）
前記さらなる命令はさらに、前記第１および第２の情報と関連付けられたエラー補正コード（ＥＣＣ）を検証する、項目３３−３５のいずれか１項に記載の方法。
（項目３７）
前記不揮発性メモリと関連付けられたＥＣＣは、前記不揮発性メモリから読み取られることができ、前記ソースと関連付けられたＥＣＣは、別個に生成される、項目３６に記載の方法。
（項目３８）
前記第１の処理コアの不揮発性メモリは、保護スキームによって定義されたコード保護を備え、スレーブ処理ユニットの揮発性プログラムメモリは、前記保護スキームの設定に依存するコード保護を有する、項目２８−３７のいずれか１項に記載の方法。
（項目３９）
前記保護スキームは、前記不揮発性メモリの複数のセグメントを定義し、各セグメントは、前記保護スキーム内に保護設定を有する、項目３８に記載の方法。
（項目４０）
前記不揮発性メモリのための各保護設定は、読取動作のための設定と、プログラムまたは消去動作のための設定とを有する、項目３８または項目３９に記載の方法。
（項目４１）
前記保護スキームは、所定の数のセキュリティレベルを提供し、各セキュリティレベルは、セグメント毎に保護設定を定義する、項目３９または項目４０に記載の方法。
（項目４２）
前記揮発性プログラムメモリのためのコード保護は、前記不揮発性メモリのセグメントのうちの１つのためのコード保護と同一である、項目３９−４１のいずれか１項に記載の方法。
（項目４３）
レジスタが、前記不揮発性メモリのどのセグメントが揮発性メモリのためのコード保護設定を提供するように選択されるかを記憶する、項目４２に記載の方法。
（項目４４）
前記不揮発性メモリの読取動作のための設定は、揮発性メモリの読取および書込動作に適用される、項目４０−４３のいずれか１項に記載の方法。
（項目４５）
セグメントが保護されるとき、保護設定に応じて、１つのセグメントから実行される命令は、異なるセグメント上で動作し得ない、項目３９−４４のいずれか１項に記載の方法。
（項目４６）
セグメントが保護されるとき、保護設定に応じて、１つのセグメントから実行される読取命令は、異なるセグメントの所定のエリア上のみで動作し得る、項目３９−４５のいずれか１項に記載の方法。
（項目４７）
前記所定のエリアは、インタラプトベクトルを記憶する、項目４６に記載の方法。
（項目４８）
前記不揮発性メモリは、ブートセグメントと、一般セグメントとを備える、項目２８−４７のいずれか１項に記載の方法。
（項目４９）
前記不揮発性メモリはさらに、試験セグメントを備える、項目２８−４８のいずれか１項に記載の方法。

Claims

集積回路であって、
不揮発性メモリと結合される中央処理ユニットを有する、マスタ処理コアと、
前記マスタ処理コアから独立して動作し、揮発性プログラムメモリと結合される中央処理ユニットを有する、スレーブ処理コアと
を備え、
マスタ中央処理ユニットは、プログラム命令を前記スレーブ処理コアの揮発性メモリの中に直接に転送するように構成され、
前記プログラム命令の転送は、前記マスタ処理コアの中央処理ユニット内で専用命令を実行することによってのみ行われることができる、集積回路。
前記専用命令は、ソースアドレスを定義する第１のオペランドと、宛先アドレスを定義する第２のオペランドとを有し、前記宛先アドレスは、前記命令の実行後、自動インクリメントされる、請求項１に記載の集積回路。
前記専用命令は、それらを実行しているマスタプロセッサのデータ幅より広いデータを移動させるように構成される、請求項１に記載の集積回路。
前記スレーブ処理コアの前記揮発性メモリは、少なくとも２つのパネルを有し、１つのパネルのみは、前記スレーブ処理コアに対してアクティブであり、前記マスタ処理コアは、プログラム命令のみを非アクティブパネルの中に転送するように構成される、請求項１に記載の集積回路。
前記専用命令は、情報ワードをバッファの中に転送させ、前記情報ワードは、前記バッファから前記揮発性プログラムメモリの中に書き込まれる、請求項１に記載の集積回路。
前記命令は、前記不揮発性メモリに前記情報ワードを出力させ、それに応じて、前記情報ワードは、前記バッファによって捕捉される、請求項５に記載の集積回路。
前記情報は、２４ビットワードである、請求項５に記載の集積回路。
前記集積回路は、複数のスレーブ処理コアを備え、前記専用命令は、標的スレーブ処理ユニットを定義する第３のオペランドを有する、前記請求項のいずれか１項に記載の集積回路。
前記第１のオペランド内に記憶されるソースアドレスは、随意に、前記命令の実行後、自動インクリメントされることができる、請求項２に記載の集積回路。
前記ソースアドレスは、前記マスタ処理コアと関連付けられた周辺デバイスの特殊機能レジスタ内に記憶される、請求項２に記載の集積回路。
前記周辺デバイスは、シリアル通信周辺機器である、請求項１０に記載の集積回路。
前記周辺デバイスは、パラレル入力ポートである、請求項１０に記載の集積回路。
前記マスタ処理コアは、前記揮発性プログラムメモリ内に記憶される情報ワードを検証するさらなる命令を実行するようにさらに動作可能である、前記請求項のいずれか１項に記載の集積回路。
前記さらなる命令は、第１の情報ワードを前記バッファの中に転送させ、前記バッファのコンテンツは、揮発性メモリ内に記憶される第２の情報ワードと比較される、請求項１３に記載の集積回路。
前記さらなる命令は、前記不揮発性メモリに適用されて前記第１の情報を出力する第１のアドレスと、揮発性メモリに適用されて前記第２の情報を出力する第２のアドレスとを備える、請求項１３に記載の集積回路。
前記さらなる命令はさらに、前記第１および第２の情報ワードと関連付けられたエラー補正コード（ＥＣＣ）を検証する、請求項１３に記載の集積回路。
前記揮発性メモリと関連付けられたＥＣＣは、前記揮発性メモリから読み取られることができ、前記ソースと関連付けられたＥＣＣは、別個に生成される、請求項１６に記載の集積回路。
第１の処理コアの不揮発性メモリは、保護スキームによって定義されたコード保護を備え、スレーブ処理ユニットの揮発性プログラムメモリは、前記保護スキームの設定に依存するコード保護を有する、前記請求項のいずれか１項に記載の集積回路。
前記保護スキームは、前記不揮発性メモリの複数のセグメントを定義し、各セグメントは、前記保護スキーム内に保護設定を有する、請求項１８に記載の集積回路。
前記不揮発性メモリのための各保護設定は、読取動作のための設定と、プログラムまたは消去動作のための設定とを有する、請求項１９に記載の集積回路。
前記保護スキームは、所定の数のセキュリティレベルを提供し、各セキュリティレベルは、セグメント毎に保護設定を定義する、請求項１８に記載の集積回路。
前記揮発性プログラムメモリのためのコード保護は、前記不揮発性メモリのセグメントのうちの１つのためのコード保護と同一である、請求項１９に記載の集積回路。
レジスタが、前記不揮発性メモリのどのセグメントが揮発性メモリのためのコード保護設定を提供するように選択されるかを記憶する、請求項１９に記載の集積回路。
前記不揮発性メモリの読取動作のための設定は、揮発性メモリの読取および書込動作に適用される、請求項２０に記載の集積回路。
セグメントが保護されるとき、保護設定に応じて、１つのセグメントから実行される命令は、異なるセグメント上で動作し得ない、請求項１９に記載の集積回路。
セグメントが保護されるとき、保護設定に応じて、１つのセグメントから実行される読取命令は、異なるセグメントの所定のエリア上のみで動作し得る、請求項１９に記載の集積回路。
前記所定のエリアは、インタラプトベクトルを記憶する、請求項２６に記載の集積回路。
前記不揮発性メモリは、ブートセグメントと、一般セグメントとを備える、請求項１９に記載の集積回路。
前記不揮発性メモリはさらに、試験セグメントを備える、請求項１９に記載の集積回路。
不揮発性メモリと結合される第１の中央処理ユニットを有する、第１の処理コアと、前記第１の処理コアから独立して動作し、揮発性プログラムメモリと結合される第２の中央処理ユニットを有する、第２の処理コアとを備える、マルチコア集積回路処理デバイス内の処理コアのためのファームウェアを提供するための方法であって、前記方法は、
データをスレーブ処理コアの揮発性メモリの中に書き込ませる、前記第１の中央処理ユニット内の専用命令を実行することを含む、方法。
前記専用命令は、ソースアドレスを定義する第１のオペランドと、宛先アドレスを定義する第２のオペランドとを有し、前記宛先アドレスは、前記命令の実行後、自動インクリメントされる、請求項３０に記載の方法。
前記専用命令は、それらを実行しているマスタプロセッサのデータ幅より広いデータを移動させるように構成される、請求項３０に記載の方法。
前記スレーブ処理コアの前記揮発性メモリは、少なくとも２つのパネルを有し、１つのパネルのみは、前記スレーブ処理コアに対してアクティブであり、マスタ処理コアは、プログラム命令のみを非アクティブパネルの中に転送するように構成される、請求項３０に記載の方法。
前記専用命令の実行に応じて、情報ワードは、前記不揮発性メモリからバッファの中に転送され、前記情報は、前記バッファから前記揮発性プログラムメモリの中に書き込まれる、請求項３０に記載の方法。
前記専用命令をループ内で繰り返すことをさらに含む、請求項３０に記載の方法。
前記集積回路は、複数のスレーブ処理コアを備え、前記専用命令は、標的スレーブ処理ユニットを定義する第３のオペランドを有する、請求項３０に記載の方法。
前記第１のオペランド内に記憶されるソースアドレスは、随意に、前記命令の実行後、自動インクリメントされることができる、請求項３１に記載の方法。
マスタ処理コアによって、前記不揮発性プログラムメモリ内に記憶される情報を検証するさらなる命令を実行することをさらに含む、請求項３０に記載の方法。
前記さらなる命令は、第１の情報を前記バッファの中に転送させ、前記バッファのコンテンツは、揮発性メモリ内に記憶される第２の情報と比較される、請求項３８に記載の方法。
前記さらなる命令は、前記不揮発性メモリに適用されて前記第１の情報を出力する第１のアドレスと、揮発性メモリに適用されて前記第２の情報を出力する第２のアドレスとを備える、請求項３８に記載の方法。
前記さらなる命令はさらに、前記第１および第２の情報と関連付けられたエラー補正コード（ＥＣＣ）を検証する、請求項３８に記載の方法。
前記不揮発性メモリと関連付けられたＥＣＣは、前記不揮発性メモリから読み取られることができ、前記ソースと関連付けられたＥＣＣは、別個に生成される、請求項４１に記載の方法。
前記第１の処理コアの不揮発性メモリは、保護スキームによって定義されたコード保護を備え、スレーブ処理ユニットの揮発性プログラムメモリは、前記保護スキームの設定に依存するコード保護を有する、請求項３０に記載の方法。
前記保護スキームは、前記不揮発性メモリの複数のセグメントを定義し、各セグメントは、前記保護スキーム内に保護設定を有する、請求項４３に記載の方法。
前記不揮発性メモリのための各保護設定は、読取動作のための設定と、プログラムまたは消去動作のための設定とを有する、請求項４３に記載の方法。
前記保護スキームは、所定の数のセキュリティレベルを提供し、各セキュリティレベルは、セグメント毎に保護設定を定義する、請求項４４に記載の方法。
前記揮発性プログラムメモリのためのコード保護は、前記不揮発性メモリのセグメントのうちの１つのためのコード保護と同一である、請求項４４に記載の方法。
レジスタが、前記不揮発性メモリのどのセグメントが揮発性メモリのためのコード保護設定を提供するように選択されるかを記憶する、請求項４７に記載の方法。
前記不揮発性メモリの読取動作のための設定は、揮発性メモリの読取および書込動作に適用される、請求項４５に記載の方法。
セグメントが保護されるとき、保護設定に応じて、１つのセグメントから実行される命令は、異なるセグメント上で動作し得ない、請求項４４に記載の方法。
セグメントが保護されるとき、保護設定に応じて、１つのセグメントから実行される読取命令は、異なるセグメントの所定のエリア上のみで動作し得る、請求項４４に記載の方法。
前記所定のエリアは、インタラプトベクトルを記憶する、請求項５１に記載の方法。
前記不揮発性メモリは、ブートセグメントと、一般セグメントとを備える、請求項３０に記載の方法。
前記不揮発性メモリはさらに、試験セグメントを備える、請求項３０に記載の方法。