JP2018511234A - コード化パラメータのhevc予測についての利用可能性検査を低減するためのパディング - Google Patents
コード化パラメータのhevc予測についての利用可能性検査を低減するためのパディング Download PDFInfo
- Publication number
- JP2018511234A JP2018511234A JP2017546593A JP2017546593A JP2018511234A JP 2018511234 A JP2018511234 A JP 2018511234A JP 2017546593 A JP2017546593 A JP 2017546593A JP 2017546593 A JP2017546593 A JP 2017546593A JP 2018511234 A JP2018511234 A JP 2018511234A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data structure
- ctu
- neighboring
- picture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/46—Embedding additional information in the video signal during the compression process
- H04N19/463—Embedding additional information in the video signal during the compression process by compressing encoding parameters before transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/513—Processing of motion vectors
- H04N19/517—Processing of motion vectors by encoding
- H04N19/52—Processing of motion vectors by encoding by predictive encoding
Abstract
Description
ビデオコード化
[0023]ビデオコード化規格は、ITU−T H.261、ISO/IEC MPEG−1 Visual、ITU−T H.262又はISO/IEC MPEG−2 Visual、ITU−T H.263、ISO/IEC MPEG−4 Visual、及びそれのスケーラブルビデオコード化(SVC:Scalable Video Coding)拡張とマルチビュービデオコード化(MVC:Multiview Video Coding)拡張とを含む、(ISO/IEC MPEG−4 AVCとしても知られる)ITU−T H.264を含む。上記の規格のうちの1つ又は複数は、本明細書で説明される実施形態とともに使用され得る。
ビデオコード化システム
[0030]図1は、ビデオコード化システムのブロック図である。本開示で説明される態様による方法を利用し得るビデオコード化システム(「システム」)10。本明細書で使用され説明される「ビデオコーダ」という用語は、総称的にビデオエンコーダとビデオデコーダの両方を指す。本開示では、「ビデオコード化」又は「コード化」という用語は、ビデオ符号化とビデオ復号とを総称的に指すことがある。
2)予測モードがイントラ予測に設定される
3)イントラ予測モードがDC予測に設定される
[0098]上記のデフォルト値は、拡張単位510に関係するデフォルトデータのHEVC実装について示される。但し、同様の検査を必要とするコーデックが、拡張単位510からのデータだけでなく、述べられたようなデフォルト値をも実装することができることに留意されたい。
[00101]スプリットフラグのためのCABACコンテキスト導出。CABACコンテキストは、現在CUのCU深度とCU A及びCU BのCU深度とから導出される。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[C1]
ビデオデータを符号化する方法であって、
メモリにデータ構造を記憶することと、前記データ構造が第1の複数のデータ要素を有し、外周を画定し、前記第1の複数のデータ要素がピクチャの第1の部分の第2の複数のデータ要素に対応して配置され、前記データ構造が、ピクチャの前記第1の部分のための最小予測単位(PU)の全てに関係するデータを更に含む、
前記第1の複数のデータ要素の前記外周に沿って複数の拡張単位を追加することを備えることによって、前記メモリ中の前記データ構造のサイズを増加することと、前記複数の拡張単位の各拡張単位が、ピクチャの前記第1の部分の最小データ要素に関係するデータを有する、
前記複数の拡張単位の各拡張単位と前記第1の複数のデータ要素とをデフォルト値に設定することと、
前記データ構造に基づいてピクチャの前記第1の部分を符号化することとを備える、方法。
[C2]
前記データ構造に基づいて前記第2の複数のデータ要素の各データ要素に対して利用不可能性検査を実行することを更に備える、C1に記載の方法。
[C3]
ピクチャの前記第1の部分の現在CUのCU深度と少なくとも1つの隣接CUのCU深度とに基づいて、前記現在CUのためのスプリットフラグのためのコンテキスト適応型バイナリ算術コード化(CABAC)コンテキストを決定することを更に備え、前記現在CUが前記第2の複数のデータ要素のうちのデータ要素であり、前記少なくとも1つの隣接CUが前記第1の複数のデータ要素のうちのデータ要素である、C2に記載の方法。
[C4]
少なくとも1つの隣接コード化単位(CU)がスキップモードに設定されるかどうかに基づいて、ピクチャの前記第1の部分の現在CUのためのスキップフラグのためのコンテキスト適応型バイナリ算術コード化(CABAC)コンテキストを決定することを更に備え、前記現在CUが前記第2の複数のデータ要素のうちのデータ要素であり、前記少なくとも1つの隣接CUが前記第1の複数のデータ要素のうちのデータ要素である、C2に記載の方法。
[C5]
ピクチャの前記第1の部分の現在PUの隣接PUがインターモード予測に設定されると決定することと、
前記隣接PUに基づいて前記現在PUのためのマージ候補を決定することと、前記隣接PUが前記第1の複数のデータ要素のうちのデータ要素である、を更に備える、C2に記載の方法。
[C6]
ピクチャの前記第1の部分の現在PUの隣接PUがインターモード予測に設定されると決定することと、
前記隣接PUに基づいて前記現在PUの動き予測子を決定することと、前記隣接PUが前記第1の複数のデータ要素のうちのデータ要素である、を更に備える、C2に記載の方法。
[C7]
隣接PUに基づいて、ピクチャの前記第1の部分の現在PUのためのイントラ予測モードを予測することを更に備え、前記隣接PUが前記第1の複数のデータ要素のうちのデータ要素である、C2に記載の方法。
[C8]
更新されたデータ構造を形成するためにピクチャの第2の部分のサイズ及び形状に基づいて前記データ構造の前記複数の拡張単位を更新することと、
更新された前記データ構造に基づいてピクチャの前記第2の部分を符号化することとを更に備える、C1に記載の方法。
[C9]
前記データ構造に基づいてピクチャの前記第1の部分を符号化することが、ピクチャの前記第1の部分を符号化するために空間予測のための参照として前記複数の拡張単位を使用することを備える、C1に記載の方法。
[C10]
ピクチャの前記第1の部分の前記最小データ要素が、予測単位又はコード化単位を備える、C1に記載の方法。
[C11]
ビデオデータを符号化するための装置であって、
第1の複数のデータ要素を有し、外周を画定するデータ構造を記憶するように構成されたメモリと、前記第1の複数のデータ要素はピクチャの第1の部分の第2の複数のデータ要素に対応して配置され、前記データ構造がピクチャの前記第1の部分のための最小予測単位(PU)の全てに関係するデータを更に含む、
前記メモリに動作可能に結合され、
前記第1の複数のデータ要素の前記外周に沿って複数の拡張単位を追加することを備えることによって、前記メモリ中の前記データ構造のサイズを増加することと、前記複数の拡張単位の各拡張単位が、ピクチャの前記第1の部分の最小データ要素に関係するデータを有する、
前記複数の拡張単位の各拡張単位と前記第1の複数のデータ要素とをデフォルト値に設定することと、
前記データ構造に基づいてピクチャの前記第1の部分を符号化することとを行うように構成されたプロセッサとを備える、装置。
[C12]
前記プロセッサが、前記データ構造に基づいて前記第2の複数のデータ要素の各データ要素に対して利用不可能性検査を実行するように更に構成された、C11に記載の装置。
[C13]
ピクチャの前記第1の部分の現在CUと少なくとも1つの隣接CUのCU深度とに基づいて、スプリットフラグのためのコンテキスト適応型バイナリ算術コード化(CABAC)コンテキストを決定することと、前記現在CUが前記第2の複数のデータ要素のうちのデータ要素であり、前記少なくとも1つの隣接CUが前記第1の複数のデータ要素のうちのデータ要素である、
前記少なくとも1つの隣接CUがスキップモードに設定されるかどうかに基づいて、ピクチャの前記第1の部分の前記現在CUのためのスキップフラグのためのCABACコンテキストを決定することと、
ピクチャの前記第1の部分の現在PUの隣接PUがインターモード予測に設定されると決定することと、前記隣接PUに基づいて前記現在PUのためのマージ候補を決定することと、前記隣接PUが前記第1の複数のデータ要素のうちのデータ要素である、
前記現在PUの前記隣接PUがインターモード予測に設定されると決定することと、前記隣接PUに基づいて前記現在PUの動き予測子を決定することと、
前記隣接PUに基づいて、ピクチャの前記第1の部分の前記現在PUのためのイントラ予測モードを予測することとのうちの少なくとも1つを完了するように更に構成された前記プロセッサ、C11に記載の装置。
[C14]
前記プロセッサが、
更新されたデータ構造を形成するためにピクチャの第2の部分のサイズ及び形状に基づいて前記データ構造の前記複数の拡張単位を更新することと、
前記更新されたデータ構造に基づいてピクチャの前記第2の部分を符号化することとを行うように更に構成された、C11に記載の装置。
[C15]
前記プロセッサが、ピクチャの前記第1の部分を符号化するために空間予測のための前記複数の拡張単位を参照するように更に構成された、C11に記載の装置。
[C16]
前記プロセッサが、前記デフォルト値を、
コード化単位深度が0に等しい、
予測モードがイントラ予測に設定される、及び
イントラ予測モードがDC予測に設定される、に設定するように更に構成された、C11に記載の装置。
[C17]
ピクチャの前記第1の部分の前記最小データ要素が、予測単位又はコード化単位を備える、C11に記載の装置。
[C18]
ピクチャの前記第1の部分が、スライス又はタイルを備える、C11に記載の装置。
[C19]
ピクチャの部分中のビデオデータを符号化する方法であって、
データ構造中の第1の複数の予測単位(PU)の各PUに関係するデータを記憶することと、前記データ構造がコード化ツリー単位(CTU)のサイズを有する、
前記データ構造中の前記第1の複数のPUの外周に沿って配設された複数の拡張単位の各拡張単位毎に拡張データを記憶することと、
前記データ構造に基づいて第1のCTUを符号化することと、
第1の更新されたデータ構造を形成するために前記第1のCTUのPUの最右列に関係するデータを用いて前記データ構造中の前記複数の拡張単位の最左列を更新することと、
前記第1の更新されたデータ構造に基づいて第2のCTUを符号化することとを備える、方法。
[C20]
要素ラインバッファに前記第1のCTUのPUの最下行に関係するデータを記憶することと、前記要素ラインバッファが、ピクチャの部分の幅に等しい第2の複数のPUに関係するデータを記憶するように構成された、
前記要素ラインバッファに前記第2のCTUのPUの最下行に関係するデータを記憶することと、
ピクチャの前記部分中のCTUの第1の行を符号化した後に、デフォルト値を用いて、前記データ構造中の前記複数の拡張単位の前記最左列と前記データ構造中の前記第1の複数のPUとを更新することと、CTUの前記第1の行が前記第1のCTUと前記第2のCTUとを含む、
第2の更新されたデータ構造を形成するために前記要素ラインバッファからのデータを用いて前記第1の更新されたデータ構造中の前記複数の拡張単位の最上行を更新することと、
前記第2の更新されたデータ構造に基づいてCTUの第2の行上の第3のCTUを符号化することとを更に備える、C19に記載の方法。
[C21]
前記データ構造に基づいて前記第1のCTUを符号化することが、前記第1のCTUを符号化するために空間予測のための参照として前記複数の拡張単位を使用することを備える、C19に記載の方法。
[C22]
前記第1の複数のPUの各PUが、前記第1のCTUのための最小PUを含み、前記第1の複数のPUの各PUに関係する前記データが、少なくとも、コード化単位深度、予測モード及びインター予測モードを備える、C19に記載の方法。
[C23]
前記複数の拡張単位の各拡張単位がデフォルト値を有するように設定され、前記デフォルト値は、
コード化単位深度が0に等しい、
予測モードがイントラ予測に設定される、及び
イントラ予測モードがDC予測に設定される、を備える、C19に記載の方法。
[C24]
前記データ構造に基づいて前記CTUの複数のコード化単位(CU)の各CUに対して利用不可能性検査を実行することを更に備える、C19に記載の方法。
[C25]
前記第1のCTUの現在CUのCU深度と前記データ構造の少なくとも1つの隣接PUのCU深度とに基づいて、前記現在CUのためのスプリットフラグのためのコンテキスト適応型バイナリ算術コード化(CABAC)コンテキストを決定することを更に備え、前記現在CUが前記複数のCUのうちのCUであり、前記少なくとも1つの隣接PUが前記第1の複数のPUのうちのPUである、C24に記載の方法。
[C26]
少なくとも1つの隣接PUがスキップモードに設定されるかどうかに基づいて、前記CTUの現在CUのためのスキップフラグのためのコンテキスト適応型バイナリ算術コード化(CABAC)コンテキストを決定することを更に備え、前記現在CUが前記複数のCUのうちのCUであり、前記少なくとも1つの隣接PUが前記第1の複数のPUのうちのPUである、C24に記載の方法。
[C27]
前記第1のCTUの現在CUの隣接PUがインターモード予測に設定されると決定することと、
前記隣接PUに基づいて前記現在CUのためのマージ候補を決定することと、前記隣接PUが前記第1の複数のPUのうちのPUである、を更に備える、C24に記載の方法。
[C28]
前記第1のCTUの現在PUの隣接PUがインターモード予測に設定されると決定することと、
前記隣接PUに基づいて前記現在PUの動き予測子を決定することと、前記隣接PUが前記第1の複数のPUのうちのPUである、を更に備える、C24に記載の方法。
[C29]
隣接PUに基づいて、前記第1のCTUの現在PUのためのイントラ予測モードを予測することを更に備え、前記隣接PUが前記第1の複数のPUのうちのPUである、C24に記載の方法。
[C30]
ビデオデータを符号化するための装置であって、
データ構造を記憶することと、前記データ構造が、第1の複数の予測単位(PU)の各PUに関係するデータを有し、前記データ構造がコード化ツリー単位(CTU)のサイズを更に有する、
前記データ構造中の前記第1の複数のPUの外周に沿って配設された複数の拡張単位の各拡張単位毎に拡張データを記憶することとを行うように構成されたメモリと、
前記メモリに動作可能に結合され、
前記データ構造に基づいて第1のCTUを符号化することと、
第1の更新されたデータ構造を形成するために前記第1のCTUのPUの最右列に関係するデータを用いて前記データ構造中の前記複数の拡張単位の最左列を更新することと、
前記第1の更新されたデータ構造に基づいて第2のCTUを符号化することとを行うように構成されたプロセッサとを備える、装置。
[C31]
前記プロセッサは、
要素ラインバッファに前記第1のCTUのPUの最下行に関係するデータを記憶することと、前記要素ラインバッファが、ピクチャ幅の部分に等しい第2の複数のPUに関係するデータを記憶するように構成される、
前記要素ラインバッファに前記第2のCTUのPUの最下行に関係するデータを記憶することと、
ピクチャの前記部分中のCTUの第1の行を符号化した後に、デフォルト値を用いて、前記データ構造中の前記複数の拡張単位の前記最左列と前記データ構造中の前記第1の複数のPUとを更新することと、CTUの前記第1の行が前記第1のCTUと前記第2のCTUとを含む、
第2の更新されたデータ構造を形成するために前記要素ラインバッファからのデータを用いて前記第1の更新されたデータ構造中の前記複数の拡張単位の最上行を更新することと、
前記第2の更新されたデータ構造に基づいてCTUの第2の行上の第3のCTUを符号化することとを行うように更に構成された、C30に記載の装置。
[C32]
前記第1のCTUの現在CUのCU深度と前記第1の複数のPUの少なくとも1つの隣接PUのCU深度とに基づいて、前記現在CUのためのスプリットフラグのためのコンテキスト適応型バイナリ算術コード化(CABAC)コンテキストを決定することと、
前記少なくとも1つの隣接PUがスキップモードに設定されるかどうかに基づいて、前記第1のCTUの前記現在CUのためのスキップフラグのためのCABACコンテキストを決定することと、
前記第1のCTUの現在CUの隣接PUがインターモード予測に設定されると決定することと、前記隣接PUに基づいて前記現在CUのためのマージ候補を決定することと、前記隣接PUが前記第1の複数のPUのうちのPUである、
現在PUの前記隣接PUがインターモード予測に設定されると決定することと、前記隣接PUに基づいて前記現在PUの動き予測子を決定することと、
前記隣接PUに基づいての前記第1のCTUの前記現在PUのためのイントラ予測モードを予測することとのうちの少なくとも1つを完了するように更に構成された前記プロセッサ、C30に記載の装置。
[C33]
前記プロセッサが、空間予測のための参照として前記データ構造を使用して前記第1のCTUを符号化するように更に構成された、C30に記載の装置。
[C34]
前記第1の複数のPUの各PUが、前記第1のCTUのための最小PUを含み、前記データが、少なくとも、コード化単位深度、予測モード、及びインター予測モードを備える、C30に記載の装置。
Claims (34)
- ビデオデータを符号化する方法であって、
メモリにデータ構造を記憶することと、前記データ構造が第1の複数のデータ要素を有し、外周を画定し、前記第1の複数のデータ要素がピクチャの第1の部分の第2の複数のデータ要素に対応して配置され、前記データ構造が、ピクチャの前記第1の部分のための最小予測単位(PU)の全てに関係するデータを更に含む、
前記第1の複数のデータ要素の前記外周に沿って複数の拡張単位を追加することを備えることによって、前記メモリ中の前記データ構造のサイズを増加することと、前記複数の拡張単位の各拡張単位が、ピクチャの前記第1の部分の最小データ要素に関係するデータを有する、
前記複数の拡張単位の各拡張単位と前記第1の複数のデータ要素とをデフォルト値に設定することと、
前記データ構造に基づいてピクチャの前記第1の部分を符号化することと
を備える、方法。 - 前記データ構造に基づいて前記第2の複数のデータ要素の各データ要素に対して利用不可能性検査を実行することを更に備える、請求項1に記載の方法。
- ピクチャの前記第1の部分の現在CUのCU深度と少なくとも1つの隣接CUのCU深度とに基づいて、前記現在CUのためのスプリットフラグのためのコンテキスト適応型バイナリ算術コード化(CABAC)コンテキストを決定することを更に備え、前記現在CUが前記第2の複数のデータ要素のうちのデータ要素であり、前記少なくとも1つの隣接CUが前記第1の複数のデータ要素のうちのデータ要素である、請求項2に記載の方法。
- 少なくとも1つの隣接コード化単位(CU)がスキップモードに設定されるかどうかに基づいて、ピクチャの前記第1の部分の現在CUのためのスキップフラグのためのコンテキスト適応型バイナリ算術コード化(CABAC)コンテキストを決定することを更に備え、前記現在CUが前記第2の複数のデータ要素のうちのデータ要素であり、前記少なくとも1つの隣接CUが前記第1の複数のデータ要素のうちのデータ要素である、請求項2に記載の方法。
- ピクチャの前記第1の部分の現在PUの隣接PUがインターモード予測に設定されると決定することと、
前記隣接PUに基づいて前記現在PUのためのマージ候補を決定することと、前記隣接PUが前記第1の複数のデータ要素のうちのデータ要素である、
を更に備える、請求項2に記載の方法。 - ピクチャの前記第1の部分の現在PUの隣接PUがインターモード予測に設定されると決定することと、
前記隣接PUに基づいて前記現在PUの動き予測子を決定することと、前記隣接PUが前記第1の複数のデータ要素のうちのデータ要素である、
を更に備える、請求項2に記載の方法。 - 隣接PUに基づいて、ピクチャの前記第1の部分の現在PUのためのイントラ予測モードを予測することを更に備え、前記隣接PUが前記第1の複数のデータ要素のうちのデータ要素である、請求項2に記載の方法。
- 更新されたデータ構造を形成するためにピクチャの第2の部分のサイズ及び形状に基づいて前記データ構造の前記複数の拡張単位を更新することと、
更新された前記データ構造に基づいてピクチャの前記第2の部分を符号化することと
を更に備える、請求項1に記載の方法。 - 前記データ構造に基づいてピクチャの前記第1の部分を符号化することが、ピクチャの前記第1の部分を符号化するために空間予測のための参照として前記複数の拡張単位を使用することを備える、請求項1に記載の方法。
- ピクチャの前記第1の部分の前記最小データ要素が、予測単位又はコード化単位を備える、請求項1に記載の方法。
- ビデオデータを符号化するための装置であって、
第1の複数のデータ要素を有し、外周を画定するデータ構造を記憶するように構成されたメモリと、前記第1の複数のデータ要素はピクチャの第1の部分の第2の複数のデータ要素に対応して配置され、前記データ構造がピクチャの前記第1の部分のための最小予測単位(PU)の全てに関係するデータを更に含む、
前記メモリに動作可能に結合され、
前記第1の複数のデータ要素の前記外周に沿って複数の拡張単位を追加することを備えることによって、前記メモリ中の前記データ構造のサイズを増加することと、前記複数の拡張単位の各拡張単位が、ピクチャの前記第1の部分の最小データ要素に関係するデータを有する、
前記複数の拡張単位の各拡張単位と前記第1の複数のデータ要素とをデフォルト値に設定することと、
前記データ構造に基づいてピクチャの前記第1の部分を符号化することと
を行うように構成されたプロセッサと
を備える、装置。 - 前記プロセッサが、前記データ構造に基づいて前記第2の複数のデータ要素の各データ要素に対して利用不可能性検査を実行するように更に構成された、請求項11に記載の装置。
- ピクチャの前記第1の部分の現在CUと少なくとも1つの隣接CUのCU深度とに基づいて、スプリットフラグのためのコンテキスト適応型バイナリ算術コード化(CABAC)コンテキストを決定することと、前記現在CUが前記第2の複数のデータ要素のうちのデータ要素であり、前記少なくとも1つの隣接CUが前記第1の複数のデータ要素のうちのデータ要素である、
前記少なくとも1つの隣接CUがスキップモードに設定されるかどうかに基づいて、ピクチャの前記第1の部分の前記現在CUのためのスキップフラグのためのCABACコンテキストを決定することと、
ピクチャの前記第1の部分の現在PUの隣接PUがインターモード予測に設定されると決定することと、前記隣接PUに基づいて前記現在PUのためのマージ候補を決定することと、前記隣接PUが前記第1の複数のデータ要素のうちのデータ要素である、
前記現在PUの前記隣接PUがインターモード予測に設定されると決定することと、前記隣接PUに基づいて前記現在PUの動き予測子を決定することと、
前記隣接PUに基づいて、ピクチャの前記第1の部分の前記現在PUのためのイントラ予測モードを予測することと
のうちの少なくとも1つを完了するように更に構成された前記プロセッサ、請求項11に記載の装置。 - 前記プロセッサが、
更新されたデータ構造を形成するためにピクチャの第2の部分のサイズ及び形状に基づいて前記データ構造の前記複数の拡張単位を更新することと、
前記更新されたデータ構造に基づいてピクチャの前記第2の部分を符号化することと
を行うように更に構成された、請求項11に記載の装置。 - 前記プロセッサが、ピクチャの前記第1の部分を符号化するために空間予測のための前記複数の拡張単位を参照するように更に構成された、請求項11に記載の装置。
- 前記プロセッサが、前記デフォルト値を、
コード化単位深度が0に等しい、
予測モードがイントラ予測に設定される、及び
イントラ予測モードがDC予測に設定される、
に設定するように更に構成された、請求項11に記載の装置。 - ピクチャの前記第1の部分の前記最小データ要素が、予測単位又はコード化単位を備える、請求項11に記載の装置。
- ピクチャの前記第1の部分が、スライス又はタイルを備える、請求項11に記載の装置。
- ピクチャの部分中のビデオデータを符号化する方法であって、
データ構造中の第1の複数の予測単位(PU)の各PUに関係するデータを記憶することと、前記データ構造がコード化ツリー単位(CTU)のサイズを有する、
前記データ構造中の前記第1の複数のPUの外周に沿って配設された複数の拡張単位の各拡張単位毎に拡張データを記憶することと、
前記データ構造に基づいて第1のCTUを符号化することと、
第1の更新されたデータ構造を形成するために前記第1のCTUのPUの最右列に関係するデータを用いて前記データ構造中の前記複数の拡張単位の最左列を更新することと、
前記第1の更新されたデータ構造に基づいて第2のCTUを符号化することと
を備える、方法。 - 要素ラインバッファに前記第1のCTUのPUの最下行に関係するデータを記憶することと、前記要素ラインバッファが、ピクチャの部分の幅に等しい第2の複数のPUに関係するデータを記憶するように構成された、
前記要素ラインバッファに前記第2のCTUのPUの最下行に関係するデータを記憶することと、
ピクチャの前記部分中のCTUの第1の行を符号化した後に、デフォルト値を用いて、前記データ構造中の前記複数の拡張単位の前記最左列と前記データ構造中の前記第1の複数のPUとを更新することと、CTUの前記第1の行が前記第1のCTUと前記第2のCTUとを含む、
第2の更新されたデータ構造を形成するために前記要素ラインバッファからのデータを用いて前記第1の更新されたデータ構造中の前記複数の拡張単位の最上行を更新することと、
前記第2の更新されたデータ構造に基づいてCTUの第2の行上の第3のCTUを符号化することと
を更に備える、請求項19に記載の方法。 - 前記データ構造に基づいて前記第1のCTUを符号化することが、前記第1のCTUを符号化するために空間予測のための参照として前記複数の拡張単位を使用することを備える、請求項19に記載の方法。
- 前記第1の複数のPUの各PUが、前記第1のCTUのための最小PUを含み、前記第1の複数のPUの各PUに関係する前記データが、少なくとも、コード化単位深度、予測モード及びインター予測モードを備える、請求項19に記載の方法。
- 前記複数の拡張単位の各拡張単位がデフォルト値を有するように設定され、前記デフォルト値は、
コード化単位深度が0に等しい、
予測モードがイントラ予測に設定される、及び
イントラ予測モードがDC予測に設定される、
を備える、請求項19に記載の方法。 - 前記データ構造に基づいて前記CTUの複数のコード化単位(CU)の各CUに対して利用不可能性検査を実行することを更に備える、請求項19に記載の方法。
- 前記第1のCTUの現在CUのCU深度と前記データ構造の少なくとも1つの隣接PUのCU深度とに基づいて、前記現在CUのためのスプリットフラグのためのコンテキスト適応型バイナリ算術コード化(CABAC)コンテキストを決定することを更に備え、前記現在CUが前記複数のCUのうちのCUであり、前記少なくとも1つの隣接PUが前記第1の複数のPUのうちのPUである、請求項24に記載の方法。
- 少なくとも1つの隣接PUがスキップモードに設定されるかどうかに基づいて、前記CTUの現在CUのためのスキップフラグのためのコンテキスト適応型バイナリ算術コード化(CABAC)コンテキストを決定することを更に備え、前記現在CUが前記複数のCUのうちのCUであり、前記少なくとも1つの隣接PUが前記第1の複数のPUのうちのPUである、請求項24に記載の方法。
- 前記第1のCTUの現在CUの隣接PUがインターモード予測に設定されると決定することと、
前記隣接PUに基づいて前記現在CUのためのマージ候補を決定することと、前記隣接PUが前記第1の複数のPUのうちのPUである、
を更に備える、請求項24に記載の方法。 - 前記第1のCTUの現在PUの隣接PUがインターモード予測に設定されると決定することと、
前記隣接PUに基づいて前記現在PUの動き予測子を決定することと、前記隣接PUが前記第1の複数のPUのうちのPUである、
を更に備える、請求項24に記載の方法。 - 隣接PUに基づいて、前記第1のCTUの現在PUのためのイントラ予測モードを予測することを更に備え、前記隣接PUが前記第1の複数のPUのうちのPUである、請求項24に記載の方法。
- ビデオデータを符号化するための装置であって、
データ構造を記憶することと、前記データ構造が、第1の複数の予測単位(PU)の各PUに関係するデータを有し、前記データ構造がコード化ツリー単位(CTU)のサイズを更に有する、
前記データ構造中の前記第1の複数のPUの外周に沿って配設された複数の拡張単位の各拡張単位毎に拡張データを記憶することと
を行うように構成されたメモリと、
前記メモリに動作可能に結合され、
前記データ構造に基づいて第1のCTUを符号化することと、
第1の更新されたデータ構造を形成するために前記第1のCTUのPUの最右列に関係するデータを用いて前記データ構造中の前記複数の拡張単位の最左列を更新することと、
前記第1の更新されたデータ構造に基づいて第2のCTUを符号化することと
を行うように構成されたプロセッサと
を備える、装置。 - 前記プロセッサは、
要素ラインバッファに前記第1のCTUのPUの最下行に関係するデータを記憶することと、前記要素ラインバッファが、ピクチャ幅の部分に等しい第2の複数のPUに関係するデータを記憶するように構成される、
前記要素ラインバッファに前記第2のCTUのPUの最下行に関係するデータを記憶することと、
ピクチャの前記部分中のCTUの第1の行を符号化した後に、デフォルト値を用いて、前記データ構造中の前記複数の拡張単位の前記最左列と前記データ構造中の前記第1の複数のPUとを更新することと、CTUの前記第1の行が前記第1のCTUと前記第2のCTUとを含む、
第2の更新されたデータ構造を形成するために前記要素ラインバッファからのデータを用いて前記第1の更新されたデータ構造中の前記複数の拡張単位の最上行を更新することと、
前記第2の更新されたデータ構造に基づいてCTUの第2の行上の第3のCTUを符号化することと
を行うように更に構成された、請求項30に記載の装置。 - 前記第1のCTUの現在CUのCU深度と前記第1の複数のPUの少なくとも1つの隣接PUのCU深度とに基づいて、前記現在CUのためのスプリットフラグのためのコンテキスト適応型バイナリ算術コード化(CABAC)コンテキストを決定することと、
前記少なくとも1つの隣接PUがスキップモードに設定されるかどうかに基づいて、前記第1のCTUの前記現在CUのためのスキップフラグのためのCABACコンテキストを決定することと、
前記第1のCTUの現在CUの隣接PUがインターモード予測に設定されると決定することと、前記隣接PUに基づいて前記現在CUのためのマージ候補を決定することと、前記隣接PUが前記第1の複数のPUのうちのPUである、
現在PUの前記隣接PUがインターモード予測に設定されると決定することと、前記隣接PUに基づいて前記現在PUの動き予測子を決定することと、
前記隣接PUに基づいての前記第1のCTUの前記現在PUのためのイントラ予測モードを予測することと
のうちの少なくとも1つを完了するように更に構成された前記プロセッサ、請求項30に記載の装置。 - 前記プロセッサが、空間予測のための参照として前記データ構造を使用して前記第1のCTUを符号化するように更に構成された、請求項30に記載の装置。
- 前記第1の複数のPUの各PUが、前記第1のCTUのための最小PUを含み、前記データが、少なくとも、コード化単位深度、予測モード、及びインター予測モードを備える、請求項30に記載の装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562129290P | 2015-03-06 | 2015-03-06 | |
US62/129,290 | 2015-03-06 | ||
US14/724,108 US10382791B2 (en) | 2015-03-06 | 2015-05-28 | Data structure for video coding unit |
US14/724,108 | 2015-05-28 | ||
PCT/US2016/012064 WO2016144418A1 (en) | 2015-03-06 | 2016-01-04 | Padding to reduce availability checks for hevc prediction of coding parameters |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018511234A true JP2018511234A (ja) | 2018-04-19 |
JP2018511234A5 JP2018511234A5 (ja) | 2019-01-24 |
Family
ID=56851072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017546593A Ceased JP2018511234A (ja) | 2015-03-06 | 2016-01-04 | コード化パラメータのhevc予測についての利用可能性検査を低減するためのパディング |
Country Status (5)
Country | Link |
---|---|
US (1) | US10382791B2 (ja) |
EP (1) | EP3266214A1 (ja) |
JP (1) | JP2018511234A (ja) |
CN (1) | CN107223333B (ja) |
WO (1) | WO2016144418A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10694187B2 (en) * | 2016-03-18 | 2020-06-23 | Lg Electronics Inc. | Method and device for deriving block structure in video coding system |
EP3453180A4 (en) | 2016-05-04 | 2020-04-01 | Microsoft Technology Licensing, LLC | INTRA-IMAGE PREDICTION USING NON-ADJACENT REFERENCE LINES OF SAMPLE VALUES |
CN117857784A (zh) * | 2016-10-14 | 2024-04-09 | 世宗大学校产学协力团 | 影像编码/解码方法及比特流的传送方法 |
KR102390413B1 (ko) * | 2017-03-03 | 2022-04-25 | 에스케이텔레콤 주식회사 | 영상 부호화 또는 복호화하기 위한 장치 및 방법 |
US11172203B2 (en) * | 2017-08-08 | 2021-11-09 | Mediatek Inc. | Intra merge prediction |
WO2020071830A1 (ko) * | 2018-10-05 | 2020-04-09 | 엘지전자 주식회사 | 히스토리 기반 움직임 정보를 이용한 영상 코딩 방법 및 그 장치 |
WO2020096898A1 (en) * | 2018-11-05 | 2020-05-14 | Interdigital Vc Holdings, Inc. | Video encoding or decoding using block extension for overlapped block motion compensation |
WO2020185145A1 (en) * | 2019-03-08 | 2020-09-17 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods providing encoding/decoding of dependent/independent partitions and related devices |
US20220358685A1 (en) * | 2019-06-24 | 2022-11-10 | Nippon Telegraph And Telephone Corporation | Image encoding method and image decoding method |
CN114902656A (zh) | 2019-12-26 | 2022-08-12 | 字节跳动有限公司 | 对编解码比特流中的视频层的信令的约束 |
EP4062634A4 (en) | 2019-12-26 | 2022-12-28 | ByteDance Inc. | LIMITATIONS ON SIGNALING HYPOTHETICAL REFERENCE DECODER PARAMETERS IN VIDEO BITSTREAMS |
CN114902677A (zh) | 2019-12-27 | 2022-08-12 | 字节跳动有限公司 | 信令通知视频子图片的语法 |
CN114930830A (zh) | 2020-01-09 | 2022-08-19 | 字节跳动有限公司 | 波前并行处理的信令通知 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1696673A1 (en) * | 2004-09-01 | 2006-08-30 | Mitsubishi Electric Information Technology Centre Europe B.V. | Intra-frame prediction for high-pass temporal-filtered frames in wavelet video coding |
KR101452713B1 (ko) | 2009-10-30 | 2014-10-21 | 삼성전자주식회사 | 픽처 경계의 부호화 단위를 부호화, 복호화 하는 방법 및 장치 |
US8654860B2 (en) | 2010-11-01 | 2014-02-18 | Mediatek Inc. | Apparatus and method for high efficiency video coding using flexible slice structure |
CN107371030B (zh) * | 2011-02-09 | 2020-04-14 | Lg 电子株式会社 | 通过解码装置进行帧间预测的方法和通过编码装置的图像编码方法 |
US20120314767A1 (en) | 2011-06-13 | 2012-12-13 | Qualcomm Incorporated | Border pixel padding for intra prediction in video coding |
US9083983B2 (en) | 2011-10-04 | 2015-07-14 | Qualcomm Incorporated | Motion vector predictor candidate clipping removal for video coding |
TWI562644B (en) | 2012-01-30 | 2016-12-11 | Samsung Electronics Co Ltd | Method for video decoding in spatial subdivisions and computer-readable recording medium |
US20150010087A1 (en) * | 2013-07-05 | 2015-01-08 | Parabola Research Limited | Image Processing Method and Apparatus |
US20150215631A1 (en) * | 2014-01-23 | 2015-07-30 | Broadcom Corporation | Parallel Coding with Overlapped Tiles |
-
2015
- 2015-05-28 US US14/724,108 patent/US10382791B2/en active Active
-
2016
- 2016-01-04 JP JP2017546593A patent/JP2018511234A/ja not_active Ceased
- 2016-01-04 EP EP16705321.4A patent/EP3266214A1/en not_active Withdrawn
- 2016-01-04 WO PCT/US2016/012064 patent/WO2016144418A1/en active Application Filing
- 2016-01-04 CN CN201680010483.0A patent/CN107223333B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP3266214A1 (en) | 2018-01-10 |
CN107223333A (zh) | 2017-09-29 |
US10382791B2 (en) | 2019-08-13 |
US20160261868A1 (en) | 2016-09-08 |
CN107223333B (zh) | 2020-08-25 |
WO2016144418A1 (en) | 2016-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11431968B2 (en) | Variable number of intra modes for video coding | |
TWI812694B (zh) | 以角度模式延伸之位置相關框內預測組合 | |
KR102519780B1 (ko) | 비디오 코딩에서 적응적 루프 필터링에서의 다중 필터들의 혼동 | |
JP6339183B2 (ja) | Hevcにおけるサブ予測ユニット(pu)ベースの時間的動きベクトル予測および3d−hevcにおけるサブpu設計 | |
JP5869122B2 (ja) | ビデオコーディングにおける予測データのバッファリング | |
CN107223333B (zh) | 用以减少译码参数的hevc预测的可用性检查的填补方法和装置 | |
JP6388929B2 (ja) | マルチレイヤビデオコーディングにおけるレイヤ間予測タイプに関するビットストリーム制約を処理すること | |
JP6293788B2 (ja) | 高効率ビデオコーディングに基づくビデオ情報のスケーラブルコーディングのためのデバイスおよび方法 | |
TW201813386A (zh) | 用於視訊寫碼之樹型寫碼 | |
JP2018125863A (ja) | ビデオプロパティの指示 | |
JP2018530246A (ja) | ビデオコーディングのために位置依存の予測組合せを使用する改善されたビデオイントラ予測 | |
US20150373362A1 (en) | Deblocking filter design for intra block copy | |
JP2018524906A (ja) | イントラブロックコピーモードでの参照ピクチャリスト構成 | |
JP2019519141A (ja) | フィルタ処理情報のシグナリング | |
JP6430394B2 (ja) | 高効率ビデオコード化に基づくビデオ情報のスケーラブルコード化のための機器及び方法 | |
JP2016537839A (ja) | Hevcにおけるサブ予測ユニット(pu)ベースの時間的動きベクトル予測および3d−hevcにおけるサブpu設計 | |
JP2015533462A (ja) | ビデオコーディングのための参照ピクチャステータス | |
JP2017513343A (ja) | イントラブロックコピーのためのハッシュベース符号化器探索 | |
JP2015515810A (ja) | マージシグナリングおよびループフィルタオン/オフシグナリング | |
JP6526574B2 (ja) | レイヤ間シンタックス予測制御 | |
JP2018514985A (ja) | ビデオデータを処理するためのデバイスおよび方法 | |
JP6466349B2 (ja) | スケーラブルビデオコーディングのための空間動きベクトルスケーリング | |
US9848198B2 (en) | Diagonal copy for palette mode coding | |
JP2018511238A (ja) | 高速レートひずみ最適量子化 | |
RU2781854C2 (ru) | Позиционно-зависимое комбинирование с внутренним прогнозированием с широкоугольным внутренним прогнозированием |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191126 |
|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20200331 |