JP2018506096A - ベクトルビットシャッフルを実行するための方法および装置 - Google Patents
ベクトルビットシャッフルを実行するための方法および装置 Download PDFInfo
- Publication number
- JP2018506096A JP2018506096A JP2017528541A JP2017528541A JP2018506096A JP 2018506096 A JP2018506096 A JP 2018506096A JP 2017528541 A JP2017528541 A JP 2017528541A JP 2017528541 A JP2017528541 A JP 2017528541A JP 2018506096 A JP2018506096 A JP 2018506096A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- processor
- field
- bits
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013598 vector Substances 0.000 title claims abstract description 143
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000015654 memory Effects 0.000 claims description 133
- 238000012545 processing Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 3
- VOXZDWNPVJITMN-ZBRFXRBCSA-N 17β-estradiol Chemical compound OC1=CC=C2[C@H]3CC[C@](C)([C@H](CC4)O)[C@@H]4[C@@H]3CCC2=C1 VOXZDWNPVJITMN-ZBRFXRBCSA-N 0.000 description 79
- 238000006073 displacement reaction Methods 0.000 description 42
- 238000010586 diagram Methods 0.000 description 36
- 238000007667 floating Methods 0.000 description 19
- 238000006243 chemical reaction Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 14
- 238000004364 calculation method Methods 0.000 description 12
- 238000004891 communication Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 9
- 101000974356 Homo sapiens Nuclear receptor coactivator 3 Proteins 0.000 description 8
- 102100022883 Nuclear receptor coactivator 3 Human genes 0.000 description 8
- 239000000872 buffer Substances 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 7
- 238000013519 translation Methods 0.000 description 6
- 101000912503 Homo sapiens Tyrosine-protein kinase Fgr Proteins 0.000 description 5
- 102100037226 Nuclear receptor coactivator 2 Human genes 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000007792 addition Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000010076 replication Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
- G06F15/8076—Details on data register access
- G06F15/8084—Special arrangements thereof, e.g. mask or switch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
- G06F15/8076—Details on data register access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
Abstract
Description
[例示的なプロセッサアーキテクチャおよびデータタイプ]
[例示的な命令フォーマット]
A[汎用ベクトル向け命令フォーマット]
[クラスAの命令テンプレート]
[メモリアクセスなし命令テンプレート‐完全ラウンド制御タイプ演算]
[メモリアクセス命令テンプレート‐一時的]
[メモリアクセス命令テンプレート‐非一時的]
[クラスBの命令テンプレート]
B.[例示的な特定ベクトル向け命令フォーマット]
[フルオペコードフィールド]
[レジスタインデックスフィールド]
[拡張演算フィールド]
C.[例示的なレジスタアーキテクチャ]
D.[例示的なコアアーキテクチャ、プロセッサおよびコンピュータアーキテクチャ]
[ベクトルビットシャッフルを実行するための方法および装置]
Claims (25)
- 複数のソースデータ要素を格納するための第1のベクトルレジスタと、
複数の制御要素を格納するための第2のベクトルレジスタであって、前記複数の制御要素の各々は複数のビットフィールドを含み、各ビットフィールドはデスティネーションマスクレジスタ内の対応するビット位置に関連付けられ且つ前記対応するビット位置の各々へコピーされる前記複数のソースデータ要素の各々からのビットを識別する、第2のベクトルレジスタと、
前記複数のソースデータ要素の各々からのビットを識別すべく前記第2のベクトルレジスタから各ビットフィールドを読み出し且つこれに応じて前記複数のソースデータ要素の各々からの前記ビットを前記デスティネーションマスクレジスタ内の前記対応するビット位置の各々にコピーするためのベクトルビットシャッフルロジックと、を備える、プロセッサ。 - 前記ベクトルビットシャッフルロジックは、前記複数の制御要素の各々における前記複数のビットフィールドに従い、前記複数のソースデータ要素の各々からビットのセットを選択するための1または複数のマルチプレクサを含む、請求項1に記載のプロセッサ。
- 前記複数のソースデータ要素の各々は64ビットデータ要素を含み、各ビットフィールドは、複数の前記64ビットデータ要素の各々からのビットを識別するための少なくとも6ビットを含む、請求項1または2に記載のプロセッサ。
- 前記複数のビットフィールドの各々は制御バイトを含み、前記6ビットは複数の前記制御バイトの各々から選択され、複数の前記64ビットデータ要素の各々からの各ビットを識別する、請求項3に記載のプロセッサ。
- 8個の前記制御バイトを使用して、各データ要素から8ビットが選択される、請求項4に記載のプロセッサ。
- 各データ要素からの前記8ビットは、前記デスティネーションマスクレジスタ内で連結される、請求項5に記載のプロセッサ。
- 前記第1のベクトルレジスタは、複数の前記64ビットデータ要素のうち8個の64ビットデータ要素を格納し、前記デスティネーションマスクレジスタは前記8個の64ビットデータ要素から選択された8個の対応する8ビット値を格納する、請求項6に記載のプロセッサ。
- 前記デスティネーションマスクレジスタ内の前記ビットは、前記プロセッサによって実行される1または複数の後続の命令のためのマスク演算の実行に使用される、請求項7に記載のプロセッサ。
- 前記ベクトルビットシャッフルロジックは、前記プロセッサ内のデコードロジックによってデコードされ、前記プロセッサ内の実行ロジックによって実行されるベクトルビットシャッフル命令に応答して動作する、請求項1から8のいずれか一項に記載のプロセッサ。
- 複数のソースデータ要素を第1のベクトルレジスタ内に格納する段階と、
複数の制御要素を第2のベクトルレジスタ内に格納する段階であって、前記複数の制御要素の各々は複数のビットフィールドを含み、各ビットフィールドはデスティネーションマスクレジスタ内の対応するビット位置に関連付けられ且つ前記対応するビット位置の各々へコピーされる前記複数のソースデータ要素の各々からのビットを識別する、複数の制御要素を第2のベクトルレジスタ内に格納する段階と、
前記複数のソースデータ要素の各々からのビットを識別すべく前記第2のベクトルレジスタから各ビットフィールドを読み出し且つこれに応じて前記複数のソースデータ要素の各々からの前記ビットを前記デスティネーションマスクレジスタ内の前記対応するビット位置の各々にコピーする段階と、を備える、方法。 - 前記複数の制御要素の各々における前記複数のビットフィールドに従い、1または複数のマルチプレクサを用いて、前記複数のソースデータ要素の各々からビットのセットを選択する段階をさらに備える、請求項10に記載の方法。
- 前記複数のソースデータ要素の各々は64ビットデータ要素を含み、各ビットフィールドは複数の前記64ビットデータ要素の各々からのビットを識別するための少なくとも6ビットを含む、請求項10または11に記載の方法。
- 前記複数のビットフィールドの各々は制御バイトを含み、前記6ビットは、複数の前記制御バイトの各々から選択され、複数の前記64ビットデータ要素の各々からの各ビットを識別する、請求項12に記載の方法。
- 8個の前記制御バイトを使用して、各データ要素から8ビットが選択される、請求項13に記載の方法。
- 各データ要素からの前記8ビットは、前記デスティネーションマスクレジスタ内で連結される、請求項14に記載の方法。
- 前記第1のベクトルレジスタは複数の前記64ビットデータ要素のうち8個の64ビットデータ要素を格納し、前記デスティネーションマスクレジスタは前記8個の64ビットデータ要素から選択された8個の対応する8ビット値を格納する、請求項15に記載の方法。
- 前記デスティネーションマスクレジスタ内の前記ビットは、プロセッサによって実行される1または複数の後続の命令のためのマスク演算の実行に使用される、請求項16に記載の方法。
- プログラムコードおよびデータを格納するためのメモリと、
指定されたキャッシュ管理ポリシーに従い前記プログラムコードおよびデータをキャッシュするための複数のキャッシュレベルを有するキャッシュ階層と、
ユーザからの入力を受信するための入力デバイスと、
前記プログラムコードを実行し且つ前記ユーザからの前記入力に応じて前記データを処理するためのプロセッサと、を備え、
前記プロセッサは、
複数のソースデータ要素を格納するための第1のベクトルレジスタと、
複数の制御要素を格納するための第2のベクトルレジスタであって、前記複数の制御要素の各々は複数のビットフィールドを含み、各ビットフィールドはデスティネーションマスクレジスタ内の対応するビット位置に関連付けられ且つ前記対応するビット位置の各々へコピーされる前記複数のソースデータ要素の各々からのビットを識別する、第2のベクトルレジスタと、
前記複数のソースデータ要素の各々からのビットを識別すべく前記第2のベクトルレジスタから各ビットフィールドを読み出し且つこれに応じて前記複数のソースデータ要素の各々からの前記ビットを前記デスティネーションマスクレジスタ内の前記対応するビット位置の各々にコピーするためのベクトルビットシャッフルロジックと、を含む、システム。 - 前記ベクトルビットシャッフルロジックは、前記複数の制御要素の各々における前記複数のビットフィールドに従い、前記複数のソースデータ要素の各々からビットのセットを選択するための1または複数のマルチプレクサを含む、請求項18に記載のシステム。
- 前記複数のソースデータ要素の各々は64ビットデータ要素を含み、各ビットフィールドは複数の前記64ビットデータ要素の各々からのビットを識別するための少なくとも6ビットを含む、請求項18に記載のシステム。
- 前記複数のビットフィールドの各々は制御バイトを含み、前記6ビットは複数の前記制御バイトの各々から選択され、複数の前記64ビットデータ要素の各々からの各ビットを識別する、請求項20に記載のシステム。
- 8個の前記制御バイトを使用して、各データ要素から8ビットが選択される、請求項21に記載のシステム。
- 各データ要素からの前記8ビットは、前記デスティネーションマスクレジスタ内で連結される、請求項22に記載のシステム。
- 前記第1のベクトルレジスタは複数の前記64ビットデータ要素のうち8個の64ビットデータ要素を格納し、前記デスティネーションマスクレジスタは前記8個の64ビットデータ要素から選択された8個の対応する8ビット値を格納する、請求項23に記載のシステム。
- 前記デスティネーションマスクレジスタ内の前記ビットは、前記プロセッサによって実行される1または複数の後続の命令のためのマスク演算の実行に使用される、請求項24に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/583,636 | 2014-12-27 | ||
US14/583,636 US10296489B2 (en) | 2014-12-27 | 2014-12-27 | Method and apparatus for performing a vector bit shuffle |
PCT/US2015/062564 WO2016105819A1 (en) | 2014-12-27 | 2015-11-25 | Method and apparatus for performing a vector bit shuffle |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018506096A true JP2018506096A (ja) | 2018-03-01 |
JP6673574B2 JP6673574B2 (ja) | 2020-03-25 |
Family
ID=56151353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017528541A Active JP6673574B2 (ja) | 2014-12-27 | 2015-11-25 | ベクトルビットシャッフルを実行するための方法および装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US10296489B2 (ja) |
EP (2) | EP3238035B1 (ja) |
JP (1) | JP6673574B2 (ja) |
KR (1) | KR102462174B1 (ja) |
CN (2) | CN113010212A (ja) |
ES (1) | ES2820126T3 (ja) |
TW (2) | TWI637276B (ja) |
WO (1) | WO2016105819A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018500666A (ja) * | 2014-12-27 | 2018-01-11 | インテル・コーポレーション | ベクトルビットギャザーを実行するための方法および装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10296489B2 (en) * | 2014-12-27 | 2019-05-21 | Intel Corporation | Method and apparatus for performing a vector bit shuffle |
KR102659495B1 (ko) * | 2016-12-02 | 2024-04-22 | 삼성전자주식회사 | 벡터 프로세서 및 그 제어 방법 |
US9959247B1 (en) | 2017-02-17 | 2018-05-01 | Google Llc | Permuting in a matrix-vector processor |
US10740098B2 (en) * | 2018-02-06 | 2020-08-11 | International Business Machines Corporation | Aligning most significant bits of different sized elements in comparison result vectors |
US10579375B2 (en) | 2018-02-06 | 2020-03-03 | International Business Machines Corporation | Method to build reconfigurable variable length comparators |
US10511316B2 (en) * | 2018-03-08 | 2019-12-17 | Analog Devices Global Unlimited Company | Method of linearizing the transfer characteristic by dynamic element matching |
CN114297138B (zh) * | 2021-12-10 | 2023-12-26 | 龙芯中科技术股份有限公司 | 向量混洗方法、处理器及电子设备 |
CN115061731B (zh) * | 2022-06-23 | 2023-05-23 | 摩尔线程智能科技(北京)有限责任公司 | 混洗电路和方法、以及芯片和集成电路装置 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020035678A1 (en) * | 2000-03-08 | 2002-03-21 | Rice Daniel S. | Processing architecture having field swapping capability |
US20050139647A1 (en) * | 2003-12-24 | 2005-06-30 | International Business Machines Corp. | Method and apparatus for performing bit-aligned permute |
US6963341B1 (en) * | 2002-06-03 | 2005-11-08 | Tibet MIMAR | Fast and flexible scan conversion and matrix transpose in a SIMD processor |
JP2007526536A (ja) * | 2003-06-30 | 2007-09-13 | インテル コーポレイション | データをシャッフルするための方法及び装置 |
JP2012033032A (ja) * | 2010-07-30 | 2012-02-16 | Sony Corp | 情報処理装置および情報処理方法 |
US20130212360A1 (en) * | 2007-12-30 | 2013-08-15 | Zeev Sperber | In-Lane Vector Shuffle Instructions |
US20130318328A1 (en) * | 2011-12-23 | 2013-11-28 | Elmoustapha Ould-Ahmed-Vall | Apparatus and method for shuffling floating point or integer values |
US20140013088A1 (en) * | 2011-03-30 | 2014-01-09 | Freescale Semiconductor, Inc. | Integrated circuit device and methods of performing bit manipulation therefor |
US20140059323A1 (en) * | 2012-08-23 | 2014-02-27 | Qualcomm Incorporated | Systems and methods of data extraction in a vector processor |
WO2014150913A2 (en) * | 2013-03-15 | 2014-09-25 | Oracle International Corporation | Efficient hardware instructions for single instruction multiple data processors |
JP2018500666A (ja) * | 2014-12-27 | 2018-01-11 | インテル・コーポレーション | ベクトルビットギャザーを実行するための方法および装置 |
JP6526175B2 (ja) * | 2014-09-25 | 2019-06-05 | インテル・コーポレーション | ビットシャッフルプロセッサ、方法、システム、および命令 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5388233A (en) * | 1993-04-30 | 1995-02-07 | Intel Corporation | Method and apparatus for counting instruction types using bit masks and a programmable bit map |
US5838984A (en) * | 1996-08-19 | 1998-11-17 | Samsung Electronics Co., Ltd. | Single-instruction-multiple-data processing using multiple banks of vector registers |
US7197625B1 (en) * | 1997-10-09 | 2007-03-27 | Mips Technologies, Inc. | Alignment and ordering of vector elements for single instruction multiple data processing |
US8127121B2 (en) | 1999-01-28 | 2012-02-28 | Ati Technologies Ulc | Apparatus for executing programs for a first computer architechture on a computer of a second architechture |
US20030105945A1 (en) | 2001-11-01 | 2003-06-05 | Bops, Inc. | Methods and apparatus for a bit rake instruction |
GB2409065B (en) | 2003-12-09 | 2006-10-25 | Advanced Risc Mach Ltd | Multiplexing operations in SIMD processing |
US7765386B2 (en) * | 2005-09-28 | 2010-07-27 | Intel Corporation | Scalable parallel pipeline floating-point unit for vector processing |
US7676647B2 (en) | 2006-08-18 | 2010-03-09 | Qualcomm Incorporated | System and method of processing data using scalar/vector instructions |
KR100813533B1 (ko) | 2006-09-13 | 2008-03-17 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 데이터 마스크 방법 |
US8667250B2 (en) * | 2007-12-26 | 2014-03-04 | Intel Corporation | Methods, apparatus, and instructions for converting vector data |
US8539206B2 (en) * | 2010-09-24 | 2013-09-17 | Intel Corporation | Method and apparatus for universal logical operations utilizing value indexing |
KR101595637B1 (ko) | 2011-04-01 | 2016-02-18 | 인텔 코포레이션 | 벡터 친숙형 명령어 형식 및 그의 실행 |
EP2584460A1 (en) * | 2011-10-20 | 2013-04-24 | ST-Ericsson SA | Vector processing system comprising a replicating subsystem and method |
US20140059322A1 (en) * | 2011-12-23 | 2014-02-27 | Elmoustapha Ould-Ahmed-Vall | Apparatus and method for broadcasting from a general purpose register to a vector register |
CN104137059B (zh) | 2011-12-23 | 2018-10-09 | 英特尔公司 | 多寄存器分散指令 |
US9218182B2 (en) * | 2012-06-29 | 2015-12-22 | Intel Corporation | Systems, apparatuses, and methods for performing a shuffle and operation (shuffle-op) |
US9400650B2 (en) * | 2012-09-28 | 2016-07-26 | Intel Corporation | Read and write masks update instruction for vectorization of recursive computations over interdependent data |
JP6079433B2 (ja) * | 2013-05-23 | 2017-02-15 | 富士通株式会社 | 移動平均処理プログラム、及びプロセッサ |
US10296489B2 (en) * | 2014-12-27 | 2019-05-21 | Intel Corporation | Method and apparatus for performing a vector bit shuffle |
-
2014
- 2014-12-27 US US14/583,636 patent/US10296489B2/en active Active
-
2015
- 2015-11-25 EP EP15874023.3A patent/EP3238035B1/en active Active
- 2015-11-25 JP JP2017528541A patent/JP6673574B2/ja active Active
- 2015-11-25 CN CN202110290067.3A patent/CN113010212A/zh active Pending
- 2015-11-25 ES ES15874023T patent/ES2820126T3/es active Active
- 2015-11-25 TW TW104139190A patent/TWI637276B/zh not_active IP Right Cessation
- 2015-11-25 CN CN201580064635.0A patent/CN107003852B/zh active Active
- 2015-11-25 KR KR1020177014286A patent/KR102462174B1/ko active IP Right Grant
- 2015-11-25 EP EP20181974.5A patent/EP3736689B1/en active Active
- 2015-11-25 TW TW105141615A patent/TWI646436B/zh not_active IP Right Cessation
- 2015-11-25 WO PCT/US2015/062564 patent/WO2016105819A1/en active Application Filing
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020035678A1 (en) * | 2000-03-08 | 2002-03-21 | Rice Daniel S. | Processing architecture having field swapping capability |
US6963341B1 (en) * | 2002-06-03 | 2005-11-08 | Tibet MIMAR | Fast and flexible scan conversion and matrix transpose in a SIMD processor |
JP2007526536A (ja) * | 2003-06-30 | 2007-09-13 | インテル コーポレイション | データをシャッフルするための方法及び装置 |
US20050139647A1 (en) * | 2003-12-24 | 2005-06-30 | International Business Machines Corp. | Method and apparatus for performing bit-aligned permute |
US20130212360A1 (en) * | 2007-12-30 | 2013-08-15 | Zeev Sperber | In-Lane Vector Shuffle Instructions |
JP2012033032A (ja) * | 2010-07-30 | 2012-02-16 | Sony Corp | 情報処理装置および情報処理方法 |
US20140013088A1 (en) * | 2011-03-30 | 2014-01-09 | Freescale Semiconductor, Inc. | Integrated circuit device and methods of performing bit manipulation therefor |
US20130318328A1 (en) * | 2011-12-23 | 2013-11-28 | Elmoustapha Ould-Ahmed-Vall | Apparatus and method for shuffling floating point or integer values |
US20140059323A1 (en) * | 2012-08-23 | 2014-02-27 | Qualcomm Incorporated | Systems and methods of data extraction in a vector processor |
WO2014150913A2 (en) * | 2013-03-15 | 2014-09-25 | Oracle International Corporation | Efficient hardware instructions for single instruction multiple data processors |
JP6526175B2 (ja) * | 2014-09-25 | 2019-06-05 | インテル・コーポレーション | ビットシャッフルプロセッサ、方法、システム、および命令 |
JP2018500666A (ja) * | 2014-12-27 | 2018-01-11 | インテル・コーポレーション | ベクトルビットギャザーを実行するための方法および装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018500666A (ja) * | 2014-12-27 | 2018-01-11 | インテル・コーポレーション | ベクトルビットギャザーを実行するための方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
ES2820126T3 (es) | 2021-04-19 |
US10296489B2 (en) | 2019-05-21 |
EP3238035B1 (en) | 2020-07-29 |
TWI646436B (zh) | 2019-01-01 |
TW201640380A (zh) | 2016-11-16 |
CN113010212A (zh) | 2021-06-22 |
WO2016105819A1 (en) | 2016-06-30 |
KR102462174B1 (ko) | 2022-11-03 |
EP3238035A1 (en) | 2017-11-01 |
CN107003852B (zh) | 2021-03-26 |
CN107003852A (zh) | 2017-08-01 |
EP3736689A1 (en) | 2020-11-11 |
TW201732637A (zh) | 2017-09-16 |
US20160188532A1 (en) | 2016-06-30 |
KR20170099873A (ko) | 2017-09-01 |
JP6673574B2 (ja) | 2020-03-25 |
TWI637276B (zh) | 2018-10-01 |
EP3736689B1 (en) | 2023-12-20 |
EP3238035A4 (en) | 2018-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6699845B2 (ja) | 方法及びプロセッサ | |
JP5926754B2 (ja) | 限定範囲ベクトルメモリアクセス命令、プロセッサ、方法、及びシステム | |
JP6711480B2 (ja) | ベクトルインデックスロードおよびストアのための方法および装置 | |
JP6673574B2 (ja) | ベクトルビットシャッフルを実行するための方法および装置 | |
TWI502491B (zh) | 用於將一表列索引值轉換成為遮罩值之方法、製造物品及處理器 | |
JP6849275B2 (ja) | インデックスおよび即値を用いてベクトル置換を実行するための方法および装置 | |
JP6635438B2 (ja) | ベクトルビット反転およびクロスを実行するための方法および装置 | |
JP6741006B2 (ja) | マスクレジスタとベクトルレジスタとの間で可変に拡張するための方法および装置 | |
JP6745021B2 (ja) | 競合検出を実行するための方法および装置 | |
JP6778375B2 (ja) | ベクトルビット反転を実行するためのプロセッサ、方法、およびシステム | |
JP2018506094A (ja) | 多倍長整数(big integer)の算術演算を実行するための方法および装置 | |
CN108292228B (zh) | 用于基于通道的步进收集的系统、设备和方法 | |
JP6835436B2 (ja) | マスクをマスク値のベクトルに拡張するための方法および装置 | |
JP2018507453A (ja) | 命令フローを最適化するチェックを実行するための装置および方法 | |
JP2017539016A (ja) | 結合した乗算−乗算命令のための装置および方法 | |
JP2017539010A (ja) | ベクトル飽和ダブルワード/クワッドワードの加算を実行するための命令およびロジック | |
JP2017534982A (ja) | 4d座標から4dのz曲線インデックスを計算するための機械レベル命令 | |
KR102528073B1 (ko) | 벡터 비트 수집을 수행하기 위한 방법 및 장치 | |
JP2018500665A (ja) | マスク値を圧縮するための方法および装置 | |
JP2018506762A (ja) | 結合した加算−加算命令のための装置および方法 | |
JP2018503162A (ja) | スピンループジャンプを実行するための装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6673574 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |