JP6745021B2 - 競合検出を実行するための方法および装置 - Google Patents
競合検出を実行するための方法および装置 Download PDFInfo
- Publication number
- JP6745021B2 JP6745021B2 JP2017527682A JP2017527682A JP6745021B2 JP 6745021 B2 JP6745021 B2 JP 6745021B2 JP 2017527682 A JP2017527682 A JP 2017527682A JP 2017527682 A JP2017527682 A JP 2017527682A JP 6745021 B2 JP6745021 B2 JP 6745021B2
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- data elements
- processor
- instruction
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims description 46
- 238000000034 method Methods 0.000 title claims description 30
- 239000013598 vector Substances 0.000 claims description 132
- 238000003491 array Methods 0.000 claims description 6
- 238000001914 filtration Methods 0.000 claims description 3
- 230000015654 memory Effects 0.000 description 133
- VOXZDWNPVJITMN-ZBRFXRBCSA-N 17β-estradiol Chemical compound OC1=CC=C2[C@H]3CC[C@](C)([C@H](CC4)O)[C@@H]4[C@@H]3CCC2=C1 VOXZDWNPVJITMN-ZBRFXRBCSA-N 0.000 description 77
- 238000006073 displacement reaction Methods 0.000 description 42
- 238000010586 diagram Methods 0.000 description 36
- 238000007667 floating Methods 0.000 description 21
- 230000006870 function Effects 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 13
- 101000912503 Homo sapiens Tyrosine-protein kinase Fgr Proteins 0.000 description 9
- 102100026150 Tyrosine-protein kinase Fgr Human genes 0.000 description 9
- 238000004891 communication Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 239000000872 buffer Substances 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000013519 translation Methods 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000010076 replication Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- PXXLQQDIFVPNMP-UHFFFAOYSA-N 3-(diethylcarbamoyl)benzoic acid Chemical group CCN(CC)C(=O)C1=CC=CC(C(O)=O)=C1 PXXLQQDIFVPNMP-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30047—Prefetch instructions; cache control instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30112—Register structure comprising data of variable length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/3834—Maintaining memory consistency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
Description
命令セットまたは命令セットアーキテクチャ(ISA)は、ネイティブデータタイプ、命令、レジスタアーキテクチャ、アドレス指定モード、メモリアーキテクチャ、割り込みおよび例外処理並びに外部入力および出力(I/O)を含む、プログラミングに関するコンピュータアーキテクチャの一部である。本明細書において、「命令」という用語は概してマクロ命令を指すことに留意されたい。マクロ命令とは、実行のためにプロセッサに供給される命令であり、これに対し、マイクロ命令またはマイクロopとは、マクロ命令をデコーディングするプロセッサのデコーダの結果である。マイクロ命令またはマイクロopは、プロセッサの実行ユニットに対し、マクロ命令に関連するロジックを実装するための演算を実行するよう命令するように構成可能である。
[例示的なプロセッサアーキテクチャおよびデータタイプ]
[例示的な命令フォーマット]
A.[汎用ベクトル向け命令フォーマット]
[クラスAの命令テンプレート]
[メモリアクセスなし命令テンプレート‐完全ラウンド制御タイプ演算]
[メモリアクセス命令テンプレート‐一時的]
[メモリアクセス命令テンプレート‐非一時的]
[クラスBの命令テンプレート]
B.[例示的な特定ベクトル向け命令フォーマット]
[フルオペコードフィールド]
[レジスタインデックスフィールド]
[拡張演算フィールド]
C.[例示的なレジスタアーキテクチャ]
D.[例示的なコアアーキテクチャ、プロセッサおよびコンピュータアーキテクチャ]
[競合検出を実行するための方法および装置]
本願によれば、以下の各項目もまた開示される。
[項目1]
第1のセットのデータ要素を格納するための第1のソースベクトルレジスタと、
第2のセットのデータ要素を格納するための第2のソースベクトルレジスタと、
上記第1のセットのデータ要素の各々を、上記第2のセットの指定されたデータ要素と比較して比較結果のセットを生成する、指定された比較演算を実行するための競合検出ロジックと、を備え、
上記比較演算は、大なり比較、小なり比較、大なり等号比較、小なり等号比較、および不等号比較から成る群から選択される、プロセッサ。
[項目2]
第1のセットの比較結果を格納するためのデスティネーションベクトルレジスタをさらに備える、項目1に記載のプロセッサ。
[項目3]
上記比較結果は、各比較演算に関連付けられたビットを含む、項目2に記載のプロセッサ。
[項目4]
1の値に設定された上記比較結果の各ビットは、上記第1のセットのデータ要素の1つと、上記第2のセットのデータ要素の1つとの間の関連する比較が真の結果をもたらしたことを示す、項目3に記載のプロセッサ。
[項目5]
上記真の結果は、小なり比較に関し、上記第1のセットのデータ要素の1つが、上記第2のセットのデータ要素の1つより小さいこと、大なり比較に関し、上記第1のセットのデータ要素の1つが、上記第2のセットのデータ要素の1つより大きいこと、小なり等号比較に関し、上記第1のセットのデータ要素の1つが、上記第2のセットのデータ要素の1つより小さいまたは等しいこと、大なり等号比較に関し、上記第1のセットのデータ要素の1つが、上記第2のセットのデータ要素の1つより大きいまたは等しいこと、または、不等号比較に関し、上記第1のセットのデータ要素の1つが、上記第2のセットのデータ要素の1つに等しくないこと、を含む、項目4に記載のプロセッサ。
[項目6]
上記競合検出ロジックは、上記第1のセットのデータ要素の1つ1つを、上記第1のセットのデータ要素の上記1つより下位の位置を有する上記第2のセットのデータ要素の1つ1つと比較する、項目1から5のいずれか一項に記載のプロセッサ。
[項目7]
上記競合検出ロジックは、上記第1のセットのデータ要素の1つ1つを、上記第2のセットのデータ要素の1つ1つと比較する、項目1から5のいずれか一項に記載のプロセッサ。
[項目8]
上記競合検出ロジックは、上記競合検出ロジックによって実行される競合検出命令のタイプに基づいて、実行される比較演算を選択する、項目1から7のいずれか一項に記載のプロセッサ。
[項目9]
上記競合検出ロジックは、上記競合検出ロジックによって実行される競合検出命令と共に提供される即値に基づいて、実行される比較演算を選択する、項目1から7のいずれか一項に記載のプロセッサ。
[項目10]
上記競合検出ロジックは、複数のアレイ開始アドレスを、複数のアレイ終了アドレスと比較する複数の比較演算を実行することによって、範囲チェックを実行する、項目1から9のいずれか一項に記載のプロセッサ。
[項目11]
上記アレイ開始アドレスは、上記第1のソースベクトルレジスタ内の上記第1のセットのデータ要素として格納され、上記アレイ終了アドレスは、上記第2のソースベクトルレジスタ内の上記第2のセットのデータ要素として格納される、項目10に記載のプロセッサ。
[項目12]
上記競合検出ロジックは、小なり比較を実行し、上記アレイ開始アドレスの各々が、上記アレイ終了アドレスの指定されたセットの各々より小さいかを判断する、項目11に記載のプロセッサ。
[項目13]
上記競合検出ロジックはさらに、大なり演算を実行し、上記アレイ終了アドレスの各々が、上記アレイ開始アドレスの指定されたセットより大きいかを判断する、項目12に記載のプロセッサ。
[項目14]
上記アレイ終了アドレスの指定されたセットは、比較対象の上記アレイ開始アドレスよりも下位の位置を有する終了アドレスを含み、上記アレイ開始アドレスの指定されたセットは、比較対象の上記アレイ終了アドレスよりも下位の位置を有する開始アドレスを含む、項目13に記載のプロセッサ。
[項目15]
上記より小なり演算および上記大なり演算の結果は共にANDされ、結合された結果を生成する、項目14に記載のプロセッサ。
[項目16]
上記競合検出ロジックは、読み取り‐読み取りの比較結果をフィルタ除去し、最終結果を生成する、項目15に記載のプロセッサ。
[項目17]
上記読み取り‐読み取りの結果のフィルタ除去は、上記結合された結果に指定されたマスクを適用することを含む、項目16に記載のプロセッサ。
[項目18]
上記最終結果は、プログラムコードのベクトル化されたバージョンまたは上記プログラムコードのスカラバージョンのいずれを実行すべきかを判断するために使用される、項目17に記載のプロセッサ。
[項目19]
上記最終結果が競合を示す場合、上記プログラムコードの上記スカラバージョンが実行される、項目18に記載のプロセッサ。
[項目20]
上記第1のソースベクトルレジスタおよび上記第2のソースベクトルレジスタは512ビットベクトルレジスタを有し、上記データ要素の各々はクワッドワードまたはダブルワードを有する、項目1から19のいずれか一項に記載のプロセッサ。
[項目21]
第1のセットのデータ要素を第1のソースベクトルレジスタ内に格納する段階と、
第2のセットのデータ要素を第2のソースベクトルレジスタ内に格納する段階と、
上記第1のセットのデータ要素の各々を、上記第2のセットの指定されたデータ要素と比較して比較結果のセットを生成する、指定された比較演算を実行する段階と、を備え、
上記比較演算は、大なり比較、小なり比較、大なり等号比較、小なり等号比較、および不等号比較から成る群から選択される、方法。
[項目22]
第1のセットの比較結果を格納するためのデスティネーションベクトルレジスタをさらに備える、項目21に記載の方法。
[項目23]
上記比較結果は、各比較演算に関連付けられたビットを含む、項目22に記載の方法。
[項目24]
1の値に設定された上記比較結果の各ビットは、上記第1のセットのデータ要素の1つと、上記第2のセットのデータ要素の1つとの間の関連する比較が真の結果をもたらしたことを示す、項目23に記載の方法。
[項目25]
上記真の結果は、小なり比較に関し、上記第1のセットのデータ要素の1つが、上記第2のセットのデータ要素の1つより小さいこと、大なり比較に関し、上記第1のセットのデータ要素の1つが、上記第2のセットのデータ要素の1つより大きいこと、小なり等号比較に関し、上記第1のセットのデータ要素の1つが、上記第2のセットのデータ要素の1つより小さいまたは等しいこと、大なり等号比較に関し、上記第1のセットのデータ要素の1つが、上記第2のセットのデータ要素の1つより大きいまたは等しいこと、または、不等号比較に関し、上記第1のセットのデータ要素の1つが、上記第2のセットのデータ要素の1つに等しくないこと、を含む、項目24に記載の方法。
Claims (27)
- 第1のセットのデータ要素を格納するための第1のソースベクトルレジスタと、
第2のセットのデータ要素を格納するための第2のソースベクトルレジスタと、
前記第1のセットのデータ要素の各々を、前記第2のセットの指定されたデータ要素と比較して比較結果のセットを生成する、指定された比較演算を実行するための競合検出ロジックと、を備え、
前記比較演算は、大なり比較、小なり比較、大なり等号比較、小なり等号比較、および不等号比較から成る群から選択され、
前記競合検出ロジックは、両方共に読み取り操作の対象となる前記第1のセットのデータ要素に含まれるデータ要素と前記第2のセットのデータ要素に含まれるデータ要素との間の読み取り‐読み取りの比較結果をフィルタ除去し、最終結果を生成する、
プロセッサ。 - 第1のセットの比較結果を格納するためのデスティネーションベクトルレジスタをさらに備える、請求項1に記載のプロセッサ。
- 前記比較結果は、各比較演算に関連付けられたビットを含む、請求項2に記載のプロセッサ。
- 1の値に設定された前記比較結果の各ビットは、前記第1のセットのデータ要素の1つと、前記第2のセットのデータ要素の1つとの間の関連する比較が真の結果をもたらしたことを示す、請求項3に記載のプロセッサ。
- 前記真の結果は、小なり比較に関し、前記第1のセットのデータ要素の1つが、前記第2のセットのデータ要素の1つより小さいこと、大なり比較に関し、前記第1のセットのデータ要素の1つが、前記第2のセットのデータ要素の1つより大きいこと、小なり等号比較に関し、前記第1のセットのデータ要素の1つが、前記第2のセットのデータ要素の1つより小さいまたは等しいこと、大なり等号比較に関し、前記第1のセットのデータ要素の1つが、前記第2のセットのデータ要素の1つより大きいまたは等しいこと、または、不等号比較に関し、前記第1のセットのデータ要素の1つが、前記第2のセットのデータ要素の1つに等しくないこと、を含む、請求項4に記載のプロセッサ。
- 第1のセットのデータ要素を格納するための第1のソースベクトルレジスタと、
第2のセットのデータ要素を格納するための第2のソースベクトルレジスタと、
前記第1のセットのデータ要素の各々を、前記第2のセットの指定されたデータ要素と比較して比較結果のセットを生成する、指定された比較演算を実行するための競合検出ロジックと、を備え、
前記比較演算は、大なり比較、小なり比較、大なり等号比較、小なり等号比較、および不等号比較から成る群から選択され、
前記競合検出ロジックは、前記第1のセットのデータ要素に含まれるデータ要素を、当該データ要素より下位の位置を有する、前記第2のセットのデータ要素に含まれるデータ要素のそれぞれと比較することを、前記第1のセットのデータ要素に含まれるデータ要素のそれぞれについて行う、プロセッサ。 - 前記競合検出ロジックは、前記第1のセットのデータ要素に含まれるデータ要素を、前記第2のセットのデータ要素に含まれるデータ要素のそれぞれと比較することを、前記第1のセットのデータ要素に含まれるデータ要素のそれぞれについて行う、請求項1から5のいずれか一項に記載のプロセッサ。
- 前記競合検出ロジックは、前記競合検出ロジックによって実行される競合検出命令のタイプに基づいて、実行される比較演算を選択する、請求項1から7のいずれか一項に記載のプロセッサ。
- 前記競合検出ロジックは、前記競合検出ロジックによって実行される競合検出命令と共に提供される即値に基づいて、実行される比較演算を選択する、請求項1から7のいずれか一項に記載のプロセッサ。
- 第1のセットのデータ要素を格納するための第1のソースベクトルレジスタと、
第2のセットのデータ要素を格納するための第2のソースベクトルレジスタと、
前記第1のセットのデータ要素の各々を、前記第2のセットの指定されたデータ要素と比較して比較結果のセットを生成する、指定された比較演算を実行するための競合検出ロジックと、を備え、
前記比較演算は、大なり比較、小なり比較、大なり等号比較、小なり等号比較、および不等号比較から成る群から選択され、
前記競合検出ロジックは、複数のアレイ開始アドレスを、複数のアレイ終了アドレスと比較する複数の比較演算を実行することによって、範囲チェックを実行する、プロセッサ。 - 前記アレイ開始アドレスは、前記第1のソースベクトルレジスタ内の前記第1のセットのデータ要素として格納され、前記アレイ終了アドレスは、前記第2のソースベクトルレジスタ内の前記第2のセットのデータ要素として格納される、請求項10に記載のプロセッサ。
- 前記競合検出ロジックは、小なり比較を実行し、前記アレイ開始アドレスの各々が、前記アレイ終了アドレスの指定されたセットの各々より小さいかを判断する、請求項11に記載のプロセッサ。
- 前記競合検出ロジックはさらに、大なり比較を実行するに際し、複数の前記アレイ終了アドレスを、第1のソースベクトルレジスタ内の第1のセットのデータ要素として格納しているものとして扱い、複数の前記アレイ開始アドレスを、第2のソースベクトルレジスタ内の第2のセットのデータ要素として格納しているものとして扱いつつ、大なり比較を実行し、前記アレイ終了アドレスの各々が、前記アレイ開始アドレスの指定されたセットより大きいかを判断する、請求項12に記載のプロセッサ。
- 前記アレイ終了アドレスの指定されたセットは、比較対象の前記アレイ開始アドレスよりも下位の位置を有する終了アドレスを含み、前記アレイ開始アドレスの指定されたセットは、比較対象の前記アレイ終了アドレスよりも下位の位置を有する開始アドレスを含む、請求項13に記載のプロセッサ。
- 前記小なり比較および前記大なり比較の結果は共にANDされ、結合された結果を生成する、請求項14に記載のプロセッサ。
- 前記競合検出ロジックは、両方共に読み取り操作の対象となるアレイ同士の間におけるアレイ開始アドレスとアレイ終了アドレスとの比較結果である読み取り‐読み取りの比較結果をフィルタ除去し、最終結果を生成する、請求項15に記載のプロセッサ。
- 前記読み取り‐読み取りの比較結果のフィルタ除去は、前記結合された結果に指定されたマスクを適用することを含む、請求項16に記載のプロセッサ。
- 前記最終結果は、プログラムコードのベクトル化されたバージョンまたは前記プログラムコードのスカラバージョンのいずれを実行すべきかを判断するために使用される、請求項17に記載のプロセッサ。
- 前記最終結果が競合を示す場合、前記プログラムコードの前記スカラバージョンが実行される、請求項18に記載のプロセッサ。
- 前記第1のソースベクトルレジスタおよび前記第2のソースベクトルレジスタは512ビットベクトルレジスタであり、前記データ要素の各々はクワッドワードまたはダブルワードを有する、請求項1から19のいずれか一項に記載のプロセッサ。
- 第1のセットのデータ要素を第1のソースベクトルレジスタ内に格納する段階と、
第2のセットのデータ要素を第2のソースベクトルレジスタ内に格納する段階と、
前記第1のセットのデータ要素の各々を、前記第2のセットの指定されたデータ要素と比較して比較結果のセットを生成する、指定された比較演算を実行する段階と、を備え、
前記比較演算は、大なり比較、小なり比較、大なり等号比較、小なり等号比較、および不等号比較から成る群から選択され、
さらに両方共に読み取り操作の対象となる前記第1のセットのデータ要素に含まれるデータ要素と前記第2のセットのデータ要素に含まれるデータ要素との間の読み取り‐読み取りの比較結果をフィルタ除去し、最終結果を生成する段階を備える、
方法。 - デスティネーションベクトルレジスタに、第1のセットの比較結果を格納する段階をさらに備える、請求項21に記載の方法。
- 前記比較結果は、各比較演算に関連付けられたビットを含む、請求項22に記載の方法。
- 1の値に設定された前記比較結果の各ビットは、前記第1のセットのデータ要素の1つと、前記第2のセットのデータ要素の1つとの間の関連する比較が真の結果をもたらしたことを示す、請求項23に記載の方法。
- 前記真の結果は、小なり比較に関し、前記第1のセットのデータ要素の1つが、前記第2のセットのデータ要素の1つより小さいこと、大なり比較に関し、前記第1のセットのデータ要素の1つが、前記第2のセットのデータ要素の1つより大きいこと、小なり等号比較に関し、前記第1のセットのデータ要素の1つが、前記第2のセットのデータ要素の1つより小さいまたは等しいこと、大なり等号比較に関し、前記第1のセットのデータ要素の1つが、前記第2のセットのデータ要素の1つより大きいまたは等しいこと、または、不等号比較に関し、前記第1のセットのデータ要素の1つが、前記第2のセットのデータ要素の1つに等しくないこと、を含む、請求項24に記載の方法。
- 第1のセットのデータ要素を第1のソースベクトルレジスタ内に格納する段階と、
第2のセットのデータ要素を第2のソースベクトルレジスタ内に格納する段階と、
前記第1のセットのデータ要素の各々を、前記第2のセットの指定されたデータ要素と比較して比較結果のセットを生成する、指定された比較演算を実行する段階と、を備え、
前記比較演算は、大なり比較、小なり比較、大なり等号比較、小なり等号比較、および不等号比較から成る群から選択され、
さらに前記第1のセットのデータ要素に含まれるデータ要素を、当該データ要素より下位の位置を有する、前記第2のセットのデータ要素に含まれるデータ要素のそれぞれと比較することを、前記第1のセットのデータ要素に含まれるデータ要素のそれぞれについて行う段階を備える、方法。 - 第1のセットのデータ要素を第1のソースベクトルレジスタ内に格納する段階と、
第2のセットのデータ要素を第2のソースベクトルレジスタ内に格納する段階と、
前記第1のセットのデータ要素の各々を、前記第2のセットの指定されたデータ要素と比較して比較結果のセットを生成する、指定された比較演算を実行する段階と、を備え、
前記比較演算は、大なり比較、小なり比較、大なり等号比較、小なり等号比較、および不等号比較から成る群から選択され、
さらに複数のアレイ開始アドレスを、複数のアレイ終了アドレスと比較する複数の比較演算を実行することによって、範囲チェックを実行する段階を備える、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/581,607 US9891913B2 (en) | 2014-12-23 | 2014-12-23 | Method and apparatus for performing conflict detection using vector comparison operations |
US14/581,607 | 2014-12-23 | ||
PCT/US2015/062063 WO2016105758A1 (en) | 2014-12-23 | 2015-11-23 | Method and apparatus for performing conflict detection |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017539013A JP2017539013A (ja) | 2017-12-28 |
JP6745021B2 true JP6745021B2 (ja) | 2020-08-26 |
Family
ID=56129469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017527682A Active JP6745021B2 (ja) | 2014-12-23 | 2015-11-23 | 競合検出を実行するための方法および装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9891913B2 (ja) |
EP (1) | EP3238043A4 (ja) |
JP (1) | JP6745021B2 (ja) |
KR (1) | KR20170097621A (ja) |
CN (1) | CN107003849B (ja) |
TW (1) | TWI599952B (ja) |
WO (1) | WO2016105758A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10203955B2 (en) * | 2014-12-31 | 2019-02-12 | Intel Corporation | Methods, apparatus, instructions and logic to provide vector packed tuple cross-comparison functionality |
GB2549737B (en) * | 2016-04-26 | 2019-05-08 | Advanced Risc Mach Ltd | An apparatus and method for managing address collisions when performing vector operations |
US10191744B2 (en) * | 2016-07-01 | 2019-01-29 | Intel Corporation | Apparatuses, methods, and systems for element sorting of vectors |
WO2019156060A1 (ja) | 2018-02-08 | 2019-08-15 | 日本電気株式会社 | 並列ユニオン制御装置、並列ユニオン制御方法、および記憶媒体 |
CN108897522A (zh) * | 2018-06-14 | 2018-11-27 | 北京比特大陆科技有限公司 | 数据处理方法、数据处理装置以及电子设备 |
CN112799788B (zh) * | 2021-02-07 | 2023-10-03 | 北京华如科技股份有限公司 | 一种在仿真运行中并行行为执行冲突检测方法及存储介质 |
CN113407351A (zh) * | 2021-07-20 | 2021-09-17 | 北京百度网讯科技有限公司 | 执行运算的方法、装置、芯片、设备、介质和程序产品 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4789925A (en) | 1985-07-31 | 1988-12-06 | Unisys Corporation | Vector data logical usage conflict detection |
CN103455304B (zh) * | 1995-08-31 | 2016-04-27 | 英特尔公司 | 用于处理指令集的处理器 |
JP3735438B2 (ja) * | 1997-02-21 | 2006-01-18 | 株式会社東芝 | Risc計算機 |
US6922716B2 (en) | 2001-07-13 | 2005-07-26 | Motorola, Inc. | Method and apparatus for vector processing |
US7793084B1 (en) * | 2002-07-22 | 2010-09-07 | Mimar Tibet | Efficient handling of vector high-level language conditional constructs in a SIMD processor |
CN101145030B (zh) * | 2006-09-13 | 2011-01-12 | 新鼎系统股份有限公司 | 增加变量数量、获得其余的变量、维度鉴识与变量筛选的方法及系统 |
US9069547B2 (en) * | 2006-09-22 | 2015-06-30 | Intel Corporation | Instruction and logic for processing text strings |
US8078847B2 (en) | 2007-05-14 | 2011-12-13 | Apple Inc. | Detecting memory-hazard conflicts during vector processing |
US8984262B2 (en) * | 2008-08-15 | 2015-03-17 | Apple Inc. | Generate predicates instruction for processing vectors |
JP5573134B2 (ja) * | 2009-12-04 | 2014-08-20 | 日本電気株式会社 | ベクトル型計算機及びベクトル型計算機の命令制御方法 |
US8972698B2 (en) * | 2010-12-22 | 2015-03-03 | Intel Corporation | Vector conflict instructions |
US10678541B2 (en) | 2011-12-29 | 2020-06-09 | Intel Corporation | Processors having fully-connected interconnects shared by vector conflict instructions and permute instructions |
US9715383B2 (en) * | 2012-03-15 | 2017-07-25 | International Business Machines Corporation | Vector find element equal instruction |
US9575753B2 (en) * | 2012-03-15 | 2017-02-21 | International Business Machines Corporation | SIMD compare instruction using permute logic for distributed register files |
US9459864B2 (en) * | 2012-03-15 | 2016-10-04 | International Business Machines Corporation | Vector string range compare |
US9665368B2 (en) * | 2012-09-28 | 2017-05-30 | Intel Corporation | Systems, apparatuses, and methods for performing conflict detection and broadcasting contents of a register to data element positions of another register |
US9372692B2 (en) * | 2012-12-29 | 2016-06-21 | Intel Corporation | Methods, apparatus, instructions, and logic to provide permute controls with leading zero count functionality |
US9411592B2 (en) * | 2012-12-29 | 2016-08-09 | Intel Corporation | Vector address conflict resolution with vector population count functionality |
US20140281418A1 (en) * | 2013-03-14 | 2014-09-18 | Shihjong J. Kuo | Multiple Data Element-To-Multiple Data Element Comparison Processors, Methods, Systems, and Instructions |
EP3093758B1 (en) * | 2013-03-15 | 2020-06-24 | Oracle International Corporation | Run length instruction for single instruction multiple data processors |
US9910650B2 (en) * | 2014-09-25 | 2018-03-06 | Intel Corporation | Method and apparatus for approximating detection of overlaps between memory ranges |
-
2014
- 2014-12-23 US US14/581,607 patent/US9891913B2/en active Active
-
2015
- 2015-11-20 TW TW104138539A patent/TWI599952B/zh not_active IP Right Cessation
- 2015-11-23 KR KR1020177013626A patent/KR20170097621A/ko active IP Right Grant
- 2015-11-23 CN CN201580064532.4A patent/CN107003849B/zh active Active
- 2015-11-23 WO PCT/US2015/062063 patent/WO2016105758A1/en active Application Filing
- 2015-11-23 JP JP2017527682A patent/JP6745021B2/ja active Active
- 2015-11-23 EP EP15873965.6A patent/EP3238043A4/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
KR20170097621A (ko) | 2017-08-28 |
EP3238043A1 (en) | 2017-11-01 |
JP2017539013A (ja) | 2017-12-28 |
CN107003849A (zh) | 2017-08-01 |
CN107003849B (zh) | 2021-03-02 |
US9891913B2 (en) | 2018-02-13 |
EP3238043A4 (en) | 2018-07-25 |
TWI599952B (zh) | 2017-09-21 |
WO2016105758A1 (en) | 2016-06-30 |
US20160179528A1 (en) | 2016-06-23 |
TW201643698A (zh) | 2016-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6699845B2 (ja) | 方法及びプロセッサ | |
JP6711480B2 (ja) | ベクトルインデックスロードおよびストアのための方法および装置 | |
JP6745021B2 (ja) | 競合検出を実行するための方法および装置 | |
JP6673574B2 (ja) | ベクトルビットシャッフルを実行するための方法および装置 | |
KR102508075B1 (ko) | 인덱스 및 즉치로 벡터 치환을 수행하기 위한 방법 및 장치 | |
US9244687B2 (en) | Packed data operation mask comparison processors, methods, systems, and instructions | |
JP6635438B2 (ja) | ベクトルビット反転およびクロスを実行するための方法および装置 | |
JP6741006B2 (ja) | マスクレジスタとベクトルレジスタとの間で可変に拡張するための方法および装置 | |
JP6778375B2 (ja) | ベクトルビット反転を実行するためのプロセッサ、方法、およびシステム | |
JP6835436B2 (ja) | マスクをマスク値のベクトルに拡張するための方法および装置 | |
JP2018500659A (ja) | 高速ベクトルによる動的なメモリ競合検出 | |
KR20170099860A (ko) | 벡터 포화된 더블워드/쿼드워드 덧셈을 수행하기 위한 명령어 및 로직 | |
US20140189294A1 (en) | Systems, apparatuses, and methods for determining data element equality or sequentiality | |
JP2017538215A (ja) | 逆分離演算を実行するための命令及びロジック | |
KR102528073B1 (ko) | 벡터 비트 수집을 수행하기 위한 방법 및 장치 | |
KR102321941B1 (ko) | 스핀-루프 점프를 수행하기 위한 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6745021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |