JP2018502516A - 可変高電圧無線周波数減衰器 - Google Patents

可変高電圧無線周波数減衰器 Download PDF

Info

Publication number
JP2018502516A
JP2018502516A JP2017536776A JP2017536776A JP2018502516A JP 2018502516 A JP2018502516 A JP 2018502516A JP 2017536776 A JP2017536776 A JP 2017536776A JP 2017536776 A JP2017536776 A JP 2017536776A JP 2018502516 A JP2018502516 A JP 2018502516A
Authority
JP
Japan
Prior art keywords
metal
capacitor
attenuator
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017536776A
Other languages
English (en)
Other versions
JP6382452B2 (ja
Inventor
カジンスキー、ブライアン・ジェームス
テッロビティス、エマヌエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2018502516A publication Critical patent/JP2018502516A/ja
Application granted granted Critical
Publication of JP6382452B2 publication Critical patent/JP6382452B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators
    • H03H11/245—Frequency-independent attenuators using field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators
    • H03H7/25—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/109—Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/22—Capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Attenuators (AREA)

Abstract

【解決手段】 可変減衰器は、高電圧無線周波数信号とともに使用されることが可能である。減衰器は、最低の減衰レベルにおいて少ない損失で広いダイナミックレンジを提供することができる。減衰器は、ディジタル集積回路プロセスにおいて実装され得、小さな集積回路エリアを占める。加えて、ＳｏＣの外部の回路素子の使用が減じられ得る。減衰器は、ＲＦ入力（ＲＦｐ、ＲＦｎ）およびＲＦ出力（ＯＵＴｐ、ＯＵＴｎ）に並列に接続される複数の減衰器セル（１００、１１０、１２０、１３０）を使用する。各減衰器セルは、結合キャパシタ（１０１、１０２、１１１、１１２、１２１、１２２、１３１、１３２）、及びスイッチ（１０７、１０８、１１７、１１８、１２７、１２８、１３７、１３８）によってグランドに接続される分割キャパシタ（１０３、１０４、１１３、１１４、１２３、１２４、１３３、１３４）を備える容量分割器を使用する。結合キャパシタ及び分割キャパシタは、同じ集積回路エリア中に配置される。キャパシタはまた、ＲＦ入力がＲＦ出力に対する寄生容量を回避するためにグランドからＲＦ出力をシールドするように配置される。【選択図】 図１及び図５

Description

[0001] 本発明は集積回路に関し、より詳細には高電圧無線周波数減衰器（high-voltage radio-frequency attenuators）に関する。
[0002] 可変減衰器（variable attenuator）は、信号が高感度な受信器装置に到達する前に大きな受信信号を減衰（attenuate）させるために無線周波数受信器中で使用されることが可能である。アンテナからの受信信号は、いくつかの受信機回路を破損するほどに非常に大きい場合がある。例えば、近距離通信（ＮＦＣ：near-field communication）システム中のアンテナからの信号は、１００ボルトもの大きさである場合がある。
[0003] 図９は、高電圧無線周波数減衰器１０１１の使用を示す無線周波数受信器の機能ブロック図である。無線周波数減衰器１０１１はアンテナ１００１から無線周波数（ＲＦ：radio-frequency）信号を受信し、ＲＦ信号を選択的に減衰させる。減衰させられたＲＦ信号は、包絡線検出器（envelope detector）１０２１に供給される。包絡線検出器１０２１はその出力をアナログディジタル変換器（ＡＤＣ：analog-to-digital converter）１０３１に供給する。ＡＤＣ１０３１の出力はディジタル信号プロセッサ１０４１によって処理される。
[0004] システムオンチップ（ＳｏＣ：system-on-a-chip）集積回路中で（例えばＮＦＣのための）無線周波数受信器を実装することは困難である。例えば、アンテナからサブミクロンＳｏＣ中で実装された受信機回路まで高電圧（例えば１００Ｖの差動ピークトゥピーク（differential peak-to-peak））ＲＦ信号をインターフェース（interface）することは、ＳｏＣ製造技術が低電圧（例えば１Ｖ）向けに開発されているので、課題となっている。いくつかの従来のＮＦＣ受信器は、例えば、高電圧を扱うための減衰のためにＳｏＣの外部のキャパシタ（capacitor）及び他の回路素子（circuit element）を使用してきた。
[0005] 加えて、ＲＦ信号は大きなダイナミックレンジ（dynamic range）（例えば５５ｄＢ）を有する可能性がある。いくつかの従来のＮＦＣ受信器は、最低の減衰設定において減衰が著しい可変減衰器を使用してきた。これは、受信器の性能を悪化させる可能性のある弱い信号につながる。したがって、減衰器（attenuator）が最小の減衰で最小のＲＦ信号を渡すと、受信器の性能が向上されることが可能である。
[0006] 一態様では、ＲＦ入力に接続（connect）される第１端子（first terminal）及びＲＦ出力に接続される第２端子（second terminal）を有する結合キャパシタ（coupling capacitor）と、ＲＦ出力に接続される第１端子及びグランドレファレンス（ground reference）へのスイッチ（switch）に接続される第２端子を有する分割キャパシタ（dividing capacitor）と、ここにおいて、結合キャパシタ及び分割キャパシタは、同じ集積回路エリア（integrated circuit area）中に形成（form）される、を含む減衰器セル（attenuator cell）を含む、無線周波数（ＲＦ）出力を生成（produce）するためにＲＦ入力を選択的に減衰させるための高電圧無線周波数（ＲＦ）減衰器（high-voltage radio-frequency (RF) attenuator）が提供される。
[0007] 一態様では、正のＲＦ出力及び負のＲＦ出力を含むＲＦ出力を生成するために正のＲＦ入力及び負のＲＦ入力を含むＲＦ入力を選択的に減衰させるための高電圧無線周波数減衰器が提供される。減衰器は、正のＲＦ入力に接続される第１端子、及び正のＲＦ出力に接続される第２端子を有する結合キャパシタと、正のＲＦ出力に接続される第１端子を有する分割キャパシタとを含む正側容量分割器（positive-side capacitive divider）と、分割キャパシタの第２端子は、グランドレファレンスへの第１スイッチに接続され、ここにおいて、結合キャパシタ及び分割キャパシタは、同じ集積回路エリア中に形成される、負のＲＦ入力に接続される第１端子、及び負のＲＦ出力に接続される第２端子を有する結合キャパシタと、負のＲＦ出力に接続される第１端子を有する分割キャパシタとを含む負側容量分割器（negative-side capacitive divider）と、分割キャパシタの第２端子は、グランドレファレンスへの第２スイッチに接続され、ここにおいて、結合キャパシタ及び分割キャパシタは、同じ集積回路エリア中に形成される、を含む減衰器セルを含む。
[0008] 一態様では、無線周波数（ＲＦ）入力を可変的に減衰させるための方法が提供される。方法は、複数の結合キャパシタを使用してＲＦ出力にＲＦ入力を結合することと、グランド（ground）に複数の分割キャパシタの端子（terminal）を条件付きで接続すること（conditionally connecting）と、ここにおいて、複数の結合キャパシタの各結合キャパシタは、複数の分割キャパシタのうちの１つと同じ集積回路エリア中に形成される、を含む。
[0009] ＲＦ入力に接続される第１端子、及びＲＦ出力に接続される第２端子を有する結合キャパシタ手段のための手段と、ＲＦ出力に接続される第１端子、及びグランドレファレンスへのスイッチに接続される第２端子を有する分割キャパシタ手段と、ここにおいて、結合キャパシタ手段及び分割キャパシタ手段は、同じ集積回路エリア中に形成される、を含む装置が提供される。
[0010] 本発明の他の特徴及び利点は、発明の態様を例として示す以下の記述から明らかになるはずである。
[0011] 本発明の詳細は、その構造及び動作の両方に関して、一部、添付された図面の検討によって理解され得、ここにおいて同様の参照番号は同様の部分を指す。
[0012] 現在開示されている実施形態による減衰器の概略図。 [0013] 図１の減衰器の動作を示す概略図。 図１の減衰器の動作を示す概略図。 図１の減衰器の動作を示す概略図。 [0014] 現在開示されている実施形態による減衰器セルのレイアウト図。 [0015] 減衰器セルレイアウトの図５中の線６−６によって示された部分の断面。 [0016] 図１の減衰器の減衰器セルの回路モデルの概略図。 [0017] 現在開示されている実施形態によるＲＦ信号を可変的に減衰させる手順のフローチャート。 [0018] 高電圧無線周波数減衰器の使用を示す無線周波数受信器の機能ブロック図。
[0019] 添付された図面とともに以下に示される詳細な説明は、様々な構成の説明として意図されており、ここにおいて説明される概念が実行され得る唯一の構成を表すことを意図されない。詳細な説明は、様々な概念の完全な理解を提供する目的のために具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしに実行され得ることは当業者にとって明らかであろう。いくつかの実例では、そのような概念を不明瞭にすることを避けるために、周知の構造及びコンポーネントは、簡略化された形態で示される。
[0020] 図１は、現在開示されている実施形態による減衰器の概略図である。減衰器は、例えば、相補型金属酸化物半導体（ＣＭＯＳ：complementary metal oxide semiconductor）システムオンチップ（ＳｏＣ）集積回路（ＩＣ）中で実装され得る。減衰器は、無線周波数受信器、例えば図９の近距離通信受信機中で使用され得る。
[0021] 図１の減衰器は差動無線周波数（ＲＦ）入力（正の入力ＲＦｐ及び負の入力ＲＦｎ）を受信し、差動ＲＦ出力（正の出力ＯＵＴｐ及び負の出力ＯＵＴｎ）を生成する。ＲＦ入力とＲＦ出力との間の減衰は、イネーブル（enable）制御ＥＮ０、ＥＮ１、ＥＮ２、ＥＮ３によって設定される。
[0022] 減衰器は４つの減衰器セル１００、１１０、１２０、１３０を含む。ＲＦ入力及びＲＦ出力は、減衰器セル１００、１１０、１２０、１３０の各々に並列に接続される。減衰器セル１００、１１０、１２０、１３０は個々にイネーブルにされる。第１減衰器セル１００は第１イネーブル制御ＥＮ０によってイネーブルにされ、第２減衰器セル１１０は第２イネーブル制御ＥＮ１によってイネーブルにされ、第３減衰器セル１２０は第３イネーブル制御ＥＮ２によってイネーブルにされ、第４減衰器セル１３０は第４イネーブル制御ＥＮ３によってイネーブルにされる。
[0023] 減衰器セル１００、１１０、１２０、１３０の各々は、切り替え可能な容量分割器（switchable capacitive divider）を含む。第１減衰器セル１００は、キャパシタ１０１及びキャパシタ１０３を含む正側容量分割器（positive-side capacitive divider）を含む。キャパシタ１０１は結合キャパシタ（coupling capacitor）と称され得、キャパシタ１０３は分割キャパシタ（dividing capacitor）と称され得る。キャパシタ１０１の第１端子は正のＲＦ入力に接続し、キャパシタ１０１の第２端子は正のＲＦ出力に接続する。キャパシタ１０３の第１端子も正のＲＦ出力に接続し、キャパシタ１０３の第２端子はｎチャネルトランジスタ（n-channel transistor）１０７に接続する。ｎチャネルトランジスタ１０７は、ドレイン（drain）をキャパシタ１０３の第２端子に接続され、ゲート（gate）を第１イネーブル制御ＥＮ０に接続され、ソース（source）をグランドレファレンス（それは「グランド（ground）」とも称され得る）に接続される。ｎチャネルトランジスタ１０７はスイッチとして動作し、第１イネーブル制御に基づいてキャパシタ１０３をグランドレファレンスに結合するかキャパシタ１０３を開放（open）（フローティング（floating））にしておく。キャパシタ１０３は一般にキャパシタ１０１よりはるかに大きい（例えば、１００倍大きい（100 times larger））。
[0024] 第１減衰器セル１００はまた、正側容量分割器に類似の負側容量分割器（negative-side capacitive divider）を含む。負側容量分割器は負のＲＦ入力及び負のＲＦ出力に接続する。負側容量分割器はキャパシタ１０２、キャパシタ１０４、及びｎチャネルトランジスタ１０８を含む。第１減衰器セル１００は、図１の実施形態中で、ｎチャネルトランジスタ１０７のドレイン及びｎチャネルトランジスタ１０８のドレインにおいて正側容量分割器と負側容量分割器の間に結合されたｎチャネルトランジスタ１０９を含む。ｎチャネルトランジスタ１０９のゲートは第１イネーブル制御に接続する。ｎチャネルトランジスタ１０９は、例えば、スイッチの所与の差動モードオン抵抗（differential-mode on-resistance）のためのｎチャネルトランジスタ１０７のドレイン及びｎチャネルトランジスタ１０８のドレインでの寄生容量（parasitic capacitance）を減じ得る。減じられた容量（capacitance）は減衰器のダイナミックレンジを上げることができる。
[0025] ｎチャネルトランジスタ１０７、ｎチャネルトランジスタ１０８、及びｎチャネルトランジスタ１０９は論理トランジスタ（logic transistor）ではなくＳｏＣ入出力トランジスタを使用して実装され得る。入出力トランジスタは一般に論理トランジスタより低いリーク（leakage）を有する。トランジスタリークはＲＦ出力を歪め、減衰器の性能を劣化させる可能性がある。他のタイプの低リークトランジスタ（low-leakage transistor）が使用されてもよい。
[0026] 第２減衰器セル１１０、第３減衰器セル１２０、及び第４減衰器セル１３０は、第１減衰器セル１００と同じであるか類似し得る。
[0027] 減衰器を使用する無線周波数受信器は、一般に、最大の減衰をもたらすように設定されたイネーブル制御から始まるだろう。これは、後続の受信機回路をそれら回路を破損する可能性のある高電圧（例えば３ボルト超）にさらすことを回避（avoid）する。その後、無線周波数受信器は減衰を受信信号のレベルに基づく動作レベルに減少させることが可能である。受信機回路を高電圧からさらに保護するために、減衰器は、ＲＦ出力に接続されたクランプ回路（clamp circuit）１５１及び１５２を含み得る。クランプ回路１５１及び１５２は、例えば、ＲＦ出力中の高電圧をグランドにシャント（shunt）することが可能である。クランプ回路はＳｏＣ中で使用される静電放電（ＥＳＤ：electrostatic discharge）保護回路と同じであるか類似し得る。
[0028] 図２乃至図４は、図１の減衰器の動作を示す概略図である。図２乃至図４は様々な減衰設定を示す。各図において、減衰器セル中のスイッチ（例えば第１減衰器セル１００中のｎチャネルトランジスタ１０７、ｎチャネルトランジスタ１０８、及びｎチャネルトランジスタ１０９）は関連するイネーブル制御の値（カッコ中に示される）に応じて短絡（short）または開放（open）するものとして示される。
[0029] 図２は、減衰器の無減衰設定を（no-attenuation setting）示す。イネーブル制御の各々は０であり、また、スイッチは全て開いている。無減衰設定では、ＲＦ入力は、減衰無しで（ＲＦ出力に対する容量のような寄生回路要素が原因の少量の減衰があるかもしれない）ＲＦ出力に容量結合される。
[0030] 図３は、減衰器の高減衰設定（high-attenuation setting）を示す。イネーブル制御の各々は１であり、また、スイッチは全て閉じられている。高減衰設定では、ＲＦ入力は、減衰器セルキャパシタ（attenuator cell capacitor）の相対容量（relative capacitance）に応じた高い減衰でＲＦ出力に容量結合される。
[0031] 図４は、減衰器の低減衰設定（low-attenuation setting）を示す。イネーブル制御の１つ（第３イネーブル制御）は１であり、他のイネーブル制御は０である。したがって、スイッチは第３減衰器セル１３０中で閉じられており、また、他の減衰器セル中のスイッチは開いている。図４の低減衰設定では、ＲＦ入力からＲＦ出力までの減衰は、図３の高減衰設定の減衰の約４分の１である（相対減衰（relative attenuation）はさらに下に説明されるような４分の１と異なる可能性がある）。
[0032] 受信信号が大きなダイナミックレンジを有する場合の無線周波数受信器の性能は、減衰器が大きな最大減衰（maximum attenuation）及び小さな最小減衰（minimum attenuation）を有すると向上されることが可能である。用語 減衰（term attenuation）は、ここで、ＲＦ出力の振幅に対するＲＦ入力の振幅の比率（ratio）を表わすために使用される。最大減衰は、結合キャパシタ（例えばキャパシタ１０１）の容量に対する分割キャパシタ（例えばキャパシタ１０３）の容量の比率に基づく。最小の減衰は、グランドへの寄生容量（例えばＲＦ出力に対する容量）に対する結合キャパシタの容量の比率に基づく。例えばＲＦ入力と分割キャパシタの第２端（例えばノードＧｐ）との間の他の寄生容量は最小減衰を上げない。寄生容量がなければ、最小減衰は１である（ＲＦ出力はＲＦ入力と等しい）。
[0033] 図５は、現在開示されている実施形態による減衰器セルのレイアウト図である。図５のビュー（view）は、集積回路のレイアウトの設計のために一般に使用されるビューである。明瞭の目的で、多くの細部及び層（例えばビア層（via layer））は図５に示されない。具体例を提供するために、レイアウトの態様は、図１の第１減衰器セル１００を参照して記述される。図１の減衰器は、減衰器セルレイアウトのアレイを使用して実装され得る。
[0034] 減衰器セルレイアウトは、ＲＦ出力とグランドレベルとの間の寄生容量を維持することによって減衰器性能を向上させるように配列（arrange）される。例えば、結合キャパシタ及び関連する分割キャパシタは同じエリア中に形成される。対照的に、いくつかの従来の減衰器は、結合及び分割キャパシタペア（capacitor pair）を近くまたは隣接エリア中に位置（locate）させてきた。さらに、ＲＦ入力はシールド（shield）として使用され、ＲＦ出力（及び減衰器セルの中間ノード）をグランドから分離する。また、スイッチへのグランド接続はＲＦ出力から分離される。有害な寄生容量を減じることに加えて、結合キャパシタ及び分割キャパシタを同じエリア中に形成することは、減衰器の大きさ（集積回路面積（integrated circuit area））を減じ得る。
[0035] 減衰器セルレイアウトは、中心に位置されるスイッチ領域（switch region）７１１を含む。スイッチ領域７１１は、ｎチャネルトランジスタ１０７、ｎチャネルトランジスタ１０８、及びｎチャネルトランジスタ１０９を含む。グランドレファレンス線（ground reference line）７９５は、スイッチ領域７１１に接続するために減衰器セルを通って縦に引き回される。グランドレファレンス線７９５は、適切な金属層（metal layer）、例えば第２金属層（「金属２」）から形成され得る。
[0036] 正側容量分割器及び負側容量分割器の複数のキャパシタは、グランドレファレンス線７９５の（図５の向きで）上下に位置する。（正側容量分割器の）キャパシタ１０３は、誘電体（dielectric）によって分離された金属ストライプ（metal stripe）７３１で形成される金属−絶縁体−金属（ＭＩＭ：metal-insulator-metal）キャパシタである。金属ストライプ７３１は接続領域（connection region）７３５で相互接続される。接続領域７３５は、金属層、及び金属ストライプ７３１中で使用される金属層に適するように配列されたビア層、を含む。キャパシタ１０３の形成に加えて、接続領域７３５は減衰器セルにキャパシタ１０３を接続するために使用される。例えば、接続領域７３５のうちの外側の方は正のＲＦ出力に接続し得、また、接続領域７３５のうちの内側の方はスイッチ領域７１１中のｎチャネルトランジスタ１０７及びｎチャネルトランジスタ１０９にキャパシタ１０３を接続し得る。グランドレファレンス線７９５がＲＦ出力から離れており、それによってＲＦ出力とグランドとの間の寄生容量を回避することに留意されたい。
[0037] キャパシタ１０１は金属板（metal plate）７２１を使用して形成される。金属板７２１は正のＲＦ入力に接続する。キャパシタ１０１は、金属板７２１と、正のＲＦ出力に接続される金属ストライプ７３１の一部との間の垂直なフラックス（vertical-flux）の容量（capacitance）によって形成される。金属板７２１と、スイッチに接続される金属ストライプ７３１の一部との間の垂直なフラックスの容量は、寄生キャパシタ（parasitic capacitor）（図７の回路モデル中のキャパシタＣｐ２）を形成する。
[0038] 負側容量分割器は、減衰器セルレイアウトの下側の部分において同様に形成される。負側容量分割器は金属ストライプ７３２、接続領域７３６、及び金属板７２１を含む。
[0039] 図６は、線７−７によって示される減衰器セルレイアウトの一部の断面である。断面は、６金属層製造プロセス（six metal layer fabrication process）において製造された減衰器セルについてのものである。
[0040] キャパシタ１０３（ＭＩＭキャパシタ）は、互い違いの（alternating）金属ストライプで形成される。図６の実施形態では、第３金属層（「金属３」）、第４金属層（「金属４」）、及び第５金属層（「金属５」）は、キャパシタ１０３を形成するために使用される。ストライプは、スイッチに接続された金属５ストライプ８６５、金属４ストライプ８６４、金属３ストライプ８６３、及び正のＲＦ出力に接続された金属５ストライプ８７５、金属４ストライプ８７４、及び金属３ストライプ８７３とともにチェッカー盤（checkerboard）のように相互接続される。キャパシタ端子の大きな表面積及びそれらの小さな分離により、キャパシタ１０３は大きな面積容量密度（areal capacitance density）を有する。キャパシタ端子が単に層内で交互に並ぶ（alternate）水平の束のキャパシタが使用されてもよい。
[0041] （図５中の金属板７２１に対応する）金属板８２１は、第１金属層（first metal layer）（集積回路基板（integrated circuit substrate）に最も近い「金属１」）から形成される。図６の実施形態では第２金属層が使用されないことに留意されたい。キャパシタ１０１は金属板８２１と金属３ストライプ８６３との間に形成される。キャパシタ端子の小さな表面積及びそれらの大きな分離により、キャパシタ１０３は小さな面積容量密度を有する。
[0042] 図５において見られるように、金属板７２１は金属ストライプ７３１を越えて広がる（extend beyond)。これは、ＲＦ出力（キャパシタ１０３の第１端子）またはスイッチのｎチャネルトランジスタのドレイン（キャパシタ１０３の第２端子）からグランド（集積回路基板）への間の周辺容量（fringe capacitance）を減じるか除去する。代わりに、キャパシタ１０３の端子からの周辺容量はＲＦ入力（金属板７２１）に対する。図７の回路モデルを参照して下に詳述されるように、キャパシタ１０３の端子からＲＦ入力までの容量は、減衰器性能を損なわない。
[0043] 図５及び図６に示される減衰器セルレイアウトは、例となる６金属層製造プロセスのためのものである。レイアウトにおけるバリエーションが、他の製造プロセス中で使用され得、または別の減衰器性能（例えば別の最大減衰）を提供するために使用され得る。減衰器の最大減衰は、結合キャパシタの容量に対する分割キャパシタの容量の比率に依存する。この比率は、図６に示される金属層の配置に依存する。例えば、第２金属層の省略は、ＲＦ入力とＲＦ出力との間の分離を増し、それによって結合容量を減じる。分割容量は、例えば使用される金属層または金属−絶縁体−金属キャパシタ（metal-insulator-metal capacitor）の金属ストライプの間隔を変えることによって、変更されることが可能である。より多くの金属層を使用することまたは金属ストライプ間の間隔を減じることは、分割容量を増やすだろう。例となる６金属層製造プロセスでは、第６金属層は非常に大きな最小幅及び間隔を有する。したがって、第６金属層はＭＩＭキャパシタ中で使用されない。
[0044] 図７は、図１の減衰器の減衰器セルの回路モデルの概略図である。第１減衰器セル１００について、スイッチＳＷ１はｎチャネルトランジスタ１０７に対応し、スイッチＳＷ２はｎチャネルトランジスタ１０８に対応し、スイッチＳＷ３はｎチャネルトランジスタ１０９に対応し、キャパシタＣ１はキャパシタ１０１に対応し、キャパシタＣ２はキャパシタ１０３に対応し、キャパシタＣ１´はキャパシタ１０２に対応し、キャパシタＣ２´はキャパシタ１０３に対応する。明確かつ簡潔な記述のために、回路モデルは正側容量分圧器のみについて記述される。負側容量分圧器は同様に機能する。
[0045] キャパシタＣｐ１、キャパシタＣｐ２、キャパシタＣｐ２´、及びキャパシタＣｐ２´は、キャパシタＣ１、キャパシタＣ２、キャパシタＣ１´、及びキャパシタＣ２´の実装に関連する寄生容量を表す。キャパシタＣｐ１は、図５及び図６のレイアウトについて、主に金属板７２１と集積回路基板との間の容量である。キャパシタＣｐ２は、図５及び図６のレイアウトについて、主に金属板７２１と正のＲＦ出力に接続する金属３ストライプ８７３との間の容量である。
[0046] 減衰器セルがディセーブル（disable）にされると、スイッチは開いており、また、正のＲＦ入力はキャパシタＣ１によって正のＲＦ出力に容量結合（capacitively couple）される。正のＲＦ入力はまた、キャパシタＣｐ２及びキャパシタＣ２の直列結合によって正のＲＦ出力に容量結合される。キャパシタＣｐ２及びキャパシタＣ２の直列結合がキャパシタＣ１と並列であるので、ディセーブルにされる減衰器セルの動作はキャパシタＣｐ２及びキャパシタＣ２の影響を無視して理解されることが可能である。ディセーブルにされる減衰器セルの動作はまた、スイッチと関連した寄生容量の影響を無視して理解されることが可能である（例えば、スイッチと関連した寄生容量は、回路素子容量と比較して小さいことが可能である）。正のＲＦ入力とグランドレファレンスとの間にあるキャパシタＣｐ１は、正のＲＦ入力に容量性負荷を加えるだけであり、また、減衰器セルの動作はキャパシタＣｐ１を無視して理解されることが可能である。
[0047] 減衰器セルがイネーブルにされると、スイッチは閉じられている。キャパシタＣｐ１及びキャパシタＣｐ２が正のＲＦ入力とグランドレファレンスとの間で並列であるので、キャパシタＣｐ１及びキャパシタＣｐ２は正のＲＦ入力に容量性負荷を加えるだけであり、また、減衰器セルの動作はキャパシタＣｐ１及びキャパシタＣｐ２を無視して理解されることが可能である。キャパシタＣ１及びキャパシタＣ２は、正のＲＦ入力と正のＲＦ出力との間の分圧器（voltage divider）を形成する。ＲＦ入力からＲＦ出力までの減衰は、Ｃ１／（Ｃ１＋Ｃ２）であり、ここでＣ１はキャパシタＣ１の容量であり、Ｃ２はＣ２の容量である。この減衰は、Ｃ２がＣ１よりはるかに大きいと、ほぼＣ１／Ｃ２である。
[0048] 減衰器セルが正のＲＦ出力とグランドとの間の、すなわちスイッチＳＷ１の両端（ノードＧｐとグランドとの間で）で重大な寄生容量（material parasitic capacitance）を有しないことに留意されたい。そのような容量は、減衰器の動作を変える。グランド以外のノード（例えば電圧源（voltage supply））への容量は、同様に減衰器の動作を変えるだろう。
[0049] 図８は、現在開示されている実施形態によってＲＦ信号を可変的に減衰させる手順のフローチャートである。プロセスのステップは、例えば減衰器 図１を使用して行われ得、それを参照しながら記述される。プロセスは、ＲＦ入力に対して選択可能な減衰を有するＲＦ出力を生成する。
[0050] ブロック２１０において、プロセスは複数の結合キャパシタによってＲＦ出力にＲＦ入力を結合する。例えば、キャパシタ１０１、１１１、１２１、１３１は、正のＲＦ出力に正のＲＦ入力を結合する。
[0051] ブロック２２０において、プロセスは、グランドに複数の分割キャパシタの端子を条件付きで（conditionally）接続する。例えば、ｎチャネルトランジスタ１０７、１１７、１２７、１３７は、グランドにキャパシタ１０３、１１３、１２３、１３３の端子を条件付きで接続する。分割キャパシタの端子がグランドに接続されない場合、それらは開放されたままとされる。プロセスは、ＲＦ入力からＲＦ出力までの所望の減衰に基づいて端子を条件付きで接続する。グランドに条件付きで接続されない分割キャパシタの端子はＲＦ出力に接続される。
[0052] プロセス 図８は、例えば、ブロックを加えるか、省略するか、並べ替えるか、変更することによって修正され得る。加えて、複数のブロックが同時に実行され得る。
[0053] 発明の特徴が特定の実施形態について上記されているが、発明の多くのバリエーションが可能である。例えば、減衰器は、金属層の別の数及び別のタイプのトランジスタを有するプロセスを含む他の製造プロセスを使用して形成され得る。加えて、減衰器は（差動（differential）ではなく）シングルエンド（single-ended）の入力及び出力を有し得る。さらに、減衰器は、減衰器セルの減衰器セルの別の数を有し得、別の大きさ（例えば相違する容量）の減衰器セルを有し得、減衰器セルは共有されたイネーブルを有し得る（例えば、２進数の重み付け）。減衰器セル中で別のスイッチ、例えば電圧供給に減衰器セル中の中間ノードを条件付きで切り替えるｐチャネルトランジスタ、が使用され得る。さらに他のバリエーションでは、スイッチが減衰器セルから省略される。
[0054] 上方、下方、左、右等の方向性の用語（directional terms）が、いくつかの特徴を記述するために使用される。この専門用語（terminology）は、明確で簡潔な記述を提供するために使用される。用語は、相対的なものであり、また、特定の絶対的な方向が暗示されるべきでない。加えて、様々な実施形態の特徴は、上記されたものと異なる組み合わせで組み合わせられ得る。
[0055] 開示された実施形態の上記の記述は、どの当業者も発明を行いまたは使用することを可能にするために提供される。これらの実施形態への様々な修正は当業者に直ちに明らかになるであろうし、また、ここに記述された包括的な原理は、発明の思想または範囲から逸脱することなく他の実施形態に適用されることが可能である。したがって、ここに提示された記述及び図面が発明の現在好ましい実施形態を表し、よって本発明によって広く企図される主題の代表であることが理解されるべきである。本発明の範囲が当業者にとって明白であり得る他の実施形態を完全に包含し、したがって本発明の範囲が添付の請求項以外に何によっても限定されないことがさらに理解される。
[0055] 開示された実施形態の上記の記述は、どの当業者も発明を行いまたは使用することを可能にするために提供される。これらの実施形態への様々な修正は当業者に直ちに明らかになるであろうし、また、ここに記述された包括的な原理は、発明の思想または範囲から逸脱することなく他の実施形態に適用されることが可能である。したがって、ここに提示された記述及び図面が発明の現在好ましい実施形態を表し、よって本発明によって広く企図される主題の代表であることが理解されるべきである。本発明の範囲が当業者にとって明白であり得る他の実施形態を完全に包含し、したがって本発明の範囲が添付の請求項以外に何によっても限定されないことがさらに理解される。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
無線周波数（ＲＦ）出力を生成するためにＲＦ入力を選択的に減衰させるための高電圧ＲＦ減衰器であって、前記減衰器は、
前記ＲＦ入力に接続される第１端子、及び前記ＲＦ出力に接続される第２端子を有する結合キャパシタと、
前記ＲＦ出力に接続される第１端子、及びグランドレファレンスへのスイッチに接続される第２端子を有する分割キャパシタと、
ここにおいて、前記結合キャパシタ及び前記分割キャパシタは、同じ集積回路エリア中に形成される、
を備える減衰器セル
を備える、減衰器。
［Ｃ２］
前記ＲＦ入力は、前記グランドレファレンスから前記ＲＦ出力をシールドするように配列される、Ｃ１の減衰器。
［Ｃ３］
前記減衰器セルは、前記ＲＦ入力に接続される金属板をさらに備え、
ここにおいて、前記分割キャパシタは、複数の金属ストライプを有する金属−絶縁体−金属キャパシタによって形成され、
ここにおいて、前記金属板は、前記金属−絶縁体−金属キャパシタと集積回路基板との間に位置され、
ここにおいて、前記結合キャパシタの端子は、前記ＲＦ出力に接続される前記金属−絶縁体−金属キャパシタの一部及び前記金属板によって形成される、Ｃ１の減衰器。
［Ｃ４］
前記金属板は、前記金属−絶縁体−金属キャパシタを超えて広がる、Ｃ３の減衰器。
［Ｃ５］
前記金属板は、第１金属層中に形成される、Ｃ３の減衰器。
［Ｃ６］
前記金属−絶縁体−金属キャパシタの前記複数の金属ストライプは、第３金属層及び第４金属層を含む、Ｃ５の減衰器。
［Ｃ７］
前記金属−絶縁体−金属キャパシタの前記複数の金属ストライプは、第２金属層を含まない、Ｃ５の減衰器。
［Ｃ８］
前記ＲＦ出力に接続されるクランプ回路をさらに備える、Ｃ１の減衰器。
［Ｃ９］
前記スイッチは、ｎチャネルトランジスタである、Ｃ１の減衰器。
［Ｃ１０］
前記ｎチャネルトランジスタは、低リークトランジスタである、Ｃ９の減衰器。
［Ｃ１１］
前記ＲＦ入力に接続される第１端子、及び前記ＲＦ出力に接続される第２端子を有する第２結合キャパシタと、
前記ＲＦ出力に接続される第１端子、及び前記グランドレファレンスへの第２スイッチに接続される第２端子を有する第２分割キャパシタと、
ここにおいて、前記第２結合キャパシタ及び前記第２分割キャパシタは、同じ集積回路エリア中に形成される、
を備える第２減衰器セル、をさらに備える、Ｃ１の減衰器。
［Ｃ１２］
正のＲＦ出力及び負のＲＦ出力を含むＲＦ出力を生成するために正のＲＦ入力及び負のＲＦ入力を含むＲＦ入力を選択的に減衰させるための高電圧無線周波数減衰器であって、前記減衰器は、
前記正のＲＦ入力に接続される第１端子、及び前記正のＲＦ出力に接続される第２端子を有する結合キャパシタと、前記正のＲＦ出力に接続される第１端子を有する分割キャパシタとを含む正側容量分割器と、前記分割キャパシタの第２端子は、グランドレファレンスへの第１スイッチに接続され、ここにおいて、前記結合キャパシタ及び前記分割キャパシタは、同じ集積回路エリア中に形成される、
前記負のＲＦ入力に接続される第１端子、及び前記負のＲＦ出力に接続される第２端子を有する結合キャパシタと、前記負のＲＦ出力に接続される第１端子を有する分割キャパシタとを含む負側容量分割器と、前記分割キャパシタの第２端子は、前記グランドレファレンスへの第２スイッチに接続され、ここにおいて、前記結合キャパシタ及び前記分割キャパシタは、同じ集積回路エリア中に形成される、
を備える減衰器セル
を備える、減衰器。
［Ｃ１３］
前記正のＲＦ入力は、前記グランドレファレンスから前記正のＲＦ出力をシールドするように配列され、前記負のＲＦ入力は、前記グランドレファレンスから前記負のＲＦ出力をシールドするように配列される、Ｃ１２の減衰器。
［Ｃ１４］
前記減衰器セルの前記正側容量分割器は、
前記正のＲＦ入力に接続される金属板と、
ここにおいて、前記分割キャパシタは、複数の金属ストライプを有する金属−絶縁体−金属キャパシタによって形成され、
ここにおいて、前記金属板は、前記金属−絶縁体−金属キャパシタと集積回路基板との間に位置され、
ここにおいて、前記結合キャパシタの端子は、前記正のＲＦ出力に接続される前記金属−絶縁体−金属キャパシタの一部及び前記金属板によって形成される、
をさらに備え、
前記減衰器セルの前記負側容量分割器は、
前記負のＲＦ入力に接続される金属板と、
ここにおいて、前記分割キャパシタは、複数の金属ストライプを有する金属−絶縁体−金属キャパシタによって形成され、
ここにおいて、前記金属板は、前記金属−絶縁体−金属キャパシタと前記集積回路基板との間に位置され、
ここにおいて、前記結合キャパシタの端子は、前記負のＲＦ出力に接続される前記金属−絶縁体−金属キャパシタの一部及び前記金属板によって形成される、
をさらに備える、Ｃ１２の減衰器。
［Ｃ１５］
前記減衰器セルの前記正側容量分割器の前記金属板は、前記減衰器セルの前記正側容量分割器の前記金属−絶縁体−金属キャパシタを超えて広がり、
前記減衰器セルの前記負側容量分割器の前記金属板は、前記減衰器セルの前記負側容量分割器の前記金属−絶縁体−金属キャパシタを超えて広がる、Ｃ１４の減衰器。
［Ｃ１６］
前記第１スイッチ及び前記第２スイッチは、前記減衰器セルの前記正側容量分割器の前記金属板と前記減衰器セルの前記負側容量分割器の前記金属板との間に配置されるスイッチ領域中に配置される、Ｃ１４の減衰器。
［Ｃ１７］
前記金属板は、第１金属層中に形成される、Ｃ１４の減衰器。
［Ｃ１８］
前記金属−絶縁体−金属キャパシタの前記複数の金属ストライプは、第３金属層及び第４金属層を含む、Ｃ１７の減衰器。
［Ｃ１９］
前記金属−絶縁体−金属キャパシタの前記複数の金属ストライプは、第２金属層を含まない、Ｃ１７の減衰器。
［Ｃ２０］
前記正のＲＦ出力に接続されるクランプ回路、及び前記負のＲＦ出力に接続されるクランプ回路をさらに備える、Ｃ１２の減衰器。
［Ｃ２１］
前記第１スイッチ及び前記第２スイッチは、ｎチャネルトランジスタである、Ｃ１２の減衰器。
［Ｃ２２］
前記ｎチャネルトランジスタは、低リークトランジスタである、Ｃ２１の減衰器。
［Ｃ２３］
前記減衰器セルは、前記正側容量分割器の前記分割キャパシタの前記第２端子と前記負側容量分割器の前記分割キャパシタの前記第２端子との間に結合される第３スイッチをさらに備える、Ｃ１２の減衰器。
［Ｃ２４］
前記正のＲＦ入力に接続される第１端子、及び前記正のＲＦ出力に接続される第２端子を有する結合キャパシタと、前記正のＲＦ出力に接続される第１端子を有する分割キャパシタとを含む第２正側容量分割器と、前記分割キャパシタの第２端子は、グランドへの第３スイッチに接続され、ここにおいて、前記結合キャパシタ及び前記分割キャパシタは、同じ集積回路エリア中に形成される、
前記負のＲＦ入力に接続される第１端子、及び前記負のＲＦ出力に接続される第２端子を有する結合キャパシタと、前記負のＲＦ出力に接続される第１端子を有する分割キャパシタとを含む第２負側容量分割器と、前記分割キャパシタの第２端子は、グランドへの第４スイッチに接続され、ここにおいて、前記結合キャパシタ及び前記分割キャパシタは、同じ集積回路中に形成される、
を備える第２減衰器セルをさらに備える、Ｃ１２の減衰器。
［Ｃ２５］
無線周波数（ＲＦ）入力を可変的に減衰させるための方法であって、前記方法は、
複数の結合キャパシタを使用してＲＦ出力に前記ＲＦ入力を結合することと、
グランドに複数の分割キャパシタの端子を条件付きで接続することと、
ここにおいて、前記複数の結合キャパシタの各結合キャパシタは、前記複数の分割キャパシタのうちの１つと同じ集積回路エリア中に形成される、
を備える、方法。
［Ｃ２６］
前記ＲＦ入力は、グランドレファレンスから前記ＲＦ出力をシールドするように配列される、Ｃ２５の方法。
［Ｃ２７］
前記複数の分割キャパシタの各々は、複数の金属ストライプを有する金属−絶縁体−金属キャパシタである、Ｃ２５の方法。
［Ｃ２８］
前記結合キャパシタの各々は、前記ＲＦ出力に接続される前記金属−絶縁体−金属キャパシタの一部及び金属板によって形成される、Ｃ２７の方法。
［Ｃ２９］
前記金属板は、前記金属−絶縁体−金属キャパシタと集積回路基板との間に位置される、Ｃ２８の方法。
［Ｃ３０］
装置であって、
ＲＦ入力に接続される第１端子、及びＲＦ出力に接続される第２端子を有する結合キャパシタ手段と、
前記ＲＦ出力に接続される第１端子、及びグランドレファレンスへのスイッチに接続される第２端子を有する分割キャパシタ手段と、
ここにおいて、前記結合キャパシタ手段及び前記分割キャパシタ手段は、同じ集積回路エリア中に形成される、
を備える、装置。
［Ｃ３１］
前記ＲＦ入力は、前記グランドレファレンスから前記ＲＦ出力をシールドするように配列される、Ｃ３０の装置。
［Ｃ３２］
前記ＲＦ入力に接続される金属板をさらに備え、
ここにおいて、前記分割キャパシタ手段は、複数の金属ストライプを有する金属−絶縁体−金属キャパシタによって形成され、
ここにおいて、前記金属板は、前記金属−絶縁体−金属キャパシタと集積回路基板との間に位置され、
ここにおいて、前記結合キャパシタ手段の端子は、前記ＲＦ出力に接続される前記金属−絶縁体−金属キャパシタの一部及び前記金属板によって形成される、Ｃ３０の装置。
［Ｃ３３］
前記金属板は、前記金属−絶縁体−金属キャパシタを超えて広がる、Ｃ３２の装置。
［Ｃ３４］
前記金属板は、第１金属層中に形成される、Ｃ３２の装置。
［Ｃ３５］
前記金属−絶縁体−金属キャパシタの前記複数の金属ストライプは、第３金属層及び第４金属層を含む、Ｃ３４の装置。
［Ｃ３６］
前記金属−絶縁体−金属キャパシタの前記複数の金属ストライプは、第２金属層を含まない、Ｃ３４の装置。
［Ｃ３７］
前記ＲＦ出力に接続されるクランプ回路をさらに備える、Ｃ３０の装置。
［Ｃ３８］
前記スイッチは、ｎチャネルトランジスタである、Ｃ３０の装置。
［Ｃ３９］
前記ｎチャネルトランジスタは、低リークトランジスタである、Ｃ３８の装置。

Claims (39)

  1. 無線周波数（ＲＦ）出力を生成するためにＲＦ入力を選択的に減衰させるための高電圧ＲＦ減衰器であって、前記減衰器は、
    前記ＲＦ入力に接続される第１端子、及び前記ＲＦ出力に接続される第２端子を有する結合キャパシタと、
    前記ＲＦ出力に接続される第１端子、及びグランドレファレンスへのスイッチに接続される第２端子を有する分割キャパシタと、
    ここにおいて、前記結合キャパシタ及び前記分割キャパシタは、同じ集積回路エリア中に形成される、
    を備える減衰器セル
    を備える、減衰器。
  2. 前記ＲＦ入力は、前記グランドレファレンスから前記ＲＦ出力をシールドするように配列される、請求項１の減衰器。
  3. 前記減衰器セルは、前記ＲＦ入力に接続される金属板をさらに備え、
    ここにおいて、前記分割キャパシタは、複数の金属ストライプを有する金属−絶縁体−金属キャパシタによって形成され、
    ここにおいて、前記金属板は、前記金属−絶縁体−金属キャパシタと集積回路基板との間に位置され、
    ここにおいて、前記結合キャパシタの端子は、前記ＲＦ出力に接続される前記金属−絶縁体−金属キャパシタの一部及び前記金属板によって形成される、請求項１の減衰器。
  4. 前記金属板は、前記金属−絶縁体−金属キャパシタを超えて広がる、請求項３の減衰器。
  5. 前記金属板は、第１金属層中に形成される、請求項３の減衰器。
  6. 前記金属−絶縁体−金属キャパシタの前記複数の金属ストライプは、第３金属層及び第４金属層を含む、請求項５の減衰器。
  7. 前記金属−絶縁体−金属キャパシタの前記複数の金属ストライプは、第２金属層を含まない、請求項５の減衰器。
  8. 前記ＲＦ出力に接続されるクランプ回路をさらに備える、請求項１の減衰器。
  9. 前記スイッチは、ｎチャネルトランジスタである、請求項１の減衰器。
  10. 前記ｎチャネルトランジスタは、低リークトランジスタである、請求項９の減衰器。
  11. 前記ＲＦ入力に接続される第１端子、及び前記ＲＦ出力に接続される第２端子を有する第２結合キャパシタと、
    前記ＲＦ出力に接続される第１端子、及び前記グランドレファレンスへの第２スイッチに接続される第２端子を有する第２分割キャパシタと、
    ここにおいて、前記第２結合キャパシタ及び前記第２分割キャパシタは、同じ集積回路エリア中に形成される、
    を備える第２減衰器セル、をさらに備える、請求項１の減衰器。
  12. 正のＲＦ出力及び負のＲＦ出力を含むＲＦ出力を生成するために正のＲＦ入力及び負のＲＦ入力を含むＲＦ入力を選択的に減衰させるための高電圧無線周波数減衰器であって、前記減衰器は、
    前記正のＲＦ入力に接続される第１端子、及び前記正のＲＦ出力に接続される第２端子を有する結合キャパシタと、前記正のＲＦ出力に接続される第１端子を有する分割キャパシタとを含む正側容量分割器と、前記分割キャパシタの第２端子は、グランドレファレンスへの第１スイッチに接続され、ここにおいて、前記結合キャパシタ及び前記分割キャパシタは、同じ集積回路エリア中に形成される、
    前記負のＲＦ入力に接続される第１端子、及び前記負のＲＦ出力に接続される第２端子を有する結合キャパシタと、前記負のＲＦ出力に接続される第１端子を有する分割キャパシタとを含む負側容量分割器と、前記分割キャパシタの第２端子は、前記グランドレファレンスへの第２スイッチに接続され、ここにおいて、前記結合キャパシタ及び前記分割キャパシタは、同じ集積回路エリア中に形成される、
    を備える減衰器セル
    を備える、減衰器。
  13. 前記正のＲＦ入力は、前記グランドレファレンスから前記正のＲＦ出力をシールドするように配列され、前記負のＲＦ入力は、前記グランドレファレンスから前記負のＲＦ出力をシールドするように配列される、請求項１２の減衰器。
  14. 前記減衰器セルの前記正側容量分割器は、
    前記正のＲＦ入力に接続される金属板と、
    ここにおいて、前記分割キャパシタは、複数の金属ストライプを有する金属−絶縁体−金属キャパシタによって形成され、
    ここにおいて、前記金属板は、前記金属−絶縁体−金属キャパシタと集積回路基板との間に位置され、
    ここにおいて、前記結合キャパシタの端子は、前記正のＲＦ出力に接続される前記金属−絶縁体−金属キャパシタの一部及び前記金属板によって形成される、
    をさらに備え、
    前記減衰器セルの前記負側容量分割器は、
    前記負のＲＦ入力に接続される金属板と、
    ここにおいて、前記分割キャパシタは、複数の金属ストライプを有する金属−絶縁体−金属キャパシタによって形成され、
    ここにおいて、前記金属板は、前記金属−絶縁体−金属キャパシタと前記集積回路基板との間に位置され、
    ここにおいて、前記結合キャパシタの端子は、前記負のＲＦ出力に接続される前記金属−絶縁体−金属キャパシタの一部及び前記金属板によって形成される、
    をさらに備える、請求項１２の減衰器。
  15. 前記減衰器セルの前記正側容量分割器の前記金属板は、前記減衰器セルの前記正側容量分割器の前記金属−絶縁体−金属キャパシタを超えて広がり、
    前記減衰器セルの前記負側容量分割器の前記金属板は、前記減衰器セルの前記負側容量分割器の前記金属−絶縁体−金属キャパシタを超えて広がる、請求項１４の減衰器。
  16. 前記第１スイッチ及び前記第２スイッチは、前記減衰器セルの前記正側容量分割器の前記金属板と前記減衰器セルの前記負側容量分割器の前記金属板との間に配置されるスイッチ領域中に配置される、請求項１４の減衰器。
  17. 前記金属板は、第１金属層中に形成される、請求項１４の減衰器。
  18. 前記金属−絶縁体−金属キャパシタの前記複数の金属ストライプは、第３金属層及び第４金属層を含む、請求項１７の減衰器。
  19. 前記金属−絶縁体−金属キャパシタの前記複数の金属ストライプは、第２金属層を含まない、請求項１７の減衰器。
  20. 前記正のＲＦ出力に接続されるクランプ回路、及び前記負のＲＦ出力に接続されるクランプ回路をさらに備える、請求項１２の減衰器。
  21. 前記第１スイッチ及び前記第２スイッチは、ｎチャネルトランジスタである、請求項１２の減衰器。
  22. 前記ｎチャネルトランジスタは、低リークトランジスタである、請求項２１の減衰器。
  23. 前記減衰器セルは、前記正側容量分割器の前記分割キャパシタの前記第２端子と前記負側容量分割器の前記分割キャパシタの前記第２端子との間に結合される第３スイッチをさらに備える、請求項１２の減衰器。
  24. 前記正のＲＦ入力に接続される第１端子、及び前記正のＲＦ出力に接続される第２端子を有する結合キャパシタと、前記正のＲＦ出力に接続される第１端子を有する分割キャパシタとを含む第２正側容量分割器と、前記分割キャパシタの第２端子は、グランドへの第３スイッチに接続され、ここにおいて、前記結合キャパシタ及び前記分割キャパシタは、同じ集積回路エリア中に形成される、
    前記負のＲＦ入力に接続される第１端子、及び前記負のＲＦ出力に接続される第２端子を有する結合キャパシタと、前記負のＲＦ出力に接続される第１端子を有する分割キャパシタとを含む第２負側容量分割器と、前記分割キャパシタの第２端子は、グランドへの第４スイッチに接続され、ここにおいて、前記結合キャパシタ及び前記分割キャパシタは、同じ集積回路中に形成される、
    を備える第２減衰器セルをさらに備える、請求項１２の減衰器。
  25. 無線周波数（ＲＦ）入力を可変的に減衰させるための方法であって、前記方法は、
    複数の結合キャパシタを使用してＲＦ出力に前記ＲＦ入力を結合することと、
    グランドに複数の分割キャパシタの端子を条件付きで接続することと、
    ここにおいて、前記複数の結合キャパシタの各結合キャパシタは、前記複数の分割キャパシタのうちの１つと同じ集積回路エリア中に形成される、
    を備える、方法。
  26. 前記ＲＦ入力は、グランドレファレンスから前記ＲＦ出力をシールドするように配列される、請求項２５の方法。
  27. 前記複数の分割キャパシタの各々は、複数の金属ストライプを有する金属−絶縁体−金属キャパシタである、請求項２５の方法。
  28. 前記結合キャパシタの各々は、前記ＲＦ出力に接続される前記金属−絶縁体−金属キャパシタの一部及び金属板によって形成される、請求項２７の方法。
  29. 前記金属板は、前記金属−絶縁体−金属キャパシタと集積回路基板との間に位置される、請求項２８の方法。
  30. 装置であって、
    ＲＦ入力に接続される第１端子、及びＲＦ出力に接続される第２端子を有する結合キャパシタ手段と、
    前記ＲＦ出力に接続される第１端子、及びグランドレファレンスへのスイッチに接続される第２端子を有する分割キャパシタ手段と、
    ここにおいて、前記結合キャパシタ手段及び前記分割キャパシタ手段は、同じ集積回路エリア中に形成される、
    を備える、装置。
  31. 前記ＲＦ入力は、前記グランドレファレンスから前記ＲＦ出力をシールドするように配列される、請求項３０の装置。
  32. 前記ＲＦ入力に接続される金属板をさらに備え、
    ここにおいて、前記分割キャパシタ手段は、複数の金属ストライプを有する金属−絶縁体−金属キャパシタによって形成され、
    ここにおいて、前記金属板は、前記金属−絶縁体−金属キャパシタと集積回路基板との間に位置され、
    ここにおいて、前記結合キャパシタ手段の端子は、前記ＲＦ出力に接続される前記金属−絶縁体−金属キャパシタの一部及び前記金属板によって形成される、請求項３０の装置。
  33. 前記金属板は、前記金属−絶縁体−金属キャパシタを超えて広がる、請求項３２の装置。
  34. 前記金属板は、第１金属層中に形成される、請求項３２の装置。
  35. 前記金属−絶縁体−金属キャパシタの前記複数の金属ストライプは、第３金属層及び第４金属層を含む、請求項３４の装置。
  36. 前記金属−絶縁体−金属キャパシタの前記複数の金属ストライプは、第２金属層を含まない、請求項３４の装置。
  37. 前記ＲＦ出力に接続されるクランプ回路をさらに備える、請求項３０の装置。
  38. 前記スイッチは、ｎチャネルトランジスタである、請求項３０の装置。
  39. 前記ｎチャネルトランジスタは、低リークトランジスタである、請求項３８の装置。
JP2017536776A 2014-11-07 2015-10-21 可変高電圧無線周波数減衰器 Expired - Fee Related JP6382452B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/535,928 US9419662B2 (en) 2014-11-07 2014-11-07 High-voltage radio-frequency attenuator
US14/535,928 2014-11-07
PCT/US2015/056731 WO2016073204A1 (en) 2014-11-07 2015-10-21 Variable high-voltage radio-frequency attenuator

Publications (2)

Publication Number Publication Date
JP2018502516A true JP2018502516A (ja) 2018-01-25
JP6382452B2 JP6382452B2 (ja) 2018-08-29

Family

ID=54427867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017536776A Expired - Fee Related JP6382452B2 (ja) 2014-11-07 2015-10-21 可変高電圧無線周波数減衰器

Country Status (8)

Country Link
US (1) US9419662B2 (ja)
EP (1) EP3216123A1 (ja)
JP (1) JP6382452B2 (ja)
KR (1) KR101852624B1 (ja)
CN (1) CN107078710A (ja)
BR (1) BR112017009551A2 (ja)
TW (1) TW201630344A (ja)
WO (1) WO2016073204A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014223904A1 (de) * 2014-11-24 2016-05-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Kondensator und Verfahren zum Herstellen desselben
US20180062621A1 (en) * 2016-08-30 2018-03-01 Skyworks Solutions, Inc. Attenuators having phase shift and gain compensation circuits
CN108878415B (zh) * 2017-05-12 2020-11-20 展讯通信（上海）有限公司 模拟输入/输出单元的版图设计方法
CN108111145A (zh) * 2018-02-10 2018-06-01 北京工业大学 一种衰减器
WO2020076713A1 (en) * 2018-10-09 2020-04-16 Brian Kaczynski Fundamental frequency detection using peak detectors with frequency-controlled decay time
US20200111470A1 (en) * 2018-10-09 2020-04-09 Brian J. Kaczynski Fundamental frequency detection using peak detectors with frequency-controlled decay time
CN110419562B (zh) * 2019-09-02 2022-08-16 四川长虹电器股份有限公司 可改变接入平行板面积的射频解冻装置
US11381268B1 (en) * 2021-06-25 2022-07-05 Psemi Corporation Switchable clamps across attenuators

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159803A (ja) * 2003-11-27 2005-06-16 Fujitsu Ltd ゲインの可変制御可能な高周波増幅回路
JP2005286313A (ja) * 2004-03-03 2005-10-13 Nec Electronics Corp 可変容量回路及びこれを備える集積回路
US20060217078A1 (en) * 2005-03-28 2006-09-28 Glass Elizabeth C Enhancement mode transceiver and switched gain amplifier integrated circuit
JP2008060882A (ja) * 2006-08-31 2008-03-13 Renesas Technology Corp 増幅回路
US20080149981A1 (en) * 2006-12-20 2008-06-26 Freescale Semiconductor, Inc. Rf power transistor with large periphery metal-insulator-silicon shunt capacitor
US20110298569A1 (en) * 2010-06-07 2011-12-08 Ching-Kuang Tzuang Units for Analog Signal Processing

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0631144A1 (en) 1993-06-24 1994-12-28 Koninklijke Philips Electronics N.V. High voltage differential sensor having a capacitive attenuator
CN100419927C (zh) * 2003-12-03 2008-09-17 联华电子股份有限公司 制作金属-绝缘体-金属电容的方法
CN1665127B (zh) * 2004-03-03 2011-05-04 瑞萨电子株式会社 可变电容电路以及包含该可变电容电路的集成电路
JP4494385B2 (ja) * 2006-10-11 2010-06-30 三菱電機株式会社 アッテネータ
JP5024057B2 (ja) * 2008-01-07 2012-09-12 三菱電機株式会社 電力増幅器
US7626474B2 (en) 2008-03-17 2009-12-01 National Instruments Corporation Compensated attenuator circuit and oscilloscope utilizing the same
US7944322B2 (en) 2008-04-30 2011-05-17 Broadcom Corporation Method and system for flip chip configurable RF front end with an off-chip balun
US8716778B2 (en) * 2008-11-17 2014-05-06 Altera Corporation Metal-insulator-metal capacitors
KR101145773B1 (ko) 2010-10-11 2012-05-16 한국전자통신연구원 감쇠값 자가보정 기능을 갖는 고전압 광대역 펄스 감쇠 장치
GB2486694B (en) 2010-12-22 2015-09-23 Gigle Networks Iberia S L Amplification circuit with large dynamic range
US9054672B2 (en) 2012-05-08 2015-06-09 Silicon Laboratories Inc. Selective variable attenuation circuitry and associated methods
US9985601B2 (en) 2012-06-01 2018-05-29 Qualcomm Incorporated Step attenuator with constant input capacitance
CN102903611B (zh) * 2012-09-19 2018-06-22 上海集成电路研发中心有限公司 一种金属-介质-金属电容及其制造方法
US9246552B2 (en) * 2013-06-28 2016-01-26 Texas Instruments Incorporated Digital shunt regulator for NFC devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159803A (ja) * 2003-11-27 2005-06-16 Fujitsu Ltd ゲインの可変制御可能な高周波増幅回路
JP2005286313A (ja) * 2004-03-03 2005-10-13 Nec Electronics Corp 可変容量回路及びこれを備える集積回路
US20060217078A1 (en) * 2005-03-28 2006-09-28 Glass Elizabeth C Enhancement mode transceiver and switched gain amplifier integrated circuit
JP2008060882A (ja) * 2006-08-31 2008-03-13 Renesas Technology Corp 増幅回路
US20080149981A1 (en) * 2006-12-20 2008-06-26 Freescale Semiconductor, Inc. Rf power transistor with large periphery metal-insulator-silicon shunt capacitor
US20110298569A1 (en) * 2010-06-07 2011-12-08 Ching-Kuang Tzuang Units for Analog Signal Processing

Also Published As

Publication number Publication date
KR101852624B1 (ko) 2018-04-27
EP3216123A1 (en) 2017-09-13
TW201630344A (zh) 2016-08-16
CN107078710A (zh) 2017-08-18
US20160134312A1 (en) 2016-05-12
WO2016073204A1 (en) 2016-05-12
BR112017009551A2 (pt) 2018-01-09
JP6382452B2 (ja) 2018-08-29
US9419662B2 (en) 2016-08-16
KR20170061169A (ko) 2017-06-02

Similar Documents

Publication Publication Date Title
JP6382452B2 (ja) 可変高電圧無線周波数減衰器
US8525617B2 (en) Common-mode filter with coupled inductances
EP2847869B1 (en) A transceiver with an integrated rx/tx configurable passive network
US20150236691A1 (en) Switch Controls
TWI590268B (zh) 放大器電路
KR20070114229A (ko) 저잡음 증폭기 기반의 차동 인덕터
KR20120023578A (ko) 집적 회로 단일단-차동 증폭기
TW201404032A (zh) 多重無線電標準的低雜訊放大器
KR20120023579A (ko) 하이-임피던스 네트워크
US9774310B2 (en) Common mode noise suppressing device
US20230421104A1 (en) Rf amplifier circuit with a feedback circuit and method for adjusting a gain mode of same circuit
US20130099797A1 (en) Variable Impedance Device
JP5868883B2 (ja) バッファ回路およびスイッチ制御回路
US20140049441A1 (en) Signal converting circuit capable of reducing/avoiding signal leakage and related signal converting method
JP6318548B2 (ja) 増幅回路
US10686430B1 (en) Receiver with configurable voltage mode
CN108880481B (zh) 低噪放大器、用于低噪放大器的接收器和方法
US20190148315A1 (en) Amplifier
US9685932B2 (en) Apparatus and methods for enhancing bandwidth in trench isolated integrated circuits
Wang et al. A 23-30 GHz LNA with Noise-Cancelling in 28nm CMOS
TW201919351A (zh) 載波聚合電路
EP3671775A1 (en) Integrated circuit comprising a balun
Sy et al. Design of an harmonic rejection system using integrated active inductors
Sy et al. Design of a differential diplexer based on integrated active inductors with 0.25 µm SiGeC process
KR20210077431A (ko) 병렬 공진 구조를 이용한 낮은 삽입손실을 가지는 밀리미터파 대역 스위치 구조

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180801

R150 Certificate of patent or registration of utility model

Ref document number: 6382452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees