JP2018201184A - Mems element, electronic apparatus, and movable body - Google Patents

Mems element, electronic apparatus, and movable body Download PDF

Info

Publication number
JP2018201184A
JP2018201184A JP2017106270A JP2017106270A JP2018201184A JP 2018201184 A JP2018201184 A JP 2018201184A JP 2017106270 A JP2017106270 A JP 2017106270A JP 2017106270 A JP2017106270 A JP 2017106270A JP 2018201184 A JP2018201184 A JP 2018201184A
Authority
JP
Japan
Prior art keywords
hole
electrode
electrode pad
mems
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017106270A
Other languages
Japanese (ja)
Other versions
JP2018201184A5 (en
JP6836180B2 (en
Inventor
昭彦 蝦名
Akihiko Ebina
昭彦 蝦名
山崎 隆
Takashi Yamazaki
隆 山崎
川内 修
Osamu Kawauchi
修 川内
好彦 横山
Yoshihiko Yokoyama
好彦 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2017106270A priority Critical patent/JP6836180B2/en
Publication of JP2018201184A publication Critical patent/JP2018201184A/en
Publication of JP2018201184A5 publication Critical patent/JP2018201184A5/ja
Application granted granted Critical
Publication of JP6836180B2 publication Critical patent/JP6836180B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

To provide an MEMS element excellent in reliability, an electronic apparatus including the MEMS element, and a movable body.SOLUTION: In an MEMS element 1 has element adjustment layers 30 disposed between a surface silicon layer 13 and electrode pads 50; the element adjustment layers 30 respectively have first through holes 51 disposed at positions overlapping the electrode pads 50 in plan view; the surface silicon layer 13 has second through holes 52 communicating with the first through holes 51 at positions overlapping the electrode pads 50 in plan view; a silicon layer 11 and a BOX layer 12 have third through holes 54 communicating with the second through holes 52 at positions overlapping the electrode pads 50 in plan view; the opening width W3 of the first through hole 51 is smaller than the opening width W4 of the second through hole 52; and wiring electrodes 56, 58 conducting with the electrode pads 50 are disposed in the first through holes 51, second through holes 52, and third through holes 54.SELECTED DRAWING: Figure 2A

Description

本発明は、MEMS素子、MEMS素子を備えた電子機器および移動体に関する。   The present invention relates to a MEMS element, an electronic device including the MEMS element, and a moving body.

従来、シリコン基板上にMEMS技術を用いて作動素子を形成したMEMS振動子が知られている。例えば、下記の特許文献1には、作動素子を形成したシリコン基板(素子基板)の作動素子の作動空間(内部空間)を、同じくシリコン基板で形成され、外部接続用の貫通孔電極(TSV:Through Silicon Via)が設けられた蓋基板を接合して真空封止(減圧封止)し、個片化することでMEMS振動子を製造する方法が開示されている。   2. Description of the Related Art Conventionally, a MEMS vibrator in which an operating element is formed on a silicon substrate using a MEMS technique is known. For example, in Patent Document 1 below, a working space (internal space) of a working element of a silicon substrate (element substrate) on which a working element is formed is also formed of a silicon substrate, and a through-hole electrode (TSV: A method of manufacturing a MEMS vibrator by joining a lid substrate provided with “Through Silicon Via”, vacuum-sealing (depressurizing sealing), and separating into pieces is disclosed.

特開2016−171393号公報Japanese Patent Laid-Open No. 2006-171393

しかしながら、特許文献1に記載のMEMS振動子では、作動空間を真空封止するために、貫通孔電極が設けられた蓋基板の接合面を凹凸の無い均一な面に加工する高度な加工方法が必要となるという課題があった。
また、素子基板と蓋基板とを一括して真空雰囲気(減圧雰囲気)で封止するためには、技術難度が高く、装置が大掛かりとなり、製造コストが高くなるという課題もあった。
However, in the MEMS vibrator described in Patent Document 1, there is an advanced processing method for processing the joint surface of the lid substrate provided with the through-hole electrode into a uniform surface without unevenness in order to vacuum seal the working space. There was a problem that it was necessary.
Further, in order to collectively seal the element substrate and the lid substrate in a vacuum atmosphere (reduced pressure atmosphere), there is a problem that the technical difficulty is high, the apparatus becomes large, and the manufacturing cost increases.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例又は形態として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following application examples or forms.

[適用例1]本適用例に係るMEMS素子は、素子と、前記素子を駆動するための素子電極と、を有する素子基板と、前記素子基板を支持する支持基板と、を有し、前記素子基板に配設され前記素子電極に接続する電極パッドを備え、前記素子基板と前記電極パッドとの間に素子調整層が配設され、前記素子調整層には、平面視で前記電極パッドと重なる位置に、第1の貫通孔が配設され、前記素子基板には、平面視で前記電極パッドと重なる位置に、第1の貫通孔と連通する第2の貫通孔が配設され、前記支持基板には、平面視で前記電極パッドと重なる位置に、第2の貫通孔と連通する第3の貫通孔が配設され、前記第1の貫通孔の開口幅は、前記第2の貫通孔の開口幅よりも小さく、前記第1の貫通孔、前記第2の貫通孔および前記第3の貫通孔には、前記電極パッドと導通する配線電極が配設されていることを特徴とする。   Application Example 1 A MEMS element according to this application example includes an element substrate having an element, an element electrode for driving the element, and a support substrate that supports the element substrate. An electrode pad disposed on the substrate and connected to the element electrode is provided, and an element adjustment layer is disposed between the element substrate and the electrode pad. The element adjustment layer overlaps the electrode pad in plan view. A first through hole is disposed at a position, and a second through hole communicating with the first through hole is disposed at a position overlapping the electrode pad in plan view on the element substrate, and the support The substrate is provided with a third through hole communicating with the second through hole at a position overlapping the electrode pad in plan view, and the opening width of the first through hole is the second through hole. Smaller than the opening width of the first through hole, the second through hole, and the first through hole. The through-hole, wherein the wiring electrode is electrically connected to the electrode pads are disposed.

本適用例によれば、電極パッドと重なる位置に第1の貫通孔、第2の貫通孔および第3の貫通孔が配設され、第1の貫通孔、第2の貫通孔および第3の貫通孔に、電極パッドと導通する配線電極が配設されているため、素子基板の素子が形成された側と反対側の面で、容易に素子電極と電気的に接続することができる。そのため、高度な加工方法を必要とせずに信頼性に優れたMEMS素子を得ることができる。また、第1の貫通孔の開口幅は、第2の貫通孔の開口幅よりも小さいので、電極パッドを支持する素子調整層の面積を大きくすることができ、電極パッドの強度を向上させることができる。   According to this application example, the first through hole, the second through hole, and the third through hole are disposed at a position overlapping the electrode pad, and the first through hole, the second through hole, and the third through hole are disposed. Since the wiring electrode that is electrically connected to the electrode pad is disposed in the through hole, it can be easily electrically connected to the element electrode on the surface of the element substrate opposite to the element formed side. Therefore, a highly reliable MEMS element can be obtained without requiring an advanced processing method. In addition, since the opening width of the first through hole is smaller than the opening width of the second through hole, the area of the element adjustment layer that supports the electrode pad can be increased, and the strength of the electrode pad can be improved. Can do.

[適用例2]上記適用例に記載のMEMS素子において、平面視で前記第2の貫通孔と重なる位置に配設される前記素子調整層は、断面視で前記第2の貫通孔まで延設されていることが好ましい。   Application Example 2 In the MEMS element according to the application example described above, the element adjustment layer disposed at a position overlapping the second through hole in a plan view extends to the second through hole in a cross sectional view. It is preferable that

本適用例によれば、第1の貫通孔を構成する素子調整層が第2の貫通孔まで延設されているので、電極パッドを支持する素子調整層の厚みが厚くなり、電極パッドの強度をより向上させることができる。   According to this application example, since the element adjustment layer constituting the first through hole extends to the second through hole, the thickness of the element adjustment layer supporting the electrode pad is increased, and the strength of the electrode pad is increased. Can be further improved.

[適用例3]上記適用例に記載のMEMS素子において、前記第1の貫通孔が複数あり、当該第1の貫通孔は隔壁により互いに離間されていることが好ましい。   Application Example 3 In the MEMS element according to the application example described above, it is preferable that there are a plurality of the first through holes, and the first through holes are separated from each other by a partition wall.

本適用例によれば、複数の第1の貫通孔が素子調整層で構成される隔壁で互いに離間されているため、隔壁により電極パッドの強度を向上させつつ、複数の第1の貫通孔において電極パッドと配線電極との導通を図ることができ、信頼性に優れたMEMS素子を得ることができる。   According to this application example, since the plurality of first through holes are separated from each other by the partition configured by the element adjustment layer, the strength of the electrode pad is improved by the partition, and the plurality of first through holes are Conductivity between the electrode pad and the wiring electrode can be achieved, and a highly reliable MEMS element can be obtained.

[適用例4]上記適用例に記載のMEMS素子において、3つ以上の前記隔壁が1点で交差する構造を有することが好ましい。   Application Example 4 In the MEMS element according to the application example described above, it is preferable that three or more of the partition walls have a structure that intersects at one point.

本適用例によれば、3つ以上の隔壁が1点で交差する構造を有しているため、電極パッドを支持する素子調整層で構成される隔壁の強度を向上させ、電極パッドの強度をより向上させることができる。   According to this application example, since three or more barrier ribs have a structure intersecting at one point, the strength of the barrier ribs composed of the element adjustment layer that supports the electrode pads is improved, and the strength of the electrode pads is increased. It can be improved further.

[適用例5]本適用例に係るMEMS素子は、素子と、前記素子を駆動するための素子電極と、を有する素子基板と、前記素子基板を支持する支持基板と、を有し、前記素子基板に配設され前記素子電極に接続する電極パッドを備え、前記素子基板と前記電極パッドとの間に素子調整層が配設され、前記素子調整層には、平面視で前記電極パッドと重なる位置に、第1の貫通孔が配設され、前記素子基板には、平面視で前記電極パッドと重なる位置に、第1の貫通孔と連通する第2の貫通孔が配設され、前記支持基板には、平面視で前記電極パッドと重なる位置に、第2の貫通孔と連通する第3の貫通孔が配設され、前記第1の貫通孔および前記第2の貫通孔の開口幅は、前記第3の貫通孔の開口幅よりも小さく、前記第1の貫通孔、前記第2の貫通孔および前記第3の貫通孔には、前記電極パッドと導通する配線電極が配設されていることを特徴とする。   Application Example 5 A MEMS element according to this application example includes an element substrate having an element, an element electrode for driving the element, and a support substrate that supports the element substrate. An electrode pad disposed on the substrate and connected to the element electrode is provided, and an element adjustment layer is disposed between the element substrate and the electrode pad. The element adjustment layer overlaps the electrode pad in plan view. A first through hole is disposed at a position, and a second through hole communicating with the first through hole is disposed at a position overlapping the electrode pad in plan view on the element substrate, and the support The substrate is provided with a third through hole communicating with the second through hole at a position overlapping the electrode pad in plan view, and the opening width of the first through hole and the second through hole is as follows. , Smaller than the opening width of the third through hole, the first through hole, the first The through-hole and the third through hole of, wherein the wiring electrode is electrically connected to the electrode pads are disposed.

本適用例によれば、電極パッドと重なる位置に第1の貫通孔、第2の貫通孔および第3の貫通孔が配設され、第1の貫通孔、第2の貫通孔および第3の貫通孔に、電極パッドと導通する配線電極が配設されているため、素子基板の素子が形成された側と反対側の面で、容易に素子電極と導通することができる。そのため、高度な加工方法を必要とせずに信頼性に優れたMEMS素子を得ることができる。また、第1の貫通孔および第2の貫通孔の開口幅は、第3の貫通孔の開口幅よりも小さいので、電極パッドを支持する素子調整層および第2の貫通孔を構成する素子基板の面積を大きくすることができ、電極パッドを支持する強度を向上させ、電極パッドの強度を向上させることができる。   According to this application example, the first through hole, the second through hole, and the third through hole are disposed at a position overlapping the electrode pad, and the first through hole, the second through hole, and the third through hole are disposed. Since the wiring electrode that is electrically connected to the electrode pad is disposed in the through hole, the element electrode can be easily electrically connected to the surface of the element substrate opposite to the side where the element is formed. Therefore, a highly reliable MEMS element can be obtained without requiring an advanced processing method. In addition, since the opening widths of the first through hole and the second through hole are smaller than the opening width of the third through hole, the element adjustment layer that supports the electrode pad and the element substrate that constitutes the second through hole , The strength of supporting the electrode pad can be improved, and the strength of the electrode pad can be improved.

[適用例6]上記適用例に記載のMEMS素子において、前記素子調整層と前記素子基板とは、各々、平面視で重なる部分を有する前記第1の貫通孔と前記第2の貫通孔とを有することが好ましい。   Application Example 6 In the MEMS element according to the application example described above, the element adjustment layer and the element substrate each include the first through hole and the second through hole having overlapping portions in plan view. It is preferable to have.

本適用例によれば、素子調整層により構成される第1の貫通孔と素子基板により構成される第2の貫通孔とが、平面視で重なる部分を有しているため、電極パッドの支持強度を向上させつつ、電極パッドと配線電極との導通を図ることができ、信頼性に優れたMEMS素子を得ることができる。   According to this application example, the first through hole formed by the element adjustment layer and the second through hole formed by the element substrate have a portion that overlaps in a plan view. While improving the strength, electrical connection between the electrode pad and the wiring electrode can be achieved, and a highly reliable MEMS element can be obtained.

[適用例7]本適用例に係る電子機器は、上記適用例に記載のMEMS素子を備えている。   Application Example 7 An electronic apparatus according to this application example includes the MEMS element described in the application example.

本適用例によれば、電子機器に信頼性に優れたMEMS素子が活用されることにより、より高性能の電子機器を提供することができる。   According to this application example, a highly efficient electronic device can be provided by utilizing a highly reliable MEMS element in the electronic device.

[適用例8]本適用例に係る移動体は、上記適用例に記載のMEMS素子を備えている。   Application Example 8 A moving object according to this application example includes the MEMS element described in the application example.

本適用例によれば、移動体に信頼性に優れたMEMS素子が活用されることにより、より高性能の移動体を提供することができる。   According to this application example, a high-performance moving body can be provided by utilizing a highly reliable MEMS element for the moving body.

第1実施形態に係るMEMS素子の構成を示す概略平面図。1 is a schematic plan view showing a configuration of a MEMS element according to a first embodiment. 図1のP1−P1線における概略断面図。The schematic sectional drawing in the P1-P1 line | wire of FIG. 図2AのQ1部を示す拡大図。The enlarged view which shows the Q1 part of FIG. 2A. 図2AのQ2部を示す拡大図。The enlarged view which shows Q2 part of FIG. 2A. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 1st Embodiment. 本実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on this embodiment. 第1実施形態に係るMEMS素子の変形例1の構成を示す図1のR1における概略平面図。The schematic plan view in R1 of FIG. 1 which shows the structure of the modification 1 of the MEMS element which concerns on 1st Embodiment. 第1実施形態に係るMEMS素子の変形例2の構成を示す図1のR1における概略平面図。The schematic plan view in R1 of FIG. 1 which shows the structure of the modification 2 of the MEMS element which concerns on 1st Embodiment. 第2実施形態に係るMEMS素子の構成を示す図1のR1における概略平面図。The schematic plan view in R1 of FIG. 1 which shows the structure of the MEMS element which concerns on 2nd Embodiment. 図5AのP2−P2線における概略断面図。The schematic sectional drawing in the P2-P2 line | wire of FIG. 5A. 第2実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 2nd Embodiment. 第2実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 2nd Embodiment. 第2実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 2nd Embodiment. 第2実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 2nd Embodiment. 第2実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 2nd Embodiment. 第2実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 2nd Embodiment. 第2実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 2nd Embodiment. 第2実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 2nd Embodiment. 第3実施形態に係るMEMS素子の構成を示す図1のR1における概略平面図。The schematic plan view in R1 of FIG. 1 which shows the structure of the MEMS element which concerns on 3rd Embodiment. 図7AのP3−P3線における概略断面図。The schematic sectional drawing in the P3-P3 line | wire of FIG. 7A. 第3実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 3rd Embodiment. 第3実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 3rd Embodiment. 第3実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 3rd Embodiment. 第3実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 3rd Embodiment. 第3実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 3rd Embodiment. 第3実施形態に係るMEMS素子の製造工程を示す図1のP1−P1線の位置に相当する概略断面図。The schematic sectional drawing equivalent to the position of the P1-P1 line | wire of FIG. 1 which shows the manufacturing process of the MEMS element which concerns on 3rd Embodiment. 本発明のMEMS素子を備える電子機器としてのモバイル型(又はノート型)のパーソナルコンピューターの構成を示す斜視図。The perspective view which shows the structure of the mobile type (or notebook type) personal computer as an electronic device provided with the MEMS element of this invention. 本発明のMEMS素子を備える電子機器としての携帯電話機の構成を示す斜視図。The perspective view which shows the structure of the mobile telephone as an electronic device provided with the MEMS element of this invention. 本発明のMEMS素子を備える電子機器としてのデジタルカメラの構成を示す斜視図。The perspective view which shows the structure of the digital camera as an electronic device provided with the MEMS element of this invention. 本発明のMEMS素子を備える移動体としての自動車の構成を示す斜視図。The perspective view which shows the structure of the motor vehicle as a moving body provided with the MEMS element of this invention.

以下に本発明を具体化した実施形態について、図面を参照して説明する。以下は、本発明の一実施形態であって、本発明を限定するものではない。なお、以下の各図においては、説明を分かりやすくするため、実際とは異なる尺度で記載している場合がある。   DESCRIPTION OF EMBODIMENTS Embodiments embodying the present invention will be described below with reference to the drawings. The following is one embodiment of the present invention and does not limit the present invention. In the following drawings, the scale may be different from the actual scale for easy understanding.

(第1実施形態)
[MEMS素子]
先ず、第1実施形態に係るMEMS素子1について、図1、図2A、図2Bおよび図2Cを参照して説明する。
図1は、第1実施形態に係るMEMS素子1の構成を示す概略平面図であり、図2Aは、図1に示すP1−P1線における概略断面図であり、図2Bは、図2AのQ1部の拡大図であり、図2Cは、図2AのQ2部の拡大図である。なお、図1において、MEMS素子1の内部の構成を説明する便宜上、蓋部5を取り外した状態を図示している。また、図2A、図2Bおよび図2Cにおいて、断面の背景を示す線は省略されている。
(First embodiment)
[MEMS element]
First, the MEMS element 1 according to the first embodiment will be described with reference to FIGS. 1, 2A, 2B, and 2C.
FIG. 1 is a schematic plan view showing the configuration of the MEMS element 1 according to the first embodiment, FIG. 2A is a schematic cross-sectional view taken along line P1-P1 shown in FIG. 1, and FIG. 2B is a diagram of Q1 in FIG. FIG. 2C is an enlarged view of a portion Q2 in FIG. 2A. In FIG. 1, for the convenience of explaining the internal configuration of the MEMS element 1, a state in which the lid 5 is removed is illustrated. In FIGS. 2A, 2B, and 2C, a line indicating the background of the cross section is omitted.

本実施形態に係るMEMS素子1は、図1、図2A、図2Bおよび図2Cに示すように、素子20を気密封止するための蓋部5と、素子20が形成されたSOI(Silicon on Insulator)基板10と、を含み構成されている。
蓋部5は、単結晶シリコン等で構成され、SOI基板10側に開口するキャビティー7を有している。蓋部5のキャビティー7が設けられた側の面がSOI基板10の素子20が形成されている側の面に接合されている。
As shown in FIGS. 1, 2A, 2B, and 2C, the MEMS element 1 according to the present embodiment includes a lid 5 for hermetically sealing the element 20, and an SOI (Silicon on Insulator) substrate 10.
The lid 5 is made of single crystal silicon or the like, and has a cavity 7 that opens to the SOI substrate 10 side. The surface of the lid 5 on which the cavity 7 is provided is bonded to the surface of the SOI substrate 10 on which the element 20 is formed.

SOI基板10は、シリコン層11と、BOX(Buried Oxide)層12と、表面シリコン層13とが、この順で積層された基板である。例えば、シリコン層11および表面シリコン層13は、単結晶シリコンで構成され、BOX層12は、酸化ケイ素層(SiO2等)で構成される。なお、本実施形態において、シリコン層11およびBOX層12は支持基板に、表面シリコン層13は素子基板に相当する。 The SOI substrate 10 is a substrate in which a silicon layer 11, a BOX (Buried Oxide) layer 12, and a surface silicon layer 13 are laminated in this order. For example, the silicon layer 11 and the surface silicon layer 13 are made of single crystal silicon, and the BOX layer 12 is made of a silicon oxide layer (SiO 2 or the like). In the present embodiment, the silicon layer 11 and the BOX layer 12 correspond to a support substrate, and the surface silicon layer 13 corresponds to an element substrate.

SOI基板10には、表面シリコン層13のシリコンで構成された素子20と、表面シリコン層13上に形成された電極パッド50と、素子20を駆動するための素子電極と電極パッド50とを接続する複数の配線46(図2A参照、図1では図示せず)と、電極パッド50と接続し素子20が形成されている側とは反対側の面に電極を引き出す配線電極56,58と、配線電極56,58を形成するための第2の貫通孔52および第3の貫通孔54と、蓋部5のキャビティー7とSOI基板10に形成されたキャビティー8とにより構成される内部空間を気密封止するための第1の封止孔60および第2の封止孔62と、が配設されている。   The SOI substrate 10 is connected to an element 20 made of silicon of the surface silicon layer 13, an electrode pad 50 formed on the surface silicon layer 13, and an element electrode and an electrode pad 50 for driving the element 20. A plurality of wirings 46 (see FIG. 2A, not shown in FIG. 1), wiring electrodes 56 and 58 for drawing electrodes on the surface opposite to the side where the element 20 is formed connected to the electrode pad 50; An internal space constituted by the second through hole 52 and the third through hole 54 for forming the wiring electrodes 56 and 58, the cavity 7 of the lid 5, and the cavity 8 formed in the SOI substrate 10. A first sealing hole 60 and a second sealing hole 62 for hermetically sealing are provided.

素子20は、BOX層12によって支持された基部21と、BOX層12が除去された領域上において溝13aによって基部21以外の周囲のシリコンから分離された振動部22と、を有している。本実施形態で例示する素子20は、3つの振動部22を有している。振動部22に対向する位置におけるシリコン層11およびBOX層12には、内部空間を構成するキャビティー8が設けられている。
また、素子20の蓋部5側の面には、素子20の所定の領域に配設されたシリコン酸化膜である素子調整層30と、素子調整層30の少なくとも一部を覆う圧電駆動部40と、が設けられている。
The element 20 includes a base portion 21 supported by the BOX layer 12 and a vibrating portion 22 separated from surrounding silicon other than the base portion 21 by a groove 13a on the region where the BOX layer 12 is removed. The element 20 exemplified in the present embodiment has three vibrating portions 22. A cavity 8 constituting an internal space is provided in the silicon layer 11 and the BOX layer 12 at a position facing the vibrating portion 22.
Further, on the surface of the element 20 on the lid 5 side, an element adjustment layer 30 that is a silicon oxide film disposed in a predetermined region of the element 20 and a piezoelectric drive unit 40 that covers at least a part of the element adjustment layer 30. And are provided.

素子調整層30は、振動部22の共振周波数の温度特性を補正するために設けられている。シリコンは、温度が高くなるにつれて低下する共振周波数を有しており、一方、シリコン酸化膜は、温度が高くなるにつれて上昇する共振周波数を有している。従って、シリコンの素子20上にシリコン酸化膜である素子調整層30を配設することにより、素子20の振動部22と素子調整層30とで構成される複合体の共振周波数の温度特性をフラットに近付けることができる。なお、電極パッド50と重なる位置に複数の第1の貫通孔51が配設されている。   The element adjustment layer 30 is provided to correct the temperature characteristic of the resonance frequency of the vibration unit 22. Silicon has a resonance frequency that decreases as the temperature increases, while silicon oxide has a resonance frequency that increases as the temperature increases. Therefore, by disposing the element adjustment layer 30 that is a silicon oxide film on the silicon element 20, the temperature characteristic of the resonance frequency of the complex composed of the vibration part 22 of the element 20 and the element adjustment layer 30 is flattened. Can approach. A plurality of first through holes 51 are provided at positions overlapping the electrode pads 50.

圧電駆動部40は、ポリシリコン膜41と、第1の電極42と、圧電体層43と、第2の電極44と、を含んでいる。なお、本実施形態において、第1の電極42および第2の電極44は素子電極に相当する。
ポリシリコン膜41は、不純物がドープされていないポリシリコンで構成され、例えば、アモルファスシリコンで構成されても良い。本実施形態において、ポリシリコン膜41は、素子20上に配設されている素子調整層30を覆うように設けられている。このように、ポリシリコン膜41と素子20との間に素子調整層30があることによって、ポリシリコン膜41が、圧電駆動部40の周囲のシリコン酸化膜のエッチングから素子調整層30を保護することができる。
The piezoelectric drive unit 40 includes a polysilicon film 41, a first electrode 42, a piezoelectric layer 43, and a second electrode 44. In the present embodiment, the first electrode 42 and the second electrode 44 correspond to element electrodes.
The polysilicon film 41 is made of polysilicon not doped with impurities, and may be made of amorphous silicon, for example. In the present embodiment, the polysilicon film 41 is provided so as to cover the element adjustment layer 30 disposed on the element 20. As described above, since the element adjustment layer 30 exists between the polysilicon film 41 and the element 20, the polysilicon film 41 protects the element adjustment layer 30 from etching of the silicon oxide film around the piezoelectric driving unit 40. be able to.

第1の電極42および第2の電極44は、圧電体層43を挟むように配設されている。本実施形態に示す例においては、3つの振動部22に対応して、3組の第1の電極42、圧電体層43および第2の電極44が配設されている。   The first electrode 42 and the second electrode 44 are arranged so as to sandwich the piezoelectric layer 43. In the example shown in the present embodiment, three sets of the first electrode 42, the piezoelectric layer 43, and the second electrode 44 are disposed corresponding to the three vibrating portions 22.

複数の配線46は、隣り合う振動部22を逆相で振動させるように、第1の電極42および第2の電極44に導通されている。また、複数の配線は電極パッド50と導通されており、2つの電極パッド50間に配線電極56,58を介して外部から電圧を印加することにより、隣り合う振動部22を逆相で振動させることができる。   The plurality of wirings 46 are electrically connected to the first electrode 42 and the second electrode 44 so as to vibrate adjacent vibrating portions 22 in opposite phases. Further, the plurality of wirings are electrically connected to the electrode pad 50, and by applying a voltage from the outside via the wiring electrodes 56 and 58 between the two electrode pads 50, the adjacent vibrating parts 22 are vibrated in opposite phases. be able to.

なお、これらを構成する材料としては、例えば、圧電体層43は、窒化アルミニウム(AlN)等で構成され、第1の電極42および第2の電極44は、窒化チタン(TiN)等で構成され、複数の配線46および電極パッド50は、アルミニウム(Al)又は銅(Cu)等で構成されている。   As a material constituting them, for example, the piezoelectric layer 43 is made of aluminum nitride (AlN) or the like, and the first electrode 42 and the second electrode 44 are made of titanium nitride (TiN) or the like. The plurality of wirings 46 and the electrode pads 50 are made of aluminum (Al) or copper (Cu).

2つの電極パッド50を介して、第1の電極42と第2の電極44との間に電圧が印加されると、それによって圧電体層43が伸縮して振動部22が振動する。その振動は固有の共振周波数において大きく励起されて、インピーダンスが最小となる。その結果、このMEMS素子1を発振回路に接続することで、主に振動部22の共振周波数によって決定される発振周波数で発振する。   When a voltage is applied between the first electrode 42 and the second electrode 44 via the two electrode pads 50, the piezoelectric layer 43 expands and contracts, and the vibration unit 22 vibrates. The vibration is greatly excited at the natural resonance frequency, and the impedance is minimized. As a result, by connecting the MEMS element 1 to an oscillation circuit, the MEMS element 1 oscillates at an oscillation frequency mainly determined by the resonance frequency of the vibration unit 22.

電極パッド50は、図1に示すように、平面視で、蓋部5のキャビティー7の領域で、素子20の両側に1つずつ配設されている。素子調整層30には、平面視で電極パッド50と重なる位置に、第1の貫通孔51が配設され、素子基板となる表面シリコン層13には、平面視で電極パッド50と重なる位置に、第1の貫通孔51と連通する第2の貫通孔52が配設され、支持基板となるシリコン層11およびBOX層12には、平面視で電極パッド50と重なる位置に、第2の貫通孔52と連通する第3の貫通孔54が配設されている。
なお、第1の貫通孔51の開口幅W3は、第2の貫通孔52の開口幅W4より小さい、そのため、電極パッド50を支持する素子調整層30の面積を大きくすることができるので、電極パッド50の強度を向上させることができる。
As shown in FIG. 1, one electrode pad 50 is disposed on each side of the element 20 in the region of the cavity 7 of the lid 5 in plan view. The element adjustment layer 30 is provided with a first through hole 51 at a position overlapping the electrode pad 50 in a plan view, and the surface silicon layer 13 serving as an element substrate is positioned at a position overlapping the electrode pad 50 in a plan view. The second through-hole 52 communicating with the first through-hole 51 is provided, and the second through-hole is formed in the silicon layer 11 and the BOX layer 12 serving as the support substrate at a position overlapping the electrode pad 50 in plan view. A third through hole 54 that communicates with the hole 52 is provided.
The opening width W3 of the first through hole 51 is smaller than the opening width W4 of the second through hole 52. Therefore, the area of the element adjustment layer 30 that supports the electrode pad 50 can be increased. The strength of the pad 50 can be improved.

また、電極パッド50は、平面視で、第2の貫通孔52と重なる位置では、第1の貫通孔51、第2の貫通孔52および第3の貫通孔54に配設された配線電極56,58と、配線46を介して電気的に接続されるよう配設され、第2の貫通孔52と重ならない位置では、表面シリコン層13上に素子調整層30、ポリシリコン膜41および配線46を介して配設されている。そのため、電極パッド50と配線電極56,58とが電気的に接続され、第1の電極42および第2の電極44を、SOI基板10の素子20が形成されている側とは反対側の面に引き出すことができる。なお、配線電極56,58を構成する材料としては、チタニウム(Ti)やタングステン(W)や銅(Cu)等で構成されており、配線電極56はスパッタ法により成膜したスパッタ層で、配線電極58はメッキ法により形成されたメッキ層であり、スパッタ層(配線電極56)にメッキ層(配線電極58)が積層されている。   In addition, the electrode pad 50 is arranged in the first through hole 51, the second through hole 52, and the third through hole 54 at a position overlapping the second through hole 52 in plan view. , 58 are electrically connected to each other through the wiring 46, and at a position not overlapping the second through hole 52, the element adjustment layer 30, the polysilicon film 41, and the wiring 46 are formed on the surface silicon layer 13. It is arranged via. Therefore, the electrode pad 50 and the wiring electrodes 56 and 58 are electrically connected, and the first electrode 42 and the second electrode 44 are surfaces opposite to the side on which the element 20 of the SOI substrate 10 is formed. Can be pulled out. The material constituting the wiring electrodes 56 and 58 is composed of titanium (Ti), tungsten (W), copper (Cu), etc., and the wiring electrode 56 is a sputtered layer formed by sputtering, The electrode 58 is a plating layer formed by a plating method, and the plating layer (wiring electrode 58) is laminated on the sputter layer (wiring electrode 56).

第1の封止孔60および第2の封止孔62は、平面視で、蓋部5のキャビティー7の領域で、基部21の振動部22が設けられている側と対向する側に配設されている。第1の封止孔60は、表面シリコン層13の、第2の封止孔62と重なる位置に配設されている。また、第2の封止孔62は、第1の封止孔60に連通し、シリコン層11およびBOX層12に配設されている。   The first sealing hole 60 and the second sealing hole 62 are arranged in the area of the cavity 7 of the lid 5 on the side facing the side where the vibration part 22 of the base 21 is provided in plan view. It is installed. The first sealing hole 60 is disposed on the surface silicon layer 13 at a position overlapping the second sealing hole 62. The second sealing hole 62 communicates with the first sealing hole 60 and is disposed in the silicon layer 11 and the BOX layer 12.

第1の封止孔60は、開口幅W1が第2の封止孔62の開口幅W2より小さく、第2の封止孔62と重なる位置に複数配設されている。そのため、第2の封止孔62の開口幅W2が第1の封止孔60の開口幅W1より大きいため、第2の封止孔62側から第1の封止孔60を塞ぐ封止膜となる配線電極56が第1の封止孔60に到達し易くなり、封止が容易となる。また、第1の封止孔60内には、スパッタ層からなる配線電極56、つまり、配線電極56と同じ金属層が配設され、蓋部5のキャビティー7とSOI基板10に形成されたキャビティー8とにより構成される内部空間を気密封止している。
第2の封止孔62内には、スパッタ層からなる配線電極56が配設され、配線電極56に積層するメッキ層からなる配線電極58が配設されている。なお、本実施形態において、2つの第1の封止孔60を配設しているが、これに限定されることはなく、1つ以上であれば良い。
A plurality of first sealing holes 60 are disposed at positions where the opening width W 1 is smaller than the opening width W 2 of the second sealing hole 62 and overlaps with the second sealing hole 62. Therefore, since the opening width W2 of the second sealing hole 62 is larger than the opening width W1 of the first sealing hole 60, the sealing film that closes the first sealing hole 60 from the second sealing hole 62 side. As a result, the wiring electrode 56 to be reached easily reaches the first sealing hole 60, and sealing becomes easy. In addition, in the first sealing hole 60, a wiring electrode 56 made of a sputtered layer, that is, the same metal layer as the wiring electrode 56 is disposed, and formed in the cavity 7 of the lid 5 and the SOI substrate 10. An internal space constituted by the cavity 8 is hermetically sealed.
In the second sealing hole 62, a wiring electrode 56 made of a sputter layer is provided, and a wiring electrode 58 made of a plating layer laminated on the wiring electrode 56 is provided. In the present embodiment, the two first sealing holes 60 are provided, but the present invention is not limited to this, and one or more may be used.

以上述べたように、本実施形態に係るMEMS素子1によれば、電極パッド50と重なる位置に第1の貫通孔51、第2の貫通孔52および第3の貫通孔54が配設され、第1の貫通孔51、第2の貫通孔52および第3の貫通孔54に、電極パッドと導通する配線電極56,58が配設されているため、素子基板としての表面シリコン層13の素子20が形成された側と反対側の面で、容易に第1の電極42および第2の電極44と電気的に接続することができる。そのため、高度な加工方法を必要とせずに信頼性に優れたMEMS素子1を得ることができる。また、第1の貫通孔51の開口幅W3は、第2の貫通孔52の開口幅W4よりも小さいので、電極パッド50を支持する素子調整層30の面積を大きくすることができ、電極パッド50の強度を向上させることができる。   As described above, according to the MEMS element 1 according to the present embodiment, the first through hole 51, the second through hole 52, and the third through hole 54 are disposed at positions overlapping the electrode pad 50, Since the first through hole 51, the second through hole 52, and the third through hole 54 are provided with wiring electrodes 56 and 58 that are electrically connected to the electrode pad, the element of the surface silicon layer 13 as an element substrate The first electrode 42 and the second electrode 44 can be easily electrically connected to the surface opposite to the side on which 20 is formed. Therefore, the MEMS element 1 excellent in reliability can be obtained without requiring an advanced processing method. Further, since the opening width W3 of the first through hole 51 is smaller than the opening width W4 of the second through hole 52, the area of the element adjustment layer 30 that supports the electrode pad 50 can be increased, and the electrode pad The strength of 50 can be improved.

[製造方法]
次に、本実施形態に係るMEMS素子1の製造工程について、図3A〜図3Rを参照して説明する。
図3A〜図3Rは、本実施形態に係るMEMS素子1の製造工程を示す図1のP1−P1線の位置に相当する概略断面図である。なお、断面の背景を示す線は省略されている。
[Production method]
Next, the manufacturing process of the MEMS element 1 according to the present embodiment will be described with reference to FIGS. 3A to 3R.
3A to 3R are schematic cross-sectional views corresponding to the position of the P1-P1 line in FIG. 1 showing the manufacturing process of the MEMS element 1 according to the present embodiment. Note that a line indicating the background of the cross section is omitted.

先ず、準備工程として、シリコン層11と、BOX層12と、表面シリコン層13とが、この順で積層されたSOI基板10とキャビティー7を有する蓋部5を用意する(図2A参照)。なお、SOI基板10は、シリコン層11上にBOX層12を形成し、BOX層12上に表面シリコン層13を形成して作製しても良い。   First, as a preparation process, a lid 5 having an SOI substrate 10 and a cavity 7 in which a silicon layer 11, a BOX layer 12, and a surface silicon layer 13 are laminated in this order is prepared (see FIG. 2A). The SOI substrate 10 may be manufactured by forming the BOX layer 12 on the silicon layer 11 and forming the surface silicon layer 13 on the BOX layer 12.

第1の工程において、図3Aに示すように、SOI基板10の表面シリコン層13に、素子20の振動部22となる領域を素子20の基部21となる領域以外の周囲のシリコンから分離するトレンチ13b、素子調整層30に第1の貫通孔51を設けるためのトレンチ51bおよび第1の封止孔60を形成する。その際に、SOI基板10の表面シリコン層13のトレンチ13bによって素子20の振動部22から分離される領域に、スリット13cが形成されても良い。それにより、溝13a(図1参照)の幅が広い領域において、後に行われる振動部22の周囲のシリコンのリリースエッチングを容易にすることができる。   In the first step, as shown in FIG. 3A, a trench is formed in the surface silicon layer 13 of the SOI substrate 10 to separate a region that becomes the vibrating portion 22 of the element 20 from surrounding silicon other than a region that becomes the base portion 21 of the element 20. 13b, a trench 51b and a first sealing hole 60 for providing the first through hole 51 in the element adjustment layer 30 are formed. At that time, a slit 13 c may be formed in a region separated from the vibrating portion 22 of the element 20 by the trench 13 b of the surface silicon layer 13 of the SOI substrate 10. Thereby, in the region where the width of the groove 13a (see FIG. 1) is wide, it is possible to facilitate the release etching of silicon around the vibrating portion 22 that is performed later.

トレンチ13b、トレンチ51bおよび第1の封止孔60の形成は、表面シリコン層13上にレジスト14を塗布し、フォトリソグラフィー法によってマスクパターンを形成し、レジスト14をマスクとして表面シリコン層13をエッチングすることにより、図3Aに示すように、表面シリコン層13に、素子20の振動部22となる領域を素子20の基部21となる領域以外の周囲のシリコンから分離するトレンチ13b、第1の貫通孔51を設けるトレンチ51bおよび第1の封止孔60を形成する。なお、SOI基板10の表面シリコン層13の表面を熱酸化することにより、シリコン酸化膜を形成し、フォトリソグラフィー法によってシリコン酸化膜によるマスクを形成し、表面シリコン層13をエッチングすることで、トレンチ13b、トレンチ51bおよび第1の封止孔60を形成しても構わない。   The trench 13b, the trench 51b and the first sealing hole 60 are formed by applying a resist 14 on the surface silicon layer 13, forming a mask pattern by photolithography, and etching the surface silicon layer 13 using the resist 14 as a mask. 3A, in the surface silicon layer 13, the trench 13b that separates the region that becomes the vibrating portion 22 of the element 20 from the surrounding silicon other than the region that becomes the base 21 of the element 20, the first penetration A trench 51b in which the hole 51 is provided and a first sealing hole 60 are formed. The surface of the surface silicon layer 13 of the SOI substrate 10 is thermally oxidized to form a silicon oxide film, a mask made of the silicon oxide film is formed by a photolithography method, and the surface silicon layer 13 is etched to form a trench. 13b, the trench 51b, and the first sealing hole 60 may be formed.

第2の工程において、図3Bに示すように、表面シリコン層13の上面、トレンチ13b、トレンチ51bおよび第1の封止孔60内の側壁に、シリコン酸化膜である素子調整層30を形成する。例えば、SOI基板10の表面シリコン層13を熱酸化することにより、表面シリコン層13の上面、トレンチ13b、トレンチ51bおよび第1の封止孔60内の側壁に、熱酸化膜(シリコン酸化膜)が形成される。熱酸化膜の厚さは、例えば、0.3μm〜1.2μm程度であり、所望の温度特性により調整しても良い。この熱酸化膜は、後に行われる振動部22の周囲のシリコンのリリースエッチングから振動部22および圧電駆動部40を保護する保護壁となる。   In the second step, as shown in FIG. 3B, an element adjustment layer 30 that is a silicon oxide film is formed on the upper surface of the surface silicon layer 13, the trench 13b, the trench 51b, and the side walls in the first sealing hole 60. . For example, by thermally oxidizing the surface silicon layer 13 of the SOI substrate 10, a thermal oxide film (silicon oxide film) is formed on the upper surface of the surface silicon layer 13, the trench 13 b, the trench 51 b, and the side walls in the first sealing hole 60. Is formed. The thickness of the thermal oxide film is, for example, about 0.3 μm to 1.2 μm, and may be adjusted according to desired temperature characteristics. This thermal oxide film serves as a protective wall that protects the vibrating portion 22 and the piezoelectric driving portion 40 from silicon release etching around the vibrating portion 22 that is performed later.

次に、表面シリコン層13のトレンチ13b、トレンチ51bおよび第1の封止孔60を埋めるシリコン酸化膜を、CVD(化学蒸着)法によって形成する。その際に、トレンチ13b、トレンチ51bおよび第1の封止孔60内のシリコン酸化膜に「す」が発生しても、熱酸化膜が強固なので問題はない。また、加工によって形成された表面シリコン層13のトレンチ13b、トレンチ51bおよび第1の封止孔60がシリコン酸化膜によって埋められて表面がほぼ平坦となるため、この後のフォトリソグラフィー工程への段差による悪影響を排除することができる。   Next, a silicon oxide film filling the trench 13b, the trench 51b, and the first sealing hole 60 of the surface silicon layer 13 is formed by a CVD (chemical vapor deposition) method. At this time, even if “soot” occurs in the silicon oxide film in the trench 13b, the trench 51b, and the first sealing hole 60, there is no problem because the thermal oxide film is strong. In addition, since the trench 13b, the trench 51b, and the first sealing hole 60 of the surface silicon layer 13 formed by processing are filled with the silicon oxide film and the surface becomes almost flat, a step to the subsequent photolithography process is performed. The adverse effect of can be eliminated.

従って、表面シリコン層13を熱酸化することにより形成された熱酸化膜と、CVD法によって形成されたシリコン酸化膜と、が図2Aに示す素子調整層30となる。なお、第2の工程において、素子調整層30は、平坦性の程度により熱酸化膜のみで形成しても良い。又は、熱酸化膜を形成せずに、熱CVD法によってシリコン酸化膜を形成しても良いし、更には、熱CVD法とプラズマCVD法との2段階のCVD法によってシリコン酸化膜を形成しても良い。   Therefore, the thermal oxide film formed by thermally oxidizing the surface silicon layer 13 and the silicon oxide film formed by the CVD method form the element adjustment layer 30 shown in FIG. 2A. In the second step, the element adjustment layer 30 may be formed of only a thermal oxide film depending on the degree of flatness. Alternatively, a silicon oxide film may be formed by a thermal CVD method without forming a thermal oxide film, and further, a silicon oxide film may be formed by a two-stage CVD method of a thermal CVD method and a plasma CVD method. May be.

第3の工程において、素子調整層30の上にレジストを塗布し、フォトリソグラフィー法によって、第1の貫通孔51、第1の封止孔60および振動部22を含む素子20等の所定の領域を保護するマスクパターンを形成し、レジストをマスクとして素子調整層30をエッチングすることにより、表面シリコン層13に達するトレンチを形成する。その後、図3Cに示すように、素子調整層30の上面とトレンチの側壁を覆うポリシリコン膜41をCVD法により形成する。   In the third step, a resist is applied on the element adjustment layer 30, and a predetermined region such as the element 20 including the first through hole 51, the first sealing hole 60, and the vibrating portion 22 is formed by photolithography. A trench reaching the surface silicon layer 13 is formed by forming a mask pattern for protecting the element and etching the element adjustment layer 30 using the resist as a mask. Thereafter, as shown in FIG. 3C, a polysilicon film 41 covering the upper surface of the element adjustment layer 30 and the sidewall of the trench is formed by a CVD method.

第4の工程において、ポリシリコン膜41上にレジストを塗布し、フォトリソグラフィー法によってマスクパターンを形成し、レジストをマスクとしてポリシリコン膜41をエッチングする。それにより、図3Dに示すように、振動部22を含む素子20の所定の領域や第1の貫通孔51となる所定の領域に形成された素子調整層30の側面を含む領域にポリシリコン膜41が形成される。   In the fourth step, a resist is applied on the polysilicon film 41, a mask pattern is formed by photolithography, and the polysilicon film 41 is etched using the resist as a mask. As a result, as shown in FIG. 3D, the polysilicon film is formed in a predetermined region of the element 20 including the vibrating portion 22 and a region including the side surface of the element adjustment layer 30 formed in the predetermined region serving as the first through hole 51. 41 is formed.

ポリシリコン膜41は、素子20との間で素子調整層30を覆っており、ポリシリコン膜41の厚さは、例えば、0.2μm程度である。CVD法によるポリシリコン膜41の埋め込み性は良好なので、後に行われる振動部22および圧電駆動部40の周囲のシリコン酸化膜のリリースエッチングから素子調整層30を保護する強固なポリシリコン膜41の壁を、小さい厚さで形成することができる。   The polysilicon film 41 covers the element adjustment layer 30 between the element 20 and the thickness of the polysilicon film 41 is, for example, about 0.2 μm. Since the embedding property of the polysilicon film 41 by the CVD method is good, the wall of the strong polysilicon film 41 that protects the element adjustment layer 30 from the release etching of the silicon oxide film around the vibrating portion 22 and the piezoelectric driving portion 40 performed later. Can be formed with a small thickness.

第5の工程において、図3Eに示すように、素子20の所定の領域に形成されたポリシリコン膜41上に第1の電極42、圧電体層43、および第2の電極44を、この順でフォトリソグラフィー法により形成する。なお、ポリシリコン膜41〜第2の電極44は、圧電駆動部40を構成する。また、第1の電極42および第2の電極44を形成する際は、第1の電極42と電極パッド50とを接続するための配線46および第2の電極44と電極パッド50とを接続するための配線46も同時に形成する。   In the fifth step, as shown in FIG. 3E, the first electrode 42, the piezoelectric layer 43, and the second electrode 44 are arranged in this order on the polysilicon film 41 formed in a predetermined region of the element 20. And by photolithography. Note that the polysilicon film 41 to the second electrode 44 constitute a piezoelectric drive unit 40. When the first electrode 42 and the second electrode 44 are formed, the wiring 46 for connecting the first electrode 42 and the electrode pad 50 and the second electrode 44 and the electrode pad 50 are connected. Wiring 46 for forming is also formed at the same time.

第6の工程において、圧電駆動部40が形成されたSOI基板10上に、シリコン酸化膜33をCVD法により形成する。その後、図3Fに示すように、電極パッド50を形成する位置が開口したマスクパターンをフォトリソグラフィー法によって形成し、シリコン酸化膜33をマスクとしてスパッタ法によりアルミニウム(Al)又は銅(Cu)等を電極パッド50を形成する位置に成膜し、電極パッド50を形成する。   In the sixth step, a silicon oxide film 33 is formed on the SOI substrate 10 on which the piezoelectric driving unit 40 is formed by a CVD method. Thereafter, as shown in FIG. 3F, a mask pattern having an opening at which the electrode pad 50 is to be formed is formed by photolithography, and aluminum (Al) or copper (Cu) or the like is formed by sputtering using the silicon oxide film 33 as a mask. The electrode pad 50 is formed by forming a film at a position where the electrode pad 50 is to be formed.

第7の工程において、図3Gに示すように、電極パッド50やシリコン酸化膜33が形成されたSOI基板10上に、CVD法によりシリコン酸化膜34を形成する。その後、シリコン酸化膜34上にレジストを塗布し、フォトリソグラフィー法によってマスクパターンを形成し、レジストをマスクとしてシリコン酸化膜34をエッチングする。それにより、図3Gに示すように、表面シリコン層13に達するトレンチ13bに対応する所定の領域が開口するシリコン酸化膜34が形成される。   In the seventh step, as shown in FIG. 3G, a silicon oxide film 34 is formed by the CVD method on the SOI substrate 10 on which the electrode pad 50 and the silicon oxide film 33 are formed. Thereafter, a resist is applied on the silicon oxide film 34, a mask pattern is formed by photolithography, and the silicon oxide film 34 is etched using the resist as a mask. Thereby, as shown in FIG. 3G, a silicon oxide film 34 is formed in which a predetermined region corresponding to the trench 13b reaching the surface silicon layer 13 is opened.

第8の工程において、図3Hに示すように、シリコン酸化膜34上にレジスト16を塗布し、フォトリソグラフィー法によってマスクパターンを形成し、レジスト16をマスクとして、トレンチ13bに対応するシリコン酸化膜34、素子調整層30、BOX層12の順でエッチングする。それにより、振動部22、圧電駆動部40および電極パッド50を保護するシリコン酸化膜34や素子調整層30を残しつつ、振動部22の周囲を囲むような形状で、シリコン層11に達する深さの開口を形成する。   In the eighth step, as shown in FIG. 3H, a resist 16 is applied on the silicon oxide film 34, a mask pattern is formed by photolithography, and the silicon oxide film 34 corresponding to the trench 13b is formed using the resist 16 as a mask. Then, the element adjustment layer 30 and the BOX layer 12 are etched in this order. Accordingly, the depth reaching the silicon layer 11 in a shape surrounding the vibration unit 22 while leaving the silicon oxide film 34 and the element adjustment layer 30 protecting the vibration unit 22, the piezoelectric drive unit 40, and the electrode pad 50. Forming an opening.

第9の工程において、図3Iに示すように、レジスト16を剥離した後に、シリコン酸化膜34、素子調整層30、表面シリコン層13、BOX層12の開口を通して、振動部22の周囲のシリコンをエッチングする(リリースエッチング)。その際に、シリコン層11のシリコンの一部をエッチングして、振動部22の下方におけるシリコン層11にキャビティー8を形成する。第9の工程においては、ウエットエッチングが行われ、エッチング液としては、例えば、TMAH(水酸化テトラメチルアンモニウム)が用いられる。   In the ninth step, as shown in FIG. 3I, after the resist 16 is removed, the silicon around the vibrating portion 22 is removed through the openings of the silicon oxide film 34, the element adjustment layer 30, the surface silicon layer 13, and the BOX layer 12. Etching (release etching). At this time, a part of the silicon of the silicon layer 11 is etched to form the cavity 8 in the silicon layer 11 below the vibration part 22. In the ninth step, wet etching is performed, and TMAH (tetramethylammonium hydroxide) is used as an etchant, for example.

第10の工程において、図3Jに示すように、振動部22、圧電駆動部40、電極パッド50、第1の封止孔60の周囲のシリコン酸化膜34、素子調整層30およびBOX層12がエッチングされる(リリースエッチング)。それにより、振動部22上に素子調整層30が残る。第10の工程においては、ウエットエッチングが行われ、エッチング液としては、例えば、BHF(バッファードフッ酸)が用いられる。その後、SOI基板10の素子20が形成された面(表面シリコン層13上面)に蓋部5のキャビティー7を有する面を配置し、接合する。なお、接合方法としては、接合面を活性化させて行う直接接合や低融点ガラス等の接合部材を用いた方法等がある。   In the tenth step, as shown in FIG. 3J, the vibration part 22, the piezoelectric driving part 40, the electrode pad 50, the silicon oxide film 34 around the first sealing hole 60, the element adjustment layer 30 and the BOX layer 12 are formed. Etched (release etching). Thereby, the element adjustment layer 30 remains on the vibration part 22. In the tenth step, wet etching is performed, and for example, BHF (buffered hydrofluoric acid) is used as an etchant. Thereafter, the surface having the cavity 7 of the lid 5 is disposed on the surface (the upper surface of the surface silicon layer 13) on which the element 20 of the SOI substrate 10 is formed, and bonded. Examples of the bonding method include direct bonding performed by activating the bonding surface and a method using a bonding member such as low-melting glass.

第11の工程において、図3Kに示すように、SOI基板10のシリコン層11に第3の貫通孔54と第2の封止孔62を形成する。第3の貫通孔54および第2の封止孔62の形成は、エッチング用のマスク層36を形成した後、フォトリソグラフィー法によってSOI基板10のシリコン層11をエッチングして行う。マスク層36としては、レジスト膜を用いるが、シリコン層11の表面を熱酸化することによるシリコン酸化膜でも良い。   In the eleventh step, as shown in FIG. 3K, a third through hole 54 and a second sealing hole 62 are formed in the silicon layer 11 of the SOI substrate 10. The third through hole 54 and the second sealing hole 62 are formed by forming the etching mask layer 36 and then etching the silicon layer 11 of the SOI substrate 10 by photolithography. Although a resist film is used as the mask layer 36, a silicon oxide film obtained by thermally oxidizing the surface of the silicon layer 11 may be used.

第12の工程において、図3Lに示すように、SOI基板10のBOX層12をエッチングし、支持基板を構成するBOX層12にも第3の貫通孔54を形成する。その後、トレンチ51bおよび第1の封止孔60内の素子調整層30をエッチングし、電極パッド50と重なる位置に配置された素子調整層30に第1の貫通孔51を形成する。   In the twelfth step, as shown in FIG. 3L, the BOX layer 12 of the SOI substrate 10 is etched, and the third through hole 54 is also formed in the BOX layer 12 constituting the support substrate. Thereafter, the element adjustment layer 30 in the trench 51 b and the first sealing hole 60 is etched, and the first through hole 51 is formed in the element adjustment layer 30 disposed at a position overlapping the electrode pad 50.

第13の工程において、図3Mに示すように、フイルムレジスト18をマスク層36上に貼り、フォトリソグラフィー法によって第3の貫通孔54を開口するパターンを形成し、表面シリコン層13をエッチングして、第2の貫通孔52を形成する。その後、第1の貫通孔51内のポリシリコン膜41を反応性イオンエッチング(RIE)等の異方性ドライエッチングにより除去する。   In the thirteenth step, as shown in FIG. 3M, a film resist 18 is pasted on the mask layer 36, a pattern is formed to open the third through hole 54 by photolithography, and the surface silicon layer 13 is etched. The second through hole 52 is formed. Thereafter, the polysilicon film 41 in the first through hole 51 is removed by anisotropic dry etching such as reactive ion etching (RIE).

第14の工程において、図3Nに示すように、フイルムレジスト18を除去した後、CVD法によりシリコン層11上のマスク層36の表面と、第1の貫通孔51、第2の貫通孔52、第3の貫通孔54、第1の封止孔60および第2の封止孔62内の側壁と、にシリコン酸化膜32を成膜する。   In the fourteenth step, as shown in FIG. 3N, after removing the film resist 18, the surface of the mask layer 36 on the silicon layer 11, the first through hole 51, the second through hole 52, A silicon oxide film 32 is formed on the side walls in the third through hole 54, the first sealing hole 60, and the second sealing hole 62.

第15の工程において、図3Oに示すように、第1の貫通孔51、第2の貫通孔52、第3の貫通孔54、第1の封止孔60および第2の封止孔62内の側壁を除く、マスク層36、素子調整層30、配線46およびポリシリコン膜41の表面のシリコン酸化膜32を、反応性イオンエッチング(RIE)等の異方性ドライエッチングにより除去する。   In the fifteenth step, as shown in FIG. 3O, inside the first through hole 51, the second through hole 52, the third through hole 54, the first sealing hole 60, and the second sealing hole 62 The silicon oxide film 32 on the surface of the mask layer 36, the element adjustment layer 30, the wiring 46, and the polysilicon film 41 except for the side walls is removed by anisotropic dry etching such as reactive ion etching (RIE).

第16の工程において、図3Pに示すように、スパッタ装置等の前処理室で、真空(減圧)雰囲気において、第1の封止孔60に露出したポリシリコン膜41をエッチングし、第1の封止孔60上のポリシリコン膜41に貫通孔を作成する。その後、キャビティー7,8で構成される内部空間を前処理室と同等の圧力とし、連続処理にて配線電極56となるチタニウム(Ti)やタングステン(W)や銅(Cu)等の金属層をスパッタする。   In the sixteenth step, as shown in FIG. 3P, the polysilicon film 41 exposed in the first sealing hole 60 is etched in a vacuum (reduced pressure) atmosphere in a pretreatment chamber such as a sputtering apparatus, A through hole is formed in the polysilicon film 41 on the sealing hole 60. Thereafter, the internal space formed by the cavities 7 and 8 is set to a pressure equivalent to that of the pretreatment chamber, and a metal layer such as titanium (Ti), tungsten (W), or copper (Cu) that becomes the wiring electrode 56 by continuous treatment. Sputter.

本工程により、素子20が形成されている側とは反対側の面に第1の電極42および第2の電極44と接続する配線電極56を形成することができる。また、本工程では、配線電極56が第1の封止孔60を塞ぐため、素子20が形成されているキャビティー7,8で構成される内部空間を真空雰囲気(減圧雰囲気)に封止することができる。従って、第1の貫通孔51、第2の貫通孔52および第3の貫通孔54に配線電極56を形成する工程と、配線電極56で第1の封止孔60を塞ぎ内部空間を気密封止する工程と、を同時に行うことができる。   By this step, the wiring electrode 56 connected to the first electrode 42 and the second electrode 44 can be formed on the surface opposite to the side on which the element 20 is formed. Further, in this step, since the wiring electrode 56 closes the first sealing hole 60, the internal space formed by the cavities 7 and 8 in which the element 20 is formed is sealed in a vacuum atmosphere (reduced pressure atmosphere). be able to. Therefore, the wiring electrode 56 is formed in the first through hole 51, the second through hole 52, and the third through hole 54, and the first sealing hole 60 is closed with the wiring electrode 56 to hermetically seal the internal space. And the step of stopping can be performed simultaneously.

第17の工程において、図3Qに示すように、配線電極56の表面にメッキ法等で配線電極56に用いた金属層と同等の金属層を積層し配線電極58を作成する。第1の貫通孔51、第2の貫通孔52、第3の貫通孔54および第2の封止孔62を完全に塞ぐことにより、導通性や機械的強度が向上し信頼性が向上する。なお、配線電極56はスパッタ層であり、配線電極58はメッキ層と言える。   In the seventeenth step, as shown in FIG. 3Q, a metal layer equivalent to the metal layer used for the wiring electrode 56 is laminated on the surface of the wiring electrode 56 by a plating method or the like to form the wiring electrode 58. By completely closing the first through hole 51, the second through hole 52, the third through hole 54, and the second sealing hole 62, the electrical conductivity and mechanical strength are improved and the reliability is improved. The wiring electrode 56 is a sputter layer, and the wiring electrode 58 is a plating layer.

第18の工程において、図3Rに示すように、SOI基板10の蓋部5が接合された面とは反対側の面を研磨装置等で平坦化加工することで、電極パッド50の強度が向上し信頼性に優れたMEMS素子1が完成する。   In the eighteenth step, as shown in FIG. 3R, the strength of the electrode pad 50 is improved by flattening the surface of the SOI substrate 10 opposite to the surface to which the lid portion 5 is bonded with a polishing apparatus or the like. And the MEMS element 1 excellent in reliability is completed.

[変形例]
次に、第1実施形態に係るMEMS素子1の変形例について、図4Aおよび図4Bを参照して説明する。
図4Aは、第1実施形態に係るMEMS素子1の変形例1の構成を示す図1のR1における概略平面図であり、図4Bは、第1実施形態に係るMEMS素子1の変形例2の構成を示す図1のR1における概略平面図である。
[Modification]
Next, a modification of the MEMS element 1 according to the first embodiment will be described with reference to FIGS. 4A and 4B.
4A is a schematic plan view of R1 in FIG. 1 showing the configuration of the first modification of the MEMS element 1 according to the first embodiment, and FIG. 4B shows the second modification of the MEMS element 1 according to the first embodiment. It is a schematic plan view in R1 of FIG. 1 which shows a structure.

第1実施形態に係るMEMS素子1の変形例1および変形例2では、図4Aおよび図4Bに示すように、第1実施形態における第1の貫通孔51の形状が異なる。
変形例1における第1の貫通孔51aaは、図4Aに示すように、形状が矩形であり、長手方向がそれぞれ交差するように配設されている。
また、変形例2における第1の貫通孔51abは、図4Bに示すように、3つの矩形がそれぞれの長手方向の一点で連結するように配設されている。
以上の構成とすることで、第1実施形態と同様に、電極パッド50の強度を向上させつつ、電極パッド50と配線電極56,58との導通を図ることができ、信頼性に優れたMEMS素子1を得ることができる。
In Modification 1 and Modification 2 of the MEMS element 1 according to the first embodiment, as shown in FIGS. 4A and 4B, the shape of the first through hole 51 in the first embodiment is different.
As shown in FIG. 4A, the first through-hole 51aa in the first modification has a rectangular shape and is arranged so that the longitudinal directions intersect each other.
Further, as shown in FIG. 4B, the first through hole 51ab in the second modification is arranged so that three rectangles are connected at one point in the longitudinal direction.
By adopting the above configuration, as in the first embodiment, the strength of the electrode pad 50 can be improved, and the electrical connection between the electrode pad 50 and the wiring electrodes 56 and 58 can be achieved, and the MEMS is excellent in reliability. Element 1 can be obtained.

(第2実施形態)
[MEMS素子]
次に、本発明の第2実施形態に係るMEMS素子1aについて、図5Aおよび図5Bを参照して説明する。
図5Aは、第2実施形態に係るMEMS素子1aの構成を示す図1のR1における概略平面図であり、図5Bは、図5AのP2−P2線における概略断面図である。なお、上述した実施形態との相違点を中心に説明し、同様の構成には、同一の符号を附してあり、同様の事項については、その説明を省略する。
(Second Embodiment)
[MEMS element]
Next, a MEMS device 1a according to a second embodiment of the present invention will be described with reference to FIGS. 5A and 5B.
FIG. 5A is a schematic plan view of R1 in FIG. 1 showing the configuration of the MEMS element 1a according to the second embodiment, and FIG. 5B is a schematic cross-sectional view taken along line P2-P2 in FIG. 5A. In addition, it demonstrates centering around difference with embodiment mentioned above, the same code | symbol is attached | subjected to the same structure, The description is abbreviate | omitted about the same matter.

第2実施形態に係るMEMS素子1aは、第1実施形態に係るMEMS素子1の第1の貫通孔51と比較し、第1の貫通孔51acの形状と構成が異なる。
本実施形態のMEMS素子1aの第1の貫通孔51acは、図5Aに示すように、平面視で電極パッド50および第2の貫通孔52と重なる位置に配設され、素子調整層30で構成された隔壁38により、四角形や八角形の孔形状である。つまり、3つの隔壁38が1点で交差する構造によって四角形の孔形状や八角形の孔形状を構成し、隔壁38で互いに離間されている。
The MEMS element 1a according to the second embodiment is different from the first through hole 51 of the MEMS element 1 according to the first embodiment in the shape and configuration of the first through hole 51ac.
As shown in FIG. 5A, the first through hole 51ac of the MEMS element 1a of the present embodiment is disposed at a position overlapping the electrode pad 50 and the second through hole 52 in plan view, and is configured by the element adjustment layer 30. The partition wall 38 has a quadrangular or octagonal hole shape. That is, a rectangular hole shape or an octagonal hole shape is formed by a structure in which three partition walls 38 intersect at one point, and the partition walls 38 are separated from each other.

また、第1の貫通孔51acは、素子調整層30に第1の貫通孔51acを形成するために設けられたトレンチ51bに埋め込まれた素子調整層30である隔壁38で構成されており、図5Bに示すように、第2の貫通孔52まで延設されている。従って、電極パッド50を支持する素子調整層30の厚みが厚くなり、電極パッド50の強度が向上する。なお、本実施形態では、3つの隔壁38が1点で交差する構造によって、第1の貫通孔51acを構成していたが、これに限定される必要はなく、3つ以上の隔壁38が1点で交差する構造で、第1の貫通孔51acを構成しても構わない。3つ以上の隔壁38を1点で交差させることで、電極パッド50の支持強度が増し、電極パッド50の強度をより向上させることができる。   Further, the first through hole 51ac is constituted by a partition wall 38 which is the element adjustment layer 30 embedded in the trench 51b provided to form the first through hole 51ac in the element adjustment layer 30. As shown to 5B, it is extended to the 2nd through-hole 52. As shown to FIG. Therefore, the thickness of the element adjustment layer 30 that supports the electrode pad 50 is increased, and the strength of the electrode pad 50 is improved. In the present embodiment, the first through-hole 51ac is configured by a structure in which the three partition walls 38 intersect at one point. However, the present invention is not limited to this, and three or more partition walls 38 are one. The first through hole 51ac may be configured with a structure that intersects at a point. By crossing three or more partition walls 38 at one point, the support strength of the electrode pad 50 is increased, and the strength of the electrode pad 50 can be further improved.

以上述べたように、本実施形態に係るMEMS素子1aによれば、第1の貫通孔51acを構成する素子調整層30が第2の貫通孔52まで延設されているので、電極パッド50を支持する素子調整層30の厚みが厚くなり、電極パッド50の強度をより向上させることができる。   As described above, according to the MEMS element 1a according to the present embodiment, the element adjustment layer 30 constituting the first through hole 51ac extends to the second through hole 52. The thickness of the supporting element adjustment layer 30 is increased, and the strength of the electrode pad 50 can be further improved.

また、複数の第1の貫通孔51acが素子調整層30で構成される隔壁38で互いに離間されているため、隔壁38により電極パッド50の強度を向上させつつ、複数の第1の貫通孔51acにおいて電極パッド50と配線電極56,58との導通を図ることができ、信頼性に優れたMEMS素子1aを得ることができる。   Further, since the plurality of first through holes 51ac are separated from each other by the partition wall 38 formed of the element adjustment layer 30, the plurality of first through holes 51ac are improved while the strength of the electrode pad 50 is improved by the partition wall 38. In this case, electrical connection between the electrode pad 50 and the wiring electrodes 56 and 58 can be achieved, and the MEMS element 1a having excellent reliability can be obtained.

また、3つ以上の隔壁38が1点で交差する構造を有しているため、電極パッド50を支持する素子調整層30で構成される隔壁38の強度を向上させ、電極パッド50の強度をより向上させることができる。   Further, since the three or more partition walls 38 have a structure intersecting at one point, the strength of the partition wall 38 constituted by the element adjustment layer 30 that supports the electrode pad 50 is improved, and the strength of the electrode pad 50 is increased. It can be improved further.

[製造方法]
次に、第2実施形態に係るMEMS素子1aの製造工程について、図6A〜図6Hを参照して説明する。
図6A〜図6Hは、第2実施形態に係るMEMS素子1aの製造工程を示す図1のP1−P1線の位置に相当する概略断面図である。なお、断面の背景を示す線は省略されている。なお、第2実施形態における製造工程は、前述した第1実施形態における製造工程の第1の工程から第11の工程(図3Aから図3K)まで同一なので、第11の工程(図3K)に相当する工程以降について、説明する。
[Production method]
Next, the manufacturing process of the MEMS element 1a according to the second embodiment will be described with reference to FIGS. 6A to 6H.
6A to 6H are schematic cross-sectional views corresponding to the position of the line P1-P1 in FIG. 1 showing the manufacturing process of the MEMS element 1a according to the second embodiment. Note that a line indicating the background of the cross section is omitted. Note that the manufacturing process in the second embodiment is the same from the first process to the eleventh process (FIGS. 3A to 3K) of the manufacturing process in the first embodiment described above, and therefore the eleventh process (FIG. 3K). The subsequent steps will be described.

第11の工程は、図6Aに示すように、SOI基板10のシリコン層11をマスク層36をマスクとしてエッチングすることにより、第3の貫通孔54と第2の封止孔62を形成する。   In the eleventh step, as shown in FIG. 6A, the third through hole 54 and the second sealing hole 62 are formed by etching the silicon layer 11 of the SOI substrate 10 using the mask layer 36 as a mask.

第12の工程は、図6Bに示すように、第3の貫通孔54と第2の封止孔62内のSOI基板10のBOX層12をエッチングし、その後、露出したトレンチ51bおよび第1の封止孔60内の素子調整層30の一部をエッチングする。   In the twelfth step, as shown in FIG. 6B, the BOX layer 12 of the SOI substrate 10 in the third through hole 54 and the second sealing hole 62 is etched, and then the exposed trench 51b and the first A part of the element adjustment layer 30 in the sealing hole 60 is etched.

第13の工程は、図6Cに示すように、フイルムレジスト18をマスク層36上に貼り、フォトリソグラフィー法によって第3の貫通孔54を開口するパターンを形成し、表面シリコン層13をエッチングして、第2の貫通孔52を形成する。   In the thirteenth step, as shown in FIG. 6C, the film resist 18 is pasted on the mask layer 36, a pattern for opening the third through hole 54 is formed by photolithography, and the surface silicon layer 13 is etched. The second through hole 52 is formed.

第14の工程は、図6Dに示すように、フイルムレジスト18を除去した後、第2の貫通孔52および第1の封止孔60内の素子調整層30をエッチングし、第2の貫通孔52内のポリシリコン膜41が露出するまで、素子調整層30をエッチングする。   In the fourteenth step, as shown in FIG. 6D, after removing the film resist 18, the second through hole 52 and the element adjustment layer 30 in the first sealing hole 60 are etched to form the second through hole. The element adjustment layer 30 is etched until the polysilicon film 41 in 52 is exposed.

第15の工程は、図6Eに示すように、フイルムレジスト18をマスク層36上に貼り、フォトリソグラフィー法によって第2の封止孔62を開口するパターンを形成し、第1の封止孔60内の素子調整層30をエッチングし、第1の封止孔60内のポリシリコン膜41を露出する。   In the fifteenth step, as shown in FIG. 6E, the film resist 18 is pasted on the mask layer 36, a pattern for opening the second sealing hole 62 is formed by photolithography, and the first sealing hole 60 is formed. The inner element adjustment layer 30 is etched to expose the polysilicon film 41 in the first sealing hole 60.

第16の工程は、図6Fに示すように、CVD法によりシリコン層11上のマスク層36の表面と、第1の貫通孔51ac、第2の貫通孔52、第3の貫通孔54、第1の封止孔60および第2の封止孔62内の側壁と、にシリコン酸化膜32を成膜する。その後、第1の貫通孔51ac、第2の貫通孔52、第3の貫通孔54、第1の封止孔60および第2の封止孔62内の側壁を除く、マスク層36、素子調整層30、配線46およびポリシリコン膜41の表面のシリコン酸化膜32を、反応性イオンエッチング(RIE)等の異方性ドライエッチングにより除去する。その後、スパッタ装置等の前処理室で、真空(減圧)雰囲気において、第1の封止孔60に露出したポリシリコン膜41をエッチングし、第1の封止孔60上のポリシリコン膜41に貫通孔を作成する。   In the sixteenth step, as shown in FIG. 6F, the surface of the mask layer 36 on the silicon layer 11, the first through hole 51ac, the second through hole 52, the third through hole 54, the first through the CVD method. A silicon oxide film 32 is formed on the side walls in the first sealing hole 60 and the second sealing hole 62. Thereafter, the mask layer 36, element adjustment, excluding the side walls in the first through hole 51ac, the second through hole 52, the third through hole 54, the first sealing hole 60, and the second sealing hole 62 The layer 30, the wiring 46, and the silicon oxide film 32 on the surface of the polysilicon film 41 are removed by anisotropic dry etching such as reactive ion etching (RIE). Thereafter, in a pretreatment chamber such as a sputtering apparatus, the polysilicon film 41 exposed in the first sealing hole 60 is etched in a vacuum (reduced pressure) atmosphere to form the polysilicon film 41 on the first sealing hole 60. Create a through hole.

第17の工程は、図6Gに示すように、キャビティー7,8で構成される内部空間を前処理室と同等の圧力とし、連続処理にて配線電極56をスパッタし、第1の封止孔60を塞ぐ、素子20が形成されているキャビティー7,8で構成される内部空間を真空雰囲気(減圧雰囲気)に封止する。   In the seventeenth step, as shown in FIG. 6G, the internal space formed by the cavities 7 and 8 is set to the same pressure as the pretreatment chamber, the wiring electrode 56 is sputtered by continuous treatment, and the first sealing is performed. The internal space formed by the cavities 7 and 8 in which the element 20 is formed, which closes the hole 60, is sealed in a vacuum atmosphere (reduced pressure atmosphere).

第18の工程において、図6Hに示すように、配線電極56の表面にメッキ法等で配線電極58を作成する。その後、SOI基板10の蓋部5が接合された面とは反対側の面を研磨装置等で平坦化加工することで、電極パッド50の強度が向上し信頼性に優れたMEMS素子1aが完成する。   In the eighteenth step, as shown in FIG. 6H, the wiring electrode 58 is formed on the surface of the wiring electrode 56 by plating or the like. Thereafter, the surface of the SOI substrate 10 opposite to the surface to which the lid portion 5 is bonded is planarized by a polishing apparatus or the like, whereby the strength of the electrode pad 50 is improved and the MEMS element 1a having excellent reliability is completed. To do.

(第3実施形態)
[MEMS素子]
次に、本発明の第3実施形態に係るMEMS素子1bについて、図7Aおよび図7Bを参照して説明する。
図7Aは、第3実施形態に係るMEMS素子1bの構成を示す図1のR1における概略平面図であり、図7Bは、図7AのP3−P3線における概略断面図である。なお、上述した実施形態との相違点を中心に説明し、同様の構成には、同一の符号を附してあり、同様の事項については、その説明を省略する。
(Third embodiment)
[MEMS element]
Next, a MEMS element 1b according to a third embodiment of the present invention will be described with reference to FIGS. 7A and 7B.
7A is a schematic plan view of R1 in FIG. 1 showing the configuration of the MEMS element 1b according to the third embodiment, and FIG. 7B is a schematic cross-sectional view taken along line P3-P3 in FIG. 7A. In addition, it demonstrates centering around difference with embodiment mentioned above, the same code | symbol is attached | subjected to the same structure, The description is abbreviate | omitted about the same matter.

第3実施形態に係るMEMS素子1bは、第1実施形態に係るMEMS素子1の第1の貫通孔51および第2の貫通孔52と比較し、第1の貫通孔51adと第2の貫通孔52bの形状と構成が異なる。
本実施形態のMEMS素子1bの第1の貫通孔51adおよび第2の貫通孔52bは、図7Aに示すように、平面視で電極パッド50および第3の貫通孔54と重なる位置に配設され、第1の貫通孔51adおよび第2の貫通孔52bの開口幅W3,W4は、第3の貫通孔54の開口幅W5より小さい。また、図7Bに示すように、第1の貫通孔51adは、素子調整層30に配設され、第2の貫通孔52bは、表面シリコン層13に配設されており、第1の貫通孔51adの開口幅W3が第2の貫通孔52bの開口幅W4より大きい。
The MEMS element 1b according to the third embodiment has a first through hole 51ad and a second through hole compared to the first through hole 51 and the second through hole 52 of the MEMS element 1 according to the first embodiment. The shape and configuration of 52b are different.
As shown in FIG. 7A, the first through hole 51ad and the second through hole 52b of the MEMS element 1b of the present embodiment are disposed at positions overlapping the electrode pad 50 and the third through hole 54 in plan view. The opening widths W3 and W4 of the first through hole 51ad and the second through hole 52b are smaller than the opening width W5 of the third through hole 54. Also, as shown in FIG. 7B, the first through hole 51ad is disposed in the element adjustment layer 30, and the second through hole 52b is disposed in the surface silicon layer 13, and the first through hole The opening width W3 of 51ad is larger than the opening width W4 of the second through hole 52b.

以上述べたように、本実施形態に係るMEMS素子1bによれば、第1の貫通孔51adおよび第2の貫通孔52bの開口幅W3,W4は、第3の貫通孔54の開口幅W5よりも小さいので、電極パッド50を支持する素子調整層30および第2の貫通孔52bを構成する表面シリコン層13の面積を大きくすることができ、電極パッド50を支持する強度を向上させ、電極パッド50の強度を向上させることができる。   As described above, according to the MEMS element 1b according to the present embodiment, the opening widths W3 and W4 of the first through hole 51ad and the second through hole 52b are larger than the opening width W5 of the third through hole 54. Therefore, the area of the element adjustment layer 30 that supports the electrode pad 50 and the surface silicon layer 13 that constitutes the second through hole 52b can be increased, and the strength that supports the electrode pad 50 can be improved. The strength of 50 can be improved.

また、素子調整層30により構成される第1の貫通孔51adと表面シリコン層13により構成される第2の貫通孔52bとが、平面視で重なる部分を有しているため、電極パッド50の支持強度を向上させつつ、電極パッド50と配線電極56,58との導通を図ることができ、信頼性に優れたMEMS素子1bを得ることができる。   In addition, since the first through hole 51ad formed by the element adjustment layer 30 and the second through hole 52b formed by the surface silicon layer 13 have a portion overlapping in plan view, While improving the support strength, electrical connection between the electrode pad 50 and the wiring electrodes 56 and 58 can be achieved, and the MEMS element 1b having excellent reliability can be obtained.

[製造方法]
次に、第3実施形態に係るMEMS素子1bの製造工程について、図8A〜図8Fを参照して説明する。
図8A〜図8Fは、第3実施形態に係るMEMS素子1bの製造工程を示す図1のP1−P1線の位置に相当する概略断面図である。なお、断面の背景を示す線は省略されている。なお、第3実施形態における製造工程は、前述した第1実施形態における製造工程の第1の工程から第11の工程(図3Aから図3K)まで同一なので、第11の工程(図3K)に相当する工程以降について、説明する。
[Production method]
Next, the manufacturing process of the MEMS element 1b according to the third embodiment will be described with reference to FIGS. 8A to 8F.
8A to 8F are schematic cross-sectional views corresponding to the position of the P1-P1 line in FIG. 1 showing the manufacturing process of the MEMS element 1b according to the third embodiment. Note that a line indicating the background of the cross section is omitted. Note that the manufacturing process in the third embodiment is the same from the first process to the eleventh process (FIGS. 3A to 3K) of the manufacturing process in the first embodiment described above, and therefore the eleventh process (FIG. 3K). The subsequent steps will be described.

第11の工程は、図8Aに示すように、SOI基板10のシリコン層11をマスク層36をマスクとしてエッチングすることにより、第3の貫通孔54と第2の封止孔62を形成する。   In the eleventh step, as shown in FIG. 8A, the third through hole 54 and the second sealing hole 62 are formed by etching the silicon layer 11 of the SOI substrate 10 using the mask layer 36 as a mask.

第12の工程は、図8Bに示すように、第3の貫通孔54と第2の封止孔62内のSOI基板10のBOX層12をエッチングし、その後、露出したトレンチ51bおよび第1の封止孔60内の素子調整層30をエッチングする。素子調整層30をオーバーエッチングすることで、第2の貫通孔52bの中央に位置する表面シリコン層13とポリシリコン膜41との素子調整層30がエッチングされ、第2の貫通孔52bの中央に位置する表面シリコン層13が脱落し、第2の貫通孔52bおよび第1の貫通孔51adが形成される。   In the twelfth step, as shown in FIG. 8B, the BOX layer 12 of the SOI substrate 10 in the third through hole 54 and the second sealing hole 62 is etched, and then the exposed trench 51b and the first The element adjustment layer 30 in the sealing hole 60 is etched. By over-etching the element adjustment layer 30, the element adjustment layer 30 of the surface silicon layer 13 and the polysilicon film 41 located at the center of the second through hole 52b is etched, and the element adjustment layer 30 is formed at the center of the second through hole 52b. The located surface silicon layer 13 falls off, and the second through hole 52b and the first through hole 51ad are formed.

第13の工程は、図8Cに示すように、CVD法によりシリコン層11上のマスク層36の表面と、第1の貫通孔51adおよび第1の封止孔60内のポリシリコン膜41の表面と、第1の貫通孔51ad、第2の貫通孔52b、第3の貫通孔54、第1の封止孔60および第2の封止孔62内の側壁と、にシリコン酸化膜32を成膜する。   In the thirteenth step, as shown in FIG. 8C, the surface of the mask layer 36 on the silicon layer 11 and the surface of the polysilicon film 41 in the first through hole 51ad and the first sealing hole 60 are formed by CVD. The silicon oxide film 32 is formed on the first through hole 51ad, the second through hole 52b, the third through hole 54, the side wall in the first sealing hole 60, and the second sealing hole 62. Film.

第14の工程は、図8Dに示すように、第1の貫通孔51ad、第2の貫通孔52b、第3の貫通孔54、第1の封止孔60および第2の封止孔62内の側壁を除く、マスク層36およびポリシリコン膜41の表面のシリコン酸化膜32を、反応性イオンエッチング(RIE)等の異方性ドライエッチングにより除去する。   As shown in FIG. 8D, the fourteenth step is performed in the first through hole 51ad, the second through hole 52b, the third through hole 54, the first sealing hole 60, and the second sealing hole 62. The silicon oxide film 32 on the surface of the mask layer 36 and the polysilicon film 41 excluding the side wall is removed by anisotropic dry etching such as reactive ion etching (RIE).

第15の工程は、図8Eに示すように、スパッタ装置等の前処理室で、真空(減圧)雰囲気において、第1の貫通孔51adおよび第1の封止孔60に露出したポリシリコン膜41をエッチングし、第1の貫通孔51adおよび第1の封止孔60上のポリシリコン膜41に貫通孔を作成する。その後、キャビティー7,8で構成される内部空間を前処理室と同等の圧力とし、連続処理にて配線電極56をスパッタし、第1の封止孔60を塞ぐ、素子20が形成されているキャビティー7,8で構成される内部空間を真空雰囲気(減圧雰囲気)に封止する。また、第1の貫通孔51adにおけるポリシリコン膜41の貫通孔において、配線電極56と配線46とが電気的に接続される。   In the fifteenth step, as shown in FIG. 8E, the polysilicon film 41 exposed to the first through hole 51ad and the first sealing hole 60 in a vacuum (decompressed) atmosphere in a pretreatment chamber such as a sputtering apparatus. Is etched to form a through hole in the polysilicon film 41 on the first through hole 51ad and the first sealing hole 60. Thereafter, the internal space constituted by the cavities 7 and 8 is set to a pressure equivalent to that of the pretreatment chamber, the wiring electrode 56 is sputtered by continuous treatment, and the first sealing hole 60 is closed, and the element 20 is formed. The internal space formed by the cavities 7 and 8 is sealed in a vacuum atmosphere (reduced pressure atmosphere). In addition, the wiring electrode 56 and the wiring 46 are electrically connected in the through hole of the polysilicon film 41 in the first through hole 51ad.

第16の工程において、図8Fに示すように、配線電極56の表面にメッキ法等で配線電極58を作成する。その後、SOI基板10の蓋部5が接合された面とは反対側の面を研磨装置等で平坦化加工することで、電極パッド50の強度が向上し信頼性に優れたMEMS素子1bが完成する。   In the sixteenth step, as shown in FIG. 8F, a wiring electrode 58 is formed on the surface of the wiring electrode 56 by plating or the like. Thereafter, the surface of the SOI substrate 10 opposite to the surface to which the lid portion 5 is bonded is planarized with a polishing apparatus or the like, thereby completing the MEMS element 1b with improved strength of the electrode pad 50 and excellent reliability. To do.

[電子機器]
次に、本発明の一実施形態に係るMEMS素子1,1a,1bを適用した電子機器について、図9、図10および図11を参照して説明する。なお、以下では、MEMS素子1を適用した構成を例示して説明する。
[Electronics]
Next, electronic devices to which the MEMS elements 1, 1a, 1b according to an embodiment of the present invention are applied will be described with reference to FIG. 9, FIG. 10, and FIG. Hereinafter, a configuration to which the MEMS element 1 is applied will be described as an example.

図9は、本実施形態に係るMEMS素子1を備える電子機器としてのモバイル型(又はノート型)のパーソナルコンピューターの構成の概略を示す斜視図である。この図において、パーソナルコンピューター1100は、キーボード1102を備えた本体部1104と、ディスプレイ1000を備えた表示ユニット1106とにより構成され、表示ユニット1106は、本体部1104に対しヒンジ構造部を介して回動可能に支持されている。このようなパーソナルコンピューター1100には、基準クロック等として機能するMEMS素子1が内蔵されている。   FIG. 9 is a perspective view schematically illustrating a configuration of a mobile (or notebook) personal computer as an electronic apparatus including the MEMS element 1 according to the present embodiment. In this figure, a personal computer 1100 includes a main body 1104 provided with a keyboard 1102 and a display unit 1106 provided with a display 1000. The display unit 1106 rotates with respect to the main body 1104 via a hinge structure. Supported as possible. Such a personal computer 1100 incorporates a MEMS element 1 that functions as a reference clock or the like.

図10は、本発明の一実施形態に係るMEMS素子1を備える電子機器としての携帯電話機(PHS(Personal Handyhone System)やスマートフォンも含む)の構成の概略を示す斜視図である。この図において、携帯電話機1200は、複数の操作ボタン1202、受話口1204および送話口1206を備え、操作ボタン1202と受話口1204との間には、ディスプレイ1000が配置されている。このような携帯電話機1200には、基準クロック等として機能するMEMS素子1が内蔵されている。   FIG. 10 is a perspective view schematically illustrating a configuration of a mobile phone (including a PHS (Personal Handyhone System) and a smartphone) as an electronic device including the MEMS element 1 according to an embodiment of the present invention. In this figure, a cellular phone 1200 is provided with a plurality of operation buttons 1202, an earpiece 1204, and a mouthpiece 1206, and a display 1000 is disposed between the operation buttons 1202 and the earpiece 1204. Such a cellular phone 1200 incorporates a MEMS element 1 that functions as a reference clock or the like.

図11は、本発明の一実施形態に係るMEMS素子1を備える電子機器としてのデジタルスチールカメラの構成の概略を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。デジタルスチールカメラ1300は、被写体の光像をCCD(Charge Coupled Device)等の撮像素子により光電変換して撮像信号(画像信号)を生成する。
デジタルスチールカメラ1300におけるケース(ボディー)1302の背面には、ディスプレイ1000が設けられ、CCDによる撮像信号に基づいて表示を行なう構成になっており、ディスプレイ1000は、被写体を電子画像として表示するファインダーとして機能する。また、ケース1302の正面側(図中裏面側)には、光学レンズ(撮像光学系)やCCD等を含む受光ユニット1304が設けられている。
撮影者がディスプレイ1000に表示された被写体像を確認し、シャッターボタン1306を押下すると、その時点におけるCCDの撮像信号が、メモリー1308に転送・格納される。また、このデジタルスチールカメラ1300においては、ケース1302の側面に、ビデオ信号出力端子1312と、データ通信用の入出力端子1314とが設けられている。そして、図示されるように、ビデオ信号出力端子1312にはテレビモニター1330が、データ通信用の入出力端子1314にはパーソナルコンピューター1340が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリー1308に格納された撮像信号が、テレビモニター1330や、パーソナルコンピューター1340に出力される構成になっている。このようなデジタルスチールカメラ1300には、基準クロック等として機能するMEMS素子1が内蔵されている。
FIG. 11 is a perspective view schematically illustrating a configuration of a digital still camera as an electronic apparatus including the MEMS element 1 according to an embodiment of the present invention. In this figure, connection with an external device is also simply shown. The digital still camera 1300 generates an imaging signal (image signal) by photoelectrically converting an optical image of a subject using an imaging element such as a CCD (Charge Coupled Device).
A display 1000 is provided on the back of a case (body) 1302 in the digital still camera 1300, and the display 1000 is configured to display based on an imaging signal from the CCD. The display 1000 is a finder that displays an object as an electronic image. Function. A light receiving unit 1304 including an optical lens (imaging optical system), a CCD, and the like is provided on the front side (the back side in the drawing) of the case 1302.
When the photographer confirms the subject image displayed on the display 1000 and presses the shutter button 1306, the CCD image pickup signal at that time is transferred and stored in the memory 1308. In the digital still camera 1300, a video signal output terminal 1312 and an input / output terminal 1314 for data communication are provided on the side surface of the case 1302. As shown in the figure, a television monitor 1330 is connected to the video signal output terminal 1312 and a personal computer 1340 is connected to the input / output terminal 1314 for data communication as necessary. Furthermore, the imaging signal stored in the memory 1308 is output to the television monitor 1330 or the personal computer 1340 by a predetermined operation. Such a digital still camera 1300 incorporates a MEMS element 1 that functions as a reference clock or the like.

上述したように、電子機器に、信頼性に優れたMEMS素子1が活用されることにより、より高性能の電子機器を提供することができる。   As described above, a high-performance electronic device can be provided by utilizing the MEMS element 1 having excellent reliability in the electronic device.

なお、本発明の一実施形態に係るMEMS素子1,1a,1bは、図9のパーソナルコンピューター1100(モバイル型パーソナルコンピューター)、図10の携帯電話機1200、図11のデジタルスチールカメラ1300の他にも、例えば、インクジェット式吐出装置(例えばインクジェットプリンター)、ラップトップ型パーソナルコンピューター、テレビ、ビデオカメラ、カーナビゲーション装置、ページャー、電子手帳(通信機能付も含む)、電子辞書、電卓、電子ゲーム機器、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、POS(Point of Sale)端末、医療機器(例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレーター等の電子機器に適用することができる。   The MEMS elements 1, 1a and 1b according to the embodiment of the present invention include a personal computer 1100 (mobile personal computer) in FIG. 9, a mobile phone 1200 in FIG. 10, and a digital still camera 1300 in FIG. , For example, inkjet type ejection device (for example, inkjet printer), laptop personal computer, TV, video camera, car navigation device, pager, electronic notebook (including communication function), electronic dictionary, calculator, electronic game device, work Station, video phone, TV monitor for crime prevention, electronic binoculars, POS (Point of Sale) terminal, medical equipment (for example, electronic thermometer, blood pressure monitor, blood glucose meter, electrocardiogram measuring device, ultrasonic diagnostic device, electronic endoscope), fish school Detectors, various measuring instruments, instruments (eg cars It can be applied to electronic equipment such as aircraft, ship instruments, flight simulators, etc.

[移動体]
次に、本発明の一実施形態に係るMEMS素子1,1a,1bを適用した移動体について、図12を参照して説明する。なお、以下では、MEMS素子1を適用した構成を例示して説明する。
図12は、本発明の移動体の一例としての自動車1400を概略的に示す斜視図である。
自動車1400には、MEMS素子1が搭載されている。MEMS素子1は、キーレスエントリー、イモビライザー、ナビゲーションシステム、エアコン、アンチロックブレーキシステム(ABS:Antilock Brake System)、エアバック、タイヤプレッシャーモニタリングシステム(TPMS:Tire Pressure Monitoring System)、エンジンコントロール、ハイブリッド自動車や電気自動車の電池モニター、車体姿勢制御システム等の電子制御ユニット(ECU:Electronic Control Unit)1410に広く適用できる。
[Moving object]
Next, a moving body to which the MEMS elements 1, 1a, 1b according to one embodiment of the present invention are applied will be described with reference to FIG. Hereinafter, a configuration to which the MEMS element 1 is applied will be described as an example.
FIG. 12 is a perspective view schematically showing an automobile 1400 as an example of the moving object of the present invention.
The MEMS element 1 is mounted on the automobile 1400. MEMS element 1 is keyless entry, immobilizer, navigation system, air conditioner, antilock brake system (ABS), airbag, tire pressure monitoring system (TPMS), engine control, hybrid car and electric The present invention can be widely applied to an electronic control unit (ECU: Electronic Control Unit) 1410 such as an automobile battery monitor and a vehicle body attitude control system.

上述したように、移動体に、信頼性に優れたMEMS素子1が活用されることにより、より高性能の移動体を提供することができる。   As described above, by using the MEMS element 1 having excellent reliability for the moving body, it is possible to provide a higher-performance moving body.

以上、本発明のMEMS素子1,1a,1b、電子機器(1100,1200,1300)、および移動体(1400)について、図示の実施形態に基づいて説明したが、本発明は、これに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物が付加されていても良い。また、前述した各実施形態を適宜組み合わせても良い。   Although the MEMS elements 1, 1a, 1b, the electronic devices (1100, 1200, 1300), and the moving body (1400) according to the present invention have been described based on the illustrated embodiments, the present invention is not limited thereto. Instead, the configuration of each part can be replaced with any configuration having the same function. In addition, any other component may be added to the present invention. Moreover, you may combine each embodiment mentioned above suitably.

また、上述の実施形態では、矩形形状のSOI基板10の一つの対角線の方向に沿って基部21や振動部22が延在するように素子20が配設されている例で説明したが、これに限らない。他の配置例としては、矩形形状のSOI基板10の外縁に沿って基部21や振動部22が延在するように素子20が配設されている構成などであってもよい。   In the above-described embodiment, the example has been described in which the element 20 is disposed so that the base portion 21 and the vibration portion 22 extend along the direction of one diagonal line of the rectangular SOI substrate 10. Not limited to. Another example of arrangement may be a configuration in which the element 20 is arranged so that the base 21 and the vibration part 22 extend along the outer edge of the rectangular SOI substrate 10.

また、上述ではMEMS素子の一例として、基部21や振動部22などを含む機能素子としての素子20を備えているMEMS素子1,1a,1bを示して説明したが、これに限らない。上述の封止構造を備えた他のMEMS素子としては、機能素子として加速度の検出機能を備えている加速度センサー素子、角速度の検出機能を備えている角速度センサー素子、圧力検出機能を備えている圧力センサー素子、重量検出機能を備えている重量センサー素子や、これらの機能素子が複合した複合センサーなどを備えているMEMS素子であってもよい。また、MEMS素子は、機能素子として振動素子を備えた振動子、発振器、周波数フィルターなどであってもよい。   In the above description, the MEMS elements 1, 1a, and 1b including the element 20 as a functional element including the base portion 21 and the vibration portion 22 are illustrated and described as an example of the MEMS element, but the present invention is not limited thereto. Other MEMS elements having the above-described sealing structure include an acceleration sensor element having an acceleration detection function as a functional element, an angular velocity sensor element having an angular velocity detection function, and a pressure having a pressure detection function. It may be a sensor element, a weight sensor element having a weight detection function, or a MEMS element having a composite sensor in which these functional elements are combined. Further, the MEMS element may be a vibrator, an oscillator, a frequency filter, or the like provided with a vibration element as a functional element.

1,1a,1b…MEMS素子、5…蓋部、7,8…キャビティー、10…SOI基板、11…シリコン層、12…BOX層、13…表面シリコン層、13a…溝、13b…トレンチ、13c…スリット、14,16…レジスト、18…フイルムレジスト、20…素子、21…基部、22…振動部、30…素子調整層、32,33,34…シリコン酸化膜、36…マスク層、38…隔壁、40…圧電駆動部、41…ポリシリコン膜、42…第1の電極、43…圧電体層、44…第2の電極、46…配線、50…電極パッド、51…第1の貫通孔、51b…トレンチ、52…第2の貫通孔、54…第3の貫通孔、56,58…配線電極、60…第1の封止孔、62…第2の封止孔、1000…ディスプレイ、1100…パーソナルコンピューター、1102…キーボード、1104…本体部、1106…表示ユニット、1200…携帯電話機、1202…操作ボタン、1204…受話口、1206…送話口、1300…デジタルスチールカメラ、1302…ケース、1304…受光ユニット、1306…シャッターボタン、1308…メモリー、1312…ビデオ信号出力端子、1314…入出力端子、1330…テレビモニター、1340…パーソナルコンピューター、1400…自動車、1410…電子制御ユニット、W1,W2,W3,W4,W5…開口幅。   DESCRIPTION OF SYMBOLS 1, 1a, 1b ... MEMS element, 5 ... Cover part, 7, 8 ... Cavity, 10 ... SOI substrate, 11 ... Silicon layer, 12 ... BOX layer, 13 ... Surface silicon layer, 13a ... Groove, 13b ... Trench, 13c: slit, 14, 16 ... resist, 18 ... film resist, 20 ... element, 21 ... base, 22 ... vibration part, 30 ... element adjustment layer, 32, 33, 34 ... silicon oxide film, 36 ... mask layer, 38 ... partition wall, 40 ... piezoelectric drive unit, 41 ... polysilicon film, 42 ... first electrode, 43 ... piezoelectric layer, 44 ... second electrode, 46 ... wiring, 50 ... electrode pad, 51 ... first penetration Hole 51b ... Trench 52 ... Second through hole 54 ... Third through hole 56, 58 ... Wiring electrode 60 ... First sealing hole 62 ... Second sealing hole 1000 ... Display 1100. Personal computer DESCRIPTION OF SYMBOLS 1102 ... Keyboard, 1104 ... Main part, 1106 ... Display unit, 1200 ... Mobile phone, 1202 ... Operation button, 1204 ... Earpiece, 1206 ... Mouthpiece, 1300 ... Digital still camera, 1302 ... Case, 1304 ... Light receiving unit DESCRIPTION OF SYMBOLS 1306 ... Shutter button 1308 ... Memory, 1312 ... Video signal output terminal, 1314 ... Input / output terminal, 1330 ... Television monitor, 1340 ... Personal computer, 1400 ... Car, 1410 ... Electronic control unit, W1, W2, W3, W4 , W5... Opening width.

Claims (8)

素子と、前記素子を駆動するための素子電極と、を有する素子基板と、
前記素子基板を支持する支持基板と、を有し、
前記素子基板に配設され前記素子電極に接続する電極パッドを備え、
前記素子基板と前記電極パッドとの間に素子調整層が配設され、
前記素子調整層には、平面視で前記電極パッドと重なる位置に、第1の貫通孔が配設され、
前記素子基板には、平面視で前記電極パッドと重なる位置に、第1の貫通孔と連通する第2の貫通孔が配設され、
前記支持基板には、平面視で前記電極パッドと重なる位置に、第2の貫通孔と連通する第3の貫通孔が配設され、
前記第1の貫通孔の開口幅は、前記第2の貫通孔の開口幅よりも小さく、
前記第1の貫通孔、前記第2の貫通孔および前記第3の貫通孔には、前記電極パッドと導通する配線電極が配設されていることを特徴とするMEMS素子。
An element substrate having an element and an element electrode for driving the element;
A support substrate for supporting the element substrate,
An electrode pad disposed on the element substrate and connected to the element electrode;
An element adjustment layer is disposed between the element substrate and the electrode pad,
The element adjustment layer is provided with a first through hole at a position overlapping the electrode pad in plan view,
The element substrate is provided with a second through hole communicating with the first through hole at a position overlapping the electrode pad in plan view.
The support substrate is provided with a third through hole communicating with the second through hole at a position overlapping the electrode pad in plan view.
The opening width of the first through hole is smaller than the opening width of the second through hole,
A wiring element that is electrically connected to the electrode pad is disposed in the first through hole, the second through hole, and the third through hole.
平面視で前記第2の貫通孔と重なる位置に配設される前記素子調整層は、断面視で前記第2の貫通孔まで延設されていることを特徴とする請求項1に記載のMEMS素子。   2. The MEMS according to claim 1, wherein the element adjustment layer disposed at a position overlapping the second through hole in a plan view extends to the second through hole in a cross sectional view. element. 前記第1の貫通孔が複数あり、当該第1の貫通孔は隔壁により互いに離間されていることを特徴とする請求項2に記載のMEMS素子。   The MEMS element according to claim 2, wherein there are a plurality of the first through holes, and the first through holes are separated from each other by a partition wall. 3つ以上の前記隔壁が1点で交差する構造を有することを特徴とする請求項3に記載のMEMS素子。   The MEMS device according to claim 3, wherein three or more of the partition walls intersect at one point. 素子と、前記素子を駆動するための素子電極と、を有する素子基板と、
前記素子基板を支持する支持基板と、を有し、
前記素子基板に配設され前記素子電極に接続する電極パッドを備え、
前記素子基板と前記電極パッドとの間に素子調整層が配設され、
前記素子調整層には、平面視で前記電極パッドと重なる位置に、第1の貫通孔が配設され、
前記素子基板には、平面視で前記電極パッドと重なる位置に、第1の貫通孔と連通する第2の貫通孔が配設され、
前記支持基板には、平面視で前記電極パッドと重なる位置に、第2の貫通孔と連通する第3の貫通孔が配設され、
前記第1の貫通孔および前記第2の貫通孔の開口幅は、前記第3の貫通孔の開口幅よりも小さく、
前記第1の貫通孔、前記第2の貫通孔および前記第3の貫通孔には、前記電極パッドと導通する配線電極が配設されていることを特徴とするMEMS素子。
An element substrate having an element and an element electrode for driving the element;
A support substrate for supporting the element substrate,
An electrode pad disposed on the element substrate and connected to the element electrode;
An element adjustment layer is disposed between the element substrate and the electrode pad,
The element adjustment layer is provided with a first through hole at a position overlapping the electrode pad in plan view,
The element substrate is provided with a second through hole communicating with the first through hole at a position overlapping the electrode pad in plan view.
The support substrate is provided with a third through hole communicating with the second through hole at a position overlapping the electrode pad in plan view.
The opening width of the first through hole and the second through hole is smaller than the opening width of the third through hole,
A wiring element that is electrically connected to the electrode pad is disposed in the first through hole, the second through hole, and the third through hole.
前記素子調整層と前記素子基板とは、各々、平面視で重なる部分を有する前記第1の貫通孔と前記第2の貫通孔とを有することを特徴とする請求項5に記載のMEMS素子。   6. The MEMS element according to claim 5, wherein the element adjustment layer and the element substrate each include the first through hole and the second through hole having portions overlapping in plan view. 請求項1乃至請求項6のいずれか一項に記載のMEMS素子を備えていることを特徴とする電子機器。   An electronic apparatus comprising the MEMS element according to any one of claims 1 to 6. 請求項1乃至請求項6のいずれか一項に記載のMEMS素子を備えていることを特徴とする移動体。   A moving body comprising the MEMS element according to claim 1.
JP2017106270A 2017-05-30 2017-05-30 MEMS elements, electronics and mobiles Active JP6836180B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017106270A JP6836180B2 (en) 2017-05-30 2017-05-30 MEMS elements, electronics and mobiles

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017106270A JP6836180B2 (en) 2017-05-30 2017-05-30 MEMS elements, electronics and mobiles

Publications (3)

Publication Number Publication Date
JP2018201184A true JP2018201184A (en) 2018-12-20
JP2018201184A5 JP2018201184A5 (en) 2020-04-16
JP6836180B2 JP6836180B2 (en) 2021-02-24

Family

ID=64667372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017106270A Active JP6836180B2 (en) 2017-05-30 2017-05-30 MEMS elements, electronics and mobiles

Country Status (1)

Country Link
JP (1) JP6836180B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028536A (en) * 2008-07-22 2010-02-04 Seiko Epson Corp Tuning fork type vibrator and oscillator
JP2015160293A (en) * 2014-02-28 2015-09-07 セイコーエプソン株式会社 Wafer level sealing structure and manufacturing method of mems element
JP2015226242A (en) * 2014-05-29 2015-12-14 セイコーエプソン株式会社 Electronic device, electronic apparatus, and movable body

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028536A (en) * 2008-07-22 2010-02-04 Seiko Epson Corp Tuning fork type vibrator and oscillator
JP2015160293A (en) * 2014-02-28 2015-09-07 セイコーエプソン株式会社 Wafer level sealing structure and manufacturing method of mems element
JP2015226242A (en) * 2014-05-29 2015-12-14 セイコーエプソン株式会社 Electronic device, electronic apparatus, and movable body

Also Published As

Publication number Publication date
JP6836180B2 (en) 2021-02-24

Similar Documents

Publication Publication Date Title
JP6822118B2 (en) Oscillators, oscillators, electronics, and mobiles
JP5040021B2 (en) Hermetic package and method for manufacturing hermetic package
US20150340968A1 (en) Mems structure, electronic apparatus, and moving object
US20150315011A1 (en) Mems structure, electronic apparatus, and moving object
JP2014170997A (en) Mems oscillator, manufacturing method for mems oscillator, electronic apparatus, and moving body
JP2014042954A (en) Mems element, electronic apparatus, and manufacturing method of mems element
US20140312734A1 (en) Vibrator, oscillator, electronic device, moving object, and method of manufacturing vibrator
US10662055B2 (en) MEMS element, sealing structure, electronic device, electronic apparatus, and vehicle
JP6836180B2 (en) MEMS elements, electronics and mobiles
JP6852569B2 (en) MEMS elements, electronics and mobiles
JP7069586B2 (en) MEMS devices, electronic devices and mobiles
JP2015076688A (en) Vibrator, oscillator, electronic apparatus and movable body
JP7005988B2 (en) MEMS devices, electronic devices and mobiles
US11784632B2 (en) Vibrator device, manufacturing method of vibrator device, electronic device, and vehicle
JP6981040B2 (en) Encapsulation structures, electronic devices, electronic devices, and mobiles
JP2015080013A (en) Vibrator, oscillator, electronic apparatus and movable body
JP2017034435A (en) Vibrator, manufacturing method therefor, oscillator, electronic apparatus and moving body
JP2017034578A (en) Electronic device, manufacturing method of electronic device, electronic apparatus, and movable body
JP2014030878A (en) Mems element, electronic apparatus and manufacturing method for mems element
JP2017034334A (en) Electronic device, electronic apparatus, and movable body
JP2016208071A (en) Vibrator, oscillator, electronic apparatus, and mobile body
JP2015080011A (en) Vibrator, oscillator, electronic apparatus and movable body
JP6443136B2 (en) Semiconductor devices, electronic equipment and mobile objects
JP2017033985A (en) Electronic device and manufacturing method of the same, oscillator, electronic device, and mobile body
JP2021164130A (en) Vibrating piece, electronic device, and moving object

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180910

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200309

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200309

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210119

R150 Certificate of patent or registration of utility model

Ref document number: 6836180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150