JP5040021B2 - Hermetic package and method for manufacturing hermetic package - Google Patents

Hermetic package and method for manufacturing hermetic package Download PDF

Info

Publication number
JP5040021B2
JP5040021B2 JP2007226563A JP2007226563A JP5040021B2 JP 5040021 B2 JP5040021 B2 JP 5040021B2 JP 2007226563 A JP2007226563 A JP 2007226563A JP 2007226563 A JP2007226563 A JP 2007226563A JP 5040021 B2 JP5040021 B2 JP 5040021B2
Authority
JP
Japan
Prior art keywords
substrate
mems device
insulating layer
island
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007226563A
Other languages
Japanese (ja)
Other versions
JP2009059941A (en
Inventor
竜太 光末
敬彦 中村
寛 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2007226563A priority Critical patent/JP5040021B2/en
Publication of JP2009059941A publication Critical patent/JP2009059941A/en
Application granted granted Critical
Publication of JP5040021B2 publication Critical patent/JP5040021B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Micromachines (AREA)

Description

本発明は、密閉されたキャビティ内に収容されたＭＥＭＳデバイスを有する気密パッケージ及び該気密パッケージの製造方法に関するものである。   The present invention relates to a hermetic package having a MEMS device housed in a sealed cavity and a method for manufacturing the hermetic package.

近年、半導体プロセス技術を用いて、１つの基板に機械的構造と電子回路とを集積させた微小デバイスであるＭＥＭＳ（Micro Electro Mechanical System）デバイスが注目されている。このＭＥＭＳデバイスは、半導体技術を利用して製造されることから、加工精度の高さ、量産の容易さ、電子回路と機械的構造とを一体形成することで精密な動作制御が可能等といった利点があり、ＩＴ関連のみならず、通信や化学、医療やバイオ等といった様々な分野に応用され始めている。
このＭＥＭＳデバイスの１つとして、発振子や角速度センサ等のジャイロに適用されるもので、外部から受ける力学量（例えば、角速度等）や、静電引力を受けて振動する振動部を備えたＭＥＭＳデバイスが知られている。 In recent years, attention has been paid to a micro electro mechanical system (MEMS) device which is a micro device in which a mechanical structure and an electronic circuit are integrated on a single substrate using a semiconductor process technology. Since this MEMS device is manufactured using semiconductor technology, it has advantages such as high processing accuracy, ease of mass production, and precise operation control by integrally forming an electronic circuit and a mechanical structure. It has begun to be applied not only to IT but also to various fields such as communication, chemistry, medicine and biotechnology.
One of the MEMS devices is a MEMS that is applied to a gyro such as an oscillator and an angular velocity sensor, and includes a mechanical part (eg, angular velocity) received from the outside and a vibrating part that vibrates in response to electrostatic attraction. The device is known.

このような振動部を有するＭＥＭＳデバイスは、通常、大気圧よりも圧力が低く調整されたキャビティ（密閉室）内に収容する必要がある。これは、空気のダンピングによって感度が低下してしまうことを軽減するためである。また、振動部に関わらず、何らかの動作を行う動作部を有するＭＥＭＳデバイスであっても、通常、キャビティ内に収容している。これは、塵埃や水分等の影響を防止したり、周囲の環境条件の影響を受け難くしたりするためである。いずれにしても、キャビティ内にＭＥＭＳデバイスを収容する必要がある。   A MEMS device having such a vibrating part usually needs to be accommodated in a cavity (sealed chamber) whose pressure is adjusted to be lower than atmospheric pressure. This is to reduce the decrease in sensitivity due to air damping. Moreover, even if it is a MEMS device which has an operation part which performs some operation | movement irrespective of a vibration part, it is normally accommodated in the cavity. This is to prevent the influence of dust, moisture, etc., or make it less susceptible to the influence of surrounding environmental conditions. In any case, it is necessary to accommodate the MEMS device in the cavity.

ＭＥＭＳデバイスをキャビティ内に収容する方法としては、様々な方法が考えられているが、一般的には次の方法が用いられている。
即ち、ＭＥＭＳデバイスを形成したＭＥＭＳデバイス基板に、リッドとなるリッド基板を接合する方法である。この際、リッド基板には、キャビティを形成する凹部が形成されている。そのため、両基板を重ね合わせて接合することで、密閉したキャビティを形成することができると共に、該キャビティ内にＭＥＭＳデバイスを収容させることができる。なお、接合の際にキャビティの内部を真空引きすることで、キャビティ内を減圧することができ、減圧したキャビティ内にＭＥＭＳデバイスを収容させることも可能である。 Although various methods are considered as a method of accommodating the MEMS device in the cavity, the following method is generally used.
That is, it is a method of bonding a lid substrate to be a lid to a MEMS device substrate on which a MEMS device is formed. At this time, the lid substrate is formed with a recess for forming a cavity. Therefore, by sealing and bonding both substrates, a sealed cavity can be formed, and a MEMS device can be accommodated in the cavity. Note that the inside of the cavity can be evacuated during bonding so that the inside of the cavity can be decompressed, and the MEMS device can be accommodated in the decompressed cavity.

ところで、キャビティ内に収容されたＭＥＭＳデバイスを作動させるためには、駆動回路等が形成されたＩＣ基板が必要である。そのため、実際に製品化する場合には、ＭＥＭＳデバイス基板と、リッド基板と、ＩＣ基板とを一体的にモジュール化して１つのパッケージにする必要がある。
しかしながら、このようにパッケージングされたものは、基板が３枚構造になってしまうので、サイズが大きくなってしまい、小型化、薄型化を図ることが困難であった。また、基板が３枚必要であるので、コスト高になってしまうものであった。 By the way, in order to operate the MEMS device accommodated in the cavity, an IC substrate on which a drive circuit and the like are formed is necessary. Therefore, when actually commercializing, it is necessary to integrate the MEMS device substrate, the lid substrate, and the IC substrate into a single module into a single package.
However, what is packaged in this manner has a three-substrate structure, which increases the size, making it difficult to reduce the size and thickness. Further, since three substrates are required, the cost becomes high.

そこで、このような不都合を解消するべくいくつかの提案がなされている。
その１つとして、図３２に示すように、ＩＣ基板１０１の能動回路面（駆動回路が形成された面）１０２に電気パッド１０３を介してＭＥＭＳデバイス１０４が表面実装され、ＩＣ基板１０１に接合されたパッケージチップ１０５によりＭＥＭＳデバイス１０４をキャビティ１０６内に収容させたパッケージ１００が知られている（特許文献１参照）。なお、パッケージチップ１０５に形成された凹部１０５ａとＩＣ基板１０１とで囲まれた空間が、キャビティ１０６となっている。 Thus, several proposals have been made to eliminate such inconvenience.
As one example, as shown in FIG. 32, the MEMS device 104 is surface-mounted on the active circuit surface (surface on which the drive circuit is formed) 102 of the IC substrate 101 via the electric pad 103 and bonded to the IC substrate 101. There is known a package 100 in which a MEMS device 104 is accommodated in a cavity 106 by a package chip 105 (see Patent Document 1). A space surrounded by the recess 105 a formed in the package chip 105 and the IC substrate 101 is a cavity 106.

このように構成されたパッケージ１００によれば、３枚の基板を必要としないため、３枚構造に比べれば小型化、薄型化を図り易い。しかしながら、ＩＣ基板１０１とＭＥＭＳデバイス１０４とをウエハレベルで接合することができないので、依然として小型化、薄型化の問題が残されている。また、パッケージチップ１０５に凹部１０５ａを形成する際に、ＭＥＭＳデバイス１０４との干渉を防止するためギャップＧが必要であった。そのため、このギャップＧの分だけ厚みが増してしまので、この点においても小型化、薄型化が困難であった。   According to the package 100 configured as described above, since three substrates are not required, it is easy to reduce the size and thickness as compared with the three-layer structure. However, since the IC substrate 101 and the MEMS device 104 cannot be bonded at the wafer level, the problem of miniaturization and thinning still remains. Further, when forming the recess 105 a in the package chip 105, a gap G is necessary to prevent interference with the MEMS device 104. Therefore, the thickness is increased by the gap G, and it is difficult to reduce the size and thickness in this respect.

また、別の１つとして、図３３に示すように、ＩＣ基板１１１の能動回路面１１２に電気パッド１１３を介してＭＥＭＳデバイス１１４が表面実装され、ＭＥＭＳデバイス１１４を樹脂１１５で封止することでキャビティ１１６内に収容させたパッケージ１１０が知られている（特許文献２参照）。
このように構成されたパッケージ１１０によれば、３枚の基板を必要としないため、やはり３枚構造に比べれば小型化、薄型化を図り易い。しかしながら、上記パッケージ１００と同様に、ＩＣ基板１１１とＭＥＭＳデバイス１１４とをウエハレベルで接合することができないので、依然として小型化、薄型化の問題が残されている。また、樹脂１１５封止によってキャビティ１１６を形成しているので、密閉の信頼性に劣るものであった。特に、樹脂封止であるので、真空引きによってキャビティ１１６内を減圧することが困難であり、キャビティ１１６内を例えば真空状態にすることはできなかった。 As another example, as shown in FIG. 33, the MEMS device 114 is surface-mounted on the active circuit surface 112 of the IC substrate 111 via the electric pads 113, and the MEMS device 114 is sealed with a resin 115. A package 110 accommodated in a cavity 116 is known (see Patent Document 2).
According to the package 110 configured as described above, since three substrates are not required, it is easy to reduce the size and thickness as compared with the three-sheet structure. However, as with the package 100, the IC substrate 111 and the MEMS device 114 cannot be bonded at the wafer level, so there are still problems of miniaturization and thickness reduction. Further, since the cavity 116 is formed by sealing the resin 115, the reliability of sealing is poor. In particular, since it is resin-sealed, it is difficult to reduce the pressure inside the cavity 116 by evacuation, and the inside of the cavity 116 cannot be evacuated.

更に、別の１つとして、ＭＥＭＳデバイス１２１が形成されているＭＥＭＳデバイス基板１２２と、ＩＣ基板１２３とを接合することで、ＭＥＭＳデバイス１２１をキャビティ１２４内に収容したパッケージ１２０が知られている（特許文献３参照）。
このパッケージ１２０は、図３４に示すように、ＩＣ基板１２３と、該ＩＣ基板１２３の能動回路面１２５上に形成された酸化膜からなるシールリング１２６と、該シールリング１２６上に形成された金属膜１２７と、シールリング１２６及び金属膜１２７を介してＩＣ基板１２３に接合されたＭＥＭＳデバイス基板１２２と、を備えている。 Furthermore, as another one, a package 120 in which the MEMS device 121 is accommodated in the cavity 124 by bonding the MEMS device substrate 122 on which the MEMS device 121 is formed and the IC substrate 123 is known (see FIG. (See Patent Document 3).
As shown in FIG. 34, the package 120 includes an IC substrate 123, a seal ring 126 made of an oxide film formed on the active circuit surface 125 of the IC substrate 123, and a metal formed on the seal ring 126. A film 127 and a MEMS device substrate 122 bonded to the IC substrate 123 through a seal ring 126 and a metal film 127 are provided.

ＭＥＭＳデバイス１２１は、ＭＥＭＳデバイス基板１２２とシールリング１２６とＩＣ基板１２３とで囲まれたキャビティ１２４内に収容された状態となっている。また、キャビティ１２４内には、酸化膜からなるポスト１３０が複数形成されている。なお、図３４では、２つのポスト１３０を図示している。複数のポスト１３０のうちの１つには、ＩＣ基板１２３の能動回路面１２５に電気的に接続された金属膜１３１が形成されている。また、他の１つには、ＭＥＭＳデバイス１２１に電気的に接続された金属膜１３２が形成されている。そして、ＭＥＭＳデバイス基板１２２には、ポスト１３０に対向する位置に、ＭＥＭＳデバイス１２１にアクセスするためのスルーホール１３３が形成されており、該スルーホール１３３の内面からＭＥＭＳデバイス基板１２２の表面に亘って金属膜１３４が成膜されている。この金属膜１３４は、外部電極部として機能するものであり、上記金属膜１３１、１３２に対して物理的に密着すると共に電気的に接続されている。そのため、この金属膜１３４を介して、パッケージ１２０を外部に電気的に接続することができると共に、ＭＥＭＳデバイス１２１を作動させることができるようになっている。   The MEMS device 121 is housed in a cavity 124 surrounded by the MEMS device substrate 122, the seal ring 126, and the IC substrate 123. A plurality of posts 130 made of an oxide film are formed in the cavity 124. In FIG. 34, two posts 130 are shown. A metal film 131 electrically connected to the active circuit surface 125 of the IC substrate 123 is formed on one of the plurality of posts 130. In the other one, a metal film 132 electrically connected to the MEMS device 121 is formed. A through hole 133 for accessing the MEMS device 121 is formed in the MEMS device substrate 122 at a position facing the post 130, and extends from the inner surface of the through hole 133 to the surface of the MEMS device substrate 122. A metal film 134 is formed. The metal film 134 functions as an external electrode portion, and is in close physical contact with and electrically connected to the metal films 131 and 132. Therefore, the package 120 can be electrically connected to the outside via the metal film 134 and the MEMS device 121 can be operated.

このように構成されたパッケージ１２０によれば、基板が２枚構造であるので、３枚構造のものに比べ小型化、薄型化を図ることができる。しかも、ＭＥＭＳデバイス基板１２２と、ＩＣ基板１２３とをウエハレベルで接合できるので、上述した各種のパッケージ１００、１１０とは異なり、小型化、薄型化を図ることができる。そのため、このパッケージ１２０は、最も小型化、薄型化に貢献したパッケージの１つとされている。
特開２００７−１６３５０１号公報 特開２００６−１１９０４２号公報 特開２００６−１７３５９９号公報 According to the package 120 configured as described above, since the substrate has a two-sheet structure, it can be reduced in size and thickness as compared with the three-sheet structure. In addition, since the MEMS device substrate 122 and the IC substrate 123 can be bonded at the wafer level, unlike the various packages 100 and 110 described above, it is possible to reduce the size and thickness. For this reason, the package 120 is considered to be one of the packages that contributes to the miniaturization and thinning.
JP 2007-163501 A JP 2006-119042 A JP 2006-173599 A

しかしながら、上記従来のパッケージには、以下の課題が残されている。
即ち、図３４に示すパッケージ１２０は、小型化、薄型化に貢献するものではあるが、キャビティ１２４内の気密を確実に行うことができない場合が多々あり、気密の信頼性に不安が残るものであった。
つまり、ＭＥＭＳデバイス基板１２２に形成されているスルーホール１３３は、シールリング１２６の内側に配置されている。そのため、スルーホール１３３の内面に成膜している金属膜（外部電極部となる金属膜）１３４の密着性が悪いと、このスルーホール１３３を介してキャビティ１２４と外部とが連通した状態となってしまう。特に、スルーホール１３３は、エッチングによって形成されているので、内面が粗れてしまう場合がある（深堀りエッチング（DEEP RIE）により形成した場合には、特に顕著である）。
よって、キャビティ１２４内の気密性の低下を招いてしまっていた。そのため、キャビティ１２４内を仮に真空状態に設定したとしても、時間と共に真空度が悪化してしまう。これにより、品質低下、信頼性低下を招いてしまうものであった。 However, the following problems remain in the conventional package.
That is, the package 120 shown in FIG. 34 contributes to miniaturization and thinning, but there are many cases in which the airtightness in the cavity 124 cannot be reliably performed, and there is still concern about the reliability of the airtightness. there were.
That is, the through hole 133 formed in the MEMS device substrate 122 is disposed inside the seal ring 126. For this reason, if the adhesion of the metal film (metal film serving as the external electrode portion) 134 formed on the inner surface of the through hole 133 is poor, the cavity 124 and the outside communicate with each other through the through hole 133. End up. In particular, since the through hole 133 is formed by etching, the inner surface may become rough (particularly noticeable when formed by deep etching (DEEP RIE)).
Therefore, the airtightness in the cavity 124 is lowered. Therefore, even if the inside of the cavity 124 is set to a vacuum state, the degree of vacuum deteriorates with time. As a result, the quality and reliability are reduced.

本発明は、このような事情に考慮してなされたもので、その目的は、小型化、薄型化を図りながら、ＭＥＭＳデバイスが収容されるキャビティを高気密に維持することができ、高品質化及び高信頼性化を図った気密パッケージ及び該気密パッケージの製造方法を提供することである。   The present invention has been made in consideration of such circumstances, and its purpose is to maintain a cavity in which a MEMS device is accommodated in a highly air-tight manner while achieving a reduction in size and thickness, thereby improving quality. Another object of the present invention is to provide a hermetic package with high reliability and a method for manufacturing the hermetic package.

本発明は、前記課題を解決するために以下の手段を提供する。
本発明に係る気密パッケージは、上面にＭＥＭＳデバイスが形成された半導体からなるＭＥＭＳデバイス基板と、前記ＭＥＭＳデバイスの周囲を囲むように前記ＭＥＭＳデバイス基板の上面に形成された枠部と、上面に形成された回路面と該回路面上に成膜された絶縁層とを有し、該絶縁層を前記ＭＥＭＳデバイス基板側に対向させた状態で前記枠部を介してＭＥＭＳデバイス基板に接合され、ＭＥＭＳデバイス基板と前記枠部とで囲まれたキャビティ内に前記ＭＥＭＳデバイスを密閉状態で収容させるＩＣ基板と、前記ＭＥＭＳデバイスに対向するように前記絶縁層に形成され、前記枠部の内側でＭＥＭＳデバイスと前記回路面とを電気的に接続する電極パッドと、前記枠部の外側にて前記回路面に一端側が電気的に接続されると共に、前記ＭＥＭＳデバイス基板又は前記ＩＣ基板の外面に他端側が露出して外部に電気的に接続される外部電極部と、を備えていることを特徴とするものである。 The present invention provides the following means in order to solve the above problems.
An airtight package according to the present invention is formed on a MEMS device substrate made of a semiconductor having a MEMS device formed on an upper surface, a frame portion formed on the upper surface of the MEMS device substrate so as to surround the periphery of the MEMS device, and an upper surface. A circuit surface formed on the circuit surface and an insulating layer formed on the circuit surface, and the MEMS layer is bonded to the MEMS device substrate through the frame portion with the insulating layer facing the MEMS device substrate side. An IC substrate for accommodating the MEMS device in a sealed state in a cavity surrounded by the device substrate and the frame portion, and the insulating layer so as to face the MEMS device, and the MEMS device inside the frame portion And an electrode pad for electrically connecting the circuit surface and one end side to the circuit surface outside the frame portion, And it is characterized in that it comprises an external electrode portion electrically connected to the outside exposed other end to the MEMS device substrate or the outer surface of the IC substrate.

また、本発明に係る気密パッケージの製造方法は、キャビティ内にＭＥＭＳデバイスが密閉状態で収容された気密パッケージを製造する方法であって、半導体からなるＭＥＭＳデバイス基板の上面に、半導体技術により上記ＭＥＭＳデバイス及び該ＭＥＭＳデバイスを囲む枠部を形成する第１の基板形成工程と、ＩＣ基板の上面に形成された回路面上に絶縁層を成膜すると共に、回路面に導通する電極パッドを前記ＭＥＭＳデバイスに対向するように絶縁層に形成する第２の基板形成工程と、前記第１の基板形成工程又は前記第２の基板形成工程の際に、前記枠部の外側にて前記回路面に一端側が電気的に接続されると共に、前記ＭＥＭＳデバイス基板又は前記ＩＣ基板の外面に他端側が露出して外部に電気的に接続される外部電極部を形成する外部電極部形成工程と、前記各工程が終了した後、前記絶縁層を前記ＭＥＭＳデバイス基板側に対向させた状態で、前記枠部を介して前記ＩＣ基板をＭＥＭＳデバイス基板に重ね合わせる重ね合わせ工程と、重ね合わせた前記両基板を接合し、両基板と前記枠部とで囲まれたキャビティ内に前記ＭＥＭＳデバイスを密閉状態で収容すると共に、前記電極パッドと前記ＭＥＭＳデバイスとの間を電気的に接続させる接合工程と、を備えていることを特徴とするものである。   A method for manufacturing an airtight package according to the present invention is a method for manufacturing an airtight package in which a MEMS device is housed in a sealed state in a cavity. The MEMS device is formed on the upper surface of a MEMS device substrate made of a semiconductor by semiconductor technology. A first substrate forming step of forming a device and a frame surrounding the MEMS device; and forming an insulating layer on the circuit surface formed on the upper surface of the IC substrate, and providing an electrode pad electrically connected to the circuit surface with the MEMS In the second substrate forming step of forming the insulating layer so as to face the device, and in the first substrate forming step or the second substrate forming step, one end of the circuit surface outside the frame portion The external electrodes are electrically connected to each other and the other end is exposed on the outer surface of the MEMS device substrate or the IC substrate to form an external electrode portion that is electrically connected to the outside. An external electrode portion forming step that overlaps the IC substrate with the MEMS device substrate via the frame portion with the insulating layer facing the MEMS device substrate side after the respective steps are completed. A step of joining the substrates to each other, and housing the MEMS device in a cavity surrounded by the substrates and the frame, and electrically connecting the electrode pad and the MEMS device. And a joining step for connecting them automatically.

この発明に係る気密パッケージ及び気密パッケージの製造方法においては、第１の基板形成工程により、半導体技術を利用してＭＥＭＳデバイス基板の上面に、ＭＥＭＳデバイス及び枠部を形成する。この際、ＭＥＭＳデバイスの周囲を囲むように枠部を形成する。また、この工程と同時或いは前後のタイミングで第２の基板形成工程を行って、ＩＣ基板の上面に形成された回路面上に絶縁層を成膜すると共に、回路面に導通する電極パッドを絶縁層に形成する。これにより、電極パッドを介して、絶縁層の下層に配置された回路面に対して導通することが可能となる。また、電極パッドを形成する際、ＭＥＭＳデバイス基板とＩＣ基板とを重ね合わせた時にＭＥＭＳデバイスに対向する位置に形成する。   In the hermetic package and the method for manufacturing the hermetic package according to the present invention, the MEMS device and the frame part are formed on the upper surface of the MEMS device substrate by using the semiconductor technology in the first substrate forming step. At this time, a frame portion is formed so as to surround the periphery of the MEMS device. In addition, the second substrate forming step is performed simultaneously with this step or at the timing before and after, to form an insulating layer on the circuit surface formed on the upper surface of the IC substrate, and to insulate the electrode pads conducting to the circuit surface. Form into layers. Thereby, it becomes possible to conduct | electrically_connect with respect to the circuit surface arrange | positioned under the insulating layer via an electrode pad. Further, when the electrode pad is formed, it is formed at a position facing the MEMS device when the MEMS device substrate and the IC substrate are overlapped.

また、第１の基板形成工程又は第２の基板形成工程を行う際に、外部電極部形成工程を行って外部電極部を形成する。この際、外部電極部は、キャビティを構成する枠部の外側において、回路面に一端側が電気的に接続されるように形成する。
続いて、上述した全ての工程が終了した後、ＭＥＭＳデバイス基板とＩＣ基板とを重ね合わせる重ね合わせ工程を行う。この際、回路面上に成膜された絶縁層をＭＥＭＳデバイス基板側に向けながら、枠部を介してＩＣ基板を重ね合わせる。これにより、ＭＥＭＳデバイスは、ＭＥＭＳデバイス基板とＩＣ基板と枠部とで囲まれた空間、即ち、キャビティ内に収容された状態となる。この際、電極パッドは、ＭＥＭＳデバイスに対向した状態となる。 In addition, when performing the first substrate forming step or the second substrate forming step, the external electrode portion forming step is performed to form the external electrode portion. At this time, the external electrode portion is formed so that one end side is electrically connected to the circuit surface outside the frame portion constituting the cavity.
Subsequently, after all the steps described above are completed, an overlaying step of overlaying the MEMS device substrate and the IC substrate is performed. At this time, the IC substrate is overlaid through the frame portion with the insulating layer formed on the circuit surface facing the MEMS device substrate side. As a result, the MEMS device is housed in a space surrounded by the MEMS device substrate, the IC substrate, and the frame, that is, in the cavity. At this time, the electrode pad faces the MEMS device.

続いて、接合工程により、重ね合わせたＭＥＭＳデバイス基板とＩＣ基板とを接合する。これにより、ＭＥＭＳデバイスをキャビティ内に密閉状態で収容することができると共に、電極パッドとＭＥＭＳデバイスとを密着させて、両者を電気的に接続することができる。
このようにして製造された気密パッケージは、外部電極部を介してＩＣ基板の回路面及びＭＥＭＳデバイスに対して導通を図ることができ、ＭＥＭＳデバイスを作動させることができる。 Subsequently, the superposed MEMS device substrate and the IC substrate are bonded by a bonding process. Accordingly, the MEMS device can be housed in the cavity in a sealed state, and the electrode pad and the MEMS device can be brought into close contact with each other to be electrically connected.
The hermetic package manufactured in this way can be electrically connected to the circuit surface of the IC substrate and the MEMS device via the external electrode portion, and can operate the MEMS device.

ところで、ＭＥＭＳデバイスと外部電極部とは、絶縁層の下層に形成されているＩＣ基板の回路面を介して電気的に接続されている。しかも、外部電極部は、キャビティを構成する枠部の外側にて、回路面に電気的に接続されている。つまり、ＭＥＭＳデバイスは、キャビティの外側まで引き出された回路面を介して、外部電極部に接続されている。よって、キャビティと外部とを物理的に連通するようにスルーホールが形成されていた従来のものとは異なり、キャビティ内を密閉した空間に保つことができる。従って、キャビティ内の気密性に影響を与えることがない。特に、絶縁層は、ＩＣ基板の回路面上に成膜されているので、絶縁層と回路面との間からキャビティ内の気密が破られる可能性は低い。   By the way, the MEMS device and the external electrode part are electrically connected via the circuit surface of the IC substrate formed in the lower layer of the insulating layer. In addition, the external electrode part is electrically connected to the circuit surface outside the frame part constituting the cavity. That is, the MEMS device is connected to the external electrode portion through the circuit surface drawn to the outside of the cavity. Therefore, unlike the conventional one in which the through hole is formed so as to physically communicate the cavity and the outside, the inside of the cavity can be kept in a sealed space. Therefore, the airtightness in the cavity is not affected. In particular, since the insulating layer is formed on the circuit surface of the IC substrate, it is unlikely that the airtightness in the cavity is broken from between the insulating layer and the circuit surface.

これらのことから、キャビティ内の気密が悪化してしまうことを防止でき、高い気密性を有するキャビティ内にＭＥＭＳデバイスを収容することができる。その結果、高品質化及び高信頼性化を図ることができる。また、ＭＥＭＳデバイス基板とＩＣ基板という２枚の基板をウエハレベルで接合した構成であるので、小型化、薄型化を図ることができる。   From these things, it can prevent that the airtightness in a cavity deteriorates, and a MEMS device can be accommodated in the cavity which has high airtightness. As a result, high quality and high reliability can be achieved. In addition, since the two substrates of the MEMS device substrate and the IC substrate are joined at the wafer level, the size and thickness can be reduced.

また、本発明に係る気密パッケージは、上記本発明の気密パッケージにおいて、前記外部電極部が、前記枠部の外側に配置されるように前記ＭＥＭＳデバイス基板の上面に形成されたコンタクトアイランドと、該コンタクトアイランドに対向するように前記絶縁層に設けられ、コンタクトアイランドと前記回路面とを電気的に接続するアイランド用電極パッドと、前記ＭＥＭＳデバイス基板を貫通するように形成され、一端側が前記コンタクトアイランドに電気的に接続されると共に他端側がＭＥＭＳデバイス基板の外面に露出する貫通配線と、を備えていることを特徴とするものである。   The hermetic package according to the present invention is the hermetic package according to the present invention, wherein the external electrode unit is formed on the upper surface of the MEMS device substrate so that the external electrode unit is disposed outside the frame unit, An island electrode pad that is provided in the insulating layer so as to face the contact island, electrically connects the contact island and the circuit surface, and is formed so as to penetrate the MEMS device substrate. And a through wiring that is electrically connected to the other end and exposed on the outer surface of the MEMS device substrate.

この発明に係る気密パッケージにおいては、ＭＥＭＳデバイス基板を貫通する貫通配線、コンタクトアイランド及びアイランド用電極パッドを介して、外部と回路面とを導通することができる。特に、ＩＣ基板側に何ら加工を施すことなく、外部電極部を形成することができるので、ＩＣ基板の信頼性を保障することができる。また、貫通配線は、キャビティを構成している枠部の外側に配置されているので、仮に貫通配線の気密性が十分でない場合であっても、キャビティ内の気密性に何ら影響を与えることがない。   In the hermetic package according to the present invention, the circuit surface can be electrically connected to the outside through the through wiring penetrating the MEMS device substrate, the contact island, and the island electrode pad. In particular, since the external electrode portion can be formed without any processing on the IC substrate side, the reliability of the IC substrate can be ensured. In addition, since the through wiring is arranged outside the frame portion constituting the cavity, even if the through wiring has insufficient airtightness, the airtightness in the cavity may be affected. Absent.

また、本発明に係る気密パッケージは、上記本発明の気密パッケージにおいて、前記外部電極部が、前記ＩＣ基板を貫通するように形成され、一端側が前記枠部の外側にて前記回路面に電気的に接続されると共に他端側がＩＣ基板の外面に露出する貫通配線であることを特徴とするものである。   The hermetic package according to the present invention is the hermetic package according to the present invention, wherein the external electrode portion is formed so as to penetrate the IC substrate, and one end side is electrically connected to the circuit surface outside the frame portion. The other end is a through wiring that is exposed to the outer surface of the IC substrate.

この発明に係る気密パッケージにおいては、ＩＣ基板を貫通する貫通配線を介して、外部と回路面とを導通することができる。特に、貫通配線を形成するだけで、外部電極部を形成することができるので、構成の簡略化を図ることができると共に低コストを図ることができる。また、貫通配線は、キャビティを構成している枠部の外側に配置されているので、仮に貫通配線の気密性が十分でない場合であっても、キャビティ内の気密性に何ら影響を与えることがない。   In the hermetic package according to the present invention, the outside and the circuit surface can be electrically connected through the through wiring penetrating the IC substrate. In particular, since the external electrode portion can be formed simply by forming the through wiring, the configuration can be simplified and the cost can be reduced. In addition, since the through wiring is arranged outside the frame portion constituting the cavity, even if the through wiring has insufficient airtightness, the airtightness in the cavity may be affected. Absent.

また、本発明に係る気密パッケージは、上記本発明の気密パッケージにおいて、前記ＭＥＭＳデバイスが、前記回路面を介して印加された電圧に基づいて静電引力を発生させる電極部と、該電極部に対して所定距離を空けた状態で対向配置され、前記静電引力を受けて振動する振動部と、該振動部に対して所定距離を空けた状態で対向配置され、振動部との間の静電容量の変化を検出する検出部と、を備えていることを特徴とするものである。   The hermetic package according to the present invention is the above-described hermetic package according to the present invention, wherein the MEMS device generates an electrostatic attraction based on a voltage applied through the circuit surface, and the electrode unit A vibration part that is disposed opposite to the vibration part with a predetermined distance and vibrates by receiving the electrostatic attraction, and a vibration part that is disposed to face the vibration part with a predetermined distance from the vibration part. And a detection unit that detects a change in electric capacity.

この発明に係る気密パッケージにおいては、ＭＥＭＳデバイスを発振子として機能させることができる。即ち、電極部は、回路面を介して印加された電圧に基づいて静電引力を発生させ、振動部を振動させる。すると、振動部と検出部との距離が変化するので静電容量が変化する。検出部は、この静電容量の変化を検出すると共に、周波数としてＩＣ基板に出力する。ＩＣ基板は、この周波数が共振状態となるように電極部に印加する電圧を調整する。このように、ＭＥＭＳデバイスを発振子として機能させることができる。特に、気密性に優れたキャビティ内に発振子を収容することができるので、高感度で高性能な発振子としてＭＥＭＳデバイスを作動させることができる。   In the hermetic package according to the present invention, the MEMS device can function as an oscillator. That is, the electrode unit generates an electrostatic attractive force based on the voltage applied through the circuit surface, and vibrates the vibration unit. Then, since the distance between the vibration unit and the detection unit changes, the capacitance changes. The detection unit detects the change in capacitance and outputs the change to the IC substrate as a frequency. The IC substrate adjusts the voltage applied to the electrode section so that this frequency is in a resonance state. In this way, the MEMS device can function as an oscillator. In particular, since the resonator can be accommodated in a cavity having excellent airtightness, the MEMS device can be operated as a highly sensitive and high performance resonator.

また、本発明に係る気密パッケージは、上記本発明の気密パッケージにおいて、前記キャビティの内部が、大気圧よりも低い圧力に調整されていることを特徴とするものである。   The hermetic package according to the present invention is characterized in that, in the hermetic package of the present invention, the inside of the cavity is adjusted to a pressure lower than atmospheric pressure.

また、本発明に係る気密パッケージの製造方法は、上記本発明の気密パッケージの製造方法において、前記接合工程の際に、前記キャビティ内を真空引きして、内部の圧力を大気圧よりも低い圧力に調整する圧力調整工程を行うことを特徴とするものである。   The method for manufacturing an airtight package according to the present invention is the method for manufacturing an airtight package according to the present invention, wherein the cavity is evacuated and the internal pressure is lower than atmospheric pressure in the joining step. It is characterized by performing a pressure adjusting step of adjusting to the above.

この発明に係る気密パッケージ及び気密パッケージの製造方法においては、ＭＥＭＳデバイス基板とＩＣ基板とを接合する際に、キャビティ内を真空引きする圧力調整工程を行う。この工程を行うことで、キャビティ内の圧力を減圧することができ、大気圧よりも低い圧力、例えば、真空状態にすることができる。よって、ダンピングの影響を低減させた状態でＭＥＭＳデバイスを作動させることができる。しかも、気密性が高いキャビティであるので、時間と共に真空度が悪化する恐れがない。よって、性能が低下する恐れがなく、作動の信頼性を長期間に亘って確保することができる。   In the hermetic package and the method for manufacturing the hermetic package according to the present invention, when the MEMS device substrate and the IC substrate are bonded, a pressure adjusting step of evacuating the cavity is performed. By performing this step, the pressure in the cavity can be reduced, and a pressure lower than atmospheric pressure, for example, a vacuum state can be achieved. Therefore, the MEMS device can be operated in a state where the influence of damping is reduced. And since it is a cavity with high airtightness, there is no possibility that a vacuum degree will deteriorate with time. Therefore, there is no fear that the performance is lowered, and the reliability of the operation can be ensured for a long time.

また、本発明に係る気密パッケージは、上記本発明の気密パッケージにおいて、前記絶縁層が、表面が平坦面とされていることを特徴とするものである。   The hermetic package according to the present invention is characterized in that, in the hermetic package according to the present invention, the insulating layer has a flat surface.

また、本発明に係る気密パッケージの製造方法は、上記本発明の気密パッケージの製造方法において、前記第２の基板形成工程の際に、前記絶縁層を成膜した後、研磨加工を行って絶縁層の表面を平坦面にする研磨工程を行うことを特徴とするものである。   In addition, the method for manufacturing an airtight package according to the present invention is the method for manufacturing an airtight package according to the present invention, wherein the insulating layer is formed in the second substrate forming step, and then the insulating layer is formed by polishing. A polishing step for making the surface of the layer flat is performed.

この発明に係る気密パッケージ及び気密パッケージの製造方法においては、研磨工程により絶縁層の表面を均一な平坦面にすることができるので、ＭＥＭＳデバイス基板とＩＣ基板との密着性を高めることができ、キャビティ内の気密性をより高めることができる。   In the hermetic package and the manufacturing method of the hermetic package according to the present invention, the surface of the insulating layer can be made a uniform flat surface by the polishing process, so that the adhesion between the MEMS device substrate and the IC substrate can be improved, The airtightness in the cavity can be further increased.

また、本発明に係る気密パッケージの製造方法は、上記本発明の気密パッケージの製造方法において、前記接合工程の際に、４００℃以下の温度環境下で接合を行うことを特徴とするものである。   In addition, a method for manufacturing an airtight package according to the present invention is characterized in that in the method for manufacturing an airtight package according to the present invention, bonding is performed in a temperature environment of 400 ° C. or lower during the bonding step. .

この発明に係る気密パッケージの製造方法においては、４００℃以下の温度環境下でＭＥＭＳデバイス基板とＩＣ基板とを接合するので、接合時にＩＣ基板にかかる温度負荷をできるだけ抑えることができる。従って、性能に影響を与えるほどの温度にＩＣ基板が達してしまうことを防ぐことができる。よって、信頼性を向上することができる。   In the method for manufacturing an airtight package according to the present invention, the MEMS device substrate and the IC substrate are bonded in a temperature environment of 400 ° C. or lower, so that the temperature load applied to the IC substrate during bonding can be suppressed as much as possible. Therefore, the IC substrate can be prevented from reaching a temperature that affects the performance. Therefore, reliability can be improved.

本発明によれば、小型化、薄型化を図りながら、ＭＥＭＳデバイスが収容されるキャビティ内を高気密に維持することができ、高品質化及び高信頼性化を図ることができる気密パッケージを得ることができる。   According to the present invention, an airtight package capable of maintaining high airtightness in a cavity in which a MEMS device is accommodated while achieving miniaturization and thinning, and achieving high quality and high reliability is obtained. be able to.

（第１実施形態）
以下、本発明に係る気密パッケージの第１実施形態を、図１から図１９を参照して説明する。なお、本実施形態では、気密パッケージを発振器として以下に説明する。
図１に示すように、発振器１は、ＭＥＭＳ基板（ＭＥＭＳデバイス基板）２と、ＩＣ基板３とが２層に接合されたもので、両基板２、３の間に形成されたキャビティ４内に発振子として機能するＭＥＭＳデバイス５が密閉状態で収容されている。 (First embodiment)
Hereinafter, a first embodiment of an airtight package according to the present invention will be described with reference to FIGS. In the present embodiment, an airtight package will be described below as an oscillator.
As shown in FIG. 1, the oscillator 1 includes a MEMS substrate (MEMS device substrate) 2 and an IC substrate 3 bonded to each other in two layers. In the cavity 4 formed between the substrates 2 and 3. A MEMS device 5 that functions as an oscillator is accommodated in a sealed state.

上記ＭＥＭＳ基板２は、上面視矩形状に形成された半導体からなる基板であり、ＭＥＭＳデバイス５と、該ＭＥＭＳデバイス５の周囲を囲むフレーム（枠部）１０と、該フレーム１０の外側に配置されたコンタクトアイランド１１と、が上面に形成されている。
なお本実施形態では、ＭＥＭＳ基板２をシリコン基板、より具体的には、シリコン支持層２ａ（例えば、厚さ３００〜８００μｍ）と該シリコン支持層２ａ上に形成された二酸化珪素（ＳｉＯ２）のＢＯＸ（Buried Oxide）層２ｂ（例えば、厚さ数μｍ）と、該ＢＯＸ層２ｂ上に形成されたシリコン活性層２ｃ（例えば、厚さ５〜１００μｍ）とを有するＳＯＩ（Silicon On Insulator）基板を用いた例に挙げて説明する。また、上述したＭＥＭＳ基板２の上面とは、シリコン活性層２ｃ側の面である。但し、ＭＥＭＳ基板２は、このようなシリコン基板に限られず、半導体基板であれば構わない。 The MEMS substrate 2 is a substrate made of a semiconductor formed in a rectangular shape when viewed from above, and is disposed outside the MEMS device 5, a frame (frame portion) 10 surrounding the MEMS device 5, and the frame 10. The contact island 11 is formed on the upper surface.
In this embodiment, the MEMS substrate 2 is a silicon substrate, more specifically, a silicon support layer 2a (eg, a thickness of 300 to 800 μm) and silicon dioxide (SiO 2 ) formed on the silicon support layer 2a. An SOI (Silicon On Insulator) substrate having a BOX (Buried Oxide) layer 2b (for example, a thickness of several μm) and a silicon active layer 2c (for example, a thickness of 5 to 100 μm) formed on the BOX layer 2b. This will be described with reference to the example used. Further, the upper surface of the MEMS substrate 2 described above is a surface on the silicon active layer 2c side. However, the MEMS substrate 2 is not limited to such a silicon substrate, and may be a semiconductor substrate.

上記ＭＥＭＳデバイス５は、図１から図３に示すように、振動部１２と、該振動部１２に対して所定距離（例えば、２μｍ以下）を空けた状態で、振動部１２を間に挟むように対向配置された駆動アイランド（電極部）１３及び検出アイランド（検出部）１４と、を備えている。なお、図２は図１に示すＡ−Ａ断面を示す図であり、図３は図１に示すＢ−Ｂ断面を示す図である。
振動部１２は、両端が振動部アイランド１５によって支持されており、駆動アイランド１３との間に発生した静電引力を受けて駆動アイランド１３及び検出アイランド１４に対して接近離間する方向（図１及び図３に示す矢印Ｃ方向）に振動するようになっている。この振動部１２は、シリコン活性層２ｃにより形成されており、振動部１２とシリコン支持層２ａとの間のＢＯＸ層２ｂが除去されている。これにより、振動部１２とシリコン支持層２ａとの間には振動ギャップが空いており、中空に浮いた状態で振動部アイランド１５によって両端が支持されている。 As shown in FIGS. 1 to 3, the MEMS device 5 has the vibrating unit 12 sandwiched between the vibrating unit 12 and a predetermined distance (for example, 2 μm or less) from the vibrating unit 12. And a drive island (electrode part) 13 and a detection island (detection part) 14 disposed opposite to each other. 2 is a view showing the AA cross section shown in FIG. 1, and FIG. 3 is a view showing the BB cross section shown in FIG.
Both ends of the vibration part 12 are supported by the vibration part islands 15 and receive the electrostatic attraction generated between the vibration parts 12 and the drive islands 13 and approach and separate from the drive islands 13 and the detection islands 14 (see FIG. 1 and FIG. 1). It vibrates in the direction of arrow C shown in FIG. The vibration part 12 is formed by the silicon active layer 2c, and the BOX layer 2b between the vibration part 12 and the silicon support layer 2a is removed. Thereby, a vibration gap is vacant between the vibration part 12 and the silicon support layer 2a, and both ends are supported by the vibration part island 15 in a floating state.

振動部１２の両端を支持する２つの振動部アイランド１５は、シリコン活性層２ｃ及びＢＯＸ層２ｂから形成されており、上面がＩＣ基板３の後述する能動回路面（回路面）２０上に成膜された絶縁層２１に接合されている。この際、振動部アイランド１５の一部は、絶縁層２１に埋没するように形成された後述するコンタクト電極（電極パッド）２２を介して、ＩＣ基板３の能動回路面２０に電気的に接続されている。振動部１２及び振動部アイランド１５は、このコンタクト電極２２を介して所定の電位（例えばＧＮＤ）に保たれている。   The two vibration part islands 15 that support both ends of the vibration part 12 are formed of the silicon active layer 2c and the BOX layer 2b, and the upper surface is formed on an active circuit surface (circuit surface) 20 described later of the IC substrate 3. The insulating layer 21 is joined. At this time, a part of the vibration part island 15 is electrically connected to the active circuit surface 20 of the IC substrate 3 via a contact electrode (electrode pad) 22 described later formed so as to be buried in the insulating layer 21. ing. The vibration part 12 and the vibration part island 15 are maintained at a predetermined potential (for example, GND) via the contact electrode 22.

駆動アイランド１３は、振動部アイランド１５と同様に、シリコン活性層２ｃ及びＢＯＸ層２ｂから形成されており、やはり上面が絶縁層２１に接合された状態となっている。この際、駆動アイランド１３の一部も同様に、コンタクト電極２２を介してＩＣ基板３の能動回路面２０に電気的に接続されている。そして、駆動アイランド１３は、能動回路面２０及びコンタクト電極２２を介して印加された電圧に基づいて振動部１２との間に静電引力を発生させ、振動部１２を上述した方向に振動させるようになっている。   The drive island 13 is formed of the silicon active layer 2 c and the BOX layer 2 b, similarly to the vibration part island 15, and the upper surface is also bonded to the insulating layer 21. At this time, a part of the drive island 13 is also electrically connected to the active circuit surface 20 of the IC substrate 3 through the contact electrode 22. Then, the drive island 13 generates an electrostatic attractive force with the vibrating portion 12 based on the voltage applied through the active circuit surface 20 and the contact electrode 22 so as to vibrate the vibrating portion 12 in the above-described direction. It has become.

検出アイランド１４は、駆動アイランド１３と同様に、シリコン活性層２ｃ及びＢＯＸ層２ｂから形成されており、上面が絶縁層２１に接合されている。また、検出アイランド１４の一部も同様に、コンタクト電極２２を介してＩＣ基板３の能動回路面２０に電気的に接続されている。そして、検出アイランド１４は、振動する振動部１２との間の距離変化を静電容量の変化として検出し、周波数としてＩＣ基板３に出力するようになっている。   Similar to the drive island 13, the detection island 14 is formed of the silicon active layer 2 c and the BOX layer 2 b, and the upper surface is bonded to the insulating layer 21. Similarly, a part of the detection island 14 is electrically connected to the active circuit surface 20 of the IC substrate 3 through the contact electrode 22. The detection island 14 detects a change in distance from the vibrating portion 12 that vibrates as a change in capacitance and outputs the change to the IC substrate 3 as a frequency.

このように構成されたＭＥＭＳデバイス５は、ＩＣ基板３とＭＥＭＳ基板２とフレーム１０とで囲まれたキャビティ４に密閉状態で収容されている。なお本実施形態のキャビティ４は、内部が真空状態に維持された状態となっている。   The MEMS device 5 configured in this way is housed in a sealed state in a cavity 4 surrounded by the IC substrate 3, the MEMS substrate 2, and the frame 10. Note that the cavity 4 of the present embodiment is in a state where the inside is maintained in a vacuum state.

フレーム１０は、振動部アイランド１５、駆動アイランド１３及び検出アイランド１４に対してそれぞれ所定の距離を空けた状態で、ＭＥＭＳデバイス５の周囲を囲むように、例えば上面視四角形状に形成されている。このフレーム１０は、シリコン活性層２ｃ及びＢＯＸ層２ｂから形成されており、上面が絶縁層２１に接合されている。これにより、キャビティ４内を密閉している。   The frame 10 is formed in, for example, a quadrangular shape in a top view so as to surround the periphery of the MEMS device 5 with a predetermined distance from the vibrating unit island 15, the drive island 13, and the detection island 14. The frame 10 is formed of a silicon active layer 2 c and a BOX layer 2 b, and the upper surface is bonded to the insulating layer 21. Thereby, the inside of the cavity 4 is sealed.

上記コンタクトアイランド１１は、フレーム１０の外側に配置されるように形成されている。具体的には、フレーム１０から所定の距離を空けた状態で、フレーム１０の各辺に対向するように４つ形成されている。このコンタクトアイランド１１も、シリコン活性層２ｃ及びＢＯＸ層２ｂから形成されており、上面が絶縁層２１に接合されている。この際、コンタクトアイランド１１の一部は、絶縁層２１に埋没するように形成された後述するアイランド用電極（アイランド用電極パッド）２３を介して、ＩＣ基板３の能動回路面２０に電気的に接続された状態となっている。   The contact island 11 is formed so as to be disposed outside the frame 10. Specifically, four are formed to face each side of the frame 10 with a predetermined distance from the frame 10. The contact island 11 is also formed from the silicon active layer 2 c and the BOX layer 2 b, and the upper surface is joined to the insulating layer 21. At this time, a part of the contact island 11 is electrically connected to the active circuit surface 20 of the IC substrate 3 through an island electrode (island electrode pad) 23 described later formed so as to be buried in the insulating layer 21. Connected.

また、ＭＥＭＳ基板２には、一端側がコンタクトアイランド１１に電気的に接続されると共に、他端側がＭＥＭＳ基板２の外面に露出する貫通配線２４が形成されている。詳細に説明すると、この貫通配線２４は、シリコン支持層２ａからＢＯＸ層２ｂを厚さ方向に貫通するように形成されており、コンタクトアイランド１１を構成するシリコン活性層２ｃに一端側が接続し、他端側がシリコン支持層２ａの下面（外面）に露出している。
上述した、コンタクトアイランド１１、アイランド用電極２３及び貫通配線２４は、フレーム１０の外側にて能動回路面２０に一端側が電気的に接続されると共に、ＭＥＭＳ基板２の外面に他端側が露出して外部に電気的に接続される外部電極部２５として機能するようになっている。 In addition, the MEMS substrate 2 is formed with a through-wiring 24 having one end electrically connected to the contact island 11 and the other end exposed on the outer surface of the MEMS substrate 2. More specifically, the through wiring 24 is formed so as to penetrate the BOX layer 2b from the silicon support layer 2a in the thickness direction. One end side of the through wiring 24 is connected to the silicon active layer 2c constituting the contact island 11; The end side is exposed on the lower surface (outer surface) of the silicon support layer 2a.
The contact island 11, the island electrode 23, and the through wiring 24 described above are electrically connected at one end side to the active circuit surface 20 outside the frame 10, and the other end side is exposed at the outer surface of the MEMS substrate 2. It functions as an external electrode part 25 electrically connected to the outside.

上記ＩＣ基板３は、上面（ＭＥＭＳ基板２に対向する面）に、ＭＥＭＳデバイス５を作動させる回路等を含む能動回路面２０を有している。また、この能動回路面２０上には、表面が平坦化された絶縁層２１が成膜されている。これにより、能動回路面２０は、絶縁層２１の下層に隠された状態となっている。このＩＣ基板３は、絶縁層２１をＭＥＭＳ基板２側に対向させた状態で、主にフレーム１０を介してＭＥＭＳ基板２に接合されている。この接合によって、キャビティ４内にＭＥＭＳデバイス５が密閉状態で収容されている。また、フレーム１０だけでなく、振動部アイランド１５、駆動アイランド１３、検出アイランド１４及びコンタクトアイランド１１が、それぞれＩＣ基板３に接合されている。   The IC substrate 3 has an active circuit surface 20 including a circuit for operating the MEMS device 5 on an upper surface (a surface facing the MEMS substrate 2). On the active circuit surface 20, an insulating layer 21 having a planarized surface is formed. As a result, the active circuit surface 20 is hidden under the insulating layer 21. The IC substrate 3 is bonded to the MEMS substrate 2 mainly through the frame 10 with the insulating layer 21 facing the MEMS substrate 2 side. By this bonding, the MEMS device 5 is housed in the cavity 4 in a sealed state. In addition to the frame 10, the vibration part island 15, the drive island 13, the detection island 14, and the contact island 11 are bonded to the IC substrate 3.

ところで、絶縁層２１には、能動回路面２０に導通するコンタクト電極２２及びアイランド用電極２３が、所定の位置に埋没するように形成されている。この際、コンタクト電極２２は、両基板２、３を重ね合わせたときに、ＭＥＭＳデバイス５の駆動アイランド１３、検出アイランド１４及び振動部アイランド１５にそれぞれ対向する位置に形成されている。一方、アイランド用電極２３は、両基板２、３を重ね合わせたときに、コンタクトアイランド１１に対向する位置に形成されている。これにより、両基板２、３を接合した際に、駆動アイランド１３、検出アイランド１４、振動部アイランド１５及びコンタクトアイランド１１をそれぞれ絶縁層２１の下層に配置されている能動回路面２０に対して導通させることができるようになっている。   Incidentally, the insulating layer 21 is formed with a contact electrode 22 and an island electrode 23 that are electrically connected to the active circuit surface 20 so as to be buried in predetermined positions. At this time, the contact electrode 22 is formed at a position facing the drive island 13, the detection island 14, and the vibration part island 15 of the MEMS device 5 when the substrates 2 and 3 are overlapped. On the other hand, the island electrode 23 is formed at a position facing the contact island 11 when the substrates 2 and 3 are overlapped. Thereby, when the two substrates 2 and 3 are joined, the drive island 13, the detection island 14, the vibration part island 15, and the contact island 11 are electrically connected to the active circuit surface 20 disposed below the insulating layer 21. It can be made to.

次に、このように構成された発振器１を作動させる場合について、簡単に説明する。まず、貫通配線２４、コンタクトアイランド１１及びアイランド用電極２３を介してＩＣ基板３の能動回路面２０に外部から電源を供給すると共に、作動を開始させる信号を入力する。すると、ＩＣ基板３は、能動回路面２０及びコンタクト電極２２を介して駆動アイランド１３に対して交流信号（交流電圧）を印加する。駆動アイランド１３は、これを受けて、該駆動アイランド１３と振動部１２との間に静電引力を発生させる。振動部１２は、この静電引力によって、駆動アイランド１３及び検出アイランド１４に対して接近離間するように振動する。振動部１２が振動すると、該振動部１２と検出アイランド１４との間の距離が変化し、両者の静電容量が変化する。検出アイランド１４は、この静電容量の変化を周波数としてＩＣ基板３に出力する。そして、ＩＣ基板３は、この周波数が共振状態となるように、駆動アイランド１３に印加する交流信号を設定する。
このようにして、ＭＥＭＳデバイス５を発振子として機能させることができる。 Next, the case where the oscillator 1 configured as described above is operated will be briefly described. First, power is supplied from the outside to the active circuit surface 20 of the IC substrate 3 through the through wiring 24, the contact island 11 and the island electrode 23, and a signal for starting the operation is input. Then, the IC substrate 3 applies an AC signal (AC voltage) to the drive island 13 via the active circuit surface 20 and the contact electrode 22. In response to this, the driving island 13 generates an electrostatic attractive force between the driving island 13 and the vibrating portion 12. The vibration unit 12 vibrates so as to approach and separate from the drive island 13 and the detection island 14 by this electrostatic attraction. When the vibration part 12 vibrates, the distance between the vibration part 12 and the detection island 14 changes, and the electrostatic capacity of both changes. The detection island 14 outputs the change in capacitance to the IC substrate 3 as a frequency. Then, the IC substrate 3 sets an AC signal to be applied to the drive island 13 so that this frequency is in a resonance state.
In this way, the MEMS device 5 can function as an oscillator.

次に、このように構成された発振器１の製造方法について、以下に説明する。
本実施形態の製造方法は、第１の基板形成工程と、第２の基板形成工程と、外部電極部形成工程と、重ね合わせ工程と、接合工程と、を適宜行うことで、発振器１を製造する方法である。これら各工程について、図４から図１９を参照しながら以下に説明する。なお、図４から図９は、図１に示すＡ−Ａ断面に沿った視点を図示している。 Next, a method for manufacturing the oscillator 1 configured as described above will be described below.
The manufacturing method of this embodiment manufactures the oscillator 1 by appropriately performing the first substrate forming step, the second substrate forming step, the external electrode portion forming step, the overlaying step, and the bonding step. It is a method to do. Each of these steps will be described below with reference to FIGS. 4 to 9 illustrate viewpoints along the section AA shown in FIG.

まず、ＭＥＭＳ基板２の上面に、半導体プロセス技術によりＭＥＭＳデバイス５、フレーム１０及びコンタクトアイランド１１を形成する第１の基板形成工程を行う。また、これと同時に、外部電極部形成工程を行って、外部電極部２５を構成する貫通配線２４を同じタイミングで形成する。
始めに、図４に示すように、シリコン支持層２ａとＢＯＸ層２ｂとシリコン活性層２ｃとからなるＳＯＩ基板でもあるＭＥＭＳ基板２を用意する。続いて、図５に示すように、シリコン支持層２ａ上にエッチングマスクとなるフォトレジスト膜３０を成膜する。成膜後、図６に示すように、フォトレジスト膜３０をフォトリソグラフィ技術によって部分的に除去するようにパターニングし、貫通配線２４を形成する領域のシリコン支持層２ａを露出させる。 First, a first substrate forming process is performed in which the MEMS device 5, the frame 10, and the contact island 11 are formed on the upper surface of the MEMS substrate 2 by a semiconductor process technique. At the same time, an external electrode portion forming step is performed to form the through wiring 24 constituting the external electrode portion 25 at the same timing.
First, as shown in FIG. 4, a MEMS substrate 2 that is also an SOI substrate including a silicon support layer 2a, a BOX layer 2b, and a silicon active layer 2c is prepared. Subsequently, as shown in FIG. 5, a photoresist film 30 serving as an etching mask is formed on the silicon support layer 2a. After the film formation, as shown in FIG. 6, the photoresist film 30 is patterned so as to be partially removed by a photolithography technique, and the silicon support layer 2a in the region where the through wiring 24 is formed is exposed.

続いて、図７に示すように、フォトレジスト膜３０をマスクとして、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）やＤＲＩＥ（Deep Reactive Ion Etching）を行って、マスクされていないシリコン支持層２ａを選択的に除去して貫通配線２４用の貫通孔２４ａを形成する。この際、シリコン支持層２ａだけでなく、ＢＯＸ層２ｂも同時に除去しておく。
なお、上述したドライエッチングに限らず、水酸化カリウム（ＫＯＨ）やテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）等のアルカリ性エッチャントによる異方性エッチング（ウェットエッチング）によりシリコン支持層２ａ及びＢＯＸ層２ｂを除去しても構わない。 Subsequently, as shown in FIG. 7, by using the photoresist film 30 as a mask, reactive ion etching (RIE) or DRIE (Deep Reactive Ion Etching) is performed to form an unmasked silicon support layer 2a. A through hole 24a for the through wiring 24 is formed by selective removal. At this time, not only the silicon support layer 2a but also the BOX layer 2b is removed at the same time.
The silicon support layer 2a and the BOX layer 2b are removed by anisotropic etching (wet etching) using an alkaline etchant such as potassium hydroxide (KOH) or tetramethylammonium hydroxide (TMAH), not limited to the dry etching described above. It doesn't matter.

そして、図８に示すように、マスクとしていたフォトレジスト膜３０を除去すると共に、貫通孔２４ａ内を埋めるように金属材料をメッキ等により形成して貫通配線２４を形成する。貫通配線２４を形成した後、図９に示すように、シリコン活性層２ｃ上にエッチングマスクとなるフォトレジスト膜３１を成膜する。成膜後、図１０に示すように、フォトレジスト膜３１をフォトリソグラフィ技術によって部分的に除去するようにパターニングし、振動部１２を形成する領域のシリコン活性層２ｃを露出させる。
続いて、図１１に示すように、フォトレジスト膜３１をマスクとして同様にドライエッチングやウェットエッチングを行い、マスクされていないシリコン活性層２ｃを所定距離（例えば、０．５μｍ〜５μｍ）だけ除去する。これにより、振動部１２とＩＣ基板３との間の振動ギャップを形成することができる。 Then, as shown in FIG. 8, the photoresist film 30 used as a mask is removed, and a metal material is formed by plating or the like so as to fill the through hole 24a, thereby forming the through wiring 24. After the through wiring 24 is formed, as shown in FIG. 9, a photoresist film 31 serving as an etching mask is formed on the silicon active layer 2c. After the film formation, as shown in FIG. 10, the photoresist film 31 is patterned so as to be partially removed by a photolithography technique to expose the silicon active layer 2c in the region where the vibration part 12 is to be formed.
Subsequently, as shown in FIG. 11, dry etching or wet etching is similarly performed using the photoresist film 31 as a mask to remove the unmasked silicon active layer 2c by a predetermined distance (for example, 0.5 μm to 5 μm). . Thereby, the vibration gap between the vibration part 12 and the IC substrate 3 can be formed.

続いて、マスクとしていたフォトレジスト膜３１を除去した後、図１２に示すように、新たなフォトレジスト膜３２をシリコン活性層２ｃ上に成膜する。そして、図１３に示すように、フォトレジスト膜３２をフォトリソグラフィ技術によって部分的に除去するようにパターニングし、ＭＥＭＳデバイス５、フレーム１０、コンタクトアイランド１１となる以外の領域のシリコン活性層２ｃを露出させる。
続いて、図１４に示すように、フォトレジスト膜３０をマスクとして同様にドライエッチングやウェットエッチングを行い、マスクされていないシリコン活性層２ｃを選択的に除去する。この際、ＢＯＸ層２ｂをエッチングストップとして利用する。そして、図１５に示すように、ドライエッチングやフッ酸を利用したウェットエッチングを行って、露出したＢＯＸ層２ｂ及び、振動部１２の下層に位置するＢＯＸ層２ｂを選択的に除去する。 Subsequently, after removing the photoresist film 31 used as a mask, a new photoresist film 32 is formed on the silicon active layer 2c as shown in FIG. Then, as shown in FIG. 13, the photoresist film 32 is patterned so as to be partially removed by a photolithography technique, and the silicon active layer 2c in the region other than the MEMS device 5, the frame 10, and the contact island 11 is exposed. Let
Subsequently, as shown in FIG. 14, dry etching or wet etching is similarly performed using the photoresist film 30 as a mask to selectively remove the unmasked silicon active layer 2c. At this time, the BOX layer 2b is used as an etching stop. Then, as shown in FIG. 15, dry etching or wet etching using hydrofluoric acid is performed to selectively remove the exposed BOX layer 2 b and the BOX layer 2 b located below the vibrating portion 12.

その結果、ＭＥＭＳ基板２の上面（シリコン活性層２ｃ側）にＭＥＭＳデバイス５、フレーム１０、コンタクトアイランド１１を形成することができると共に、コンタクトアイランド１１に電気的に接続した貫通配線２４を形成することができる。   As a result, the MEMS device 5, the frame 10, and the contact island 11 can be formed on the upper surface (the silicon active layer 2 c side) of the MEMS substrate 2 and the through wiring 24 electrically connected to the contact island 11 is formed. Can do.

次に、ＩＣ基板３の能動回路面２０上に絶縁層２１を形成すると共に、能動回路面２０に導通するコンタクト電極２２及びアイランド用電極２３を絶縁層２１に形成する第２の基板形成工程を行う。
まず、図１６に示すように、ＩＣ基板３の上面に能動回路面２０を形成する。続いて、図１７に示すように、能動回路面２０上の所定位置に金属材料をパターニングして、コンタクト電極２２及びアイランド用電極２３をそれぞれ形成する。この際、駆動アイランド１３、検出アイランド１４及び振動部アイランド１５に対向する位置にコンタクト電極２２を形成すると共に、コンタクトアイランド１１に対向する位置にアイランド用電極２３を形成する。 Next, a second substrate forming step is performed in which the insulating layer 21 is formed on the active circuit surface 20 of the IC substrate 3 and the contact electrode 22 and the island electrode 23 that are electrically connected to the active circuit surface 20 are formed on the insulating layer 21. Do.
First, as shown in FIG. 16, the active circuit surface 20 is formed on the upper surface of the IC substrate 3. Subsequently, as shown in FIG. 17, a metal material is patterned at predetermined positions on the active circuit surface 20 to form contact electrodes 22 and island electrodes 23, respectively. At this time, the contact electrode 22 is formed at a position facing the drive island 13, the detection island 14, and the vibration part island 15, and the island electrode 23 is formed at a position facing the contact island 11.

続いて、図１８に示すように、能動回路面２０上にＴＥＯＳ（Tetraethyl orthosilicate）やＳｉＯ２等の絶縁層２１を成膜する。この際、コンタクト電極２２及びアイランド用電極２３を覆うように厚めに絶縁層２１を成膜する。そして、図１９に示すように、ＣＭＰ（Chemical Mechanical Polishing）装置等により、コンタクト電極２２及びアイランド用電極２３が露出するまで絶縁層２１の表面を研磨加工する研磨工程を行う。この工程を行うことで、絶縁層２１の表面の凹凸をなくすことができ、表面を平坦面とすることができる。また、コンタクト電極２２の表面と、外部電極部２５を構成するアイランド用電極２３の表面と、絶縁層２１の表面とが、段差がない面一状態となる。
この時点で、第１の基板形成工程、第２の基板形成工程及び外部電極部形成工程が終了する。なお、第２の基板形成工程は、第１の基板形成工程と同じタイミングで行っても構わないし、前後のタイミングで行っても構わない。 Subsequently, as shown in FIG. 18, an insulating layer 21 such as TEOS (Tetraethyl orthosilicate) or SiO 2 is formed on the active circuit surface 20. At this time, the insulating layer 21 is formed thick so as to cover the contact electrode 22 and the island electrode 23. Then, as shown in FIG. 19, a polishing process for polishing the surface of the insulating layer 21 is performed by a CMP (Chemical Mechanical Polishing) apparatus or the like until the contact electrode 22 and the island electrode 23 are exposed. By performing this step, unevenness on the surface of the insulating layer 21 can be eliminated, and the surface can be made flat. Further, the surface of the contact electrode 22, the surface of the island electrode 23 constituting the external electrode portion 25, and the surface of the insulating layer 21 are flush with each other without a step.
At this time, the first substrate forming step, the second substrate forming step, and the external electrode portion forming step are completed. Note that the second substrate formation step may be performed at the same timing as the first substrate formation step, or may be performed at the timing before and after.

次に、ＭＥＭＳ基板２とＩＣ基板３とを重ね合わせる重ね合わせ工程を行う。この際、能動回路面２０上に成膜された絶縁層２１をＭＥＭＳ基板２側に向けながら、フレーム１０を介してＩＣ基板３を重ね合わせる。これにより、ＭＥＭＳデバイス５は、キャビティ４内に収容された状態となる。また、コンタクト電極２２が駆動アイランド１３、検出アイランド１４及び振動部アイランド１５にそれぞれ重なると共に、アイランド用電極２３がコンタクトアイランド１１に重なった状態となる。   Next, an overlaying process for overlaying the MEMS substrate 2 and the IC substrate 3 is performed. At this time, the IC substrate 3 is overlaid through the frame 10 while the insulating layer 21 formed on the active circuit surface 20 faces the MEMS substrate 2 side. As a result, the MEMS device 5 is housed in the cavity 4. In addition, the contact electrode 22 overlaps the drive island 13, the detection island 14, and the vibration part island 15, and the island electrode 23 overlaps the contact island 11.

次に、ＭＥＭＳ基板２とＩＣ基板３とを接合する接合工程を行う。ここで、接合を行う前に、キャビティ４内を真空引きする圧力調整工程を行う。この工程を行うことで、キャビティ４内の圧力を減圧することができ、大気圧よりも低い圧力にすることができる。本実施形態では、キャビティ４内を真空状態にする。
真空引きが終了した後、接合を開始する。これより、内部の圧力が真空に調整されたキャビティ４内にＭＥＭＳデバイス５を密閉状態で収容することができる。また、コンタクト電極２２が駆動アイランド１３、検出アイランド１４及び振動部アイランド１５に対して密着して導通した状態になると共に、アイランド用電極２３がコンタクトアイランド１１に対して密着して導通した状態となる。
その結果、図１に示す気密パッケージを製造することができる。 Next, a bonding process for bonding the MEMS substrate 2 and the IC substrate 3 is performed. Here, a pressure adjusting step for evacuating the cavity 4 is performed before bonding. By performing this step, the pressure in the cavity 4 can be reduced and the pressure can be lower than the atmospheric pressure. In the present embodiment, the cavity 4 is evacuated.
After the evacuation is completed, bonding is started. Thereby, the MEMS device 5 can be accommodated in a sealed state in the cavity 4 whose internal pressure is adjusted to a vacuum. In addition, the contact electrode 22 is brought into close contact with the drive island 13, the detection island 14, and the vibrating part island 15, and the island electrode 23 is brought into close contact with the contact island 11 to be conducted. .
As a result, the hermetic package shown in FIG. 1 can be manufactured.

このように製造された発振器１は、ＭＥＭＳデバイス５と外部電極部２５とが絶縁層２１の下層に形成されている能動回路面２０を介して接続されている。しかも、貫通配線２４で構成される外部電極部２５は、キャビティ４を構成するフレーム１０の外側にて、能動回路面２０に接続されている。つまり、ＭＥＭＳデバイス５は、キャビティ４の外側まで引き出された能動回路面２０を介して、外部電極部２５に接続されている。よって、キャビティと外部とを連通するようにスルーホールが形成されていた従来のものとは異なり、キャビティ４内を密閉した空間に保つことができる。従って、キャビティ４内の気密性に影響を与えることがない。   In the oscillator 1 manufactured in this way, the MEMS device 5 and the external electrode unit 25 are connected via an active circuit surface 20 formed below the insulating layer 21. In addition, the external electrode portion 25 constituted by the through wiring 24 is connected to the active circuit surface 20 outside the frame 10 constituting the cavity 4. That is, the MEMS device 5 is connected to the external electrode unit 25 through the active circuit surface 20 drawn to the outside of the cavity 4. Therefore, unlike the conventional one in which the through hole is formed so as to communicate the cavity and the outside, the inside of the cavity 4 can be kept in a sealed space. Therefore, the airtightness in the cavity 4 is not affected.

特に、絶縁層２１は、能動回路面２０上に成膜されているので、絶縁層２１と能動回路面２０との間からキャビティ４内の気密が破られる可能性は低い。しかも、絶縁層２１の表面は、凹凸がない平坦面となっているので、ＭＥＭＳ基板２とＩＣ基板３との密着性を高めることができ、上述した可能性が低く、気密性を確実なものにすることができる。
以上のことから、キャビティ４内の気密が悪化してしまうことを防止でき、高い気密性を有するキャビティ４内に発振子として機能するＭＥＭＳデバイス５を収容することができる。その結果、高感度で高性能な発振子としてＭＥＭＳデバイス５を作動させることができ、発振器１の高品質化及び高性能化を図ることができる。 In particular, since the insulating layer 21 is formed on the active circuit surface 20, it is unlikely that the airtightness in the cavity 4 is broken from between the insulating layer 21 and the active circuit surface 20. In addition, since the surface of the insulating layer 21 is a flat surface without unevenness, the adhesion between the MEMS substrate 2 and the IC substrate 3 can be improved, and the possibility described above is low, and the airtightness is surely ensured. Can be.
From the above, it is possible to prevent the airtightness in the cavity 4 from deteriorating, and the MEMS device 5 functioning as an oscillator can be accommodated in the cavity 4 having high airtightness. As a result, the MEMS device 5 can be operated as a high-sensitivity and high-performance oscillator, and the quality and performance of the oscillator 1 can be improved.

しかも、キャビティ４内は真空状態になっているので、ダンピングの影響を低減させた状態で振動部１２を振動させることができる。また、気密性が高いキャビティ４であるので、時間と共に真空度が悪化する恐れがない。よって、性能が低下する恐れがなく、作動の信頼性を長期間に亘って確保することができる。
また、本実施形態では、シリコン支持層２ａに貫通配線２４を形成しているが、この貫通配線２４はキャビティ４の外側に配置されている。そのため、仮に貫通孔２４ａの粗れ等によって貫通配線２４の気密性が十分でない場合であっても、キャビティ４内の気密性に何ら影響を与えることがない。 Moreover, since the cavity 4 is in a vacuum state, the vibration unit 12 can be vibrated in a state where the influence of damping is reduced. Further, since the cavity 4 has high airtightness, the degree of vacuum does not deteriorate with time. Therefore, there is no fear that the performance is lowered, and the reliability of the operation can be ensured for a long time.
In the present embodiment, the through wiring 24 is formed in the silicon support layer 2 a, and the through wiring 24 is disposed outside the cavity 4. Therefore, even if the airtightness of the through wiring 24 is not sufficient due to the roughness of the through hole 24a, the airtightness in the cavity 4 is not affected at all.

また、本実施形態の発振器１は、ＭＥＭＳ基板２とＩＣ基板３という２枚の基板をウエハレベルで接合した構成であるので、小型化及び薄型化を図ることができる。また、ＩＣ基板３側に何ら加工を施すことなく、外部電極部２５を形成することができるので、ＩＣ基板３の信頼性を保障することができる。   In addition, since the oscillator 1 of the present embodiment has a configuration in which two substrates of the MEMS substrate 2 and the IC substrate 3 are bonded at the wafer level, the size and thickness can be reduced. Further, since the external electrode portion 25 can be formed without any processing on the IC substrate 3 side, the reliability of the IC substrate 3 can be ensured.

上述したように、本実施形態の発振器１によれば、小型化、薄型化を図りながら、発振子として機能するＭＥＭＳデバイス５が収容されるキャビティ４内を高気密に維持することができ、高品質化及び高信頼性化を図ることができる。   As described above, according to the oscillator 1 of the present embodiment, the inside of the cavity 4 in which the MEMS device 5 that functions as an oscillator is accommodated can be kept highly airtight while achieving a reduction in size and thickness. Quality and high reliability can be achieved.

なお、上述した発振器１は、各種の電子機器の基板回路上に実装されて使用される。この際、図２０に示すように、発振器１の周囲を樹脂３５でモールドした状態で実装しても構わない。
つまり、ＭＥＭＳ基板２を上側にした状態でＩＣ基板３をリードフレーム３６上に接着剤３７を利用して固定する。そして、ＭＥＭＳ基板２の外面に露出している貫通配線２４の他端側と、リードフレーム３６とをワイヤー３８を介してワイヤーボンディングによって電気的に接続する。最後に、リードフレーム３６が露出するように、発振器１を樹脂３５によりモールドしてパッケージングする。これにより、図示しない基板回路上に発振器１を安定して実装することができ、使い易くなる。
また、図２１に示すように、貫通配線２４の他端側にバンプ３９を形成し、該バンプ３９を介して基板回路上に直接実装しても構わない。こうすることで、パッケージレス化を図ることができる。 The oscillator 1 described above is used by being mounted on a substrate circuit of various electronic devices. At this time, as shown in FIG. 20, the periphery of the oscillator 1 may be mounted with a resin 35 molded.
That is, the IC substrate 3 is fixed on the lead frame 36 using the adhesive 37 with the MEMS substrate 2 facing upward. Then, the other end side of the through wiring 24 exposed on the outer surface of the MEMS substrate 2 and the lead frame 36 are electrically connected through wire 38 by wire bonding. Finally, the oscillator 1 is molded with the resin 35 and packaged so that the lead frame 36 is exposed. As a result, the oscillator 1 can be stably mounted on a substrate circuit (not shown) and is easy to use.
In addition, as shown in FIG. 21, a bump 39 may be formed on the other end side of the through wiring 24 and mounted directly on the substrate circuit via the bump 39. By doing so, packagelessness can be achieved.

なお、上記第１実施形態において、接合工程を行う際に、４００℃以下の温度環境下で接合を行うことが好ましい。こうすることで、接合時にＩＣ基板３にかかる温度負荷をできるだけ抑えることができる。従って、性能に影響を与えるほどの温度にＩＣ基板３が達してしまうことを防ぐことができ、動作保障をより確実にして信頼性を向上することができる。   In the first embodiment, when performing the bonding step, it is preferable to perform bonding in a temperature environment of 400 ° C. or lower. By doing so, the temperature load applied to the IC substrate 3 during bonding can be suppressed as much as possible. Therefore, the IC substrate 3 can be prevented from reaching a temperature that affects the performance, and the operation can be ensured more reliably and the reliability can be improved.

このような接合方法としては、例えば、表面活性化接合、ＡｕＳｉ共晶接合、ＡｕＳｎ共晶接合やＡｕＡｕ熱圧着接合等が考えられる。
表面活性化接合は、接合を行う前に、ＭＥＭＳ基板２及びＩＣ基板３の表面にＡｒ、Ｏ２、Ｎ２等のプラズマやＡｒイオンビーム等を照射して、互いの表面を活性化させておく。その後、両基板２、３を２００℃〜４００℃程度に加熱して接合を行う方法である。この方法は、Ｓｉ−Ｓｉ、Ｓｉ−ＳｉＯ２、ＳｉＯ２−ＳｉＯ２等の組み合わせで可能な方法である。そのため、絶縁層２１をＳｉＯ２の層にしたり、フレーム１０等の上面をＳｉＯ２の層にしたりすれば良い。 As such a bonding method, for example, surface activated bonding, AuSi eutectic bonding, AuSn eutectic bonding, AuAu thermocompression bonding, or the like can be considered.
In surface activated bonding, before bonding, the surfaces of the MEMS substrate 2 and the IC substrate 3 are irradiated with plasma of Ar, O 2 , N 2 or the like, an Ar ion beam, or the like to activate the surfaces of each other. deep. Thereafter, the substrates 2 and 3 are heated to about 200 ° C. to 400 ° C. for bonding. This method is possible by a combination of Si—Si, Si—SiO 2 , SiO 2 —SiO 2 and the like. Therefore, the insulating layer 21 may be a SiO 2 layer, or the upper surface of the frame 10 or the like may be a SiO 2 layer.

また、ＡｕＳｉ共晶接合は、ＡｕとＳｉとの共晶反応による融解を利用して接合させる方法である。この場合には、フレーム１０等に対向するように絶縁層２１上にＡｕの薄膜をパターン形成した後、ＭＥＭＳ基板２とＩＣ基板３とを重ね合わせる。そして、両基板２、３を３６０℃以上に加熱することで、共晶反応を利用して接合させることができる。このように、ＡｕとＳｉとの共晶反応を利用して接合を行っても構わない。   In addition, AuSi eutectic bonding is a method of bonding utilizing melting by eutectic reaction between Au and Si. In this case, a thin film of Au is patterned on the insulating layer 21 so as to face the frame 10 and the like, and then the MEMS substrate 2 and the IC substrate 3 are overlaid. And by heating both the substrates 2 and 3 to 360 ° C. or higher, they can be bonded using a eutectic reaction. In this way, bonding may be performed using a eutectic reaction between Au and Si.

また、ＡｕＳｎ共晶接合は、ＡｕとＳｎとの共晶反応による融解を利用して接合させる方法である。この場合には、ＭＥＭＳ基板２又はＩＣ基板３の一方或いは両方に、ＡｎＳｎ合金の薄膜をパターン形成したり、一方の基板にＡｕの薄膜をパターン形成すると共に他方の基板にＳｎの薄膜をパターン形成したりした後、両基板２、３を重ね合わせる。そして、両基板２、３を２５０℃以上に加熱することで、共晶反応を利用して接合させることができる。このように、ＡｕとＳｎとの共晶反応を利用して接合を行っても構わない。   In addition, AuSn eutectic bonding is a method of bonding utilizing melting by eutectic reaction between Au and Sn. In this case, an AnSn alloy thin film is patterned on one or both of the MEMS substrate 2 and the IC substrate 3, or an Au thin film is patterned on one substrate and an Sn thin film is patterned on the other substrate. Then, the two substrates 2 and 3 are overlapped. And by heating both the substrates 2 and 3 to 250 ° C. or more, they can be bonded using a eutectic reaction. In this way, bonding may be performed using a eutectic reaction between Au and Sn.

また、両基板２、３の表面にＡｕを成膜した後、３００℃以上に加熱しながら、両基板２、３を１ＭＰａ以上の荷重で圧接することで接合を行っても構わない。つまり、ＡｕＡｕ熱圧着接合により接合を行っても構わない。   Further, after Au is formed on the surfaces of both substrates 2 and 3, bonding may be performed by pressing both substrates 2 and 3 under a load of 1 MPa or more while heating to 300 ° C. or higher. That is, bonding may be performed by AuAu thermocompression bonding.

（第２実施形態）
次に、本発明に係る第２実施形態について、図２２から図３１を参照して説明する。なお、第２実施形態において第１実施形態と同一の構成については、同一の符号を付しその説明を省略する。
第２実施形態と第１実施形態との異なる点は、第１実施形態では、外部電極部２５がＭＥＭＳ基板２側に形成されていたが、第２実施形態ではＩＣ基板３側に形成されている点である。 (Second Embodiment)
Next, a second embodiment according to the present invention will be described with reference to FIGS. Note that the same reference numerals in the second embodiment denote the same components as those in the first embodiment, and a description thereof will be omitted.
The difference between the second embodiment and the first embodiment is that, in the first embodiment, the external electrode portion 25 is formed on the MEMS substrate 2 side, but in the second embodiment, it is formed on the IC substrate 3 side. It is a point.

即ち、本実施形態の発振器４０は、図２２及び図２３に示すように、貫通配線４１が形成されているＩＣ基板３を備えている。なお、図２３は、図２２に示すＤ−Ｄ断面を示す図である。
この貫通配線４１は、ＩＣ基板３を貫通するように形成され、一端側がフレーム１０の外側にて能動回路面２０に電気的に接続されると共に、他端側がＩＣ基板３の外面に露出するように形成されている。即ち、本実施形態では、この貫通配線４１が外部電極部として機能する。このように、ＩＣ基板３側に貫通配線４１が形成されているので、本実施形態のＭＥＭＳ基板２には、第１実施形態のようにコンタクトアイランド１１や貫通配線２４が不要である。また、絶縁層２１にアイランド用電極２３を形成する必要もない。 That is, the oscillator 40 of this embodiment includes the IC substrate 3 on which the through wiring 41 is formed, as shown in FIGS. FIG. 23 is a diagram showing a cross section along DD shown in FIG.
The through wiring 41 is formed so as to penetrate the IC substrate 3, and one end side is electrically connected to the active circuit surface 20 outside the frame 10, and the other end side is exposed to the outer surface of the IC substrate 3. Is formed. That is, in the present embodiment, the through wiring 41 functions as an external electrode portion. Thus, since the through wiring 41 is formed on the IC substrate 3 side, the contact island 11 and the through wiring 24 are not required in the MEMS substrate 2 of the present embodiment as in the first embodiment. Further, it is not necessary to form the island electrode 23 on the insulating layer 21.

このように構成された発振器４０によれば、ＩＣ基板３側に貫通配線４１を形成するだけで外部電極部を形成することができるので、構成の簡略化を図ることができると共に、低コスト化を図ることができる。また、仮に貫通孔４１ａの粗れによって貫通配線４１の気密性が十分でない場合であっても、フレーム１０の外側に配置されているので、第１実施形態と同様にキャビティ４内の気密性に何ら影響を与えることがない。
また、第１実施形態のようにＭＥＭＳ基板２側にコンタクトアイランド１１や貫通配線２４を形成する必要がないので、構成の簡略化を図ることができると共に、第１実施形態に比べて製造工程、製造時間の短縮化、デバイスの小型化を図ることができる。なお、上述した点以外に関しては、第１実施形態と同様の作用効果を奏することができる。 According to the oscillator 40 configured as described above, since the external electrode portion can be formed only by forming the through wiring 41 on the IC substrate 3 side, the configuration can be simplified and the cost can be reduced. Can be achieved. Moreover, even if the airtightness of the through wiring 41 is not sufficient due to the roughness of the through hole 41a, the airtightness in the cavity 4 is increased as in the first embodiment because it is arranged outside the frame 10. There is no effect.
Further, since it is not necessary to form the contact island 11 and the through wiring 24 on the MEMS substrate 2 side as in the first embodiment, the configuration can be simplified, and the manufacturing process can be compared with the first embodiment. The manufacturing time can be shortened and the device can be miniaturized. In addition to the points described above, the same effects as those of the first embodiment can be achieved.

ここで、本実施形態の発振器４０の製造方法について、図２４から図３１を参照にして簡単に説明する。なお、本実施形態の製造方法は、第２の基板形成工程の際に、外部電極部形成工程を行って、ＩＣ基板３に絶縁層２１やコンタクト電極２２を形成すると同時に貫通配線４１を形成する。   Here, a method for manufacturing the oscillator 40 of the present embodiment will be briefly described with reference to FIGS. In the manufacturing method of the present embodiment, the external electrode portion forming step is performed in the second substrate forming step, and the through wiring 41 is formed simultaneously with the formation of the insulating layer 21 and the contact electrode 22 on the IC substrate 3. .

まず、第１の基板形成工程を行って、ＭＥＭＳ基板２の上面にＭＥＭＳデバイス５及びフレーム１０を形成する。即ち、図２４に示すように、スタート基板となるＳＯＩ基板でもあるＭＥＭＳ基板２を用意した後、図２５に示すように、シリコン活性層２ｃを部分的に削って、振動部１２の振動ギャップを形成する。続いて、図２６に示すように、ＭＥＭＳデバイス５、フレーム１０となる以外の部分のシリコン活性層２ｃを選択的に除去する。そして、図２７に示すように、露出したＢＯＸ層２ｂ及び振動部１２の下層に位置するＢＯＸ層２ｂを除去して、ＭＥＭＳデバイス５及びフレーム１０を形成する。
このように本実施形態では、第１の基板形成工程の際に、コンタクトアイランド１１を形成する必要がないので、工程を簡略化することができる。 First, the first substrate forming step is performed to form the MEMS device 5 and the frame 10 on the upper surface of the MEMS substrate 2. That is, as shown in FIG. 24, after preparing the MEMS substrate 2 which is also an SOI substrate as a start substrate, as shown in FIG. 25, the silicon active layer 2c is partially shaved so that the vibration gap of the vibration part 12 is increased. Form. Subsequently, as shown in FIG. 26, the silicon active layer 2c in portions other than the MEMS device 5 and the frame 10 is selectively removed. Then, as shown in FIG. 27, the exposed BOX layer 2 b and the BOX layer 2 b located below the vibrating portion 12 are removed, and the MEMS device 5 and the frame 10 are formed.
Thus, in this embodiment, since it is not necessary to form the contact island 11 in the first substrate forming process, the process can be simplified.

次に、第２の基板形成工程を行う。まず、図２８に示すように、ＩＣ基板３に貫通孔４１ａを形成すると共に、該貫通孔４１ａ内を埋めるように金属材料を形成して貫通配線４１を形成する。なお、貫通配線４１が予め設けられたＩＣ基板３を用意しても構わない。
続いて、図２９に示すように、ＩＣ基板３の上面に能動回路面２０を形成する。これにより、貫通配線４１の一端側は、能動回路面２０に導通した状態となる。続いて、図３０に示すように、能動回路面２０上の所定位置に金属材料をパターニングして、コンタクト電極２２を形成する。そして、このコンタクト電極２２を覆うように能動回路面２０上に絶縁層２１を形成した後、コンタクト電極２２が表面に露出するまで絶縁層２１の表面を研磨加工する。 Next, a second substrate forming process is performed. First, as shown in FIG. 28, a through hole 41a is formed in the IC substrate 3, and a metal material is formed so as to fill the through hole 41a to form the through wiring 41. Note that the IC substrate 3 provided with the through wiring 41 in advance may be prepared.
Subsequently, as shown in FIG. 29, an active circuit surface 20 is formed on the upper surface of the IC substrate 3. As a result, one end side of the through wiring 41 is brought into conduction with the active circuit surface 20. Subsequently, as shown in FIG. 30, the contact electrode 22 is formed by patterning a metal material at a predetermined position on the active circuit surface 20. And after forming the insulating layer 21 on the active circuit surface 20 so that this contact electrode 22 may be covered, the surface of the insulating layer 21 is grind | polished until the contact electrode 22 is exposed to the surface.

これにより、図３１に示すように、絶縁層２１の表面を平坦面にすることができると共に、コンタクト電極２２の表面と絶縁層２１の表面とが段差がなく、面一となった状態になる。その後、第１実施形態と同様に、重ね合わせ工程及び接合工程を行うことで、図２２に示す発振器４０を製造することができる。   As a result, as shown in FIG. 31, the surface of the insulating layer 21 can be flattened, and the surface of the contact electrode 22 and the surface of the insulating layer 21 are flush with each other. . Thereafter, similarly to the first embodiment, the oscillator 40 shown in FIG. 22 can be manufactured by performing the overlapping process and the bonding process.

なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。   The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.

例えば、上記各実施形態では、振動部１２の両端が振動部アイランド１５に支持された構成を例に挙げて説明したが、振動部アイランド１５を１つだけ形成し、該振動部アイランド１５によって振動部１２が片持ち状態で支持されるように構成しても構わない。この場合であっても、ＭＥＭＳデバイス５を同様に発振子として機能させることができる。   For example, in each of the above-described embodiments, the configuration in which both ends of the vibration part 12 are supported by the vibration part island 15 has been described as an example. However, only one vibration part island 15 is formed, and the vibration part island 15 vibrates. You may comprise so that the part 12 may be supported in a cantilever state. Even in this case, the MEMS device 5 can similarly function as an oscillator.

また、上記各実施形態では、ＭＥＭＳデバイス５を発振子として機能させ、気密パッケージを発振器１、４０に適用した場合を例に挙げて説明したが、この場合に限定されるものではない。例えば、ＭＥＭＳデバイスを、加速度センサや角速度センサとして機能させ、気密パッケージをこのようなセンサを有するデバイスとして機能させても構わない。このように、本発明に係る気密パッケージを、幅広い分野に適用することができる。
特に、本実施形態のように、キャビティ４内を減圧して真空状態に設定しても構わないが、ＭＥＭＳデバイス５が振動部１２を有していない場合には、キャビティ４内を減圧する必要はなく、単に密閉するだけでも構わない。この場合であっても、キャビティ４内の気密性が高いので、外部から塵埃等が侵入する可能性を低減することができ、高品質で信頼性の高い気密パッケージとすることができる。 In each of the above embodiments, the case where the MEMS device 5 functions as an oscillator and the hermetic package is applied to the oscillators 1 and 40 has been described as an example. However, the present invention is not limited to this case. For example, the MEMS device may function as an acceleration sensor or an angular velocity sensor, and the airtight package may function as a device having such a sensor. Thus, the hermetic package according to the present invention can be applied to a wide range of fields.
In particular, as in the present embodiment, the inside of the cavity 4 may be decompressed and set in a vacuum state, but when the MEMS device 5 does not have the vibrating part 12, the inside of the cavity 4 needs to be decompressed. No, you can just seal it. Even in this case, since the airtightness in the cavity 4 is high, the possibility of dust and the like entering from the outside can be reduced, and a high-quality and highly reliable airtight package can be obtained.

本発明に係る第１実施形態の発振器の斜視図である。1 is a perspective view of an oscillator according to a first embodiment of the present invention. 図１に示すＡ−Ａ断面を示す図である。It is a figure which shows the AA cross section shown in FIG. 図１に示すＢ−Ｂ断面を示す図である。It is a figure which shows the BB cross section shown in FIG. 図１に示す発振器の製造方法を示した一工程図であって、スタート基板となるＭＥＭＳ基板（ＳＯＩ基板）を示す断面図である。FIG. 3 is a process diagram illustrating a method of manufacturing the oscillator illustrated in FIG. 1, and is a cross-sectional view illustrating a MEMS substrate (SOI substrate) serving as a start substrate. 図４に示す状態の後、シリコン支持層上にフォトレジスト膜を成膜した状態を示す図である。It is a figure which shows the state which formed the photoresist film on the silicon | silicone support layer after the state shown in FIG. 図５に示す状態の後、フォトレジスト膜をパターニングした状態を示す図である。It is a figure which shows the state which patterned the photoresist film after the state shown in FIG. 図６に示す状態の後、フォトレジスト膜をマスクとしてシリコン支持層及びＢＯＸ層をエッチング加工し、貫通孔を形成した状態を示す図である。FIG. 7 is a view showing a state where through holes are formed by etching the silicon support layer and the BOX layer using the photoresist film as a mask after the state shown in FIG. 6. 図７に示す状態の後、貫通孔を利用して貫通配線を形成した状態を示す図である。It is a figure which shows the state which formed the penetration wiring using the through-hole after the state shown in FIG. 図８に示す状態の後、シリコン活性層上にフォトレジスト膜を成膜した状態を示す図である。FIG. 9 is a diagram showing a state in which a photoresist film is formed on the silicon active layer after the state shown in FIG. 8. 図９に示す状態の後、フォトレジスト膜をパターニングした状態を示す図である。It is a figure which shows the state which patterned the photoresist film after the state shown in FIG. 図１０に示す状態の後、フォトレジスト膜をマスクとしてシリコン活性層をエッチング加工し、振動ギャップを形成した状態を示す図である。FIG. 11 is a diagram illustrating a state in which a vibration gap is formed by etching a silicon active layer using a photoresist film as a mask after the state illustrated in FIG. 10. 図１１に示す状態の後、シリコン活性層上に新たなフォトレジスト膜を成膜した状態を示す図である。FIG. 12 is a diagram showing a state in which a new photoresist film is formed on the silicon active layer after the state shown in FIG. 11. 図１２に示す状態の後、フォトレジスト膜をパターニングした状態を示す図である。It is a figure which shows the state which patterned the photoresist film after the state shown in FIG. 図１３に示す状態の後、フォトレジスト膜をマスクとしてシリコン活性層をエッチング加工した状態を示す図である。It is a figure which shows the state which etched the silicon active layer by using a photoresist film as a mask after the state shown in FIG. 図１４に示す状態の後、露出したＢＯＸ層及び振動部の下層のＢＯＸ層を選択的に除去して、ＭＥＭＳデバイス、フレーム及びコンタクトアイランドを形成した状態を示す図である。FIG. 15 is a diagram illustrating a state in which a MEMS device, a frame, and a contact island are formed by selectively removing the exposed BOX layer and the BOX layer under the vibrating portion after the state illustrated in FIG. 14. 図１に示す発振器の製造方法を示した一工程図であって、ＩＣ基板上に能動回路面を形成した状態を示す図である。FIG. 2 is a process diagram illustrating a method of manufacturing the oscillator illustrated in FIG. 1, and is a diagram illustrating a state in which an active circuit surface is formed on an IC substrate. 図１６に示す状態の後、能動回路面上にコンタクト電極、アイランド用電極を形成した状態を示す図である。FIG. 17 is a diagram showing a state in which contact electrodes and island electrodes are formed on the active circuit surface after the state shown in FIG. 16. 図１７に示す状態の後、両電極を覆うように能動回路面上に絶縁層を成膜した状態を示す図である。It is a figure which shows the state which formed the insulating layer on the active circuit surface so that both electrodes might be covered after the state shown in FIG. 図１８に示す状態の後、両電極が露出するまで絶縁層の表面を研磨した状態を示す図である。It is a figure which shows the state which grind | polished the surface of the insulating layer until both electrodes were exposed after the state shown in FIG. 図１に示す発振器を実装する場合の一例を示す図であって、フレーム上に固定した発振器の周囲を樹脂でモールドした状態を示す図である。It is a figure which shows an example in the case of mounting the oscillator shown in FIG. 1, Comprising: It is a figure which shows the state which shape | molded the periphery of the oscillator fixed on the flame | frame with resin. 図１に示す発振器を実装する場合の一例を示す図であって、貫通配線の他端側にバンプを形成した状態を示す図である。It is a figure which shows an example in the case of mounting the oscillator shown in FIG. 1, Comprising: It is a figure which shows the state which formed the bump in the other end side of the penetration wiring. 本発明に係る第２実施形態の発振器の斜視図である。It is a perspective view of the oscillator of 2nd Embodiment which concerns on this invention. 図２２に示すＤ−Ｄ断面を示す図である。It is a figure which shows the DD cross section shown in FIG. 図２２に示す発振器の製造方法を示した一工程図であって、スタート基板となるＭＥＭＳ基板（ＳＯＩ基板）を示す断面図である。FIG. 23 is a process diagram illustrating a method of manufacturing the oscillator illustrated in FIG. 22, and is a cross-sectional view illustrating a MEMS substrate (SOI substrate) serving as a start substrate. 図２４に示す状態の後、シリコン活性層上に振動ギャップを形成した状態を示す図である。FIG. 25 is a diagram showing a state in which a vibration gap is formed on the silicon active layer after the state shown in FIG. 24. 図２５に示す状態の後、シリコン活性層を選択的に除去した状態を示す図である。FIG. 26 is a view showing a state where a silicon active layer is selectively removed after the state shown in FIG. 25. 図２６に示す状態の後、露出したＢＯＸ層及び振動部の下層のＢＯＸ層を選択的に除去して、ＭＥＭＳデバイス及びフレームを形成した状態を示す図である。FIG. 27 is a diagram showing a state in which a MEMS device and a frame are formed by selectively removing the exposed BOX layer and the BOX layer below the vibrating portion after the state shown in FIG. 26. 図２２に示す発振器の製造方法を示した一工程図であって、ＩＣ基板に貫通配線を形成した状態を示す図である。FIG. 23 is a process diagram illustrating a method of manufacturing the oscillator illustrated in FIG. 22 and illustrates a state in which a through wiring is formed on an IC substrate. 図２８に示す状態の後、ＩＣ基板に能動回路面を形成した状態を示す図である。It is a figure which shows the state which formed the active circuit surface in the IC substrate after the state shown in FIG. 図２９に示す状態の後、能動回路面上にコンタクト電極を形成した状態を示す図である。FIG. 30 is a diagram showing a state in which contact electrodes are formed on the active circuit surface after the state shown in FIG. 29. 図３０に示す状態の後、能動回路面上に絶縁層を成膜し、コンタクト電極が露出するまで絶縁層の表面を研磨した状態を示す図である。FIG. 31 is a diagram showing a state where an insulating layer is formed on the active circuit surface after the state shown in FIG. 30 and the surface of the insulating layer is polished until the contact electrode is exposed. 従来のパッケージの一例を示す断面図である。It is sectional drawing which shows an example of the conventional package. 従来のパッケージの別の一例を示す断面図である。It is sectional drawing which shows another example of the conventional package. 従来のパッケージの更に別の一例を示す断面図である。It is sectional drawing which shows another example of the conventional package.

符号の説明Explanation of symbols

１、４０ 発振器（気密パッケージ）
２ ＭＥＭＳ基板（ＭＥＭＳデバイス基板）
３ ＩＣ基板
４ キャビティ
５ ＭＥＭＳデバイス
１０ フレーム（枠部）
１１ コンタクトアイランド
１２ 振動部
１３ 駆動アイランド（電極部）
１４ 検出アイランド（検出部）
２０ 能動回路面（回路面）
２１ 絶縁層
２２ コンタクト電極（電極パッド）
２３ アイランド用電極（アイランド用電極パッド）
２４ 貫通配線
２５ 外部電極部
４１ 貫通配線（外部電極部） 1, 40 oscillator (airtight package)
2 MEMS substrate (MEMS device substrate)
3 IC board 4 Cavity 5 MEMS device 10 Frame (frame part)
11 Contact island 12 Vibrating part 13 Drive island (electrode part)
14 Detection island (detection unit)
20 Active circuit surface (circuit surface)
21 Insulating layer 22 Contact electrode (electrode pad)
23 Island Electrode (Island Electrode Pad)
24 Through wiring 25 External electrode portion 41 Through wiring (external electrode portion)

Claims (10)

上面にＭＥＭＳデバイスが形成された半導体からなるＭＥＭＳデバイス基板と、
前記ＭＥＭＳデバイスの周囲を囲むように前記ＭＥＭＳデバイス基板の上面に形成された枠部と、
上面に形成された回路面と該回路面上に成膜された絶縁層とを有し、該絶縁層を前記ＭＥＭＳデバイス基板側に対向させた状態で前記枠部を介してＭＥＭＳデバイス基板に接合され、ＭＥＭＳデバイス基板と前記枠部とで囲まれたキャビティ内に前記ＭＥＭＳデバイスを密閉状態で収容させるＩＣ基板と、
前記ＭＥＭＳデバイスに対向するように前記絶縁層に形成され、前記枠部の内側でＭＥＭＳデバイスと前記回路面とを電気的に接続する電極パッドと、
前記枠部の外側にて前記回路面に一端側が電気的に接続されると共に、前記ＭＥＭＳデバイス基板又は前記ＩＣ基板の外面に他端側が露出して外部に電気的に接続される外部電極部と、を備えていることを特徴とする気密パッケージ。 A MEMS device substrate made of a semiconductor having a MEMS device formed on the upper surface;
A frame portion formed on the upper surface of the MEMS device substrate so as to surround the periphery of the MEMS device;
A circuit surface formed on the upper surface and an insulating layer formed on the circuit surface are bonded to the MEMS device substrate through the frame in a state where the insulating layer faces the MEMS device substrate. An IC substrate for accommodating the MEMS device in a sealed state in a cavity surrounded by the MEMS device substrate and the frame portion;
An electrode pad that is formed on the insulating layer so as to face the MEMS device, and electrically connects the MEMS device and the circuit surface inside the frame;
One end side is electrically connected to the circuit surface outside the frame portion, and the other end side is exposed to the outside surface of the MEMS device substrate or the IC substrate and is electrically connected to the outside. An airtight package, characterized by comprising. 請求項１に記載の気密パッケージにおいて、
前記外部電極部は、
前記枠部の外側に配置されるように前記ＭＥＭＳデバイス基板の上面に形成されたコンタクトアイランドと、
該コンタクトアイランドに対向するように前記絶縁層に設けられ、コンタクトアイランドと前記回路面とを電気的に接続するアイランド用電極パッドと、
前記ＭＥＭＳデバイス基板を貫通するように形成され、一端側が前記コンタクトアイランドに電気的に接続されると共に他端側がＭＥＭＳデバイス基板の外面に露出する貫通配線と、を備えていることを特徴とする気密パッケージ。 The hermetic package according to claim 1,
The external electrode portion is
A contact island formed on the upper surface of the MEMS device substrate to be disposed outside the frame portion;
An island electrode pad provided on the insulating layer so as to face the contact island and electrically connecting the contact island and the circuit surface;
An airtight air-conditioner comprising: a through-wiring formed on the MEMS device substrate and having one end electrically connected to the contact island and the other end exposed on an outer surface of the MEMS device substrate. package. 請求項１に記載の気密パッケージにおいて、
前記外部電極部は、前記ＩＣ基板を貫通するように形成され、一端側が前記枠部の外側にて前記回路面に電気的に接続されると共に他端側がＩＣ基板の外面に露出する貫通配線であることを特徴とする気密パッケージ。 The hermetic package according to claim 1,
The external electrode portion is formed so as to penetrate the IC substrate, and one end side is electrically connected to the circuit surface outside the frame portion, and the other end side is a through wiring that is exposed to the outer surface of the IC substrate. Airtight package characterized by being. 請求項１から３のいずれか１項に記載の気密パッケージにおいて、
前記ＭＥＭＳデバイスは、
前記回路面を介して印加された電圧に基づいて静電引力を発生させる電極部と、
該電極部に対して所定距離を空けた状態で対向配置され、前記静電引力を受けて振動する振動部と、
該振動部に対して所定距離を空けた状態で対向配置され、振動部との間の静電容量の変化を検出する検出部と、を備えていることを特徴とする気密パッケージ。 In the airtight package according to any one of claims 1 to 3,
The MEMS device is:
An electrode unit that generates electrostatic attraction based on a voltage applied through the circuit surface;
A vibrating portion that is disposed opposite to the electrode portion with a predetermined distance and vibrates in response to the electrostatic attraction;
An airtight package comprising: a detection unit that is disposed to face the vibration unit with a predetermined distance therebetween and that detects a change in capacitance between the vibration unit and the vibration unit. 請求項１から４のいずれか１項に記載の気密パッケージにおいて、
前記キャビティの内部は、大気圧よりも低い圧力に調整されていることを特徴とする気密パッケージ。 The airtight package according to any one of claims 1 to 4,
The airtight package, wherein the inside of the cavity is adjusted to a pressure lower than atmospheric pressure. 請求項１から５のいずれか１項に記載の気密パッケージにおいて、
前記絶縁層は、表面が平坦面とされていることを特徴とする気密パッケージ。 The airtight package according to any one of claims 1 to 5,
An airtight package, wherein the insulating layer has a flat surface. キャビティ内にＭＥＭＳデバイスが密閉状態で収容された気密パッケージを製造する方法であって、
半導体からなるＭＥＭＳデバイス基板の上面に、半導体技術により上記ＭＥＭＳデバイス及び該ＭＥＭＳデバイスを囲む枠部を形成する第１の基板形成工程と、
ＩＣ基板の上面に形成された回路面上に絶縁層を成膜すると共に、回路面に導通する電極パッドを前記ＭＥＭＳデバイスに対向するように絶縁層に形成する第２の基板形成工程と、
前記第１の基板形成工程又は前記第２の基板形成工程の際に、前記枠部の外側にて前記回路面に一端側が電気的に接続されると共に、前記ＭＥＭＳデバイス基板又は前記ＩＣ基板の外面に他端側が露出して外部に電気的に接続される外部電極部を形成する外部電極部形成工程と、
前記各工程が終了した後、前記絶縁層を前記ＭＥＭＳデバイス基板側に対向させた状態で、前記枠部を介して前記ＩＣ基板をＭＥＭＳデバイス基板に重ね合わせる重ね合わせ工程と、
重ね合わせた前記両基板を接合し、両基板と前記枠部とで囲まれたキャビティ内に前記ＭＥＭＳデバイスを密閉状態で収容すると共に、前記電極パッドと前記ＭＥＭＳデバイスとの間を電気的に接続させる接合工程と、を備えていることを特徴とする気密パッケージの製造方法。 A method for manufacturing an airtight package in which a MEMS device is contained in a sealed state in a cavity,
A first substrate forming step of forming, on a top surface of a MEMS device substrate made of a semiconductor, the MEMS device and a frame surrounding the MEMS device by a semiconductor technique;
A second substrate forming step of forming an insulating layer on the circuit surface formed on the upper surface of the IC substrate and forming an electrode pad conductive to the circuit surface on the insulating layer so as to face the MEMS device;
In the first substrate forming step or the second substrate forming step, one end side is electrically connected to the circuit surface outside the frame portion, and the outer surface of the MEMS device substrate or the IC substrate An external electrode part forming step of forming an external electrode part exposed at the other end and electrically connected to the outside;
After each of the above steps is completed, with the insulating layer facing the MEMS device substrate side, an overlaying step of overlaying the IC substrate on the MEMS device substrate via the frame portion;
The stacked substrates are joined, and the MEMS device is hermetically accommodated in a cavity surrounded by the substrates and the frame portion, and the electrode pad and the MEMS device are electrically connected. A method of manufacturing an airtight package, comprising: a bonding step. 請求項７に記載の気密パッケージの製造方法において、
前記接合工程の際に、前記キャビティ内を真空引きして、内部の圧力を大気圧よりも低い圧力に調整する圧力調整工程を行うことを特徴とする気密パッケージの製造方法。 In the manufacturing method of the airtight package according to claim 7,
A method of manufacturing an airtight package, characterized in that, in the joining step, a pressure adjusting step is performed in which the inside of the cavity is evacuated to adjust the internal pressure to a pressure lower than atmospheric pressure. 請求項７又は８に記載の気密パッケージの製造方法において、
前記第２の基板形成工程の際に、前記絶縁層を成膜した後、研磨加工を行って絶縁層の表面を平坦面にする研磨工程を行うことを特徴とする気密パッケージの製造方法。 In the manufacturing method of the airtight package according to claim 7 or 8,
A method for manufacturing an airtight package, characterized in that, in the second substrate formation step, after the insulating layer is formed, a polishing step is performed to polish the surface of the insulating layer to a flat surface. 請求項７から９のいずれか１項に記載の気密パッケージの製造方法において、
前記接合工程の際に、４００度以下の温度環境下で接合を行うことを特徴とする気密パッケージの製造方法。 In the manufacturing method of the airtight package according to any one of claims 7 to 9,
In the bonding step, bonding is performed in a temperature environment of 400 ° C. or less.
JP2007226563A 2007-08-31 2007-08-31 Hermetic package and method for manufacturing hermetic package Expired - Fee Related JP5040021B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007226563A JP5040021B2 (en) 2007-08-31 2007-08-31 Hermetic package and method for manufacturing hermetic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007226563A JP5040021B2 (en) 2007-08-31 2007-08-31 Hermetic package and method for manufacturing hermetic package

Publications (2)

Publication Number Publication Date
JP2009059941A JP2009059941A (en) 2009-03-19
JP5040021B2 true JP5040021B2 (en) 2012-10-03

Family

ID=40555402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007226563A Expired - Fee Related JP5040021B2 (en) 2007-08-31 2007-08-31 Hermetic package and method for manufacturing hermetic package

Country Status (1)

Country Link
JP (1) JP5040021B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5314979B2 (en) * 2008-09-22 2013-10-16 アルプス電気株式会社 MEMS sensor
JP4913180B2 (en) * 2009-07-02 2012-04-11 株式会社パテントストラ Medical guide wire, method for manufacturing the same, and assembly of medical guide wire, balloon catheter, and guiding catheter
JP4913198B2 (en) * 2009-10-27 2012-04-11 株式会社パテントストラ Medical guide wire, method for manufacturing medical guide wire, assembly of medical guide wire, microcatheter and guiding catheter, and assembly of medical guide wire, balloon catheter and guiding catheter
JP4913249B2 (en) * 2011-04-27 2012-04-11 株式会社パテントストラ Medical guide wire and manufacturing method thereof
JP2013004754A (en) * 2011-06-16 2013-01-07 Toshiba Corp Semiconductor package and manufacturing method of the same
JP5912048B2 (en) * 2012-02-15 2016-04-27 アルプス電気株式会社 Manufacturing method of semiconductor device
WO2013145287A1 (en) 2012-03-30 2013-10-03 株式会社日立製作所 Mems device and process for producing same
JP6237982B2 (en) 2013-04-23 2017-11-29 セイコーエプソン株式会社 Physical quantity sensor, electronic device and moving object
US9764946B2 (en) 2013-10-24 2017-09-19 Analog Devices, Inc. MEMs device with outgassing shield
JP2015182158A (en) 2014-03-24 2015-10-22 セイコーエプソン株式会社 MEMS device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4012753B2 (en) * 2002-03-25 2007-11-21 京セラ株式会社 Surface acoustic wave device
US6936491B2 (en) * 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
JP2005184126A (en) * 2003-12-16 2005-07-07 Murata Mfg Co Ltd Switching element
US7183622B2 (en) * 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
JP2007214438A (en) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd Sensor package

Also Published As

Publication number Publication date
JP2009059941A (en) 2009-03-19

Similar Documents

Publication Publication Date Title
JP5040021B2 (en) Hermetic package and method for manufacturing hermetic package
US9452920B2 (en) Microelectromechanical system device with internal direct electric coupling
JP5806254B2 (en) Capacitive microelectromechanical sensor with single crystal silicon electrode
US8616056B2 (en) BAW gyroscope with bottom electrode
US9344808B2 (en) Differential sensing acoustic sensor
TWI461348B (en) Micropackaging method and devices
US7247246B2 (en) Vertical integration of a MEMS structure with electronics in a hermetically sealed cavity
KR100833508B1 (en) Mems package and package method thereof
US7104129B2 (en) Vertically integrated MEMS structure with electronics in a hermetically sealed cavity
KR100413789B1 (en) High vacuum packaging microgyroscope and manufacturing method thereof
US7238999B2 (en) High performance MEMS packaging architecture
TW201538945A (en) Micromechanical pressure sensor device and corresponding process for its production
TWI424546B (en) Semiconductor device and method of manufacturing the same
US9809451B2 (en) Capacitive sensing structure with embedded acoustic channels
US9450109B2 (en) MEMS devices and fabrication methods thereof
JP2008046078A (en) Micro electromechanical system element and manufacturing method thereof
US8828771B2 (en) Sensor manufacturing method
CN108217581B (en) MEMS piezoelectric sensor and manufacturing method thereof
JP2006519707A (en) System and method for electrical feedthrough embedded in a glass-silicon MEMS process
KR101048085B1 (en) Functional device package and manufacturing method thereof
US10934158B2 (en) Semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit
CN112583372A (en) Piezoelectric microelectromechanical resonator device and corresponding manufacturing process
JP4825111B2 (en) Method for manufacturing piezoelectric thin film device
US7531424B1 (en) Vacuum wafer-level packaging for SOI-MEMS devices
JP5771921B2 (en) SEALED DEVICE AND MANUFACTURING METHOD THEREOF

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120620

R150 Certificate of patent or registration of utility model

Ref document number: 5040021

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees