JP5912048B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5912048B2
JP5912048B2 JP2012030131A JP2012030131A JP5912048B2 JP 5912048 B2 JP5912048 B2 JP 5912048B2 JP 2012030131 A JP2012030131 A JP 2012030131A JP 2012030131 A JP2012030131 A JP 2012030131A JP 5912048 B2 JP5912048 B2 JP 5912048B2
Authority
JP
Japan
Prior art keywords
layer
bonding
base material
silicon
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012030131A
Other languages
Japanese (ja)
Other versions
JP2013166194A (en
Inventor
元輝 平山
元輝 平山
俊宏 小林
俊宏 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2012030131A priority Critical patent/JP5912048B2/en
Publication of JP2013166194A publication Critical patent/JP2013166194A/en
Application granted granted Critical
Publication of JP5912048B2 publication Critical patent/JP5912048B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、基材同士を接合して得られる半導体素子の製造方法に係わり、特に、シリコン基材同士を接合して得られる半導体素子の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor element obtained by joining the substrates together, more particularly to a method of manufacturing a semiconductor device obtained by bonding the silicon substrate to each other.

SOI(Silicon on Insulator)層を備えるシリコン基材からなるセンサ基板と、該センサ基板を支持するシリコン基材からなる配線基板と、を接合することで、加速度センサ、衝撃センサ、圧力センサ、振動型ジャイロ、又は可変容量コンデンサ等の半導体素子が製作される。   An acceleration sensor, an impact sensor, a pressure sensor, and a vibration type are formed by bonding a sensor substrate made of a silicon base material having an SOI (Silicon on Insulator) layer and a wiring substrate made of a silicon base material supporting the sensor substrate. A semiconductor element such as a gyro or a variable capacitor is manufactured.

特許文献1にピエゾ抵抗型半導体圧力センサが開示されている。この圧力センサは、図9に示すように、可動するダイヤフラム300aを有する第1のシリコン基板300と台座となる第2のシリコン基板310とが接合されてなる。   Patent Document 1 discloses a piezoresistive semiconductor pressure sensor. As shown in FIG. 9, the pressure sensor is formed by joining a first silicon substrate 300 having a movable diaphragm 300a and a second silicon substrate 310 serving as a base.

この接合のために、第1のシリコン基板300の面に、Auの拡散を防止する拡散防止層301とAu接合層302とがこの順に積層され、第2のシリコン基板310の面に、Auの拡散を防止する拡散防止層311とAu接合層312がこの順に積層されている。   For this bonding, a diffusion prevention layer 301 for preventing the diffusion of Au and an Au bonding layer 302 are laminated in this order on the surface of the first silicon substrate 300, and Au on the surface of the second silicon substrate 310. A diffusion preventing layer 311 for preventing diffusion and an Au bonding layer 312 are laminated in this order.

そして、第1及び第2のシリコン基板300、310のAu接合層302、312同士を重ね、所定の温度の下で所定の荷重を加えて、両シリコン基板300、310のAu接合層302、312同士を接合する。拡散防止層301、311は、Ti、Ni、Cr、W、Al等の金属薄膜、酸化シリコン膜、窒化シリコン膜、又はガラス薄膜で形成される。   Then, the Au bonding layers 302 and 312 of the first and second silicon substrates 300 and 310 are overlapped with each other, a predetermined load is applied at a predetermined temperature, and the Au bonding layers 302 and 312 of both the silicon substrates 300 and 310 are applied. Join each other. The diffusion prevention layers 301 and 311 are formed of a metal thin film such as Ti, Ni, Cr, W, or Al, a silicon oxide film, a silicon nitride film, or a glass thin film.

特開2001−150398号公報JP 2001-150398 A

SOI層を備えるシリコン基材からなるセンサ基板と、該センサ基板を支持するシリコン基材からなる配線基板と、を接合して得られる半導体素子においては、該センサ基板及び該配線基板に、各々、接合に用いられる接合電極層が形成される。   In a semiconductor element obtained by bonding a sensor substrate made of a silicon base material having an SOI layer and a wiring substrate made of a silicon base material that supports the sensor substrate, the sensor substrate and the wiring board, A bonding electrode layer used for bonding is formed.

前記センサ基板においては、スパッタ法等で前記センサ基板の面に前記接合電極層を成膜し、半導体微細加工技術により前記接合電極層をパターン形成する。   In the sensor substrate, the bonding electrode layer is formed on the surface of the sensor substrate by sputtering or the like, and the bonding electrode layer is patterned by a semiconductor microfabrication technique.

そして、パターン形成されたレジスト層をマスクにして、反応性イオンエッチング(Reactive Ion Etching)などのイオンエッチング手段によって、シリコン層に酸化シリコン層に達する溝を形成する。そして、前記シリコン層に形成された前記溝内にフッ化水素を含むエッチング剤を浸透させて、前記酸化シリコン層の一部分をエッチング除去する。   Then, using the patterned resist layer as a mask, a groove reaching the silicon oxide layer is formed in the silicon layer by ion etching means such as reactive ion etching. Then, an etching agent containing hydrogen fluoride is infiltrated into the groove formed in the silicon layer, and a part of the silicon oxide layer is removed by etching.

ところが、特許文献1に開示されるピエゾ抵抗型半導体圧力センサにおいては、センサ基板である第1のシリコン基板300の面に、前記接合電極層として拡散防止層301とAu接合層302がこの順に積層される。そして、拡散防止層301が、Ti、Ni、Cr、W、Al等の金属薄膜、酸化シリコン膜(SiO)、窒化シリコン膜(Si)、又はガラス薄膜で形成される。 However, in the piezoresistive semiconductor pressure sensor disclosed in Patent Document 1, a diffusion prevention layer 301 and an Au bonding layer 302 are laminated in this order as the bonding electrode layer on the surface of the first silicon substrate 300 as a sensor substrate. Is done. The diffusion prevention layer 301 is formed of a metal thin film such as Ti, Ni, Cr, W, or Al, a silicon oxide film (SiO 2 ), a silicon nitride film (Si 3 N 4 ), or a glass thin film.

ところで、特許文献1のような構成でフッ化水素を含むエッチング剤を使用した場合には、Ti、Ni、Cr、W、Al、酸化シリコン膜、又はガラス薄膜は、前記エッチング剤に侵されたり、溶けたりするために使用することができない。   By the way, when an etchant containing hydrogen fluoride is used in the configuration as in Patent Document 1, Ti, Ni, Cr, W, Al, a silicon oxide film, or a glass thin film is affected by the etchant. Can not be used to melt, or.

窒化シリコン膜とAu接合層302の組み合わせでは、導通性を得るために絶縁性の窒化シリコン膜に貫通する接続孔を形成する必要がある。このような態様では、第1のシリコン基板300とAu接合層302とが直接に接触するために、窒化シリコン膜が拡散防止の機能を発揮できない。   In the combination of the silicon nitride film and the Au bonding layer 302, it is necessary to form a connection hole penetrating the insulating silicon nitride film in order to obtain conductivity. In such an aspect, since the first silicon substrate 300 and the Au bonding layer 302 are in direct contact, the silicon nitride film cannot exhibit the function of preventing diffusion.

Au接合層302、312同士の強固な接合を得るために、Au接合層302、312の表面を、硫酸過水(硫酸と過酸化水素との混合液)で洗浄することが知られている。ところが、Ni、W、Alは、硫酸過水に侵されたり、溶けたりするために、硫酸過水で洗浄する場合には使用することができない。   In order to obtain a strong bond between the Au bonding layers 302 and 312, it is known to clean the surfaces of the Au bonding layers 302 and 312 with sulfuric acid / hydrogen peroxide (mixed solution of sulfuric acid and hydrogen peroxide). However, Ni, W, and Al cannot be used when washed with sulfuric acid / hydrogen peroxide because they are affected or dissolved by sulfuric acid / hydrogen peroxide.

図9に示すように、特許文献1に開示されるピエゾ抵抗型半導体圧力センサにおいては、第1のシリコン基板300と拡散防止層301との界面でシリコン層が露出している。シリコン層の表裏面には自然酸化膜が形成されており、シリコン層の不純物濃度が高いほど厚い自然酸化膜が形成されることが知られている。   As shown in FIG. 9, in the piezoresistive semiconductor pressure sensor disclosed in Patent Document 1, the silicon layer is exposed at the interface between the first silicon substrate 300 and the diffusion prevention layer 301. It is known that a natural oxide film is formed on the front and back surfaces of the silicon layer, and that the thicker the natural oxide film is, the higher the impurity concentration of the silicon layer is.

そのため、特許文献1のような構成でフッ化水素を含むエッチング剤を使用した場合には、第1のシリコン基板300と拡散防止層301との界面において、第1のシリコン基板300表面に形成された自然酸化膜がエッチングされることで、前記界面に切り込み状にエッチングが進行する。この切り込みによって、拡散防止層301にクラックやボイド等、場合によっては拡散防止層301やAu接合層302の膜剥がれが生じることで、導通不良が発生する。   Therefore, when an etchant containing hydrogen fluoride is used in the configuration as in Patent Document 1, it is formed on the surface of the first silicon substrate 300 at the interface between the first silicon substrate 300 and the diffusion prevention layer 301. When the natural oxide film is etched, etching proceeds in a cut shape at the interface. Due to this cutting, the diffusion prevention layer 301 is cracked or voided, and in some cases, the diffusion prevention layer 301 or the Au bonding layer 302 is peeled off, resulting in poor conduction.

本発明の目的は、このような課題を顧みてなされたものであり、高品質な接合部を有する半導体素子の製造方法を提供することである。 An object of the present invention has been made in unto this problem is to provide a method for manufacturing a semiconductor element having a high-quality joint.

本発明の半導体素子の製造方法は、第1の基材と、第2の基材と、可動部及び前記可動部と電気的に接続される接合部を備え、前記第1の基材と前記第2の基材との間に配置される機能部と、前記接合部と前記第1の基材との間に酸化物からなる第1の絶縁層と、を有して構成され、前記可動部は前記第1の基材と前記第2の基材との間において変位可能に設けられる半導体素子の製造方法において
前記接合部の前記第2の基材と対向する側に、酸化アルミニウム、又は窒化物からなる密着層を成膜し、前記密着層をパターン形成する工程(a)と、白金族元素からなる第1の下地層、及びAuからなる第1の接合層、をこの順に成膜し、前記第1の下地層及び前記第1の接合層をパターン形成する工程(b)と、前記機能部をパターン形成し、前記機能部と前記第1の基材との間にある前記第1の絶縁層の一部をエッチング除去する工程(c)と、前記第2の基材の前記第1の接合層と対向する位置にAuからなる第2の接合層をパターン形成する工程(d)と、前記第1の接合層と前記第2の接合層とを接合する工程(e)と、を含むことを特徴とする。
The method for manufacturing a semiconductor element of the present invention includes a first base, a second base, a movable part, and a joint electrically connected to the movable part, and the first base and the The movable portion is configured to include a functional portion disposed between the second base material and a first insulating layer made of an oxide between the joint portion and the first base material. parts are in the manufacturing method of the semiconductor element provided to be displaceable between said second substrate and said first substrate,
A step (a) of forming an adhesion layer made of aluminum oxide or nitride on the side of the joining portion facing the second base material, and patterning the adhesion layer; (B) forming a first underlayer and a first bonding layer made of Au in this order, and patterning the first underlayer and the first bonding layer, and patterning the functional portion Forming and etching away a part of the first insulating layer between the functional part and the first substrate; and the first bonding layer of the second substrate. Including a step (d) of patterning a second bonding layer made of Au at a position opposite to and a step (e) of bonding the first bonding layer and the second bonding layer. Features.

工程(a)から工程(b)において、前記可動部が検知する物理量を外部に出力する接合部が、前記密着層と、前記第1の下地層と、前記第1の接合層と、が積層される構造で形成される。   In the steps (a) to (b), the bonding portion that outputs the physical quantity detected by the movable portion to the outside is a stack of the adhesion layer, the first base layer, and the first bonding layer. Formed with a structure.

工程(c)において、前記可動部と前記接合部とからなる前記機能部が形成される。そして、前記可動部は、前記可動部と前記第1の基材との間の前記第1の絶縁層がエッチング除去されることで変位可能に設けられる。   In the step (c), the functional part including the movable part and the joint part is formed. And the said movable part is provided displaceably by the said 1st insulating layer between the said movable part and the said 1st base material being etched away.

また、工程(c)において、前記可動部と前記第1の基材との間の前記第1の絶縁層はフッ化水素を含むエッチング剤によりエッチング除去される。その際に、前記密着層、前記第1の下地層、及び前記第1の接合層が、前記エッチング剤に対して耐蝕性を有する。   In step (c), the first insulating layer between the movable part and the first base material is etched away with an etchant containing hydrogen fluoride. At that time, the adhesion layer, the first base layer, and the first bonding layer have corrosion resistance to the etching agent.

工程(e)において前記第1の接合層と前記第2の接合層とが接合される際に、前記第1の接合層が前記第1の下地層に積層されて配置されていることで、前記第1の下地層は、前記第1の接合層の拡散防止層として機能する。   In the step (e), when the first bonding layer and the second bonding layer are bonded, the first bonding layer is disposed to be laminated on the first base layer. The first underlayer functions as a diffusion preventing layer for the first bonding layer.

また、工程(e)の前記第1の接合層と前記第2の接合層とを接合することが、前記密着層に前記第1の下地層及び前記第1の接合層が積層される構造を有することで、前記接合部にクラックやボイド、又は膜剥がれ等を発生させることはない。   In addition, bonding the first bonding layer and the second bonding layer in the step (e) has a structure in which the first base layer and the first bonding layer are stacked on the adhesion layer. By having it, cracks, voids, film peeling, and the like are not generated in the joint portion.

よって、本発明によれば、高品質な接合を有する半導体素子の製造方法を提供することができる。   Therefore, according to the present invention, it is possible to provide a method for manufacturing a semiconductor element having a high-quality junction.

前記第1の基材、前記第2の基材、及び前記機能部がシリコンからなり、前記第1の絶縁層が酸化シリコンからなり、前記第1の絶縁層の一部がフッ化水素を含むエッチング剤によりエッチング除去されることが好ましい。   The first base material, the second base material, and the functional part are made of silicon, the first insulating layer is made of silicon oxide, and a part of the first insulating layer contains hydrogen fluoride. It is preferable to be removed by etching with an etching agent.

このような態様であれば、前記エッチング剤で、シリコンはエッチングされず、酸化シリコンはエッチング除去されるので、前記接合部と前記第1の基材との間に酸化物からなる前記第1の絶縁層を有し、前記可動部と前記第1の基材との間の前記第1の絶縁層が除去されて、前記可動部を変位可能とする半導体素子を製造できる。   If it is such an aspect, since the silicon is not etched and the silicon oxide is removed by etching with the etching agent, the first oxide made of oxide is formed between the joint and the first base material. A semiconductor element having an insulating layer and removing the first insulating layer between the movable part and the first base material to displace the movable part can be manufactured.

可動部と第1の基材との間の第1の絶縁層がフッ化水素を含むエッチング剤により除去される際に、接合部は、密着層、第1の下地層、及び第1の接合層から構成され、これらの層は前記エッチング剤に対して耐蝕性を有する。また、前記第1の下地層が前記密着層に積層される構造を有するので、前記第1の絶縁層が前記エッチング剤により除去される際に、前記接合部にクラックやボイド、又は膜剥がれ等が発生することはない。
よって、本発明によれば、高品質な接合を有する半導体素子の製造方法を提供することができる。
When the first insulating layer between the movable portion and the first base material is removed by the etching agent containing hydrogen fluoride, the bonding portion includes the adhesion layer, the first underlayer, and the first bonding. It is composed of layers, and these layers are corrosion resistant to the etchant. In addition, since the first underlayer has a structure laminated on the adhesion layer, when the first insulating layer is removed by the etchant, cracks, voids, film peeling, etc. are formed at the joint. Will not occur.
Therefore, according to the present invention, it is possible to provide a method for manufacturing a semiconductor element having a high-quality joint.

第1の実施形態の半導体素子における機能部の平面略図である。2 is a schematic plan view of a functional unit in the semiconductor element of the first embodiment. 図1のA−A線に沿って切断し矢印方向から見る半導体素子の断面略図である。FIG. 2 is a schematic cross-sectional view of a semiconductor element taken along line AA in FIG. 1 and viewed from the direction of an arrow. 第1の実施形態の半導体素子が無重力下で静止している状態を示す斜視略図である。1 is a schematic perspective view showing a state where a semiconductor element of a first embodiment is stationary under zero gravity. 第1の実施形態の半導体素子が動作している状態を示す斜視略図である。1 is a schematic perspective view showing a state in which the semiconductor element of the first embodiment is operating. 第1の実施形態における半導体素子の製造工程説明図である。It is a manufacturing process explanatory view of the semiconductor element in a 1st embodiment. 第2の実施形態における半導体素子の断面略図である。It is a section schematic diagram of a semiconductor device in a 2nd embodiment. 不良例の顕微鏡写真である。It is a microscope picture of a defective example. 良品例の顕微鏡写真である。It is a microscope picture of a non-defective example. 特許文献1に開示されるピエゾ抵抗型半導体圧力センサの断面略図である。1 is a schematic cross-sectional view of a piezoresistive semiconductor pressure sensor disclosed in Patent Document 1.

<第1の実施形態>
各図に示す半導体素子に関しては、Y方向が左右方向であり、Y1方向が左方向でY2方向が右方向、X方向が前後方向であり、X1方向が前方向でX2方向が後方向である。また、X方向とY方向の双方に直交する方向がZ方向で上下方向であり、Z2方向が上方向でZ1方向が下方向である。なお、各図面は、見やすくするために寸法を適宜異ならせて示している。
<First Embodiment>
Regarding the semiconductor elements shown in the drawings, the Y direction is the left-right direction, the Y1 direction is the left direction, the Y2 direction is the right direction, the X direction is the front-rear direction, the X1 direction is the front direction, and the X2 direction is the rear direction. . In addition, the direction orthogonal to both the X direction and the Y direction is the Z direction, which is the vertical direction, the Z2 direction is the upward direction, and the Z1 direction is the downward direction. In the drawings, the dimensions are appropriately changed for easy viewing.

第1の実施形態では、半導体素子は加速度センサである。半導体素子は加速度センサに限定されるものではなく、衝撃センサ、圧力センサ、振動型ジャイロ、及び可変容量コンデンサ等も可能である。   In the first embodiment, the semiconductor element is an acceleration sensor. The semiconductor element is not limited to an acceleration sensor, and an impact sensor, a pressure sensor, a vibration gyroscope, a variable capacitor, and the like are also possible.

図1は第1の基材21を透視して機能部2を第1の基材21側から眺めた平面略図である。図2は図1のA−A線に沿って切断し矢印方向から見る半導体素子1の断面略図である。また、図3、図4は、第1の基材21を透視して眺める機能部2の斜視図であり、枠体部5を省略している。   FIG. 1 is a schematic plan view of the functional unit 2 viewed from the first base material 21 side through the first base material 21. FIG. 2 is a schematic cross-sectional view of the semiconductor element 1 cut along the line AA in FIG. 1 and viewed from the direction of the arrow. 3 and 4 are perspective views of the functional unit 2 seen through the first base material 21, and the frame body unit 5 is omitted.

図1、図2に示すように、半導体素子1は、第1の基材(シリコン)21に第1の絶縁層(酸化シリコン)22を介して備わるSOI層27(図5a参照)に機能部2が形成されている。即ち、導電性シリコンからなるSOI層27に、各部分の形状に対応する平面形状のレジスト層をパターン形成し、レジスト層が存在していない部分で、SOI層27を反応性イオンエッチングなどのイオンエッチング手段によって切断することで、各部分に分離している。したがって、半導体素子1の機能部2に形成される各部分は、SOI層27とSOI層27に形成された電極層の範囲内で構成されている。半導体素子1が無重力下で静止状態の際は、図3に示すように、可動部3は、表面全体と裏面全体とのそれぞれが同一面上に位置しており、表面及び裏面から突出する部分がない。なお、実際の半導体素子1は地球上で使用されるため、地球の重力の影響で可動部3は静止状態であっても若干変位を生じている。   As shown in FIGS. 1 and 2, the semiconductor element 1 includes a functional part in an SOI layer 27 (see FIG. 5A) provided on a first base material (silicon) 21 via a first insulating layer (silicon oxide) 22. 2 is formed. That is, a planar resist layer corresponding to the shape of each part is patterned on the SOI layer 27 made of conductive silicon, and the SOI layer 27 is ionized by reactive ion etching or the like in a part where the resist layer does not exist. Each part is separated by cutting with an etching means. Therefore, each part formed in the functional part 2 of the semiconductor element 1 is configured within the range of the SOI layer 27 and the electrode layer formed in the SOI layer 27. When the semiconductor element 1 is in a stationary state under zero gravity, as shown in FIG. 3, the movable portion 3 is a portion in which the entire front surface and the entire back surface are located on the same surface and protrudes from the front surface and the back surface. There is no. Since the actual semiconductor element 1 is used on the earth, the movable part 3 is slightly displaced by the influence of the earth's gravity even when it is stationary.

図1に示すように、半導体素子1を構成する機能部2は、可動部3と、接合部10〜12と、可動部3及び接合部10〜12の周囲に枠体部5を有して構成されている。   As shown in FIG. 1, the functional unit 2 constituting the semiconductor element 1 has a movable part 3, joint parts 10-12, and a frame part 5 around the movable part 3 and the joint parts 10-12. It is configured.

図1や図3に示すように、可動部3は、上下方向(Z)に平行に変位する錘部4と、錘部4の内側に設けられた回動支持部6、7、8、9を有して構成されている。   As shown in FIGS. 1 and 3, the movable part 3 includes a weight part 4 that is displaced in parallel in the vertical direction (Z), and rotation support parts 6, 7, 8, 9 provided inside the weight part 4. It is comprised.

図1に示すように、第1の回動支持部6は、前方向(X1)に延びる連結腕6aと、後方向(X2)に延びる脚部6bとが一体に形成されている。また図1に示すように第2の回動支持部7は、後方向(X2)に延びる連結腕7aと、前方向(X1)に延びる脚部7bとが一体に形成されている。   As shown in FIG. 1, the first rotation support portion 6 is integrally formed with a connecting arm 6 a extending in the front direction (X1) and a leg portion 6 b extending in the rear direction (X2). Further, as shown in FIG. 1, the second rotation support portion 7 is integrally formed with a connecting arm 7a extending in the rear direction (X2) and a leg portion 7b extending in the front direction (X1).

また、可動部3の内側には、中央接合部10、左側接合部11、及び右側接合部12が設けられている。各接合部10〜12は、左右方向(Y)に所定の間隔を空けて設けられる。中央接合部10、左側接合部11、及び右側接合部12の前後方向(X)の幅寸法は略同一である。   Further, a central joint 10, a left joint 11, and a right joint 12 are provided inside the movable part 3. Each joining part 10-12 is provided at predetermined intervals in the left-right direction (Y). The width dimensions in the front-rear direction (X) of the central joint 10, the left joint 11, and the right joint 12 are substantially the same.

連結腕6a、7a及び脚部6b、7bは各接合部10〜12から離れる方向であって、前後方向(X)に平行に所定の幅寸法にて延出する形状で形成されている。   The connecting arms 6a and 7a and the leg portions 6b and 7b are formed in a shape that extends in a predetermined width dimension in a direction away from each of the joint portions 10 to 12 and parallel to the front-rear direction (X).

図2は、図1に示すA−A線に沿って切断し矢印方向から見た断面略図である。図2に示すように、中央接合部10が、第1の基材21に酸化シリコンである第1の絶縁層22を介して固定支持されている。また、可動部3の周囲に設けられる枠体部5は、第1の基材21に酸化シリコンである第1の絶縁層22を介して固定支持されている。   FIG. 2 is a schematic cross-sectional view taken along the line AA shown in FIG. 1 and viewed from the arrow direction. As shown in FIG. 2, the center joint portion 10 is fixedly supported on the first base material 21 via the first insulating layer 22 made of silicon oxide. The frame body portion 5 provided around the movable portion 3 is fixedly supported on the first base material 21 via the first insulating layer 22 made of silicon oxide.

そして、接合部10〜12は、各々、固定部10a〜12a、密着層23、第1の下地層24、及び第1の接合層25を有して構成されている。中央接合部10は、接続孔26も備えている。また、枠体部5は、枠体固定部5a、密着層23、第1の下地層24、及び第1の接合層25を有して構成されている。ただし、左側接合部11と右側接合部12は図示していない。   And the junction parts 10-12 are each comprised with the fixing | fixed part 10a-12a, the contact | adherence layer 23, the 1st base layer 24, and the 1st junction layer 25. The central joint 10 is also provided with a connection hole 26. The frame body portion 5 includes a frame body fixing portion 5a, an adhesion layer 23, a first base layer 24, and a first bonding layer 25. However, the left joint 11 and the right joint 12 are not shown.

図1に示すように、第1の回動支持部6の連結腕6aの先端部と錘部4とが連結部40aによって回動自在に連結されており、第2の回動支持部7の連結腕7aの先端部と錘部4とが連結部40bによって回動自在に連結されている。   As shown in FIG. 1, the distal end portion of the connecting arm 6 a of the first rotation support portion 6 and the weight portion 4 are rotatably connected by a connection portion 40 a, and the second rotation support portion 7 The distal end portion of the connecting arm 7a and the weight portion 4 are rotatably connected by a connecting portion 40b.

第1の回動支持部6の連結腕6aは、左側接合部11と支持連結部50bによって、及び中央接合部10と支持連結部50aによって回動自在に連結されている。第2の回動支持部7の連結腕7aは、右側接合部12と支持連結部51bによって、及び中央接合部10と支持連結部51aによって回動自在に連結されている。   The connection arm 6a of the first rotation support portion 6 is rotatably connected by the left joint portion 11 and the support connection portion 50b, and by the central joint portion 10 and the support connection portion 50a. The connecting arm 7a of the second rotation support portion 7 is rotatably connected by the right joint portion 12 and the support connection portion 51b, and by the central joint portion 10 and the support connection portion 51a.

左側接合部11の後方向(X2)に、錘部4及び左側接合部11と分離して形成される第3の回動支持部8が設けられ、右側接合部12の前方向(X1)に、錘部4及び右側接合部12と分離して形成される第4の回動支持部9が設けられている。   A third rotation support portion 8 formed separately from the weight portion 4 and the left joint portion 11 is provided in the rear direction (X2) of the left joint portion 11, and in the forward direction (X1) of the right joint portion 12. A fourth rotation support portion 9 formed separately from the weight portion 4 and the right joint portion 12 is provided.

第3の回動支持部8の先端部と錘部4とは、連結部41aによって回動自在に連結されている。また、第4の回動支持部9の先端部と錘部4とは、連結部41bによって回動自在に連結されている。   The tip end portion of the third rotation support portion 8 and the weight portion 4 are rotatably connected by a connecting portion 41a. Moreover, the front-end | tip part of the 4th rotation support part 9 and the weight part 4 are connected rotatably by the connection part 41b.

第3の回動支持部8と左側接合部11とは、支持連結部52aによって回動自在に連結されている。また、第4の回動支持部9と右側接合部12とは、支持連結部52bによって回動自在に連結されている。   The 3rd rotation support part 8 and the left side junction part 11 are connected rotatably by the support connection part 52a. Moreover, the 4th rotation support part 9 and the right side junction part 12 are connected rotatably by the support connection part 52b.

第1の回動支持部6の連結腕6aと第3の回動支持部8との間が、連結部42aを介して連結されている。また、第2の回動支持部7の連結腕7aと第4の回動支持部9との間が、連結部42bを介して連結されている。   The connection arm 6a of the first rotation support part 6 and the third rotation support part 8 are connected via a connection part 42a. Further, the connecting arm 7a of the second rotation support part 7 and the fourth rotation support part 9 are connected via a connection part 42b.

各連結部40a、40b、41a、41b、42a、42b及び各支持連結部50a、50b、51a、51b、52a、52bは、SOI層27をエッチングによって薄い板状に切り出すことで、ばね性を有するトーションバー(ばね部)で構成されている。   Each connecting portion 40a, 40b, 41a, 41b, 42a, 42b and each supporting connecting portion 50a, 50b, 51a, 51b, 52a, 52b have spring properties by cutting the SOI layer 27 into a thin plate by etching. It consists of a torsion bar (spring part).

第1の絶縁層22は、回動支持部6〜9及び錘部4に対向する位置には設けられていない。ただし、図2には、第1の回動支持部6の脚部6b、第2の回動支持部7の脚部7b、及び錘部4のみが図示されている。   The first insulating layer 22 is not provided at a position facing the rotation support parts 6 to 9 and the weight part 4. However, FIG. 2 shows only the leg portion 6 b of the first rotation support portion 6, the leg portion 7 b of the second rotation support portion 7, and the weight portion 4.

機能部2は、可動部3、接合部10〜12、及び枠体部5を有して構成され、SOI層27から形成されている。接合部10〜12、及び枠体部5には、SOI層27からなる各固定部10a、11a、12a、5aの面に密着層23、第1の下地層24、及び第1の接合層25が形成されており、これらの層も機能部2に含まれる。そして、センサ基板20は、第1の基材21、機能部2、及び第1の絶縁層22から構成されている。   The functional unit 2 includes the movable unit 3, the bonding units 10 to 12, and the frame body unit 5, and is formed from the SOI layer 27. In the joint portions 10 to 12 and the frame portion 5, the adhesion layer 23, the first base layer 24, and the first joint layer 25 are formed on the surfaces of the fixing portions 10 a, 11 a, 12 a, and 5 a made of the SOI layer 27. These layers are also included in the functional unit 2. The sensor substrate 20 includes a first base material 21, a functional unit 2, and a first insulating layer 22.

可動部3は、錘部4、回動支持部6〜9、連結部40〜42、及び支持連結部50〜52から構成されている。   The movable part 3 includes a weight part 4, rotation support parts 6 to 9, connection parts 40 to 42, and support connection parts 50 to 52.

図2に示すように、半導体素子1には、可動部3と上下方向(Z)に離れた一方に第1の基材21と他方に第2の基材31が設けられている。配線基板30は、第2の基材31の第1の基材21に対向する面に、第2の絶縁層32が形成され、第2の絶縁層32の表面に固定電極層36が形成されて構成されている。固定電極層36は、第2の絶縁層32の表面に導電性金属材料をスパッタ法や、メッキ法等を用いて形成される。そして、固定電極層36と可動部3、及び錘部4とが共に検知部を構成する。   As shown in FIG. 2, the semiconductor element 1 is provided with a first base member 21 on one side separated from the movable part 3 in the vertical direction (Z) and a second base member 31 on the other side. In the wiring substrate 30, the second insulating layer 32 is formed on the surface of the second base material 31 facing the first base material 21, and the fixed electrode layer 36 is formed on the surface of the second insulating layer 32. Configured. The fixed electrode layer 36 is formed on the surface of the second insulating layer 32 by using a conductive metal material by sputtering or plating. The fixed electrode layer 36, the movable part 3, and the weight part 4 together constitute a detection part.

半導体素子1は、無重力下で外部から力(加速度等)が作用していない際は、それぞれの支持連結部50〜52及び連結部40〜42に設けられたトーションバー(ばね部)の弾性復元力により、図3に示すように、全ての部分の表面が同一平面となった状態を維持している。尚、半導体素子1を実際に使用する際は、地球の重力の影響で若干変位している。   The semiconductor element 1 is elastically restored by the torsion bars (spring portions) provided in the respective support connection portions 50 to 52 and the connection portions 40 to 42 when no force (acceleration or the like) is applied from the outside under weightlessness. With the force, as shown in FIG. 3, the surface of all the parts is maintained in the same plane. When the semiconductor element 1 is actually used, the semiconductor element 1 is slightly displaced due to the gravity of the earth.

半導体素子1に外部から例えば加速度が与えられると、加速度は回動支持部6〜9、錘部4、接合部10〜12等に作用する。この際、それぞれの構成部材の質量の大小に起因する慣性力の差によって、それぞれの構成部材は相対的に移動する。その結果、第1の基材21と第2の基材31に連結された接合部10〜12が絶対空間に留まろうとし、錘部4は加速度の作用方向へ相対的に移動する。そのため、錘部4は加速度により図3の静止状態の位置から上方向(Z2)へ向けて変位すべく、第1の回動支持部6が支持連結部51a、50bを中心に下方向(Z1)に回動し、第2の回動支持部7が支持連結部50a、51bを中心して下方向(Z1)に回動し、第3の回動支持部8が支持連結部52aを中心として下方向(Z1)に回動し、第4の回動支持部9が支持連結部52bを中心として下方向(Z1)に回動する。その結果、図4に示すように各構成部材は変位する。(ただし、図4には構成部材の一部のみが図示されている。)この回動動作時、各連結部40〜42及び支持連結部50〜52に設けられるトーションバーは捩れ変形する。   When, for example, acceleration is applied to the semiconductor element 1 from the outside, the acceleration acts on the rotation support portions 6 to 9, the weight portion 4, the joint portions 10 to 12, and the like. At this time, the respective constituent members move relatively due to the difference in inertia force caused by the magnitude of the mass of the respective constituent members. As a result, the joint portions 10 to 12 connected to the first base material 21 and the second base material 31 try to stay in the absolute space, and the weight portion 4 relatively moves in the direction in which the acceleration acts. Therefore, the weight portion 4 is displaced downward (Z1) about the support connecting portions 51a and 50b so that the weight portion 4 is displaced upward (Z2) from the stationary state position in FIG. ), The second rotation support portion 7 rotates downward (Z1) around the support connection portions 50a and 51b, and the third rotation support portion 8 centers around the support connection portion 52a. It rotates downward (Z1), and the fourth rotation support portion 9 rotates downward (Z1) about the support connecting portion 52b. As a result, each component member is displaced as shown in FIG. (However, only a part of the constituent members is shown in FIG. 4.) During this turning operation, the torsion bars provided in the connecting portions 40 to 42 and the support connecting portions 50 to 52 are twisted and deformed.

図5は、半導体素子1の製造方法を示す工程図である。各図は、製造工程中の断面略図である。   FIG. 5 is a process chart showing a method for manufacturing the semiconductor element 1. Each figure is a schematic cross-sectional view during the manufacturing process.

図5(a)に示す工程で、第1の基材21に第1の絶縁層22を介して備わるSOI層27の表面に、酸化アルミニウム、又は窒化物からなる密着層23を、スパッタ法や、CVD(Chemical Vapor Deposition)法で成膜する。   In the step shown in FIG. 5A, an adhesion layer 23 made of aluminum oxide or nitride is formed on the surface of the SOI layer 27 provided on the first base 21 via the first insulating layer 22 by sputtering or the like. The film is formed by a CVD (Chemical Vapor Deposition) method.

続いて、ホトリソ技術によって、密着層23の上に接続孔26に相当する孔が開けられたレジスト層をパターン形成する。そして、イオンミリング(Ion Milling)や、反応性イオンエッチングなどのイオンエッチング手段によって、接続孔26の部分の密着層23を除去する。   Subsequently, a resist layer in which holes corresponding to the connection holes 26 are formed on the adhesion layer 23 is patterned by a photolithographic technique. Then, the adhesion layer 23 in the portion of the connection hole 26 is removed by ion etching means such as ion milling or reactive ion etching.

図5(b)に示す工程で、白金族元素からなる第1の下地層24、Auからなる第1の接合層25を、スパッタ法や、メッキ法等で成膜する。密着層23、第1の下地層24、及び第1の接合層25を残す領域を覆うレジスト層をパターン形成し、イオンミリングや、反応性イオンエッチングなどのイオンエッチング手段によって、密着層23、第1の下地層24、及び第1の接合層25を除去する。   In the step shown in FIG. 5B, the first underlayer 24 made of a platinum group element and the first bonding layer 25 made of Au are formed by sputtering, plating, or the like. A resist layer is formed to cover the region where the adhesion layer 23, the first underlayer 24, and the first bonding layer 25 are left, and the adhesion layer 23, the first adhesion layer 23, and the first adhesion layer 23 are formed by ion etching means such as ion milling or reactive ion etching. The first underlayer 24 and the first bonding layer 25 are removed.

続いて、同じレジスト層を用いて反応性イオンエッチングなどのイオンエッチング手段によって、SOI層27を削り、固定部10a〜12a、及び枠体固定部5aをそれぞれ突出する形状に形成する。ただし、左側固定部11a及び右側固定部12aは図示していない。   Subsequently, the SOI layer 27 is shaved by ion etching means such as reactive ion etching using the same resist layer, and the fixing portions 10a to 12a and the frame body fixing portion 5a are formed to protrude. However, the left side fixing part 11a and the right side fixing part 12a are not shown.

本実施形態では、固定部10a〜12a及び枠体固定部5aを突出させて、可動部3が可動するギャップを確保したが、これに限定されるものではない。例えば第2の基材31側に設けた突出部のみで、又は密着層23、第1の下地層24、第1の接合層25、及び第2の接合層35等によってギャップを確保しても良い。   In the present embodiment, the fixing portions 10a to 12a and the frame body fixing portion 5a are projected to secure a gap in which the movable portion 3 is movable, but the present invention is not limited to this. For example, even if the gap is secured only by the protrusion provided on the second base material 31 side, or by the adhesion layer 23, the first base layer 24, the first bonding layer 25, the second bonding layer 35, and the like. good.

図5(c)に示す工程で、錘部4、回動支持部6、7、8、9のそれぞれの形状に対応する平面形状のレジスト層を形成し、レジスト層から露出しているSOI層27の部分を、反応性イオンエッチングなどのイオンエッチング手段で第1の絶縁層22に達するまで除去する。このようにして、錘部4、及び回動支持部6、7、8、9は分離され、各々の間に溝が形成される。ただし、第1の回動支持部6の脚部6bと第2の回動支持部7の脚部7bのみを図示している。   In the step shown in FIG. 5C, a resist layer having a planar shape corresponding to the shape of each of the weight portion 4 and the rotation support portions 6, 7, 8, 9 is formed, and the SOI layer exposed from the resist layer. The portion 27 is removed by ion etching means such as reactive ion etching until the first insulating layer 22 is reached. In this way, the weight portion 4 and the rotation support portions 6, 7, 8, and 9 are separated, and a groove is formed therebetween. However, only the leg portion 6b of the first rotation support portion 6 and the leg portion 7b of the second rotation support portion 7 are illustrated.

前記レジスト層を除去した後に、後述の第2の接合層35との接合が良好になされるように、センサ基板20は硫酸過水洗浄されて、第1の接合層25の接合される面が清浄にされる。   After the resist layer is removed, the sensor substrate 20 is washed with sulfuric acid / hydrogen peroxide so that the second bonding layer 35 to be described later can be bonded satisfactorily. To be cleaned.

続いて、錘部4、及び回動支持部6、7、8、9を分離する溝内に、無水フッ化水素ガスを含むエッチング剤である混合ガスを浸透させて、第1の絶縁層22の一部をエッチング除去する。その結果、錘部4、回動支持部6、7、8、9等からなる可動部3と第1の基材21との間の第1の絶縁層22がエッチング除去され、接合部10〜12、及び枠体部5と第1の基材21との間に第1の絶縁層22が残される。このようにして、センサ基板20が製造される。   Subsequently, a mixed gas, which is an etchant containing anhydrous hydrogen fluoride gas, is infiltrated into the groove separating the weight portion 4 and the rotation support portions 6, 7, 8, 9, and the first insulating layer 22 A part of is removed by etching. As a result, the first insulating layer 22 between the movable portion 3 including the weight portion 4 and the rotation support portions 6, 7, 8, 9, and the first base material 21 is removed by etching, and the joint portions 10 to 10 are removed. 12, and the first insulating layer 22 is left between the frame 5 and the first base material 21. In this way, the sensor substrate 20 is manufactured.

第1の実施形態では、無水フッ化水素ガスを含むエッチング剤である混合ガスが用いられたが、これに限定されるものではない。フッ化水素酸水溶液を含むエッチング剤を用いることも可能である。   In the first embodiment, a mixed gas that is an etchant containing anhydrous hydrogen fluoride gas is used. However, the present invention is not limited to this. It is also possible to use an etching agent containing a hydrofluoric acid aqueous solution.

第1の基材21の厚さ寸法は0.2〜0.7mm程度、可動部3、接合部10〜12及び枠体部から構成される機能部2の厚さ寸法は10〜30μm程度、第1の絶縁層22の厚さ寸法は1〜3μm程度である。   The thickness dimension of the first base material 21 is about 0.2 to 0.7 mm, the thickness dimension of the functional unit 2 composed of the movable part 3, the joint parts 10 to 12 and the frame part is about 10 to 30 μm, The thickness dimension of the first insulating layer 22 is about 1 to 3 μm.

このように機能部2の厚さ寸法が10〜30μm程度と大変に薄いために、前記エッチング剤で第1の絶縁層22をエッチング除去した後に、密着層23、第1の下地層24、及び第1の接合層25を成膜してパターン形成することは大変に難しい。   As described above, since the thickness dimension of the functional unit 2 is as very thin as about 10 to 30 μm, after the first insulating layer 22 is removed by etching with the etching agent, the adhesion layer 23, the first underlayer 24, and It is very difficult to form the first bonding layer 25 to form a pattern.

図5(d)に示すように、配線基板30を形成する。配線基板30を構成する第2の基材31の表面に第2の絶縁層32を形成し、接合部10〜12、及び枠体部5に形成された第1の接合層25に対向するように、第2の絶縁層32の表面に第2の下地層34、及び第2の接合層35を形成する。   As shown in FIG. 5D, the wiring board 30 is formed. A second insulating layer 32 is formed on the surface of the second base material 31 constituting the wiring substrate 30 so as to face the first bonding layer 25 formed on the bonding portions 10 to 12 and the frame body portion 5. Then, the second base layer 34 and the second bonding layer 35 are formed on the surface of the second insulating layer 32.

第2の基材31は、厚さ寸法が0.2〜0.7mm程度のシリコン基板である。第2の絶縁層32は、酸化シリコン(SiO)、窒化シリコン(Si)、または酸化アルミニウム(Al)等であり、スパッタ法やCVD法等で形成される。 The second base material 31 is a silicon substrate having a thickness dimension of about 0.2 to 0.7 mm. The second insulating layer 32 is made of silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), aluminum oxide (Al 2 O 3 ), or the like, and is formed by a sputtering method, a CVD method, or the like.

配線基板30は硫酸過水洗浄されて、第2の接合層35の接合される面が清浄にされる。そして、センサ基板20と配線基板30とは、互いに対向させて位置調整をした状態で真空容器に挿入し、真空引きしながら所定の温度(150〜300℃程度)まで加熱され所定の荷重(6500〜7500N程度)で圧着される。これにより、図5(e)に示すように、第1の接合層25と第2の接合層35とが強固に接合される。   The wiring board 30 is washed with sulfuric acid / hydrogen peroxide to clean the surface to which the second bonding layer 35 is bonded. The sensor substrate 20 and the wiring substrate 30 are inserted into a vacuum container in a state of being adjusted to face each other, heated to a predetermined temperature (about 150 to 300 ° C.) while being evacuated, and a predetermined load (6500). About 7500 N). Thereby, as shown in FIG.5 (e), the 1st joining layer 25 and the 2nd joining layer 35 are joined firmly.

可動部3が検知した物理量は、中央接合部10、第2の接合層35、第2の下地層34、及び配線層37を経由して外部に出力される。そのため、中央接合部10には、可動部3、即ち固定部10aと第1の下地層24とを電気的に接続する接続孔26が設けられている。左側接合部11と右側接合部12を経由しては、可動部3が検知した物理量は外部に出力されないので、左側接合部11と右側接合部12には接続孔26は設けられていない。   The physical quantity detected by the movable portion 3 is output to the outside via the central joint portion 10, the second joint layer 35, the second base layer 34, and the wiring layer 37. For this reason, the central joint portion 10 is provided with a connection hole 26 that electrically connects the movable portion 3, that is, the fixed portion 10 a and the first base layer 24. Since the physical quantity detected by the movable part 3 is not output to the outside via the left joint part 11 and the right joint part 12, no connection hole 26 is provided in the left joint part 11 and the right joint part 12.

安定的な電気接続を確保するためには、第1の接合層25と第2の接合層35との接合が強固であることが必要である。図2や図6に示すように、中央接合部10には接続孔26が設けられているので、この接続孔26に相当する第1の接合層25の表面は、他の部分より低くなり易い。そのため、この接続孔26に相当する部分は、他の部分より接合強度が劣る傾向にある。よって、中央接合部10が強固な接合を確保するためには、接続孔26の面積に対して、第1の接合層25と第2の接合層35との接合面積を大きくすることが必要である。   In order to ensure a stable electrical connection, it is necessary that the bonding between the first bonding layer 25 and the second bonding layer 35 be strong. As shown in FIG. 2 and FIG. 6, since the connecting hole 26 is provided in the central joint portion 10, the surface of the first joining layer 25 corresponding to the connecting hole 26 is likely to be lower than other portions. . Therefore, the portion corresponding to the connection hole 26 tends to be inferior in bonding strength to other portions. Therefore, in order to ensure strong bonding of the central bonding portion 10, it is necessary to increase the bonding area between the first bonding layer 25 and the second bonding layer 35 with respect to the area of the connection hole 26. is there.

本実施形態では、接続孔26の面積は450〜550μm程度であり、第1の接合層25と第2の接合層35との接合面積は2950〜3050μm程度であり、その比はおよそ6倍である。 In the present embodiment, the area of the connection hole 26 is about 450 to 550 μm 2 , the bonding area of the first bonding layer 25 and the second bonding layer 35 is about 2950 to 3050 μm 2 , and the ratio is about 6 Is double.

半導体素子1は、固定部10a〜12a、及び枠体固定部5aに密着層23、第1の下地層24、及び第1の接合層25を形成した後に、無水フッ化水素ガスからなるエッチング剤に晒される。また、センサ基板20と配線基板30とを接合する前に、硫酸過水洗浄が行われる。そのため、固定部10a〜12a、枠体固定部5a、密着層23、第1の下地層24、及び第1の接合層25は、すなわち接合部10〜12、及び枠体部5は、各々、無水フッ化水素ガス、フッ化水素酸水溶液、及び硫酸過水水溶液に耐蝕性のある材料によって構成されている。   The semiconductor element 1 is formed by forming an adhesion layer 23, a first underlayer 24, and a first bonding layer 25 on the fixing portions 10a to 12a and the frame body fixing portion 5a, and then an etching agent made of anhydrous hydrogen fluoride gas. Exposed to. In addition, before the sensor substrate 20 and the wiring substrate 30 are joined, sulfuric acid / hydrogen peroxide cleaning is performed. Therefore, the fixing portions 10a to 12a, the frame body fixing portion 5a, the adhesion layer 23, the first base layer 24, and the first bonding layer 25 are the bonding portions 10 to 12 and the frame body portion 5, respectively. An anhydrous hydrogen fluoride gas, a hydrofluoric acid aqueous solution, and a sulfuric acid / hydrogen peroxide aqueous solution are made of a material that is corrosion resistant.

可動部3が検知した物理量は固定部10aを介して外部に出力されるので、固定部10a、即ちSOI層27は、導電性シリコンからなる。導電性シリコンの表面には自然酸化膜が形成されていることが知られている。ところが、本実施形態の半導体素子1の接合部10〜12、及び枠体部5は、導電性シリコンである固定部10a〜12a、及び枠体固定部5aの上に、各々、密着層23、第1の下地層24、及び第1の接合層25が積層された構造である。   Since the physical quantity detected by the movable unit 3 is output to the outside through the fixed unit 10a, the fixed unit 10a, that is, the SOI layer 27 is made of conductive silicon. It is known that a natural oxide film is formed on the surface of conductive silicon. However, the joint portions 10 to 12 and the frame body portion 5 of the semiconductor element 1 of the present embodiment are formed on the fixing portions 10a to 12a and the frame body fixing portion 5a, respectively, made of conductive silicon. In this structure, the first base layer 24 and the first bonding layer 25 are stacked.

よって、第1の下地層24が直接に導電性シリコンに接触しないで、密着層23を介して強固に接合されている。そのため、無水フッ化水素ガスを含むエッチング剤に晒された際に、導電性シリコンの表面の自然酸化膜がエッチングされることで生じる切り込み状のエッチングは、導電性シリコンと密着層23との界面に進行する。すなわち切り込み状のエッチングは、密着層23と第1の下地層24との界面には生じない。   Therefore, the first base layer 24 is not directly in contact with the conductive silicon, but is firmly bonded via the adhesion layer 23. Therefore, when exposed to an etchant containing anhydrous hydrogen fluoride gas, the notch-like etching that occurs when the natural oxide film on the surface of the conductive silicon is etched is the interface between the conductive silicon and the adhesion layer 23. Proceed to. That is, the cut etching does not occur at the interface between the adhesion layer 23 and the first underlayer 24.

ところが、センサ基板20と配線基板30とを加熱し圧着する際に、第1の下地層24、及び第1の接合層25とからなる金属層は圧縮されて残留応力が生じる。そのため、導電性シリコンと第1の下地層24との界面に切り込みがあると、この切り込みを起点にして、この残留応力の応力緩和現象により、第1の下地層24にクラックやボイド等、場合によって第1の下地層24や第1の接合層25の膜剥がれが生じ、導通不良が発生することがあった。このことを防止するために、本実施形態では、導電性シリコンと第1の下地層24との間に、密着層23を挿入する構造とした。   However, when the sensor substrate 20 and the wiring substrate 30 are heated and pressure-bonded, the metal layer composed of the first base layer 24 and the first bonding layer 25 is compressed to generate residual stress. Therefore, if there is a cut at the interface between the conductive silicon and the first underlayer 24, the first underlayer 24 may be cracked or voided due to the stress relaxation phenomenon of the residual stress starting from this notch. As a result, the first base layer 24 and the first bonding layer 25 may be peeled off, resulting in poor conduction. In order to prevent this, in this embodiment, the adhesion layer 23 is inserted between the conductive silicon and the first base layer 24.

第1の下地層24に生じるクラックやボイド等、また、第1の下地層24や第1の接合層25の膜剥がれ等は、金属顕微鏡や、走査型電子顕微鏡(Scanning Electron Microscope)等で観察することが可能である。   Cracks and voids generated in the first underlayer 24 and film peeling of the first underlayer 24 and the first bonding layer 25 are observed with a metal microscope, a scanning electron microscope, or the like. Is possible.

密着層23は、第1の下地層24、及び第1の接合層25とからなる金属層に比べて硬い材質であるので、加熱し圧着する際にほとんど変形することはない。よって、密着層23に生じる残留応力は非常に小さく、導電性シリコンと密着層23との界面に切り込みがあっても、密着層23、第1の下地層24、及び第1の接合層25にクラック、ボイド、又は膜剥がれ等の不具合が生じることはない。   Since the adhesion layer 23 is made of a material harder than the metal layer composed of the first underlayer 24 and the first bonding layer 25, it hardly deforms when heated and pressure-bonded. Therefore, the residual stress generated in the adhesion layer 23 is very small, and even if there is a cut at the interface between the conductive silicon and the adhesion layer 23, the adhesion layer 23, the first underlayer 24, and the first bonding layer 25 There are no problems such as cracks, voids, or film peeling.

よって、本実施形態によれば、可動部3を有して基材同士が接合されてなると共に、高品質な接合部10、11、12、及び枠体部5を有する半導体素子を提供することができる。また、可動部3や接合部10、11、12は、その周囲を囲む枠体部5と第2の接合層35とによって気密に封止されるので、半導体素子は、精密に物理量を検知することが可能である。 Therefore, according to this embodiment, while providing the movable part 3, the base material is joined, and the semiconductor element which has the high quality joining parts 10, 11, 12, and the frame part 5 is provided. Can do. Further, the movable part 3 and the joint portion 10, 11 and 12, since the hermetically sealed by a frame portion 5 surrounding the periphery and the second bonding layer 35, the semi-conductor elements, precisely detecting a physical quantity Is possible.

第1の接合層25の厚さは、0.05〜0.2μmであることが好ましい。第1の接合層25と第2の接合層35とは、加熱し圧着することで接合される。この際に、第1の接合層25の接触する面の平坦性が悪いと、初期的に突出した部分のみが圧着され、この部分が潰れるに従って他の部分は圧着される。そのため、接触する面内で不均一に圧着が進むため、圧着の不十分な部分が生じ易いことや、圧着により生じる残留応力が膜内で不均一になることで、適切な接合強度が得られないことがあった。   The thickness of the first bonding layer 25 is preferably 0.05 to 0.2 μm. The first bonding layer 25 and the second bonding layer 35 are bonded by heating and pressure bonding. At this time, if the flatness of the contact surface of the first bonding layer 25 is poor, only the initially protruding portion is crimped, and the other portion is crimped as this portion is crushed. For this reason, since the crimping proceeds unevenly within the contacting surface, an insufficient bonding portion is likely to occur, and the residual stress caused by the crimping is uneven within the film, thereby obtaining an appropriate bonding strength. There was nothing.

Auからなる第1の接合層25は、スパッタ法や、メッキ法等で成膜される。スパッタ法や、メッキ法等で成膜される膜は、その厚さが大きくなると、表面の平坦性が悪くなることが知られている。よって、第1の接合層25の良好な平坦性を維持して、強固な接合強度を有するためには、0.2μmの厚さが上限の限界であり、0.1μm以下がより好ましい。   The first bonding layer 25 made of Au is formed by sputtering or plating. It is known that the flatness of the surface of a film formed by a sputtering method, a plating method or the like deteriorates as the thickness increases. Therefore, in order to maintain good flatness of the first bonding layer 25 and have strong bonding strength, the upper limit is 0.2 μm, and more preferably 0.1 μm or less.

加熱し圧着する際に、第1の接合層25は圧着されて潰れるために、薄すぎると部分的にAuのない消失部が生じることがある。そのため、適切な接合強度を得られないことや、良好な接触抵抗が得られないことがあった。よって、このような不具合を抑制し、強固な接合強度を安定的に有するためには、0.05μmの厚さが下限の限界である。   When heating and pressure bonding, the first bonding layer 25 is pressure-bonded and crushed. Therefore, if it is too thin, there may be a disappearance portion partially free of Au. For this reason, an appropriate bonding strength may not be obtained, and a good contact resistance may not be obtained. Therefore, in order to suppress such problems and stably have a strong bonding strength, a thickness of 0.05 μm is the lower limit.

また、このような接合不具合が枠体部5の接合部に生じると、機能部2が枠体部5によって気密に封止されなくなるので、精密に物理量が検知できなくなる。よって、気密封止からも、適切な接合強度を有することが必要である。   Further, when such a bonding failure occurs in the bonded portion of the frame body portion 5, the functional unit 2 is not hermetically sealed by the frame body portion 5, so that the physical quantity cannot be detected accurately. Therefore, it is necessary to have an appropriate bonding strength from the hermetic sealing.

密着層23の厚さが0.02〜0.2μmであることが好ましい。酸化アルミニウム(Al)、又は窒化物からなる密着層23は、スパッタ法や、CVD法で成膜される。スパッタ法や、CVD法で成膜される膜は、その厚さが大きくなると、表面の平坦性が悪くなることが知られている。そして、密着層23の平坦性が悪くなると、密着層23に積層される第1の接合層25の平坦性も悪くなる。よって、第1の接合層25の良好な平坦性を維持して、強固な接合強度を有するためには、密着層23の厚さは、0.2μmが上限の限界であり、0.1μm以下がより好ましい。 The thickness of the adhesion layer 23 is preferably 0.02 to 0.2 μm. The adhesion layer 23 made of aluminum oxide (Al 2 O 3 ) or nitride is formed by sputtering or CVD. It is known that the film formed by sputtering or CVD has poor surface flatness as the thickness increases. When the flatness of the adhesion layer 23 is deteriorated, the flatness of the first bonding layer 25 laminated on the adhesion layer 23 is also deteriorated. Therefore, in order to maintain good flatness of the first bonding layer 25 and have strong bonding strength, the upper limit of the thickness of the adhesion layer 23 is 0.2 μm, and is 0.1 μm or less. Is more preferable.

密着層23の厚さが薄くなると、その強度は劣化する。よって、加熱し圧着される際に、密着層23の厚さが0.02μm以下であると、密着層23にはクラック等が生じて破損する。よって、強固な接合強度を安定的に有するためには、密着層23の厚さは、0.02μmが下限の限界である。   As the thickness of the adhesion layer 23 decreases, the strength deteriorates. Therefore, when the thickness of the adhesion layer 23 is 0.02 μm or less when heated and pressure-bonded, the adhesion layer 23 is cracked and damaged. Therefore, in order to stably have strong bonding strength, the lower limit of the thickness of the adhesion layer 23 is 0.02 μm.

第1の下地層24が、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、及び白金からなる群から選ばれる少なくとも1つの金属、又はその合金からなることが好ましい。   The first underlayer 24 is preferably made of at least one metal selected from the group consisting of ruthenium, rhodium, palladium, osmium, iridium, and platinum, or an alloy thereof.

このような態様であれば、無水フッ化水素ガスやフッ化水素酸水溶液を含むエッチング剤、及び硫酸過水水溶液に対して耐蝕性を有する。   If it is such an aspect, it has corrosion resistance with respect to the etching agent containing anhydrous hydrogen fluoride gas and hydrofluoric acid aqueous solution, and sulfuric acid perwater solution.

また、Auからなる第1の接合層25とシリコンからなる固定部10a〜12a及び枠体固定部5aとが直接に接触すると、加熱して圧着する際にAuとシリコンとが容易に反応しAuがシリコン中に拡散する。その結果、第1の接合層25と第2の接合層35との接合が劣化してしまう。よって、第1の接合層25と固定部10a〜12a及び枠体固定部5aとの間には拡散防止層を設ける必要がある。第1の下地層24を、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、及び白金からなる群から選ばれる少なくとも1つの金属、又はその合金とすることで、第1の下地層24を拡散防止層とすることができる。   Further, when the first bonding layer 25 made of Au and the fixing portions 10a to 12a made of silicon and the frame fixing portion 5a are in direct contact with each other, Au and silicon easily react when heated and pressed. Diffuses into the silicon. As a result, the bonding between the first bonding layer 25 and the second bonding layer 35 is deteriorated. Therefore, it is necessary to provide a diffusion preventing layer between the first bonding layer 25 and the fixing portions 10a to 12a and the frame fixing portion 5a. The first underlayer 24 is made of at least one metal selected from the group consisting of ruthenium, rhodium, palladium, osmium, iridium, and platinum, or an alloy thereof, so that the first underlayer 24 is a diffusion preventing layer. can do.

第1の基材21及び第2の基材31がシリコンからなり、第1の絶縁層22が酸化シリコンからなることが好ましい。   It is preferable that the first base material 21 and the second base material 31 are made of silicon, and the first insulating layer 22 is made of silicon oxide.

このような構造よって、無水フッ化水素ガスやフッ化水素酸水溶液からなるエッチング剤で、シリコンはエッチングされず、酸化シリコンはエッチング除去されるので、接合部10〜12と第1の基材21との間に酸化物からなる第1の絶縁層22を有し、可動部3と第1の基材21との間に第1の絶縁層22を有さないことが可能となる。   With such a structure, silicon is not etched and silicon oxide is removed by etching with an etchant composed of anhydrous hydrogen fluoride gas or hydrofluoric acid aqueous solution. Therefore, the joint portions 10 to 12 and the first base material 21 are removed. It is possible to have the first insulating layer 22 made of oxide between and the movable portion 3 and the first base member 21 without the first insulating layer 22.

第1の実施形態では、第1の基材21がシリコンからなり、第1の絶縁層22が酸化シリコンからなるとしたが、これに限定されるものではない。第1の基材21が、例えば無水フッ化水素ガスやフッ化水素酸水溶液からなるエッチング剤に耐蝕性のある金属材料等からなり、第1の絶縁層22が該エッチング剤にエッチングされる金属酸化物であることも可能である。   In the first embodiment, the first base material 21 is made of silicon and the first insulating layer 22 is made of silicon oxide. However, the present invention is not limited to this. The first base material 21 is made of, for example, a metal material that is corrosion-resistant to an etchant made of anhydrous hydrogen fluoride gas or an aqueous hydrofluoric acid solution, and the first insulating layer 22 is etched by the etchant. It can also be an oxide.

密着層23が、酸化アルミニウム(Al)、窒化シリコン(Si)、又は窒化アルミニウム(AlN)からなることが好ましい。このような態様であれば、無水フッ化水素ガスやフッ化水素酸水溶液を含むエッチング剤、及び硫酸過水水溶液に対して耐蝕性を有する密着層23が可能となる。 The adhesion layer 23 is preferably made of aluminum oxide (Al 2 O 3 ), silicon nitride (Si 3 N 4 ), or aluminum nitride (AlN). With such an embodiment, an adhesive layer 23 having corrosion resistance to an etchant containing anhydrous hydrogen fluoride gas or an aqueous hydrofluoric acid solution and an aqueous sulfuric acid / hydrogen peroxide solution is possible.

密着層23を貫通する接続孔26は、固定部10aと第1の下地層24とを電気的に接続するために設けられている。そして、この接続孔26は、第1の下地層24や第1の接合層25に覆設されて、接続孔26内に固定部10aの面が露出していないことが好ましい。   The connection hole 26 that penetrates the adhesion layer 23 is provided to electrically connect the fixing portion 10 a and the first base layer 24. The connection hole 26 is preferably covered with the first base layer 24 and the first bonding layer 25 so that the surface of the fixing portion 10 a is not exposed in the connection hole 26.

そのような態様であれば、接続孔26内に固定部10aと第1の下地層24との界面が露出していないので、この界面の自然酸化膜がエッチングされることがないので、高品質な接合部を形成することが可能となる。   In such an embodiment, since the interface between the fixed portion 10a and the first base layer 24 is not exposed in the connection hole 26, the natural oxide film on this interface is not etched, so that high quality is achieved. It is possible to form a simple joint.

<第2の実施形態>   <Second Embodiment>

図6に第2の実施形態の半導体素子の断面略図を示す。本実施形態では、密着層23の外周が、第1の下地層24の外周より外側に位置している。即ち、平面視で密着層23のパターンを第1の下地層24や第1の接合層25のパターンより大きく設けている。加熱して圧着することで生じる残留応力に関しては、残留応力をパターン内で総和した力が第1の下地層24や第1の接合層25に生じるので、そのパターンを小さくすることが有利である。   FIG. 6 is a schematic cross-sectional view of the semiconductor device of the second embodiment. In the present embodiment, the outer periphery of the adhesion layer 23 is located outside the outer periphery of the first base layer 24. That is, the pattern of the adhesion layer 23 is larger than the pattern of the first underlayer 24 and the first bonding layer 25 in a plan view. Regarding the residual stress generated by heating and press-bonding, a force obtained by summing up the residual stress in the pattern is generated in the first underlayer 24 and the first bonding layer 25. Therefore, it is advantageous to reduce the pattern. .

ところが、第1の下地層24や第1の接合層25のパターンを小さくすると、導電性シリコンと第1の下地層24との界面に生じる切り込みの面積割合が大きくなる。そのため、無水フッ化水素ガスからなるエッチング剤に晒された際に、第1の下地層24や第1の接合層25の膜応力によって、第1の下地層24や第1の接合層25にクラック、ボイド、又は膜剥がれ等の不具合が生じることがあった。   However, when the pattern of the first underlayer 24 and the first bonding layer 25 is reduced, the area ratio of the cuts generated at the interface between the conductive silicon and the first underlayer 24 is increased. Therefore, when exposed to an etchant made of anhydrous hydrogen fluoride gas, the first underlayer 24 and the first bonding layer 25 are affected by the film stress of the first underlayer 24 and the first bonding layer 25. Problems such as cracks, voids, or film peeling may occur.

そのため、本実施形態では、導電性シリコンと第1の下地層24との間に密着層23を挿入すると共に、平面視で密着層23のパターンを第1の下地層24や第1の接合層25のパターンより大きく設けている。その結果、導電性シリコンと密着層23との界面に切り込みがあっても、切り込みの面積割合は小さくできるので、密着層23、第1の下地層24、及び第1の接合層25にクラック、ボイド、又は膜剥がれ等の不具合が生じることはない。   Therefore, in the present embodiment, the adhesion layer 23 is inserted between the conductive silicon and the first foundation layer 24, and the pattern of the adhesion layer 23 is changed to the first foundation layer 24 and the first bonding layer in a plan view. The pattern is larger than 25 patterns. As a result, even if there is a cut at the interface between the conductive silicon and the adhesion layer 23, the area ratio of the cut can be reduced, so that the adhesion layer 23, the first underlayer 24, and the first bonding layer 25 are cracked, There are no problems such as voids or film peeling.

図7に、不良例の金属顕微鏡写真を示す。この不良例は、導電性シリコンに第1の下地層24(ルテニウム)を成膜しパターン形成した後に、無水フッ化水素ガスを含むエッチング剤でエッチングしたものである。この場合には、第1の下地層24にクラック状の不良が発生した。図8に良品例の金属顕微鏡写真を示す。この良品例は、導電性シリコンと第1の下地層24(ルテニウム)との間に、平面視で第1の下地層24の面積より大きい面積を有する密着層23(Al)を形成した後に、無水フッ化水素ガスを含むエッチング剤でエッチングしたものである。この場合には、第1の下地層24にクラック状の不良が発生することはなかった。 FIG. 7 shows a metal micrograph of a defective example. In this defective example, the first underlayer 24 (ruthenium) is formed and patterned on conductive silicon, and then etched with an etchant containing anhydrous hydrogen fluoride gas. In this case, a crack-like defect occurred in the first underlayer 24. FIG. 8 shows a metal micrograph of a good product example. In this non-defective example, an adhesion layer 23 (Al 2 O 3 ) having an area larger than the area of the first underlayer 24 in plan view is formed between the conductive silicon and the first underlayer 24 (ruthenium). And then etched with an etchant containing anhydrous hydrogen fluoride gas. In this case, no crack-like defect occurred in the first underlayer 24.

また、本実施形態では、固定部10a、11a、12a及び枠体固定部5aが突出しないで、可動部3と同じ高さ(Z)寸法に設けられている。   In the present embodiment, the fixed portions 10 a, 11 a, 12 a and the frame body fixing portion 5 a do not protrude and are provided with the same height (Z) dimension as the movable portion 3.

以下の表1に、半導体素子を、水中に浸漬した後に、第1の基材を透過して赤外顕微鏡(Infrared Microscope)等により、浸水の有無を観察した結果を示す。また、原子間力顕微鏡(Atomic Force Microscope)により、第1の接合層の表面粗さ(RMS:2乗平均面粗さ)を評価しており、この結果も示している。表1に示すように、第1の接合層の厚さが大きくなると、第1の接合層の表面粗さが大きくなることが分かる。また、第1の接合層の厚さが0.2μm以下である場合は浸水しないが、0.3μm以上では浸水することが分かる。よって、浸水は、第1の接合層の厚さが0.2μm〜0.3μmの間で始まることが分かる。
Table 1 below shows the half-conductor devices, after immersion in water, by infrared microscopy (Infrared Microscope) or the like is transmitted through the first substrate, the result of observation of the presence or absence of flooding. Further, the surface roughness (RMS: root mean square surface roughness) of the first bonding layer is evaluated by an atomic force microscope, and this result is also shown. As shown in Table 1, it can be seen that as the thickness of the first bonding layer increases, the surface roughness of the first bonding layer increases. It can also be seen that the first bonding layer is not immersed when the thickness is 0.2 μm or less, but is immersed when the thickness is 0.3 μm or more. Therefore, it is understood that the water immersion starts when the thickness of the first bonding layer is between 0.2 μm and 0.3 μm.

1 半導体素子
2 機能部
3 可動部
4 錘部
5 枠体部
5a 枠体固定部
6、7、8、9 回動支持部
10、11、12 接合部
10a、11a、12a 固定部
20 センサ基板
21 第1の基材
22 第1の絶縁層
23 密着層
24 第1の下地層
25 第1の接合層
26 接続孔
27 SOI層
30 配線基板
31 第2の基材
32 第2の絶縁層
34 第2の下地層
35 第2の接合層
36 固定電極層
37 配線層
40、41、42 連結部
50、51、52 支持連結部
DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Function part 3 Movable part 4 Weight part 5 Frame body part 5a Frame body fixing | fixed part 6, 7, 8, 9 Rotation support part 10, 11, 12 Junction part 10a, 11a, 12a Fixed part 20 Sensor substrate 21 First base material 22 First insulating layer 23 Adhesion layer 24 First underlayer 25 First bonding layer 26 Connection hole 27 SOI layer 30 Wiring substrate 31 Second base material 32 Second insulating layer 34 Second Base layer 35 Second bonding layer 36 Fixed electrode layer 37 Wiring layers 40, 41, 42 Connection portions 50, 51, 52 Support connection portions

Claims (2)

第1の基材と、第2の基材と、可動部及び前記可動部と電気的に接続される接合部を備え、前記第1の基材と前記第2の基材との間に配置される機能部と、前記接合部と前記第1の基材との間に酸化物からなる第1の絶縁層と、を有して構成され、前記可動部は前記第1の基材と前記第2の基材との間において変位可能に設けられる半導体素子の製造方法において、
前記接合部の前記第2の基材と対向する側に、酸化アルミニウム、又は窒化物からなる密着層を成膜し、前記密着層をパターン形成する工程(a)と、
白金族元素からなる第1の下地層、及びAuからなる第1の接合層、をこの順に成膜し、前記第1の下地層及び前記第1の接合層をパターン形成する工程(b)と、
前記機能部をパターン形成し、前記機能部と前記第1の基材との間にある前記第1の絶縁層の一部をエッチング除去する工程(c)と、
前記第2の基材の前記第1の接合層と対向する位置にAuからなる第2の接合層をパターン形成する工程(d)と、
前記第1の接合層と前記第2の接合層とを接合する工程(e)と、を含むことを特徴とする半導体素子の製造方法。
A first base material; a second base material; a movable portion; and a joint portion electrically connected to the movable portion, wherein the first base material is disposed between the first base material and the second base material. And a first insulating layer made of an oxide between the bonding portion and the first base material, and the movable portion includes the first base material and the first base material. In the manufacturing method of the semiconductor element provided to be displaceable between the second base material,
A step (a) of forming an adhesion layer made of aluminum oxide or nitride on the side of the bonding portion facing the second base material, and patterning the adhesion layer;
A step (b) of forming a first underlayer made of a platinum group element and a first bonding layer made of Au in this order and patterning the first underlayer and the first bonding layer; ,
Patterning the functional part and etching away a part of the first insulating layer between the functional part and the first substrate (c);
Patterning a second bonding layer made of Au at a position facing the first bonding layer of the second substrate (d);
A step (e) of bonding the first bonding layer and the second bonding layer.
前記第1の基材、前記第2の基材、及び前記機能部がシリコンからなり、前記第1の絶縁層が酸化シリコンからなり、前記第1の絶縁層の一部がフッ化水素酸を含むエッチング剤によりエッチング除去されることを特徴とする請求項1に記載の半導体素子の製造方法。 The first base material, the second base material, and the functional part are made of silicon, the first insulating layer is made of silicon oxide, and a part of the first insulating layer is made of hydrofluoric acid. The method for manufacturing a semiconductor device according to claim 1 , wherein the semiconductor element is removed by etching with an etchant.
JP2012030131A 2012-02-15 2012-02-15 Manufacturing method of semiconductor device Active JP5912048B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012030131A JP5912048B2 (en) 2012-02-15 2012-02-15 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012030131A JP5912048B2 (en) 2012-02-15 2012-02-15 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2013166194A JP2013166194A (en) 2013-08-29
JP5912048B2 true JP5912048B2 (en) 2016-04-27

Family

ID=49177065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012030131A Active JP5912048B2 (en) 2012-02-15 2012-02-15 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5912048B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6747786B2 (en) * 2015-08-17 2020-08-26 国立大学法人東北大学 MEMS device, MEMS switch, and manufacturing method of MEMS switch

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4234237C2 (en) * 1992-10-10 2000-11-30 Bosch Gmbh Robert Temperature compensated micro actuator
JP3938201B1 (en) * 2006-03-28 2007-06-27 松下電工株式会社 Sensor device and manufacturing method thereof
DE102007025992A1 (en) * 2007-06-04 2008-12-11 Epcos Ag Method for producing a MEMS package
JP5040021B2 (en) * 2007-08-31 2012-10-03 セイコーインスツル株式会社 Hermetic package and method for manufacturing hermetic package
US7775119B1 (en) * 2009-03-03 2010-08-17 S3C, Inc. Media-compatible electrically isolated pressure sensor for high temperature applications

Also Published As

Publication number Publication date
JP2013166194A (en) 2013-08-29

Similar Documents

Publication Publication Date Title
TWI310366B (en) Wafer-level package structure, and sensor device obtained from the same
TWI486303B (en) Verbund aus mindestens zwei halbleitersubstraten sowie herstellungsverfahren
JP5187441B2 (en) MEMS device and manufacturing method thereof
CA2573907C (en) Mems device and interposer and method for integrating mems device and interposer
JP6247006B2 (en) Electronic device, oscillator, and method of manufacturing electronic device
US8261427B2 (en) Methods for manufacturing crystal devices
JP2012516055A (en) Substrate bonding using metal germanium silicon material
JP2008105162A (en) Functional element
JP4539155B2 (en) Manufacturing method of sensor system
KR20140017446A (en) Bonding pad for thermocompression bonding, method for manufacturing a bonding pad, and component
JP5828406B2 (en) Substrate bonding method
JP5912048B2 (en) Manufacturing method of semiconductor device
WO2015111753A1 (en) Package formation method and mems package
WO2012014792A1 (en) Physical quantity sensor and manufacturing method for same
JP2009020001A (en) Acceleration sensor
WO2011111540A1 (en) Physical quantity sensor
TWI640161B (en) Electronic device and method of manufacturing electronic device
KR20090124011A (en) Packaging substrate and gas sensing device having the same, and method for manufacturing the same
JP2004198243A (en) Acceleration sensor and its manufacturing method
JP5139673B2 (en) Three-dimensional wiring and manufacturing method thereof, mechanical quantity sensor and manufacturing method thereof
JP6383138B2 (en) Electronic devices
WO2018227308A1 (en) Inertial devices with wafer-level integration of higher density proof masses and method of manufacturing
JP2013050320A (en) Physical quantity sensor
JP5095930B2 (en) MEMS device and manufacturing method thereof
US20140374853A1 (en) Component including means for reducing assembly-related mechanical stresses and methods for manufacturing same

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160331

R150 Certificate of patent or registration of utility model

Ref document number: 5912048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350