JP2018198326A - Multilayer capacitor - Google Patents

Multilayer capacitor Download PDF

Info

Publication number
JP2018198326A
JP2018198326A JP2018154407A JP2018154407A JP2018198326A JP 2018198326 A JP2018198326 A JP 2018198326A JP 2018154407 A JP2018154407 A JP 2018154407A JP 2018154407 A JP2018154407 A JP 2018154407A JP 2018198326 A JP2018198326 A JP 2018198326A
Authority
JP
Japan
Prior art keywords
electrode
multilayer capacitor
dummy
electrodes
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018154407A
Other languages
Japanese (ja)
Inventor
泰久 河野
Yasuhisa Kono
泰久 河野
剛彦 加茂部
Takehiko Kamobe
剛彦 加茂部
斎藤 直樹
Naoki Saito
直樹 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018154407A priority Critical patent/JP2018198326A/en
Publication of JP2018198326A publication Critical patent/JP2018198326A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a multilayer capacitor enabling the breakdown voltage failure thereof to be prevented.SOLUTION: The multilayer capacitor comprises a laminate, an external electrode, and a plurality of dummy electrodes. The laminate includes: internal electrodes and dielectric layers alternately laminated in a first direction; protective layers disposed on both sides in the first direction; a first surface directed toward the first direction; a second surface directed toward a second direction orthogonal to the first direction; a third surface directed toward a third direction orthogonal to the first and second directions; and a ridge connecting the first surface and the second surface to each other. The external electrode covers the second surface and is connected to the internal electrodes. The plurality of dummy electrodes is exposed on the second and third surfaces. The plurality of dummy electrodes include a plurality of second dummy electrodes that are disposed in the protective layer and are exposed on the second surface where the end portions of the internal electrodes adjacent to the protective layer are not exposed. All the plurality of second dummy electrodes are arranged between the end portion and the ridge portion closest to the end portion.SELECTED DRAWING: Figure 2

Description

本発明は、耐圧不良を防止可能な積層コンデンサ及びその製造方法に関する。   The present invention relates to a multilayer capacitor capable of preventing a breakdown voltage failure and a method for manufacturing the same.

積層コンデンサは、第1内部電極と誘電体層と第2内部電極とが積層された積層体と、積層体の両端面にそれぞれ設けられた第1及び第2外部電極とを具備する。第1外部電極は第1内部電極に接続され、第2外部電極は第2内部電極に接続される。積層体の両端面には、第1外部電極と第2内部電極とを絶縁し、第2外部電極と第1内部電極とを絶縁するためのエンドマージン部が設けられる。   The multilayer capacitor includes a multilayer body in which a first internal electrode, a dielectric layer, and a second internal electrode are stacked, and first and second external electrodes provided on both end faces of the multilayer body, respectively. The first external electrode is connected to the first internal electrode, and the second external electrode is connected to the second internal electrode. End margin portions for insulating the first external electrode and the second internal electrode and insulating the second external electrode and the first internal electrode are provided on both end faces of the multilayer body.

積層コンデンサの製造過程では、第1及び第2外部電極を設ける前の積層体に対して、表面の平滑化や、バリ取り、面取りなどの目的で、バレル研磨が施される(例えば特許文献1参照)。バレル研磨により、第1及び第2外部電極の積層体に対する密着性が向上するとともに、積層コンデンサの製造過程で積層体の頂部などが欠けることを防止することができる。   In the manufacturing process of the multilayer capacitor, barrel polishing is performed on the multilayer body before the first and second external electrodes are provided for the purpose of surface smoothing, deburring, chamfering, and the like (for example, Patent Document 1). reference). Barrel polishing improves the adhesion of the first and second external electrodes to the multilayer body, and can prevent the top of the multilayer body from being chipped during the production process of the multilayer capacitor.

特開2010−205812号公報JP 2010-205812 A

積層コンデンサの積層体は、脆性材料であるセラミックスによって構成されるため、バレル研磨によって摩耗しやすい。積層体がバレル研磨によって摩耗しすぎると、積層体の両端面のエンドマージン部が狭くなり、第1外部電極と第2内部電極との間、及び第2外部電極と第1内部電極との間の耐圧性が不十分になる場合がある。   Since the laminated body of the multilayer capacitor is composed of ceramics which are brittle materials, it is easily worn by barrel polishing. If the laminate is worn too much by barrel polishing, the end margins on both end faces of the laminate are narrowed, and between the first external electrode and the second internal electrode and between the second external electrode and the first internal electrode. May have insufficient pressure resistance.

以上のような事情に鑑み、本発明の目的は、耐圧不良を防止可能な積層コンデンサ及びその製造方法を提供することにある。   In view of the circumstances as described above, an object of the present invention is to provide a multilayer capacitor capable of preventing a breakdown voltage failure and a method for manufacturing the same.

上記目的を達成するため、本発明の一形態に係る積層コンデンサは、積層体と、外部電極と、第1ダミー電極と、第2ダミー電極とを具備する。
上記積層体は、内部電極と誘電体層とが交互に積層され、保護層を有する。
上記外部電極は、上記積層体の端面を覆い、上記内部電極に接続される。
上記第1ダミー電極は、上記内部電極の側面側に設けられ、上記積層体の端面及び側面に露出する。
上記第2ダミー電極は、上記保護層に設けられ、上記積層体の端面及び側面に露出する。
In order to achieve the above object, a multilayer capacitor according to an embodiment of the present invention includes a multilayer body, an external electrode, a first dummy electrode, and a second dummy electrode.
The laminated body has internal electrodes and dielectric layers alternately laminated and has a protective layer.
The external electrode covers the end surface of the laminate and is connected to the internal electrode.
The first dummy electrode is provided on a side surface side of the internal electrode, and is exposed on an end surface and a side surface of the stacked body.
The second dummy electrode is provided on the protective layer and exposed on an end surface and a side surface of the stacked body.

この構成では、積層体の両端面の外周部に、第1及び第2ダミー電極が設けられる。積層体の両端面の外周部は、金属材料で構成される第1及び第2ダミー電極が高強度である上に、密度が高くなるため、バレル研磨により摩耗しにくい。つまり、この積層コンデンサでは、第1及び第2ダミー電極によって、積層体の両端面の外周部がバレル研磨により過剰に摩耗することを防止することができる。これにより、この積層コンデンサでは、外部電極と内部電極との間の絶縁性が確保されるため、耐圧不良が発生しにくくなる。   In this configuration, the first and second dummy electrodes are provided on the outer peripheral portions of both end faces of the multilayer body. Since the first and second dummy electrodes made of a metal material have high strength and the density is high, the outer peripheral portions of both end faces of the laminate are not easily worn by barrel polishing. That is, in this multilayer capacitor, the first and second dummy electrodes can prevent the outer peripheral portions of both end faces of the multilayer body from being excessively worn by barrel polishing. Thereby, in this multilayer capacitor, insulation between the external electrode and the internal electrode is ensured, so that a withstand voltage failure is less likely to occur.

上記第2ダミー電極は、上記積層体の一方の側面から他方の側面まで連続していてもよい。
この構成では、バレル研磨によって保護層が摩耗しすぎることを防止できるため、外部電極と、最上部及び最下部の内部電極との間の耐圧性の低下を抑制できる。
The second dummy electrode may be continuous from one side surface to the other side surface of the laminate.
In this configuration, it is possible to prevent the protective layer from being excessively worn by barrel polishing, and thus it is possible to suppress a decrease in pressure resistance between the external electrode and the uppermost and lowermost internal electrodes.

上記保護層に上記第2ダミー電極が複数存在してもよい。
この構成では、バレル研磨によって保護層が摩耗しすぎることを効果的に防止できるため、外部電極と、最上部及び最下部の内部電極との間の耐圧性の低下を効果的に抑制できる。
A plurality of the second dummy electrodes may be present in the protective layer.
In this configuration, it is possible to effectively prevent the protective layer from being excessively worn by barrel polishing, so that it is possible to effectively suppress a decrease in pressure resistance between the external electrode and the uppermost and lowermost internal electrodes.

上記内部電極と、当該内部電極から離間する上記第1ダミー電極と、の間の距離が、上記誘電体層の厚みよりも大きくてもよい。
この構成では、バレル研磨後にも、内部電極と、当該内部電極から離間する第1ダミー電極との間の距離を保てるため、積層コンデンサの耐圧性の低下を抑制できる。
A distance between the internal electrode and the first dummy electrode separated from the internal electrode may be larger than a thickness of the dielectric layer.
In this configuration, since the distance between the internal electrode and the first dummy electrode that is separated from the internal electrode can be maintained even after barrel polishing, it is possible to suppress a decrease in the pressure resistance of the multilayer capacitor.

上記内部電極と、上記第1ダミー電極と、上記第2ダミー電極とは同種の金属材料により形成されていてもよい。
この構成では、積層コンデンサの焼成時に、第1及び第2内部電極と、第1及び第2ダミー電極とが同様の焼結挙動を示すようになる。これにより、積層コンデンサにクラックが生じにくくなる。
The internal electrode, the first dummy electrode, and the second dummy electrode may be formed of the same metal material.
In this configuration, the first and second internal electrodes and the first and second dummy electrodes exhibit the same sintering behavior when the multilayer capacitor is fired. This makes it difficult for cracks to occur in the multilayer capacitor.

本発明の一形態に係る積層コンデンサの製造方法では、セラミックシートが準備される。
上記セラミックシートに、内部電極と第1ダミー電極とを形成して、第1シートが作製される。
上記セラミックシートに、第2ダミー電極を形成して、第2シートが作製される。
上記セラミックシートと上記第1シートと上記第2シートとを積層して、積層体が作製される。
上記積層体が切断される。
切断された上記積層体に対してバレル研磨が施される。
上記バレル研磨が施された上記積層体が焼成される。
In the method for manufacturing a multilayer capacitor according to one aspect of the present invention, a ceramic sheet is prepared.
An internal electrode and a first dummy electrode are formed on the ceramic sheet to produce a first sheet.
A second dummy electrode is formed on the ceramic sheet to produce a second sheet.
The ceramic sheet, the first sheet, and the second sheet are laminated to produce a laminate.
The laminate is cut.
Barrel polishing is performed on the cut laminate.
The laminate subjected to the barrel polishing is fired.

耐圧不良を防止可能な積層コンデンサ及びその製造方法を提供することができる。   A multilayer capacitor capable of preventing a breakdown voltage failure and a manufacturing method thereof can be provided.

本発明の一実施形態に係る積層コンデンサの斜視図である。1 is a perspective view of a multilayer capacitor according to an embodiment of the present invention. 上記積層コンデンサの積層体の斜視図である。It is a perspective view of the laminated body of the said multilayer capacitor. 上記積層コンデンサの図1のA−A'線に沿った断面図である。It is sectional drawing along the AA 'line of FIG. 1 of the said multilayer capacitor. 上記積層コンデンサの図1のB−B'線に沿った断面図である。It is sectional drawing along the BB 'line of FIG. 1 of the said multilayer capacitor. 上記積層コンデンサの図1のC−C'線に沿った断面図である。It is sectional drawing along CC 'line of FIG. 1 of the said multilayer capacitor. 上記積層コンデンサの図1のD−D'線に沿った断面図である。It is sectional drawing along the DD 'line of FIG. 1 of the said multilayer capacitor. 上記積層コンデンサの電極層の平面図である。It is a top view of the electrode layer of the said multilayer capacitor. 上記積層コンデンサの変形例に係る電極層の平面図である。It is a top view of the electrode layer which concerns on the modification of the said multilayer capacitor. 上記積層コンデンサの変形例に係る電極層の平面図である。It is a top view of the electrode layer which concerns on the modification of the said multilayer capacitor. 上記積層コンデンサの保護層の平面図である。It is a top view of the protective layer of the said multilayer capacitor. 上記積層コンデンサの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the said multilayer capacitor. 上記積層コンデンサの製造過程における第1シートの平面図である。It is a top view of the 1st sheet in the manufacture process of the above-mentioned multilayer capacitor. 上記積層コンデンサの製造過程における第2シートの平面図である。It is a top view of the 2nd sheet in the manufacture process of the above-mentioned multilayer capacitor. 上記積層コンデンサの製造過程における第3シートの平面図である。It is a top view of the 3rd sheet in the manufacture process of the above-mentioned multilayer capacitor. 上記積層コンデンサの製造過程における積層を示す斜視図である。It is a perspective view which shows the lamination | stacking in the manufacture process of the said multilayer capacitor. 上記積層コンデンサの製造過程における未焼成の積層体の斜視図である。It is a perspective view of the unbaked laminated body in the manufacture process of the said multilayer capacitor. 上記積層コンデンサの製造過程におけるバレル研磨後の積層体の斜視図である。It is a perspective view of the laminated body after barrel polishing in the manufacturing process of the multilayer capacitor. 上記積層コンデンサの製造過程におけるペースト状の外部電極が形成された積層コンデンサの斜視図である。It is a perspective view of the multilayer capacitor in which the paste-like external electrode was formed in the manufacturing process of the multilayer capacitor.

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
In the drawing, an X axis, a Y axis, and a Z axis that are orthogonal to each other are shown as appropriate. The X axis, Y axis, and Z axis are common in all drawings.

[積層コンデンサ10の構成]
図1は本発明の第1の実施形態に係る積層コンデンサ10の斜視図である。積層コンデンサ10は、積層体11と、第1外部電極14と、第2外部電極15とを具備する。外部電極14,15は、積層体11のX軸方向両端部にそれぞれ設けられている。
[Configuration of Multilayer Capacitor 10]
FIG. 1 is a perspective view of the multilayer capacitor 10 according to the first embodiment of the present invention. The multilayer capacitor 10 includes a multilayer body 11, a first external electrode 14, and a second external electrode 15. The external electrodes 14 and 15 are provided at both ends of the stacked body 11 in the X-axis direction.

図2は、積層体11の斜視図である。積層体11は、X軸に垂直な第1端面T1及び第2端面T2を有する。第1外部電極14は第1端面T1に設けられ、第2外部電極15は第2端面T2に設けられる。また、積層体11は、Y軸に垂直な第1側面S1及び第2側面S2を有する。   FIG. 2 is a perspective view of the laminate 11. The stacked body 11 has a first end face T1 and a second end face T2 perpendicular to the X axis. The first external electrode 14 is provided on the first end face T1, and the second external electrode 15 is provided on the second end face T2. The stacked body 11 has a first side surface S1 and a second side surface S2 perpendicular to the Y axis.

積層体11は、電極層16と、第1保護層17と、第2保護層18とを有する。電極層16は、X軸、Y軸及びZ軸に沿った辺を有する直方体状である。保護層17,18は、いずれもXY平面に沿って延びる平板状である。第1保護層17は電極層16のZ軸方向上面に設けられ、第2保護層18は電極層16のZ軸方向下面に設けられている。   The stacked body 11 includes an electrode layer 16, a first protective layer 17, and a second protective layer 18. The electrode layer 16 has a rectangular parallelepiped shape having sides along the X axis, the Y axis, and the Z axis. The protective layers 17 and 18 each have a flat plate shape extending along the XY plane. The first protective layer 17 is provided on the upper surface of the electrode layer 16 in the Z-axis direction, and the second protective layer 18 is provided on the lower surface of the electrode layer 16 in the Z-axis direction.

積層体11は、電極層16及び保護層17,18の全体としてX軸、Y軸及びZ軸に沿った辺を有する略直方体状である。外部電極14,15を設ける前の積層体11には、表面の平滑化や、バリ取り、面取りなどの目的で、バレル研磨が施されている。バレル研磨により、特に積層体11の8つの頂部Pが摩耗してなだらかな曲面となっている。   The laminated body 11 has a substantially rectangular parallelepiped shape having sides along the X axis, the Y axis, and the Z axis as a whole of the electrode layer 16 and the protective layers 17 and 18. The laminated body 11 before the external electrodes 14 and 15 are subjected to barrel polishing for the purpose of smoothing the surface, deburring, and chamfering. Due to the barrel polishing, in particular, the eight top portions P of the laminated body 11 are worn to form gentle curved surfaces.

図3は積層コンデンサ10の図1のA−A'線に沿った断面図であり、図4は積層コンデンサ10の図1のB−B'線に沿った断面図である。また、図5は積層コンデンサ10の図1のC−C'線に沿った断面図であり、図6は積層コンデンサ10の図1のD−D'線に沿った断面図である。   3 is a cross-sectional view of the multilayer capacitor 10 taken along the line AA ′ of FIG. 1, and FIG. 4 is a cross-sectional view of the multilayer capacitor 10 taken along the line BB ′ of FIG. 5 is a cross-sectional view of the multilayer capacitor 10 taken along the line CC ′ of FIG. 1, and FIG. 6 is a cross-sectional view of the multilayer capacitor 10 taken along the line DD ′ of FIG.

つまり、図3,4は積層コンデンサ10のZX平面に平行な断面を示している。図3は積層コンデンサ10のY軸方向中央部を示し、図4は積層コンデンサ10のY軸方向端部を示している。また、図5,6は積層コンデンサ10のYZ平面に平行な断面を示している。図5は積層コンデンサ10のX軸方向中央部を示し、図6は積層コンデンサ10のX軸方向端部を示している。   3 and 4 show cross sections of the multilayer capacitor 10 parallel to the ZX plane. 3 shows the center portion of the multilayer capacitor 10 in the Y-axis direction, and FIG. 4 shows the end portion of the multilayer capacitor 10 in the Y-axis direction. 5 and 6 show a cross section of the multilayer capacitor 10 parallel to the YZ plane. FIG. 5 shows the center portion of the multilayer capacitor 10 in the X-axis direction, and FIG. 6 shows the end portion of the multilayer capacitor 10 in the X-axis direction.

電極層16は、複数の第1内部電極12と、複数の第2内部電極13とを有する。内部電極12,13は、いずれもXY平面に沿って延びるシート状であり、Z軸方向に交互に積層されている。第1内部電極12は、第1端面T1に露出し、第1外部電極14に接続されている。第2内部電極13は、第2端面T2に露出し、第2外部電極15に接続されている。   The electrode layer 16 has a plurality of first internal electrodes 12 and a plurality of second internal electrodes 13. Each of the internal electrodes 12 and 13 has a sheet shape extending along the XY plane, and is alternately stacked in the Z-axis direction. The first internal electrode 12 is exposed at the first end face T <b> 1 and is connected to the first external electrode 14. The second internal electrode 13 is exposed at the second end face T <b> 2 and is connected to the second external electrode 15.

電極層16は、エンドマージン部24と、サイドマージン部25とを有する。エンドマージン部24は電極層16の端面T1,T2にそれぞれ設けられ、サイドマージン部25は電極層16の側面S1,S2にそれぞれ設けられている。   The electrode layer 16 has an end margin portion 24 and a side margin portion 25. The end margin portion 24 is provided on each of the end surfaces T1 and T2 of the electrode layer 16, and the side margin portion 25 is provided on each of the side surfaces S1 and S2 of the electrode layer 16.

エンドマージン部24は、第1端面T1と第2内部電極13との間、及び第2端面T2と第1内部電極12との間にマージンを形成し、第1外部電極14と第2内部電極13とを絶縁するとともに、第2外部電極15と第1内部電極12とを絶縁する。サイドマージン部25は、側面S1,S2と内部電極12,13との間にマージンを形成し、側面S1,S2における耐圧性を確保する。   The end margin portion 24 forms a margin between the first end face T1 and the second internal electrode 13 and between the second end face T2 and the first internal electrode 12, and the first external electrode 14 and the second internal electrode 13, and the second external electrode 15 and the first internal electrode 12 are insulated. The side margin portion 25 forms a margin between the side surfaces S1, S2 and the internal electrodes 12, 13, and ensures the pressure resistance at the side surfaces S1, S2.

保護層17,18は、電極層16のZ軸方向上下面にある内部電極12,13を覆い、当該内部電極12,13と、積層体11の端面T1,T2からZ軸方向上下面に回り込んでいる外部電極14,15とを絶縁する。したがって、第1外部電極14はエンドマージン部24及び保護層17,18によって第2内部電極13から絶縁され、第2外部電極15はエンドマージン部24及び保護層17,18によって第1内部電極12から絶縁されている。   The protective layers 17 and 18 cover the internal electrodes 12 and 13 on the upper and lower surfaces in the Z-axis direction of the electrode layer 16, and rotate from the end surfaces T1 and T2 of the stacked body 11 to the upper and lower surfaces in the Z-axis direction. Insulating the external electrodes 14 and 15 embedded therein. Accordingly, the first external electrode 14 is insulated from the second internal electrode 13 by the end margin portion 24 and the protective layers 17 and 18, and the second external electrode 15 is insulated from the first internal electrode 12 by the end margin portion 24 and the protective layers 17 and 18. Insulated from.

積層コンデンサ10の積層体11(電極層16及び保護層17,18)は誘電体セラミックスによって構成されている。積層コンデンサ10では、積層体11を構成するセラミックスとして、第1内部電極12と第2内部電極13との間の各誘電体層の容量を大きくするため、高誘電率の材料が採用される。   The multilayer body 11 (electrode layer 16 and protective layers 17 and 18) of the multilayer capacitor 10 is made of dielectric ceramics. In the multilayer capacitor 10, a material having a high dielectric constant is employed as the ceramic constituting the multilayer body 11 in order to increase the capacitance of each dielectric layer between the first internal electrode 12 and the second internal electrode 13.

積層体11を構成するセラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が採用可能である。 As the ceramic constituting the laminated body 11, for example, a material having a perovskite structure including barium (Ba) and titanium (Ti) represented by barium titanate (BaTiO 3 ) can be used.

上記の構成により、積層コンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数の誘電体層に電圧が加わる。   With the above configuration, in the multilayer capacitor 10, when a voltage is applied between the first external electrode 14 and the second external electrode 15, a plurality of dielectrics between the first internal electrode 12 and the second internal electrode 13 are obtained. Voltage is applied to the body layer.

積層コンデンサ10の耐電圧は望ましく25V以上であり、更に望ましくは50V以上である。積層コンデンサ10にて高い耐圧性が得られるようにするため、電極層16における誘電体層の層厚みを厚くする。誘電体層の層厚みを厚くすると、積層コンデンサ10の層間における内部電極12,13の比率が低くなる。誘電体層の厚さは、望ましく6μm以上であり、更に望ましくは9μm以上である。   The withstand voltage of the multilayer capacitor 10 is desirably 25 V or more, and more desirably 50 V or more. In order to obtain high breakdown voltage in the multilayer capacitor 10, the thickness of the dielectric layer in the electrode layer 16 is increased. When the thickness of the dielectric layer is increased, the ratio of the internal electrodes 12 and 13 between the layers of the multilayer capacitor 10 is decreased. The thickness of the dielectric layer is desirably 6 μm or more, and more desirably 9 μm or more.

積層コンデンサ10の製造過程では、未焼成の積層体11にバレル研磨が施される。本発明者は、積層体11の角部(頂部や稜部)がバレル研磨によって過剰に摩耗し、外部電極14,15と内部電極12,13との間の距離が近くなりすぎと、積層コンデンサ10の耐圧性が低下することを見いだした。   In the manufacturing process of the multilayer capacitor 10, barrel polishing is performed on the unsintered multilayer body 11. The present inventor has found that when the corners (tops and ridges) of the multilayer body 11 are excessively worn by barrel polishing and the distance between the external electrodes 14 and 15 and the internal electrodes 12 and 13 becomes too close, the multilayer capacitor It has been found that the pressure resistance of 10 decreases.

このため、本実施形態に係る積層コンデンサ10では、ダミー電極20,21を積層体11に配置することにより、積層体11の角部の密度を高め、積層体11の角部が摩耗しすぎることを防止する。更に、ダミー電極20,21は金属材料で形成されているため、積層体11の角部の摩耗がより効果的に抑制される。   For this reason, in the multilayer capacitor 10 according to this embodiment, by arranging the dummy electrodes 20 and 21 in the multilayer body 11, the density of the corners of the multilayer body 11 is increased, and the corners of the multilayer body 11 are excessively worn. To prevent. Furthermore, since the dummy electrodes 20 and 21 are formed of a metal material, wear of the corners of the multilayer body 11 is more effectively suppressed.

図7Aは電極層16の平面図であり、図8は保護層17,18の平面図である。積層コンデンサ10の積層体11は、第1ダミー電極20と、第2ダミー電極21とを有する。第1ダミー電極20は電極層16に設けられ、第2ダミー電極21は保護層17,18にそれぞれ設けられている。   FIG. 7A is a plan view of the electrode layer 16, and FIG. 8 is a plan view of the protective layers 17 and 18. The multilayer body 11 of the multilayer capacitor 10 includes a first dummy electrode 20 and a second dummy electrode 21. The first dummy electrode 20 is provided on the electrode layer 16, and the second dummy electrode 21 is provided on the protective layers 17 and 18, respectively.

第1ダミー電極20は、XY平面に沿って延び、X軸及びY軸に平行な辺を有する矩形状に形成されている。第1ダミー電極20は、サイドマージン部25の端面T1,T2に隣接する位置にそれぞれ配置されている。換言すると、第1ダミー電極20は、電極層16のエンドマージン部24とサイドマージン部25とが交差する4隅に配置されている。   The first dummy electrode 20 is formed in a rectangular shape extending along the XY plane and having sides parallel to the X axis and the Y axis. The first dummy electrodes 20 are disposed at positions adjacent to the end surfaces T1 and T2 of the side margin portion 25, respectively. In other words, the first dummy electrode 20 is disposed at the four corners where the end margin portion 24 and the side margin portion 25 of the electrode layer 16 intersect.

より詳細には、第1ダミー電極20は、第1端面T1のZ軸方向に平行な2つの辺に沿った第1稜部E1、及び第2端面T2のZ軸に平行な2つの辺に沿った第2稜部E2にそれぞれ設けられている。第1ダミー電極20は、第1稜部E1にて第1端面T1及び側面S1,S2に露出し、第2稜部E2にて第2端面T2及び側面S1,S2に露出している。   More specifically, the first dummy electrode 20 is formed on the first edge E1 along two sides parallel to the Z-axis direction of the first end surface T1 and on two sides parallel to the Z-axis of the second end surface T2. It is provided in the 2nd ridge part E2 along. The first dummy electrode 20 is exposed at the first end surface T1 and the side surfaces S1, S2 at the first ridge portion E1, and is exposed at the second end surface T2 and the side surfaces S1, S2 at the second ridge portion E2.

一態様として、第1ダミー電極20は、稜部E1,E2に沿って、Z軸方向に積層されている。各第1ダミー電極20のZ軸方向の位置は、各内部電極12,13のZ軸方向の位置と一致している。Z軸方向に等しい位置にある第1ダミー電極20と内部電極12,13とはY軸方向に離間し、Z軸方向に等しい位置にある第1ダミー電極20同士はX軸方向に離間している。   As one aspect, the first dummy electrode 20 is stacked in the Z-axis direction along the ridges E1 and E2. The position of each first dummy electrode 20 in the Z-axis direction matches the position of each internal electrode 12, 13 in the Z-axis direction. The first dummy electrode 20 located at the same position in the Z-axis direction and the internal electrodes 12 and 13 are separated from each other in the Y-axis direction, and the first dummy electrodes 20 located at the same position in the Z-axis direction are separated from each other in the X-axis direction. Yes.

本態様の積層コンデンサ10では、内部電極12,13と、当該内部電極12,13と異なる極の第1ダミー電極20と、の間の距離が、誘電体層の厚みよりも大きい。つまり、第1内部電極12と、第2外部電極15側の第1ダミー電極20と、の間の距離が誘電体層の厚みよりも大きい。また、第2内部電極13と、第1外部電極14側の第1ダミー電極20と、の間の距離が誘電体層の厚みよりも大きい。   In the multilayer capacitor 10 of this aspect, the distance between the internal electrodes 12 and 13 and the first dummy electrode 20 having a different pole from the internal electrodes 12 and 13 is larger than the thickness of the dielectric layer. That is, the distance between the first internal electrode 12 and the first dummy electrode 20 on the second external electrode 15 side is larger than the thickness of the dielectric layer. Further, the distance between the second internal electrode 13 and the first dummy electrode 20 on the first external electrode 14 side is larger than the thickness of the dielectric layer.

これにより、内部電極12,13と、当該内部電極12,13と異なる極の第1ダミー電極20と、の間の距離が適切に確保されるようになるため、積層コンデンサ10の耐圧性の低下を抑制できる。   As a result, the distance between the internal electrodes 12 and 13 and the first dummy electrode 20 having a different pole from the internal electrodes 12 and 13 is appropriately ensured, so that the breakdown voltage of the multilayer capacitor 10 is reduced. Can be suppressed.

なお、第1ダミー電極20は、内部電極12,13の縁部の延長線(図7A中の二点鎖線L)よりも積層体11の側面S1,S2側に配置されていればよい。したがって、第1ダミー電極20は、内部電極12,13が存在しないエンドマージン部24内に収まるように配置されていてもよい。   In addition, the 1st dummy electrode 20 should just be arrange | positioned in the side surface S1, S2 side of the laminated body 11 rather than the extension line (two-dot chain line L in FIG. 7A) of the edge part of the internal electrodes 12 and 13. FIG. Accordingly, the first dummy electrode 20 may be disposed so as to be within the end margin portion 24 where the internal electrodes 12 and 13 do not exist.

また、第1ダミー電極20の形状は、矩形状に限定されない。例えば、図7Bに示すように、第1ダミー電極20の形状は三角形状であってもよい。この場合、エンドマージン部24及びサイドマージン部25の幅を小さくした場合にも、内部電極12,13の頂部と三角形状の第1ダミー電極20との間の距離を維持できるため、積層コンデンサ10の耐圧性の低下を抑制できる。   Further, the shape of the first dummy electrode 20 is not limited to a rectangular shape. For example, as shown in FIG. 7B, the first dummy electrode 20 may have a triangular shape. In this case, even when the widths of the end margin portion 24 and the side margin portion 25 are reduced, the distance between the top portions of the internal electrodes 12 and 13 and the triangular first dummy electrode 20 can be maintained. It is possible to suppress a decrease in pressure resistance.

更に、図7Cに示すように、内部電極12,13の引出部と、同極の第1ダミー電極20とが接続されていてもよい。この場合、内部電極12,13が第1ダミー電極20と一体となってT字型を呈するようになる。これにより、積層体11の密度が向上するため、積層体11が摩耗しすぎることを防止でき、積層コンデンサ10の耐圧性の低下を更に抑制できる。   Furthermore, as shown to FIG. 7C, the extraction | drawer part of the internal electrodes 12 and 13 and the 1st dummy electrode 20 of the same polarity may be connected. In this case, the internal electrodes 12 and 13 are integrated with the first dummy electrode 20 to form a T shape. Thereby, since the density of the laminated body 11 improves, it can prevent that the laminated body 11 wears too much, and can further suppress the fall of the pressure | voltage resistance of the multilayer capacitor 10. FIG.

なお、第1ダミー電極20の形状は、第1ダミー電極20が内部電極12,13からY軸方向に離間し、第1ダミー電極20同士がX軸方向に離間するように、任意に決定可能である。   The shape of the first dummy electrode 20 can be arbitrarily determined so that the first dummy electrode 20 is separated from the internal electrodes 12 and 13 in the Y-axis direction and the first dummy electrodes 20 are separated from each other in the X-axis direction. It is.

第2ダミー電極21は、XY平面に沿って延び、X軸及びY軸に平行な辺を有する矩形状に形成されている。第2ダミー電極21は、保護層17,18の端面T1,T2に隣接する位置にそれぞれ配置され、X軸方向に相互に対向している。換言すると、第2ダミー電極21は、電極層16のエンドマージン部24のZ軸方向上方及び下方の領域に配置されている。   The second dummy electrode 21 is formed in a rectangular shape extending along the XY plane and having sides parallel to the X axis and the Y axis. The second dummy electrodes 21 are arranged at positions adjacent to the end faces T1 and T2 of the protective layers 17 and 18, respectively, and face each other in the X-axis direction. In other words, the second dummy electrode 21 is disposed in a region above and below the Z-axis direction of the end margin portion 24 of the electrode layer 16.

より詳細には、第2ダミー電極21は、第1端面T1のY軸方向に平行な2つの辺に沿った第3稜部E3、及び第2端面T2のY軸に平行な2つの辺に沿った第4稜部E4にそれぞれ設けられている。第2ダミー電極21は、稜部E3,E4のY軸方向の全幅にわたって延びる。したがって、第2ダミー電極21は、第3稜部E3にて第1端面T1及び側面S1,S2に露出し、第4稜部E4にて第2端面T2及び側面S1,S2に露出している。   More specifically, the second dummy electrode 21 is formed on the third edge E3 along two sides parallel to the Y-axis direction of the first end surface T1 and on two sides parallel to the Y-axis of the second end surface T2. It is provided in the 4th ridge part E4 along. The second dummy electrode 21 extends over the entire width of the ridges E3 and E4 in the Y-axis direction. Therefore, the second dummy electrode 21 is exposed to the first end face T1 and the side surfaces S1, S2 at the third ridge E3, and is exposed to the second end face T2, and the side faces S1, S2 at the fourth ridge E4. .

つまり、第2ダミー電極21は、積層体11の一方の側面S1(S2)から他方の側面S2(S1)まで連続している。第2ダミー電極21は、Z軸方向最上部及び最下部の内部電極12,13を覆うように矩形状に形成され、保護層17,18が摩耗しすぎることを抑制する。これにより、外部電極14,15と、Z軸方向最上部及び最下部の内部電極12,13との間の耐圧性の低下を抑制できる。   That is, the second dummy electrode 21 is continuous from one side surface S1 (S2) of the multilayer body 11 to the other side surface S2 (S1). The second dummy electrode 21 is formed in a rectangular shape so as to cover the uppermost and lowermost internal electrodes 12 and 13 in the Z-axis direction, and suppresses the protective layers 17 and 18 from being excessively worn. Thereby, the fall of the pressure | voltage resistance between the external electrodes 14 and 15 and the internal electrodes 12 and 13 of the Z-axis direction uppermost part and the lowest part can be suppressed.

また、積層コンデンサ10は保護層17,18に第2ダミー電極21が複数存在する構成とされることにより、保護層17,18の摩耗が更に抑制されるため、外部電極14,15と、Z軸方向最上部及び最下部の内部電極12,13との間の耐圧性の低下を更に抑制できる。   Further, since the multilayer capacitor 10 has a configuration in which a plurality of second dummy electrodes 21 are present in the protective layers 17 and 18, wear of the protective layers 17 and 18 is further suppressed. It is possible to further suppress a decrease in pressure resistance between the uppermost and lowermost internal electrodes 12 and 13 in the axial direction.

図2,3,4,6に示すように、第2ダミー電極21は、端面T1,T2に沿って、Z軸方向に積層されている。本実施形態では、保護層17,18にそれぞれ2層の第2ダミー電極21が設けられている。Z軸方向に等しい位置にある第2ダミー電極21同士はX軸方向に離間している。なお、各第2ダミー電極21の形状は、第2ダミー電極21同士がX軸方向に離間するように、適宜決定可能である。   As shown in FIGS. 2, 3, 4, and 6, the second dummy electrode 21 is stacked in the Z-axis direction along the end faces T1 and T2. In the present embodiment, two layers of second dummy electrodes 21 are provided on the protective layers 17 and 18 respectively. The second dummy electrodes 21 located at the same position in the Z-axis direction are separated from each other in the X-axis direction. The shape of each second dummy electrode 21 can be determined as appropriate so that the second dummy electrodes 21 are separated from each other in the X-axis direction.

ダミー電極20,21は、内部電極12,13と同種の金属材料により形成されている。内部電極12,13及びダミー電極20,21は、例えば、ニッケル(Ni)や銅(Cu)によって形成することができる。この場合、焼成時の内部電極12,13の収縮とダミー電極20,21の収縮が同程度となるため、焼成時のクラックの発生を防げる効果が得られる。なお、内部電極12,13及びダミー電極20,21は、相互に異なる金属材料により形成される複数の層によって構成されていてもよい。   The dummy electrodes 20 and 21 are made of the same metal material as the internal electrodes 12 and 13. The internal electrodes 12 and 13 and the dummy electrodes 20 and 21 can be formed of, for example, nickel (Ni) or copper (Cu). In this case, the shrinkage of the internal electrodes 12 and 13 during firing and the shrinkage of the dummy electrodes 20 and 21 are approximately the same, so that an effect of preventing the occurrence of cracks during firing is obtained. The internal electrodes 12 and 13 and the dummy electrodes 20 and 21 may be constituted by a plurality of layers formed of different metal materials.

上述のように、積層コンデンサ10の製造過程にて外部電極14,15を設ける前の積層体11に対してバレル研磨が施されるが、バレル研磨では、積層体11の頂部Pや、積層体11の各辺に沿った稜部が摩耗しやすい。特に、積層コンデンサ10では、積層体11の第1端面T1側の稜部E1,E3、及び積層体11の第2端面T2側の稜部E2,E4が過剰に摩耗すると、耐圧不良が発生しやすくなる。   As described above, barrel polishing is performed on the multilayer body 11 before the external electrodes 14 and 15 are provided in the manufacturing process of the multilayer capacitor 10. In barrel polishing, the top portion P of the multilayer body 11 or the multilayer body is performed. The ridges along each side of 11 are easily worn. In particular, in the multilayer capacitor 10, when the ridges E1 and E3 on the first end face T1 side of the multilayer body 11 and the ridge parts E2 and E4 on the second end face T2 side of the multilayer body 11 are excessively worn, a breakdown voltage failure occurs. It becomes easy.

つまり、積層体11の第1端面T1側では、第1稜部E1が過剰に摩耗すると、図7Aに示す第1稜部E1と第2内部電極13との間隔d1が狭くなる。また、第3稜部E3が過剰に摩耗すると、図3に示す第3稜部E3と第2内部電極13との間隔d3が狭くなる。これらの場合に、第1外部電極14と第2内部電極13とが近接してしまう。   That is, on the first end face T1 side of the multilayer body 11, when the first ridge E1 is excessively worn, the distance d1 between the first ridge E1 and the second internal electrode 13 shown in FIG. Further, when the third ridge E3 is excessively worn, the distance d3 between the third ridge E3 and the second internal electrode 13 shown in FIG. In these cases, the first external electrode 14 and the second internal electrode 13 are close to each other.

また、積層体11の第2端面T2側では、第2稜部E2が過剰に摩耗すると、図7Aに示す第2稜部E2と第1内部電極12との間隔d2が狭くなる。また、第4稜部E4が過剰に摩耗すると、図3に示す第4稜部E4と第1内部電極12との間隔d4が狭くなる。これらの場合に、第2外部電極15と第1内部電極12とが近接してしまう。   On the second end face T2 side of the multilayer body 11, when the second ridge E2 is excessively worn, the distance d2 between the second ridge E2 and the first internal electrode 12 shown in FIG. 7A becomes narrow. Further, when the fourth ridge E4 is excessively worn, the distance d4 between the fourth ridge E4 and the first internal electrode 12 shown in FIG. In these cases, the second external electrode 15 and the first internal electrode 12 are close to each other.

このような場合に、積層コンデンサ10では、エンドマージン部24及び保護層17,18による絶縁性が不十分になると、第1外部電極14と第2内部電極13との間、及び第2外部電極15と第1内部電極12との間で耐圧不良が発生する。   In such a case, in the multilayer capacitor 10, when the insulation by the end margin portion 24 and the protective layers 17 and 18 becomes insufficient, the first external electrode 14 and the second internal electrode 13, and the second external electrode A breakdown voltage failure occurs between the first internal electrode 12 and the first internal electrode 12.

特に、本実施形態のように高電圧で使用される積層コンデンサ10では、外部電極14,15間に加わる電圧が高くなるため、第1外部電極14と第2内部電極13との間、及び第2外部電極15と第1内部電極12との間で放電が起こりやすくなる。したがって、バレル研磨による積層体11の稜部E1,E2,E3,E4の摩耗量がより抑制される必要がある。   In particular, in the multilayer capacitor 10 that is used at a high voltage as in the present embodiment, the voltage applied between the external electrodes 14 and 15 becomes high, and therefore, between the first external electrode 14 and the second internal electrode 13, and the first 2 Discharge easily occurs between the external electrode 15 and the first internal electrode 12. Therefore, the wear amount of the ridges E1, E2, E3, and E4 of the laminated body 11 due to barrel polishing needs to be further suppressed.

その点、本実施形態に係る積層コンデンサ10では、積層体11の稜部E1,E2,E3,E4にダミー電極20,21が配置されている。ダミー電極20,21は積層体11を構成するセラミックスよりもヤング率の高い金属材料で形成されているため、積層コンデンサ10ではバレル研磨による積層体11の稜部E1,E2,E3,E4の摩耗量が抑制される。   In that respect, in the multilayer capacitor 10 according to the present embodiment, the dummy electrodes 20 and 21 are arranged on the ridges E1, E2, E3, and E4 of the multilayer body 11. Since the dummy electrodes 20 and 21 are formed of a metal material having a higher Young's modulus than the ceramics constituting the multilayer body 11, the multilayer capacitor 10 wears the ridges E1, E2, E3, and E4 of the multilayer body 11 by barrel polishing. The amount is suppressed.

更に、積層体11の稜部E1,E2,E3,E4は、ダミー電極20,21が存在することにより、積層体11の他の部分よりも高密度となる。したがって、積層体11の稜部E1,E2,E3,E4は高い強度を有するため、積層コンデンサ10ではバレル研磨による積層体11の稜部E1,E2,E3,E4の摩耗量が効果的に抑制される。   Furthermore, the ridges E1, E2, E3, and E4 of the multilayer body 11 have a higher density than other portions of the multilayer body 11 due to the presence of the dummy electrodes 20 and 21. Therefore, since the ridges E1, E2, E3, and E4 of the multilayer body 11 have high strength, the multilayer capacitor 10 effectively suppresses the wear amount of the ridges E1, E2, E3, and E4 of the multilayer body 11 due to barrel polishing. Is done.

このように、本実施形態に係る積層コンデンサ10では、バレル研磨による積層体11の稜部E1,E2,E3,E4の摩耗量が効果的に抑制されるため、第1外部電極14と第2内部電極13との間の絶縁性、及び第2外部電極15と第1内部電極12との間の絶縁性が確保される。したがって、積層コンデンサ10では、耐圧不良が発生しにくい。   As described above, in the multilayer capacitor 10 according to the present embodiment, the wear amount of the ridges E1, E2, E3, and E4 of the multilayer body 11 due to barrel polishing is effectively suppressed. Insulation between the internal electrode 13 and insulation between the second external electrode 15 and the first internal electrode 12 are ensured. Therefore, the multilayer capacitor 10 is unlikely to have a breakdown voltage failure.

比較例として、本実施形態に係るダミー電極20,21を設けずに、積層コンデンサを作製した。この積層コンデンサを10000個作製したところ、3個の積層コンデンサに耐圧不良が発生した。一方、本実施形態に係る積層コンデンサ10を10000個作製したところ、いずれの積層コンデンサ10でも耐圧不良が発生しなかった。このように、本実施形態に係る積層コンデンサ10では高い製造歩留まりが得られる。   As a comparative example, a multilayer capacitor was manufactured without providing the dummy electrodes 20 and 21 according to the present embodiment. When 10,000 such multilayer capacitors were produced, a breakdown voltage defect occurred in the three multilayer capacitors. On the other hand, when 10,000 multilayer capacitors 10 according to the present embodiment were produced, no breakdown voltage occurred in any of the multilayer capacitors 10. As described above, the multilayer capacitor 10 according to the present embodiment can provide a high manufacturing yield.

また、本実施形態に係る積層コンデンサ10では、積層体11の稜部E1,E2,E3,E4が高い強度を有するため、製造過程で積層体11に加わる衝撃などによって、稜部E1,E2,E3,E4が損傷を受けにくい。したがって、積層コンデンサ10では、バレル研磨時に限らず、全製造過程において、積層体11の稜部E1,E2,E3,E4が損傷を受けることによる耐圧不良が発生しにくい。   Further, in the multilayer capacitor 10 according to the present embodiment, since the ridges E1, E2, E3, and E4 of the multilayer body 11 have high strength, the ridges E1, E2, and the like due to an impact applied to the multilayer body 11 during the manufacturing process. E3 and E4 are not easily damaged. Therefore, in the multilayer capacitor 10, not only at the time of barrel polishing but also in the entire manufacturing process, a breakdown voltage failure due to damage to the ridges E1, E2, E3, E4 of the multilayer body 11 is unlikely to occur.

なお、各保護層17,18における第2ダミー電極21がZ軸方向に積層される層数が多いほどバレル研磨による保護層17,18の摩耗量が抑制されるため、各保護層17,18ごとに複数層の第2ダミー電極21が配置されることが好ましい。しかし、第2ダミー電極21は、保護層17,18にそれぞれ少なくとも1層ずつ配置されていれば、上記の効果が得られる。   In addition, since the abrasion amount of the protective layers 17 and 18 by barrel grinding | polishing is suppressed, so that the 2nd dummy electrode 21 in each protective layer 17 and 18 is laminated | stacked on the Z-axis direction, the protective layers 17 and 18 are suppressed. It is preferable that a plurality of layers of second dummy electrodes 21 be arranged for each. However, if at least one second dummy electrode 21 is disposed on each of the protective layers 17 and 18, the above effect can be obtained.

また、本実施形態に係る積層コンデンサ10では、ダミー電極20,21を内部電極12,13と一括して形成することにより製造コストを低減可能である。したがって、ダミー電極20,21は内部電極12,13と同種の金属材料で形成されることが好ましい。しかし、ダミー電極20,21は、積層体11を構成するセラミックスよりもヤング率の高い金属材料によって形成されていれば、上記の効果が得られる。   In the multilayer capacitor 10 according to the present embodiment, the manufacturing cost can be reduced by forming the dummy electrodes 20 and 21 together with the internal electrodes 12 and 13. Therefore, the dummy electrodes 20 and 21 are preferably formed of the same metal material as the internal electrodes 12 and 13. However, if the dummy electrodes 20 and 21 are made of a metal material having a higher Young's modulus than the ceramics constituting the multilayer body 11, the above-described effect can be obtained.

更に、ダミー電極20,21は、上述のとおり、内部電極12,13とは異なり電気的な接続を生成する機能を有さないため、電気抵抗の低い金属材料で形成されていなくてもよい。つまり、ダミー電極20,21は、金属材料以外の材料により形成されるダミー部材として構成されていてもよい。更に、第1ダミー電極20と第2ダミー電極21とが相互に異なる材料によって形成されていてもよい。   Furthermore, as described above, the dummy electrodes 20 and 21 do not have a function of generating an electrical connection unlike the internal electrodes 12 and 13, and therefore may not be formed of a metal material having a low electrical resistance. That is, the dummy electrodes 20 and 21 may be configured as a dummy member formed of a material other than a metal material. Furthermore, the first dummy electrode 20 and the second dummy electrode 21 may be formed of different materials.

なお、本実施形態に係る積層コンデンサ10は以下の態様を採ることも可能である。内部電極12,13として、第1内部電極12と、第2内部電極13とを具備し、第1内部電極12の4角に、第1ダミー電極20が形成され、第2内部電極13の4角に、第1ダミー電極20が形成されていてもよい。また、積層体11の第1端面T1に第2ダミー電極21が形成されおり、積層体11の第2端面T2に第2ダミー電極21が形成されていてもよい。望ましくは、積層体11の第1端面T1に複数の第2ダミー電極21が形成されおり、積層体11の第2端面T2に複数の第2ダミー電極21が形成されていてもよい。   The multilayer capacitor 10 according to this embodiment can also take the following aspects. As the internal electrodes 12 and 13, a first internal electrode 12 and a second internal electrode 13 are provided, and first dummy electrodes 20 are formed at four corners of the first internal electrode 12. The first dummy electrode 20 may be formed at the corner. Further, the second dummy electrode 21 may be formed on the first end surface T1 of the multilayer body 11, and the second dummy electrode 21 may be formed on the second end surface T2 of the multilayer body 11. Desirably, a plurality of second dummy electrodes 21 may be formed on the first end surface T1 of the multilayer body 11, and a plurality of second dummy electrodes 21 may be formed on the second end surface T2 of the multilayer body 11.

[積層コンデンサ10の製造方法]
図9は、本実施形態に係る積層コンデンサ10の製造方法を示すフローチャートである。図10〜16は積層コンデンサ10の製造過程を示す図である。以下、積層コンデンサ10の製造方法について、図9に沿って、図10〜16を適宜参照しながら説明する。
[Method of Manufacturing Multilayer Capacitor 10]
FIG. 9 is a flowchart showing a method for manufacturing the multilayer capacitor 10 according to the present embodiment. 10 to 16 are diagrams showing a manufacturing process of the multilayer capacitor 10. Hereinafter, a method for manufacturing the multilayer capacitor 10 will be described with reference to FIGS.

(ステップST01:セラミックシート準備)
電極層16及び保護層17,18を形成するためのセラミックシート110Uを準備する。セラミックシート110Uは、未焼成の誘電体グリーンシートとして構成される。
(Step ST01: Preparation of ceramic sheet)
A ceramic sheet 110U for forming the electrode layer 16 and the protective layers 17 and 18 is prepared. The ceramic sheet 110U is configured as an unfired dielectric green sheet.

セラミックシート110Uは、例えば、ロールコーターを用いてシート状に成形することができる。セラミックシート110Uは各積層コンデンサ10ごとに切り分けられておらず、以降のステップST02〜ST04は、複数の積層コンデンサ10について一括して行うことが可能である。   The ceramic sheet 110U can be formed into a sheet shape using, for example, a roll coater. The ceramic sheet 110U is not cut for each multilayer capacitor 10, and the following steps ST02 to ST04 can be performed collectively for the plurality of multilayer capacitors 10.

(ステップST02:電極印刷)
ステップST02では、セラミックシート110UのZ軸方向上面に、内部電極12,13及びダミー電極20,21となる、未焼成の内部電極12U,13U及びダミー電極20U,21Uを形成し、第1シート112U、第2シート113U、及び第3シート114Uを作製する。未焼成の内部電極12U,13U及びダミー電極20U,21Uは、例えば、スクリーン印刷法を用いて、同種の金属材料によって一括して形成される。
(Step ST02: electrode printing)
In step ST02, unfired internal electrodes 12U and 13U and dummy electrodes 20U and 21U to be the internal electrodes 12 and 13 and the dummy electrodes 20 and 21 are formed on the upper surface in the Z-axis direction of the ceramic sheet 110U, and the first sheet 112U is formed. Then, the second sheet 113U and the third sheet 114U are produced. The unfired internal electrodes 12U and 13U and the dummy electrodes 20U and 21U are collectively formed of the same kind of metal material using, for example, a screen printing method.

図10は第1シート112UのZ軸方向上面を示す平面図であり、図11は第2シート113UのZ軸方向上面を示す平面図であり、図12は第3シート114UのZ軸方向上面を示す平面図である。   10 is a plan view showing an upper surface in the Z-axis direction of the first sheet 112U, FIG. 11 is a plan view showing an upper surface in the Z-axis direction of the second sheet 113U, and FIG. 12 is an upper surface in the Z-axis direction of the third sheet 114U. FIG.

図10に示すように、第1シート112Uには、第1内部電極12となる未焼成の第1内部電極12Uと、第1ダミー電極20となる未焼成の第1ダミー電極20Uとが形成される。
図11に示すように、第2シート113Uには、第2内部電極13となる未焼成の第2内部電極13Uと、第1ダミー電極20となる未焼成の第1ダミー電極20Uとが形成される。
図12に示すように、第3シート114Uには、第2ダミー電極21となる未焼成の第2ダミー電極21Uが形成される。
As shown in FIG. 10, the first sheet 112 </ b> U is formed with an unfired first internal electrode 12 </ b> U that becomes the first internal electrode 12 and an unfired first dummy electrode 20 </ b> U that becomes the first dummy electrode 20. The
As shown in FIG. 11, the second sheet 113U is formed with an unfired second internal electrode 13U that becomes the second internal electrode 13 and an unfired first dummy electrode 20U that becomes the first dummy electrode 20. The
As shown in FIG. 12, unfired second dummy electrode 21U to be second dummy electrode 21 is formed on third sheet 114U.

(ステップST03:積層)
図13に示すように、シート112U,113U,114Uを積層する。第1シート112U及び第2シート113Uは、Z軸方向に交互に配置される。第3シート114Uは、第1シート112U及び第2シート113UをZ軸方向に挟んで、Z軸方向の上部及び下部に配置される。また、Z軸方向最上部には電極が形成されていないセラミックシート110Uが配置される。
(Step ST03: Lamination)
As shown in FIG. 13, the sheets 112U, 113U, and 114U are stacked. The first sheets 112U and the second sheets 113U are alternately arranged in the Z-axis direction. The third sheet 114U is disposed at the upper and lower parts in the Z-axis direction with the first sheet 112U and the second sheet 113U sandwiched in the Z-axis direction. In addition, a ceramic sheet 110U on which no electrode is formed is disposed at the top in the Z-axis direction.

第1シート112U及び第2シート113Uの枚数は、積層コンデンサ10における誘電体層の層数に応じて適宜決定可能である。また、シート114の枚数は、積層コンデンサ10における保護層17,18の厚さに応じて適宜決定可能である。   The number of the first sheets 112U and the second sheets 113U can be appropriately determined according to the number of dielectric layers in the multilayer capacitor 10. Further, the number of sheets 114 can be appropriately determined according to the thickness of the protective layers 17 and 18 in the multilayer capacitor 10.

図13では、説明の便宜上、シート112U,113U,114U,110Uが各積層コンデンサ10をごとに切り分けられた状態を示している。しかし、作業効率及びハンドリング性などの観点から、シート112U,113U,114Uは、本ステップST03より後のステップ(本実施形態ではステップST05)にて、各積層コンデンサ10をごとに切り分けられることが好ましい。   In FIG. 13, for convenience of explanation, the sheets 112U, 113U, 114U, and 110U are shown in a state where each multilayer capacitor 10 is cut. However, from the viewpoint of work efficiency and handling properties, it is preferable that the sheets 112U, 113U, and 114U can be separated for each multilayer capacitor 10 in a step after this step ST03 (in this embodiment, step ST05). .

(ステップST04:熱圧着)
積層されたシート112U,113U,114Uを熱圧着する。これにより、複数のシート112U,113U,114Uが一体化し、複数の未焼成の積層体11Uが配列された積層シートが得られる。熱圧着の方法としては、例えば、静水圧プレス法を用いることができる。
(Step ST04: thermocompression bonding)
The laminated sheets 112U, 113U, 114U are thermocompression bonded. Thereby, the some sheet | seat 112U, 113U, 114U is integrated, and the lamination sheet by which the some unfired laminated body 11U was arranged is obtained. As a thermocompression bonding method, for example, an isostatic pressing method can be used.

内部電極12U,13U及びダミー電極20U,21Uは、セラミックシート110UのZ軸方向上面に印刷されているため、セラミックシート110UのZ軸方向上面からわずかに張り出している。このため、シート112U,113U,114Uの熱圧着の際に、内部電極12U,13U及びダミー電極20U,21Uが張り出した部分の圧力が高くなる。   Since the internal electrodes 12U and 13U and the dummy electrodes 20U and 21U are printed on the upper surface in the Z-axis direction of the ceramic sheet 110U, they slightly protrude from the upper surface in the Z-axis direction of the ceramic sheet 110U. For this reason, when the sheets 112U, 113U, and 114U are thermocompression bonded, the pressure at the portion where the internal electrodes 12U and 13U and the dummy electrodes 20U and 21U protrude is increased.

したがって、本ステップST04で得られる積層シートでは、内部電極12U,13U及びダミー電極20U,21Uが配置された部分が特に高密度となる。   Therefore, in the laminated sheet obtained in step ST04, the portions where the internal electrodes 12U and 13U and the dummy electrodes 20U and 21U are arranged have a particularly high density.

(ステップST05:ダイシング)
ステップST04で得られた積層シートを、ダイシングにより、各積層体11となる未焼成の各積層体11Uごとに切り分ける。
(Step ST05: Dicing)
The laminated sheet obtained in step ST04 is cut into each unfired laminated body 11U that becomes each laminated body 11 by dicing.

図14は、本ステップST05で得られる未焼成の積層体11Uの斜視図である。積層体11Uでは、シート112U,113Uが電極層16Uとなり、シート114Uが保護層17U,18Uとなっている。   FIG. 14 is a perspective view of the unfired laminated body 11U obtained in step ST05. In the laminated body 11U, the sheets 112U and 113U are the electrode layers 16U, and the sheet 114U is the protective layers 17U and 18U.

電極層16Uの第1端面T1Uには第1内部電極12Uが露出し、電極層16Uの第2端面T2Uには第2内部電極13Uが露出している。また、端面T1U,T2U及び側面S1U,S2Uには、ダミー電極20U,21Uが露出している。   The first internal electrode 12U is exposed at the first end face T1U of the electrode layer 16U, and the second internal electrode 13U is exposed at the second end face T2U of the electrode layer 16U. The dummy electrodes 20U and 21U are exposed on the end faces T1U and T2U and the side faces S1U and S2U.

本ステップST05により得られる電極層16Uでは、ダミー電極20U,21Uが配置されない一般的な電極層よりも、ダミー電極20U,21Uが配置された稜部E1U,E2U,E3U,E4Uの密度が高くなる。これにより、本実施形態で製造される積層コンデンサ10では、積層体11の稜部E1,E2,E3,E4の密度が高くなる。   In the electrode layer 16U obtained in this step ST05, the density of the ridges E1U, E2U, E3U, E4U where the dummy electrodes 20U, 21U are arranged is higher than that of a general electrode layer where the dummy electrodes 20U, 21U are not arranged. . Thereby, in the multilayer capacitor 10 manufactured in the present embodiment, the density of the ridges E1, E2, E3, E4 of the multilayer body 11 is increased.

(ステップST06:バレル研磨)
図14に示す積層体11Uに対して、表面の平滑化や、バリ取り、面取りなどの目的で、バレル研磨を施す。これにより、図15に示す積層体11Uが得られる。
(Step ST06: Barrel polishing)
For the purpose of smoothing the surface, deburring, chamfering, etc., the laminated body 11U shown in FIG. 14 is subjected to barrel polishing. Thereby, the laminated body 11U shown in FIG. 15 is obtained.

バレル研磨によって、積層体11Uの端面T1U,T2Uが平滑化することにより、積層体11の端面T1U,T2Uと未焼成の外部電極14U,15Uとの密着性が高くなる。また、積層体11Uのバリが除去され、積層体11Uの頂部PUや稜部E1U,E2U,E3U,E4Uなどが面取りされることにより、積層体11Uに欠けやクラックが生じることを防止することができる。   By smoothing the end surfaces T1U and T2U of the multilayer body 11U by barrel polishing, the adhesion between the end surfaces T1U and T2U of the multilayer body 11 and the unfired external electrodes 14U and 15U is increased. Moreover, it is possible to prevent the stack 11U from being chipped or cracked by removing the burrs from the stack 11U and chamfering the top PU, the ridges E1U, E2U, E3U, E4U, and the like of the stack 11U. it can.

この一方で、積層体11Uの稜部E1U,E2U,E3U,E4Uでは、ダミー電極20U,21Uが設けられているため、バレル研磨による摩耗量が抑制される。このため、本実施形態で製造される積層コンデンサ10では、第1外部電極14と第2内部電極13との間の絶縁性、及び第2外部電極15と第1内部電極12との間の絶縁性が確保されるため、耐圧不良が発生しにくい。   On the other hand, since the dummy electrodes 20U and 21U are provided at the ridges E1U, E2U, E3U, and E4U of the multilayer body 11U, the amount of wear due to barrel polishing is suppressed. Therefore, in the multilayer capacitor 10 manufactured in this embodiment, the insulation between the first external electrode 14 and the second internal electrode 13 and the insulation between the second external electrode 15 and the first internal electrode 12 are performed. Therefore, the breakdown voltage is less likely to occur.

(ステップST07:脱バインダ処理)
図15に示すバレル研磨後の積層体11Uを、加熱することにより、脱バインダ処理を行う。脱バインダ処理は、例えば、窒素雰囲気中で行われる。
(Step ST07: binder removal processing)
A binder removal process is performed by heating the laminated body 11U after barrel polishing shown in FIG. The binder removal process is performed, for example, in a nitrogen atmosphere.

(ステップST08:焼成)
脱バインダ処理後の積層体11Uを焼成することにより、図2等に示す積層体11が得られる。積層体11Uでは、内部電極12U,13Uとダミー電極20U,21Uとが同種の金属材料で形成されているため、本ステップST08において内部電極12U,13Uとダミー電極20U,21Uとが同一の焼結挙動を示す。したがって、焼成後の積層体11にクラックなどが生じにくい。
(Step ST08: Firing)
The laminated body 11U shown in FIG. 2 etc. is obtained by baking the laminated body 11U after a binder removal process. In the laminated body 11U, the internal electrodes 12U and 13U and the dummy electrodes 20U and 21U are formed of the same kind of metal material. Therefore, in this step ST08, the internal electrodes 12U and 13U and the dummy electrodes 20U and 21U are sintered in the same manner. Shows behavior. Therefore, cracks and the like are unlikely to occur in the fired laminate 11.

(ステップST09:アニール)
焼成後の積層体11を、加熱することにより、アニールを行う。アニールは、例えば、還元性雰囲気中で行われる。
(Step ST09: Annealing)
The laminated body 11 after firing is annealed by heating. Annealing is performed in a reducing atmosphere, for example.

(ステップST10:再酸化処理)
アニール後の積層体11を、加熱することにより、再酸化処理を行う。再酸化処理は、酸化性雰囲気中で行われる。
(Step ST10: Reoxidation treatment)
The laminated body 11 after annealing is reoxidized by heating. The reoxidation process is performed in an oxidizing atmosphere.

(ステップST11:外部電極形成)
図16に示すように、再酸化処理後の積層体11に、外部電極14,15となるペースト状の外部電極14U,15Uを塗布して、積層コンデンサ10Uが得られる。そして、積層コンデンサ10Uに形成されたペースト状の外部電極14U,15Uを積層体11に焼き付ける。
(Step ST11: External electrode formation)
As shown in FIG. 16, the multilayer capacitor 10U is obtained by applying the paste-like external electrodes 14U and 15U to be the external electrodes 14 and 15 to the multilayer body 11 after the reoxidation treatment. Then, the paste-like external electrodes 14U and 15U formed on the multilayer capacitor 10U are baked on the multilayer body 11.

以上により、図1等に示す、本実施形態に係る積層コンデンサ10が得られる。   Thus, the multilayer capacitor 10 according to this embodiment shown in FIG. 1 and the like is obtained.

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。   The embodiment of the present invention has been described above, but the present invention is not limited to the above-described embodiment, and it is needless to say that various modifications can be made without departing from the gist of the present invention.

10…積層コンデンサ
11…積層体
12…第1内部電極
13…第2内部電極
14…第1外部電極
15…第2外部電極
16…電極層
17…第1保護層
18…第2保護層
20…第1ダミー電極
21…第2ダミー電極
E1,E2,E3,E4…稜部
T1,T2…端面
S1,S2…側面
DESCRIPTION OF SYMBOLS 10 ... Multilayer capacitor 11 ... Laminated body 12 ... 1st internal electrode 13 ... 2nd internal electrode 14 ... 1st external electrode 15 ... 2nd external electrode 16 ... Electrode layer 17 ... 1st protective layer 18 ... 2nd protective layer 20 ... 1st dummy electrode 21 ... 2nd dummy electrode E1, E2, E3, E4 ... Edge part T1, T2 ... End surface S1, S2 ... Side surface

Claims (6)

第1方向に交互に積層された内部電極及び誘電体層と、前記第1方向の両側に配置された保護層と、前記第1方向を向いた第1面と、前記第1方向と直交する第2方向を向いた第2面と、前記第1及び第2方向と直交する第3方向を向いた第3面と、前記第1面と前記第2面とを接続する稜部と、を有する積層体と、
前記第2面を覆い、前記内部電極に接続される外部電極と、
前記第2及び第3面に露出する複数のダミー電極と
を具備し、
前記複数のダミー電極は、前記保護層に配置され、当該保護層に隣接する内部電極の端部が露出していない方の前記第2面に露出する複数の第2ダミー電極を含み、
すべての前記複数の第2ダミー電極が、前記端部と、当該端部に最も近い前記稜部と、の間に配置されている
積層コンデンサ。
Internal electrodes and dielectric layers alternately stacked in a first direction, protective layers disposed on both sides of the first direction, a first surface facing the first direction, and orthogonal to the first direction A second surface facing the second direction, a third surface facing the third direction orthogonal to the first and second directions, and a ridge connecting the first surface and the second surface. A laminate having
An external electrode that covers the second surface and is connected to the internal electrode;
A plurality of dummy electrodes exposed on the second and third surfaces;
The plurality of dummy electrodes includes a plurality of second dummy electrodes that are disposed on the protective layer and exposed on the second surface of the inner electrode adjacent to the protective layer that is not exposed,
All the said several 2nd dummy electrodes are arrange | positioned between the said edge part and the said ridge part nearest to the said edge part. Multilayer capacitor.
請求項1に記載の積層コンデンサであって、
前記保護層が、誘電体層と前記第2ダミー電極とからなる
積層コンデンサ。
The multilayer capacitor according to claim 1,
A multilayer capacitor in which the protective layer includes a dielectric layer and the second dummy electrode.
請求項1または2に記載の積層コンデンサであって
前記ダミー電極は、前記内部電極の前記第3面側に設けられた第1ダミー電極を含む
積層コンデンサ。
The multilayer capacitor according to claim 1, wherein the dummy electrode includes a first dummy electrode provided on the third surface side of the internal electrode.
請求項3に記載の積層コンデンサであって、
前記内部電極と、当該内部電極から離間する前記第1ダミー電極と、の間の距離が、
前記誘電体層の厚みよりも大きい
積層コンデンサ。
The multilayer capacitor according to claim 3,
The distance between the internal electrode and the first dummy electrode spaced from the internal electrode is
A multilayer capacitor having a thickness greater than that of the dielectric layer.
請求項3又は4に記載の積層コンデンサであって、
前記内部電極と、前記第1ダミー電極と、前記第2ダミー電極とは同種の金属材料により形成されている
積層コンデンサ。
The multilayer capacitor according to claim 3 or 4,
The internal capacitor, the first dummy electrode, and the second dummy electrode are formed of the same kind of metal material.
請求項3から5のいずれか1項に記載の積層コンデンサであって、
前記第1ダミー電極は、三角形状に形成される
積層コンデンサ。
A multilayer capacitor according to any one of claims 3 to 5,
The first dummy electrode is a multilayer capacitor formed in a triangular shape.
JP2018154407A 2018-08-21 2018-08-21 Multilayer capacitor Pending JP2018198326A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018154407A JP2018198326A (en) 2018-08-21 2018-08-21 Multilayer capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018154407A JP2018198326A (en) 2018-08-21 2018-08-21 Multilayer capacitor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014143587A Division JP2016021437A (en) 2014-07-11 2014-07-11 Multilayer capacitor and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2018198326A true JP2018198326A (en) 2018-12-13

Family

ID=64662745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018154407A Pending JP2018198326A (en) 2018-08-21 2018-08-21 Multilayer capacitor

Country Status (1)

Country Link
JP (1) JP2018198326A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129476A (en) * 1995-10-30 1997-05-16 Murata Mfg Co Ltd Ceramic electronic part
JPH1126284A (en) * 1997-06-30 1999-01-29 Taiyo Yuden Co Ltd Chip electronic component and its manufacture
JP2000353636A (en) * 1999-04-06 2000-12-19 Matsushita Electric Ind Co Ltd Laminated ceramic part
JP2010045372A (en) * 2008-08-18 2010-02-25 Avx Corp Ultra broadband capacitor
JP2013084871A (en) * 2011-10-12 2013-05-09 Samsung Electro-Mechanics Co Ltd Multilayered ceramic electronic component and fabrication method thereof
JP2013093374A (en) * 2011-10-24 2013-05-16 Murata Mfg Co Ltd Electronic component

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129476A (en) * 1995-10-30 1997-05-16 Murata Mfg Co Ltd Ceramic electronic part
JPH1126284A (en) * 1997-06-30 1999-01-29 Taiyo Yuden Co Ltd Chip electronic component and its manufacture
JP2000353636A (en) * 1999-04-06 2000-12-19 Matsushita Electric Ind Co Ltd Laminated ceramic part
JP2010045372A (en) * 2008-08-18 2010-02-25 Avx Corp Ultra broadband capacitor
JP2013084871A (en) * 2011-10-12 2013-05-09 Samsung Electro-Mechanics Co Ltd Multilayered ceramic electronic component and fabrication method thereof
JP2013093374A (en) * 2011-10-24 2013-05-16 Murata Mfg Co Ltd Electronic component

Similar Documents

Publication Publication Date Title
US9418789B2 (en) Multilayer ceramic electronic component
KR101523630B1 (en) Lamination type ceramic electronic part
US11094464B2 (en) Electronic component
JP5590055B2 (en) Manufacturing method of multilayer ceramic capacitor and multilayer ceramic capacitor
KR102089695B1 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2016152379A (en) Multilayer capacitor and method of manufacturing the same
JP2015111655A (en) Ceramic electronic component
JP7196946B2 (en) Manufacturing method for multilayer ceramic electronic component
CN113539679B (en) Laminated ceramic capacitor
JP2016021437A (en) Multilayer capacitor and method for manufacturing the same
KR102620526B1 (en) Multi-layered ceramic capacitor and method of manufacturing the same
KR101761938B1 (en) Multi-layered ceramic electronic component
JP2018198327A (en) Multilayer capacitor and method of manufacturing the same
JPH1012475A (en) Layer-built ceramic electronic component
JP2019079977A (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP6469899B2 (en) Multilayer capacitor
JP6374237B2 (en) Multilayer capacitor
JP2014082462A (en) Multilayer ceramic capacitor
JP2018198326A (en) Multilayer capacitor
JP2022073617A (en) Multilayer ceramic capacitor
JP6591771B2 (en) Multilayer capacitor
JP7188345B2 (en) Manufacturing method for multilayer ceramic electronic component
JP2012222290A (en) Multilayer ceramic capacitor
JP6189742B2 (en) Multilayer electronic component and manufacturing method thereof
US8721820B2 (en) Method for manufacturing multilayer ceramic electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190903