JP2018198327A - Multilayer capacitor and method of manufacturing the same - Google Patents
Multilayer capacitor and method of manufacturing the same Download PDFInfo
- Publication number
- JP2018198327A JP2018198327A JP2018154408A JP2018154408A JP2018198327A JP 2018198327 A JP2018198327 A JP 2018198327A JP 2018154408 A JP2018154408 A JP 2018154408A JP 2018154408 A JP2018154408 A JP 2018154408A JP 2018198327 A JP2018198327 A JP 2018198327A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- multilayer capacitor
- dummy
- multilayer
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、耐圧不良を防止可能な積層コンデンサ及びその製造方法に関する。 The present invention relates to a multilayer capacitor capable of preventing a breakdown voltage failure and a method for manufacturing the same.
積層コンデンサは、第1内部電極と誘電体層と第2内部電極とが積層された積層体と、積層体の両端面にそれぞれ設けられた第1及び第2外部電極とを具備する。第1外部電極は第1内部電極に接続され、第2外部電極は第2内部電極に接続される。積層体の両端面には、第1外部電極と第2内部電極とを絶縁し、第2外部電極と第1内部電極とを絶縁するためのエンドマージン部が設けられる。 The multilayer capacitor includes a multilayer body in which a first internal electrode, a dielectric layer, and a second internal electrode are stacked, and first and second external electrodes provided on both end faces of the multilayer body, respectively. The first external electrode is connected to the first internal electrode, and the second external electrode is connected to the second internal electrode. End margin portions for insulating the first external electrode and the second internal electrode and insulating the second external electrode and the first internal electrode are provided on both end faces of the multilayer body.
積層コンデンサの製造過程では、第1及び第2外部電極を設ける前の積層体に対して、表面の平滑化や、バリ取り、面取りなどの目的で、バレル研磨が施される(例えば特許文献1参照)。バレル研磨により、第1及び第2外部電極の積層体に対する密着性が向上するとともに、積層コンデンサの製造過程で積層体の頂部などが欠けることを防止することができる。 In the manufacturing process of the multilayer capacitor, barrel polishing is performed on the multilayer body before the first and second external electrodes are provided for the purpose of surface smoothing, deburring, chamfering, and the like (for example, Patent Document 1). reference). Barrel polishing improves the adhesion of the first and second external electrodes to the multilayer body, and can prevent the top of the multilayer body from being chipped during the production process of the multilayer capacitor.
積層コンデンサの積層体は、脆性材料であるセラミックスによって構成されるため、バレル研磨によって摩耗しやすい。積層体がバレル研磨によって摩耗しすぎると、積層体の両端面のエンドマージン部が狭くなり、第1外部電極と第2内部電極との間、及び第2外部電極と第1内部電極との間の耐圧性が不十分になる場合がある。 Since the laminated body of the multilayer capacitor is composed of ceramics which are brittle materials, it is easily worn by barrel polishing. If the laminate is worn too much by barrel polishing, the end margins on both end faces of the laminate are narrowed, and between the first external electrode and the second internal electrode and between the second external electrode and the first internal electrode. May have insufficient pressure resistance.
以上のような事情に鑑み、本発明の目的は、耐圧不良を防止可能な積層コンデンサ及びその製造方法を提供することにある。 In view of the circumstances as described above, an object of the present invention is to provide a multilayer capacitor capable of preventing a breakdown voltage failure and a method for manufacturing the same.
上記目的を達成するため、本発明の一形態に係る積層コンデンサは、積層体と、外部電極と、第1ダミー電極と、第2ダミー電極とを具備する。
上記積層体は、内部電極と誘電体層とが交互に積層され、保護層を有する。
上記外部電極は、上記積層体の端面を覆い、上記内部電極に接続される。
上記第1ダミー電極は、上記内部電極の側面側に設けられ、上記積層体の端面及び側面に露出する。
上記第2ダミー電極は、上記保護層に設けられ、上記積層体の端面及び側面に露出する。
In order to achieve the above object, a multilayer capacitor according to an embodiment of the present invention includes a multilayer body, an external electrode, a first dummy electrode, and a second dummy electrode.
The laminated body has internal electrodes and dielectric layers alternately laminated and has a protective layer.
The external electrode covers the end surface of the laminate and is connected to the internal electrode.
The first dummy electrode is provided on a side surface side of the internal electrode, and is exposed on an end surface and a side surface of the stacked body.
The second dummy electrode is provided on the protective layer and exposed on an end surface and a side surface of the stacked body.
この構成では、積層体の両端面の外周部に、第1及び第2ダミー電極が設けられる。積層体の両端面の外周部は、金属材料で構成される第1及び第2ダミー電極が高強度である上に、密度が高くなるため、バレル研磨により摩耗しにくい。つまり、この積層コンデンサでは、第1及び第2ダミー電極によって、積層体の両端面の外周部がバレル研磨により過剰に摩耗することを防止することができる。これにより、この積層コンデンサでは、外部電極と内部電極との間の絶縁性が確保されるため、耐圧不良が発生しにくくなる。 In this configuration, the first and second dummy electrodes are provided on the outer peripheral portions of both end faces of the multilayer body. Since the first and second dummy electrodes made of a metal material have high strength and the density is high, the outer peripheral portions of both end faces of the laminate are not easily worn by barrel polishing. That is, in this multilayer capacitor, the first and second dummy electrodes can prevent the outer peripheral portions of both end faces of the multilayer body from being excessively worn by barrel polishing. Thereby, in this multilayer capacitor, insulation between the external electrode and the internal electrode is ensured, so that a withstand voltage failure is less likely to occur.
上記第2ダミー電極は、上記積層体の一方の側面から他方の側面まで連続していてもよい。
この構成では、バレル研磨によって保護層が摩耗しすぎることを防止できるため、外部電極と、最上部及び最下部の内部電極との間の耐圧性の低下を抑制できる。
The second dummy electrode may be continuous from one side surface to the other side surface of the laminate.
In this configuration, it is possible to prevent the protective layer from being excessively worn by barrel polishing, and thus it is possible to suppress a decrease in pressure resistance between the external electrode and the uppermost and lowermost internal electrodes.
上記保護層に上記第2ダミー電極が複数存在してもよい。
この構成では、バレル研磨によって保護層が摩耗しすぎることを効果的に防止できるため、外部電極と、最上部及び最下部の内部電極との間の耐圧性の低下を効果的に抑制できる。
A plurality of the second dummy electrodes may be present in the protective layer.
In this configuration, it is possible to effectively prevent the protective layer from being excessively worn by barrel polishing, so that it is possible to effectively suppress a decrease in pressure resistance between the external electrode and the uppermost and lowermost internal electrodes.
上記内部電極と、当該内部電極から離間する上記第1ダミー電極と、の間の距離が、上記誘電体層の厚みよりも大きくてもよい。
この構成では、バレル研磨後にも、内部電極と、当該内部電極から離間する第1ダミー電極との間の距離を保てるため、積層コンデンサの耐圧性の低下を抑制できる。
A distance between the internal electrode and the first dummy electrode separated from the internal electrode may be larger than a thickness of the dielectric layer.
In this configuration, since the distance between the internal electrode and the first dummy electrode that is separated from the internal electrode can be maintained even after barrel polishing, it is possible to suppress a decrease in the pressure resistance of the multilayer capacitor.
上記内部電極と、上記第1ダミー電極と、上記第2ダミー電極とは同種の金属材料により形成されていてもよい。
この構成では、積層コンデンサの焼成時に、第1及び第2内部電極と、第1及び第2ダミー電極とが同様の焼結挙動を示すようになる。これにより、積層コンデンサにクラックが生じにくくなる。
The internal electrode, the first dummy electrode, and the second dummy electrode may be formed of the same metal material.
In this configuration, the first and second internal electrodes and the first and second dummy electrodes exhibit the same sintering behavior when the multilayer capacitor is fired. This makes it difficult for cracks to occur in the multilayer capacitor.
本発明の一形態に係る積層コンデンサの製造方法では、セラミックシートが準備される。
上記セラミックシートに、内部電極と第1ダミー電極とを形成して、第1シートが作製される。
上記セラミックシートに、第2ダミー電極を形成して、第2シートが作製される。
上記セラミックシートと上記第1シートと上記第2シートとを積層して、積層体が作製される。
上記積層体が切断される。
切断された上記積層体に対してバレル研磨が施される。
上記バレル研磨が施された上記積層体が焼成される。
In the method for manufacturing a multilayer capacitor according to one aspect of the present invention, a ceramic sheet is prepared.
An internal electrode and a first dummy electrode are formed on the ceramic sheet to produce a first sheet.
A second dummy electrode is formed on the ceramic sheet to produce a second sheet.
The ceramic sheet, the first sheet, and the second sheet are laminated to produce a laminate.
The laminate is cut.
Barrel polishing is performed on the cut laminate.
The laminate subjected to the barrel polishing is fired.
耐圧不良を防止可能な積層コンデンサ及びその製造方法を提供することができる。 A multilayer capacitor capable of preventing a breakdown voltage failure and a manufacturing method thereof can be provided.
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
In the drawing, an X axis, a Y axis, and a Z axis that are orthogonal to each other are shown as appropriate. The X axis, Y axis, and Z axis are common in all drawings.
[積層コンデンサ10の構成]
図1は本発明の第1の実施形態に係る積層コンデンサ10の斜視図である。積層コンデンサ10は、積層体11と、第1外部電極14と、第2外部電極15とを具備する。外部電極14,15は、積層体11のX軸方向両端部にそれぞれ設けられている。
[Configuration of Multilayer Capacitor 10]
FIG. 1 is a perspective view of the
図2は、積層体11の斜視図である。積層体11は、X軸に垂直な第1端面T1及び第2端面T2を有する。第1外部電極14は第1端面T1に設けられ、第2外部電極15は第2端面T2に設けられる。また、積層体11は、Y軸に垂直な第1側面S1及び第2側面S2を有する。
FIG. 2 is a perspective view of the
積層体11は、電極層16と、第1保護層17と、第2保護層18とを有する。電極層16は、X軸、Y軸及びZ軸に沿った辺を有する直方体状である。保護層17,18は、いずれもXY平面に沿って延びる平板状である。第1保護層17は電極層16のZ軸方向上面に設けられ、第2保護層18は電極層16のZ軸方向下面に設けられている。
The
積層体11は、電極層16及び保護層17,18の全体としてX軸、Y軸及びZ軸に沿った辺を有する略直方体状である。外部電極14,15を設ける前の積層体11には、表面の平滑化や、バリ取り、面取りなどの目的で、バレル研磨が施されている。バレル研磨により、特に積層体11の8つの頂部Pが摩耗してなだらかな曲面となっている。
The
図3は積層コンデンサ10の図1のA−A'線に沿った断面図であり、図4は積層コンデンサ10の図1のB−B'線に沿った断面図である。また、図5は積層コンデンサ10の図1のC−C'線に沿った断面図であり、図6は積層コンデンサ10の図1のD−D'線に沿った断面図である。
3 is a cross-sectional view of the
つまり、図3,4は積層コンデンサ10のZX平面に平行な断面を示している。図3は積層コンデンサ10のY軸方向中央部を示し、図4は積層コンデンサ10のY軸方向端部を示している。また、図5,6は積層コンデンサ10のYZ平面に平行な断面を示している。図5は積層コンデンサ10のX軸方向中央部を示し、図6は積層コンデンサ10のX軸方向端部を示している。
3 and 4 show cross sections of the
電極層16は、複数の第1内部電極12と、複数の第2内部電極13とを有する。内部電極12,13は、いずれもXY平面に沿って延びるシート状であり、Z軸方向に交互に積層されている。第1内部電極12は、第1端面T1に露出し、第1外部電極14に接続されている。第2内部電極13は、第2端面T2に露出し、第2外部電極15に接続されている。
The
電極層16は、エンドマージン部24と、サイドマージン部25とを有する。エンドマージン部24は電極層16の端面T1,T2にそれぞれ設けられ、サイドマージン部25は電極層16の側面S1,S2にそれぞれ設けられている。
The
エンドマージン部24は、第1端面T1と第2内部電極13との間、及び第2端面T2と第1内部電極12との間にマージンを形成し、第1外部電極14と第2内部電極13とを絶縁するとともに、第2外部電極15と第1内部電極12とを絶縁する。サイドマージン部25は、側面S1,S2と内部電極12,13との間にマージンを形成し、側面S1,S2における耐圧性を確保する。
The
保護層17,18は、電極層16のZ軸方向上下面にある内部電極12,13を覆い、当該内部電極12,13と、積層体11の端面T1,T2からZ軸方向上下面に回り込んでいる外部電極14,15とを絶縁する。したがって、第1外部電極14はエンドマージン部24及び保護層17,18によって第2内部電極13から絶縁され、第2外部電極15はエンドマージン部24及び保護層17,18によって第1内部電極12から絶縁されている。
The protective layers 17 and 18 cover the
積層コンデンサ10の積層体11(電極層16及び保護層17,18)は誘電体セラミックスによって構成されている。積層コンデンサ10では、積層体11を構成するセラミックスとして、第1内部電極12と第2内部電極13との間の各誘電体層の容量を大きくするため、高誘電率の材料が採用される。
The multilayer body 11 (
積層体11を構成するセラミックスとしては、例えば、チタン酸バリウム(BaTiO3)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が採用可能である。
As the ceramic constituting the
上記の構成により、積層コンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数の誘電体層に電圧が加わる。
With the above configuration, in the
積層コンデンサ10の耐電圧は望ましく25V以上であり、更に望ましくは50V以上である。積層コンデンサ10にて高い耐圧性が得られるようにするため、電極層16における誘電体層の層厚みを厚くする。誘電体層の層厚みを厚くすると、積層コンデンサ10の層間における内部電極12,13の比率が低くなる。誘電体層の厚さは、望ましく6μm以上であり、更に望ましくは9μm以上である。
The withstand voltage of the
積層コンデンサ10の製造過程では、未焼成の積層体11にバレル研磨が施される。本発明者は、積層体11の角部(頂部や稜部)がバレル研磨によって過剰に摩耗し、外部電極14,15と内部電極12,13との間の距離が近くなりすぎと、積層コンデンサ10の耐圧性が低下することを見いだした。
In the manufacturing process of the
このため、本実施形態に係る積層コンデンサ10では、ダミー電極20,21を積層体11に配置することにより、積層体11の角部の密度を高め、積層体11の角部が摩耗しすぎることを防止する。更に、ダミー電極20,21は金属材料で形成されているため、積層体11の角部の摩耗がより効果的に抑制される。
For this reason, in the
図7Aは電極層16の平面図であり、図8は保護層17,18の平面図である。積層コンデンサ10の積層体11は、第1ダミー電極20と、第2ダミー電極21とを有する。第1ダミー電極20は電極層16に設けられ、第2ダミー電極21は保護層17,18にそれぞれ設けられている。
FIG. 7A is a plan view of the
第1ダミー電極20は、XY平面に沿って延び、X軸及びY軸に平行な辺を有する矩形状に形成されている。第1ダミー電極20は、サイドマージン部25の端面T1,T2に隣接する位置にそれぞれ配置されている。換言すると、第1ダミー電極20は、電極層16のエンドマージン部24とサイドマージン部25とが交差する4隅に配置されている。
The
より詳細には、第1ダミー電極20は、第1端面T1のZ軸方向に平行な2つの辺に沿った第1稜部E1、及び第2端面T2のZ軸に平行な2つの辺に沿った第2稜部E2にそれぞれ設けられている。第1ダミー電極20は、第1稜部E1にて第1端面T1及び側面S1,S2に露出し、第2稜部E2にて第2端面T2及び側面S1,S2に露出している。
More specifically, the
一態様として、第1ダミー電極20は、稜部E1,E2に沿って、Z軸方向に積層されている。各第1ダミー電極20のZ軸方向の位置は、各内部電極12,13のZ軸方向の位置と一致している。Z軸方向に等しい位置にある第1ダミー電極20と内部電極12,13とはY軸方向に離間し、Z軸方向に等しい位置にある第1ダミー電極20同士はX軸方向に離間している。
As one aspect, the
本態様の積層コンデンサ10では、内部電極12,13と、当該内部電極12,13と異なる極の第1ダミー電極20と、の間の距離が、誘電体層の厚みよりも大きい。つまり、第1内部電極12と、第2外部電極15側の第1ダミー電極20と、の間の距離が誘電体層の厚みよりも大きい。また、第2内部電極13と、第1外部電極14側の第1ダミー電極20と、の間の距離が誘電体層の厚みよりも大きい。
In the
これにより、内部電極12,13と、当該内部電極12,13と異なる極の第1ダミー電極20と、の間の距離が適切に確保されるようになるため、積層コンデンサ10の耐圧性の低下を抑制できる。
As a result, the distance between the
なお、第1ダミー電極20は、内部電極12,13の縁部の延長線(図7A中の二点鎖線L)よりも積層体11の側面S1,S2側に配置されていればよい。したがって、第1ダミー電極20は、内部電極12,13が存在しないエンドマージン部24内に収まるように配置されていてもよい。
In addition, the
また、第1ダミー電極20の形状は、矩形状に限定されない。例えば、図7Bに示すように、第1ダミー電極20の形状は三角形状であってもよい。この場合、エンドマージン部24及びサイドマージン部25の幅を小さくした場合にも、内部電極12,13の頂部と三角形状の第1ダミー電極20との間の距離を維持できるため、積層コンデンサ10の耐圧性の低下を抑制できる。
Further, the shape of the
更に、図7Cに示すように、内部電極12,13の引出部と、同極の第1ダミー電極20とが接続されていてもよい。この場合、内部電極12,13が第1ダミー電極20と一体となってT字型を呈するようになる。これにより、積層体11の密度が向上するため、積層体11が摩耗しすぎることを防止でき、積層コンデンサ10の耐圧性の低下を更に抑制できる。
Furthermore, as shown to FIG. 7C, the extraction | drawer part of the
なお、第1ダミー電極20の形状は、第1ダミー電極20が内部電極12,13からY軸方向に離間し、第1ダミー電極20同士がX軸方向に離間するように、任意に決定可能である。
The shape of the
第2ダミー電極21は、XY平面に沿って延び、X軸及びY軸に平行な辺を有する矩形状に形成されている。第2ダミー電極21は、保護層17,18の端面T1,T2に隣接する位置にそれぞれ配置され、X軸方向に相互に対向している。換言すると、第2ダミー電極21は、電極層16のエンドマージン部24のZ軸方向上方及び下方の領域に配置されている。
The
より詳細には、第2ダミー電極21は、第1端面T1のY軸方向に平行な2つの辺に沿った第3稜部E3、及び第2端面T2のY軸に平行な2つの辺に沿った第4稜部E4にそれぞれ設けられている。第2ダミー電極21は、稜部E3,E4のY軸方向の全幅にわたって延びる。したがって、第2ダミー電極21は、第3稜部E3にて第1端面T1及び側面S1,S2に露出し、第4稜部E4にて第2端面T2及び側面S1,S2に露出している。
More specifically, the
つまり、第2ダミー電極21は、積層体11の一方の側面S1(S2)から他方の側面S2(S1)まで連続している。第2ダミー電極21は、Z軸方向最上部及び最下部の内部電極12,13を覆うように矩形状に形成され、保護層17,18が摩耗しすぎることを抑制する。これにより、外部電極14,15と、Z軸方向最上部及び最下部の内部電極12,13との間の耐圧性の低下を抑制できる。
That is, the
また、積層コンデンサ10は保護層17,18に第2ダミー電極21が複数存在する構成とされることにより、保護層17,18の摩耗が更に抑制されるため、外部電極14,15と、Z軸方向最上部及び最下部の内部電極12,13との間の耐圧性の低下を更に抑制できる。
Further, since the
図2,3,4,6に示すように、第2ダミー電極21は、端面T1,T2に沿って、Z軸方向に積層されている。本実施形態では、保護層17,18にそれぞれ2層の第2ダミー電極21が設けられている。Z軸方向に等しい位置にある第2ダミー電極21同士はX軸方向に離間している。なお、各第2ダミー電極21の形状は、第2ダミー電極21同士がX軸方向に離間するように、適宜決定可能である。
As shown in FIGS. 2, 3, 4, and 6, the
ダミー電極20,21は、内部電極12,13と同種の金属材料により形成されている。内部電極12,13及びダミー電極20,21は、例えば、ニッケル(Ni)や銅(Cu)によって形成することができる。この場合、焼成時の内部電極12,13の収縮とダミー電極20,21の収縮が同程度となるため、焼成時のクラックの発生を防げる効果が得られる。なお、内部電極12,13及びダミー電極20,21は、相互に異なる金属材料により形成される複数の層によって構成されていてもよい。
The
上述のように、積層コンデンサ10の製造過程にて外部電極14,15を設ける前の積層体11に対してバレル研磨が施されるが、バレル研磨では、積層体11の頂部Pや、積層体11の各辺に沿った稜部が摩耗しやすい。特に、積層コンデンサ10では、積層体11の第1端面T1側の稜部E1,E3、及び積層体11の第2端面T2側の稜部E2,E4が過剰に摩耗すると、耐圧不良が発生しやすくなる。
As described above, barrel polishing is performed on the
つまり、積層体11の第1端面T1側では、第1稜部E1が過剰に摩耗すると、図7Aに示す第1稜部E1と第2内部電極13との間隔d1が狭くなる。また、第3稜部E3が過剰に摩耗すると、図3に示す第3稜部E3と第2内部電極13との間隔d3が狭くなる。これらの場合に、第1外部電極14と第2内部電極13とが近接してしまう。
That is, on the first end face T1 side of the
また、積層体11の第2端面T2側では、第2稜部E2が過剰に摩耗すると、図7Aに示す第2稜部E2と第1内部電極12との間隔d2が狭くなる。また、第4稜部E4が過剰に摩耗すると、図3に示す第4稜部E4と第1内部電極12との間隔d4が狭くなる。これらの場合に、第2外部電極15と第1内部電極12とが近接してしまう。
On the second end face T2 side of the
このような場合に、積層コンデンサ10では、エンドマージン部24及び保護層17,18による絶縁性が不十分になると、第1外部電極14と第2内部電極13との間、及び第2外部電極15と第1内部電極12との間で耐圧不良が発生する。
In such a case, in the
特に、本実施形態のように高電圧で使用される積層コンデンサ10では、外部電極14,15間に加わる電圧が高くなるため、第1外部電極14と第2内部電極13との間、及び第2外部電極15と第1内部電極12との間で放電が起こりやすくなる。したがって、バレル研磨による積層体11の稜部E1,E2,E3,E4の摩耗量がより抑制される必要がある。
In particular, in the
その点、本実施形態に係る積層コンデンサ10では、積層体11の稜部E1,E2,E3,E4にダミー電極20,21が配置されている。ダミー電極20,21は積層体11を構成するセラミックスよりもヤング率の高い金属材料で形成されているため、積層コンデンサ10ではバレル研磨による積層体11の稜部E1,E2,E3,E4の摩耗量が抑制される。
In that respect, in the
更に、積層体11の稜部E1,E2,E3,E4は、ダミー電極20,21が存在することにより、積層体11の他の部分よりも高密度となる。したがって、積層体11の稜部E1,E2,E3,E4は高い強度を有するため、積層コンデンサ10ではバレル研磨による積層体11の稜部E1,E2,E3,E4の摩耗量が効果的に抑制される。
Furthermore, the ridges E1, E2, E3, and E4 of the
このように、本実施形態に係る積層コンデンサ10では、バレル研磨による積層体11の稜部E1,E2,E3,E4の摩耗量が効果的に抑制されるため、第1外部電極14と第2内部電極13との間の絶縁性、及び第2外部電極15と第1内部電極12との間の絶縁性が確保される。したがって、積層コンデンサ10では、耐圧不良が発生しにくい。
As described above, in the
比較例として、本実施形態に係るダミー電極20,21を設けずに、積層コンデンサを作製した。この積層コンデンサを10000個作製したところ、3個の積層コンデンサに耐圧不良が発生した。一方、本実施形態に係る積層コンデンサ10を10000個作製したところ、いずれの積層コンデンサ10でも耐圧不良が発生しなかった。このように、本実施形態に係る積層コンデンサ10では高い製造歩留まりが得られる。
As a comparative example, a multilayer capacitor was manufactured without providing the
また、本実施形態に係る積層コンデンサ10では、積層体11の稜部E1,E2,E3,E4が高い強度を有するため、製造過程で積層体11に加わる衝撃などによって、稜部E1,E2,E3,E4が損傷を受けにくい。したがって、積層コンデンサ10では、バレル研磨時に限らず、全製造過程において、積層体11の稜部E1,E2,E3,E4が損傷を受けることによる耐圧不良が発生しにくい。
Further, in the
なお、各保護層17,18における第2ダミー電極21がZ軸方向に積層される層数が多いほどバレル研磨による保護層17,18の摩耗量が抑制されるため、各保護層17,18ごとに複数層の第2ダミー電極21が配置されることが好ましい。しかし、第2ダミー電極21は、保護層17,18にそれぞれ少なくとも1層ずつ配置されていれば、上記の効果が得られる。
In addition, since the abrasion amount of the
また、本実施形態に係る積層コンデンサ10では、ダミー電極20,21を内部電極12,13と一括して形成することにより製造コストを低減可能である。したがって、ダミー電極20,21は内部電極12,13と同種の金属材料で形成されることが好ましい。しかし、ダミー電極20,21は、積層体11を構成するセラミックスよりもヤング率の高い金属材料によって形成されていれば、上記の効果が得られる。
In the
更に、ダミー電極20,21は、上述のとおり、内部電極12,13とは異なり電気的な接続を生成する機能を有さないため、電気抵抗の低い金属材料で形成されていなくてもよい。つまり、ダミー電極20,21は、金属材料以外の材料により形成されるダミー部材として構成されていてもよい。更に、第1ダミー電極20と第2ダミー電極21とが相互に異なる材料によって形成されていてもよい。
Furthermore, as described above, the
なお、本実施形態に係る積層コンデンサ10は以下の態様を採ることも可能である。内部電極12,13として、第1内部電極12と、第2内部電極13とを具備し、第1内部電極12の4角に、第1ダミー電極20が形成され、第2内部電極13の4角に、第1ダミー電極20が形成されていてもよい。また、積層体11の第1端面T1に第2ダミー電極21が形成されおり、積層体11の第2端面T2に第2ダミー電極21が形成されていてもよい。望ましくは、積層体11の第1端面T1に複数の第2ダミー電極21が形成されおり、積層体11の第2端面T2に複数の第2ダミー電極21が形成されていてもよい。
The
[積層コンデンサ10の製造方法]
図9は、本実施形態に係る積層コンデンサ10の製造方法を示すフローチャートである。図10〜16は積層コンデンサ10の製造過程を示す図である。以下、積層コンデンサ10の製造方法について、図9に沿って、図10〜16を適宜参照しながら説明する。
[Method of Manufacturing Multilayer Capacitor 10]
FIG. 9 is a flowchart showing a method for manufacturing the
(ステップST01:セラミックシート準備)
電極層16及び保護層17,18を形成するためのセラミックシート110Uを準備する。セラミックシート110Uは、未焼成の誘電体グリーンシートとして構成される。
(Step ST01: Preparation of ceramic sheet)
A
セラミックシート110Uは、例えば、ロールコーターを用いてシート状に成形することができる。セラミックシート110Uは各積層コンデンサ10ごとに切り分けられておらず、以降のステップST02〜ST04は、複数の積層コンデンサ10について一括して行うことが可能である。
The
(ステップST02:電極印刷)
ステップST02では、セラミックシート110UのZ軸方向上面に、内部電極12,13及びダミー電極20,21となる、未焼成の内部電極12U,13U及びダミー電極20U,21Uを形成し、第1シート112U、第2シート113U、及び第3シート114Uを作製する。未焼成の内部電極12U,13U及びダミー電極20U,21Uは、例えば、スクリーン印刷法を用いて、同種の金属材料によって一括して形成される。
(Step ST02: electrode printing)
In step ST02, unfired
図10は第1シート112UのZ軸方向上面を示す平面図であり、図11は第2シート113UのZ軸方向上面を示す平面図であり、図12は第3シート114UのZ軸方向上面を示す平面図である。
10 is a plan view showing an upper surface in the Z-axis direction of the
図10に示すように、第1シート112Uには、第1内部電極12となる未焼成の第1内部電極12Uと、第1ダミー電極20となる未焼成の第1ダミー電極20Uとが形成される。
図11に示すように、第2シート113Uには、第2内部電極13となる未焼成の第2内部電極13Uと、第1ダミー電極20となる未焼成の第1ダミー電極20Uとが形成される。
図12に示すように、第3シート114Uには、第2ダミー電極21となる未焼成の第2ダミー電極21Uが形成される。
As shown in FIG. 10, the first sheet 112 </ b> U is formed with an unfired first
As shown in FIG. 11, the
As shown in FIG. 12, unfired
(ステップST03:積層)
図13に示すように、シート112U,113U,114Uを積層する。第1シート112U及び第2シート113Uは、Z軸方向に交互に配置される。第3シート114Uは、第1シート112U及び第2シート113UをZ軸方向に挟んで、Z軸方向の上部及び下部に配置される。また、Z軸方向最上部には電極が形成されていないセラミックシート110Uが配置される。
(Step ST03: Lamination)
As shown in FIG. 13, the
第1シート112U及び第2シート113Uの枚数は、積層コンデンサ10における誘電体層の層数に応じて適宜決定可能である。また、シート114の枚数は、積層コンデンサ10における保護層17,18の厚さに応じて適宜決定可能である。
The number of the
図13では、説明の便宜上、シート112U,113U,114U,110Uが各積層コンデンサ10をごとに切り分けられた状態を示している。しかし、作業効率及びハンドリング性などの観点から、シート112U,113U,114Uは、本ステップST03より後のステップ(本実施形態ではステップST05)にて、各積層コンデンサ10をごとに切り分けられることが好ましい。
In FIG. 13, for convenience of explanation, the
(ステップST04:熱圧着)
積層されたシート112U,113U,114Uを熱圧着する。これにより、複数のシート112U,113U,114Uが一体化し、複数の未焼成の積層体11Uが配列された積層シートが得られる。熱圧着の方法としては、例えば、静水圧プレス法を用いることができる。
(Step ST04: thermocompression bonding)
The
内部電極12U,13U及びダミー電極20U,21Uは、セラミックシート110UのZ軸方向上面に印刷されているため、セラミックシート110UのZ軸方向上面からわずかに張り出している。このため、シート112U,113U,114Uの熱圧着の際に、内部電極12U,13U及びダミー電極20U,21Uが張り出した部分の圧力が高くなる。
Since the
したがって、本ステップST04で得られる積層シートでは、内部電極12U,13U及びダミー電極20U,21Uが配置された部分が特に高密度となる。
Therefore, in the laminated sheet obtained in step ST04, the portions where the
(ステップST05:ダイシング)
ステップST04で得られた積層シートを、ダイシングにより、各積層体11となる未焼成の各積層体11Uごとに切り分ける。
(Step ST05: Dicing)
The laminated sheet obtained in step ST04 is cut into each unfired
図14は、本ステップST05で得られる未焼成の積層体11Uの斜視図である。積層体11Uでは、シート112U,113Uが電極層16Uとなり、シート114Uが保護層17U,18Uとなっている。
FIG. 14 is a perspective view of the unfired
電極層16Uの第1端面T1Uには第1内部電極12Uが露出し、電極層16Uの第2端面T2Uには第2内部電極13Uが露出している。また、端面T1U,T2U及び側面S1U,S2Uには、ダミー電極20U,21Uが露出している。
The first
本ステップST05により得られる電極層16Uでは、ダミー電極20U,21Uが配置されない一般的な電極層よりも、ダミー電極20U,21Uが配置された稜部E1U,E2U,E3U,E4Uの密度が高くなる。これにより、本実施形態で製造される積層コンデンサ10では、積層体11の稜部E1,E2,E3,E4の密度が高くなる。
In the
(ステップST06:バレル研磨)
図14に示す積層体11Uに対して、表面の平滑化や、バリ取り、面取りなどの目的で、バレル研磨を施す。これにより、図15に示す積層体11Uが得られる。
(Step ST06: Barrel polishing)
For the purpose of smoothing the surface, deburring, chamfering, etc., the
バレル研磨によって、積層体11Uの端面T1U,T2Uが平滑化することにより、積層体11の端面T1U,T2Uと未焼成の外部電極14U,15Uとの密着性が高くなる。また、積層体11Uのバリが除去され、積層体11Uの頂部PUや稜部E1U,E2U,E3U,E4Uなどが面取りされることにより、積層体11Uに欠けやクラックが生じることを防止することができる。
By smoothing the end surfaces T1U and T2U of the
この一方で、積層体11Uの稜部E1U,E2U,E3U,E4Uでは、ダミー電極20U,21Uが設けられているため、バレル研磨による摩耗量が抑制される。このため、本実施形態で製造される積層コンデンサ10では、第1外部電極14と第2内部電極13との間の絶縁性、及び第2外部電極15と第1内部電極12との間の絶縁性が確保されるため、耐圧不良が発生しにくい。
On the other hand, since the
(ステップST07:脱バインダ処理)
図15に示すバレル研磨後の積層体11Uを、加熱することにより、脱バインダ処理を行う。脱バインダ処理は、例えば、窒素雰囲気中で行われる。
(Step ST07: binder removal processing)
A binder removal process is performed by heating the
(ステップST08:焼成)
脱バインダ処理後の積層体11Uを焼成することにより、図2等に示す積層体11が得られる。積層体11Uでは、内部電極12U,13Uとダミー電極20U,21Uとが同種の金属材料で形成されているため、本ステップST08において内部電極12U,13Uとダミー電極20U,21Uとが同一の焼結挙動を示す。したがって、焼成後の積層体11にクラックなどが生じにくい。
(Step ST08: Firing)
The
(ステップST09:アニール)
焼成後の積層体11を、加熱することにより、アニールを行う。アニールは、例えば、還元性雰囲気中で行われる。
(Step ST09: Annealing)
The
(ステップST10:再酸化処理)
アニール後の積層体11を、加熱することにより、再酸化処理を行う。再酸化処理は、酸化性雰囲気中で行われる。
(Step ST10: Reoxidation treatment)
The
(ステップST11:外部電極形成)
図16に示すように、再酸化処理後の積層体11に、外部電極14,15となるペースト状の外部電極14U,15Uを塗布して、積層コンデンサ10Uが得られる。そして、積層コンデンサ10Uに形成されたペースト状の外部電極14U,15Uを積層体11に焼き付ける。
(Step ST11: External electrode formation)
As shown in FIG. 16, the
以上により、図1等に示す、本実施形態に係る積層コンデンサ10が得られる。
Thus, the
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。 The embodiment of the present invention has been described above, but the present invention is not limited to the above-described embodiment, and it is needless to say that various modifications can be made without departing from the gist of the present invention.
10…積層コンデンサ
11…積層体
12…第1内部電極
13…第2内部電極
14…第1外部電極
15…第2外部電極
16…電極層
17…第1保護層
18…第2保護層
20…第1ダミー電極
21…第2ダミー電極
E1,E2,E3,E4…稜部
T1,T2…端面
S1,S2…側面
DESCRIPTION OF
Claims (7)
前記積層体の端面を覆い、前記内部電極に接続される外部電極と、
前記積層体の端面及び側面に露出し、金属材料以外の材料により構成されるダミー部材と
を具備する積層コンデンサ。 Internal electrodes and dielectric layers are alternately laminated, and a laminate having a protective layer;
An external electrode that covers the end face of the laminate and is connected to the internal electrode;
A multilayer capacitor comprising: a dummy member exposed at an end surface and a side surface of the multilayer body and made of a material other than a metal material.
前記ダミー電極は、前記内部電極の側面側に設けられた第1ダミー部材を含む
積層コンデンサ。 The multilayer capacitor according to claim 1,
The dummy capacitor includes a first dummy member provided on a side surface of the internal electrode.
前記ダミー電極は、前記保護層に設けられた第2ダミー部材を含む
積層コンデンサ。 The multilayer capacitor according to claim 1 or 2,
The dummy electrode includes a second dummy member provided on the protective layer.
前記第2ダミー部材は、前記積層体の一方の側面から他方の側面まで連続している
積層コンデンサ。 The multilayer capacitor according to any one of claims 1 to 3,
The second dummy member is continuous from one side surface to the other side surface of the multilayer body.
前記保護層に前記第2ダミー部材が複数存在する
積層コンデンサ。 The multilayer capacitor according to any one of claims 1 to 4, wherein
A multilayer capacitor in which a plurality of the second dummy members are present in the protective layer.
前記内部電極と、当該内部電極から離間する前記第1ダミー部材と、の間の距離が、
前記誘電体層の厚みよりも大きい
積層コンデンサ。 A multilayer capacitor according to any one of claims 1 to 5,
The distance between the internal electrode and the first dummy member spaced from the internal electrode is
A multilayer capacitor having a thickness greater than that of the dielectric layer.
前記セラミックシートに、内部電極を形成して、第1シートを作製し、
前記セラミックシートに、金属材料以外の材料で第2ダミー部材を形成して、第2シートを作製し、
前記セラミックシートと前記第1シートと前記第2シートとを積層して、積層体を作製し、
前記積層体を切断し、
切断された前記積層体に対してバレル研磨を施し、
前記バレル研磨が施された前記積層体を焼成する
積層コンデンサの製造方法。 Prepare ceramic sheet,
Forming an internal electrode on the ceramic sheet to produce a first sheet;
A second dummy member is formed on the ceramic sheet using a material other than a metal material to produce a second sheet,
Laminating the ceramic sheet, the first sheet and the second sheet to produce a laminate,
Cutting the laminate,
Barrel polishing is performed on the cut laminate.
A method for manufacturing a multilayer capacitor, comprising firing the multilayer body that has been subjected to barrel polishing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018154408A JP2018198327A (en) | 2018-08-21 | 2018-08-21 | Multilayer capacitor and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018154408A JP2018198327A (en) | 2018-08-21 | 2018-08-21 | Multilayer capacitor and method of manufacturing the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014143587A Division JP2016021437A (en) | 2014-07-11 | 2014-07-11 | Multilayer capacitor and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018198327A true JP2018198327A (en) | 2018-12-13 |
Family
ID=64662614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018154408A Pending JP2018198327A (en) | 2018-08-21 | 2018-08-21 | Multilayer capacitor and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018198327A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11205543B2 (en) | 2019-07-17 | 2021-12-21 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
US11437193B2 (en) | 2019-07-17 | 2022-09-06 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005032807A (en) * | 2003-07-08 | 2005-02-03 | Murata Mfg Co Ltd | Lamination ceramic electronic component and its method for manufacturing |
JP2006278556A (en) * | 2005-03-28 | 2006-10-12 | Tdk Corp | Multilayer ceramic electronic component |
JP2013093374A (en) * | 2011-10-24 | 2013-05-16 | Murata Mfg Co Ltd | Electronic component |
-
2018
- 2018-08-21 JP JP2018154408A patent/JP2018198327A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005032807A (en) * | 2003-07-08 | 2005-02-03 | Murata Mfg Co Ltd | Lamination ceramic electronic component and its method for manufacturing |
JP2006278556A (en) * | 2005-03-28 | 2006-10-12 | Tdk Corp | Multilayer ceramic electronic component |
JP2013093374A (en) * | 2011-10-24 | 2013-05-16 | Murata Mfg Co Ltd | Electronic component |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11205543B2 (en) | 2019-07-17 | 2021-12-21 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
US11437193B2 (en) | 2019-07-17 | 2022-09-06 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101971870B1 (en) | Method for manufacturing electronic component | |
JP5512625B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
US9418789B2 (en) | Multilayer ceramic electronic component | |
US9013858B2 (en) | Multilayer ceramic electronic component | |
KR101523630B1 (en) | Lamination type ceramic electronic part | |
US11094464B2 (en) | Electronic component | |
JP5590055B2 (en) | Manufacturing method of multilayer ceramic capacitor and multilayer ceramic capacitor | |
KR102089695B1 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
JP2016152379A (en) | Multilayer capacitor and method of manufacturing the same | |
JP2008130842A (en) | Laminated piezoelectric element | |
JP2015111655A (en) | Ceramic electronic component | |
JP7196946B2 (en) | Manufacturing method for multilayer ceramic electronic component | |
JP2016021437A (en) | Multilayer capacitor and method for manufacturing the same | |
KR102620526B1 (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
JP2018198327A (en) | Multilayer capacitor and method of manufacturing the same | |
JP2022016003A (en) | Electronic component | |
JPH1012475A (en) | Layer-built ceramic electronic component | |
JP5414940B1 (en) | Multilayer ceramic capacitor | |
JP2019079977A (en) | Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor | |
JP6469899B2 (en) | Multilayer capacitor | |
JP6374237B2 (en) | Multilayer capacitor | |
JP2018198326A (en) | Multilayer capacitor | |
JP2022073617A (en) | Multilayer ceramic capacitor | |
JP6189742B2 (en) | Multilayer electronic component and manufacturing method thereof | |
JP7188345B2 (en) | Manufacturing method for multilayer ceramic electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190419 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190903 |