JP2018198088A - 仮想化されたコンピューティング環境におけるダイレクトメモリアクセス要求のルーティング - Google Patents
仮想化されたコンピューティング環境におけるダイレクトメモリアクセス要求のルーティング Download PDFInfo
- Publication number
- JP2018198088A JP2018198088A JP2018159455A JP2018159455A JP2018198088A JP 2018198088 A JP2018198088 A JP 2018198088A JP 2018159455 A JP2018159455 A JP 2018159455A JP 2018159455 A JP2018159455 A JP 2018159455A JP 2018198088 A JP2018198088 A JP 2018198088A
- Authority
- JP
- Japan
- Prior art keywords
- address
- virtual address
- value
- offset value
- routing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013519 translation Methods 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims description 70
- 230000008569 process Effects 0.000 claims description 53
- 238000012545 processing Methods 0.000 claims description 31
- 230000009471 action Effects 0.000 abstract description 14
- 230000002093 peripheral effect Effects 0.000 description 48
- 238000010586 diagram Methods 0.000 description 15
- 230000008859 change Effects 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/253—Centralized memory
- G06F2212/2532—Centralized memory comprising a plurality of modules
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/657—Virtual address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/68—Details of translation look-aside buffer [TLB]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Storage Device Security (AREA)
- Bus Control (AREA)
Abstract
Description
Claims (15)
- 受信した仮想アドレスに基づいて物理アドレスを計算する方法であって、
デバイスが、前記受信した仮想アドレスに基づいてオフセット値を計算するステップであって、前記オフセット値は、前記受信した仮想アドレスからベースアドレスを減算した値に等しい、ステップと、
前記デバイスが、前記オフセット値が負である場合に、前記受信した仮想アドレスが所定の範囲外であると判別するステップと、
前記デバイスが、前記オフセット値がゼロ又は正である場合に、前記オフセット値を長さ値と比較するステップであって、前記オフセット値が前記長さ値よりも大きい場合に、前記受信した仮想アドレスは前記所定の範囲外であり、前記オフセット値がゼロに等しい場合又は前記オフセット値が前記長さ値よりも小さい場合に、前記受信した仮想アドレスは前記所定の範囲内である、ステップと、
前記デバイスが、前記受信した仮想アドレスが前記所定の範囲内にある場合に、前記受信した仮想アドレスに関連するアクセスタイプが許可されているか否かを判別するステップと、
前記デバイスが、前記アクセスタイプが許可されていない場合又は前記受信した仮想アドレスが前記所定の範囲外である場合に、第1処理経路を介して前記物理アドレスを計算するステップと、
前記デバイスが、前記アクセスタイプが許可されている場合に、前記オフセット値とリロケーション値とに基づいて、第2処理経路を介して前記物理アドレスを計算するステップであって、前記第2処理経路は前記第1処理経路よりも高速である、ステップと、を含む、
方法。 - 前記受信した仮想アドレスは、受信したダイレクトメモリアクセス要求に含まれている、
請求項1の方法。 - 前記第1処理経路は、ページテーブルを用いて、前記受信した仮想アドレスを前記物理アドレスに変換するアドレス変換アルゴリズムを含む、請求項1の方法。
- 前記所定の範囲は、第1閾値と、前記第1閾値とは異なる第2閾値とによって定められている、請求項1の方法。
- 前記物理アドレスは、前記第2処理経路を介して、前記オフセット値と前記リロケーション値とを組み合わせることによって計算される、請求項1の方法。
- 前記第1処理経路は入出力メモリ管理ユニット(IOMMU)を含み、前記第2処理経路は前記IOMMUを含まない、請求項1の方法。
- 前記物理アドレスはメモリデバイスに関連付けられている、請求項1の方法。
- プロセッサによってロードされ実行されると請求項1〜7の何れかの方法を前記プロセッサに実行させる機械実行可能命令を記憶するコンピュータ可読記憶媒体。
- コントローラを備えるデバイスであって、
前記コントローラは、
受信した仮想アドレスに基づいてオフセット値を計算することであって、前記オフセット値は、前記受信した仮想アドレスからベースアドレスを減算した値に等しい、ことと、
前記オフセット値が負である場合に、前記受信した仮想アドレスが所定の範囲外であると判別することと、
前記オフセット値がゼロ又は正である場合に、前記オフセット値を長さ値と比較することであって、前記オフセット値が前記長さ値よりも大きい場合に、前記受信した仮想アドレスは前記所定の範囲外であり、前記オフセット値がゼロに等しい場合又は前記オフセット値が前記長さ値よりも小さい場合に、前記受信した仮想アドレスは前記所定の範囲内である、ことと、
前記受信した仮想アドレスが前記所定の範囲内にある場合に、前記受信した仮想アドレスに関連するアクセスタイプが許可されているか否かを判別することと、
前記アクセスタイプが許可されていない場合又は前記受信した仮想アドレスが前記所定の範囲外である場合に、第1処理経路を介して前記物理アドレスを計算することと、
前記アクセスタイプが許可されている場合に、前記オフセット値とリロケーション値とに基づいて、第2処理経路を介して前記物理アドレスを計算することであって、前記第2処理経路は前記第1処理経路よりも高速である、ことと、を行うように構成されている、
デバイス。 - 前記受信した仮想アドレスは、受信したダイレクトメモリアクセス要求に含まれている、
請求項9のデバイス。 - 前記第1処理経路は、ページテーブルを用いて、前記受信した仮想アドレスを前記物理アドレスに変換するアドレス変換アルゴリズムを含む、請求項9のデバイス。
- 前記所定の範囲は、第1閾値と、前記第1閾値とは異なる第2閾値とによって定められている、請求項9のデバイス。
- 前記物理アドレスは、前記第2処理経路を介して、前記オフセット値と前記リロケーション値とを組み合わせることによって計算される、請求項9のデバイス。
- 前記第1処理経路は入出力メモリ管理ユニット(IOMMU)を含み、前記第2処理経路は前記IOMMUを含まない、請求項9のデバイス。
- 前記所定の範囲は、仮想アドレス値の複数の範囲のうちの1つであり、
前記コントローラは、仮想アドレス値の前記複数の範囲から前記所定の範囲を選択するように構成されている、請求項9のデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/469,928 US20160062911A1 (en) | 2014-08-27 | 2014-08-27 | Routing direct memory access requests in a virtualized computing environment |
US14/469,928 | 2014-08-27 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017510839A Division JP2017529606A (ja) | 2014-08-27 | 2015-08-25 | 仮想化されたコンピューティング環境におけるダイレクトメモリアクセス要求のルーティング |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018198088A true JP2018198088A (ja) | 2018-12-13 |
JP6701284B2 JP6701284B2 (ja) | 2020-05-27 |
Family
ID=55400808
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017510839A Ceased JP2017529606A (ja) | 2014-08-27 | 2015-08-25 | 仮想化されたコンピューティング環境におけるダイレクトメモリアクセス要求のルーティング |
JP2018159455A Active JP6701284B2 (ja) | 2014-08-27 | 2018-08-28 | 仮想化されたコンピューティング環境におけるダイレクトメモリアクセス要求のルーティング |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017510839A Ceased JP2017529606A (ja) | 2014-08-27 | 2015-08-25 | 仮想化されたコンピューティング環境におけるダイレクトメモリアクセス要求のルーティング |
Country Status (6)
Country | Link |
---|---|
US (2) | US20160062911A1 (ja) |
EP (1) | EP3186713B1 (ja) |
JP (2) | JP2017529606A (ja) |
KR (1) | KR101973732B1 (ja) |
CN (1) | CN106796562B (ja) |
WO (1) | WO2016033039A2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160062911A1 (en) * | 2014-08-27 | 2016-03-03 | Advanced Micro Devices, Inc. | Routing direct memory access requests in a virtualized computing environment |
US10078601B2 (en) * | 2014-11-14 | 2018-09-18 | Cavium, Inc. | Approach for interfacing a pipeline with two or more interfaces in a processor |
US9934117B2 (en) * | 2015-03-24 | 2018-04-03 | Honeywell International Inc. | Apparatus and method for fault detection to ensure device independence on a bus |
WO2018063368A1 (en) | 2016-09-30 | 2018-04-05 | Hewlett-Packard Development Company, L.P. | Safe peripheral device communications |
US10402355B2 (en) * | 2017-02-08 | 2019-09-03 | Texas Instruments Incorporated | Apparatus and mechanism to bypass PCIe address translation by using alternative routing |
US10198202B2 (en) | 2017-02-24 | 2019-02-05 | Red Hat, Inc. | Safe userspace device access for network function virtualization using an IOMMU to map supervisor memory to a reserved range of application virtual addresses |
US20180285262A1 (en) * | 2017-03-31 | 2018-10-04 | Intel Corporation | Techniques for shared virtual memory access protection |
KR102540964B1 (ko) | 2018-02-12 | 2023-06-07 | 삼성전자주식회사 | 입출력 장치의 활용도 및 성능을 조절하는 메모리 컨트롤러, 애플리케이션 프로세서 및 메모리 컨트롤러의 동작 |
US11768967B2 (en) * | 2018-03-15 | 2023-09-26 | Hewlett-Packard Development Company, L.P. | Address verification for direct memory access requests |
US11853179B1 (en) * | 2018-12-28 | 2023-12-26 | Teledyne Lecroy, Inc. | Detection of a DMA (direct memory access) memory address violation when testing PCIE devices |
US10936507B2 (en) * | 2019-03-28 | 2021-03-02 | Intel Corporation | System, apparatus and method for application specific address mapping |
US11386028B2 (en) * | 2019-03-29 | 2022-07-12 | Teledyne Lecroy, Inc. | Method to test direct memory access (DMA) address capabilities at high address values |
CN110187835B (zh) * | 2019-05-24 | 2023-02-03 | 北京百度网讯科技有限公司 | 用于管理访问请求的方法、装置、设备和存储介质 |
US11003588B2 (en) | 2019-08-22 | 2021-05-11 | Advanced Micro Devices, Inc. | Networked input/output memory management unit |
CN112527698B (zh) * | 2020-12-04 | 2024-03-22 | 联想(北京)有限公司 | 一种处理方法、装置及设备 |
US20230205705A1 (en) * | 2021-12-23 | 2023-06-29 | Advanced Micro Devices, Inc. | Approach for providing indirect addressing in memory modules |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63245743A (ja) * | 1987-04-01 | 1988-10-12 | Fuji Electric Co Ltd | メモリアクセス方式 |
US5961581A (en) * | 1996-06-27 | 1999-10-05 | Advanced Micro Devices, Inc. | Method and circuit for detecting address limit violations in a microprocessor-based computer |
US6282625B1 (en) * | 1997-06-25 | 2001-08-28 | Micron Electronics, Inc. | GART and PTES defined by configuration registers |
JP3264319B2 (ja) * | 1997-06-30 | 2002-03-11 | 日本電気株式会社 | バスブリッジ |
US6658521B1 (en) * | 2000-12-22 | 2003-12-02 | International Business Machines Corporation | Method and apparatus for address translation on PCI bus over infiniband network |
GB0123415D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Method of writing data to non-volatile memory |
US6889308B1 (en) * | 2002-01-18 | 2005-05-03 | Advanced Micro Devices, Inc. | Method and apparatus for protecting page translations |
JP2006525607A (ja) * | 2003-04-30 | 2006-11-09 | シリコン・グラフィックス・インコーポレイテッド | コンピュータシステムにおいてアドレス変換を実行するシステム及び方法 |
US20070233727A1 (en) * | 2003-08-05 | 2007-10-04 | Gideon Guy | Multiple Virtual Devices |
US20050091383A1 (en) * | 2003-10-14 | 2005-04-28 | International Business Machines Corporation | Efficient zero copy transfer of messages between nodes in a data processing system |
US7552319B2 (en) * | 2004-06-30 | 2009-06-23 | Intel Corporation | Methods and apparatus to manage memory access |
US7370174B2 (en) * | 2005-01-05 | 2008-05-06 | Intel Corporation | Method, system, and program for addressing pages of memory by an I/O device |
US7543131B2 (en) | 2005-08-12 | 2009-06-02 | Advanced Micro Devices, Inc. | Controlling an I/O MMU |
US7650471B2 (en) * | 2006-01-06 | 2010-01-19 | Hewlett-Packard Development Company, L.P. | Head of queue cache for communication interfaces |
US7822941B2 (en) | 2006-06-05 | 2010-10-26 | Oracle America, Inc. | Function-based virtual-to-physical address translation |
US7721068B2 (en) * | 2006-06-12 | 2010-05-18 | Oracle America, Inc. | Relocation of active DMA pages |
US8095773B2 (en) * | 2008-02-26 | 2012-01-10 | International Business Machines Corporation | Dynamic address translation with translation exception qualifier |
US8954959B2 (en) * | 2010-09-16 | 2015-02-10 | Red Hat Israel, Ltd. | Memory overcommit by using an emulated IOMMU in a computer system without a host IOMMU |
US9112206B2 (en) | 2010-11-01 | 2015-08-18 | Toyota Jidosha Kabushiki Kaisha | Electric storage apparatus |
JP2013069139A (ja) * | 2011-09-22 | 2013-04-18 | Fujitsu Ltd | 演算処理装置及び演算処理装置の制御方法 |
US20130275699A1 (en) * | 2012-03-23 | 2013-10-17 | Hicamp Systems, Inc. | Special memory access path with segment-offset addressing |
US9384153B2 (en) * | 2012-08-31 | 2016-07-05 | Freescale Semiconductor, Inc. | Virtualized local storage |
US9158704B2 (en) * | 2013-01-24 | 2015-10-13 | Wisconsin Alumni Research Foundation | Virtual memory management system with reduced latency |
WO2015114644A1 (en) * | 2014-01-30 | 2015-08-06 | Hewlett-Packard Development Company, L.P. | Persistent pointers for programs running on nvram based computers |
US20150281126A1 (en) * | 2014-03-31 | 2015-10-01 | Plx Technology, Inc. | METHODS AND APPARATUS FOR A HIGH PERFORMANCE MESSAGING ENGINE INTEGRATED WITHIN A PCIe SWITCH |
US20160062911A1 (en) * | 2014-08-27 | 2016-03-03 | Advanced Micro Devices, Inc. | Routing direct memory access requests in a virtualized computing environment |
-
2014
- 2014-08-27 US US14/469,928 patent/US20160062911A1/en not_active Abandoned
-
2015
- 2015-08-25 CN CN201580046026.2A patent/CN106796562B/zh active Active
- 2015-08-25 EP EP15836943.9A patent/EP3186713B1/en active Active
- 2015-08-25 JP JP2017510839A patent/JP2017529606A/ja not_active Ceased
- 2015-08-25 WO PCT/US2015/046687 patent/WO2016033039A2/en active Application Filing
- 2015-08-25 KR KR1020177005584A patent/KR101973732B1/ko active IP Right Grant
-
2017
- 2017-04-19 US US15/491,616 patent/US10162765B2/en active Active
-
2018
- 2018-08-28 JP JP2018159455A patent/JP6701284B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
EP3186713A2 (en) | 2017-07-05 |
WO2016033039A3 (en) | 2016-05-06 |
EP3186713B1 (en) | 2020-02-12 |
EP3186713A4 (en) | 2018-03-28 |
CN106796562B (zh) | 2020-03-17 |
US20170220485A1 (en) | 2017-08-03 |
KR20170038873A (ko) | 2017-04-07 |
CN106796562A (zh) | 2017-05-31 |
JP2017529606A (ja) | 2017-10-05 |
KR101973732B1 (ko) | 2019-04-29 |
JP6701284B2 (ja) | 2020-05-27 |
WO2016033039A2 (en) | 2016-03-03 |
US10162765B2 (en) | 2018-12-25 |
US20160062911A1 (en) | 2016-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6701284B2 (ja) | 仮想化されたコンピューティング環境におけるダイレクトメモリアクセス要求のルーティング | |
US10853277B2 (en) | Systems and methods for isolating input/output computing resources | |
US10310974B2 (en) | Systems and methods for input/output computing resource control | |
US8402248B2 (en) | Explicitly regioned memory organization in a network element | |
CN109977037B (zh) | 一种dma数据传输方法及系统 | |
JP2014529829A (ja) | 仮想化入力/出力のためのプロセッサローカルコヒーレンシを有するコンピュータシステム | |
TWI526832B (zh) | 用於減少執行硬體表搜尋(hwtw)所需的時間和計算資源量的方法和系統 | |
US10310759B2 (en) | Use efficiency of platform memory resources through firmware managed I/O translation table paging | |
KR101895852B1 (ko) | Mmu(memory management unit) 파티셔닝된 변환 캐시들, 및 관련 장치들, 방법들, 및 컴퓨터-판독가능한 매체들의 제공 | |
JP7164733B2 (ja) | データ記憶 | |
US20130054896A1 (en) | System memory controller having a cache | |
KR20170029583A (ko) | 가상 컴퓨팅 환경에서의 메모리 및 자원 관리 | |
WO2016119618A1 (zh) | 一种远端内存分配方法、装置和系统 | |
US9336413B2 (en) | Method and system for fast permission changes for virtual addresses | |
WO2015161804A1 (zh) | 一种Cache分区的方法及装置 | |
US11714753B2 (en) | Methods and nodes for handling memory | |
US10691606B2 (en) | Apparatus and method for supporting multiple cache features | |
JP2023532432A (ja) | アソシアティブキャッシュのための直接マッピングモード | |
BR112017025619B1 (pt) | Aparelho que compreende uma unidade de gerenciamento de memória e método para fornecer caches de tradução particionados |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6701284 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |