JP7164733B2 - データ記憶 - Google Patents
データ記憶 Download PDFInfo
- Publication number
- JP7164733B2 JP7164733B2 JP2021557735A JP2021557735A JP7164733B2 JP 7164733 B2 JP7164733 B2 JP 7164733B2 JP 2021557735 A JP2021557735 A JP 2021557735A JP 2021557735 A JP2021557735 A JP 2021557735A JP 7164733 B2 JP7164733 B2 JP 7164733B2
- Authority
- JP
- Japan
- Prior art keywords
- storage
- data
- candidate
- candidate storage
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0647—Migration mechanisms
- G06F3/0649—Lifecycle management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0871—Allocation or management of cache space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0626—Reducing size or complexity of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Computational Linguistics (AREA)
- Computing Systems (AREA)
- Neurology (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Artificial Intelligence (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
本発明は、コンピューター分野に関し、特に、データを記憶するための方法および関連製品に関する。
人工知能(artificial intelligence、AI)チップは、一般的に、異なる機能を有する複数の計算ユニット、限られたスペースを備えた高速共有キャッシュ、および、ダブルデータレート同期ダイナミックランダムアクセスメモリ(Double Data Rate Synchronous Dynamic Random Access Memory、DDR SDRAM、DDR)から構成される。
本発明の実施例は、データを記憶するための方法および関連製品を開示する。
第1態様によると、本発明の実施例は、データを記憶するための方法を提供し、当該方法は、記憶待ちデータに必要なストレージスペースの大きさに基づいて目標メモリ中の少なくとも2つの候補ストレージスペースを確定することと、前記記憶待ちデータの第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定することと、前記複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みに基づいて、前記記憶待ちデータの目標ストレージソリューションを確定することと、を含み、各候補ストレージスペースは、少なくとも1つの候補ストレージソリューションに対応する。
第2の態様によると、本発明の実施例は、データ処理装置を提供し、当該装置は、記憶待ちデータに必要なストレージスペースの大きさに基づいて目標メモリ中の少なくとも2つの候補ストレージスペースを確定するための第1確定ユニットと、前記記憶待ちデータの第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定するための第2確定ユニットと、前記複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みに基づいて、前記記憶待ちデータの目標ストレージソリューションを確定するための第3確定ユニットと、を備え、各候補ストレージスペースは、少なくとも1つの候補ストレージソリューションに対応する。
第3態様によると、本発明の実施例は、電子デバイスを提供し、当該電子デバイスは、プロセッサによって実行可能な命令が記憶されているメモリと、目標メモリと、プロセッサと、を含み、ここで、前記プロセッサによって前記命令が実行されるときに、前記第1態様および任意のオプションの実施形態の方法が実装される。
第4態様によると、本発明の実施例は、チップを提供し、当該チップは、プロセッサと、データインターフェースと、前記第1態様に記載の目標メモリと、含み、ここで、プロセッサは、第1態様または第1態様の任意の実装可能な形態の方法を実行する。
第5態様によると、本発明の実施例は、コンピューター可読記録媒体を提供し、当該コンピューター記録媒体には、コンピュータープログラムが記憶されており、当該コンピュータープログラムは、プログラム命令を含み、当該プログラム命令が電子デバイスのプロセッサによって実行されるときに、当該プロセッサが前記第1態様および任意のオプションの実施形態の方法を実行するようにする。
第6態様によると、本発明の実施例は、コンピュータープログラム製品を提供し、当該コンピュータープログラム製品は、プログラム命令を含み、前記プログラム命令がプロセッサによって実行されるときに、前記プロセッサが前記第1態様および任意のオプションの実施形態の方法を実行するようにする。
本発明の実施例において、前記記憶待ちデータの第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定することによって、複数の候補ストレージソリューションの中からメモリの断片化を効果的に削減できるストレージソリューションを確定することができる。
本発明の明細書の実施例および特許請求の範囲および前記図面における「第1」、「第2」、及び「第3」などの用語は、類似の対象を区別するために使用されるが、必ずしも特定の順序または優まず順位を説明するために使用されるとは限らない。なお、「含む」および「備える」という用語およびそれらの任意の変形は、たとえば、一連のステップまたはユニットを含む、非排他的な包含をカバーすることを意図している。方法、システム、製品、またはデバイスは、必ずしもそれらの明確にリストされたステップまたはユニットに限定されないが、明確にリストされていない、またはこれら過程、方法、製品またはデバイスに固有の他のステップまたはユニットを含み得る。
AIチップの高速共有キャッシュの大きさは、一般的に数MBであり、現在の一般的なものは8MBまたは12MBである。CPUのレジスタは、AIチップの命令および中央処理装置(Central Processing Unit、CPU)命令とは異なり、CPUのレジスタは、固定の大きさを有し、たとえば32ビットCPUのレジスタは32ビットに固定されている。ただし、AIチップには、レジスタがなく、またニューラルネットワークのテンソル(tensor)の大きさも固定されておらず、固定のストレージスペースをtensorに割り当てることができない。限られた共有キャッシュ空間および割り当て待ちのtensorの固定されない大きさを考慮すると、割り当て戦略が効果的でない場合、メモリの断片化が非常に容易に発生され、これらメモリの断片化は小さな不連続な形で異なる位置に出現され、これら空きメモリが使用できなくなり、速共有キャッシュの役割を十分に果たすことができない。実際には、これら空きメモリの断片化が存在する形は、内部断片化および外部断片化のような2種がある。
内部断片化の発生:すべてのメモリ割り当ては、4、8、または16で割り切れる(プロセッサアーキテクチャによって異なる)のアドレスから開始する必要があるため、またはメモリ管理ユニット(memory management unit、MMU)のページングメカニズムに限られるため、メモリ割り当てアルゴリズムは所定の大きさのメモリブロックのみをデータに対して割り当てることができる。特定のデータを記憶するときに43バイトのメモリブロックを占有する必要があると仮定すると、適切な大きさのメモリがないため、44バイト、48バイトなどのわずかに大きいバイトが得られる。したがって、必要なサイズから丸めによって発生される余分な空間を内部断片化と呼ぶ。
外部断片化の発生:頻繁な割り当ておよび物理ページの再利用により、大量の連続した小さなページブロックがすでに割り当てたページ中に散在し、外部断片化が発生することになる。1ブロックの合計100個の単位(たとえば1つのアドレス)の連続した空きメモリ空間があり、範囲が0~99であると仮定する。その中から1ブロックのメモリ、たとえば10個の単位を申請する場合、申請されたメモリブロックは0~9の区間を占有することができる。このとき、もし5個の単位などの1ブロックのメモリを引き続き申請すると、申請された2番目のブロックのメモリブロックは10~14の区間を占有することになる。1番目のブロックのメモリブロックをリリースしてから、さらに、20個の単位などの10個の単位より大きい1ブロックのメモリブロックを申請すると、前にリリースしたメモリブロックが新たな要件を満たすことができないため、15から開始して20個の単位のメモリブロックを割り当てることになる。現在のメモリ空間の全体の状態は、0~9が空きであり、10~14が占有され、15~24が占有され、25~99が空きである。ここで、0~9が1つのメモリの断片である。10~14が常に占有され、またその後に申請する空間がいずれも10個の単位より大きいと、0~9の区間を使用することができなく、0~9区間が外部断片化になる。
本発明の実施例は、高速共有キャッシュの役割を十分に果たすために、断片化を低減することができるデータを記憶するための方法を提供する。
本発明の実施例によって提供されるデータを記憶するための方法は、主にAIチップ中の共有キャッシュを割り当てるシナリオに適用される。AIチップにより、テキスト識別、画像識別、画像超解像処理、音声識別、テキスト翻訳などの、データ処理タスクを実行するためには、いずれも、共有キャッシュを占有する必要があることを理解すべきである。つまり、本発明の実施例によって提供されるデータを記憶するための方法は、主に、AIチップによりデータ処理タスクを実行するシナリオに適用されるが、本発明の実施例によって提供される記憶するための方法は、他のメモリまたはキャッシュを割り当てるシーンにも適用され、本発明の実施例はこれに対して限定しない。
本発明の実施例によって提供されるデータを記憶するための方法は、さらに、AIモデルのコンパイルシーンにも適用され得、すなわち、AIモデルを、コンパイルソフトウェアを利用してAIチップによって実行可能な命令シーケンスにコンパイルするシーンにも適用される。AIモデルのコンパイルシーンにおいて、データ処理装置は、本発明の実施例によって提供されるデータを記憶するための方法を実行することによって、AIモデルが処理操作を実行するときの共有キャッシュの割り当てをシミュレートし、さらに、AIモデルをコンパイルして共有キャッシュのメモリ割り当ておよびリリースを指示することができる命令シーケンスを得ることができる。AIチップがAIモデルをコンパイルして命令シーケンスを得るときに、共有キャッシュのメモリ割り当ておよびリリースの流れは本発明の実施例によって提供されるデータを記憶するための方法を実行して得られるメモリ割り当ておよびリリースの流れと同様である。このようなシーンにおいて、AIチップは、データ処理タスクを実行するときに本発明の実施例によって提供されるデータを記憶するための方法をリアルタイムに実行する必要がなく、命令シーケンスを実行するだけでよく、より少ない時間で済む。
前記シーンにおいて、データ処理装置中のAIチップは、データ処理タスクを実行するときに、メモリの断片化の発生を減らし、キャッシュ割り当ての成功率を向上させることができる。
以下、まず本発明の実施例に現れるいくつかの用語の意味を紹介する。
AIチップの共有キャッシュは、データ処理装置のプログラムが運行されるときに動的に割り当てられる。ここで、共有キャッシュは、キャッシュブロックなどの、複数のストレージスペースに分割されることができる。異なるキャッシュブロックの大きさは、同じまたは異なり、キャッシュデータの要件に応じて決定され得る。本発明の実施例において、キャッシュブロックの状態をマークすることができ、たとえば、すでに割り当てたブロックをused_itemにマークし、割り当てなかったブロックをfree_itemにマークすることができる。初期状態は、共有キャッシュ全体が1つのfree_itemであり、一定の回数のメモリ割り当ておよびリリースを通じた後、複数のused_itemがある可能性があり、これらused_item間には1個のまたは0個のfree_itemがある可能性がある。すでに割り当てたブロックとは、占有されたストレージスペースを指し、割り当てなかったブロックとは、占有されなかったストレージスペースを指す。
いくつかの実施例において、コンパイラは、AIチップに命令シーケンスを生成し、各命令の命令シーケンスにおけるシリアルナンバーを命令シリアルナンバーと呼ぶ。コンパイラは、データ処理装置によって運行される1つのソフトウェアまたは1セグメントのプログラムコードである。各tensor(データとして理解できる)は、複数の命令によって(命令の出力または命令の入力として)使用されることができ、これら命令中の最小のシリアルナンバーがtensorの開始シリアルナンバー(start program counter、start_pc)と呼ばれ、一番大きいシリアルナンバーがtensorの終了シリアルナンバー(end program counter、end_pc)と呼ばれ、end_pcとstart_pcとの間の差値がtensorのライフサイクルと呼ばれ得る。データのデータリリース時間とは、当該データによって占有されたアドレスがリリースされる時間、すなわちデータがリリースされる時間を指す。
図1は、本発明の実施例によって提供されるデータを記憶するための方法を示すフローチャートである。
101において、データ処理装置により、記憶待ちデータに必要なストレージスペースの大きさに基づいて目標メモリ中の少なくとも2つの候補ストレージスペースを確定する。
オプションとして、記憶待ちデータは、入力画像データ、または、ニューラルネットワークを利用して入力画像に対して処理を実行して発生された中間結果および/または最終結果であり得る。たとえば、記憶待ちデータは、特徴マップの少なくとも一部、または、モデルの重みなどのモデルデータであり得、本発明の実施例はこれに対して限定しない。
各候補ストレージスペース(free_itemに対応する)の大きさは、前記記憶待ちデータを記憶するために占有する必要があるストレージスペースの大きさ以上である。データ処理装置は、サーバ、デスクトップコンピューター、ノートブックコンピューター、携帯電話、タブレットコンピューターなどの、データ処理操作を実行できるデバイスであり得る。オプションとして、前記目標メモリは、人工知能(AI)チップの共有キャッシュである。
データ処理装置は、前記目標メモリの割り当てなかった複数の個別のストレージスペース(すなわちfree_item)から、前記記憶待ちデータを記憶できる2つまたは2つ以上の候補ストレージスペースを確定することができる。実際の適用において、データ処理装置中のプロセッサは、共有キャッシュのすべてのストレージスペース(すなわちitem)を線形にスキャンして、記憶待ちデータ(たとえばtensor)によって占有する必要があるストレージスペース以上のfree_itemを、候補ストレージスペースとして、前記少なくとも2つの候補ストレージスペースを得る。
102において、前記記憶待ちデータの第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定する。
ここで、各候補ストレージスペースは、少なくとも1つの候補ストレージソリューションに対応する。前記記憶待ちデータの第1データリリース時間は、前記記憶待ちデータがリリースされる時間であり得、すなわち前記記憶待ちデータが占めるストレージスペースがリリースされる時間であり得る。前記記憶待ちデータのライフサイクルは、前記記憶待ちデータがリリースされる時間と前記記憶待ちデータが記憶される時間との間の間隔であり得る。例示的に、各候補ストレージソリューションの目標重みは、前記記憶待ちデータの第1データリリース時間と第2データリリース時間との間の間隔と、負の相関関係を有する、ここで、前記第2データリリース時間は、前記記憶待ちデータの前記候補ストレージソリューションにおける記憶位置に隣接するストレージスペースに記憶されたデータのデータリリース時間である。後続でステップ102の実施形態をさらに詳細に説明する。
103において、前記複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みに基づいて、前記記憶待ちデータの目標ストレージソリューションを確定する。
前記複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みに基づいて、前記記憶待ちデータの目標ストレージソリューションを確定することは、データ処理装置により、前記複数の候補ストレージソリューションのそれぞれの目標重みのうちで、一番大きい目標重みに対応する候補ストレージソリューションを前記記憶待ちデータの目標ストレージソリューションに確定することであってもよいし、データ処理装置により、前記複数の候補ストレージソリューションのそれぞれの目標重みのうちで、所定の重み閾値を超える任意の目標重みに対応する候補ストレージソリューションを前記記憶待ちデータの目標ストレージソリューションに確定することであってもよく、ここで、前記重み閾値は0.6、0.75、0.8などであり得る。
オプションとして、データ処理装置は、ステップ103を実行した後に、前記記憶待ちデータを前記目標ストレージソリューションに対応する候補ストレージスペースの第1アドレスから第2アドレスに記憶することと、前記第1アドレスから前記第2アドレスに対応するストレージスペースをすでに割り当てたストレージスペース(すなわちused_item)に設定することと、をさらに実行することができる。オプションとして、前記第1アドレスおよび前記第2アドレスの中の1つは、前記目標ストレージソリューションに対応する候補ストレージスペースの開始アドレスであり、または、前記第1アドレスおよび前記第2アドレスの中の1つは、前記目標ストレージソリューションに対応する候補ストレージスペースの終了アドレスである。いくつかの実施例において、データ処理装置は、前記記憶待ちデータに対応する第1データリリース時間に達した後に、前記第1アドレスから前記第2アドレスに対応するストレージスペースをリリースすることと、前記第1アドレスから前記第2アドレスに対応するストレージスペースを割り当てなかったストレージスペース(すなわちfree_item)に設定することと、をさらに実行することができる。いくつかの実施例において、データ処理装置は、特定のメモリ管理ソフトウェアを利用して図1の方法の流れを実行する。
いくつかの実施例において、目標ストレージソリューションに対応する候補ストレージスペースが記憶待ちデータに必要なストレージスペースよりも大きいと、記憶待ちデータを前記第1アドレスから第2アドレスに記憶した後に、目標ストレージソリューションに対応する候補ストレージスペース中の記憶待ちデータを記憶しなかった空間を依然として割り当てなかったストレージスペース(すなわちfree_item)に設定する。たとえば、第1アドレスが目標ストレージソリューションに対応する候補ストレージスペースの開始アドレスであると仮定すると、第2アドレスの次のアドレスから目標ストレージソリューションに対応する候補ストレージスペースの終了アドレスまでの間のストレージスペースを、割り当てなかったストレージスペースに設定する。また、たとえば、第2アドレスが目標ストレージソリューションに対応する候補ストレージスペースの終了アドレスであると仮定すると、目標ストレージソリューションに対応する候補ストレージスペースの開始アドレスから第1アドレスの前の1つのアドレスまでの間のストレージスペースを、割り当てなかったストレージスペースに設定する。
本発明の実施例において、前記記憶待ちデータの第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定し、複数の目標重みに基づいて、複数の候補ストレージソリューションの中からメモリの断片化を効果的に削減できるストレージソリューションを確定することができる。
いくつかの実施例において、各候補ストレージスペースに対応する候補ストレージソリューションは、第1候補ストレージソリューションおよび第2候補ストレージソリューションの中の少なくとも1つを含み、ここで、前記第1候補ストレージソリューション中の開始記憶アドレスは、前記候補ストレージスペースの開始アドレスであり、前記第2候補ストレージソリューション中の終了記憶アドレスは、前記候補ストレージスペースの終了アドレスである。つまり、各候補ストレージスペースは、1つまたは2つの割り当て方法に対応し、つまり、左割り当て(第1候補ストレージソリューションに対応する)および右割り当て(第2候補ストレージソリューションに対応する)に対応し、それぞれこの2つの割り当て方法の目標重みを計算することができる。左割り当てとは、記憶待ちデータを特定の候補ストレージスペースの開始アドレスから特定のアドレスまでに記憶することを指し、すなわち、当該記憶待ちデータに対して当該候補ストレージスペースの開始アドレスからその後の連続した複数のアドレスを割り当てることを指す。右割り当てとは、記憶待ちデータを特定の候補ストレージスペースの特定のアドレスから終了アドレスまでに記憶することを指し、すなわち、当該記憶待ちデータに対して当該ストレージスペースの終了アドレスおよび当該終了アドレスの前の連続した複数のアドレスを割り当てることを指す。特定の候補ストレージスペースの大きさが記憶待ちデータを記憶するために必要なストレージスペースの大きさよりも大きいと、当該候補ストレージスペースは2つの割り当て方法(すなわち左割り当ておよび右割り当て)があり、特定の候補ストレージスペースの大きさが記憶待ちデータを記憶するために必要なストレージスペースの大きさと等しいと、当該候補ストレージスペースは1つの割り当て方法(すなわち左割り当てと右割り当てが同じである)のみがある。例を挙げて説明すると、10個の候補ストレージスペースの大きさが記憶待ちデータを記憶するために必要なストレージスペースの大きさよりも大きいと、データ処理装置は20回の目標重み計算を実行し、すなわち、各候補ストレージスペースに対して左割り当て方式に対応する目標重みおよび右割り当て方式に対応する目標重みを計算する。
当該実施形態において、第1候補ストレージソリューションまたは第2候補ストレージソリューションを採用して記憶待ちデータを記憶した後に、当該記憶待ちデータが占めるストレージスペースがリリースされた後に、隣接するストレージスペースと1つのより大きいストレージスペースに合併されることができ、メモリの断片化を減らすことができる。
図2は、本発明の実施例によって提供される候補ストレージソリューションの目標重みを計算する過程を示す模式図である。図2に示すように、211-216に示す黒の長方形の領域は、目標メモリ中のすでに割り当てたストレージスペース(すなわちused_item)を表し、201-205に示す白の長方形の領域は、当該目標メモリ中の割り当てなかったストレージスペース(すなわちfree_item)を表す。ストレージスペース201、ストレージスペース203、ストレージスペース205がいずれも記憶待ちデータを記憶することができ、ストレージスペース201およびストレージスペース203の大きさが記憶待ちデータを記憶するために必要なストレージスペースの大きさよりも大きいし、ストレージスペース205の大きさが記憶待ちデータを記憶するために必要なストレージスペースの大きさと等しいと仮定する。図2に示すように、重み計算において、図面中の黒の長方形の領域はストレージスペースが占有された部分を表し、白の長方形の領域はストレージスペースが占有されなかった部分を表し、長方形の領域の上端は対応するストレージスペースの開始アドレスを表し、長方形の領域の下端は対応するストレージスペースの終了アドレスを表す。1回目の目標重み計算において、記憶待ちデータをストレージスペース201の開始アドレスから特定のアドレス(左割り当て)に記憶するときの目標重みを計算する。2回目の目標重み計算において、記憶待ちデータをストレージスペース201の特定のアドレスから終了アドレス(すなわち右割り当て)に記憶するときの目標重みを計算する。3回目の目標重み計算において、記憶待ちデータをストレージスペース203の開始アドレスから特定のアドレス(左割り当て)に記憶するときの目標重みを計算する。4回目の目標重み計算において、記憶待ちデータをストレージスペース203の特定のアドレスから終了アドレス(右割り当て)に記憶するときの目標重みを計算する。5回目の目標重み計算において、記憶待ちデータをストレージスペース205の開始アドレスから終了アドレス(すなわち左割り当てと右割り当てが同じである)に記憶するときの目標重みを計算し、以下も同様である。
いくつかの実施例において、データ処理装置は、N回目の目標重み計算において、前記記憶待ちデータを特定の候補ストレージスペースに記憶するときの目標重みを計算し、当該目標重みを第1目標重みに設定してから、さらに、現在の最大の目標重みが前記第1目標重み未満である場合、前記現在の最大の目標重みを前記第1目標重みに更新することができる。オプションとして、データ処理装置は、1回目の目標重み計算を実行して1つの目標重みを得た後に、当該目標重みを現在の最大の目標重みとして保存し、i回目の目標重み計算によって得られた目標重みと保存した現在の最大の目標重みとを比較し、新たに計算して得た目標重みが現在の最大の目標重みよりも大きいと、現在の最大の目標重みを新たに計算して得た目標重みに更新し、そうではない場合は、現在の最大の目標重みをそのまま維持し、ここでiは1よりおおきい正の整数である。
前述した実施例では、記憶待ちデータを少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定する実施形態を詳細に説明しなかった。以下、参考候補ストレージソリューションの目標重みを計算する例をとって、目標重みオプションを計算するいくつかの実施形態を紹介する。前記参考候補ストレージソリューションは、前記少なくとも2つの候補ストレージスペースの中の任意の候補ストレージソリューションである。
オプションの1実施形態において、記憶待ちデータの第1データリリース時間と第2データリリース時間との間の時間間隔に基づいて、候補ストレージソリューションの目標重みを確定することができる。参考候補ストレージソリューションに対応する目標重みは、前記記憶待ちデータの第1データリリース時間と第2データリリース時間との間の時間間隔と、負の相関関係と有する。ここで、前記第2データリリース時間は、前記記憶待ちデータの前記参考候補ストレージソリューションにおける記憶位置に隣接するストレージスペースに記憶されたデータのデータリリース時間である。例示的に、参考候補ストレージソリューションに対応する目標重みは、前記記憶待ちデータの第1データリリース時間と第2データリリース時間との間の間隔の逆数である。例を挙げて説明すると、第1データリリース時間がt1であり、第2データリリース時間がt2であると、参考候補ストレージソリューションに対応する目標重みは、1/|t1-t2|である。
図2の例をとると、ストレージスペース201の場合、隣接するストレージスペースは211または212である。1回目の重みを計算するときに、左割り当てであるため、ストレージスペース201の隣接するストレージスペースは211であり、2回目の重みを計算するときに、右割り当てであるため、ストレージスペース201の隣接するストレージスペースは212であり。ストレージスペース205の場合、隣接するストレージスペースは215であってもよいし、216であってもよい。
オプションの1実施形態において、前記記憶待ちデータに対応する第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定することは、前記記憶待ちデータのライフサイクルおよび前記候補ストレージソリューションに対応する候補ストレージスペースの開始アドレスに基づいて、前記候補ストレージソリューションの目標重みを確定することを含む。オプションとして、前記目標ストレージソリューションの確定は、前記目標メモリに記憶されたデータのライフサイクルが記憶アドレスとともに増加または減少するようにする。データ処理装置を利用して本発明の実施例によって提供されるデータを記憶するための方法を実行すると、前記目標メモリに記憶されたデータのライフサイクルが記憶アドレスとともに増加または減少するようにすることができることを理解できる。つまり、ライフサイクルが小さな記憶待ちデータをできるだけストレージスペースの片側(左側記憶など)に記憶し、ライフサイクルが長い記憶待ちデータをできるだけストレージスペースのもう反対側(右側記憶など)に記憶する。いくつかの実施例において、前記記憶待ちデータの第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定することは、前記記憶待ちデータに対応する最大ライフサイクルを確定することと、前記記憶待ちデータのライフサイクルと前記最大ライフサイクルとの間の第1比率値を確定することと、前記候補ストレージソリューションに対応する候補ストレージスペースの開始アドレスと前記目標メモリの終了アドレスとの間の第2比率値を確定し、第1比率値および第2比率値に基づいて、前記候補ストレージソリューションの目標重みを確定することと、を含む。例示的に、前記候補ストレージソリューションの目標重みは、前記第1比率値と前記第2比率値との間の差分の絶対値と負の相関関係を有する。記憶待ちデータに対応する最大ライフサイクルは、命令シーケンス中の各命令それぞれに対応するデータのライフサイクルの中の一番大きいライフサイクルであり得、すなわち、記憶待ちデータに関連するデータが目標メモリの最大の持続時間を占有する。例示的に、記憶待ちデータに対応する最大ライフサイクルは、今回の画像処理過程で発生されたすべての記憶する必要があるデータのライフサイクルの最大値であり、すでに割り当てたメモリおよび割り当てなかったメモリのすべてのデータのライフサイクルの最大値を含むが、本発明の実施例はこれに対して限定しない。
いくつかの実施例において、候補ストレージスペースの開始アドレスは、目標メモリの開始アドレスに対する候補ストレージスペースの開始アドレスのオフセット値として表すことができ、目標メモリの終了アドレスは、目標メモリの開始アドレスに対する目標メモリの終了アドレスのオフセット値として表すことができる。
オプションの1実施形態において、候補ストレージスペースの開始アドレスと目標メモリの合計ストレージスペースの大きさとの間の第2比率値を確定し、当該第2比率値を当該候補ストレージスペースに対応する少なくとも1つの候補ストレージソリューションの第2比率値として使用することができるが、本発明の実施例はこれに限定されない。
オプションの1実施形態において、前記記憶待ちデータに対応する第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定することは、前記記憶待ちデータに対応する第1データリリース時間、および、前記候補ストレージソリューションに対応する記憶位置に隣接するストレージスペースに記憶されたデータの第2データリリース時間に基づいて、前記候補ストレージソリューションの第1重みを確定することと、前記記憶待ちデータのライフサイクルおよび前記候補ストレージソリューションに対応する候補ストレージスペースの開始アドレスに基づいて、前記候補ストレージソリューションの第2重みを確定することと、前記第1重みと前記第2重みの加重和に基づいて、前記候補ストレージソリューションの目標重みを得ることと、を含む。
当該実施形態において、記憶待ちデータの第1データリリース時間およびライフサイクルを総合的に考慮することで、メモリの断片化を効果的に減らすことができる。
オプションの1実施形態において、前記記憶待ちデータの第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定することは、前記記憶待ちデータの第1データリリース時間、ライフサイクル、および、複数の候補ストレージソリューションの中の各候補ストレージソリューションに対応するストレージスペースの大きさに基づいて、前記複数の候補ストレージソリューションの目標重みを確定することを含む。ここで、候補ストレージソリューションに対応するストレージスペースの大きさは、当該候補ストレージソリューションに対応する候補ストレージスペースの大きさであり得る。
いくつかの実施例において、前記候補ストレージソリューションに対応する目標重みは、第1指標と第2指標と第3指標との加重和を含む。ここで、前記第1指標は、前記記憶待ちデータの第1データリリース時間と第2データリリース時間との間の間隔に基づいて確定され、前記第2データリリース時間は、前記記憶待ちデータの前記候補ストレージソリューションにおける記憶位置に隣接するストレージスペースに記憶されたデータのデータリリース時間であり、前記第2指標は、第1比率値と第2比率値との間の差値に基づいて確定される。前記第1比率値は、前記記憶待ちデータ最大ライフサイクルと前記記憶待ちデータに対応する最大ライフサイクルとの間の比率値であり、前記第2比率値は、前記候補ストレージソリューションに対応する候補ストレージスペースの開始アドレスと前記目標メモリの終了アドレスとの間の比率値であり、前記第3指標は、前記候補ストレージソリューションに対応するストレージスペースと前記目標メモリの合計ストレージスペースとの間の比率値に基づいて確定される。
当該実施形態において、記憶待ちデータの第1データリリース時間、ライフサイクル、および、必要なストレージスペースの大きさを総合的に考慮することで、確定された目標ストレージソリューションがメモリの断片化をより効果的に減らすようにすることができ、占めるストレージスペースを減少することができる。
オプションとして、前記候補ストレージソリューションに対応する目標重みは、以下の式(1)を満たす。
weight=α*w1+β*w2+γ*w3 (1)
ここで、α、β、γは、いずれも、0以上の目標重み係数であり、かつ、α+β+γ=1であり、weightは、前記候補ストレージソリューションに対応する目標重みを表し、w1は、第1指標を表し、w2は、第2指標を表し、w3は、第3指標を表す。オプションとして、cost1=abs(e-e1)であり、w1=1/cost1であり、eは、前記第1データリリース時間を表し、e1は、前記第2データリリース時間を表し、abs(e-e1)は、eとe1の差値の絶対値を表す。オプションとして、cost2=abs((c/c_max)-(start/mem_size))であり、w2=1-cost2であり、cは、前記加重和を表し、c_maxは、前記記憶待ちデータに対応する最大ライフサイクルを表し、startは、前記候補ストレージソリューションに対応する候補ストレージスペースの開始アドレスを表し、mem_sizeは、目標メモリの合計ストレージスペースの大きさを表し、目標メモリの終了アドレスとして表すことができる。オプションとして、w3=1-s_cand/mem_sizeであり、s_candは、候補ストレージソリューションに対応する候補ストレージスペースの大きさを表し、mem_sizeは、前記目標メモリの合計ストレージスペースの大きさを表す。
weight=α*w1+β*w2+γ*w3 (1)
ここで、α、β、γは、いずれも、0以上の目標重み係数であり、かつ、α+β+γ=1であり、weightは、前記候補ストレージソリューションに対応する目標重みを表し、w1は、第1指標を表し、w2は、第2指標を表し、w3は、第3指標を表す。オプションとして、cost1=abs(e-e1)であり、w1=1/cost1であり、eは、前記第1データリリース時間を表し、e1は、前記第2データリリース時間を表し、abs(e-e1)は、eとe1の差値の絶対値を表す。オプションとして、cost2=abs((c/c_max)-(start/mem_size))であり、w2=1-cost2であり、cは、前記加重和を表し、c_maxは、前記記憶待ちデータに対応する最大ライフサイクルを表し、startは、前記候補ストレージソリューションに対応する候補ストレージスペースの開始アドレスを表し、mem_sizeは、目標メモリの合計ストレージスペースの大きさを表し、目標メモリの終了アドレスとして表すことができる。オプションとして、w3=1-s_cand/mem_sizeであり、s_candは、候補ストレージソリューションに対応する候補ストレージスペースの大きさを表し、mem_sizeは、前記目標メモリの合計ストレージスペースの大きさを表す。
当該実施形態において、目標重み係数α、β、及びγは、テストを通じて得られた結果である。特定のステップでα、β、及びγの値を変更し、α+β+γ=1であることを確保して、複数組の異なるパラメータの組み合わせのセットを取得し、1組のテストセットを運行し、各組パラメータの組み合わせのセットの当該テストセットでの結果に保存する。したがって、最終的に1組の性能の優れたパラメータの組み合わせのセットを選択する。
当該実施形態において、候補ストレージソリューションの目標重みを計算する方法は、3つの割り当て原則の総合的な結果である。w1は、第1の割り当て原則に対応し、当該原則は、できるだけend_pcに近い位置を割り当てて、隣接するストレージスペースのリリース時間が近くなるようにして、大きな空きストレージスペースに合併して、メモリの断片化を減らす。各データは、1つのend_pcに対応し、各データに対応するend_pcは、当該データが占めるストレージスペースがリリースされる時点を表す。できるだけend_pcに近い位置を割り当てると、記憶待ちデータを、できるだけ対応するend_pcと当該記憶待ちデータに対応するend_pcにより近いデータに隣接する位置に割り当てることができる。例を挙げて説明すると、目標メモリの特定のストレージスペースに記憶したデータに対応するend_pcが、当該記憶待ちデータに対応するend_pcとより近いと、当該記憶待ちデータを当該ストレージスペースに隣接する空間ストレージスペースに割り当てる。w2は、第2の割り当て原則に対応し、当該原則は、ライフサイクルが短いデータ(割り当てとリリースが頻繁である)とライフサイクルが長いデータとを分けて割り当て、割り当てとリリースが頻繁なデータの位置をできるだけ近くすることによって、メモリの断片化を減らす。w3は、第3の割り当て原則に対応し、当該原則は、要件を満たす最小の空きストレージスペースを記憶待ちデータに割り当てることである。当該実施形態において、様々な割り当て原則を組み合わせて割り当て待ちデータにアドレスを割り当てることによって、メモリの断片化を効果的に減らすことができる。
データ処理装置は、この3つの割り当て原則の中の任意の2つを組み合わせて目標重みを計算してもよいし、第1の原則または第2の原則を採用しえ目標重みを計算してもよいことを理解すべきである。例を挙げて説明すると、前記候補ストレージソリューションに対応する目標重みは、以下の式(2)を満たす。
weight=α*w1+β*w2 (2)
ここで、式(2)中のw1、w2は、それぞれ式(1)中のw1、w2と同じであり、α、βは、いずれも、0より大きい重み係数であり、かつ、α+β=1である。
weight=α*w1+β*w2 (2)
ここで、式(2)中のw1、w2は、それぞれ式(1)中のw1、w2と同じであり、α、βは、いずれも、0より大きい重み係数であり、かつ、α+β=1である。
さらに、例を挙げて説明すると、前記候補ストレージソリューションに対応する目標重みは、以下の式(3)を満たす。
weight=α*w1+γ*w3 (3)
ここで、式(3)中のw1、w3は、それぞれ式(1)中のw1、w3と同じであり、α、γは、いずれも、0より大きい重み係数であり、かつ、α+γ=1である。
weight=α*w1+γ*w3 (3)
ここで、式(3)中のw1、w3は、それぞれ式(1)中のw1、w3と同じであり、α、γは、いずれも、0より大きい重み係数であり、かつ、α+γ=1である。
さらに、例を挙げて説明すると、前記候補ストレージソリューションに対応する目標重みは、以下の式(4)を満たす。
weight=β*w2+γ*w3 (4)
ここで、式(4)中のw2、w3は、それぞれ式(1)中のw2、w3と同じであり、β、γは、いずれも、0より大きい目標重み係数であり、かつ、β+=1である。
weight=β*w2+γ*w3 (4)
ここで、式(4)中のw2、w3は、それぞれ式(1)中のw2、w3と同じであり、β、γは、いずれも、0より大きい目標重み係数であり、かつ、β+=1である。
さらに、例を挙げて説明すると、前記候補ストレージソリューションに対応する目標重みは、以下の式(5)を満たす。
weight=w2=1-cost2 (5)
weight=w2=1-cost2 (5)
さらに、例を挙げて説明すると、前記候補ストレージソリューションに対応する目標重みは、以下の式(6)を満たす。
weight=w1=1/cost1 (6)
weight=w1=1/cost1 (6)
当該実施形態において、様々な割り当て原則を組み合わせて割り当て待ちデータにアドレスを割り当てることで、メモリの断片化を効果的に減らすことができる。
図3は、本発明の実施例によって提供されるデータを記憶するためのもう1方法を示すフローチャートである。図3に示すように、当該方法は、以下のステップを含み得る。
301において、データ処理装置により、目標メモリの割り当てなかった複数の個別のストレージスペースから、記憶待ちデータを記憶できる2つまたは2つ以上の候補ストレージスペースを確定する。
302において、N回目の目標重みを計算するときに、記憶待ちデータの第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、記憶待ちデータを第1候補ストレージスペースに記憶する第1目標重みを計算する。
オプションとして、前記第1候補ストレージスペースは、前記2つまたは2つ以上の候補ストレージスペースの中の任意の候補ストレージスペースである。記憶待ちデータを第1候補ストレージスペースに記憶する第1目標重みを計算するときに、式(1)~式(6)の中の任意の1つを採用して目標重みを計算することができる。データ処理装置は、記憶待ちデータを第1候補ストレージスペースに記憶すると仮定するときの目標重みを計算するだけであり、記憶待ちデータを第1候補ストレージスペースに記憶する操作を実行しないことを理解できる。前記Nは、0より大きい整数である。実際の適用において、データ処理装置は、各候補ストレージスペースに記憶待ちデータを記憶するとき対応する1つの目標重みまたは2つの目標重みを計算し、各回の目標重み計算は1つの目標重みを計算することができる。
303において、現在の最大の目標重みを更新する。
いくつかの実施例において、N=1のときに、現在の最大の目標重みの更新は、1回目に計算して得られた目標重みを現在の最大の目標重みとして格納する。N>1のときに、現在の最大の目標重みの更新は、N回目に計算して得られた目標重みが現在格納している現在の最大の目標重みよりも大きい場合、現在の最大の目標重みをN回目に計算して得られた目標重みに更新する。N回目に計算して得られた目標重みが現在格納している現在の最大の目標重み未満である場合、現在の最大の目標重みをそのまま維持する。
304において、次回の目標重みの計算を停止するか否かを判断する。
いくつかの実施例において、次回の目標重みの計算を停止するか否かを判断することは、現在複数の候補ストレージソリューションの目標重みを計算して得た場合、次回の目標重みの計算を停止すると判断し、現在複数の候補ストレージソリューションの目標重みを計算して得られなかった場合、次回の目標重みの計算を続くと判断する。次回の目標重み計算を停止しないと、N+1として、ステップ302を実行し、次回の目標重み計算を停止すると、ステップ305を実行する。
305において、現在の最大の目標重みに対応する候補ストレージソリューションを目標ストレージソリューションに設定して、記憶待ちデータを目標ストレージソリューションに対応する候補ストレージスペースの第1アドレスから第2アドレスに記憶する。
306において、前記第1アドレスから前記第2アドレスに対応するストレージスペースをすでに割り当てたストレージスペースに設定する。
307において、第1データリリース時間に達した後、前記第1アドレスから前記第2アドレスをリリースする。
いくつかの実施例において、前記第1アドレスから前記第2アドレスに対応するストレージスペースを割り当てなかったストレージスペースに設定することができる。
308において、第2アドレスが候補ストレージスペースの終了アドレスであると、前記第2アドレスの次のアドレスから第3アドレス(第3アドレスは第2アドレスの右側に位置する)にいずれもデータを記憶しなかった場合、前記第1アドレスから前記第3アドレスを割り当てなかった個別のストレージスペースに設定する。ここで、第3アドレスの次のアドレスを開始アドレスとするストレージスペースは、すでに割り当てたストレージスペース(used_item)である。
ステップ308を以下に切り替えてもよく、すなわち、第1アドレスが候補ストレージスペースの開始アドレスであると、前記目標メモリの第4アドレス(第4アドレスは第1アドレスの左側に位置する)から前記第1アドレスの前のアドレスにいずれもデータを記憶しなかった場合、前記第4アドレスから前記第2アドレスまでを割り当てなかった個別のストレージスペースに設定する。ここで、第4アドレスの前のアドレスを終了アドレスとするストレージスペースは、すでに割り当てたストレージスペース(used_item)である。
このようにすると、2つの隣接する割り当てなかったストレージスペースをより大きい1つの割り当てなかったストレージスペースにすばやく設定することができる。
本発明の実施例によって提供される方法によると、メモリの断片化を効果的に減らすことができる。
前述した実施例に説明したデータを記憶するための方法は、データ処理装置によりAIチップを利用してデータ処理タスクを実行するシーンに適用することができ、すなわち、共有キャッシュのアドレス割り当ておよびリリースのリアルタイムな管理に適用することができ、AIモデルのコンパイルのシナリオに適用することもできる。AIモデルのコンパイルのシナリオでは、データ処理装置は、本発明の実施例によって提供されるデータを記憶するための方法を実行することによって、AIモデルが処理と操作を実行するときの共有キャッシュの割り当てをシミュレートすることができ、さらに、AIモデルをコンパイルして共有キャッシュのメモリ割り当ておよびリリースを指示する命令シーケンスを得ることができる。データ処理装置のAIチップは、命令シーケンスを実行することによってデータ処理タスクを実行することができる。AIチップは、命令シーケンスを実行してデータ処理タスクを実行する過程で、命令シーケンス中の命令に従ってデータを共有キャッシュに記憶し、また共有キャッシュ中のデータをリリースして、共有キャッシュの利用率を向上させることができる。
図4は、本発明の実施例によって提供されるデータ処理装置の構成の模式図であり、図4に示すように、当該装置は、第1確定ユニット401と、第2確定ユニット402と、第3確定ユニット403と、備える。
第1確定ユニット401は、記憶待ちデータに必要なストレージスペースの大きさに基づいて目標メモリ中の少なくとも2つの候補ストレージスペースを確定する。
第2確定ユニット402は、前記記憶待ちデータの第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定し、ここで、各候補ストレージスペースは、少なくとも1つの候補ストレージソリューションに対応する。
第3確定ユニット403は、前記複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みに基づいて、前記記憶待ちデータの目標ストレージソリューションを確定する。
オプションの1実施形態において、前記候補ストレージスペースに対応する候補ストレージソリューションは、第1候補ストレージソリューションおよび第2候補ストレージソリューションの中の少なくとも1つを含み、ここで、前記第1候補ストレージソリューション中の開始記憶アドレスは、前記候補ストレージスペースの開始アドレスであり、前記第2候補ストレージソリューション中の終了記憶アドレスは、前記候補ストレージスペースの終了アドレスである。
オプションの1実施形態において、第2確定ユニット401は、さらに、複数の候補ストレージソリューションに対して、前記記憶待ちデータの第1データリリース時間および第2データリリース時間に基づいて、当該候補ストレージソリューションの目標重みを確定し、ここで、前記第2データリリース時間は、前記記憶待ちデータの前記候補ストレージソリューションにおける記憶位置に隣接するストレージスペースに記憶されたデータのデータリリース時間である。
オプションの1実施形態において、前記候補ストレージソリューションに対応する目標重みは、前記記憶待ちデータの第1データリリース時間と第2データリリース時間との間の間隔と、負の相関関係を有する。
オプションの1実施形態において、第2確定ユニット402は、さらに、複数の候補ストレージソリューションに対して、前記記憶待ちデータのライフサイクルおよび前記候補ストレージソリューションに対応する候補ストレージスペースの開始アドレスに基づいて、前記候補ストレージソリューションの目標重みを確定する。
オプションの1実施形態において、第2確定ユニット402は、さらに、前記記憶待ちデータに対応する最大ライフサイクルを確定し、前記記憶待ちデータのライフサイクルと前記最大ライフサイクルとの間の第1比率値を確定し、前記候補ストレージソリューションに対応する候補ストレージスペースの開始アドレスと前記目標メモリの終了アドレスとの間の第2比率値を確定し、第1比率値および第2比率値に基づいて、前記候補ストレージソリューションの目標重みを確定する。
オプションの1実施形態において、前記候補ストレージソリューションの目標重みは、前記第1比率値と前記第2比率値との間の差分の絶対値と負の相関関係を有する。
オプションの1実施形態において、第2確定ユニット402は、さらに、複数の候補ストレージソリューションに対して、前記記憶待ちデータに対応する第1データリリース時間および第2データリリース時間に基づいて、前記候補ストレージソリューションの第1重みを確定し、ここで、第2データリリース時間は、記憶待ちデータの当該候補ストレージソリューションにおける記憶位置に隣接するストレージスペースに記憶されたデータのデータリリース時間であり、前記記憶待ちデータのライフサイクルおよび前記候補ストレージソリューションに対応する候補ストレージスペースの開始アドレスに基づいて、前記候補ストレージソリューションの第2重みを確定し、前記第1重みと前記第2重みの加重和に基づいて、前記候補ストレージソリューションの目標重みを得る。
オプションの1実施形態において、第2確定ユニット402は、さらに、複数の候補ストレージソリューションに対して、前記記憶待ちデータの第1データリリース時間、ライフサイクル、および、当該候補ストレージソリューションに対応するストレージスペースの大きさに基づいて、当該候補ストレージソリューションの目標重みを確定する。
オプションの1実施形態において、第2確定ユニット402は、さらに、前記記憶待ちデータに対応する第1データリリース時間および第2データリリース時間に基づいて、当該候補ストレージソリューションの第1重みを確定し、前記記憶待ちデータのライフサイクルおよび当該候補ストレージソリューションに対応する候補ストレージスペースの開始アドレスに基づいて、当該候補ストレージソリューションの第2重みを確定し、前記候補ストレージソリューションに対応する候補ストレージスペースの大きさおよび前記目標メモリの合計ストレージスペースの大きさに基づいて、当該候補ストレージソリューションの第3重みを確定し、前記第1重みと前記第2重みと前記第3重みの加重和に基づいて、当該候補ストレージソリューションの前記目標重みを得、ここで、前記第2データリリース時間は、前記記憶待ちデータの当該候補ストレージソリューションにおける記憶位置に隣接するストレージスペースに記憶されたデータのデータリリース時間である。
オプションの1実施形態において、第2確定ユニット402は、さらに、複数の候補ストレージソリューションに対して、前記記憶待ちデータの第1データリリース時間および当該候補ストレージソリューションに対応するストレージスペースの大きさに基づいて、当該候補ストレージソリューションの目標重みを確定する。
オプションの1実施形態において、第2確定ユニット402は、さらに、複数の候補ストレージソリューションに対して、前記記憶待ちデータのライフサイクルおよび当該候補ストレージソリューションに対応するストレージスペースの大きさに基づいて、当該候補ストレージソリューションの目標重みを確定する。
オプションの1実施形態において、前記装置は、前記記憶待ちデータを前記目標ストレージソリューションに対応する候補ストレージスペースの第1アドレスから第2アドレスに記憶し、前記第1アドレスから前記第2アドレスに対応するストレージスペースをすでに割り当てたストレージスペースに設定するための設定ユニット404をさらに備え、ここで、前記第1アドレスおよび前記第2アドレスの中の1つは、前記目標ストレージソリューションに対応する候補ストレージスペースの開始アドレスであり、または、前記第1アドレスおよび前記第2アドレスの中の1つは、前記目標ストレージソリューションに対応する候補ストレージスペースの終了アドレスである。
オプションの1実施形態において、前記装置は、前記記憶待ちデータに対応する第1データリリース時間に達した後に、前記第1アドレスから前記第2アドレスに対応するストレージスペースをリリースするためのリリースユニット405をさらに備え、設定ユニット404は、さらに、前記第1アドレスから前記第2アドレスに対応するストレージスペースを割り当てなかったストレージスペースに設定する。
オプションの1実施形態において、第3確定ユニット403は、さらに、前記複数の候補ストレージソリューションのそれぞれの目標重みのうちで、一番大きい目標重みに対応する候補ストレージソリューションを前記記憶待ちデータの前記目標ストレージソリューションに確定し、または、前記複数の候補ストレージソリューションのそれぞれの目標重みのうちで、所定の重み閾値を超える任意の目標重みに対応する候補ストレージソリューションを前記目標ストレージソリューションに確定することを含む。
オプションの1実施形態において、前記目標メモリは、人工知能(AI)チップの共有キャッシュである。
オプションの1実施形態において、第1確定ユニット401は、さらに、前記目標メモリの割り当てなかった複数の個別のストレージスペースから、前記記憶待ちデータを記憶できる前記少なくとも2つの候補ストレージスペースを確定し、ここで、前記候補ストレージスペースの大きさは、記憶待ちデータが占めるストレージスペース以上である。
オプションの1実施形態において、設定ユニット404は、さらに、第2アドレスが候補ストレージスペースの終了アドレスであり、前記第2アドレスの次のアドレスから第3アドレスにいずれもデータを記憶しなかった場合、前記第1アドレスから前記第3アドレスを割り当てなかった個別のストレージスペースに設定する。ここで、第3アドレスの次のアドレスを開始アドレスとするストレージスペースは、すでに割り当てたストレージスペースである。
オプションの1実施形態において、設定ユニット404は、さらに、第1アドレスが候補ストレージスペースの開始アドレスであり、前記目標メモリの第4アドレスから前記第1アドレスの前のアドレスにいずれもデータを記憶しなかった場合、前記第4アドレスから前記第2アドレスを割り当てなかった個別のストレージスペースに設定する。ここで、第4アドレスの前のアドレスを終了アドレスとするストレージスペースは、すでに割り当てたストレージスペースである。
図5は、本発明の実施例によって提供されるデータ処理装置の構成を示す模式図である。図5に示すように、データ処理装置は、AIチップ510とメモリ520とを備え、AIチップ510は、メモリ520からデータおよび命令を取得し、最終の処理結果をメモリ520に出力することができる。AIチップ510中の計算ユニット501は、処理タスクを実行し、計算ユニット501は、データを処理する過程でデータを共有キャッシュ502(すなわち目標メモリ)に記憶し、また、当該共有キャッシュ502からデータを取得する。共有キャッシュ502のアドレス割り当ておよびリリースは、前述した実施例のデータを記憶するための方法を採用することができる。いくつかの実施例において、メモリ520は、AIチップ510の内部に位置する可能性がある。いくつかの実施例において、AIチップが特定のデータ処理タスクを実行するときに、データ処理装置で運行される特定のメモリ管理ソフトウェアは、前述した実施例のデータを記憶するための方法を実行することによって、共有キャッシュのアドレス割り当ておよびリリースを管理する。いくつかの実施例において、AIチップが特定のデータ処理タスクを実行するときに、メモリから読み取った命令を実行してデータ処理タスクを実装し、データ処理タスクを実装する過程でメモリから読み取った命令は、共有キャッシュのアドレス割り当ておよびリリースを指示する。つまり、AIチップは、メモリから読み取った命令を実行して、前述した実施例のメモリ割り当ておよびリリースの流れを実装することができる。
図6は、本発明の実施例によって提供される電子デバイスの構成の模式図であり、当該電子デバイス600は、異なる構成または性能のために、比較的大きな差異を有し得る。当該電子デバイス600は、1つまたは複数の中央処理装置(central processing units、CPU)622(たとえば、1つまたは複数のプロセッサ)と、メモリ632と、アプリケーションプログラム642またはデータ644を格納するための1つまたは複数の記録媒体630(たとえば1つまたは複数の大容量記憶デバイス)と、1つまたは複数のAIチップ624と、を含み得る。ここで、メモリ632および記録媒体630は、短期記憶または永続記憶であり得る。記録媒体630に格納されたプログラムは、1つまたは複数のモジュール(図面には示されていない)を含み得、各モジュールは、電子デバイスに対する一連の命令操作を含み得る。さらに、中央処理装置622は、記録媒体630と通信して、電子デバイス600上で記録媒体630中の一連の命令操作を実行する。AIチップ624は、CPU622によって割り当てられた様々なデータ処理タスクを実行することができる。電子デバイス600は、本発明によって提供されるデータ処理装置であり得る。
電子デバイス600は、1つまたは複数の電源626、1つまたは複数の有線または無線ネットワークインターフェース650、1つまたは複数の入出力インターフェース658、および/または、Windows ServerTM、Mac OS XTM、UnixTM、 LinuxTM、FreeBSDTMなどの1つまたは複数の操作システム641をさらに含み得る。
前記実施例中のデータ処理装置によって実行されるステップは、当該図6に示す電子デバイスによって構成され得る。具体的に、中央処理装置622は、図4中の各ユニットの機能を実現することができる。
本発明の実施例は、コンピュータープログラムが記憶されているコンピューター可読記録媒体を提供し、前記コンピュータープログラムは、プログラム命令を含み、前記コンピュータープログラムがプロセッサによって実行されるときに、記憶待ちデータに必要なストレージスペースの大きさに基づいて目標メモリ中の少なくとも2つの候補ストレージスペースを確定することと、前記記憶待ちデータの第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定することと、前記複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みに基づいて、前記記憶待ちデータの目標ストレージソリューションを確定することと、が実装され、ここで、各候補ストレージスペースは、少なくとも1つの候補ストレージソリューションに対応する。当該コンピューター可読記録媒体は、不揮発性の記録媒体であり得る。
本発明の実施例は、命令を含むコンピュータープログラム製品を提供し、当該製品がコンピューター上で運行されるときに、コンピューターが前記実施例によって提供されるデータを記憶するための方法が実装される。
上記は、本発明の具体的な実施形態に過ぎず、本発明の保護範囲はこれに限定されない。当業者は、本発明に開示されている技術範囲内の様々な同等の変更または置換を容易に考えることができる。これら変更または置換は、本発明の保護範囲内にカバーされるものとする。したがって、本発明の保護範囲は、特許請求の範囲の保護範囲に従うものとする。
Claims (20)
- データを記憶するための方法であって、
記憶待ちデータに必要なストレージスペースの大きさに基づいて目標メモリ中の少なくとも2つの候補ストレージスペースを確定することと、
前記記憶待ちデータの第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定することと、
前記複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みに基づいて、前記記憶待ちデータの目標ストレージソリューションを確定することと、を含み、
各候補ストレージスペースは、少なくとも1つの候補ストレージソリューションに対応する
ことを特徴とするデータを記憶するための方法。 - 前記候補ストレージスペースに対応する候補ストレージソリューションは、第1候補ストレージソリューションおよび第2候補ストレージソリューションの中の少なくとも1つを含み、
前記第1候補ストレージソリューション中の開始記憶アドレスは、前記候補ストレージスペースの開始アドレスであり、前記第2候補ストレージソリューション中の終了記憶アドレスは、前記候補ストレージスペースの終了アドレスである
ことを特徴とする請求項1に記載のデータを記憶するための方法。 - 前記記憶待ちデータに対応する第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定することは、
複数の候補ストレージソリューションに対して、前記記憶待ちデータの第1データリリース時間および第2データリリース時間に基づいて、当該候補ストレージソリューションの目標重みを確定することを含み、
前記第2データリリース時間は、前記記憶待ちデータの前記候補ストレージソリューションにおける記憶位置に隣接するストレージスペースに記憶されたデータのデータリリース時間である
ことを特徴とする請求項1または2に記載のデータを記憶するための方法。 - 当該候補ストレージソリューションの前記目標重みは、前記第1データリリース時間と前記第2データリリース時間との間の時間間隔と負の相関関係を有する
ことを特徴とする請求項3に記載のデータを記憶するための方法。 - 前記記憶待ちデータに対応する第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定することは、
複数の候補ストレージソリューションに対して、前記記憶待ちデータのライフサイクルおよび前記候補ストレージソリューションに対応する候補ストレージスペースの開始アドレスに基づいて、当該候補ストレージソリューションの目標重みを確定することを含み
ことを特徴とする請求項1または2に記載のデータを記憶するための方法。 - 前記複数の候補ストレージソリューションに対して、前記記憶待ちデータのライフサイクルおよび当該候補ストレージソリューションに対応する候補ストレージスペースの開始アドレスに基づいて、当該候補ストレージソリューションの目標重みを確定することは、
前記記憶待ちデータに対応する最大ライフサイクルを確定することと、
前記記憶待ちデータのライフサイクルと前記最大ライフサイクルとの間の第1比率値を確定することと、
当該候補ストレージソリューションに対応する候補ストレージスペースの開始アドレスと前記目標メモリの終了アドレスとの間の第2比率値を確定することと、
前記第1比率値および前記第2比率値に基づいて当該候補ストレージソリューションの前記目標重みを確定することと、を含む
ことを特徴とする請求項5に記載のデータを記憶するための方法。 - 前記候補ストレージソリューションの前記目標重みは、前記第1比率値と前記第2比率値との間の差分の絶対値と負の相関関係を有する
ことを特徴とする請求項6に記載のデータを記憶するための方法。 - 前記記憶待ちデータに対応する第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定することは、
複数の候補ストレージソリューションに対して、前記記憶待ちデータに対応する第1データリリース時間および第2データリリース時間に基づいて、当該候補ストレージソリューションの第1重みを確定することと、
前記記憶待ちデータのライフサイクルおよび当該候補ストレージソリューションに対応する候補ストレージスペースの開始アドレスに基づいて、当該候補ストレージソリューションの第2重みを確定することと、
前記第1重みと前記第2重みの加重和に基づいて、当該候補ストレージソリューションの目標重みを得ることと、を含み、
前記第2データリリース時間は、前記記憶待ちデータの当該候補ストレージソリューションにおける記憶位置に隣接するストレージスペースに記憶されたデータのデータリリース時間である
ことを特徴とする請求項1または2に記載のデータを記憶するための方法。 - 前記記憶待ちデータの第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定することは、
複数の候補ストレージソリューションに対して、前記記憶待ちデータの第1データリリース時間、ライフサイクル、および、当該候補ストレージソリューションに対応するストレージスペースの大きさに基づいて、当該候補ストレージソリューションの目標重みを確定することを含む
ことを特徴とする請求項1または2に記載のデータを記憶するための方法。 - 前記当該候補ストレージソリューションの目標重みを確定することは、
前記記憶待ちデータに対応する第1データリリース時間および第2データリリース時間に基づいて、当該候補ストレージソリューションの第1重みを確定することと、
前記記憶待ちデータのライフサイクルおよび当該候補ストレージソリューションに対応する候補ストレージスペースの開始アドレスに基づいて、当該候補ストレージソリューションの第2重みを確定することと、
前記候補ストレージソリューションに対応する候補ストレージスペースの大きさおよび前記目標メモリの合計ストレージスペースの大きさに基づいて、当該候補ストレージソリューションの第3重みを確定することと、
前記第1重みと前記第2重みと前記第3重みの加重和に基づいて、当該候補ストレージソリューションの前記目標重みを得ることと、を含み、
前記第2データリリース時間は、前記記憶待ちデータの当該候補ストレージソリューションにおける記憶位置に隣接するストレージスペースに記憶されたデータのデータリリース時間である
ことを特徴とする請求項9に記載のデータを記憶するための方法。 - 前記記憶待ちデータの第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定することは、
複数の候補ストレージソリューションに対して、前記記憶待ちデータの第1データリリース時間および当該候補ストレージソリューションに対応するストレージスペースの大きさに基づいて、当該候補ストレージソリューションの目標重みを確定することを含む
ことを特徴とする請求項1または2に記載のデータを記憶するための方法。 - 前記記憶待ちデータの第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定することは、
複数の候補ストレージソリューションに対して、前記記憶待ちデータのライフサイクルおよび当該候補ストレージソリューションに対応するストレージスペースの大きさに基づいて、当該候補ストレージソリューションの目標重みを確定することを含む
ことを特徴とする請求項1または2に記載のデータを記憶するための方法。 - 前記記憶待ちデータを前記目標ストレージソリューションに対応する候補ストレージスペースの第1アドレスから第2アドレスに記憶することと、
前記第1アドレスから前記第2アドレスに対応するストレージスペースをすでに割り当てたストレージスペースに設定することと、をさらに含み、
ここで、前記第1アドレスおよび前記第2アドレスの中の1つは、前記目標ストレージソリューションに対応する候補ストレージスペースの開始アドレスであり、または、前記第1アドレスおよび前記第2アドレスの中の1つは、前記目標ストレージソリューションに対応する候補ストレージスペースの終了アドレスである
ことを特徴とする請求項1~12のいずれか1項に記載のデータを記憶するための方法。 - 前記記憶待ちデータに対応する第1データリリース時間に達した後に、前記第1アドレスから前記第2アドレスに対応するストレージスペースをリリースすることと、
前記第1アドレスから前記第2アドレスに対応するストレージスペースを割り当てなかったストレージスペースに設定することと、をさらに含む
ことを特徴とする請求項13に記載のデータを記憶するための方法。 - 前記複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みに基づいて、前記記憶待ちデータの目標ストレージソリューションを確定することは、
前記複数の候補ストレージソリューションのそれぞれの目標重みのうちで、一番大きい目標重みに対応する候補ストレージソリューションを前記記憶待ちデータの前記目標ストレージソリューションに確定すること、または
前記複数の候補ストレージソリューションのそれぞれの目標重みのうちで、所定の重み閾値を超える任意の目標重みに対応する候補ストレージソリューションを前記目標ストレージソリューションに確定することを含む
ことを特徴とする請求項1~14のいずれか1項に記載のデータを記憶するための方法。 - 前記目標メモリは、人工知能(AI)チップの共有キャッシュである
ことを特徴とする請求項1~15のいずれか1項に記載のデータを記憶するための方法。 - データ処理装置であって、
記憶待ちデータに必要なストレージスペースの大きさに基づいて目標メモリ中の少なくとも2つの候補ストレージスペースを確定するための第1確定ユニットと、
前記記憶待ちデータの第1データリリース時間およびライフサイクルの中の少なくとも1つに基づいて、前記記憶待ちデータを前記少なくとも2つの候補ストレージスペースに記憶する複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みを確定するための第2確定ユニットと、
前記複数の候補ストレージソリューションの中の各候補ストレージソリューションの目標重みに基づいて、前記記憶待ちデータの目標ストレージソリューションを確定するための第3確定ユニットと、を備え、
各候補ストレージスペースは、少なくとも1つの候補ストレージソリューションに対応する
ことを特徴とするデータ処理装置。 - コンピュータープログラムが記録されているコンピューター可読記録媒体であって、
前記コンピュータープログラムは、プログラム命令を含み、
前記プログラム命令が電子デバイスのプロセッサによって実行されるときに、前記プロセッサが請求項1~16のいずれか1項に記載の方法に実行するようにする
ことを特徴とするコンピューター可読記録媒体。 - 電子デバイスであって、
プロセッサによって実行可能な命令が記憶されているメモリと、目標メモリと、プロセッサと、含み、
前記プロセッサによって前記命令が実行されるときに、請求項1~16のいずれか1項に記載の方法が実装される
ことを特徴とする電子デバイス。 - 前記電子デバイスは、AIチップであり、
前記目標メモリは、前記AIチップの共有キャッシュである
ことを特徴とする請求項19に記載の電子デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010420206.5 | 2020-05-18 | ||
CN202010420206.5A CN113688062B (zh) | 2020-05-18 | 2020-05-18 | 用于存储数据的方法和相关产品 |
PCT/CN2020/136966 WO2021232769A1 (zh) | 2020-05-18 | 2020-12-16 | 一种存储数据的方法及数据处理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022537007A JP2022537007A (ja) | 2022-08-23 |
JP7164733B2 true JP7164733B2 (ja) | 2022-11-01 |
Family
ID=78575569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021557735A Active JP7164733B2 (ja) | 2020-05-18 | 2020-12-16 | データ記憶 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP7164733B2 (ja) |
KR (1) | KR20210144730A (ja) |
CN (1) | CN113688062B (ja) |
TW (1) | TWI779438B (ja) |
WO (1) | WO2021232769A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114153395B (zh) * | 2021-11-30 | 2024-05-14 | 浙江大华技术股份有限公司 | 一种对象存储数据生命周期管理方法、装置及设备 |
CN114442927B (zh) * | 2021-12-22 | 2023-11-03 | 天翼云科技有限公司 | 一种数据存储空间的管理方法及装置 |
CN115509463B (zh) * | 2022-11-15 | 2023-04-11 | 北京云成金融信息服务有限公司 | 一种基于数据中台的均衡化数据存储方法及系统 |
CN116909489B (zh) * | 2023-09-11 | 2024-02-27 | 北京紫光芯能科技有限公司 | 一种数据的管理方法、装置、电子设备及存储介质 |
CN118261113B (zh) * | 2024-05-29 | 2024-08-09 | 沐曦集成电路(上海)有限公司 | 共享存储器的设置与管理方法、电子设备和介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007310626A (ja) | 2006-05-18 | 2007-11-29 | Konica Minolta Business Technologies Inc | メモリ管理方法 |
CN109117273A (zh) | 2018-08-17 | 2019-01-01 | 腾讯科技(深圳)有限公司 | 数据存储方法、装置及设备 |
WO2019038859A1 (ja) | 2017-08-23 | 2019-02-28 | 株式会社日立製作所 | 不揮発メモリデバイスを有するストレージシステム |
CN110427394A (zh) | 2019-08-08 | 2019-11-08 | 北京字节跳动网络技术有限公司 | 数据操作方法及装置 |
CN110555890A (zh) | 2018-05-30 | 2019-12-10 | 珠海全志科技股份有限公司 | 一种内存管理方法及系统 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09198299A (ja) * | 1996-01-23 | 1997-07-31 | Nec Corp | メモリブロック確保解放装置 |
CN1271524C (zh) * | 2003-03-19 | 2006-08-23 | 华为技术有限公司 | 一种静态内存管理方法 |
CN101320351A (zh) * | 2008-06-27 | 2008-12-10 | 华中科技大学 | 内存的分配、清理和释放方法及内存管理的装置 |
KR20120109197A (ko) * | 2011-03-28 | 2012-10-08 | 삼성전자주식회사 | 휴대용 장치 상의 데이터 스트림 관리 시스템에서 메모리를 관리하는 방법 및 이를 위한 휴대용 장치 |
US9361224B2 (en) * | 2013-09-04 | 2016-06-07 | Red Hat, Inc. | Non-intrusive storage of garbage collector-specific management data |
CN104090848B (zh) * | 2014-07-16 | 2017-03-08 | 云南大学 | 一种周期性大数据处理的内存管理方法及装置 |
CN105278873B (zh) * | 2015-09-14 | 2018-10-19 | 浪潮(北京)电子信息产业有限公司 | 一种磁盘块的分配方法及装置 |
WO2017107015A1 (zh) * | 2015-12-21 | 2017-06-29 | 华为技术有限公司 | 存储空间的分配方法及存储设备 |
FR3050844B1 (fr) * | 2016-04-27 | 2018-11-23 | Morpho | Procede d'allocation d'espace memoire |
CN106569742B (zh) * | 2016-10-20 | 2019-07-23 | 华为技术有限公司 | 存储管理方法及存储设备 |
CN108287666B (zh) * | 2018-01-16 | 2021-01-26 | 中国人民公安大学 | 用于云存储环境的数据存储方法及装置 |
CN110058786B (zh) * | 2018-01-18 | 2022-12-02 | 伊姆西Ip控股有限责任公司 | 用于控制存储系统中的写请求的方法、装置和计算机程序产品 |
US11288180B2 (en) * | 2018-01-19 | 2022-03-29 | Micron Technology, Inc. | Management of storage resources allocated from non-volatile memory devices to users |
US10782897B2 (en) * | 2018-04-02 | 2020-09-22 | International Business Machines Corporation | Memory reduction for neural networks with fixed structures |
CN109857678A (zh) * | 2019-01-31 | 2019-06-07 | 深兰科技(上海)有限公司 | 一种嵌入式系统内存管理方法及装置 |
CN111078585B (zh) * | 2019-11-29 | 2022-03-29 | 智器云南京信息科技有限公司 | 一种内存缓存管理方法、系统、存储介质及电子设备 |
-
2020
- 2020-05-18 CN CN202010420206.5A patent/CN113688062B/zh active Active
- 2020-12-16 WO PCT/CN2020/136966 patent/WO2021232769A1/zh active Application Filing
- 2020-12-16 KR KR1020217031361A patent/KR20210144730A/ko not_active Application Discontinuation
- 2020-12-16 JP JP2021557735A patent/JP7164733B2/ja active Active
- 2020-12-25 TW TW109146150A patent/TWI779438B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007310626A (ja) | 2006-05-18 | 2007-11-29 | Konica Minolta Business Technologies Inc | メモリ管理方法 |
WO2019038859A1 (ja) | 2017-08-23 | 2019-02-28 | 株式会社日立製作所 | 不揮発メモリデバイスを有するストレージシステム |
CN110555890A (zh) | 2018-05-30 | 2019-12-10 | 珠海全志科技股份有限公司 | 一种内存管理方法及系统 |
CN109117273A (zh) | 2018-08-17 | 2019-01-01 | 腾讯科技(深圳)有限公司 | 数据存储方法、装置及设备 |
CN110427394A (zh) | 2019-08-08 | 2019-11-08 | 北京字节跳动网络技术有限公司 | 数据操作方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN113688062A (zh) | 2021-11-23 |
TW202145010A (zh) | 2021-12-01 |
WO2021232769A1 (zh) | 2021-11-25 |
JP2022537007A (ja) | 2022-08-23 |
TWI779438B (zh) | 2022-10-01 |
KR20210144730A (ko) | 2021-11-30 |
CN113688062B (zh) | 2022-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7164733B2 (ja) | データ記憶 | |
US9965324B2 (en) | Process grouping for improved cache and memory affinity | |
US9032398B2 (en) | Online classification of memory pages based on activity level represented by one or more bits | |
JP5934094B2 (ja) | データ並列スレッドを有する処理論理の複数のプロセッサにわたるマッピング | |
US9063866B1 (en) | Page table data structure for online classification of memory pages based on activity level | |
US10025503B2 (en) | Autonomous dynamic optimization of platform resources | |
US6430656B1 (en) | Cache and management method using combined software and hardware congruence class selectors | |
US9229878B2 (en) | Memory page offloading in multi-node computer systems | |
KR20090079012A (ko) | 가상 머신의 상태를 저장, 복원하는 방법 및 장치 | |
KR20130018742A (ko) | 가비지 콜렉션을 위한 gpu 서포트 | |
JP7311981B2 (ja) | 機械学習訓練のためのスラブ基盤のメモリ管理 | |
EP3252595A1 (en) | Method and device for running process | |
CN112714906A (zh) | 用以使用dram来作为用于高效云应用的慢速可按字节寻址存储器的缓存的方法和装置 | |
Min et al. | Vmmb: Virtual machine memory balancing for unmodified operating systems | |
US10922137B2 (en) | Dynamic thread mapping | |
KR102563648B1 (ko) | 멀티 프로세서 시스템 및 그 구동 방법 | |
US20160357442A1 (en) | Parallel computer, migration program and migration method | |
CN110162483B (zh) | 静态内存碎片整理方法、装置、计算机设备及存储介质 | |
Goglin et al. | Using performance attributes for managing heterogeneous memory in hpc applications | |
WO2015161804A1 (zh) | 一种Cache分区的方法及装置 | |
KR20240023642A (ko) | 메모리-로컬 컴퓨팅을 위한 아토믹 메모리 동작들의 동적 병합 | |
KR102356704B1 (ko) | 컴퓨팅 장치 및 컴퓨팅 장치에서 연산들을 처리하는 방법 | |
WO2024037428A1 (zh) | 一种进程处理方法和设备 | |
US20220197649A1 (en) | General purpose register hierarchy system and method | |
JP7339537B2 (ja) | 情報処理装置、情報処理プログラム、及び情報処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7164733 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |