CN116909489B - 一种数据的管理方法、装置、电子设备及存储介质 - Google Patents

一种数据的管理方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN116909489B
CN116909489B CN202311163830.1A CN202311163830A CN116909489B CN 116909489 B CN116909489 B CN 116909489B CN 202311163830 A CN202311163830 A CN 202311163830A CN 116909489 B CN116909489 B CN 116909489B
Authority
CN
China
Prior art keywords
data
address information
storage
address
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311163830.1A
Other languages
English (en)
Other versions
CN116909489A (zh
Inventor
芦蓉
王庆林
黄钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Ziguang Xinneng Technology Co Ltd
Original Assignee
Beijing Ziguang Xinneng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Ziguang Xinneng Technology Co Ltd filed Critical Beijing Ziguang Xinneng Technology Co Ltd
Priority to CN202311163830.1A priority Critical patent/CN116909489B/zh
Publication of CN116909489A publication Critical patent/CN116909489A/zh
Application granted granted Critical
Publication of CN116909489B publication Critical patent/CN116909489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本申请提供了一种数据的管理方法、装置、电子设备及存储介质，该方法包括：获取待存储数据；根据所述待存储数据的存储地址生成地址信息；根据所述存储地址确定所述地址信息在所述待存储数据的数据块中的存储位置，并将所述地址信息存储到所述存储位置中。本申请通过将存储数据的地址信息存储到待存储数据的数据块中，增加了一种地址信息的验证方式，无需外部硬件即可发现地址故障的问题，进而对地址故障进行防护。

Description

一种数据的管理方法、装置、电子设备及存储介质
技术领域
本申请涉及数据管理技术领域，尤其涉及一种数据的管理方法、装置、电子设备及存储介质。
背景技术
存储器（Memory）是微控制单元（Microcontroller Unit，MCU）中的组成部分，用于存储数据。在存储器的应用行业中，由于需要采用存储器来存储数据或代码，因此对于存储器的功能安全等级的要求是很严格的。例如在汽车电子行业中，汽车控制器中的存储器的安全等级一般会要求达到ASILD级。而存储器的安全等级受到存储器是否容易出现故障的因素影响。
存储器的故障分为数据故障和地址故障两种。目前对于地址故障，采用通过增加地址线冗余、地址译码冗余等逻辑单元的硬件方式来避免出现地址故障。但是当存储器的内存IP自身没有达到需要的功能安全等级时，无法通过增加内存IP的外部逻辑单元克服地址故障的问题，进而无法达到提升存储器功能安全等级的目的。
发明内容
有鉴于此，本申请提供了一种数据的管理方法、装置、电子设备及存储介质，目的在于使存储器无需通过硬件方式即可对存储器的地址故障问题进行防护。
本申请的第一方面提供了一种数据的管理方法，所述方法包括：
获取待存储数据；
根据所述待存储数据的存储地址生成地址信息；
根据所述存储地址确定所述地址信息在所述待存储数据的数据块中的存储位置，并将所述地址信息存储到所述存储位置中。
可选的，所述方法还包括：
解析读取指令，以得到所述读取指令中包括的待读取数据的存储地址;
根据所述待读取数据的存储地址确定所述地址信息的存储位置；
根据所述存储位置从所述数据块中读取到所述地址信息；
对所述地址信息的正确性进行校验；
若所述地址信息的正确性的校验结果为通过，则从所述待读取数据的存储地址中读取存储数据。
可选的，所述根据所述待存储数据的存储地址生成地址信息，包括：根据预设的地址信息生成函数和所述存储地址，生成所述待存储数据的地址信息；
所述根据所述存储地址确定所述地址信息在所述待存储数据的数据块中的存储位置，包括：根据预设的存储位置生成函数和所述存储地址，生成所述地址信息的存储位置；
其中，所述预设的地址信息生成函数和所述预设的存储位置生成函数中至少有一个函数的返回值和输入参数有关，所述输入参数为所述存储地址。
可选的，所述方法还包括：
根据所述待存储数据中包含的有规律的数据段确定所述待存储数据中的规律数据；
将所述规律数据存储到所述地址信息对应的存储位置中。
可选的，所述方法还包括：
根据所述待存储数据中包含的分布不均匀的数据段确定所述待存储数据中的低频数据，其中，所述低频数据为所述待存储数据中出现频率低的数据段；
将所述低频数据存储到所述地址信息对应的存储位置中。
可选的，所述方法还包括：
根据预设的地址信息长度调整所述地址信息的长度；
和/或，根据预设的存储位置长度调整所述存储位置的长度。
本申请的第二方面提供了一种数据的管理装置，所述装置包括：获取模块、生成模块和存储模块；
所述获取模块，用于获取待存储数据；
所述生成模块，用于根据所述待存储数据的存储地址生成地址信息；
所述存储模块，用于根据所述存储地址确定所述地址信息在所述待存储数据的数据块中的存储位置，并将所述地址信息存储到所述存储位置中。
可选的，所述装置还包括：读取模块和处理模块；
所述读取模块，用于解析读取指令，以得到所述读取指令中包括的待读取数据的存储地址；
所述处理模块，还用于根据所述待读取数据的存储地址确定所述地址信息的存储位置；
所述读取模块，还用于根据所述存储位置从所述数据块中读取到所述地址信息；
所述处理模块，还用于对所述地址信息的正确性进行校验；
若所述地址信息的正确性的校验结果为通过，则所述读取模块，还用于从所述待读取数据的存储地址中读取存储数据。
可选的，所述生成模块，还用于根据预设的地址信息生成函数和所述存储地址，生成所述待存储数据的地址信息；
所述生成模块，还用于根据预设的存储位置生成函数和所述存储地址，生成所述地址信息的存储位置；
其中，所述预设的地址信息生成函数和所述预设的存储位置生成函数中至少有一个函数的返回值和输入参数有关，其中，所述输入参数为所述存储地址。
可选的，所述获取模块，还用于根据所述待存储数据中包含的有规律的数据段确定所述待存储数据中的规律数据；
所述存储模块，还用于将所述规律数据存储到所述地址信息对应的存储位置中。
可选的，所述获取模块，还用于根据所述待存储数据中的包含分布不均匀的数据段确定所述待存储数据中的低频数据，其中，所述低频数据为所述待存储数据中出现频率低的数据段；
所述存储模块，还用于将所述低频数据存储到所述地址信息对应的存储位置中。
可选的，所述生成模块，还用于根据预设的地址信息长度调整所述地址信息的长度；
和/或，根据预设的地址信息位置长度调整所述地址信息的位置。
本申请的第三方面提供一种电子设备，包括：存储器以及至少一个处理器。存储器用于存储程序，至少一个处理器用于运行程序，以使得电子设备实现本申请的第一方面提供的数据的管理方法。
本申请的第四方面提供一种计算机存储介质，用于存储计算机程序，计算机程序被运行时，用于实现本申请的第一方面提供的数据的管理方法。
本申请提供了一种数据的管理方法、装置、电子设备及存储介质，该方法包括：获取待存储数据；根据所述待存储数据的存储地址生成地址信息；根据所述存储地址确定所述地址信息在所述待存储数据的数据块中的存储位置，并将所述地址信息存储到所述存储位置中。本申请通过将存储数据的地址信息存储到待存储数据的数据块中，增加了一种地址信息的验证方式，无需外部硬件即可发现地址故障的问题，进而对地址故障进行防护。
附图说明
图1为本申请实施例提供的一种地址故障的场景示意图；
图2为本申请实施例提供的一种数据的管理方法的流程示意图；
图3为本申请实施例提供的另一种数据的管理方法的流程示意图；
图4为本申请实施例提供的一种数据的管理装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
存储器出现地址故障一般是由于硬件出现错误导致的。如图1所示，当列地址解码器出现故障时，原本应从ByteM-1列处获取数据，变成了从Byte1处获取数据，此时数据接口输出的数据为错误地址的数据，而不是正确地址的数据。而目前对于地址故障的防护方式是通过在硬件上增加一套地址线，来发现地址故障，但是当存储器IP封闭时，则无法通过增加硬件的方式来防护地址故障。
有鉴于此，本申请提出了一种数据的管理方法，来增加地址验证信息的方式，实现在不增加硬件的情况下对地址故障的防护。
如图2所示，本申请实施例提供了一种数据的管理方法，能够通过步骤S201-S203实现。
S201：获取待存储数据。
具体的，获取需要存储的待存储数据。根据待存储数据的数据类型，为待存储数据选取对应的存储策略。以无规律的数据为例，采用根据待存储数据的存储地址生成对应的地址信息，并将地址信息和待存储数据同时进行存储的存储策略。
如表1的数据的存储示例表所示，data表示在数据块中除地址信息的其余数据。表1中的数据为无规律的数据，可采用根据偏移地址的存储策略来存储待存储数据。
S202：根据待存储数据的存储地址生成地址信息。
为了达到发现地址故障的目的，在待存储数据中的特定位置，增加待存储数据的地址信息，待存储数据数据的地址信息是用于校验待存储数据在存储器中的存储位置。具体可以结合待存储数据所需要存储的存储器类型以及地址信息生成工具确定地址信息，此处不做限定。
在本申请的一些实施例中，前述S202具体包括如下步骤：
根据待存储的数据类型对应的存储策略和待存储数据生成地址信息。
具体的，根据存储策略选取对应的预设的地址信息生成函数，根据地址信息生成函数和待存储数据生成地址信息。
如表1所示，采用偏移地址的方式生成数据的地址信息，地址信息表示为DataValue_AddrVerify=f（offset_address）=（offset_address&0x7FF）/8，其中offset_address为待存储数据的存储地址，在表1中，DataValue_AddrVerify表示地址信息的取值，以黑色粗体的十六进制表示。
S203：根据存储地址确定地址信息在待存储数据的数据块中的存储位置，并将地址信息存储到存储位置中。
具体的，根据待存储的数据类型对应的存储策略来确定地址信息在数据块中的存储位置，在确定地址信息的存储位置后，将地址信息存储到对应的存储位置中。
具体的，根据存储策略选取对应的预设的存储位置生成函数，根据存储位置生成函数和待存储数据的存储地址生成地址信息的存储位置。
在表1中，根据存储地址的方式确定地址信息在数据块中的存储位置。存储位置表示为DataOffset_AddrVerify=g（offset_address）=abs（7-DataValue_AddrVerify mod14）=[7-（（offset_address&0x7FF）/8） mod 14]，其中，mod为求余函数，abs为求绝对值函数。如表1所示，地址信息0x00存储在行地址为0x0000，列地址为Byte7的字节中。
其中，步骤S202中的地址信息生成函数和步骤S203中存储位置生成函数可以为任何函数，但两个函数中至少有一个函数的返回值与待存储数据的存储地址这一输入参数有关。在表1中，地址信息生成函数和存储位置生成函数所采用的f（存储地址）和g（存储地址）的返回值均与待存储数据的数据地址相关。
一种可能的实施例中，待存储数据的数据类型为有规律的数据。根据待存储数据中包含的有规律的数据段确定待存储数据中的规律数据。
将规律数据作为地址信息存放到地址信息对应的存储位置中。将待存储数据本身有规律的部分作为地址信息进行存储，能够减少地址信息对待存储数据的数据块的占用。
以本身带有CRC的数据为例，如表2所示，将CRC作为地址信息存储在DataOffset_AddrVerify中。
本实施例采用的方案，适用于用户对数据的质量要求高的应用场景，而通过将待存储数据中有规律的数据段作为地址信息存储到特定的位置上，后续能够根据规律数据来检测数据是否发生了地址错误。以表2中含CRC的数据的存储为例，CRC是根据其余数据data计算出来的。
在表2中，当需要读取偏移地址0x0000中的数据时，根据g（0x0000）得到Byte7，则从偏移地址0x0000的Byte7字节中读取CRC值。然后判断读取得到的CRC值与其余数据data是否匹配，即根据其余data计算得到的CRC值是否等于读取到的CRC值。通过对CRC值进行核对，能够检测存储数据是否发生了地址错误。
当地址出错时，读取到了偏移地址0x0008中的数据时，由于偏移地址0x0008的Byte7字节中存储的是一个data，此时根据该地址中其余data和CRC值无法满足CRC的计算公式。此时，能够发现存储地址出现故障。
一种可能的实施例中，待存储数据的数据类型为分布不均匀的数据。根据待存储数据中包含的分布不均匀的数据段确定待存储数据中的低频数据。低频数据为待存储数据中出现频率低或未出现的数据段。
将低频数据作为地址信息存放到地址信息对应的存储位置中。通过将数据中分布不均匀的部分作为地址信息，避免了地址信息与待存储数据中的数据出现大量重复导致的地址故障判断失误，进而提高了本申请实施例提供的数据的管理方法的可靠性。
以本身数据中不含有0或很少有0的数据为例，如表3所示，将0作为地址信息存储在DataOffset_AddrVerify中。
一种可能的实施例中，根据预设的地址信息长度调整地址信息的长度。当地址信息的长度越长，地址信息与待存储数据重复的概率越低，能够提升本技术方案的可靠性。
在本申请实施例提供的方法中，发生地址故障时，在错误的地址信息的存储位置中存储的数据正好与正确的地址信息中存储的数据相同，才不会发现出现地址故障。而根据实际检测，在出现地址故障的情况下，没有发现地址故障的概率为1/256。
如表4所示，去读取存储地址0x0008起始的数据，但由于出现地址故障而读取了偏移地址0x0000起始的Byte6中数据，而Byte6位置中的数据与偏移地址0x0008的地址信息正好均为0x01，导致本次地址故障并未被发现。
如表5所示，将地址信息的长度设置成两个字节。当出现地址故障时，只有在错误读取到的两个字节中存储的数据均与地址信息相同的情况下才会出现未发现地址故障的现象，而这种情况发生的概率远小于仅采用一个字节存储地址信息时未发现地址故障的概率，使得本技术方案的可靠性得到提升。
一种可能的实施例中，根据预设的存储位置长度调整所述存储位置的长度。当存储位置的长度越长，地址信息与待存储数据重复的概率越低，能够提升本技术方案的可靠性。
如表6所示，将地址信息的存储位置设置成两个不同的字节。当出现地址故障时，只有在错误读取到的两个字节中存储的数据均与地址信息相同的情况下才会出现未发现地址故障的现象，而这种情况发生的概率远小于仅采用一个字节存储地址信息时未发现地址故障的概率，使得本申请实施例提供的方案的可靠性得到提升。与增加地址信息的长度不同的是，增加地址信息的位置时，多个地址信息的存储位置能够为不连续的字节，而增加地址信息的长度时，地址信息的存储位置为连续的字节。
可以理解的是，实际应用中地址信息的长度和位置，能够根据实际情况进行调节，本申请实施例对此并不做限定。并且，能够单独增加地址信息长度或存储位置长度，也能够同时增加地址信息长度和存储位置长度。
本申请实施例通过将存储数据的地址信息存储到待存储数据的数据块中，增加了一种地址信息的验证方式，无需外部硬件即可发现地址故障的问题，进而对地址故障进行防护。
如图3所示，本申请实施例提供了一种数据的管理方法，能够通过步骤S301-S305实现。
S301：解析读取指令，以得到读取指令中包括的待读取数据的存储地址。
具体的，当接收到数据的读取指令时，对读取指令进行解析，得到读取指令中包含的待读取数据的存储地址。
S302：根据待读取数据的存储地址确定地址信息的存储位置。
具体的，根据读取指令中解析到的存储地址，确定该存储地址内存储数据的地址信息。
S303：根据存储位置从数据块中读取到地址信息。
具体的，根据地址信息的存储位置从数据块中读取到待读取数据的地址信息。
S304：对地址信息的正确性进行验证。
具体的，在读取到地址信息之后，对地址信息的正确性进行验证。
S305：若地址信息的正确性的校验结果为通过，则从待读取数据的存储地址中读取存储数据。
具体的，若地址信息的正确性的检验结果为通过，则确定从数据块中读取到的地址信息对应的存储数据为读取指令对应的数据信息，并从待读取数据的存储地址中读取存储位置对应的存储数据。
若地址信息的正确性的校验结果为不通过，则判断出现地址故障。
一种可能的实施例中，当出现地址故障时，向微控制单元发送标识出现地址故障的警告信息。
通过上述步骤S304-S305，能够实现对地址信息的验证，避免由于地址故障导致读取错误地址的数据。
通过本实施例提供的一种数据的管理方法，能够实现对存储数据的读取，并在读取过程中增加地址信息的验证过程，实现了对地址故障的检验。
如图4所示，本申请实施例提供了一种数据的管理装置，该装置包括：获取模块401、生成模块402和存储模块403。
获取模块401，用于获取待存储数据。
生成模块402，用于根据待存储数据的存储地址生成地址信息。
存储模块403，用于根据存储地址确定地址信息在待存储数据的数据块中的存储位置，并将地址信息存储到存储位置中。
具体的，装置还包括：读取模块404和处理模块405。
读取模块404，用于解析读取指令，以得到读取指令中包括的待读取数据的存储地址。
处理模块405，还用于根据待读取数据的存储地址确定地址信息的存储位置。
读取模块404，还用于根据存储位置从数据块中读取到地址信息。
处理模块405，还用于对地址信息的正确性进行校验。
若地址信息的正确性的校验结果为通过，则读取模块404，还用于从待读取数据的存储地址中读取存储数据。
具体的，生成模块402，还用于根据预设的地址信息生成函数和存储地址，生成待存储数据的地址信息。
生成模块402，还用于根据预设的存储位置生成函数和存储地址，生成地址信息的存储位置。
其中，预设的地址信息生成函数和预设的存储位置生成函数中至少有一个函数的返回值和输入参数有关，其中，输入参数为存储地址。
具体的，获取模块401，还用于根据待存储数据中包含的有规律的数据段确定待存储数据中的规律数据。
存储模块403，还用于将规律数据存储到地址信息对应的存储位置中。
具体的，获取模块401，还用于根据待存储数据中的包含分布不均匀的数据段确定待存储数据中的低频数据，其中，低频数据为待存储数据中出现频率低的数据段。
存储模块403，还用于将低频数据存储到地址信息对应的存储位置中。
具体的，生成模块402，还用于根据预设的地址信息长度调整地址信息的长度。
和/或，根据预设的地址信息位置长度调整地址信息的位置。
通过本申请实施例提供的装置，将存储数据的地址信息存储到待存储数据的数据块中，无需外部硬件即可发现地址故障的问题，进而对地址故障进行防护。并且本申请实施例提供的装置能够实现对存储数据的读取，在读取过程中增加地址信息的验证过程，实现了对地址故障的检验。
本申请实施例提供了一种电子设备，包括存储器以及至少一个处理器。存储器用于存储程序，至少一个处理器用于运行程序，使得电子设备实现上述本申请图2公开的数据的管理方法的指令，或者使电子设备实现上述本申请图3公开的数据的管理方法的指令。
本申请实施例提供了一种计算机可读存储介质，包括使计算机运行上述本申请图2公开的数据的管理方法的指令，或者使计算机运行上述本申请图3公开的数据的管理方法的指令。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑业务划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各业务单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件业务单元的形式实现。
集成的单元如果以软件业务单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
本领域技术人员应该可以意识到，在上述一个或多个示例中，本发明所描述的业务可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时，可以将这些业务存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。
以上的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本发明的具体实施方式而已。
以上，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (9)

1.一种数据的管理方法，其特征在于，所述方法包括：
获取待存储数据；
根据所述待存储数据中包含的有规律的数据段确定所述待存储数据中的规律数据，并将所述规律数据作为所述待存储数据的地址信息；
根据所述待存储数据的存储地址确定所述地址信息在所述待存储数据的数据块中的存储位置，并将所述地址信息存储到所述存储位置中；
当读取存储数据时，对所述地址信息的正确性进行校验；
若所述地址信息的正确性的校验结果为通过，则从所述存储数据的存储位置中读取存储数据。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
解析读取指令，以得到所述读取指令中包括的待读取数据的存储地址；
根据所述待读取数据的存储地址确定所述地址信息的存储位置；
根据所述存储位置从所述数据块中读取到所述地址信息；
对所述地址信息的正确性进行校验；
若所述地址信息的正确性的校验结果为通过，则从所述待读取数据的存储地址中读取存储数据。
3.根据权利要求1所述的方法，其特征在于，所述根据所述待存储数据的存储地址生成地址信息，包括：根据预设的地址信息生成函数和所述存储地址，生成所述待存储数据的地址信息；
所述根据所述存储地址确定所述地址信息在所述待存储数据的数据块中的存储位置，包括：根据预设的存储位置生成函数和所述存储地址，生成所述地址信息的存储位置；
其中，所述预设的地址信息生成函数和所述预设的存储位置生成函数中至少有一个函数的返回值和输入参数有关，所述输入参数为所述存储地址。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
根据所述待存储数据中包含的分布不均匀的数据段确定所述待存储数据中的低频数据，其中，所述低频数据为所述待存储数据中出现频率低的数据段；
将所述低频数据存储到所述地址信息对应的存储位置中。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
根据预设的地址信息长度调整所述地址信息的长度；
和/或，根据预设的存储位置长度调整所述存储位置的长度。
6.一种数据的管理装置，其特征在于，所述装置包括：获取模块、存储模块、处理模块和读取模块；
所述获取模块，用于获取待存储数据；
所述获取模块，用于根据所述待存储数据中包含的有规律的数据段确定所述待存储数据中的规律数据，并将所述规律数据作为所述待存储数据的地址信息；
所述存储模块，用于根据所述待存储数据的存储地址确定所述地址信息在所述待存储数据的数据块中的存储位置，并将所述地址信息存储到所述存储位置中；
当读取存储数据时，所述处理模块，用于对所述地址信息的正确性进行校验；
若所述地址信息的正确性的校验结果为通过，则所述读取模块，用于从所述存储数据的存储位置中读取存储数据。
7.根据权利要求6所述的装置，其特征在于，所述读取模块，用于解析读取指令，以得到所述读取指令中包括的待读取数据的存储地址;
所述处理模块，还用于根据所述待读取数据的存储地址确定所述地址信息的存储位置；
所述读取模块，还用于根据所述存储位置从所述数据块中读取到所述地址信息；
所述处理模块，还用于对所述地址信息的正确性进行校验；
所述读取模块，还用于若所述地址信息的正确性的校验结果为通过，从所述待读取数据的存储地址中读取存储数据。
8.一种电子设备，其特征在于，包括：
存储器以及至少一个处理器；
所述存储器用于存储程序；
所述至少一个处理器用于运行所述程序，以使得所述电子设备实现权利要求1-5任一项所述的数据的管理方法。
9.一种计算机存储介质，用于存储计算机程序，所述计算机程序被执行时，用于实现权利要求1-5任一项所述的数据的管理方法。
CN202311163830.1A 2023-09-11 2023-09-11 一种数据的管理方法、装置、电子设备及存储介质 Active CN116909489B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311163830.1A CN116909489B (zh) 2023-09-11 2023-09-11 一种数据的管理方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311163830.1A CN116909489B (zh) 2023-09-11 2023-09-11 一种数据的管理方法、装置、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN116909489A CN116909489A (zh) 2023-10-20
CN116909489B true CN116909489B (zh) 2024-02-27

Family

ID=88367073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311163830.1A Active CN116909489B (zh) 2023-09-11 2023-09-11 一种数据的管理方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN116909489B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832049A (zh) * 2005-01-07 2006-09-13 阿尔卡特公司 存储器寻址错误检测系统和方法
WO2021232769A1 (zh) * 2020-05-18 2021-11-25 北京市商汤科技开发有限公司 一种存储数据的方法及数据处理装置
CN114329653A (zh) * 2021-12-31 2022-04-12 北京紫光芯能科技有限公司 用于安全防护的方法、装置、电子设备及存储介质
CN115237661A (zh) * 2021-04-23 2022-10-25 美格纳半导体有限公司 Sram故障处理系统及其动态地处理sram的故障的方法
CN115905086A (zh) * 2022-12-21 2023-04-04 北京紫光芯能科技有限公司 基于axi同步读写单口sram的控制方法及控制器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832049A (zh) * 2005-01-07 2006-09-13 阿尔卡特公司 存储器寻址错误检测系统和方法
WO2021232769A1 (zh) * 2020-05-18 2021-11-25 北京市商汤科技开发有限公司 一种存储数据的方法及数据处理装置
CN115237661A (zh) * 2021-04-23 2022-10-25 美格纳半导体有限公司 Sram故障处理系统及其动态地处理sram的故障的方法
CN114329653A (zh) * 2021-12-31 2022-04-12 北京紫光芯能科技有限公司 用于安全防护的方法、装置、电子设备及存储介质
CN115905086A (zh) * 2022-12-21 2023-04-04 北京紫光芯能科技有限公司 基于axi同步读写单口sram的控制方法及控制器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Arvind Arasu等.Concerto: A High Concurrency Key-Value Store with Integrity.《SIGMOD'17》.2017,全文. *
傅建明 ; 刘秀文 ; 汤毅 ; 李鹏伟 ; .内存地址泄漏分析与防御.计算机研究与发展.2016,(08),全文. *
微控制器存储程序CRC校验;李杰;天津职业技术师范学院学报(第02期);全文 *

Also Published As

Publication number Publication date
CN116909489A (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
CN110442473B (zh) 一种非易失性数据存储方法、装置、电子设备及介质
US20140372838A1 (en) Bad disk block self-detection method and apparatus, and computer storage medium
CN102904685B (zh) 一种硬件表项校验错误的处理方法及装置
KR102015719B1 (ko) 데이터 버스 트랜시버로부터의 구성 데이터를 보호하기 위한 방법, 데이터 버스 트랜시버 및 데이터 버스 시스템
US9348692B2 (en) Flash memory apparatus, memory controller and method for controlling flash memory
TWI397080B (zh) 記憶體裝置及其相關測試方法
KR101572038B1 (ko) 메모리 어레이의 에러 수정 방법
CN102135925B (zh) 用于检测错误检查和纠正内存的方法和装置
CN107516547A (zh) 内存硬错误的处理方法及装置
US20080082869A1 (en) Memory control unit
CN116312722A (zh) 用于验证存储器适当操作的错误纠正码校验位的冗余存储
US20170077952A1 (en) Sensor interface that provides a long package crc to improve functional safety
CN116909489B (zh) 一种数据的管理方法、装置、电子设备及存储介质
JP2004152194A (ja) メモリデータ保護方法
US5914971A (en) Data error detector for bit, byte or word oriented networks
CN110543790B (zh) 访问存储器的方法、装置、设备和计算机可读介质
EP3649553B1 (en) Data protection
CN110544504A (zh) 一种关于内存adddc功能的测试方法、系统及设备
US10250279B2 (en) Circuits and methods for writing and reading data
CN112202760A (zh) 网页访问方法、装置、终端及介质
US7810012B1 (en) Format for randomized data block in a storage device
CN116893923A (zh) 内存报错导致宕机的问题处理方法、装置、设备及介质
CN116483641B (zh) 硬盘异常掉电测试方法、系统及介质
CN115827304A (zh) 一种片内高速总线数据的校验系统及校验方法
CN118245270A (zh) 数据处理方法、装置、设备、存储介质及计算机程序产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant